TWI677950B - 垂直式晶片與水平式晶片之嵌入型封裝結構及其製造方法 - Google Patents

Abstract

一種垂直式晶片與水平式晶片之嵌入型封裝結構及其製造方法，其包含：一基板，其具有一第一面及相對之一第二面，在該第二面上設有一第一電路層，在該第一面上鑽孔成型至少一第一盲孔或至少一第二盲孔，且各盲孔是分別穿過該基板厚度而連通至該第一電路層；至少一晶片，其包含垂直式晶片或水平式晶片；其中各晶片係分別嵌入設在相對應之各第一盲孔內，並使其第二表面上所設之各晶墊能藉導電材以連結至該基板之第一電路層；其中當該晶片為垂直式晶片時，其進一步在該基板之第一面上覆設一絕緣層，且在該絕緣層上鑽孔成型至少一第三盲孔及至少一第四盲孔，其中各第三盲孔係對應連通至各第一盲孔，其中各第四盲孔得在鑽孔成型同時貫穿並連通至相對應之各第二盲孔，之後再設一第二電路層其係成型在該絕緣層之表面上及各第三盲孔、各第四盲孔與各第二盲孔之內壁面上，使設在該垂直式晶片之第一表面上之至少一晶墊能藉該第二電路層以電性連結至該第一電路層；藉此完成一嵌入型封裝結構，達成厚度大幅減少、製程相對簡化、導電信賴度提昇之優點。

Description

垂直式晶片與水平式晶片之嵌入型封裝結構及其製造方法

本發明係有關一種垂直式晶片與水平式晶片之封裝結構及其製造方法，尤指一種將垂直式晶片或水平式晶片嵌入並焊結設在一基板之盲孔內以有效降低封裝結構厚度之嵌入型封裝結構及其製造方法。

在晶片封裝結構技術領域中，目前已存在多種先前技術如：US8,211,722、US6,914,268、US8,049,230、US7,985,979、US7,939,832、US7,713,353、US7,642,121、US7,462,861、US7,393,411、US7,335,519、US7,294,866、US7,087,526、US5,557,115、US6,514,782、US6,497,944、US6,791,119、US2011/0014734、US2002/0163302、US2004/0113156等。習知晶片封裝技術大抵是利用表面黏著技術(SMT)或其他電性連結方式如導線連結(wire bond)技術將一晶片焊結並固定在一基板(core board，或稱載板substrate，如印刷電路板)表面上各預設線路之接點上以完成一晶片封裝結構如常見之覆晶式(flip-chip)封裝結構但不限制；在應用時該晶片封裝結構再對應焊結並固定在一主板(如印刷電路板)表面之預設位置上，藉此完成該晶片封裝結構的後續安裝製程。

另以晶片上各晶墊(如P/N極)之設置型態而言，晶片可分為垂直式晶片及水平式晶片，一垂直式晶片具有至少二晶墊(如P/N極)且 分開設在該晶片之一第一表面及相對之第二表面上如電源(power)晶片、發光二極體(LED)晶片(如紅LED)等但不限制；一水平式晶片具有至少二晶墊且同設在該晶片之一表面上如本發明所指之第二表面但不限制。此外，以一垂直式晶片之覆晶式封裝結構而言，一般是將設在其中一表面(如第一表面)上的各晶墊先電性連結至與設在其中另一表面(如第二表面)上的各晶墊同位於同一平面上，再利用表面黏著技術(SMT)來進行後續之覆晶式封裝作業；而隨著基板表面上各預設線路之接點位置之不同，一封裝結構進一步又可分成扇內型(Fan-In)或扇出型(Fan-Out)封裝結構。

在習知晶片封裝結構中，由於晶片是焊結並固定於基板之表面上，故一晶片封裝結構之厚度基本上包含晶片之厚度及基板之厚度，而且垂直式晶片封裝結構之厚度一般又大於水平式晶片封裝結構之厚度，因晶片封裝結構之厚度難以有效降低，已無法滿足目前輕、薄、短小的要求。

由上可知，對一晶片封裝結構而言，如何有效減少封裝厚度或簡化封裝結構或其製程，且又能適用於垂直式晶片或水平式晶片，仍存有改進之需要，本發明即針對上述需要而提出解決方案。

本發明主要目的在於提供一種垂直式晶片與水平式晶片之嵌入型封裝結構及其製造方法，其包含：一基板，其具有一第一面及相對之一第二面，在該第二面上設有一第一電路層，且在該第一面上鑽孔成型至少一第一盲孔或至少一第二盲孔，其中各盲孔是分別穿過該基板厚度而連通至該第一電路層；及至少一晶片，其包含垂直式晶片或水平式晶片， 該垂直式晶片是具有至少二晶墊且分開設在該晶片之一第一表面及相對之第二表面上，該水平式晶片是具有至少二晶墊且皆設在該晶片之第二表面上；其中當該晶片為水平式晶片時，各晶片係分別嵌入設在對應之各第一盲孔內，並使其第二表面上所設之各晶墊能藉導電材以焊結至該基板之第一電路層；藉此完成一水平式晶片之嵌入型封裝結構，達成厚度大幅減少、製程相對簡化及導電信賴度提昇的優點。

本發明再一目的在於提供一種垂直式晶片與水平式晶片之嵌入型封裝結構，其中當該晶片為垂直式晶片時，則進一步包含：一絕緣層，其覆設在該基板之第一面上，且在該絕緣層上鑽孔成型至少一第三盲孔及至少一第四盲孔，其中各第三盲孔係貫穿該絕緣層並連通至對應之各第一盲孔，其中各第四盲孔係在鑽孔成型同時貫穿該絕緣層並連通至對應之各第二盲孔；及一第二電路層，其係成型設在該絕緣層之表面上及各第三盲孔、各第四盲孔與各第二盲孔之內壁面上，使設在該垂直式晶片之第一表面上之至少一晶墊能藉該第二電路層以電性連結至該第一電路層；藉此完成一垂直式晶片之嵌入型封裝結構，達成厚度大幅減少、製程相對簡化及導電信賴度提昇的優點。

本發明另一目的在於提供一種水平式晶片之嵌入型封裝結構的製造方法，其包含下列步驟：步驟S1：提供一基板，其具有一第一面及相對之一第二面，其中該第二面上設有一第一電路層，並在該基板之第一面上鑽孔成型至少一第一盲孔，其中各第一盲孔係分別穿過該基板厚度而連通至該第一電路層；步驟S2：提供至少一水平式晶片，其設有至少二晶墊且皆設在該晶片之第二表面上；步驟S3：將各水平式晶片分別嵌入於 相對應之各第一盲孔內，並使設在第二表面上之各晶墊藉導電材以電性連結(如焊結)至該基板之第一電路層上；及步驟S4：設一絕緣層，使其覆設在該基板之第一面上並填滿各水平式晶片嵌入在各第一盲孔中所留下的空隙，而完成一封裝結構。

本發明又一目的在於提供一種垂直式晶片之嵌入型封裝結構的製造方法，其包含下列步驟：步驟S1：提供一基板，其具有一第一面及相對之一第二面，在該第二面上設有一第一電路層，在該第一面上鑽孔成型至少一第一盲孔及至少一第二盲孔，其中各第一盲孔及各第二盲孔係分別穿過該基板厚度而連通至該第一電路層；步驟S2：提供至少一垂直式晶片，各垂直式晶片設有至少二晶墊，其中至少一晶墊係設在該晶片之一第一表面上，其中至少一晶墊係設在該晶片之相對之一第二表面上；步驟S3：將各垂直式晶片嵌入於相對應之各第一盲孔內，並使設在第二表面上之各晶墊藉導電材以電性連結至該基板之第一電路層上；步驟S4：在該基板之第一面上覆設一絕緣層，並使該絕緣層填滿各垂直式晶片嵌入在各第一盲孔內所留下的空隙；步驟S5：在該絕緣層上鑽孔成型至少一第三盲孔及至少一第四盲孔，其中各第三盲孔係貫穿該絕緣層厚度而連通至該垂直式晶片之第一表面之各晶墊，其中各第四盲孔係在鑽孔成型時能同時貫穿該絕緣層厚度以對應連通至各第二盲孔，使各第四盲孔能與對應之各第二盲孔分別形成一上下連通之一體式盲孔；及步驟S6：在該絕緣層之表面上及各第三盲孔、各第四盲孔與相連通之各第二盲孔之內壁面上電鍍成型一第二電路層，藉以使設在該垂直式晶片之第一表面上之各晶墊能藉該第二電路層以電性連結至設在該基板之第二面上之第一電路層。此外，若有需 要得再增加步驟S7：設一外護層，使其覆設在該第二電路層上並填滿各第三盲孔、各第四盲孔及各第二盲孔以保護該第二電路層，而完成一封裝結構。

在本發明一實施例中，該垂直式晶片係包含電源(power)晶片、發光二極體(LED)晶片，其中該垂直式晶片之至少二晶墊如正負電極係分開設在該晶片之第一面及第二面上。

在本發明一實施例中，該基板之第一盲孔之深度約等於該晶片之厚度；其中當該晶片為垂直式晶片時，則設在各垂直式晶片之第一表面上之各晶墊是恰好外露在各第一盲孔之孔口處。

在本發明一實施例中，該基板進一步採用一雙層電路板，該雙層電路板之第一面及第二面上各設有一銅箔層，其中設在該第二面上之銅箔層係用以製作該第一電路層，其中設在該第一面上之銅箔層具有較薄之厚度供可利用雷射鑽孔技術以鑽孔成型各第一盲孔及各第二盲孔。

在本發明一實施例中，其中各第一盲孔、各第二盲孔、各第三盲孔及各第四盲孔皆係利用雷射鑽孔技術成型。

1‧‧‧封裝結構

1a‧‧‧封裝結構

2‧‧‧片狀母體

2a‧‧‧片狀母體

10‧‧‧基板

11‧‧‧第一面

12‧‧‧第二面

13‧‧‧第一電路層

13a‧‧‧銅箔層

14‧‧‧第一盲孔

15‧‧‧第二盲孔

20‧‧‧垂直式晶片

20a‧‧‧水平式晶片

21‧‧‧晶墊

21a‧‧‧晶墊

21b‧‧‧晶墊

22‧‧‧第一表面

23‧‧‧第二表面

30‧‧‧絕緣層

30a‧‧‧絕緣層

31‧‧‧第三盲孔

32‧‧‧第四盲孔

40‧‧‧第二電路層

50‧‧‧外護層

圖1係本發明垂直式晶片之嵌入型封裝結構一實施例之製程中剖視示意圖。

圖2係圖1所示嵌入型封裝結構之剖視示意圖。

圖3至圖7分別係圖2所示嵌入型封裝結構之製造流程示意圖。

圖8係本發明水平式晶片之嵌入型封裝結構一實施例之製程中剖視示意圖。

圖9係圖8所示嵌入型封裝結構之剖視示意圖。

圖10至圖12分別係圖9所示嵌入型封裝結構之製造流程示意圖。

為使本發明更加明確詳實，茲列舉較佳實施例並配合下列圖示，將本發明之結構及其技術特徵詳述如後，其中各圖示只用以說明本發明的結構關係及相關功能，因此各部尺寸或形狀或大小並非依實際比例設置且非用以限制本發明： 參考圖1至圖7，本實施例係一種垂直式晶片之嵌入型封裝結構1，其包含：一基板10、至少一垂直式晶片20、一絕緣層30、一第二電路層40、或一外護層50，其中該封裝結構1係利用一具較大面積之基板10以同步製作完成一具有多個封裝結構1(子體)之片狀母體2(如圖1所示)，再對該片狀母體2進行切割以形成多個封裝結構1(子體)，但非用以限制本發明。

該基板10具有一第一面11及相對之一第二面12，其中該第二面12上成型設有一第一電路層13。本實施例係在該基板10之第一面11上鑽孔成型至少一第一盲孔14及至少一第二盲孔15，如圖1至圖7所示本實施例係以一第一盲孔14及一第二盲孔15為例說明但不限制。各第一盲孔14及各第二盲孔15係分別由該第一面11穿過該基板10厚度並連通至該第一電路層13之內面，其中各第一盲孔14之深度係設計成約等於該垂直式晶片20之厚度。此外，由於各第一盲孔14及各第二盲孔15係穿過該基板10厚度並連通至該第一電路層13之內面，但機械鑽孔技術不容易精密控制盲孔深度且因而容易傷及該第一電路層13，故本實施例以利用雷射鑽孔技術來製作各盲孔(14、15)為最佳。

該基板10進一步可採用習知之雙層電路板，即該基板10在第一面11及第二面12上各設有一銅箔層13a，其中設在第二面12上之銅箔層13a即用以製作形成該第一電路層13，其中設在該第一面11上之銅箔層13a可具有較薄之厚度，供可利用雷射鑽孔技術以直接貫穿該較薄之銅箔層13a而鑽孔成型各第一盲孔14及各第二盲孔15。

各垂直式晶片20具有至少二晶墊21如包含正負電極之晶墊21a、21b但不限制，其中該至少二晶墊21係分開設在各晶片20之一第一表面22及相對之第二表面23上，如至少一晶墊21a係設在各晶片20之一第一表面22上，而其餘之至少一晶墊21b係設在各晶片20之一第二表面23上但不限制，即形成一般通稱垂直式晶片之晶墊型態；各垂直式晶片20係嵌入在該基板10之相對應之各第一盲孔14內，由於各第一盲孔14之深度係被設計成約等於該垂直式晶片20之厚度，故設在各垂直式晶片20之第一表面22上之至少一晶墊21a能恰好外露在該第一盲孔14之孔口處。該垂直式晶片20之第二表面22上之至少一晶墊21b係藉導電材24如錫球或銀膠等但不限制，以電性連結至該基板10之第一電路層13之內面而形成導通狀態。

該絕緣層30係覆設在該基板10之第一面11上，並使該絕緣層30能進一步填滿各垂直式晶片20嵌入在各第一盲孔14中時所留下的空隙如圖5所示，藉以使各垂直式晶片20能牢固定位，並可避免未填滿而有氣泡存在時在使用中容易發生熱膨脹而爆裂的問題。在該絕緣層30上再利用雷射鑽孔技術以成型至少一第三盲孔31及至少一第四盲孔32。各第三盲孔31係穿過該絕緣層30厚度而連通至該垂直式晶片20之第一表面21上之至少一晶墊21a，但各第三盲孔31在雷射鑽孔時最好能有效控制以避免傷及該垂直式晶 片20。此外，各第四盲孔32進一步在雷射鑽孔成型時能同時貫穿並對應連通至設在該基板10上之各第二盲孔15，使各第四盲孔32能與所對應之各第二盲孔15形成一個上下連通之一體式盲孔(32，15)。由於各第一、二、三盲孔14、15、31之鑽孔深度須精密控制，故本發明以利用雷射鑽孔技術來製作各盲孔(14、15)為最佳。此外由各第四盲孔32與相對應之各第二盲孔15所形成一體式盲孔(32，15)之總深度相對較深，恐難以藉一次雷射鑽孔作業就成型出該一體式盲孔(32，15)，因此本發明乃藉二次雷射鑽孔作業，先成型各第二盲孔15，再於成型各第四盲孔32之同時貫穿並連通至相對應之各第二盲孔15，藉以使各第四盲孔32與各對應之第二盲孔15形成一上下連通之一體式盲孔(32，15)，藉此可提昇鑽孔作業之效率。

該第二電路層40係利用電鍍技術以成型在該絕緣層30之表面上及各第三盲孔31、各第四盲孔32與各對應之第二盲孔15的內壁面上，使設在各垂直式晶片20之第一表面22上之至少一晶墊21a能藉由該第二電路層40以電性連結至該第一電路層13，藉此使該垂直式晶片20分設在垂直上下之第一、二表面22、23上之各至少一晶墊21a、21b皆能電性連結至該第一電路層13並分別形成一焊點，因此當本發明之封裝結構1如圖2中箭頭A方向所示要向下安裝在外部一主板如印刷電路板(圖未示)，在該第一電路層13上所分別形成之各焊點能保持平整，有利於進行後續之安裝製程如表面黏著技術(Surface Mount Technology，SMT)。

此外，本實施例之嵌入型封裝結構1進一步可設一外護層50，該外護層50係平整地覆設在該第二電路層40上並填滿各第三盲孔31、各第四盲孔32及各連通之第二盲孔15，藉以保護該第二電路層40及所形成之封 裝結構1。

本實施例之垂直式晶片20之嵌入型封裝結構1之製造方法，包含下列步驟：

步驟S1：參考圖3，提供一基板10，其具有一第一面11及相對之一第二面12，在該第二面12上設有一第一電路層13，在該基板10之第一面11上鑽孔成型至少一第一盲孔14及至少一第二盲孔15，其中各第一盲孔14及各第二盲孔15係分別由該第一面11穿過該基板10厚度而連通至該第一電路層13之內面。

步驟S2：參考圖4，提供至少一垂直式晶片20，各垂直式晶片20設有至少二晶墊21，其中至少一晶墊21a係設在該晶片20之一第一表面22上，其中至少一晶墊21b係設在該晶片20之相對之一第二表面23上。

步驟S3：參考圖4，將各垂直式晶片20分別對應嵌入於該基板10之各第一盲孔14內，並使各垂直式晶片20之第二表面22上所設之至少一晶墊21b能藉導電材24以電性連結至該基板10之第一電路層13。

步驟S4：參考圖5，在該基板10之第一面11上覆設一絕緣層30，其中該絕緣層30進一步填滿各垂直式晶片20嵌入在各第一盲孔14中所留下的空隙。

步驟S5：參考圖6，在該絕緣層30上鑽孔成型至少一第三盲孔31及至少一第四盲孔32，其中各第三盲孔31係分別穿過該絕緣層30厚度而連通至所對應之各垂直式晶片20之第一表面21所設之各晶墊21a，其中各第四盲孔32進一步在雷射鑽孔成型時能同時貫穿該絕緣層30厚度並對應連通至設在該基板10上之各第二盲孔15，使各第四盲孔32能與所對應之各第二盲 孔15形成一上下連通之一體式盲孔(32、15)。

步驟S6：參考圖7，在該絕緣層30之表面上及各第三盲孔31、各第四盲孔32與各第二盲孔15之內壁面上製作成型一第二電路層40，使設在各垂直式晶片20之第一表面22上之各晶墊21a能藉該第二電路層40以電性連結至設在該基板10之第二面12上之該第一電路層13，藉此完成一封裝結構1。

此外，進一步可包含一步驟S7：參考圖2，設一外護層50，使該外護層50平整地覆設在該第二電路層40上並填滿各第三盲孔31、各第四盲孔32及各第二盲孔15以保護該第二電路層40。

再參考圖8至圖12，本實施例係一種水平式晶片之嵌入型封裝結構1a，其主要包含：一基板10，至少一水平式晶片20a、及一絕緣層30a，其中該封裝結構1a係利用一具較大面積之基板10以同步製作完成一具有多個封裝結構1(子體)之片狀母體2a(如圖8所示)，再對該片狀母體2a進行切割以形成多個封裝結構1a(子體)但不限制。

該基板10具有一第一面11及相對之一第二面12，其中該第二面12上成型設有一第一電路層13。本實施例係利用雷射鑽孔技術以在該基板10之第一面11上成型至少一第一盲孔14，如圖8至圖12所示本實施例係以一第一盲孔14為例說明但不限制。各第一盲孔14係分別由該第一面11穿過該基板10厚度而連通至該第一電路層13之內面，其中各第一盲孔14之深度係設計成約等於該水平式晶片20之厚度。

各水平式晶片20a具有至少二晶墊21如包含正負電極之晶墊21a、21b但不限制，且分開設在各水平式晶片20之第二表面23上；各水平式晶片20a係嵌入在該基板10之相對應之各第一盲孔14內，其中各第一盲孔14 之深度係被設計成約等於各水平式晶片20a之厚度。各水平式晶片20a之第二表面22上所設之至少二晶墊21(21a、21b)係分別藉導電材24如錫球或銀膠但不限制，以分開電性連結至該基板10之第一電路層13而形成正負極分開導通狀態。

本實施例之水平式晶片20a之嵌入型封裝結構1a之製造方法，包含下列步驟：

步驟S1：參考圖10，提供一基板10，其具有一第一面11及相對之一第二面12，其中該第二面12上設有一第一電路層13(但包含至少二分開之電路)，並在該基板10之第一面11上鑽孔成型至少一第一盲孔14，其中各第一盲孔14係分別穿過該基板10厚度而連通至該第一電路層13。

步驟S2：參考圖11，提供至少一水平式晶片20a，各水平式晶片20a設有至少二晶墊21且分開地設在該水平式晶片20a之第二表面12上。

步驟S3：參考圖11，將各水平式晶片20a分別嵌入於相對應之各第一盲孔14內，並使設在第二表面12上之各晶墊21分別藉導電材以分開地電性連結(焊結)至該基板10之第一電路層13中至少二分開之電路上。

步驟S4：參考圖12，設一絕緣層30a，使該絕緣層30a覆設在該基板10之第一面11上並填滿各水平式晶片20a嵌入在各第一盲孔14中所留下之空隙，而完成一水平式晶片20a之嵌入型封裝結構1a。

本發明之垂直式晶片20或水平式晶片20a之嵌入型封裝結構1、1a，與本領域之先前技術相比，至少有下列優點：

(1)各垂直式晶片20或水平式晶片20a係嵌入在該基板10之相對應之各第一盲孔14內，且各第一盲孔14之深度被設計成約等於該垂直 式晶片20或水平式晶片20a之厚度，故確實能減少該封裝結構1、1a之厚度。

(2)本發明之垂直式晶片20是嵌入在基板10(印刷電路板)內，且由各第四盲孔32與所對應之各第二盲孔15所形成之一體式盲孔(32、15)是成型在該垂直式晶片20周圍之外部之基板10上，因此本發明之封裝結構1係形成一垂直式晶片20嵌入基板10(印刷電路板)內之扇出型(FOiP，Fan-Out in PCB)封裝結構型態，藉此達成厚度大幅減少、製程相對簡化的優點，此乃習知技術無法達成的。

(3)本發明之各一盲孔14、各第二盲孔15、第三盲孔31、各第四盲孔32、以及由各第四盲孔32與相對應之各第二盲孔15所形成之一體式盲孔(32、15)，皆係利用雷射鑽孔技術來形成，故能簡化該封裝結構1中各盲孔之製程。

(4)該第二電路層40係利用電鍍技術以成型設在該絕緣層30之表面上及該第三盲孔31、各第四盲孔32與所對應之各第二盲孔15之內壁面上，故能有效提昇導電信賴度。

以上所述僅為本發明的優選實施例，對本發明而言僅是說明性的，而非限制性的；本領域普通技術人員理解，在本發明權利要求所限定的精神和範圍內可對其進行許多改變，修改，甚至等效變更，但都將落入本發明的保護範圍內。

Claims (7)

1. 一種垂直式晶片之嵌入型封裝結構，其包含：一基板，其具有一第一面及相對之一第二面，其中在該第二面上設有一第一電路層，在該基板之第一面上鑽孔成型至少一第一盲孔及至少一第二盲孔，其中各第一盲孔及各第二盲孔係分別由該第一面穿過該基板厚度而連通至該第一電路層；至少一垂直式晶片，各垂直式晶片具有至少二晶墊，其中至少一晶墊係設在各垂直式晶片之一第一表面上，而其他至少一晶墊係設在相對之第二表面上，各垂直式晶片係嵌入於所對應之各第一盲孔內，並使設在第二表面上之各晶墊能藉導電材以電性連結至該基板之第一電路層；一絕緣層，其係覆設在該基板之第一面上，且在該絕緣層上鑽孔成型至少一第三盲孔及至少一第四盲孔；其中各第三盲孔係穿過該絕緣層厚度而連通至該垂直式晶片之第一表面；其中各第四盲孔係貫穿該絕緣層厚度並對應連通至設在該基板上之各第二盲孔，使各第四盲孔與所對應之各第二盲孔能形成一上下連通之一體式盲孔；及一第二電路層，其係利用電鍍技術以成型在該絕緣層之表面上以及各第三盲孔、各第四盲孔與各第二盲孔之內壁面上，使設在該垂直式晶片之第一表面上之各晶墊能藉該第二電路層以電性連結至該第一電路層。
2. 如請求項1所述之垂直式晶片之嵌入型封裝結構，其中該絕緣層進一步填滿各垂直式晶片嵌入在各第一盲孔中所留下的空隙。
3. 如請求項1所述之垂直式晶片之嵌入型封裝結構，其進一步包含一外護層，該外護層係覆設在該第二電路層上並填滿各第三盲孔、各第四盲孔及各第二盲孔。
4. 如請求項1所述之垂直式晶片之嵌入型封裝結構，其中該基板之第一盲孔之深度是約等於該垂直式晶片之厚度。
5. 一種垂直式晶片之嵌入型封裝結構的製造方法，包含下列步驟：步驟S1：提供一基板，其具有一第一面及相對之一第二面，在該第二面上設有一第一電路層，在該基板之第一面上鑽孔成型至少一第一盲孔及至少一第二盲孔，其中各第一盲孔及各第二盲孔係分別由該基板之第一面穿過該基板厚度而連通至該第一電路層；步驟S2：提供至少一垂直式晶片，各垂直式晶片設有至少二晶墊，其中至少一晶墊係設在各垂直式晶片之一第一表面上，其他至少一晶墊係設在各垂直式晶片之相對之一第二表面上；步驟S3：將各垂直式晶片分別嵌入於所對應之各第一盲孔內，並使設在各垂直式晶片之第二表面上之各晶墊藉導電材以電性連結至該基板之第一電路層；步驟S4：在該基板之第一面上覆設一絕緣層；步驟S5：在該絕緣層上鑽孔成型至少一第三盲孔及至少一第四盲孔，其中各第三盲孔係分別穿過該絕緣層厚度而連通至各垂直式晶片之第一表面上所設之各晶墊，其中各第四盲孔係在鑽孔成型時能同時貫穿該絕緣層厚度並對應連通至設在該基板上之各第二盲孔，使各第四盲孔能與所對應之各第二盲孔形成一上下連通之一體式盲孔；步驟S6：利用電鍍技術以在該絕緣層之表面上及各第三盲孔、各第四盲孔及各第二盲孔之內壁面上成型一第二電路層，以使設在該垂直式晶片之第一表面上之各晶墊能藉該第二電路層以電性連結至設在該基板之第二面上之該第一電路層。
6. 如請求項5所述之垂直式晶片之嵌入型封裝結構的製造方法，其進一步包含一步驟S7：設一外護層，使該外護層覆設在該第二電路層上並填滿各第三盲孔、各第四盲孔及各第二盲孔。
7. 一種水平式晶片之嵌入型封裝結構，其包含：一基板，其具有一第一面及相對之一第二面，在該第二面上設有一第一電路層，在該基板之第一面上鑽孔成型至少一第一盲孔，其中各第一盲孔係分別由該第一面穿過該基板厚度而連通至該第一電路層；至少一水平式晶片，其具有至少二晶墊，該至少二晶墊係分開設在該水平式晶片之一第二表面上，其中各水平式晶片係嵌入於所對應之各第一盲孔內，並使設在第二表面上之各晶墊能分別藉導電材以分開地電性連結至該基板之第一電路層；及一絕緣層，其覆設在該基板之第一面上並填滿各水平式晶片嵌入在各第一盲孔中所留下之空隙；其中該水平式晶片之嵌入型封裝結構的製造方法，包含下列步驟：步驟S1：提供一基板，其具有一第一面及相對之一第二面，其中該第二面上設有一第一電路層，並在該基板之第一面上鑽孔成型至少一第一盲孔，其中各第一盲孔係分別穿過該基板厚度而連通至該第一電路層；步驟S2：提供至少一水平式晶片，各水平式晶片設有至少二晶墊且分開地設在該水平式晶片之第二表面上；步驟S3：將各水平式晶片分別嵌入於相對應之各第一盲孔內，並使設在第二表面上之各晶墊分別藉導電材以分開地電性連結至該基板之第一電路層上；及步驟S4：設一絕緣層，使該絕緣層覆設在該基板之第一面上並填滿各水平式晶片嵌入在各第一盲孔中所留下之空隙。