TWI783631B - 垂直式晶片與水平式晶片之封裝結構及其製造方法 - Google Patents
垂直式晶片與水平式晶片之封裝結構及其製造方法 Download PDFInfo
- Publication number
- TWI783631B TWI783631B TW110130145A TW110130145A TWI783631B TW I783631 B TWI783631 B TW I783631B TW 110130145 A TW110130145 A TW 110130145A TW 110130145 A TW110130145 A TW 110130145A TW I783631 B TWI783631 B TW I783631B
- Authority
- TW
- Taiwan
- Prior art keywords
- circuit layer
- layer
- substrate
- blind holes
- vertical
- Prior art date
Links
Images
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Containers And Plastic Fillers For Packaging (AREA)
Abstract
一種垂直式晶片與水平式晶片之封裝結構及其製造方法，其中該封裝結構包含一基板、至少一垂直式/水平式晶片、一絕緣層及一第三電路層；其中各該垂直式/水平式晶片係對應地設在該基板之一第一面上的一第二電路層上而非如現有封裝結構是將晶片嵌設於盲孔中，以具有成本低於現有封裝技術、高導熱/散熱佳而可滿足大功率/大電流/大電壓之使用需求，且外觀/尺寸與傳統封裝相同而可沿用傳統封裝中現有的相關製造設備的優點，有效地解決現有封裝結構的缺點。
Description
本發明係一種封裝結構及其製造方法，尤指一種垂直式晶片與水平式晶片之封裝結構及其製造方法。
在晶片封裝結構技術領域中，目前已存在多種先前技術如美國專利US8,211,722、US6,914,268、US8,049,230、US7,985,979、US7,939,832、US7,713,353、US7,642,121、US7,462,861、US7,393,411、US7,335,519、US7,294,866、US7,087,526、US5,557,115、US6,514,782、US6,497,944、US6,791,119、US2011/0014734、US2002/0163302、或US2004/0113156等專利所揭示。一般而言，晶片可分為垂直式晶片及水平式晶片，一垂直式晶片具有至少二晶墊（如P/N極）且分開設在該晶片之一第一表面及相對之第二表面上如電源（Power）晶片但不限制；一水平式晶片具有至少二晶墊且同設在該晶片之一表面上但不限制。此外，以一垂直式晶片之覆晶式封裝結構而言，再利用表面黏著技術（SMT）來進行後續之覆晶式封裝作業。
在現有晶片封裝結構中，由於晶片是焊結並固定於基板之表面上，故一晶片封裝結構之厚度基本上包含晶片之厚度及基板之厚度，而且垂直式晶片封裝結構之厚度一般又大於水平式晶片封裝結構之厚度，因晶片封裝結構之厚度難以有效降低，已無法滿足目前輕、薄、短小的要求。為解決上述問題，發明專利I677950所揭示之將晶片嵌入盲孔的技術特徵及其功效即有效減少封裝厚度或簡化封裝結構或其製程，且又能適用於垂直式晶片或水平式晶片。
然而，上述發明專利I677950的技術特徵中為了使晶片嵌入盲孔，而需要在製程上投入較多的成本，使得製造端的成本增加，且晶片在盲孔中的散熱性較差（低導熱），不容易滿足大功率/大電流/大電壓之使用需求，此外，封裝結構的外觀/尺寸亦與傳統封裝不相同，使得傳統封裝中現有的相關製造設備無法沿用而增加了製造成本。
由上述可知，一種成本低於現有封裝技術、高導熱/散熱佳而可滿足大功率/大電流/大電壓之使用需求，且外觀/尺寸與傳統封裝相同而可沿用傳統封裝中現有的相關製造設備的封裝結構及其製造方法，為目前相關產業之迫切期待者。
本發明之主要目的在於提供一種垂直式晶片與水平式晶片之封裝結構及其製造方法，其中該封裝結構包含一基板、至少一垂直式/水平式晶片、一絕緣層及一第三電路層；其中各該垂直式/水平式晶片係對應地設在該基板之一第一面上的一第二電路層上而非如現有封裝結構是將晶片嵌設於盲孔中，有效地解決現有封裝結構之製造端的成本增加、散熱性較差（低導熱）、不容易滿足大功率/大電流/大電壓之使用需求、及傳統封裝中現有的相關製造設備無法沿用的問題。
為達成上述目的，本發明提供一種垂直式晶片之封裝結構，該封裝結構包含一基板、至少一垂直式晶片、一絕緣層及一第三電路層；其中該基板具有一第一面及相對之一第二面，在該第二面上設有一第一電路層，在該基板之該第一面上鑽孔成型至少一第一盲孔及至少一第二盲孔，其中各該第一盲孔及各該第二盲孔係分別由該第一面穿過該基板厚度而連通至第一電路層；其中在該第一面上及各該第二盲孔之內壁面上設有一第二電路層，且該第二電路層電性連結至該第一電路層；其中各該垂直式晶片具有至少二晶墊，其中各該晶墊係分別設在各該垂直式晶片之一第一表面上及一相對之第二表面上，各該垂直式晶片係對應地設在該基板之該第一面上的該第二電路層上，並使設在各該垂直式晶片之該第二表面上之各該晶墊能藉導電材以電性連結至該第二電路層，其中各該垂直式晶片之該第二表面上之各該晶墊能藉該第二電路層以電性連結至該第一電路層；其中該絕緣層係以壓注技藝覆設在該基板之該第一面上，且在該絕緣層上鑽孔成型至少一第三盲孔，其中各該第三盲孔係穿過該絕緣層厚度，其中各該第三盲孔係對應連通至設在該基板上之各該第一盲孔，使各該第三盲孔與所對應之各該第一盲孔能形成一上下連通之一體式盲孔，其中該絕緣層係包覆地填滿各該垂直式晶片在該封裝結構中所留下的空隙；其中該第三電路層係成型在該絕緣層之表面上以及各該第三盲孔與各該第一盲孔之內壁面上，使設在各該垂直式晶片之該第一表面上之各該晶墊能藉該第三電路層以電性連結至該第一電路層。
在本發明另一較佳實施例中，該封裝結構進一步包含一外護層，該外護層係覆設在該第三電路層上並填滿各該第三盲孔及各該第一盲孔。
本發明再一目的在於提供一種垂直式晶片之封裝結構的製造方法，該製造方法包含下列步驟：步驟S1：提供一基板，該基板具有一第一面及相對之一第二面，在該第二面上設有一第一電路層，在該基板之該第一面上鑽孔成型至少一第一盲孔及至少一第二盲孔，其中各該第一盲孔及各該第二盲孔係分別由該第一面穿過該基板厚度而連通至第一電路層；其中在該第一面上及各該第二盲孔之內壁面上設有一第二電路層，且該第二電路層電性連結至該第一電路層；步驟S2：提供至少一垂直式晶片，各該垂直式晶片具有至少二晶墊，其中各該晶墊係分別設在各該垂直式晶片之一第一表面上及一相對之第二表面上，各該垂直式晶片係對應地設在該基板之該第一面上的該第二電路層上，並使設在各該垂直式晶片之該第二表面上之各該晶墊能藉導電材以電性連結至該第二電路層；步驟S3：使設在各該垂直式晶片之該第二表面上之各該晶墊能藉該第二電路層以電性連結至該第一電路層；步驟S4：在該基板之該第一面上以壓注技藝覆設一絕緣層；步驟S5：在該絕緣層上鑽孔成型至少一第三盲孔；其中各該第三盲孔係穿過該絕緣層厚度；其中各該第三盲孔係對應連通至設在該基板上之各該第一盲孔，使各該第三盲孔與所對應之各該第一盲孔能形成一上下連通之一體式盲孔；其中該絕緣層係包覆地填滿各該垂直式晶片在該封裝結構中所留下的空隙；及步驟S6：在該絕緣層之表面上以及各該第三盲孔與各該第一盲孔之內壁面上成型一第三電路層，使設在各該垂直式晶片之該第一表面上之各該晶墊能藉該第三電路層以電性連結至該第一電路層。
在本發明另一較佳實施例中，該製造方法進一步包含一步驟S7：設一外護層，該外護層係覆設在該第三電路層之表面上並填滿各第三盲孔及各該第一盲孔。
本發明再一目的在於提供一種水平式晶片之封裝結構，該封裝結構包含：
一基板，其具有一第一面及相對之一第二面，其中在該第二面上設有一第一電路層，在該基板之該第一面上鑽孔成型至少一第一盲孔及至少一第二盲孔，其中各該第一盲孔及各該第二盲孔係分別由該第一面穿過該基板厚度而連通至該第一電路層；其中在該第一面上及各該第二盲孔之內壁面上設有一第二電路層，且該第二電路層電性連結至該第一電路層；
至少一水平式晶片，各具有至少二晶墊，各該晶墊係分開設在各該水平式晶片之一第一表面上，其中各該水平式晶片係對應地設在該基板之該第一面上的該第二電路層上，並使設在該第一表面上之各該晶墊能分別藉導電材以分開地電性連結至該基板之該第二面上的該第一電路層；及
一絕緣層，其以壓注技藝覆設在該基板之該第一面上，該絕緣層係包覆地填滿各該水平式晶片在該晶圓封裝結構中所留下的空隙。
在本發明另一較佳實施例中，在該絕緣層上鑽孔成型至少一第三盲孔，各該第三盲孔係穿過該絕緣層厚度並連通至各該水平式晶片。
在本發明另一較佳實施例中，各該水平式晶片之一第一表面的相對另一面為一第二表面；其中該封裝結構進一步包含一散熱層，該散熱層係設在各該水平式晶片之該第二表面及各該第三盲孔之內壁面上。
在本發明另一較佳實施例中，該封裝結構進一步包含一外護層，該外護層係覆設在該散熱層之表面上。
本發明再一目的在於提供一種水平式晶片之晶圓封裝結構的製造方法，該製造方法包含下列步驟：步驟S1：提供一基板，該基板具有一第一面及相對之一第二面，其中在該第二面上設有一第一電路層，在該基板之該第一面上鑽孔成型至少一第一盲孔及至少一第二盲孔，其中各該第一盲孔及各該第二盲孔係分別由該第一面穿過該基板厚度而連通至該第一電路層；其中在該第一面上及各該第二盲孔之內壁面上設有一第二電路層，且該第二電路層電性連結至該第一電路層；步驟S2：提供至少一水平式晶片，各該水平式晶片具有至少二晶墊，各該晶墊係分開設在各該水平式晶片之一第一表面上；步驟S3：將各該水平式晶片係對應地設在該基板之該第一面上的該第二電路層上，並使設在該第一表面上之各該晶墊能分別藉導電材以分開地電性連結至該基板之該第二面上的該第一電路層；及步驟S4：設一絕緣層，使該絕緣層以壓注技藝覆設在該基板之該第一面上，該絕緣層係包覆地填滿各該水平式晶片在該晶圓封裝結構中所留下的空隙。
在本發明另一較佳實施例中，該製造方法進一步包含一步驟S5：設一外護層，該外護層係覆設在該絕緣層表面及該第二電路層表面上。
在本發明另一較佳實施例中，該製造方法進一步包含一步驟S5：在該絕緣層上鑽孔成型至少一第三盲孔，各該第三盲孔係穿過該絕緣層厚度並連通至各該水平式晶片。
在本發明另一較佳實施例中，該製造方法進一步包含一步驟S6：在各該水平式晶片之該第一表面的相對另一面之一第二表面、及各該第三盲孔之內壁面上設有一散熱層。
在本發明另一較佳實施例中，該製造方法進一步包含一步驟S7：設一外護層，該外護層係覆設在該散熱層之表面上。
配合圖示，將本發明的結構及其技術特徵詳述如後，其中各圖示只用以說明本發明的結構關係及相關功能，因此各圖示中各元件的尺寸並非依實際比例畫製且非用以限制本發明。
參考圖2、10及17，本發明提供一種垂直式晶片與水平式晶片之封裝結構及其製造方法，其中該封裝結構1、1a包含一基板10、至少一垂直式/水平式晶片30a、一絕緣層40及一第三電路層70，該封裝結構1、1a是成型在一母體2上（如圖1、9及16所示）再個別進行分割但不限制。針對該封裝結構1、1a選擇設置的晶片類型（垂直式或水平式）不同，以下分為第一實施例及第二實施例分別進行說明。
在圖1至8中所示的實施例為本發明之第一實施例（該封裝結構1），在第一實施例中，該封裝結構1包含該基板10、各該垂直式晶片30、該絕緣層40及該第三電路層70。
該基板10具有一第一面11及相對之一第二面12如圖4所示，在該第二面12上設有一第一電路層20如圖4所示，在該基板10之該第一面11上鑽孔成型至少一第一盲孔13及至少一第二盲孔14，其中各該第一盲孔13及各該第二盲孔14係分別由該第一面11穿過該基板10厚度而連通至第一電路層20如圖4所示；其中在該第一面11上及各該第二盲孔14之內壁面上設有一第二電路層50如圖5所示，且該第二電路層50電性連結至該第一電路層20。
各該垂直式晶片30具有至少二晶墊31，其中各該晶墊31係分別設在各該垂直式晶片30之一第一表面32上及一相對之第二表面33上如圖6所示，各該垂直式晶片30係對應地設在該基板10之該第一面11上的該第二電路層50上如圖6所示，並使設在各該垂直式晶片30之該第二表面33上之各該晶墊31能藉導電材以電性連結至該第二電路層50；其中各該垂直式晶片30之該第二表面33上之各該晶墊31能藉該第二電路層50以電性連結至該第一電路層20。
該絕緣層40係以壓注技藝覆設在該基板10之該第一面11上，且在該絕緣層40上鑽孔成型至少一第三盲孔41如圖7所示；其中各該第三盲孔41係穿過該絕緣層40厚度；其中各該第三盲孔41係對應連通至設在該基板10上之各該第一盲孔13，使各該第三盲孔41與所對應之各該第一盲孔13能形成一上下連通之一體式盲孔如圖7所示；其中該絕緣層40係包覆地填滿各該垂直式晶片30在該封裝結構1中所留下的空隙如圖2所示。
該第三電路層70係成型在該絕緣層40之表面上以及各該第三盲孔41與各該第一盲孔13之內壁面上如圖8所示，使設在各該垂直式晶片30之該第一表面32上之各該晶墊31能藉該第三電路層70以電性連結至該第一電路層20。
此外，該封裝結構1進一步包含一外護層60如圖2所示但不限制，該外護層60係覆設在該第三電路層70上並填滿各該第三盲孔41及各該第一盲孔13如圖2所示。
其中，該封裝結構1更是由一種垂直式晶片之封裝結構的製造方法所製造生產，該製造方法包含下列步驟：
步驟S1：提供一基板10如圖3所示，該基板10具有一第一面11及相對之一第二面12如圖4所示，在該第二面12上設有一第一電路層20如圖4所示，在該基板10之該第一面11上鑽孔成型至少一第一盲孔13及至少一第二盲孔14如圖4所示，其中各該第一盲孔13及各該第二盲孔14係分別由該第一面11穿過該基板10厚度而連通至第一電路層20如圖4所示；其中在該第一面11上及各該第二盲孔14之內壁面上設有一第二電路層50如圖5所示，且該第二電路層50電性連結至該第一電路層20。
步驟S2：提供至少一垂直式晶片30，各該垂直式晶片30具有至少二晶墊31如圖6所示，其中各該晶墊31係分別設在各該垂直式晶片30之一第一表面32上及一相對之第二表面33上，各該垂直式晶片30係對應地設在該基板10之該第一面11上的該第二電路層50上如圖6所示，並使設在各該垂直式晶片30之該第二表面33上之各該晶墊31能藉導電材以電性連結至該第二電路層50。
步驟S3：使設在各該垂直式晶片30之該第二表面33上之各該晶墊31能藉該第二電路層50以電性連結至該第一電路層20如圖6所示。
步驟S4：在該基板10之該第一面11上以壓注技藝覆設一絕緣層40如圖7所示。
步驟S5：在該絕緣層40上鑽孔成型至少一第三盲孔41如圖7所示；其中各該第三盲孔41係穿過該絕緣層40厚度；其中各該第三盲孔41係對應連通至設在該基板10上之各該第一盲孔13，使各該第三盲孔41與所對應之各該第一盲孔13能形成一上下連通之一體式盲孔如圖7所示；其中該絕緣層40係包覆地填滿各該垂直式晶片30在該封裝結構1中所留下的空隙如圖2所示以利於固定各零件單元而增加產品良率。
其中，該封裝結構1的製造方法的步驟S5中，進一步在該第一電路層20底面設一外護層60但不限制如圖7所示以增加對產品的保護。
步驟S6：在該絕緣層40之表面上以及各該第三盲孔41與各該第一盲孔13之內壁面上成型一第三電路層70如圖8所示，使設在各該垂直式晶片30之該第一表面32上之各該晶墊31能藉該第三電路層70以電性連結至該第一電路層20。
其中，該封裝結構1的製造方法進一步包含一步驟S7但不限制：設一外護層60，該外護層60係覆設在該第三電路層70之表面上並填滿各第三盲孔41及各該第一盲孔13如圖2所示以增加對產品的保護。
在圖9至19中所示的實施例為本發明之第二實施例（該封裝結構1a），在第二實施例中，該封裝結構1a包含該基板10、各該水平式晶片30a、該絕緣層40及該第三電路層70。
該基板10具有一第一面11及相對之一第二面12如圖11所示，其中在該第二面12上設有一第一電路層20如圖12所示，在該基板10之該第一面11上鑽孔成型至少一第一盲孔13及至少一第二盲孔14，其中各該第一盲孔13及各該第二盲孔14係分別由該第一面11穿過該基板10厚度而連通至該第一電路層20；其中在該第一面11上及各該第二盲孔14之內壁面上設有一第二電路層50如圖13所示，且該第二電路層50電性連結至該第一電路層20。
各該水平式晶片30a具有至少二晶墊31，各該晶墊31係分開設在各該水平式晶片30a之一第一表面32上如圖14所示，其中各該水平式晶片30a係對應地設在該基板10之該第一面11上的該第二電路層50上如圖14所示，並使設在該第一表面32上之各該晶墊31能分別藉導電材以分開地電性連結至該基板10之該第二面12上的該第一電路層20。
其中，各該水平式晶片30a之一第一表面32的相對另一面為一第二表面33；其中該封裝結構1a進一步包含一散熱層80但不限制如圖19所示，該散熱層80係設在各該水平式晶片30a之該第二表面33及各該第三盲孔41之內壁面上，以利於產品的散熱。
該絕緣層40以壓注技藝覆設在該基板10之該第一面11上如圖15所示，該絕緣層40係包覆地填滿各該水平式晶片30a在該晶圓封裝結構1中所留下的空隙如圖10所示。
其中，在該絕緣層40上鑽孔成型至少一第三盲孔41但不限制如圖18所示，各該第三盲孔41係穿過該絕緣層40厚度並連通至各該水平式晶片30a。
其中，該封裝結構1a進一步包含一外護層60，該外護層60係覆設在該散熱層80之表面上如圖16所示，以利於保護產品。
其中，該封裝結構1更是由一種水平式晶片之晶圓封裝結構1a的製造方法所製造生產，該製造方法包含下列步驟：
步驟S1：提供一基板10，該基板10具有一第一面11及相對之一第二面12如圖11所示，其中在該第二面12上設有一第一電路層20如圖12所示，在該基板10之該第一面11上鑽孔成型至少一第一盲孔13及至少一第二盲孔14，其中各該第一盲孔13及各該第二盲孔14係分別由該第一面11穿過該基板10厚度而連通至該第一電路層20；其中在該第一面11上及各該第二盲孔14之內壁面上設有一第二電路層50如圖13所示，且該第二電路層50電性連結至該第一電路層20。
步驟S2：提供至少一水平式晶片30a，各該水平式晶片30a具有至少二晶墊31如圖14所示，各該晶墊31係分開設在各該水平式晶片30a之一第一表面32上。
步驟S3：將各該水平式晶片30a係對應地設在該基板10之該第一面11上的該第二電路層50上如圖14所示，並使設在該第一表面32上之各該晶墊31能分別藉導電材以分開地電性連結至該基板10之該第二面12上的該第一電路層20。
步驟S4：設一絕緣層40，使該絕緣層40以壓注技藝覆設在該基板10之該第一面11上如圖15所示，該絕緣層40係包覆地填滿各該水平式晶片30a在該晶圓封裝結構1中所留下的空隙如圖10所示。
其中，該製造方法進一步包含一步驟S5但不限制：設一外護層60，該外護層60係覆設在該絕緣層40表面及該第二電路層50表面上如圖10所示。
此外，該製造方法若不選擇進入上述步驟S5的流程，該製造方法更可進一步包含另一步驟S5但不限制：在該絕緣層40上鑽孔成型至少一第三盲孔41如圖18所示，各該第三盲孔41係穿過該絕緣層40厚度並連通至各該水平式晶片30a。
其中，該製造方法進一步包含一步驟S6但不限制：在各該水平式晶片30a之該第一表面32的相對另一面之一第二表面33、及各該第三盲孔41之內壁面上設有一散熱層80以利於散熱如圖19所示。
其中，該製造方法進一步包含一步驟S7但不限制：設一外護層60，該外護層60係覆設在該散熱層80之表面上如圖16及17所示以利於保護產品。
綜觀上述，本發明的垂直式晶片與水平式晶片之封裝結構1、1a及其製造方法具有以下優點：
本發明的各該垂直式/水平式晶片30a係對應地設在該基板10之一第一面11上的一第二電路層20上而非如現有封裝結構是將晶片嵌設於盲孔中，有助於製造端能減少專門針對晶片嵌設的設計或技術進而降低製造端成本，也因為本發明的各該垂直式/水平式晶片30a非嵌設於盲孔中而能具有更佳的散熱性（高導熱）的功效，而容易滿足大功率/大電流/大電壓之使用需求，此外，更解決了現有技術中傳統封裝中現有的相關製造設備無法沿用的問題，以利於降低製造端成本。
以上該僅為本發明的優選實施例，對本發明而言僅是說明性的，而非限制性的；本領域普通技術人員理解，在本發明權利要求所限定的精神和範圍內可對其進行許多改變，修改，甚至等效變更，但都將落入本發明的保護範圍內。
1:封裝結構
1a:封裝結構
10:基板
11:第一面
12:第二面
13:第一盲孔
14:第二盲孔
20:第一電路層
30:垂直式晶片
30a:水平式晶片
31:晶墊
32:第一表面
33:第二表面
40:絕緣層
41:第三盲孔
50:第二電路層
60:外護層
70:第三電路層
80:散熱層
2:母體
圖1為本發明之第一實施例位在母體上之截面示意圖。
圖2為本發明之第一實施例之截面示意圖。
圖3為本發明之第一實施例之基板之截面示意圖。
圖4為在圖3中之基板上設有第一電路層之截面示意圖。
圖5為在圖4中之基板上設有第二電路層之截面示意圖。
圖6為在圖5中之第二電路層上設有垂直式晶片之截面示意圖。
圖7為在圖6中之基板之第一面上以壓注技藝覆設絕緣層之截面示意圖。
圖8為在圖7中之絕緣層上設有第三電路層之截面示意圖。
圖9為本發明之第二實施例位在母體上之截面示意圖。
圖10為本發明之第二實施例之截面示意圖。
圖11為本發明之第二實施例之基板之截面示意圖。
圖12為在圖11中之基板上設有第一電路層之截面示意圖。
圖13為在圖12中之基板上設有第二電路層之截面示意圖。
圖14為在圖13中之第二電路層上設有水平式晶片之截面示意圖。
圖15為在圖14中之基板之第一面上以壓注技藝覆設絕緣層之截面示意圖。
圖16為本發明之第二實施例具有散熱層且位在母體上之截面示意圖。
圖17為本發明之第二實施例具有散熱層之截面示意圖。
圖18為在圖15中之絕緣層上鑽孔成型第三盲孔之截面示意圖。
圖19為在圖18中之水平式晶片之第一表面的相對另一面之第二表面、及第三盲孔之內壁面上設有散熱層之截面示意圖。
無
1:封裝結構
10:基板
20:第一電路層
30:晶片
40:絕緣層
50:第二電路層
60:外護層
70:第三電路層
2:母體
Claims (11)
- 一種垂直式晶片之封裝結構，其包含：一基板，其具有一第一面及相對之一第二面，在該第二面上設有一第一電路層，在該基板之該第一面上鑽孔成型至少一第一盲孔及至少一第二盲孔，其中各該第一盲孔及各該第二盲孔係分別由該第一面穿過該基板厚度而連通至第一電路層；其中在該第一面上及各該第二盲孔之內壁面上設有一第二電路層，且該第二電路層電性連結至該第一電路層；至少一垂直式晶片，各具有至少二晶墊，其中各該晶墊係分別設在各該垂直式晶片之一第一表面上及一相對之第二表面上，各該垂直式晶片係對應地設在該基板之該第一面上的該第二電路層上，並使設在各該垂直式晶片之該第二表面上之各該晶墊能藉導電材以電性連結至該第二電路層；其中各該垂直式晶片之該第二表面上之各該晶墊能藉該第二電路層以電性連結至該第一電路層；一絕緣層，其係以壓注技藝覆設在該基板之該第一面上，且在該絕緣層上鑽孔成型至少一第三盲孔；其中各該第三盲孔係穿過該絕緣層厚度；其中各該第三盲孔係對應連通至設在該基板上之各該第一盲孔，使各該第三盲孔與所對應之各該第一盲孔能形成一上下連通之一體式盲孔；其中該絕緣層係包覆地填滿各該垂直式晶片在該封裝結構中所留下的空隙；及一第三電路層，其係成型在該絕緣層之表面上以及各該第三盲孔與各該第一盲孔之內壁面上，使設在各該垂直式晶片之該第一表面上之各該晶墊能藉該第三電路層以電性連結至該第一電路層；其中該封裝結構更係由一種垂直式晶片之封裝結構的製造方法所製成，該製造方法包含下列步驟： 步驟S1：提供一基板，該基板具有一第一面及相對之一第二面，在該第二面上設有一第一電路層，在該基板之該第一面上鑽孔成型至少一第一盲孔及至少一第二盲孔，其中各該第一盲孔及各該第二盲孔係分別由該第一面穿過該基板厚度而連通至第一電路層；其中在該第一面上及各該第二盲孔之內壁面上設有一第二電路層，且該第二電路層電性連結至該第一電路層；步驟S2：提供至少一垂直式晶片，各該垂直式晶片具有至少二晶墊，其中各該晶墊係分別設在各該垂直式晶片之一第一表面上及一相對之第二表面上，各該垂直式晶片係對應地設在該基板之該第一面上的該第二電路層上，並使設在各該垂直式晶片之該第二表面上之各該晶墊能藉導電材以電性連結至該第二電路層；步驟S3：使設在各該垂直式晶片之該第二表面上之各該晶墊能藉該第二電路層以電性連結至該第一電路層；步驟S4：在該基板之該第一面上以壓注技藝覆設一絕緣層；步驟S5：在該絕緣層上鑽孔成型至少一第三盲孔；其中各該第三盲孔係穿過該絕緣層厚度；其中各該第三盲孔係對應連通至設在該基板上之各該第一盲孔，使各該第三盲孔與所對應之各該第一盲孔能形成一上下連通之一體式盲孔；其中該絕緣層係包覆地填滿各該垂直式晶片在該封裝結構中所留下的空隙；及步驟S6：在該絕緣層之表面上以及各該第三盲孔與各該第一盲孔之內壁面上成型一第三電路層，使設在各該垂直式晶片之該第一表面上之各該晶墊能藉該第三電路層以電性連結至該第一電路層。
- 如請求項1所述之封裝結構，其中該封裝結構進一步包含一外護層，該外護層係覆設在該第三電路層上並填滿各該第三盲孔及各該第一盲孔。
- 如請求項1所述之封裝結構，其中該製造方法進一步包含一步驟S7：設一外護層，該外護層係覆設在該第三電路層之表面上並填滿各第三盲孔及各該第一盲孔。
- 一種水平式晶片之封裝結構，其包含：一基板，其具有一第一面及相對之一第二面，其中在該第二面上設有一第一電路層，在該基板之該第一面上鑽孔成型至少一第一盲孔及至少一第二盲孔，其中各該第一盲孔及各該第二盲孔係分別由該第一面穿過該基板厚度而連通至該第一電路層；其中在該第一面上及各該第二盲孔之內壁面上設有一第二電路層，且該第二電路層電性連結至該第一電路層；至少一水平式晶片，各具有至少二晶墊，各該晶墊係分開設在各該水平式晶片之一第一表面上，其中各該水平式晶片係對應地設在該基板之該第一面上的該第二電路層上，並使設在該第一表面上之各該晶墊能分別藉導電材以分開地電性連結至該基板之該第二面上的該第一電路層；及一絕緣層，其以壓注技藝覆設在該基板之該第一面上，該絕緣層係包覆地填滿各該水平式晶片在該封裝結構中所留下的空隙；其中該封裝結構更係由一種水平式晶片之封裝結構的製造方法所製成，該製造方法包含下列步驟：步驟S1：提供一基板，該基板具有一第一面及相對之一第二面，其中在該第二面上設有一第一電路層，在該基板之該第一面上鑽孔成型至少一第一盲孔及至少一第二盲孔，其中各該第一盲孔及各該第二盲孔係分別由該第一面穿過該基板厚度而連通至該第一電路層；其中在該第一面上及各該第二盲孔之內壁面上設有一第二電路層，且該第二電路層電性連結至該第一電路層；步驟S2：提供至少一水平式晶片，各該水平式晶片具有至少二晶墊，各該晶墊係分開設在各該水平式晶片之一第一表面上； 步驟S3：將各該水平式晶片係對應地設在該基板之該第一面上的該第二電路層上，並使設在該第一表面上之各該晶墊能分別藉導電材以分開地電性連結至該基板之該第二面上的該第一電路層；及步驟S4：設一絕緣層，使該絕緣層以壓注技藝覆設在該基板之該第一面上，該絕緣層係包覆地填滿各該水平式晶片在該封裝結構中所留下的空隙。
- 如請求項4所述之封裝結構，其中在該絕緣層上鑽孔成型至少一第三盲孔，各該第三盲孔係穿過該絕緣層厚度並連通至各該水平式晶片。
- 如請求項5所述之封裝結構，其中各該水平式晶片之一第一表面的相對另一面為一第二表面；其中該封裝結構進一步包含一散熱層，該散熱層係設在各該水平式晶片之該第二表面及各該第三盲孔之內壁面上。
- 如請求項6所述之封裝結構，其中該封裝結構進一步包含一外護層，該外護層係覆設在該散熱層之表面上。
- 如請求項4所述之封裝結構，其中該製造方法進一步包含一步驟S5：設一外護層，該外護層係覆設在該絕緣層表面及該第二電路層表面上。
- 如請求項8所述之封裝結構，其中該製造方法進一步包含一步驟S5：在該絕緣層上鑽孔成型至少一第三盲孔，各該第三盲孔係穿過該絕緣層厚度並連通至各該水平式晶片。
- 如請求項9所述之封裝結構，其中該製造方法進一步包含一步驟S6：在各該水平式晶片之該第一表面的相對另一面之一第二表面、及各該第三盲孔之內壁面上設有一散熱層。
- 如請求項10所述之封裝結構，其中該製造方法進一步包含一步驟S7：設一外護層，該外護層係覆設在該散熱層之表面上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW110130145A TWI783631B (zh) | 2021-08-16 | 2021-08-16 | 垂直式晶片與水平式晶片之封裝結構及其製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW110130145A TWI783631B (zh) | 2021-08-16 | 2021-08-16 | 垂直式晶片與水平式晶片之封裝結構及其製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI783631B true TWI783631B (zh) | 2022-11-11 |
| TW202310267A TW202310267A (zh) | 2023-03-01 |
Family
ID=85794418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW110130145A TWI783631B (zh) | 2021-08-16 | 2021-08-16 | 垂直式晶片與水平式晶片之封裝結構及其製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI783631B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI848498B (zh) * | 2022-12-30 | 2024-07-11 | 万閎企業有限公司 | 具覆晶式晶片的晶片封裝結構 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107845721A (zh) * | 2017-10-23 | 2018-03-27 | 山东晶泰星光电科技有限公司 | 一种用于倒装或垂直led芯片的led支架 |
| TW201935643A (zh) * | 2018-02-09 | 2019-09-01 | 薩摩亞商茂邦電子有限公司 | 垂直式晶片與水平式晶片之嵌入型封裝結構及其製造方法 |
| TW201947736A (zh) * | 2018-05-02 | 2019-12-16 | 薩摩亞商茂邦電子有限公司 | 微發光二極體顯示器之發光單元共平面結構 |
-
2021
- 2021-08-16 TW TW110130145A patent/TWI783631B/zh active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107845721A (zh) * | 2017-10-23 | 2018-03-27 | 山东晶泰星光电科技有限公司 | 一种用于倒装或垂直led芯片的led支架 |
| TW201935643A (zh) * | 2018-02-09 | 2019-09-01 | 薩摩亞商茂邦電子有限公司 | 垂直式晶片與水平式晶片之嵌入型封裝結構及其製造方法 |
| TW201947736A (zh) * | 2018-05-02 | 2019-12-16 | 薩摩亞商茂邦電子有限公司 | 微發光二極體顯示器之發光單元共平面結構 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI848498B (zh) * | 2022-12-30 | 2024-07-11 | 万閎企業有限公司 | 具覆晶式晶片的晶片封裝結構 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202310267A (zh) | 2023-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11776945B2 (en) | Package-on-package structure including a thermal isolation material | |
| TWI582922B (zh) | 具有橫向導通電路的封裝基材 | |
| US10163754B2 (en) | Lid design for heat dissipation enhancement of die package | |
| CN104051395B (zh) | 芯片堆叠封装及其方法 | |
| US7656015B2 (en) | Packaging substrate having heat-dissipating structure | |
| JP5081578B2 (ja) | 樹脂封止型半導体装置 | |
| TWI655729B (zh) | 一種封裝結構及其製造方法 | |
| TW200828542A (en) | Circuit board structure having embedded semiconductor component and fabrication method thereof | |
| TWI669762B (zh) | 晶片封裝方法及封裝結構 | |
| WO2017041689A1 (zh) | 传感芯片封装组件和具有该传感芯片封装组件的电子设备 | |
| TW201110285A (en) | Package structure having embedded semiconductor element and method of forming the same | |
| CN106601630A (zh) | 芯片封装方法及芯片封装结构 | |
| TWI783631B (zh) | 垂直式晶片與水平式晶片之封裝結構及其製造方法 | |
| CN101360393B (zh) | 嵌埋半导体芯片的电路板结构及其制法 | |
| TWI763295B (zh) | 半導體封裝結構及其製備方法 | |
| CN103650135B (zh) | 半导体装置 | |
| TWI677950B (zh) | 垂直式晶片與水平式晶片之嵌入型封裝結構及其製造方法 | |
| TWI434382B (zh) | 嵌埋有電子元件之封裝結構及其製法 | |
| TWI425886B (zh) | 嵌埋有電子元件之封裝結構及其製法 | |
| TW202139396A (zh) | 雙晶粒半導體封裝結構及其製備方法 | |
| TWI591788B (zh) | 電子封裝件之製法 | |
| CN216671602U (zh) | 垂直式芯片与水平式芯片的封装结构 | |
| TWI450348B (zh) | 具有垂直外連導電接點之電子裝置及電子裝置的封裝方法 | |
| TWI570856B (zh) | 封裝結構及其製法 | |
| CN104409423B (zh) | 具有提供多层压缩力的防分层结构的塑封器件 |