JP5373713B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5373713B2 JP5373713B2 JP2010165885A JP2010165885A JP5373713B2 JP 5373713 B2 JP5373713 B2 JP 5373713B2 JP 2010165885 A JP2010165885 A JP 2010165885A JP 2010165885 A JP2010165885 A JP 2010165885A JP 5373713 B2 JP5373713 B2 JP 5373713B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- semiconductor device
- sealing body
- heat
- radiating plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Description
図1〜図3は、本発明の実施の形態1にかかる電力用半導体装置を説明するためのもので、図1は電力用半導体装置の断面図、図2は電力用半導体装置における絶縁基板と放熱板とを伝熱接合するための緩衝材の構成を説明するための緩衝材部分の断面図である。また、図3は本実施の形態1にかかる電力用半導体装置の製造方法を説明するためのもので、図3(a)〜図3(g)は工程ごとの断面を示す図である。
半導体素子1は、シリコンウエハを基材とした一般的な素子でも良いが、本発明においては炭化ケイ素(SiC)や窒化ガリウム(GaN)、またはダイヤモンドといったシリコンと較べてバンドギャップが広い、いわゆるワイドバンドギャップ半導体材料を適用したときに好適な構造を目指しており、特に炭化ケイ素を用いた半導体素子に好適である。デバイス種類としては、特に限定する必要はないが、IGBT(Insulated Gate Bipolar Transistor)やMOSFET(Metal Oxide Semiconductor Field-Effect-Transistor)のようなスイッチング素子、またはダイオードのような整流素子が考えられる。MOSFETの場合、半導体素子1の配線パターン4a側の面にはドレイン電極が形成されている。そして、ドレイン電極と反対側(図で上側)の面には、ゲート電極やソース電極が、領域を分けて形成されているが、説明を簡単にするため、上側の面には、例えば大電流が流れるソース電極のみが形成されているとして説明する。なお、ドレイン電極の表面には接合材2との接合を良好とするための複合金属膜が形成されている。ソース電極の表面にも、図示しない厚さ数μmの薄いアルミニウムなどの電極膜やチタン、モリブデン、ニッケル、金などの薄膜層が形成されている。
電力用半導体装置100を駆動させると、半導体素子1をはじめとする電力用半導体装置100内の様々な素子に電流が流れ、その際、電気抵抗分の電力ロスが熱へと変換され、発熱が生ずる。半導体素子1で発生した熱は絶縁基板3を経由し、放熱板7を介して外部に放熱されることになるが、電力用半導体装置100の温度は上昇する。このとき半導体素子1に、SiCのような高性能の半導体材料を用いると電流が大きく、動作時の温度は300℃にまで達する。しかし、本実施の形態1にかかる半導体装置100では、半導体素子1や配線部材5、6等の回路部材を含む絶縁基板3の回路面を封止体9により拘束し、しかも、封止体9の熱膨張係数を放熱板7の熱膨張係数よりも絶縁基板3の熱膨張係数に近くなるように調整しているので、絶縁基板3や回路部材に対する熱応力の発生を抑えることができる。そのため、温度変化に対するヒートサイクル信頼性試験において、絶縁基板3と封止体9との界面での剥離やセラミック材からなる絶縁基板3の割れが発生するようなことがなくなる。
本実施の形態2にかかる電力用半導体装置においては、実施の形態1にかかる電力用半導体装置と異なる製造方法で製造したものである。最終的な構成については、実施の形態1とほぼ同様であるので、各部材の詳細については説明を省略する。
本実施の形態3にかかる電力用半導体装置においては、実施の形態1や2にかかる電力用半導体装置に対して、放熱板の保持構造を変更したものである。具体的には、放熱板の厚み方向の形状において、絶縁基板側の大きさによりも放熱面側の大きさが小さくなる内向き変位部分を形成し、その内向き変位部分を含めて封止体で封止するようにしたものである。その他の構成については、実施の形態1と同様であるので説明を省略する。
なお、封止体が放熱板を抱え込む構造としては、上記のような傾斜部に限られることはない、例えば、図6に示すように、放熱板7V4の端面(側面)F7sに、厚み方向tにおいて、絶縁基板3との接合面F7b側より放熱面F7r側の方が、厚み方向に垂直な断面積が小さくなっている段差部7sVを、つまり、側面F7sの厚み方向の中間部分において放熱面F7r側に向かう面(厚み方向で放熱面に向かう途中に、内側に変位している内向き変位部分)を設けるようにしてもよい。この場合は、段差部7sV部分を封止体9V4が支えることによって、封止体9V4が放熱板7V4を絶縁基板3に密着するように押しつけることができる。その他、端面部分に封止体と嵌め合わせられるような突起部や凹部を設けるようにしてもよい。
本実施の形態4にかかる電力用半導体装置においては、実施の形態1や2にかかる電力用半導体装置に対して、放熱板の構成を変更したものである。具体的には、放熱板の絶縁基板側に対向する面に段差を設け、絶縁基板に対向する面の大きさを絶縁基板の下側の配線パターン部分とほぼ同じ大きさになるようにしたものである。その他の構成については、実施の形態1や2と同様であるので説明を省略する。
F7b 絶縁基板との接合面、 F7r 放熱面(外面)、 F7s 端面。
Claims (9)
- 一方の面に半導体素子が実装された絶縁基板と、
板状をなし、一方の面が前記絶縁基板の他方の面に緩衝材を介して伝熱接合された放熱板と、
前記放熱板の熱膨張係数よりも前記絶縁基板の熱膨張係数に近い熱膨張係数を有する樹脂で形成され、前記絶縁基板の半導体素子が実装された面と前記放熱板とをともに封止する封止体と、を備え、
前記放熱板は、前記他方の面が前記封止体から露出しているとともに、前記封止体と接触する面において前記封止体と遊離している、
ことを特徴とする半導体装置。 - 前記緩衝材は、流動性を有する部材または、前記封止体の弾性率よりも低い弾性率を有する樹脂部材で構成される基材中に、金属またはセラミックで構成される骨材粒子を分散させたものであることを特徴とする請求項1に記載の半導体装置。
- 前記緩衝材は、前記基材に液体を用いたグリース材であることを特徴とする請求項2に記載の半導体装置。
- 前記緩衝材は、前記基材にシリコン樹脂または熱可塑性樹脂を用いたシート材であることを特徴とする請求項2に記載の半導体装置。
- 前記緩衝材は、前記基材にシリコン樹脂を添加した熱硬化性樹脂を用いた接着材であることを特徴とする請求項2に記載の半導体装置。
- 前記放熱板の前記封止体と接触する面には、前記封止体を構成する樹脂に対して離型性を有する被覆層が形成されていることを特徴とする請求項1ないし5のいずれか1項に記載の半導体装置。
- 前記放熱板の端面において、前記一方の面側から前記他方の面側に向かう途中の少なくとも一部には、前記一方の面側よりも前記他方の面側の方が、前記一方の面の延在方向において内側に変位している内向き変位部分が形成されているとともに、
前記封止体が、前記内向き変位部分を含めて封止している、
ことを特徴とする請求項1ないし6のいずれか1項に記載の半導体装置。 - 前記半導体素子がワイドバンドギャップ半導体材料により形成されていることを特徴とする請求項1ないし7のいずれか1項に記載の半導体装置。
- 前記ワイドバンドギャップ半導体材料は、炭化ケイ素、窒化ガリウム、またはダイヤモンド、のうちのいずれかであることを特徴とする請求項8に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010165885A JP5373713B2 (ja) | 2010-07-23 | 2010-07-23 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010165885A JP5373713B2 (ja) | 2010-07-23 | 2010-07-23 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012028561A JP2012028561A (ja) | 2012-02-09 |
JP5373713B2 true JP5373713B2 (ja) | 2013-12-18 |
Family
ID=45781141
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010165885A Active JP5373713B2 (ja) | 2010-07-23 | 2010-07-23 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5373713B2 (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5707896B2 (ja) * | 2010-11-24 | 2015-04-30 | 三菱マテリアル株式会社 | ヒートシンク付パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法 |
CN104137253A (zh) | 2012-02-24 | 2014-11-05 | 三菱电机株式会社 | 半导体装置及其制造方法 |
JP5948106B2 (ja) * | 2012-03-30 | 2016-07-06 | 日立オートモティブシステムズ株式会社 | パワー半導体モジュール及びそれを用いた電力変換装置 |
JP2013229534A (ja) * | 2012-04-27 | 2013-11-07 | Mitsubishi Electric Corp | 半導体装置 |
JP2013229535A (ja) * | 2012-04-27 | 2013-11-07 | Mitsubishi Electric Corp | 半導体装置 |
JP5969325B2 (ja) * | 2012-08-30 | 2016-08-17 | 京セラ株式会社 | 流路部材およびこれを用いた電子装置 |
JP2014167973A (ja) * | 2013-02-28 | 2014-09-11 | Toshiba Corp | 半導体装置およびその製造方法 |
JP5836298B2 (ja) * | 2013-03-13 | 2015-12-24 | 三菱電機株式会社 | 半導体装置 |
CN105144373A (zh) * | 2013-03-15 | 2015-12-09 | 三菱电机株式会社 | 半导体装置 |
CN105190874B (zh) * | 2013-05-09 | 2018-05-18 | 三菱电机株式会社 | 半导体模块及半导体装置 |
JP5700092B2 (ja) * | 2013-09-06 | 2015-04-15 | トヨタ自動車株式会社 | 半導体装置 |
JP6192561B2 (ja) * | 2014-02-17 | 2017-09-06 | 三菱電機株式会社 | 電力用半導体装置 |
CN206471321U (zh) * | 2014-07-31 | 2017-09-05 | 三菱电机株式会社 | 半导体装置 |
JP6363513B2 (ja) * | 2015-01-09 | 2018-07-25 | 株式会社Soken | 冷却装置 |
JP6493317B2 (ja) * | 2016-06-23 | 2019-04-03 | 三菱電機株式会社 | 半導体装置 |
JP7087446B2 (ja) * | 2018-02-28 | 2022-06-21 | 三菱マテリアル株式会社 | 放熱板付絶縁回路基板、及び、放熱板付絶縁回路基板の製造方法 |
KR102499825B1 (ko) * | 2021-02-05 | 2023-02-14 | 파워마스터반도체 주식회사 | 패키지형 전력 반도체 장치 |
EP4050645B1 (en) * | 2021-02-24 | 2023-02-22 | Hitachi Energy Switzerland AG | Power semiconductor device and manufacturing method |
JP2023100126A (ja) | 2022-01-05 | 2023-07-18 | 三菱電機株式会社 | 半導体装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0897334A (ja) * | 1994-09-29 | 1996-04-12 | Hitachi Ltd | 樹脂封止型半導体装置 |
JP3540471B2 (ja) * | 1995-11-30 | 2004-07-07 | 三菱電機株式会社 | 半導体モジュール |
JPH1117082A (ja) * | 1997-06-24 | 1999-01-22 | Hitachi Ltd | 樹脂封止型半導体装置 |
JP2003168769A (ja) * | 2001-11-30 | 2003-06-13 | Mitsubishi Electric Corp | 電力用半導体装置 |
-
2010
- 2010-07-23 JP JP2010165885A patent/JP5373713B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012028561A (ja) | 2012-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5373713B2 (ja) | 半導体装置 | |
JP6300633B2 (ja) | パワーモジュール | |
JP6120704B2 (ja) | 半導体装置 | |
JP2014216459A (ja) | 半導体装置 | |
WO2016152258A1 (ja) | 半導体装置 | |
JP5975909B2 (ja) | 半導体装置 | |
WO2014097798A1 (ja) | 半導体装置 | |
JP2012079914A (ja) | パワーモジュールおよびその製造方法 | |
JP2011228336A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2007305702A (ja) | 半導体装置およびその製造方法 | |
JP5665572B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP6041795B2 (ja) | 半導体装置 | |
WO2012081434A1 (ja) | 半導体装置 | |
JP6486579B1 (ja) | 半導体装置 | |
JP2016054249A (ja) | 半導体装置 | |
JP5807432B2 (ja) | 半導体モジュール及びスペーサ | |
US20220238422A1 (en) | Semiconductor Package with Barrier to Contain Thermal Interface Material | |
JP5899680B2 (ja) | パワー半導体モジュール | |
JP2012209470A (ja) | 半導体装置、半導体装置モジュール及び半導体装置の製造方法 | |
JP5368357B2 (ja) | 電極部材およびこれを用いた半導体装置 | |
JP5258825B2 (ja) | パワー半導体装置及びその製造方法 | |
JP5975866B2 (ja) | 電力用半導体装置 | |
JP5909924B2 (ja) | 半導体モジュール | |
WO2022213013A1 (en) | Double-side cooled power modules with sintered-silver interposers | |
JP7203214B2 (ja) | 浮動性実装を有する電力半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120928 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130829 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130910 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130919 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5373713 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |