JP6535509B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6535509B2
JP6535509B2 JP2015096271A JP2015096271A JP6535509B2 JP 6535509 B2 JP6535509 B2 JP 6535509B2 JP 2015096271 A JP2015096271 A JP 2015096271A JP 2015096271 A JP2015096271 A JP 2015096271A JP 6535509 B2 JP6535509 B2 JP 6535509B2
Authority
JP
Japan
Prior art keywords
main
lead
sub
semiconductor device
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015096271A
Other languages
English (en)
Other versions
JP2015233132A (ja
Inventor
幸太 伊勢
幸太 伊勢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to US14/708,962 priority Critical patent/US10431532B2/en
Priority to JP2015096271A priority patent/JP6535509B2/ja
Publication of JP2015233132A publication Critical patent/JP2015233132A/ja
Application granted granted Critical
Publication of JP6535509B2 publication Critical patent/JP6535509B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85186—Translational movements connecting first outside the semiconductor or solid-state body, i.e. off-chip, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H01L2924/1715—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H01L2924/173—Connection portion, e.g. seal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/206—Length ranges
    • H01L2924/20642—Length ranges larger or equal to 200 microns less than 300 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/206—Length ranges
    • H01L2924/20643—Length ranges larger or equal to 300 microns less than 400 microns

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、半導体装置に関する。
たとえばトランジスタなどの半導体素子が樹脂パッケージによって封止された半導体装置が提案されている。特許文献１には、３つの電極を有する半導体素子とこれらの電極に導通する３つのリードと半導体素子および３つのリードの一部ずつを覆う樹脂パッケージを備える半導体装置が開示されている。３つの電極は、半導体素子の同一面に形成されている。３つのリードの１つには、半導体素子が接合されている。３つの電極は、３つのワイヤを介して３つのリードに各別に導通接続されている。樹脂パッケージは、半導体素子の全体、３つのワイヤのすべて、および３つのリードの一部ずつを覆っている。３つのリードのうち樹脂パッケージから突出する部分は、半導体装置を実装するための端子部となっている。
特開２０１２−１９０９３６号公報
従来の半導体装置では、平面視において、半導体素子が、半導体素子を配置するリードよりも小さいことがある。そのため、作業者に依っては、リードにおける所望の配置箇所からずれた箇所に、半導体素子を配置してしまうおそれがある。
本発明は、上記した事情のもとで考え出されたものであって、半導体素子が比較的小さい場合であっても、作業者に依らず、リードにおける所望の箇所に半導体素子を配置することができる半導体装置を提供することをその主たる課題とする。
本発明によると、半導体素子と、前記半導体素子が配置された主リードと、前記半導体素子および前記主リードを覆う樹脂パッケージと、を備え、前記主リードには、前記半導体素子の厚さ方向視である平面視において前記主リードの中心側に凹む切欠きが形成されている、半導体装置が提供される。
好ましくは、前記半導体素子に導通する第１副リードを更に備え、前記第１副リードは、前記主リードから離間しており、且つ、前記樹脂パッケージから露出している。
好ましくは、前記切欠きは、平面視において、前記第１副リードから前記主リードに向かう方向に凹む形状である。
好ましくは、前記主リードは、前記主リードにおいて最も前記第１副リード側に位置する端面を有し、前記切欠きは、平面視において、前記端面から凹む形状である。
好ましくは、前記切欠きは、平面視において、前記主リードのうち前記第１副リードとは反対側の部位から凹む形状である。
好ましくは、前記主リードは、前記主リードにおいて前記第１副リードとは反対側に位置する端面を有し、前記切欠きは、平面視において、前記端面から凹む形状である。
好ましくは、前記主リードは、互いに反対側を向く主リード主面および主リード裏面を有し、前記主リード主面には、前記半導体素子が配置されている。
好ましくは、前記主リードは、主全厚部および主ひさし部を含み、前記主全厚部は、前記主リード主面から前記主リード裏面にわたっている部分であり、前記主ひさし部は、前記半導体素子の厚さ方向に対して直角である方向に、前記主全厚部から突出している。
好ましくは、前記半導体素子は、平面視において、前記主全厚部および主ひさし部のいずれにも重なっている。
好ましくは、前記切欠きは、前記主ひさし部に形成されている。
好ましくは、前記半導体素子は、前記半導体素子の全体にわたって、平面視において、前記主リードに重なる。
好ましくは、前記主ひさし部は、主前方部を有し、前記主前方部は、前記主全厚部から前記第１副リードに向かって突出しており、前記切欠きは、前記主前方部に形成されている。
好ましくは、前記主ひさし部は、主側方部を有し、前記主側方部は、前記主前方部の突出する方向に対して直角である方向に、前記主全厚部から突出している。
好ましくは、前記主リードは、前記主ひさし部から突出する第１主側方連結部を含み、前記第１主側方連結部の突出する方向は、前記主リードから前記第１副リードに向かう方向に直交する方向であり、前記第１主側方連結部は、前記樹脂パッケージから露出する端面を有する。
好ましくは、前記主リードは、前記主ひさし部から突出する第２主側方連結部を含み、前記第２主側方連結部の突出する方向は、前記主リードから前記第１副リードに向かう方向に直交する方向であり、前記第２主側方連結部は、前記樹脂パッケージから露出する端面を有し、前記第１主側方連結部および前記第２主側方連結部は、互いに並列されている。
好ましくは、前記第２主側方連結部は、前記主リードから前記第１副リードに向かう方向において、前記第１主側方連結部と前記第１副リードとの間に位置している。
好ましくは、前記第１主側方連結部および前記第２主側方連結部の離間距離は、０．２〜０．３ｍｍである。
好ましくは、前記主ひさし部は、主後方部を有し、前記主後方部は、前記主前方部が突出する方向とは反対方向に、前記主全厚部から突出している。
好ましくは、前記主リードは、前記主後方部から突出する主後方連結部を含み、前記主後方連結部は、前記樹脂パッケージから露出する端面を有する。
好ましくは、前記主全厚部は、全体にわたって、平面視において、前記主ひさし部に囲まれている。
好ましくは、前記主リードに形成され、前記半導体素子および前記主リードの間に介在している主表面めっき層を更に備える。
好ましくは、前記主表面めっき層は、平面視略矩形状である。
好ましくは、前記切欠きは、平面視において前記主表面めっき層を凹ませた形状である。
好ましくは、前記主表面めっき層は、前記主ひさし部の全体に重なる。
好ましくは、前記第１副リードは、第１副全厚部および第１副ひさし部を含み、前記第１副リードは、互いに反対側を向く第１副リード主面および第１副リード裏面を有し、前記第１副全厚部は、前記第１副リード主面から前記第１副リード裏面にわたる部位であり、前記第１副ひさし部は、前記半導体素子の厚さ方向に対して直角である方向に、前記第１副全厚部から突出しており、且つ、前記第１副リード主面を構成している。
好ましくは、前記第１副ひさし部は、第１副前方部を有し、前記第１副前方部は、前記第１副全厚部から前記主リードに向かって突出している。
好ましくは、前記第１副リードは、前記第１副ひさし部から突出している第１副側方連結部を含み、前記第１副側方連結部の突出する方向は、前記主リードから前記第１副リードに向かう方向に直交する方向であり、前記第１副側方連結部は、前記樹脂パッケージから露出する端面を有する。
好ましくは、前記第１副側方連結部と前記主リードとの離間距離は、０．２〜０．３ｍｍである。
好ましくは、前記半導体素子に接合され、前記半導体素子および前記第１副リードを導通させる第１ワイヤを更に備える。
好ましくは、前記第１副リードおよび前記第１ワイヤの間に介在する第１副表面めっき層を更に備える。
好ましくは、前記半導体素子に導通する第２副リードを更に備え、前記第２副リードは、前記主リードから離間しており、且つ、前記樹脂パッケージから露出している。
好ましくは、前記半導体素子に接合され、前記半導体素子および前記第２副リードを導通させる第２ワイヤを更に備える。
好ましくは、前記第２副リードおよび前記第２ワイヤの間に介在する第２副表面めっき層を更に備える。
好ましくは、前記半導体素子は、互いに積層された半導体層、半導体と金属との共晶層および裏面電極を構成する金属単体層を有しており、前記金属単体層が前記主リードに直接接合されている。
好ましくは、前記共晶層は、ＳｉとＡｕとの共晶からなる。
好ましくは、前記金属単体層は、前記共晶層よりも薄い。
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
本発明の第１実施形態に基づく半導体装置の一例を示す斜視図である。 図１の半導体装置を示す斜視図である。 図１の半導体装置を示す平面図である。 図３のＩＶ−ＩＶ線に沿う断面図である。 図３のＶ−Ｖ線に沿う断面図である。 図１の半導体装置を示す要部拡大断面図である。 図３のＶＩＩ−ＶＩＩ線に沿う断面図である。 図３のＶＩＩＩ−ＶＩＩＩ線に沿う断面図である。 図３のＩＸ−ＩＸ線に沿う断面図である。 図１の半導体装置の半導体素子を示す要部拡大平面図である。 図１の半導体装置の製造工程の一例において形成されたセカンドボンディング部を示す拡大画像である。 本発明の第２実施形態に基づく半導体装置の一例を示す斜視図である。 図１２の半導体装置を示す平面図である。
以下、本発明の実施の形態につき、図面を参照して具体的に説明する。
＜第１実施形態＞
図１〜図１１を用いて、本発明の第１実施形態について説明する。
図１は、本発明の第１実施形態に基づく半導体装置の一例を示す斜視図である。図２は、図１の半導体装置を示す斜視図である。図３は、図１の半導体装置を示す平面図である。図４は、図３のＩＶ−ＩＶ線に沿う断面図である。図５は、図３のＶ−Ｖ線に沿う断面図である。図６は、図１の半導体装置を示す要部拡大断面図である。図７は、図３のＶＩＩ−ＶＩＩ線に沿う断面図である。図８は、図３のＶＩＩＩ−ＶＩＩＩ線に沿う断面図である。図９は、図３のＩＸ−ＩＸ線に沿う断面図である。図１０は、図１の半導体装置の半導体素子を示す要部拡大平面図である。
これらの図に示す半導体装置１０１は、いわゆる面実装が可能な比較的小型の半導体装置として構成されている。半導体装置１０１の大きさの一例を挙げると、ｘ方向寸法が１．０ｍｍ程度、ｙ方向寸法が０．６ｍｍ程度、ｚ方向寸法が０．３６ｍｍ程度である。なお、ｚ方向は、半導体素子、主リード、第１副リードおよび第２副リードの厚さ方向である。
半導体装置１０１は、半導体素子２００、主リード３００、第１副リード４００、第２副リード５００、第１ワイヤ６００、第２ワイヤ７００および樹脂パッケージ８００を備えている。なお、ｚ方向は、半導体素子２００の厚さ方向であり、ｚ方向視は、いわゆる平面視に相当する。
半導体素子２００は、本実施形態においては、いわゆるトランジスタとして構成されている。半導体素子２００は、表面２０１および裏面２０２を有しており、第１表面電極２１１、第２表面電極２１２および裏面電極２２０が形成されている。表面２０１および裏面２０２は、ｚ方向において互いに反対方向を向いている。半導体素子２００の大きさの一例を挙げると、ｘ方向寸法が３００μｍ程度、ｙ方向寸法が３００μｍ程度である。
図３、図１０に示すように、第１表面電極２１１および第２表面電極２１２は、表面２０１に形成されており、たとえばＡｕめっき層からなる電極層２１３の一部ずつによって構成されている。本実施形態においては、第１表面電極２１１がゲート電極であり、第２表面電極２１２がソース電極である。本実施形態においては、図３において、第１表面電極２１１がｘ方向右方側に位置し、第２表面電極２１２がｘ方向左方側に位置する。また、第１表面電極２１１がｙ方向図中下方側に位置し、第２表面電極２１２がｙ方向図中上方側に位置する。裏面電極２２０（図６参照）は、裏面２０２に形成されている。本実施形態においては、裏面電極２２０がドレイン電極である。
電極層２１３の一部が除去されることにより、除去領域２１４が形成されている。除去領域２１４は、第１表面電極２１１を囲む形状とされている。より具体的には、除去領域２１４は、半導体素子２００の四辺に沿って互いに平行に延びる部分と、第１表面電極２１１を囲むべく比較的広い面積を挟んで位置する部分と、を有している。このような環状とされた除去領域２１４によって第１表面電極２１１と第２表面電極２１２とが絶縁されている。
第２表面電極２１２の周辺領域は、アクティブ領域２１６とされている。アクティブ領域２１６には、表面２０１からｚ方向内方にある部位に、ＭＯＳＦＥＴ２１７が作りこまれている。ＭＯＳＦＥＴ２１７は、マトリクス状に配置された複数の単位セル２１８によって構成されている。なお、複数の単位セル２１８の配列形態は、マトリクス状に限らず、たとえばストライプ状、千鳥状であってもよい。
なお、本実施形態においては、ソース電極としての第２表面電極２１２が１つ設けられているが、これに限定されず、複数の第２表面電極２１２を設けてもよい。
図６は、半導体素子２００の裏面電極２２０付近を示している。本実施形態の半導体素子２００は、半導体層２３１および共晶層２３２を有している。半導体層２３１は、トランジスタとして機能する各部位が作りこまれた層であり、たとえばＳｉからなる。共晶層２３２は、半導体層２３１を構成する半導体と金属との共晶体からなる。本実施形態においては、共晶層２３２は、半導体としてのＳｉと金属としてのＡｕとの共晶体からなる。共晶層２３２は、半導体層２３１にＡｕからなる層を積層させた後に、これらを加熱することによる合金化処理によって形成される。共晶層２３２のｚ方向下方には、裏面電極２２０が積層されている。裏面電極２２０は、たとえば共晶層２３２に対して蒸着によってＡｕの層が形成されたものであり、本発明で言う金属単体層の一例に相当する。共晶層２３２は、その厚さがたとえば１２００ｎｍ程度である。金属単体層としての裏面電極２２０は、その厚さがたとえば６００ｎｍ程度であり、共晶層２３２よりも薄い。本実施形態においては、共晶層２３２のｚ方向下方を向く面を半導体素子２００の裏面２０２と定義している。
主リード３００は、主リード主面３１０、主リード裏面３２０、主全厚部３３０および主ひさし部３４０を有している。主リード３００は、たとえばＣｕからなる金属板に対してエッチングなどのパターニングが施されることによって形成される。厚さ方向ｚ視において、主リード３００には、半導体素子２００が、半導体素子２００の全体にわたって重なっている。
主リード主面３１０は、ｚ方向上方を向いており、半導体素子２００が搭載される部位である。本実施形態においては、主リード主面３１０は、ｘ方向寸法が０．４ｍｍ程度、ｙ方向寸法が０．５ｍｍ程度の矩形状である。また、本実施形態においては、主リード主面３１０に主表面めっき層３１１が形成されている。主表面めっき層３１１は、半導体素子２００および主リード３００の間に介在している。主表面めっき層３１１は、主リード主面３１０の全域にわたって形成されている。主表面めっき層３１１は、たとえば厚さが２μｍ程度のＡｇからなる。なお、図１においては、理解の便宜上、主表面めっき層３１１にハーフトーンを施している。本実施形態においては、主表面めっき層３１１は、ｚ方向視（平面視）において、略矩形状である。
主リード裏面３２０は、主リード主面３１０とは反対側のｚ方向下方を向いており、半導体装置１０１を面実装するために用いられる。主リード裏面３２０は、ｘ方向寸法が０．１８ｍｍ程度、ｙ方向寸法が０．４８ｍｍ程度の矩形状である。主リード裏面３２０は、ｚ方向視（平面視）において主リード主面３１０にその全てが重なっており、主リード主面３１０に内包されている。本実施形態においては、主リード３００には、主裏面めっき層３２１が形成されている。主裏面めっき層３２１は、主リード３００のうち主リード裏面３２０を形成するための部位に積層されており、たとえば厚さが０．０６ｍｍ程度のＮｉ、Ｓｎまたはこれらの合金からなる。本実施形態においては、便宜上、主裏面めっき層３２１のｚ方向下面を主リード裏面３２０と定義するが、たとえば主裏面めっき層３２１を有しない構成においては、上述したＣｕからなる部分によって主リード裏面３２０が構成されてもよい。
主全厚部３３０は、ｚ方向において主リード主面３１０から主リード裏面３２０にわたる部位である。本実施形態においては、主全厚部３３０は、主裏面めっき層３２１を除いたＣｕからなる部位を指し、その厚さが０．１ｍｍ程度である。主全厚部３３０は、全体にわたって、厚さ方向ｚ視において、主ひさし部３４０に囲まれている。
主ひさし部３４０は、主全厚部３３０の主リード主面３１０側部分からｚ方向に対して直角であるｘ方向およびｙ方向に突出している。主ひさし部３４０は、ｚ方向上端面が主全厚部３３０と面一となっている。本実施形態においては、主ひさし部３４０は、主前方部３４１、主側方部３４２および主後方部３４３を有している。主ひさし部３４０の厚さは、たとえば主全厚部３３０の半分である。
主前方部３４１は、ｘ方向において主全厚部３３０から第１副リード４００および第２副リード５００に向かって突出している。
主側方部３４２は、主全厚部３３０からｙ方向に向かって突出している。本実施形態においては、２つの主側方部３４２が形成されている。
本実施形態においては、主リード３００は、第１主側方連結部３５１Ａおよび第２主側方連結部３５１Ｂを２つずつ有する。第１主側方連結部３５１Ａおよび第２主側方連結部３５１Ｂは、主ひさし部３４０の主側方部３４２から延びている。第１主側方連結部３５１Ａの突出する方向および第２主側方連結部３５１Ｂの突出する方向は、主リード３００から第１副リード４００に向かう方向（方向ｘ）に直交する方向（方向ｙ）である。第１主側方連結部３５１Ａおよび第２主側方連結部３５１Ｂは、互いに並列されている。第１主側方連結部３５１Ａおよび第２主側方連結部３５１Ｂは、主側方部３４２と同じ厚さとされている。第１主側方連結部３５１Ａおよび第２主側方連結部３５１Ｂは、樹脂パッケージ８００から露出する端面を有する。第２主側方連結部３５１Ｂは、主リード３００から第１副リード４００に向かう方向において、第１主側方連結部３５１Ａと、第１副リード４００と、の間に位置している。第１主側方連結部３５１Ａおよび第２主側方連結部３５１Ｂの離間距離Ｌ１（図３参照）は、たとえば、０．２〜０．３ｍｍである。
主後方部３４３は、主全厚部３３０から主前方部３４１とは反対側に突出している。本実施形態においては、主リード３００は、２つの主後方連結部３５２を有している。主後方連結部３５２は、主ひさし部３４０の主後方部３４３から延びており、主後方部３４３と同じ厚さとされている。主後方連結部３５２のｘ方向端面は、樹脂パッケージ８００から露出している。
上述した構成により、本実施形態においては、ｚ方向視（平面視）において主全厚部３３０のすべてが主ひさし部３４０に囲まれている。また、主全厚部３３０および主ひさし部３４０のｚ方向上面が、主リード主面３１０となっており、主表面めっき層３１１は、主全厚部３３０および主ひさし部３４０のすべてに重なっている。半導体素子２００は、半導体素子２００の厚さ方向ｚ視において、主全厚部３３０および主ひさし部３４０のいずれにも重なっている。
本実施形態では、主リード３００には、切欠き３８０が形成されている。切欠き３８０は、半導体素子２００の厚さ方向ｚ視において主リード３００の中心側に凹む形状である。具体的には、切欠き３８０は、半導体素子２００の厚さ方向ｚ視において、第１副リード４００から主リード３００に向かう方向に凹む形状である。切欠き３８０は、主ひさし部３４０（より具体的には、主前方部３４１）に形成されている。また、切欠き３８０は、ｚ方向視（平面視）において主表面めっき層３１１を凹ませた形状である。
図１、図３等に示すように、主リード３００は、主リード３００において最も第１副リード４００側に位置する端面３９０を有する。端面３９０は、第２主側方連結部３５１Ｂと主前方部３４１とによって構成されている。上述の切欠き３８０は、半導体素子２００の厚さ方向ｚ視において、端面３９０から凹む形状である。
図６に示すように、半導体素子２００は、裏面電極２２０が主リード主面３１０（主表面めっき層３１１）に接合されている。具体的には、金属単体層としての裏面電極２２０が、主リード主面３１０（主表面めっき層３１１）に対してたとえば熱圧着の手法によって直接接合されている。この熱圧着においては、振動は付与されず、熱と圧力のみが付与される。
第１副リード４００は、主リード３００に対してｘ方向に離間して配置されている。第１副リード４００は、半導体素子２００の厚さ方向ｚ視において樹脂パッケージ８００の外方に、樹脂パッケージ８００から露出している。第１副リード４００は、第１副リード主面４１０、第１副リード裏面４２０、第１副全厚部４３０および第１副ひさし部４４０を有している。第１副リード４００は、たとえばＣｕからなる金属板に対してエッチングなどのパターニングが施されることによって形成される。第１副リード４００は、半導体素子２００に導通している。
第１副リード主面４１０は、ｚ方向上方を向いており、第１ワイヤ６００がボンディングされる部位である。本実施形態においては、第１副リード主面４１０は、矩形状である。また、本実施形態においては、第１副リード主面４１０に第１副表面めっき層４１１が形成されている。第１副表面めっき層４１１は、第１副リード４００および第１ワイヤ６００の間に介在する。第１副表面めっき層４１１は、第１副リード主面４１０の全域にわたって形成されている。第１副表面めっき層４１１は、たとえば厚さが２μｍ程度のＡｇからなる。なお、図１においては、理解の便宜上、第１副表面めっき層４１１にハーフトーンを施している。
第１副リード裏面４２０は、第１副リード主面４１０とは反対側のｚ方向下方を向いており、半導体装置１０１を面実装するために用いられる。第１副リード裏面４２０は、矩形状である。第１副リード裏面４２０は、ｚ方向視（平面視）において第１副リード主面４１０にその全てが重なっており、第１副リード主面４１０に内包されている。本実施形態においては、第１副リード４００には、第１副裏面めっき層４２１が形成されている。第１副裏面めっき層４２１は、第１副リード４００のうち第１副リード裏面４２０を形成するための部位に積層されている。本実施形態においては、便宜上、第１副裏面めっき層４２１のｚ方向下面を第１副リード裏面４２０と定義するが、たとえば第１副裏面めっき層４２１を有しない構成においては、上述したＣｕからなる部分によって第１副リード裏面４２０が構成されてもよい。
第１副全厚部４３０は、ｚ方向において第１副リード主面４１０から第１副リード裏面４２０にわたる部位である。本実施形態においては、第１副全厚部４３０は、第１副裏面めっき層４２１を除いたＣｕからなる部位を指す。
第１副ひさし部４４０は、第１副全厚部４３０の第１副リード主面４１０側部分からｚ方向に対して直角であるｘ方向およびｙ方向に突出している。第１副ひさし部４４０は、ｚ方向上端面が第１副全厚部４３０と面一となっている。第１副ひさし部４４０は、第１副リード主面４１０を構成している。本実施形態においては、第１副ひさし部４４０は、第１副前方部４４１、第１副側方部４４２および第１副後方部４４３を有している。
第１副前方部４４１は、ｘ方向において第１副全厚部４３０から主リード３００に向かって突出している。
第１副側方部４４２は、第１副全厚部４３０からｙ方向に向かって突出している。本実施形態においては、２つの第１副側方部４４２が形成されている。図３においてｙ方向図中上方に位置する第１副側方部４４２は、第２副リード５００に向かって突出している。また、本実施形態においては、第１副リード４００は、第１副側方連結部４５１を有している。第１副側方連結部４５１は、第１副ひさし部４４０から突出している。第１副側方連結部４５１は、第１副側方部４４２と同じ厚さとされている。第１副側方連結部４５１の突出する方向は、主リード３００から第１副リード４００に向かう方向に直交する方向である。第１副側方連結部４５１は、樹脂パッケージ８００から露出する端面を有する。第１副側方連結部４５１と主リード３００との離間距離Ｌ２（図３参照）は、たとえば、０．２〜０．３ｍｍである。
第１副後方部４４３は、第１副全厚部４３０から第１副前方部４４１とは反対側に突出している。本実施形態においては、第１副リード４００は、第１副後方連結部４５２を有している。第１副後方連結部４５２は、第１副ひさし部４４０の第１副後方部４４３から延びており、第１副後方部４４３と同じ厚さとされている。第１副後方連結部４５２のｘ方向端面は、樹脂パッケージ８００から露出している。
上述した構成により、本実施形態においては、ｚ方向視（平面視）において第１副全厚部４３０のすべてが第１副ひさし部４４０に囲まれている。また、第１副全厚部４３０および第１副ひさし部４４０のｚ方向上面が、第１副リード主面４１０となっており、第１副表面めっき層４１１は、第１副全厚部４３０および第１副ひさし部４４０のすべてに重なっている。
第２副リード５００は、ｙ方向において第１副リード４００と並んだ位置において主リード３００に対してｘ方向に離間して配置されている。第２副リード５００は、半導体素子２００の厚さ方向ｚ視において樹脂パッケージ８００の外方に、樹脂パッケージ８００から露出している。第２副リード５００は、第２副リード主面５１０、第２副リード裏面５２０、第２副全厚部５３０および第２副ひさし部５４０を有している。第２副リード５００は、たとえばＣｕからなる金属板に対してエッチングなどのパターニングが施されることによって形成される。第２副リード５００は、半導体素子２００に導通している。
第２副リード主面５１０は、ｚ方向上方を向いており、第２ワイヤ７００がボンディングされる部位である。本実施形態においては、第２副リード主面５１０は、矩形状である。また、本実施形態においては、第２副リード主面５１０に第２副表面めっき層５１１が形成されている。第２副表面めっき層５１１は、第２副リード５００および第２ワイヤ７００の間に介在する。第２副表面めっき層５１１は、第２副リード主面５１０の全域にわたって形成されている。第２副表面めっき層５１１は、たとえば厚さが２μｍ程度のＡｇからなる。なお、図１においては、理解の便宜上、第２副表面めっき層５１１にハーフトーンを施している。
第２副リード裏面５２０は、第２副リード主面５１０とは反対側のｚ方向下方を向いており、半導体装置１０１を面実装するために用いられる。第２副リード裏面５２０は、矩形状である。第２副リード裏面５２０は、ｚ方向視（平面視）において第２副リード主面５１０にその全てが重なっており、第２副リード主面５１０に内包されている。本実施形態においては、第２副リード５００には、第２副裏面めっき層５２１が形成されている。第２副裏面めっき層５２１は、第２副リード５００のうち第２副リード裏面５２０を形成するための部位に積層されており、Ｎｉ、Ｓｎまたはこれらの合金からなる。本実施形態においては、便宜上、第２副裏面めっき層５２１のｚ方向下面を第２副リード裏面５２０と定義するが、たとえば第２副裏面めっき層５２１を有しない構成においては、上述したＣｕからなる部分によって第２副リード裏面５２０が構成されてもよい。
第２副全厚部５３０は、ｚ方向において第２副リード主面５１０から第２副リード裏面５２０にわたる部位である。本実施形態においては、第２副全厚部５３０は、第２副裏面めっき層５２１を除いたＣｕからなる部位を指す。
第２副ひさし部５４０は、第２副全厚部５３０の第２副リード主面５１０側部分からｚ方向に対して直角であるｘ方向およびｙ方向に突出している。第２副ひさし部５４０は、ｚ方向上端面が第２副全厚部５３０と面一となっている。第２副ひさし部５４０は、第２副リード主面５１０を構成している。本実施形態においては、第２副ひさし部５４０は、第２副前方部５４１、第２副側方部５４２および第２副後方部５４３を有している。第２副ひさし部５４０の厚さは、たとえば第２副全厚部５３０の半分である。
第２副前方部５４１は、ｘ方向において第２副全厚部５３０から主リード３００に向かって突出している。
第２副側方部５４２は、第２副全厚部５３０からｙ方向に向かって突出している。本実施形態においては、２つの第２副側方部５４２が形成されている。図３においてｙ方向図中下方に位置する第２副側方部５４２は、第１副リード４００に向かって突出している。また、本実施形態においては、第２副リード５００は、第２副側方連結部５５１を有している。第２副側方連結部５５１は、第２副ひさし部５４０から突出している。第２副側方連結部５５１は、第２副側方部５４２と同じ厚さとされている。第２副側方連結部５５１の突出する方向は、主リード３００から第２副リード５００に向かう方向に直交する方向である。第２副側方連結部５５１は、樹脂パッケージ８００から露出する端面を有する。第２副側方連結部５５１と主リード３００との離間距離Ｌ３（図３参照）は、たとえば、０．２〜０．３ｍｍである。
第２副後方部５４３は、第２副全厚部５３０から第２副前方部５４１とは反対側に突出している。本実施形態においては、第２副リード５００は、第２副後方連結部５５２を有している。第２副後方連結部５５２は、第２副ひさし部５４０の第２副後方部５４３から延びており、第２副後方部５４３と同じ厚さとされている。第２副後方連結部５５２のｘ方向端面は、樹脂パッケージ８００から露出している。
上述した構成により、本実施形態においては、ｚ方向視（平面視）において第２副全厚部５３０のすべてが第２副ひさし部５４０に囲まれている。また、第２副全厚部５３０および第２副ひさし部５４０のｚ方向上面が、第２副リード主面５１０となっており、第２副表面めっき層５１１は、第２副全厚部５３０および第２副ひさし部５４０のすべてに重なっている。
第１ワイヤ６００は、半導体素子２００の第１表面電極２１１と第１副リード４００の第１副リード主面４１０とに接合されており、ファーストボンディング部６１０およびセカンドボンディング部６２０を有している。第１ワイヤ６００は、直径が２０μｍ程度のＡｕからなる。
ファーストボンディング部６１０は、第１副リード４００の第１副リード主面４１０に対して接合されており、冠状の塊部分を有する。セカンドボンディング部６２０は、第１バンプ６３０を介して半導体素子２００の第１表面電極２１１に接合されている。セカンドボンディング部６２０は、先端に向かうほどｚ方向厚さが小となるテーパ形状となっている。第１バンプ６３０は、ファーストボンディング部６１０の上記塊部分に類似した部位である。本実施形態においては、第１バンプ６３０は、ファーストボンディング部６１０の上記塊部分よりも体積が若干小である。なお、図１１には、セカンドボンディング部６２０を示している。
第２ワイヤ７００は、半導体素子２００の第２表面電極２１２と第２副リード５００の第２副リード主面５１０とに接合されており、ファーストボンディング部７１０およびセカンドボンディング部７２０を有している。第２ワイヤ７００は、直径が２０μｍ程度のＡｕからなる。
ファーストボンディング部７１０は、第２副リード５００の第２副リード主面５１０に対して接合されており、冠状の塊部分を有する。セカンドボンディング部７２０は、第２バンプ７３０を介して半導体素子２００の第２表面電極２１２に接合されている。セカンドボンディング部７２０は、先端に向かうほどｚ方向厚さが小となるテーパ形状となっている。第２バンプ７３０は、ファーストボンディング部７１０の上記塊部分に類似した部位である。本実施形態においては、第２バンプ７３０は、ファーストボンディング部７１０の上記塊部分よりも体積が若干小である。
樹脂パッケージ８００は、半導体素子２００と主リード３００、第１副リード４００および第２副リード５００の一部ずつとを覆っており、たとえば黒色のエポキシ樹脂からなる。また、樹脂パッケージ８００は、主リード３００の主リード裏面３２０、第１副リード４００の第１副リード裏面４２０および第２副リード５００の第２副リード裏面５２０のいずれもをｚ方向下方側に露出させている。また、本実施形態においては、第１ワイヤ６００および第２ワイヤ７００のｚ方向上端と樹脂パッケージ８００のｚ方向上端との距離は、５０μｍ程度である。
次に、本実施形態の作用効果について説明する。
本実施形態においては、主リード３００には、切欠き３８０が形成されている。切欠き３８０は、半導体素子２００の厚さ方向ｚ視において主リード３００の中心側に凹む形状である。このような構成によると、主リード３００の主リード主面３１０の面積を小さくできるから、主リード３００にて半導体素子２００の配置すべき箇所を規定することができる。これにより、半導体素子２００が比較的小さい場合であっても、作業者に依らず、主リード３００における所望の箇所に半導体素子２００を配置することが可能となる。
半導体装置１０１を製造する際、高温（たとえば４００℃程度）で半導体素子２００を主リード３００にダイボンディングした後、半導体素子２００および主リード３００は常温まで冷却される。半導体素子２００および主リード３００の熱膨張率は異なる。そのため、半導体素子２００および主リード３００が冷却される際、半導体素子２００および主リード３００の収縮する割合は異なる。その結果、半導体素子２００および主リード３００が冷却される際、半導体素子２００には不当な応力が負荷されることにより、半導体素子２００が損傷するおそれがある。特に、主ひさし部３４０は、主全厚部３３０に比べて変形しやすい。本実施形態では、上述のように、作業者によらず、主リード３００におけるほぼ同一の位置に半導体素子２００を配置することができるから、半導体素子２００のより多くの部分が主全厚部３３０に重なるように、半導体素子２００を主リード３００に配置することが可能となる。これにより、半導体素子２００および主リード３００の熱収縮の相違に起因する半導体素子２００の損傷を、防止することができる。
本実施形態によれば、主リード主面３１０および半導体素子２００が、ｚ方向視（平面視）において主全厚部３３０および主ひさし部３４０のいずれにも重なっている。主ひさし部３４０は、主リード３００と樹脂パッケージ８００との接合強度を高める機能を発揮する。この接合強度の向上を図りつつ、主リード３００が半導体素子２００から過度にはみ出すことを抑制することができる。これは、半導体装置１０１のｚ方向視（平面視）寸法を小さくするのに寄与する。
主ひさし部３４０が、主前方部３４１を有することにより、主リード３００と樹脂パッケージ８００との接合強度を高めることができる。また、半導体素子２００と第１副リード４００および第２副リード５００とを近づけつつ、主リード裏面３２０と第１副リード裏面４２０および第２副リード裏面５２０とが不当に近づいてしまうことを回避することができる。
主ひさし部３４０が主側方部３４２および主後方部３４３を有することにより、主リード３００と樹脂パッケージ８００との接合強度を高めることができる。主全厚部３３０のすべてが、主ひさし部３４０に囲まれている構成は、主リード３００と樹脂パッケージ８００との接合強度を高めるのに好適である。
第１主側方連結部３５１Ａ、第２主側方連結部３５１Ｂおよび主後方連結部３５２は、半導体装置１０１の製造工程において主リード３００を適切に保持する。第１主側方連結部３５１Ａ、第２主側方連結部３５１Ｂおよび主後方連結部３５２における各端面は、樹脂パッケージ８００から露出するものの主リード裏面３２０とは離間している。このため、半導体装置１０１を面実装するためのはんだが、第１主側方連結部３５１Ａ、第２主側方連結部３５１Ｂおよび主後方連結部３５２の各端面に誤って広がってしまうおそれが少ない。
主リード主面３１０に、主表面めっき層３１１が形成されていることにより、半導体素子２００の裏面電極２２０と主リード主面３１０との接合強度を高めることができる。主表面めっき層３１１が、主ひさし部３４０のすべてに重なることにより、主リード主面３１０として利用できる面積を拡大することができる。
第１副リード４００が、第１副ひさし部４４０を有することにより、第１副リード４００と樹脂パッケージ８００との接合強度を高めることができる。第１副ひさし部４４０が、第１副前方部４４１を有することにより、樹脂パッケージ８００との接合強度を高めつつ、第１副リード裏面４２０と主リード裏面３２０との距離とが不当に近づいてしまうことを回避することができる。
第１副ひさし部４４０が、第１副側方部４４２および第１副後方部４４３を有することにより、第１副リード４００と樹脂パッケージ８００との接合強度を高めることができる。第１副全厚部４３０のすべてが、第１副ひさし部４４０に囲まれている構成は、第１副リード４００と樹脂パッケージ８００との接合強度を高めるのに好適である。第２副リード５００側の第１副側方部４４２が相対的に大であることにより、接合強度の向上を図るとともに、第１副リード裏面４２０と第２副リード裏面５２０とが不当に近づいてしまうことを回避することができる。
第１副側方連結部４５１および第１副後方連結部４５２は、半導体装置１０１の製造工程において第１副リード４００を適切に保持する。第１副側方連結部４５１のｙ方向端面および第１副後方連結部４５２のｘ方向端面は、樹脂パッケージ８００から露出するものの第１副リード裏面４２０とは離間している。このため、半導体装置１０１を面実装するためのはんだが第１副側方連結部４５１のｙ方向端面および第１副後方連結部４５２のｘ方向端面に誤って広がってしまうおそれが少ない。
第１副リード主面４１０に、第１副表面めっき層４１１が形成されていることにより、第１ワイヤ６００と第１副リード主面４１０との接合強度を高めることができる。
第２副リード５００が、第２副ひさし部５４０を有することにより、第２副リード５００と樹脂パッケージ８００との接合強度を高めることができる。第２副ひさし部５４０が、第２副前方部５４１を有することにより、樹脂パッケージ８００との接合強度を高めつつ、第２副リード裏面５２０と主リード裏面３２０との距離とが不当に近づいてしまうことを回避することができる。
第２副ひさし部５４０が、第２副側方部５４２および第２副後方部５４３を有することにより、第２副リード５００と樹脂パッケージ８００との接合強度を高めることができる。第２副全厚部５３０のすべてが、第２副ひさし部５４０に囲まれている構成は、第２副リード５００と樹脂パッケージ８００との接合強度を高めるのに好適である。第１副リード４００側の第２副側方部５４２が相対的に大であることにより、接合強度の向上を図るとともに、第２副リード裏面５２０と第１副リード裏面４２０とが不当に近づいてしまうことを回避することができる。
第２副側方連結部５５１および第２副後方連結部５５２は、半導体装置１０１の製造工程において第２副リード５００を適切に保持する。第２副側方連結部５５１のｙ方向端面および第２副後方連結部５５２のｘ方向端面は、樹脂パッケージ８００から露出するものの第２副リード裏面５２０とは離間している。このため、半導体装置１０１を面実装するためのはんだが第２副側方連結部５５１のｙ方向端面および第２副後方連結部５５２のｘ方向端面に誤って広がってしまうおそれが少ない。
第２副リード主面５１０に、第２副表面めっき層５１１が形成されていることにより、第２ワイヤ７００と第２副リード主面５１０との接合強度を高めることができる。
半導体素子２００と主リード３００の主リード主面３１０との接合においては、金属単体層からなる裏面電極２２０が、主リード主面３１０に直接接合されており、その接合に際しては振動が付与されていない。このような構成により、主リード３００のうち半導体素子２００の周囲に位置する領域に、振動を加味した余裕領域を設定する必要がない。これは、半導体装置１０１の小型化に有利である。
なお、実際のところ、主リード３００、第１副リード４００および第２副リード５００をエッチングによってパターン形成した場合、主全厚部３３０と主ひさし部３４０との境界は、図１〜図９等に示した明確な角は形成されず、曲面となりうる。同様に、第１副リード４００における第１副全厚部４３０と第１副ひさし部４４０との境界等も、曲面となりうる。これは、図１〜図９等に示した形態を意図した設計を経たとしても、半導体装置１０１が上述した非常に小型の構成である場合、エッチングの過程において上述した曲面が不可避的に生じる場合があるからである。
図１２および図１３は、本発明の第２実施形態に基づく半導体装置の一例を示している。本実施形態の半導体装置１０２は、切欠き３８０が設けられている箇所が、上述した実施形態と異なっている。
図１２は、半導体装置１０２を示す斜視図である。図１３は、半導体装置１０２を示す平面図である。
本実施形態においては、切欠き３８０は、ｚ方向視（平面視）において、主リード３００のうち第１副リード４００とは反対側の部位から凹む形状である。また、主リード３００は、第１副リード４００とは反対側に位置する端面３９０を有している。切欠き３８０は、ｚ方向視（平面視）において、端面３９０から凹む形状である。また、本実施形態においても、切欠き３８０は、主表面めっき層３１１を凹ませる形状である。なお、主後方連結部３５２は、端面３９１から後方に突出している。
このような実施形態によっても、半導体素子２００が比較的小さい場合であっても、作業者に依らず、主リード３００における所望の箇所に半導体素子２００を配置することが可能となる。
本発明は、上述した実施形態に限定されるものではない。本発明の各部の具体的な構成は、種々に設計変更自在である。
１０１ 半導体装置
２００ 半導体素子
２０１ 表面
２０２ 裏面
２１１ 第１表面電極
２１２ 第２表面電極
２１３ 電極層
２１４ 除去領域
２１６ アクティブ領域
２１７ ＭＯＳＦＥＴ
２１８ 単位セル
２２０ 裏面電極
２３１ 半導体層
２３２ 共晶層
３００ 主リード
３１０ 主リード主面
３１１ 主表面めっき層
３２０ 主リード裏面
３２１ 主裏面めっき層
３３０ 主全厚部
３４０ 主ひさし部
３４１ 主前方部
３４２ 主側方部
３４３ 主後方部
３５１Ａ 第１主側方連結部
３５１Ｂ 第２主側方連結部
３５２ 主後方連結部
３８０ 切欠き
３９０ 端面
３９１ 端面
４００ 第１副リード
４１０ 第１副リード主面
４１１ 第１副表面めっき層
４２０ 第１副リード裏面
４２１ 第１副裏面めっき層
４３０ 第１副全厚部
４４０ 第１副ひさし部
４４１ 第１副前方部
４４２ 第１副側方部
４４３ 第１副後方部
４５１ 第１副側方連結部
４５２ 第１副後方連結部
５００ 第２副リード
５１０ 第２副リード主面
５１１ 第２副表面めっき層
５２０ 第２副リード裏面
５２１ 第２副裏面めっき層
５３０ 第２副全厚部
５４０ 第２副ひさし部
５４１ 第２副前方部
５４２ 第２副側方部
５４３ 第２副後方部
５５１ 第２副側方連結部
５５２ 第２副後方連結部
６００ 第１ワイヤ
６１０，７１０ ファーストボンディング部
６２０，７２０ セカンドボンディング部
６３０ 第１バンプ
７００ 第２ワイヤ
７３０ 第２バンプ
８００ 樹脂パッケージ
Ｌ１，Ｌ２，Ｌ３ 離間距離
ｘ，ｙ 方向
ｚ 厚さ方向

Claims (32)

  1. 半導体素子と、
    前記半導体素子が配置された主リードと、
    前記半導体素子および前記主リードを覆う樹脂パッケージと、を備え、
    前記主リードには、前記半導体素子の厚さ方向視である平面視において前記主リードの中心側に凹む切欠きが形成されており、
    前記半導体素子に導通する第１副リードを更に備え、
    前記第１副リードは、前記主リードから離間しており、且つ、前記樹脂パッケージから露出しており、
    前記主リードは、互いに反対側を向く主リード主面および主リード裏面を有し、
    前記主リード主面には、前記半導体素子が配置されており、
    前記主リードは、主全厚部および主ひさし部を含み、
    前記主全厚部は、前記主リード主面から前記主リード裏面にわたっている部分であり、
    前記主ひさし部は、前記半導体素子の厚さ方向に対して直角である方向に、前記主全厚部から突出しており、
    前記主リードは、前記主ひさし部から突出する第１主側方連結部を含み、
    前記第１主側方連結部の突出する方向は、前記主リードから前記第１副リードに向かう方向に直交する方向であり、
    前記第１主側方連結部は、前記樹脂パッケージから露出する端面を有し、
    前記主リードは、前記主ひさし部から突出する第２主側方連結部を含み、
    前記第２主側方連結部の突出する方向は、前記主リードから前記第１副リードに向かう方向に直交する方向であり、
    前記第２主側方連結部は、前記樹脂パッケージから露出する端面を有し、
    前記第１主側方連結部および前記第２主側方連結部は、互いに並列されている、半導体装置。
  2. 前記切欠きは、平面視において、前記第１副リードから前記主リードに向かう方向に凹む形状である、請求項１に記載の半導体装置。
  3. 前記主リードは、前記主リードにおいて最も前記第１副リード側に位置する端面を有し、
    前記切欠きは、平面視において、前記端面から凹む形状である、請求項１または請求項２に記載の半導体装置。
  4. 前記切欠きは、平面視において、前記主リードのうち前記第１副リードとは反対側の部位から凹む形状である、請求項１に記載の半導体装置。
  5. 前記主リードは、前記主リードにおいて前記第１副リードとは反対側に位置する端面を有し、
    前記切欠きは、平面視において、前記端面から凹む形状である、請求項４に記載の半導体装置。
  6. 前記半導体素子は、平面視において、前記主全厚部および主ひさし部のいずれにも重なっている、請求項１ないし請求項５のいずれかに記載の半導体装置。
  7. 前記切欠きは、前記主ひさし部に形成されている、請求項１ないし請求項６のいずれかに記載の半導体装置。
  8. 前記半導体素子は、前記半導体素子の全体にわたって、平面視において、前記主リードに重なる、請求項１ないし請求項７のいずれかに記載の半導体装置。
  9. 前記主ひさし部は、主前方部を有し、前記主前方部は、前記主全厚部から前記第１副リードに向かって突出しており、
    前記切欠きは、前記主前方部に形成されている、請求項１ないし請求項７のいずれかに記載の半導体装置。
  10. 前記主ひさし部は、主側方部を有し、前記主側方部は、前記主前方部の突出する方向に対して直角である方向に、前記主全厚部から突出している、請求項９に記載の半導体装置。
  11. 前記第２主側方連結部は、前記主リードから前記第１副リードに向かう方向において、前記第１主側方連結部と前記第１副リードとの間に位置している、請求項１ないし請求項１０に記載の半導体装置。
  12. 前記第１主側方連結部および前記第２主側方連結部の離間距離は、０．２〜０．３ｍｍである、請求項１ないし請求項１１に記載の半導体装置。
  13. 前記主ひさし部は、主後方部を有し、前記主後方部は、前記主前方部が突出する方向とは反対方向に、前記主全厚部から突出している、請求項９に記載の半導体装置。
  14. 前記主リードは、前記主後方部から突出する主後方連結部を含み、前記主後方連結部は、前記樹脂パッケージから露出する端面を有する、請求項１３に記載の半導体装置。
  15. 前記主全厚部は、全体にわたって、平面視において、前記主ひさし部に囲まれている、請求項１ないし請求項１４のいずれかに記載の半導体装置。
  16. 前記主リードに形成され、前記半導体素子および前記主リードの間に介在している主表面めっき層を更に備える、請求項１ないし請求項１５のいずれかに記載の半導体装置。
  17. 前記主表面めっき層は、平面視略矩形状である、請求項１６に記載の半導体装置。
  18. 前記切欠きは、平面視において前記主表面めっき層を凹ませた形状である、請求項１６または請求項１７に記載の半導体装置。
  19. 前記主表面めっき層は、前記主ひさし部の全体に重なる、請求項１６に記載の半導体装置。
  20. 前記第１副リードは、第１副全厚部および第１副ひさし部を含み、
    前記第１副リードは、互いに反対側を向く第１副リード主面および第１副リード裏面を有し、
    前記第１副全厚部は、前記第１副リード主面から前記第１副リード裏面にわたる部位であり、
    前記第１副ひさし部は、前記半導体素子の厚さ方向に対して直角である方向に、前記第１副全厚部から突出しており、且つ、前記第１副リード主面を構成している、請求項１に記載の半導体装置。
  21. 前記第１副ひさし部は、第１副前方部を有し、
    前記第１副前方部は、前記第１副全厚部から前記主リードに向かって突出している、請求項２０に記載の半導体装置。
  22. 前記第１副リードは、前記第１副ひさし部から突出している第１副側方連結部を含み、
    前記第１副側方連結部の突出する方向は、前記主リードから前記第１副リードに向かう方向に直交する方向であり、
    前記第１副側方連結部は、前記樹脂パッケージから露出する端面を有する、請求項２０に記載の半導体装置。
  23. 前記第１副側方連結部と前記主リードとの離間距離は、０．２〜０．３ｍｍである、請求項２２に記載の半導体装置。
  24. 前記半導体素子に接合され、前記半導体素子および前記第１副リードを導通させる第１ワイヤを更に備える、請求項１に記載の半導体装置。
  25. 前記第１副リードおよび前記第１ワイヤの間に介在する第１副表面めっき層を更に備える、請求項２４に記載の半導体装置。
  26. 前記半導体素子に導通する第２副リードを更に備え、
    前記第２副リードは、前記主リードから離間しており、且つ、前記樹脂パッケージから露出している、請求項１に記載の半導体装置。
  27. 前記半導体素子に接合され、前記半導体素子および前記第２副リードを導通させる第２ワイヤを更に備える、請求項２６に記載の半導体装置。
  28. 前記第２副リードおよび前記第２ワイヤの間に介在する第２副表面めっき層を更に備える、請求項２７に記載の半導体装置。
  29. 前記半導体素子は、互いに積層された半導体層、半導体と金属との共晶層および裏面電極を構成する金属単体層を有しており、前記金属単体層が前記主リードに直接接合されている、請求項１ないし請求項２８のいずれかに記載の半導体装置。
  30. 前記共晶層は、ＳｉとＡｕとの共晶からなる、請求項２９に記載の半導体装置。
  31. 前記金属単体層は、前記共晶層よりも薄い、請求項２９または請求項３０に記載の半導体装置。
  32. 半導体素子と、
    前記半導体素子が配置された主リードと、
    前記半導体素子および前記主リードを覆う樹脂パッケージと、を備え、
    前記主リードには、前記半導体素子の厚さ方向視である平面視において前記主リードの中心側に凹む切欠きが形成されており、
    前記半導体素子に導通する第１副リードを更に備え、
    前記第１副リードは、前記主リードから離間しており、且つ、前記樹脂パッケージから露出しており、
    前記主リードは、互いに反対側を向く主リード主面および主リード裏面を有し、
    前記主リード主面には、前記半導体素子が配置されており、
    前記主リードは、主全厚部および主ひさし部を含み、
    前記主全厚部は、前記主リード主面から前記主リード裏面にわたっている部分であり、
    前記主ひさし部は、前記半導体素子の厚さ方向に対して直角である方向に、前記主全厚部から突出しており、
    前記主ひさし部は、主前方部を有し、前記主前方部は、前記主全厚部から前記第１副リードに向かって突出しており、
    前記切欠きは、前記主前方部に形成されており、
    前記主ひさし部は、主後方部を有し、前記主後方部は、前記主前方部が突出する方向とは反対方向に、前記主全厚部から突出しており、
    前記主リードは、前記主後方部から突出する主後方連結部を含み、前記主後方連結部は、前記樹脂パッケージから露出する端面を有する、半導体装置。
JP2015096271A 2014-05-12 2015-05-11 半導体装置 Active JP6535509B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US14/708,962 US10431532B2 (en) 2014-05-12 2015-05-11 Semiconductor device with notched main lead
JP2015096271A JP6535509B2 (ja) 2014-05-12 2015-05-11 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014098522 2014-05-12
JP2014098522 2014-05-12
JP2015096271A JP6535509B2 (ja) 2014-05-12 2015-05-11 半導体装置

Publications (2)

Publication Number Publication Date
JP2015233132A JP2015233132A (ja) 2015-12-24
JP6535509B2 true JP6535509B2 (ja) 2019-06-26

Family

ID=54368499

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015096271A Active JP6535509B2 (ja) 2014-05-12 2015-05-11 半導体装置

Country Status (2)

Country Link
US (1) US10431532B2 (ja)
JP (1) JP6535509B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10388616B2 (en) 2016-05-02 2019-08-20 Rohm Co., Ltd. Semiconductor device and method for manufacturing the same
JP6752639B2 (ja) 2016-05-02 2020-09-09 ローム株式会社 半導体装置の製造方法
US10522674B2 (en) 2016-05-18 2019-12-31 Rohm Co., Ltd. Semiconductor with unified transistor structure and voltage regulator diode
US10692863B2 (en) 2016-09-30 2020-06-23 Rohm Co., Ltd. Semiconductor device and semiconductor package
JP7089388B2 (ja) * 2018-03-29 2022-06-22 ローム株式会社 半導体装置および半導体装置の製造方法
US11152326B2 (en) 2018-10-30 2021-10-19 Stmicroelectronics, Inc. Semiconductor die with multiple contact pads electrically coupled to a lead of a lead frame
CN118056276A (zh) * 2021-10-04 2024-05-17 罗姆股份有限公司 电子装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54113250A (en) * 1978-02-24 1979-09-04 Toshiba Corp Production of semiconductor device
JP2001326295A (ja) * 2000-05-15 2001-11-22 Rohm Co Ltd 半導体装置および半導体装置製造用フレーム
US6769670B2 (en) * 2001-12-07 2004-08-03 Walbro Japan, Inc. Starting assembly for a carburetor
JP3942457B2 (ja) * 2002-02-27 2007-07-11 Ｎｅｃエレクトロニクス株式会社 電子部品の製造方法
JP3913574B2 (ja) * 2002-02-27 2007-05-09 三洋電機株式会社 半導体装置
AU2003242873A1 (en) * 2002-06-06 2003-12-22 Koninklijke Philips Electronics N.V. Quad flat non-leaded package comprising a semiconductor device
US7511361B2 (en) * 2005-01-05 2009-03-31 Xiaotian Zhang DFN semiconductor package having reduced electrical resistance
US7557432B2 (en) * 2005-03-30 2009-07-07 Stats Chippac Ltd. Thermally enhanced power semiconductor package system
US7635915B2 (en) * 2006-04-26 2009-12-22 Cree Hong Kong Limited Apparatus and method for use in mounting electronic elements
WO2008153043A1 (ja) * 2007-06-14 2008-12-18 Rohm Co., Ltd. 半導体発光装置
KR100998233B1 (ko) * 2007-12-03 2010-12-07 서울반도체 주식회사 슬림형 ｌｅｄ 패키지
US8680659B2 (en) * 2009-05-15 2014-03-25 Rohm Co., Ltd. Semiconductor device
JP2011176364A (ja) * 2010-01-29 2011-09-08 Toshiba Corp Ｌｅｄパッケージ
CN105845816A (zh) * 2010-11-02 2016-08-10 大日本印刷株式会社 附有树脂引线框及半导体装置
JP2012190936A (ja) 2011-03-09 2012-10-04 Sharp Corp 半導体装置のデバイス実装構造
JP5868043B2 (ja) * 2011-07-04 2016-02-24 ルネサスエレクトロニクス株式会社 半導体装置
JP5893868B2 (ja) * 2011-08-12 2016-03-23 シャープ株式会社 発光装置
TW201344971A (zh) * 2012-04-18 2013-11-01 Lextar Electronics Corp 發光元件之封裝結構
US8766430B2 (en) * 2012-06-14 2014-07-01 Infineon Technologies Ag Semiconductor modules and methods of formation thereof

Also Published As

Publication number Publication date
US20150325504A1 (en) 2015-11-12
US10431532B2 (en) 2019-10-01
JP2015233132A (ja) 2015-12-24

Similar Documents

Publication Publication Date Title
JP6535509B2 (ja) 半導体装置
JP6352009B2 (ja) 半導体装置
JP6728518B2 (ja) 半導体装置および半導体モジュール
JP5529371B2 (ja) 半導体装置及びその製造方法
JP5032623B2 (ja) 半導体記憶装置
US9847282B2 (en) Semiconductor device
JP7413485B2 (ja) 半導体装置
JP3776427B2 (ja) 半導体装置及びその製造方法
JP5010948B2 (ja) 半導体装置
JP2018098282A (ja) 半導体装置
US9899300B2 (en) Semiconductor device
JP5904041B2 (ja) 半導体装置
US9536859B2 (en) Semiconductor device packaging having plurality of wires bonding to a leadframe
US10903138B2 (en) Semiconductor device and method of manufacturing the same
US10510683B2 (en) Packaging structures for metallic bonding based opto-electronic device and manufacturing methods thereof
JP5217013B2 (ja) 電力変換装置およびその製造方法
JP2005327755A (ja) 半導体装置及びその製造方法
JP5180495B2 (ja) 半導体装置およびその製造方法
JP2006253360A (ja) 半導体装置の製造方法及び半導体装置
JP2005175512A (ja) 半導体装置
US20160190045A1 (en) Semiconductor device and method of making the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180417

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190307

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190528

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190603

R150 Certificate of patent or registration of utility model

Ref document number: 6535509

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250