CN202871791U - 紧凑型单相集成驱动电路的封装装置及单相集成驱动电路 - Google Patents

紧凑型单相集成驱动电路的封装装置及单相集成驱动电路 Download PDF

Info

Publication number
CN202871791U
CN202871791U CN2012205950685U CN201220595068U CN202871791U CN 202871791 U CN202871791 U CN 202871791U CN 2012205950685 U CN2012205950685 U CN 2012205950685U CN 201220595068 U CN201220595068 U CN 201220595068U CN 202871791 U CN202871791 U CN 202871791U
Authority
CN
China
Prior art keywords
pin
upper arm
bias voltage
grid
centre
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN2012205950685U
Other languages
English (en)
Inventor
吴美飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Silan Microelectronics Co Ltd
Original Assignee
Hangzhou Silan Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Silan Microelectronics Co Ltd filed Critical Hangzhou Silan Microelectronics Co Ltd
Priority to CN2012205950685U priority Critical patent/CN202871791U/zh
Application granted granted Critical
Publication of CN202871791U publication Critical patent/CN202871791U/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Inverter Devices (AREA)

Abstract

本实用新型提供一种紧凑型单相集成驱动电路的封装装置，封装装置包括引线框架；形成在引线框架上的多个第一芯片基岛；分别安装在每个第一芯片基岛上的且进行电连接的第一栅极驱动器、第二栅极驱动器、第一上臂晶体管、第一下臂晶体管、第二上臂晶体管和第二下臂晶体管；通过每个第一芯片基岛引出的形成在引线框架相对两侧的信号引脚和功率引脚。本实用新型还提供一种单相集成驱动电路，用以解决由分立元件连接形成的驱动电路的器件数目繁多而导致的安装困难及可靠性差的问题，尤其用于解决集成驱动电路中，由于封装体积受限导致的引脚中心距减少，从而引发的引脚之间由于中心距不足而产生相互损伤的问题。

Description

紧凑型单相集成驱动电路的封装装置及单相集成驱动电路
技术领域
本实用新型属于集成半导体技术领域，尤其涉及一种紧凑型单相集成驱动电路的封装装置及单相集成驱动电路。
背景技术
相比于交流电机，无刷直流电机可以有效提升工作效率，并可以通过控制程序的调整，灵活地设置电机启动和关闭的参数，更加满足用户的使用需求，日益成为家用及工控电机的首选。
无刷直流电机中的三相无刷直流电机和单相无刷直流电机等多种。由于三相无刷直流电机目前的集成驱动电路，其体积较大，难以装到许多电机(例如电机外径80mm，轴径34mm及以下的电机)内部的环形PCB(印制电路板)上，而且这种集成驱动电路的高压引脚与低压引脚的间距较近，容易产生引脚之间由于中心距不足而产生相互损伤的问题。单相无刷直流电机是无刷直流电机的一种，由于其绕线方法简单，对电机的磁性材料要求不高，且在很多的功率应用上同样能达到三相无刷直流电机的效果，所以成为一种具有极高性价比的电机。单相无刷直流电机可以用于各种节能型风扇、水泵的应用。
单相无刷直流电机由电机和驱动电路组成，驱动电路由功率驱动器和控制器构成，驱动电路将程序发出的控制信号经过控制器处理，以驱动功率驱动器的导通或关闭，进而控制电机的启动或停止，以及各种模式的运转。目前，一般单相无刷直流电机的驱动方式有以下几种方式：
方式一：如图1所示，用双极结型晶体管(如NPN和PNP)、二极管、电阻和电容等分立器件搭成的图腾柱(Totem Pole)形式的高电压栅极驱动器S1去驱动由功率器件(如MOSFET管)构成的功率驱动器G1，但是此种电路结构的高电压栅极驱动器需要多达几十个分立器件，设计复杂、生产难度高、可靠性差，返修率高，且由于其所占体积大，难以集成到电机内部。
方式二：如图2所示，在图1的基础上进行改进，采用集成工艺制造高电压栅极驱动器(HVIC)S1’，通过采用两个栅极驱动器S2替代由分立器件搭成的图腾柱形式的高电压栅极驱动器S1，去驱动由四个功率器件(如MOSFET管)所组成的具有单相上桥臂和单相下桥臂的功率驱动器G1’。虽然，所述高电压栅极驱动器S1’还可以集成欠压等异常保护，因此，所述高电压栅极驱动器S1’的集成度相对较高，可靠性也比双极结型晶体管所组成的具有图腾柱形式的高电压栅极驱动器S1有较大增强。但是，所述高电压栅极驱动器S1’和功率驱动器G1’也还是分立器件，同样存在较多的问题，比如现有技术很难通过集成工艺方法将高电压栅极驱动器和功率驱动器集成到单芯片上，而现有的用于封装器件的引线框架上不会设置多基岛，一般设置的是单芯片；比如存在控制电路设计复杂体积大、绝缘性差、寄生电容电感较大等劣势，难以适用于要求紧凑性安装、端盖统一散热的场合，且由于难以保证四个功率器件的参数一致性，系统可靠性也较差。还有，所述高电压栅极驱动器S1’和功率驱动器G1’之间的连线长，连线电感和连线电阻较大，所以需要增加防止密勒效应的栅极滤波电容Cgate。
图3是图2中的一个所述栅极驱动器S2对应的两个功率器件进行说明。一般常规做法是采用两个相同的栅极驱动器S2，每个所述栅极驱动器S2来调节功率器件栅极上的驱动电阻R，进而来调整功率器件输出信号的上升及下降沿时间。因此，四个所述驱动电阻R的存在，势必需要占据集成电路更多的空间，并且如果所述驱动电阻设置过小会使得输出信号有较大的振铃，同时EMI(电磁干扰)也较大；如果所述驱动电阻设置过大，不但功率器件开关时间缓慢，还可能产生单相上桥臂和单相下桥臂对通，导致不可恢复性损坏，所以可供客户调整的余地较小。
由此可见，传统的单相无刷直流电机驱动电路中的控制电路和功率驱动电路仍是分立式器件，在PCB上的位置分散，难以统一贴到散热片上，而且即使能贴散热片，散热片面积也比较大，成本较高，而且无法在保证体积小的同时有较高的绝缘性，也就难以长期可靠地使用。
同时，在一些振动很厉害的电机上应用时，散热片和构成驱动电路中的各模块容易脱开，可能会导致功率模块温度急剧上升，或是在另一些电机应用中，需要根据功率模块的温度，动态地调整电机的输入和输出功率时，需要在功率模块中设置感应温度的输出引脚，输出与温度对应的模拟电压给控制电路，来实时控制PWM占空比。另外还在其他一些电机应用中，需要根据故障主动地输出报警信号给控制电路，或是根据电流的大小主动地增加过流保护信号给控制电路。这些分立器件的增加也无疑加大了集成难度，成本也随之增加。
随着用于单相无刷直流电机的分立元件越来越多，体积不断增大，引脚数增多，引脚中心距却在减少，如何能保证驱动单相电机的集成模块能适用于功率模块尺寸小、安装体积小，同时也要保证高低压引脚之间和高压引脚之间有足够的中心距，去保证耐压的要求紧凑型安装的场合是一个亟待解决的问题。
实用新型内容
本实用新型的目的在于提供一种紧凑型单相集成驱动电路的封装装置及单相集成驱动电路，用以解决由分立元件连接形成的驱动电路的器件数目繁多而导致的安装困难及可靠性差的问题，尤其用于解决集成驱动电路中，由于封装体积受限导致的引脚中心距减少，从而引发的引脚之间由于中心距不足而产生相互损伤的问题。
为解决上述问题，本实用新型提供一种紧凑型单相集成驱动电路的封装装置，包括：
引线框架；
形成所述引线框架上的多个第一芯片基岛；
通过所述多个第一芯片基岛弯曲引出的分别形成在所述引线框架相对两侧的信号引脚和功率引脚；
分别安装在每个所述第一芯片基岛上的第一栅极驱动器、第二栅极驱动器、第一上臂晶体管、第一下臂晶体管、第二上臂晶体管和第二下臂晶体管，其中，所述的第一栅极驱动器、第二栅极驱动器、第一上臂晶体管、第一下臂晶体管、第二上臂晶体管和第二下臂晶体管分别通过电连接；以及
封装体，所述封装体的长度为17.8mm-25.8mm，宽度为11mm-13mm；其中，
所述第一栅极驱动器对应的信号引脚包括第一上臂偏置电压引脚、第一栅极驱动偏置电压引脚、第一上臂输入信号引脚、第一下臂输入信号引脚和共地点电压引脚，所述第二栅极驱动器对应的信号引脚包括第二上臂偏置电压引脚、第二栅极驱动偏置电压引脚、第二上臂输入信号引脚、第二下臂输入信号引脚和所述的共地点电压引脚；
所述第一上臂晶体管对应的功率引脚包括上臂正相电压引脚和第一驱动输出信号引脚，所述第一下臂晶体管对应的功率引脚包括所述的第一驱动输出信号引脚和第一检测信号引脚，所述第二上臂晶体管对应的功率引脚包括所述的上臂正相电压引脚和第二检测信号引脚，所述第二下臂晶体管对应的功率引脚包括所述的第二检测信号引脚和第二驱动输出信号引脚；
所述第一栅极驱动偏置电压引脚和第一上臂偏置电压引脚之间的中心距、所述第二栅极驱动偏置电压引脚和第二上臂偏置电压引脚之间的中心距、所述第一下臂输入信号引脚与第二上臂偏置电压引脚之间的中心距均为低压引脚中心距的两倍以上。
优选的，所述上臂正相电压引脚与第一驱动输出信号引脚之间的中心距、所述第一驱动输出信号引脚与第一检测信号引脚之间的中心距、所述第二驱动输出信号引脚与第二检测信号引脚之间的中心距均为低压引脚中心距的两倍以上。
进一步的，所述第一栅极驱动偏置电压引脚和第一上臂偏置电压引脚之间具有第一功能脚，所述第二栅极驱动偏置电压引脚和第二上臂偏置电压引脚之间具有第二功能脚。
进一步的，在所述第一功能脚和第二功能脚加载温度传感器或加载故障信号发生器或加载过流信号比较器。
优选的，所述封装装置还包括形成所述第一栅极驱动器上的第一自举二极管压焊点和形成所述第二栅极驱动器上的第二自举二极管压焊点；形成所述引线框架上的第一自举二极管芯片基岛和第二自举二极管芯片基岛；安装在所述第一自举二极管芯片基岛上且与所述第一功能脚和所述第一自举二极管压焊点通过电连接的第一自举二极管芯片；安装在所述第二自举二极管芯片基岛上且与所述第二功能脚和所述第二自举二极管压焊点通过电连接的第二自举二极管芯片。
优选的，所述封装装置还包括形成所述引线框架上的多个第二芯片基岛；分别安装在每个所述第二芯片基岛上的开关单元，每个所述开关单元均包括一上臂开关单元和一下臂开关单元。
根据本实用新型的另一面，本实用新型提供一种单相集成驱动电路，包括：
集成在同一封装体上的高电压栅极驱动器、功率驱动器、信号引脚和功率引脚，其中，所述高电压栅极驱动器由第一栅极驱动器和第二栅极驱动器构成，所述功率驱动器由第一上臂晶体管、第一下臂晶体管、第二上臂晶体管和第二下臂晶体管构成；
所述高电压栅极驱动器通过所述信号引脚接收输入信号产生的驱动信号，所述功率驱动器响应所述驱动信号并通过所述功率引脚输出用于控制负载工作的驱动输出信号；其中，
所述第一栅极驱动器对应的信号引脚为第一上臂偏置电压引脚、第一栅极驱动偏置电压引脚、第一上臂输入信号引脚、第一下臂输入信号引脚和共地点电压引脚，所述第二栅极驱动器对应的信号引脚为第二栅极驱动偏置电压引脚、第二上臂偏置电压引脚、第二上臂输入信号引脚、第二下臂输入信号引脚和所述的共地点电压引脚；
所述第一上臂晶体管对应的功率引脚为上臂正相电压引脚和第一驱动输出信号引脚，所述第一下臂晶体管对应的功率引脚为所述的第一驱动输出信号引脚和第一检测信号引脚，所述第二上臂晶体管对应的功率引脚为所述的上臂正相电压引脚和第二检测信号引脚，所述第二下臂晶体管对应的功率引脚为所述的第二检测信号引脚和第二驱动输出信号引脚；
所述第一栅极驱动偏置电压引脚和第一上臂偏置电压引脚之间的中心距、所述第二栅极驱动偏置电压引脚和第二上臂偏置电压引脚之间的中心距、所述第一下臂输入信号引脚与第二上臂偏置电压引脚之间的中心距均为低压引脚中心距的两倍。
优选地，所述上臂正相电压引脚与第一驱动输出信号引脚之间的中心距、所述第一驱动输出信号引脚与第一检测信号引脚之间的中心距、所述第二驱动输出信号引脚与第二检测信号引脚之间的中心距均为低压引脚中心距的两倍以上。
进一步的，所述第一栅极驱动偏置电压引脚和第一上臂偏置电压引脚之间具有第一功能脚；所述第二栅极驱动偏置电压引脚和第二上臂偏置电压引脚之间具有第二功能脚。
进一步的，在所述第一功能脚和第二功能脚加载温度传感器或加载故障信号发生器或加载过流信号比较器。
优选地，所述单相集成驱动电路还包括所述第一栅极驱动器具有第一自举二极管压焊点，所述第一自举二极管压焊点与第一功能脚电连接，所述第一功能脚和第一上臂偏置电压引脚分别与第一自举二极管的阳极和阴极电连接；
所述第二栅极驱动器具有第二自举二极管压焊点，所述第二自举二极管压焊点与第二功能脚电连接，所述第二功能脚和第二上臂偏置电压引脚分别与第二自举二极管的阳极和阴极电连接。
进一步的，集成用于功率驱动的多个开关单元，每个所述开关单元均包括一上臂开关单元和一下臂开关单元。
由上述技术方案可见，本实用新型中在同一封装体上集成了栅极驱动器和功率驱动器，栅极驱动器根据信号引脚接收的输入信号产生驱动信号，驱动功率驱动器响应所述的驱动信号，在功率引脚产生驱动负载工作的驱动输出信号。与现有技术相比，本实用新型通过封装工艺实现栅极驱动器和功率驱动器的集成，解决了现有引线框架中只有单个基岛，而无法放置本实用新型所述两个栅极驱动器和四个功率驱动器。因此，使原本构成栅极驱动器和功率驱动器的分立元件不再分散，而是有效集成到一起，不仅体积减少，且栅极驱动器控制功率驱动器的设计简单，提高了系统可靠性。
由于栅极驱动器和功率驱动器集成在同一封装体上，因此，可以通过封装体内部的线路布局而减少分立元件连接所引发的器件数目繁多而导致的安装困难及可靠性差的问题，并降低了整体成本。
并且，由于栅极驱动器和功率驱动器集成在同一封装体上，可以通过调整封装体内部的线路布局和外部的引脚排布，解决集成驱动电路中由于封装体积受限导致的引脚中心距减少，从而引发的引脚之间由于中心距不足而产生相互损伤的问题。
此外，由于栅极驱动器和功率驱动器集成在同一封装体上，因此，可以方便的在同一封装体里，对栅极驱动器和功率驱动器之间的相互线路进行不同的有效布局，以便在信号引脚和功率引脚的总数量不变的情况下，不仅可以根据应用需要的不同而合理地利用信号引脚接收输入信号，以便在功率引脚产生驱动输出信号驱动负载工作，从而不仅可以用于单相电极驱动，还可以用于氙气灯(High intensity Discharge，HID)驱动，并且还可以根据应用需要的不同而在信号引脚设置的功能脚处加载温度传感器或加载故障信号发生器或加载过流信号比较器，以便对单相集成驱动电路进行有效检测，减少故障发生率和维修问题。
另外，由于栅极驱动器和功率驱动器集成在同一封装体上，因此，集成电路内部的连线很短，连线电感和连线电阻极小，所以原本用于防止密勒效应而放置的栅极滤波电容Cgate可省略。此外，现有技术中控制功率驱动器导通和关断的栅极驱动电阻也方便地集成到同一封装体中，可以使得集成驱动电路在保持较小EMI的基础上，也可以有较小的开关损耗。
附图说明
图1为现有技术实施例一的由分立器件搭成的图腾柱形式的电机驱动电路示意图；
图2为现有技术实施例二的由高电压栅极驱动器与功率驱动电路分立构成的电机驱动电路示意图；
图3为现有技术实施例三的具有栅极驱动电阻分立器件的电机驱动电路示意图；紧凑型单相集成驱动电路的封装装置及单相集成驱动电路
图4为本实用新型实施例一的紧凑型单相集成驱动电路的封装装置示意图；
图5为图4中第一栅极驱动器上设有的压点示意图；
图6为图4中第二栅极驱动器上设有的压点示意图；
图7为本实用新型实施例一的单相集成驱动电路示意图；
图8为本实用新型实施例一的单相集成驱动电路应用示意图；
图9为本实用新型实施例二的紧凑型单相集成驱动电路的封装装置示意图；
图10为图13中第一栅极驱动器上设有的压点示意图；
图11为图13中第二栅极驱动器上设有的压点示意图；
图12为本实用新型实施例二的单相集成驱动电路示意图；
图13为本实用新型实施例二的单相集成驱动电路应用示意图；
图14为本实用新型实施例三的单相集成驱动电路示意图；
图15为本实用新型实施例的紧凑型单相集成驱动电路的封装装置的外引脚的侧视图；
图16为本实用新型实施例的紧凑型单相集成驱动电路的封装装置的外引脚的俯视图。
具体实施方式
为使本实用新型的上述目的、特征和优点能够更加明显易懂，下面结合附图对本实用新型的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本实用新型。但是本实用新型能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本实用新型内涵的情况下做类似推广，因此本实用新型不受下面公开的具体实施的限制。
【实施例一】
本实用新型提出一种紧凑型单相集成驱动电路的封装装置，如图4所示，所述紧凑型单相集成驱动电路的封装装置100包括引线框架102，形成在所述引线框架上的多个第一芯片基岛。所述多个第一芯片基岛包括第一栅极驱动芯片基岛104、第二栅极驱动芯片基岛106、第一上臂芯片基岛108、第一下臂芯片基岛110、第二上臂芯片基岛112和第二下臂芯片基岛114。其中，所述第一栅极驱动芯片基岛104和第二栅极驱动芯片基岛106形成在所述引线框架的一内侧，所述第一上臂芯片基岛108和第一下臂芯片基岛110、第二上臂芯片基岛112和第二下臂芯片基岛114形成在所述引线框架相对的另一内侧，并且所述第一上臂芯片基岛108和第一下臂芯片基岛110靠近所述第一栅极驱动芯片基岛，所述第二上臂芯片基岛112和第二下臂芯片基岛114靠近所述第二栅极驱动芯片基岛。
所述紧凑型单相集成驱动电路的封装装置100还包括第一栅极驱动器60、第二栅极驱动器50、第一上臂晶体管40、第一下臂晶体管30、第二上臂晶体管20和第二下臂晶体管10。所述第一上臂晶体管40、第一下臂晶体管30、第二上臂晶体管20和第二下臂晶体管10均为MOSFET晶体管。其中，所述第一栅极驱动器60形成在所述第一栅极驱动芯片基岛上，所述第二栅极驱动器50形成在所述第二栅极驱动芯片基岛上，所述第一上臂晶体管40形成在所述第一上臂芯片基岛上，所述第一下臂晶体管30形成在所述第一下臂芯片基岛上，所述第二上臂晶体管20形成在所述第二上臂芯片基岛上和所述第二下臂晶体管10形成在所述第二下臂芯片基岛上。
所述紧凑型单相集成驱动电路的封装装置100还包括信号引脚。每个所述信号引脚是通过相应的基岛弯曲后引出的。所述信号引脚形成在所述引线框架102的一侧边。因此，所述第一栅极驱动器对应的信号引脚包括第一上臂偏置电压引脚(1)、第一栅极驱动偏置电压引脚(3)、第一上臂输入信号引脚(4)、第一下臂输入信号引脚(5)和共地点电压引脚(11)，所述第二栅极驱动器对应的信号引脚包括第二上臂偏置电压引脚(6)、第二栅极驱动偏置电压引脚(8)、第二上臂输入信号引脚(9)、第二下臂输入信号引脚(10)和所述的共地点电压引脚(11)。那么，所述信号引脚(1)、(3)、(4)、(5)、(6)、(8)、(9)、(10)和(11)分别接收相应的第一上臂偏置电压VB1、第一栅极驱动偏置电压VCC1、第一上臂输入信号INH1、第一下臂输入信号INL1、第二上臂偏置电压VB2、第二栅极驱动偏置电压VCC2、第二上臂输入信号INH2、第二下臂输入信号INL2和共地点电压COM，参见图15和图16。其中，所述第一栅极驱动偏置电压引脚(3)、第一上臂输入信号引脚(4)、第一下臂输入信号引脚(5)、第二栅极驱动偏置电压引脚(8)、第二上臂输入信号引脚(9)、第二下臂输入信号引脚(10)和共地点电压引脚(11)均为低压引脚，则所述低压引脚之间的中心距为低压引脚间距。
所述紧凑型单相集成驱动电路的封装装置100还包括功率引脚。每个所述功率引脚也是通过相应的基岛弯曲后引出的。所述功率引脚形成在所述引线框架的另一侧边，且所述引线框架的另一侧边与所述引线框架的一侧边相对。因此，所述第一上臂晶体管对应的功率引脚包括上臂正相电压引脚(12)和第一驱动输出信号引脚(13)，所述第一下臂晶体管对应的功率引脚包括所述第一驱动输出信号引脚(13)和第一检测信号引脚(14)，所述第二上臂晶体管对应的功率引脚包括所述上臂正相电压引脚(12)和第二检测信号引脚(15)，所述第二下臂晶体管对应的功率引脚包括所述第二检测信号引脚(15)和第二驱动输出信号引脚(16)。那么，所述功率引脚(12)接收上臂正相电压VP，所述功率引脚(13)、(14)、(15)和(16)分别输出相应的第一驱动输出信号OUT1、第一检测信号N1、第二检测信号N2和第二驱动输出信号OUT2，参见图15和图16。
结合图5和图6，所述第一栅极驱动器60上和所述第二栅极驱动器50上分别设有第一公地点电压压焊点61和第二公地点电压压焊点51，所述第一公地点电压压焊点61和第二公地点电压压焊点51通过电连接方式分别连接至所述第一栅极驱动芯片基岛104和第二栅极驱动芯片基岛106上，而集成在同一引线框架102上的所述第一栅极驱动芯片基岛104和第二栅极驱动芯片基岛106却可以通过电连接方式连接至公地点电压引脚(11)，并将所述第一栅极驱动器60和第二栅极驱动器50连接形成高电压栅极驱动器，因此，所述第一栅极驱动器60和第二栅极驱动器50通过所述公地点电压引脚(11)同时接受共地点电压COM。由于现有技术中，构成高电压栅极驱动器的两个栅极驱动器为分立器件，为了分别驱动两个分立的所述栅极驱动器，每个分立的所述栅极驱动器必须接受相应的栅极驱动偏置电压、上臂输入信号、下臂输入信号、上臂偏置电压和一共地点电压，即使每个所述栅极驱动器可以共用一个共地点电压，每个分立的所述栅极驱动器也必须设置共地点电压引脚，并在每个分立的所述栅极驱动器的外部对相应的共地点电压引脚进行线路布局才能共同接收同一个共地点电压。而本实用新型可以省略一个共地点电压引脚，因此采用最少的引脚，实现所述高电压栅极驱动器的功能，并尽可能地减小了集成电路的大小。此外，所述第一栅极驱动器60还具有分别接收第一栅极驱动偏置电压VCC1的第一栅极驱动偏置电压压焊点66、接收第一上臂输入信号INH1的第一上臂输入信号压焊点67和接收第一下臂输入信号INL1的第一下臂输入信号压焊点68，所述第二栅极驱动器50还具有分别接收第二栅极驱动偏置电压VCC2的第二栅极驱动偏置电压压焊点56、接收第二上臂输入信号INHL2的第二上臂输入信号压焊点57和接收第二下臂输入信号IHL2的第二下臂输入信号压焊点58。
由于现有技术中，构成所述功率驱动器的四个功率器件为分立器件，其中有两个功率器件构成单相上桥臂，为了驱动所述单相上桥臂，构成所述单相上桥臂的每个功率器件必须接受相应的上臂正相电压，即使构成所述单相上桥臂的每个功率器件可以共用一个上臂正相电压，构成所述单相上桥臂的每个功率器件也必须设置上臂正相电压引脚，并在构成所述单相上桥臂的每个功率器件的外部对相应的上臂正相电压引脚进行线路布局才能共同接收同一个上臂正相电压。而本实用新型由于所述第一上臂晶体管40的漏极D11和第二上臂晶体管20的漏极D21通过电连接并连接至上臂正相电压引脚(12)，然后，通过所述第一下臂晶体管30的漏极D12和第一上臂晶体管40的源极S11的电连接以及所述第二下臂晶体管10的漏极D22和第二上臂晶体管20的源极S21的电连接形成功率驱动器，而集成在同一引线框架102上的所述第一上臂芯片基岛108、第一下臂芯片基岛110、第二上臂芯片基岛112和第二下臂芯片基岛114通过安装在各自上面的晶体管的电连接集成在一起，因此，所述第一上臂晶体管40和第二上臂晶体管20通过所述上臂正相电压引脚(12)同时接受上臂正相电压VP。由此可见，本实用新型还可以省略一个上臂正相电压引脚，因此采用最少的引脚，实现功率驱动器的功能，并尽可能地减小了集成电路的大小。
再结合图5和图6，所述第一栅极驱动器还可以具有第一上臂偏置电压压焊点65、第一上臂驱动信号压焊点64、第一上臂偏置电压地压焊点63和第一下臂驱动信号压焊点62，所述第一上臂驱动信号压焊点64、第一上臂偏置电压地压焊点63和第一下臂驱动信号压焊点62分别与所述第一上臂晶体管的栅极G11、第一下臂晶体管的漏极D12和栅极G12电连接，所述第二栅极驱动器还可以具有第二上臂偏置电压压焊点55、第二上臂驱动信号压焊点54、第二上臂偏置电压地压焊点53和第二下臂驱动信号压焊点52，所述第二上臂驱动信号压焊点54、第二上臂偏置电压地压焊点53和第二下臂驱动信号压焊点52分别与所述第二上臂晶体管的栅极G21、第二下臂晶体管的漏极D22和栅极G22电连接，进而形成单相集成驱动电路。而集成在同一引线框架102上的所述第一栅极驱动芯片基岛104和第二栅极驱动芯片基岛106通过安装在各自上面的驱动器与所述第一上臂芯片基岛108、第一下臂芯片基岛110、第二上臂芯片基岛112和第二下臂芯片基岛114通过安装在各自上面的晶体管之间的电连接集成在一起形成同一芯片。其中，所述第一上臂偏置电压压焊点65、第一上臂驱动信号压焊点64、第一上臂偏置电压地压焊点63和第一下臂驱动信号压焊点62分别接收第一上臂偏置电压VB1、第一上臂驱动信号HO1、第一上臂偏置电压地VS1和第一下臂驱动信号LO1。所述第二上臂偏置电压压焊点55、第二上臂驱动信号压焊点54、第二上臂偏置电压地压焊点53和第二下臂驱动信号压焊点52分别接收第二上臂偏置电压VB2、第二上臂驱动信号HO2、第二上臂偏置电压地VS2和第二下臂驱动信号LO2。
所述紧凑型单相集成驱动电路的封装装置100还包括封装体。所述封装体用于塑封所述单相集成驱动电路、引线框架、信号引脚和功率引脚以及各电连接。所述封装体的尺寸根据所用的所述功率驱动器尺寸的不同可以进行调整：当所述功率驱动器的功率降低时，所述封装体的尺寸可以为长度17.8mm，宽度11mm，当所述功率驱动器的功率提高时，所述封装体的尺寸可以为长度25.8mm，宽度13mm；同样所述封装体的尺寸根据所用的所述第一栅极驱动器和第二栅极驱动器尺寸的不同可以进行调整：当所述第一栅极驱动器和第二栅极驱动器的功率降低时，所述封装体的尺寸可以为长度17.8mm，宽度11mm，当所述第一栅极驱动器和第二栅极驱动器的功率提高时，所述封装体的尺寸可以为长度25.8mm，宽度13mm。
由于所述高电压栅极驱动器和功率驱动器集成在同一封装体上，使原本构成栅极驱动器和功率驱动器的分立元件不再分散，而是有效集成到一起，比现有技术通过分立器件形成的单相集成驱动电路的体积减少，且所述高电压栅极驱动器控制所述功率驱动器的设计简单，提高了系统可靠性。
并且，由于栅极驱动器和功率驱动器集成在同一封装体上，可以通过封装体内部的线路布局而减少分立元件连接所引发的器件数目繁多而导致的安装困难及可靠性差的问题，并降低了整体成本。
继续参见图4，在所述紧凑型单相集成驱动电路的封装装置100中，所述第一上臂偏置电压VB1的电压可高达600V以上，所述第一栅极驱动偏置电压VCC1的电压可低至20V以下；所述第二上臂偏置电压VB2的电压可高达600V以上，所述第二栅极驱动偏置电压VCC2的电压可低至20V以下。
此外，所述第二上臂偏置电压VB2的电压可高达600V以上，所述第一下臂输入信号INL1的电压可低至20V以下。
为了防止在潮湿环境或有灰尘的环境中，两个引脚在PCB板上的焊盘中心距较近而引起的高压引脚和低压引脚之间的拉弧放电效应，从而导致低压引脚及其电路失效的问题，需要拉大高压引脚与低压引脚的中心距。由于所述第一栅极驱动器60和第二栅极驱动器50集成在同一芯片时，省略了一个共地点电压引脚，且所述第二上臂偏置电压引脚(6)和所述第一下臂输入信号引脚(5)之间无封装引脚(参见图15和图16)。因此，所述紧凑型单相集成驱动电路的封装装置100在所述信号引脚处具有足够的引脚中心距。
虽然所述第一栅极驱动偏置电压引脚(3)和第一上臂偏置电压引脚(1)之间具有第一功能脚，所述第二栅极驱动偏置电压引脚(8)和第二上臂偏置电压引脚(6)之间具有第二功能脚，所述第一功能脚和第二功能脚分别由所述第一栅极驱动芯片基岛104和第二栅极驱动芯片基岛106通过弯曲形成在引线框架的信号引脚处，但是未通过金属打线连接到各芯片上，因此，在布局布线的时候无需设计焊盘，并且在所述引线框架的信号引脚处也无需设计引脚，因此，所述第一栅极驱动偏置电压引脚(3)和第一上臂偏置电压引脚(1)之间、所述第二栅极驱动偏置电压引脚(8)和第二上臂偏置电压引脚(6)之间具有足够的引脚中心距。
此时，所述第一栅极驱动偏置电压引脚(3)和第一上臂偏置电压引脚(1)之间的引脚中心距、所述第二栅极驱动偏置电压引脚(8)和第二上臂偏置电压引脚(6)之间的引脚中心距、所述第一下臂输入信号引脚(5)与第二上臂偏置电压引脚(6)之间的引脚中心距D1均为低压引脚中心距的两倍以上，所述低压引脚中心距为1.778mm，参见图15和图16。
并且，所述第一上臂晶体管和第二上臂晶体管也在同一芯片内部通过电连接省略一个上臂正相电压引脚。因此，所述紧凑型单相集成驱动电路的封装装置100在所述功率引脚处也具有足够的引脚中心距。
此时，所述上臂正相电压引脚(12)与第一驱动输出信号引脚(13)之间的引脚中心距、所述第一驱动输出信号引脚(13)与第一检测信号引脚(14)之间的引脚中心距、所述第二驱动输出信号引脚(16)与第二检测信号引脚(15)之间的引脚中心距D2为低压引脚中心距的两倍以上，参见图15和图16。
由此可见，现有技术中的高电压栅极驱动器和功率驱动器为分立器件，因此，为实现集成驱动电路的功能而进行的外部电路连接所产生的引脚数目增多，因此，难以实现引脚中心距拉大。而本实用新型由于高电压栅极驱动器和功率驱动器集成在同一封装体上，因此，可以通过调整封装体内部的线路布局和外部的引脚排布，解决集成驱动电路中由于封装体积受限导致的引脚中心距减少，从而引发的引脚之间由于中心距不足而产生相互损伤的问题，从而降低了成本，增强了可靠性。
继续参见图4，如对所述第一上臂偏置电压引脚(1)、第一栅极驱动偏置电压引脚(3)、第二上臂偏置电压引脚(6)和第一栅极驱动偏置电压引脚(8)进行绝缘保护后，当具有实际应用需求时，所述第一功能脚(2)和第二功能脚(7)可以制作引脚分别接收不同信号NC1和NC2，如将所述第一功能脚(2)和第二功能脚(7)设置为感应温度的输出引脚输出信号NC1和NC2，则所述第一功能脚和第二功能脚加载温度传感器，并配合外部电阻，可输出指示封装体内温度值的电压信号，所述电压信号通过封装体外部控制器处理后，传递给相应的所述第一上臂输入信号引脚HIN1或第一下臂输入信号引脚LIN1和第二上臂输入信号引脚HIN2或第二下臂输入信号引脚LIN2，来实时控制PWM占空比，动态地调整负载的输入和输出功率。同理，将所述第一功能脚(2)和第二功能脚(7)设置为检测故障的输出引脚输出信号NC1和NC2，则所述第一功能脚(2)和第二功能脚(7)加载故障信号发生器去检测负载工作状态，用以输出故障信号报警。所述第一功能脚(2)和第二功能脚(7)还可加载过流信号比较器，以增加过流保护功能。
基于实施例一所述紧凑型单相集成驱动电路的封装装置，本实用新型提出了相应的单相集成驱动电路，如图7所示，所述单相集成驱动电路包括：
集成在同一封装体上的高电压栅极驱动器107、功率驱动器115、信号引脚和功率引脚，其中，所述高电压栅极驱动器107由第一栅极驱动器104和第二栅极驱动器106构成，所述功率驱动器115由第一上臂晶体管108、第一下臂晶体管110、第二上臂晶体管112、第二下臂晶体管114构成。
所述高电压栅极驱动器107通过所述信号引脚接收相应的输入信号产生驱动信号，所述功率驱动器115响应所述驱动信号并通过所述功率引脚接收并输出产生用于控制负载工作的驱动输出信号的工作过程如下：
所述第一栅极驱动器104接收来自于第一上臂偏置电压引脚(1)、第一栅极驱动偏置电压引脚(3)和共地点电压引脚(11)的输入信号后启动工作，所述第二栅极驱动器106接收来自于第二上臂偏置电压引脚(6)、第二栅极驱动偏置电压引脚(8)和所述共地点电压引脚(11)的输入信号后启动开始工作，所述第一上臂晶体管和第二上臂晶体管接收来自于上臂正相电压引脚(12)的功率信号。
情况一：当所述第一栅极驱动器104接收来自于第一上臂输入信号引脚(4)的第一上臂输入信号为驱动信号INH1时，则所述第二栅极驱动器106接受来自于第二下臂输入信号引脚(10)的第二下臂输入信号INL2为驱动信号，此时，所述第一栅极驱动器104将输出第一上臂驱动信号HO1给所述第一上臂晶体管的栅极G11，而所述第二栅极驱动器106将输出第二下臂驱动信号LO1给所述第二下臂晶体管的栅极G12。
因此，所述第一上臂晶体管开通，所述第一下臂晶体管关断，并在第一驱动输出信号引脚(13)输出第一驱动输出信号OUT1和在第一检测信号引脚(14)输出第一检测信号N1，而所述第二上臂晶体管关断，所述第二下臂晶体管导通，并在第二驱动输出信号引脚(16)输出第二驱动输出信号OUT2和在第二检测信号引脚(15)输出第二检测信号N2。
情况二：当所述第一栅极驱动器104接收来自于第一下臂输入信号引脚(5)的第一下臂输入信号INL1为驱动信号时，则所述第二栅极驱动器106接受来自于第二上臂输入信号引脚(9)的第二上臂输入信号INH2为驱动信号，此时，所述第一栅极驱动器104将输出第一下臂驱动信号LO1给所述第一下臂晶体管的栅极G12，而所述第二栅极驱动器106将输出第二上臂驱动信号HO2给所述第二上臂晶体管的栅极。
因此，所述第一上臂晶体管关断，所述第一下臂晶体管导通，并在第一驱动输出信号引脚(13)输出第一驱动输出信号OUT1和在第一检测信号引脚(14)输出第一检测信号N1，而所述第二上臂晶体管导通，所述第二下臂晶体管关断，并在第二驱动输出信号引脚(16)输出第二驱动输出信号OUT2和在第二检测信号引脚(15)输出第二检测信号N2。
最后，所述功率驱动115器根据输出的所述第一驱动输出信号OUT1和第二驱动输出信号OUT2驱动负载工作。同时，通过所述第一检测信号N1和第二检测信号N2实时检测流过的电流，防止过流现象发生。
本实用新型提出的单相集成驱动电路还可以对应所述紧凑型单相集成驱动电路的封装装置，具有相同的引脚结构和引脚中心距，在此不再一一赘述，可以参见实施例一中的关于各信号引脚和功率引脚的详细描述。
对如图7所示的单相集成驱动电路进行应用，如图8所示，所述单相集成驱动电路还可以由所述第一上臂偏置电压引脚(1)和第二上臂偏置电压引脚(6)组成的一个用于分别驱动所述第一上臂晶体管和第二上臂晶体管的偏置电压引脚单元。所述第一上臂偏置电压引脚(1)通过一外部自举网络(图8中的电阻R1，二极管D1，电容C1)产生所述第一上臂偏置电压VB1，驱动所述第一上臂晶体管40；所述第二上臂偏置电压引脚(6)通过另一外部自举网络(图8中的电阻R2，二极管D2，电容C2)产生所述第二上臂偏置电压VB2，驱动所述第二上臂晶体管20。
【实施例二】
在实施例一的基础上，参见图9，并结合图10和图11，所述紧凑型单相集成驱动电路的封装装置还包括：第一自举二极管压焊点69和第二自举二极管压焊点59，所述第一自举二极管压焊点69形成在所述第一栅极驱动器104上，所述第二自举二极管压焊点59形成在所述第二栅极驱动器106上。
所述紧凑型单相集成驱动电路的封装装置还包括第一自举二极管芯片基岛和第二自举二极管芯片基岛，所述第一自举二极管芯片基岛形成在所述引线框架上，并且靠近所述第一栅极驱动芯片基岛，所述第二自举二极管芯片基岛形成在所述引线框架上，并且靠近所述第二栅极驱动芯片基岛。
所述紧凑型单相集成驱动电路的封装装置还包括第一自举二极管芯片80和第二自举二极管芯片70，所述第一自举二极管芯片80安装在所述第一自举二极管芯片基岛上且与所述第一功能脚和第一自举二极管压焊点进行电连接，所述第二自举二极管芯片70形成在所述第二自举二极管芯片基岛上且与所述第二功能脚和第二自举二极管压焊点进行电连接。由此，在所述第一自举二极管芯片80和第二自举二极管芯片70与所述高电压栅极驱动器和功率驱动器集成在同一封装体上，因此，各器件之间的可靠性提高，也降低了额外的贴装成本。
可见，由于所述高电压栅极驱动器和功率驱动器集成在同一封装体上，可以方便的地对所述高电压栅极驱动器和功率驱动器之间的相互线路进行不同的有效布局，以便在所述信号引脚和功率引脚的总数量不变的情况下，不仅可以根据应用需要的不同合理地利用所述信号引脚接收输入信号，并由所述功率引脚产生驱动输出信号驱动负载工作；还可以根据应用需要的不同在所述信号引脚设置的第一功能脚和第二功能脚处加载不同的器件，以便对单相集成驱动电路进行有效检测，减少故障发生率和维修问题。
基于实施例二所述紧凑型单相集成驱动电路的封装装置，本实用新型提出了相应的单相集成驱动电路。如图12所示的单相集成驱动电路与如图7所示的单相集成驱动电路相比，如图12所示的单相集成驱动电路不同之处在于：
参见图10和图11，所述第一栅极驱动器具有第一自举二极管压焊点69，在所述第一栅极驱动器内部，所述第一自举二极管压焊点69与第一栅极驱动偏置电压压焊点66连接，且所述第一自举二极管压焊点69通过所述第一功能脚(2)和第一自举二极管80的阳极连接后，第一自举二极管80的阴极通过所述第一自举二极管芯片基岛引出所述第一上臂偏置电压引脚(1)；所述第二栅极驱动器具有第二自举二极管压焊点59，在所述第二栅极驱动器内部，所述第二自举二极管压焊点59与第二栅极驱动偏置电压压焊点56连接，且所述第二自举二极管压焊点59通过所述第二功能脚(7)和第二自举二极管70的阳极连接后，第二自举二极管70的阴极通过所述第二自举二极管芯片基岛引出所述第二上臂偏置电压引脚(6)。
对如图12所示的单相集成驱动电路进行应用，如图13所示，所述单相集成驱动电路还可以由所述第一上臂偏置电压引脚(1)和第二上臂偏置电压引脚(6)组成的一个用于分别驱动所述第一上臂晶体管和第二上臂晶体管的偏置电压引脚单元。所述第一上臂偏置电压引脚(1)通过一外部自举电容C1产生所述第一上臂偏置电压VB1，驱动所述第一上臂晶体管40；所述第二上臂偏置电压引脚(6)通过另一外部自举电容C2产生所述第二上臂偏置电压VB2，驱动所述第二上臂晶体管20。
【实施例三】
在实施例一或实施例二的基础上，所述紧凑型单相集成驱动电路的封装装置100还包括：形成在所述引线框架102上的多个第二芯片基岛，以及分别安装在每个所述第二芯片基岛上的开关单元，每个所述开关单元分别由一上臂开关单元和一下臂开关单元首尾串联形成。
优选的，每个所述上臂开关单元包括一开通电阻RG_ON，每个所述下臂开关单元包括一关闭电阻RG_OFF。
将其中一个首尾串联的开关单元的起始端、中间端和结尾端分别接收所述第一上臂偏置电压VB1、第一上臂驱动信号HO1和第一上臂偏置电压地VS1；将其中另一个首尾串联的开关单元的起始端、中间端和结尾端分别接收所述第一栅极驱动偏置电压VCC1、第一下臂驱动信号LO1和所述共地点电压COM；将其中又一个首尾串联的开关单元的起始端、中间端和结尾端分别接收所述第二上臂偏置电压VB2、第二上臂驱动信号HO2和第二上臂偏置电压地VS2；将其中再又一个首尾串联的开关单元的起始端、中间端和结尾端分别接收所述第二栅极驱动偏置电压VCC2、第二下臂驱动信号LO2和所述共地点电压COM。
由于所述高电压栅极驱动器和功率驱动器集成在同一封装体上，集成电路内部的连线很短，连线电感和连线电阻极小，所以原本用于防止密勒效应而放置的栅极滤波电容Cgate可省略。并且，本实用新型将原本用于调节所述功率器件输出信号的上升及下降沿时间的每个驱动电阻R分成所述开通电阻RG_ON和关闭电阻RG_OFF，并集成到所述第一栅极驱动器和第二栅极驱动器中，根据系统设计的要求和功率器件的参数，适当调整所述开通电阻RG_ON和关闭电阻RG_OFF的电阻值，可以调节与所述第一上臂驱动信号HO1、第一下臂驱动信号LO1、第二上臂驱动信号HO2和第二下臂驱动信号LO2分别连接的功率器件的开通和关闭，使得所述单相集成驱动电路在保持较小EMI的基础上，也可以有较小的开关损耗。
基于实施例三所述紧凑型单相集成驱动电路的封装装置，本实用新型提出了相应的单相集成驱动电路，基于实施例三的单相集成驱动电路具有第一栅极驱动器和第二栅极驱动器，由于所述第一栅极驱动器和第二栅极驱动器结构相同，因此，图14以其中所述第一栅极驱动器为例，与图3所示的所述第一栅极驱动器相比，如图14所示的单相集成驱动电路不同之处在于：
所述第一栅极驱动器集成了两个开关单元，每个所述开关单元均包括一上臂开关单元和一下臂开关单元，通过调节每个所述上臂开关单元中设置的开通电阻RG_ON的大小来导通与其连接的功率器件；通过调节每个所述下臂开关单元中设置的关闭电阻RG_OFF的大小来关闭与其连接的功率器件。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的系统而言，由于与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本实用新型的范围。
显然，本领域的技术人员可以对实用新型进行各种改动和变型而不脱离本实用新型的精神和范围。这样，倘若本实用新型的这些修改和变型属于本实用新型权利要求及其等同技术的范围之内，则本实用新型也意图包括这些改动和变型在内。

Claims (12)

1.一种紧凑型单相集成驱动电路的封装装置，包括：
引线框架；
形成所述引线框架上的多个第一芯片基岛；
通过所述多个第一芯片基岛弯曲引出的分别形成在所述引线框架相对两侧的信号引脚和功率引脚；
分别安装在每个所述第一芯片基岛上的第一栅极驱动器、第二栅极驱动器、第一上臂晶体管、第一下臂晶体管、第二上臂晶体管和第二下臂晶体管，其中，所述第一栅极驱动器、第二栅极驱动器、第一上臂晶体管、第一下臂晶体管、第二上臂晶体管和第二下臂晶体管分别通过电连接；以及
封装体，所述封装体的长度为17.8mm-25.8mm，宽度为11mm-13mm；其中，
所述第一栅极驱动器对应的信号引脚包括第一上臂偏置电压引脚、第一栅极驱动偏置电压引脚、第一上臂输入信号引脚、第一下臂输入信号引脚和共地点电压引脚，所述第二栅极驱动器对应的信号引脚包括第二上臂偏置电压引脚、第二栅极驱动偏置电压引脚、第二上臂输入信号引脚、第二下臂输入信号引脚和所述的共地点电压引脚；
所述第一上臂晶体管对应的功率引脚包括上臂正相电压引脚和第一驱动输出信号引脚，所述第一下臂晶体管对应的功率引脚包括所述的第一驱动输出信号引脚和第一检测信号引脚，所述第二上臂晶体管对应的功率引脚包括所述的上臂正相电压引脚和第二检测信号引脚，所述第二下臂晶体管对应的功率引脚包括所述的第二检测信号引脚和第二驱动输出信号引脚；
所述第一栅极驱动偏置电压引脚和第一上臂偏置电压引脚之间的中心距、所述第二栅极驱动偏置电压引脚和第二上臂偏置电压引脚之间的中心距、所述第一下臂输入信号引脚与第二上臂偏置电压引脚之间的中心距均为低压引脚中心距的两倍以上。
2.如权利要求1所述的紧凑型单相集成驱动电路的封装装置，其特征在于，
所述上臂正相电压引脚与第一驱动输出信号引脚之间的中心距、所述第一驱动输出信号引脚与第一检测信号引脚之间的中心距、所述第二驱动输出信号引脚与第二检测信号引脚之间的中心距均为低压引脚中心距的两倍以上。
3.如权利要求2所述的紧凑型单相集成驱动电路的封装装置，其特征在于，
所述第一栅极驱动偏置电压引脚和第一上臂偏置电压引脚之间具有第一功能脚，所述第二栅极驱动偏置电压引脚和第二上臂偏置电压引脚之间具有第二功能脚。
4.如权利要求3所述的紧凑型单相集成驱动电路的封装装置，其特征在于，
在所述第一功能脚和第二功能脚加载温度传感器或加载故障信号发生器或加载过流信号比较器。
5.如权利要求3所述的紧凑型单相集成驱动电路的封装装置，其特征在于，还包括：
形成所述第一栅极驱动器上的第一自举二极管压焊点和形成所述第二栅极驱动器上的第二自举二极管压焊点；
形成所述引线框架上的第一自举二极管芯片基岛和第二自举二极管芯片基岛；
安装在所述第一自举二极管芯片基岛上且与所述第一功能脚和所述第一自举二极管压焊点通过电连接的第一自举二极管芯片；
安装在所述第二自举二极管芯片基岛上且与所述第二功能脚和所述第二自举二极管压焊点通过电连接的第二自举二极管芯片。
6.如权利要求4或5所述的紧凑型单相集成驱动电路的封装装置，其特征在于，还包括：
形成所述引线框架上的多个第二芯片基岛；
分别安装在每个所述第二芯片基岛上的开关单元，每个所述开关单元均包括一上臂开关单元和一下臂开关单元。
7.一种单相集成驱动电路，其特征在于，包括：
集成在同一封装体上的高电压栅极驱动器、功率驱动器、信号引脚和功率引脚，其中，所述高电压栅极驱动器由第一栅极驱动器和第二栅极驱动器构成，所述功率驱动器由第一上臂晶体管、第一下臂晶体管、第二上臂晶体管和第二下臂晶体管构成；
所述高电压栅极驱动器通过所述信号引脚接收输入信号产生的驱动信号，所述功率驱动器响应所述驱动信号并通过所述功率引脚输出用于控制负载工作的驱动输出信号；其中，
所述第一栅极驱动器对应的信号引脚为第一上臂偏置电压引脚、第一栅极驱动偏置电压引脚、第一上臂输入信号引脚、第一下臂输入信号引脚和共地点电压引脚，所述第二栅极驱动器对应的信号引脚为第二栅极驱动偏置电压引脚、第二上臂偏置电压引脚、第二上臂输入信号引脚、第二下臂输入信号引脚和所述的共地点电压引脚；
所述第一上臂晶体管对应的功率引脚为上臂正相电压引脚和第一驱动输出信号引脚，所述第一下臂晶体管对应的功率引脚为所述的第一驱动输出信号引脚和第一检测信号引脚，所述第二上臂晶体管对应的功率引脚为所述的上臂正相电压引脚和第二检测信号引脚，所述第二下臂晶体管对应的功率引脚为所述的第二检测信号引脚和第二驱动输出信号引脚；
所述第一栅极驱动偏置电压引脚和第一上臂偏置电压引脚之间的中心距、所述第二栅极驱动偏置电压引脚和第二上臂偏置电压引脚之间的中心距、所述第一下臂输入信号引脚与第二上臂偏置电压引脚之间的中心距均为低压引脚中心距的两倍。
8.如7所述的单相集成驱动电路，其特征在于，
所述上臂正相电压引脚与第一驱动输出信号引脚之间的中心距、所述第一驱动输出信号引脚与第一检测信号引脚之间的中心距、所述第二驱动输出信号引脚与第二检测信号引脚之间的中心距均为低压引脚中心距的两倍以上。
9.如8所述的单相集成驱动电路，其特征在于，
所述第一栅极驱动偏置电压引脚和第一上臂偏置电压引脚之间具有第一功能脚；所述第二栅极驱动偏置电压引脚和第二上臂偏置电压引脚之间具有第二功能脚。
10.如9所述的单相集成驱动电路，其特征在于，
在所述第一功能脚和第二功能脚加载温度传感器或加载故障信号发生器或加载过流信号比较器。
11.如9所述的单相集成驱动电路，其特征在于，
所述第一栅极驱动器具有第一自举二极管压焊点，所述第一自举二极管压焊点与第一功能脚电连接，所述第一功能脚和第一上臂偏置电压引脚分别与第一自举二极管的阳极和阴极电连接；
所述第二栅极驱动器具有第二自举二极管压焊点，所述第二自举二极管压焊点与第二功能脚电连接，所述第二功能脚和第二上臂偏置电压引脚分别与第二自举二极管的阳极和阴极电连接。
12.如10或11所述的单相集成驱动电路，其特征在于，还包括集成用于功率驱动的多个开关单元，每个所述开关单元均包括一上臂开关单元和一下臂开关单元。
CN2012205950685U 2012-11-12 2012-11-12 紧凑型单相集成驱动电路的封装装置及单相集成驱动电路 Expired - Lifetime CN202871791U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012205950685U CN202871791U (zh) 2012-11-12 2012-11-12 紧凑型单相集成驱动电路的封装装置及单相集成驱动电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012205950685U CN202871791U (zh) 2012-11-12 2012-11-12 紧凑型单相集成驱动电路的封装装置及单相集成驱动电路

Publications (1)

Publication Number Publication Date
CN202871791U true CN202871791U (zh) 2013-04-10

Family

ID=48038483

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012205950685U Expired - Lifetime CN202871791U (zh) 2012-11-12 2012-11-12 紧凑型单相集成驱动电路的封装装置及单相集成驱动电路

Country Status (1)

Country Link
CN (1) CN202871791U (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108155168A (zh) * 2013-12-06 2018-06-12 英飞凌科技奥地利有限公司 电子器件
CN109273424A (zh) * 2018-10-15 2019-01-25 矽力杰半导体技术(杭州)有限公司 一种封装组件
CN110504242A (zh) * 2019-08-26 2019-11-26 黄山学院 大电流级联增强型GaN全桥功率模块封装结构及封装方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108155168A (zh) * 2013-12-06 2018-06-12 英飞凌科技奥地利有限公司 电子器件
CN108155168B (zh) * 2013-12-06 2021-05-07 英飞凌科技奥地利有限公司 电子器件
CN109273424A (zh) * 2018-10-15 2019-01-25 矽力杰半导体技术(杭州)有限公司 一种封装组件
CN109273424B (zh) * 2018-10-15 2024-02-02 矽力杰半导体技术(杭州)有限公司 一种封装组件
CN110504242A (zh) * 2019-08-26 2019-11-26 黄山学院 大电流级联增强型GaN全桥功率模块封装结构及封装方法

Similar Documents

Publication Publication Date Title
CN102931182B (zh) 紧凑型单相集成驱动电路的封装装置及单相集成驱动电路
CN104235785A (zh) Led日光灯驱动电源和led日光灯
US11994328B2 (en) Electric control assembly and air conditioner
CN202871791U (zh) 紧凑型单相集成驱动电路的封装装置及单相集成驱动电路
CN203104280U (zh) 交错式pfc电路及空调器
US11398821B2 (en) Power device and electrical appliance
CN102208865B (zh) 一种用于三相电机桥式驱动的智能功率模块电路
CN214799296U (zh) 智能功率模块及变频设备
CN202602544U (zh) 变频空调器的功率变换模块
CN104377175B (zh) 封装的功率晶体管和功率封装
CN203933363U (zh) 三相桥式驱动式智能功率模块及空调器
WO2021209036A1 (zh) 电机驱动控制电路、驱动方法、线路板及空调器
CN204559428U (zh) 智能功率模块电路、智能功率模块和空调器
CN107222092A (zh) 有源共模抵消
CN202085067U (zh) 一种用于三相电机桥式驱动的智能功率模块电路
CN110868086B (zh) 智能功率模块及空调器
CN205232014U (zh) 智能功率模块和采用该智能功率模块的pcb单面板
CN113314345A (zh) 一种新型电极电容及功率模组
CN206490575U (zh) 一种绝缘栅双极型晶体管多相下桥驱动电源的供电系统
CN104539199A (zh) 一种永磁无刷直流电机驱动模块
CN201904716U (zh) 一种智能功率模块组件及变频调速系统
CN108644986B (zh) 空调器电控组件及空调器
CN103904877B (zh) 用于驱动功率因数校正电路的驱动设备
CN214205303U (zh) 智能功率模块、电控组件及空调器
CN214380652U (zh) 一种pfc驱动电路、线路板及空调器

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20130410