JP2010129758A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2010129758A
JP2010129758A JP2008302500A JP2008302500A JP2010129758A JP 2010129758 A JP2010129758 A JP 2010129758A JP 2008302500 A JP2008302500 A JP 2008302500A JP 2008302500 A JP2008302500 A JP 2008302500A JP 2010129758 A JP2010129758 A JP 2010129758A
Authority
JP
Japan
Prior art keywords
main surface
external terminal
bed portion
terminal
internal terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008302500A
Other languages
English (en)
Inventor
Clarimer Vicente Conception John
ジョン クラリマー ヴィセンテ コンセプション
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008302500A priority Critical patent/JP2010129758A/ja
Publication of JP2010129758A publication Critical patent/JP2010129758A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】パッケージの薄型化が容易で、生産性の高い半導体装置及びその製造方法を提供する。
【解決手段】ベッド部２０の第１主面２１に載置され内部端子３４と電気的に接続された半導体チップ１０と、反対側の第２主面２２に対して実質的に垂直方向に延在しベッド部２０と電気的に接続された第１外部端子４１と、内部端子３０における前記第２主面２２と同じ側の第３主面２２ａに対して実質的に垂直方向に延在し内部端子３０と電気的に接続された第２外部端子４２と、第１外部端子４１及び第２外部端子４２におけるベッド部２０の側とは反対側の面のそれぞれの少なくとも一部を露出させつつ、ベッド部２０、内部端子３０及び半導体チップ１０を覆うように設けられた絶縁部５０と、を備えたことを特徴とする。
【選択図】図１

Description

本発明は、半導体装置及びその製造方法に関する。
ディスクリート半導体において、例えば半導体チップが搭載されるベッド部とインナーリードとが樹脂でモールドされ、その樹脂の外にアウターリードが突出した構造のパッケージが採用される。例えば、リードフレームの半導体チップが搭載されるタブ部や、半導体チップとボンディングワイヤ等で接続されるポスト部と、アウターリード部との間に段差が設けられる（例えば特許文献１参照）。また、凹凸状に成形されたフレーム（例えば、特許文献２参照）や、Ｌ字型に折り曲げられた外部接続端子（例えば、特許文献３参照）を用いる方法が知られている。
しかしながら、このような構造のパッケージにおいては、リードフレームが屈曲した構造を有しているので、パッケージの薄型化が困難である。また、複雑な形状の部材を用いることから製造工程でのばらつきが大きくなり、また、材料費が高くなり、生産性が低い。
特開２００４−１４６４８８号公報 特開２００３−２５８１７７号公報 特開２０００−２７７５４２号公報
本発明は、パッケージの薄型化が容易で、生産性の高い半導体装置及びその製造方法を提供する。
本発明の一態様によれば、導電性を有する板状のベッド部と、前記ベッド部と実質的に同一平面上に設けられ、導電性を有する板状の内部端子と、前記ベッド部の第１主面に載置され、前記内部端子と電気的に接続された半導体チップと、前記ベッド部における前記第１主面と反対側の第２主面に設けられ、前記第２主面に対して実質的に垂直方向に延在し、前記ベッド部と電気的に接続された第１外部端子と、前記内部端子における前記ベッド部の前記第２主面と同じ側の第３主面に設けられ、前記第３主面に対して実質的に垂直方向に延在し、前記内部端子と電気的に接続された第２外部端子と、前記第１外部端子における前記ベッド部とは反対側の面の少なくとも一部と、前記第２外部端子における前記内部端子とは反対側の面の少なくとも一部と、を露出させつつ、前記ベッド部、前記内部端子及び前記半導体チップを覆うように設けられた絶縁部と、を備えたことを特徴とする半導体装置が提供される。
本発明の別の一態様によれば、ベッド部と、前記ベッド部に併置された内部端子と、前記ベッド部の第１主面に載置され、前記内部端子と電気的に接続された半導体チップと、前記ベッド部の前記第１主面と反対側の第２主面に設けられ前記ベッド部と電気的に接続された第１外部端子と、前記内部端子の前記第２主面と同じ側の主面に設けられ前記内部端子と電気的に接続された第２外部端子と、前記第１外部端子の前記ベッド部とは反対側の面の少なくとも一部と前記第２外部端子の前記内部端子とは反対側の面の少なくとも一部とを露出させつつ前記ベッド部、前記内部端子及び前記半導体チップを覆うように設けられた絶縁部と、を有する半導体装置の製造方法であって、前記ベッド部及び前記内部端子となる導電性を有する基材の前記第２主面となる側の主面に前記第１外部端子及び前記第２外部端子を形成し、前記基材の前記第２主面となる側の主面に、前記絶縁部の一部を形成し、前記基材を加工して、前記ベッド部及び前記内部端子を形成し、前記ベッド部の前記第１主面に前記半導体チップを載置し、前記ベッド部、前記内部端子及び前記半導体チップを覆うように、前記絶縁部の他の一部を形成することを特徴とする半導体装置の製造方法が提供される。
本発明によれば、パッケージの薄型化が容易で、生産性の高い半導体装置及びその製造方法が提供される。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比係数などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比係数が異なって表される場合もある。
また、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１の実施の形態）
図１は、本発明の第１の実施形態に係る半導体装置の構成を例示する模式的断面図である。
図１に表したように、本発明の第１の実施形態に係る半導体装置１１０は、半導体チップ１０と、ベッド部２０と、内部端子３０と、第１外部端子４１と、第２外部端子４２と、絶縁部５０と、を備える。
半導体チップ１０は、各種のダイオード（ＰＮ接合ダイオード、ショットキーバリアダイオード等）や各種のトランジスタ（ＭＯＳＦＥＴ、ＩＧＢＴ、ＨＥＭＴ、ＳＩＴ、ＢＪＴ等）などを有する半導体チップであり、その構成は任意である。
ベッド部２０は、板状（例えば、平板状）であり、導電性を有する。このベッド部２０の第１主面２１に半導体チップ１０は載置される。ベッド部２０には、例えば銅（Ｃｕ）等の平板状の材料を用いることができる。ただし、本発明はこれに限らずベッド部２０には導電性を有する任意の材料を用いることができる。
内部端子３０は、板状（例えば、平板状）であり、導電性を有し、ベッド部２０と実質的に同一平面上に設けられる。内部端子３０の厚さは、ベッド部２０と実質的に同じである。内部端子３０は、半導体チップ１０の主表面（ベッド部２０に載置される面とは反対側の面）に設けられた主電極（トランジスタの場合、例えばソース電極やエミッタ電極であり、ダイオードの場合には、例えばアノード電極）と電気的に接続される。本具体例では、内部端子３０は、配線１１により、半導体チップ１０と電気的に接続されている。内部端子３０にも、例えば銅（Ｃｕ）等の導電性の平板状の材料を用いることができる。ただし、本発明はこれに限らず内部端子３０には導電性を有する任意の材料を用いることができる。
また、トランジスタ等の半導体装置の場合には、内部端子を２個以上複数用いることができる。この場合、半導体チップの主表面に各々設けられた主電極（例えばソース電極やエミッタ電極）と補助電極（例えばゲート電極やベース電極）は、各々異なる内部端子に電気的に接続される。
配線１１には、ボンディングワイヤの他、板状主要部を有する配線部材の一例であるカッパーコネクタやアルミニウムリボンなどを用いることができ、配線１１の材料や形状は任意である。上記の板状主要部は、半導体チップ１０の主表面に設けられた主電極（の一部あるいは大部分）を覆うように電気的に接続される。この主電極と板状主要部との電気的接続は、配線部材の種類により、例えばアルミニウムリボンであれば超音波接着による(直接的な)接続、カッパーコネクタであれば導電部材（例えばハンダ）を介した接続、あるいは突起状電極（例えばバンプ）を介した接続等で使い分けられる。また、上記の板状主要部は、その一部にループ形状部を有しても良い。このループ形状部の下方に、半導体チップの主表面に設けられた補助電極配線（例えば、ＭＯＳＦＥＴ、ＩＧＢＴのゲート配線）を(絶縁材を介して)配置することで、板状主要部と電気的に接続される主電極との間で電気的絶縁を施すことができる。
さらに、本発明において、内部端子３０は、半導体チップ１０と電気的に接続されていれば良く、配線１１を用いず、半導体チップ１０のベッド部２０に対向する下面で、内部端子３０に直接電気的に接続されていても良い。この場合には、半導体チップ１０の一部がベッド部２０の上に載置され、半導体チップ１０の別の一部が内部端子３０の上に載置されるフリップチップマウント型の構造とすることができる。
ベッド部２０と内部端子３０とは実質的に同じ材料で構成されることができる。また、ベッド部２０及び内部端子３０の厚さ（第１主面２１に対して実質的に垂直方向の長さである厚さ）は、実質的に同じとすることができる。ベッド部２０及び内部端子３０の厚さは、例えば、５０μｍ〜３００μｍとすることができる。ただし、本発明はこれに限らず、ベッド部２０及び内部端子３０の厚さは、任意の厚さとすることができる。
第１外部端子４１は、ベッド部２０における第１主面２１と反対側の第２主面２２に設けられ、第２主面２２に対して実質的に垂直方向に延在し、ベッド部２０と電気的に接続されている。
一方、第２外部端子４２は、内部端子３０におけるベッド部２０の第２主面２２と同じ側の第３主面２２ａに設けられ、第３主面２２ａに対して実質的に垂直方向に延在し、内部端子３０と電気的に接続される。なお、本具体例では、第２主面２２と第３主面２２ａとは実質的に同一の平面上に配置されている。
なお、第１外部端子４１の高さ（第１主面２１に対して実質的に垂直方向の長さ）は、第２外部端子の高さと実質的に同じとすることができる。第１外部端子４１の高さ及び第２外部端子の高さは、例えば、１０μｍ〜５００μｍとすることができる。ただし、本発明はこれに限らず、第１外部端子４１の高さ及び第２外部端子の高さは、任意の高さとすることができる。
第１外部端子４１及び第２外部端子には、例えば銅（Ｃｕ）やニッケル（Ｎｉ）及びそれらの合金等を用いることができる。ただし、本発明はこれに限らず、第１外部端子４１及び第２外部端子には、任意の導電性の材料を用いることができる。
絶縁部５０は、第１樹脂５１と第２樹脂５２とを有する。
第１樹脂５１は、ベッド部２０及び内部端子３０の第１主面２１の側に設けられ、ベッド部２０及び内部端子３０の第１主面２１側の面、並びに、半導体チップ１０及び配線１１を覆う。さらに、本具体例では、第１樹脂５１は、ベッド部２０の側面２３（第１主面２１に対して実質的に垂直な面）及び、内部端子３０の側面３３（第１主面２１に対して実質的に垂直な面）の少なくとも一部を覆う。すなわち、本具体例では、第１樹脂５１は、ベッド部２０及び内部端子３０の第２主面２２の側以外の面、半導体チップ１０及び配線１１を覆うように設けられる。
なお、本具体例では、第１樹脂５１の表面には半導体装置１１０を識別する印となる溝５１ａが設けられている。溝５１ａは、例えばレーザにより設けられる。なお、溝５１ａは省略しても良い。
一方、第２樹脂５２は、ベッド部２０及び内部端子３０の第２主面２２及び第３主面２２ａの側に設けられ、第１外部端子４１におけるベッド部２０とは反対側の面４１ｆの少なくとも一部と、第２外部端子４２における内部端子３０とは反対側の面４２ｆの少なくとも一部と、を露出している。すなわち、第１外部端子４１及び第２外部端子４２は、それぞれの表面（面４１ｆ及び面４２ｆ）の少なくとも一部を露出して、第２樹脂５２に埋め込まれて設けられている。
第１樹脂５１及び第２樹脂５２には、エポキシ系の樹脂を用いることができる。ただし、本発明はこれに限らず、第１樹脂５１及び第２樹脂５２には、絶縁性の任意の樹脂を用いることができる。第１樹脂５１及び第２樹脂５２には、実質的に同じ材料を用いることが望ましい。これにより、第１樹脂５１と第２樹脂５２とで、熱膨張係数やヤング率などの熱的及び機械的な特性を実質的に同じにでき、熱的及び機械的衝撃による応力が局部的に発生することを防止でき、信頼性が向上する。
このように、絶縁部５０は、第１外部端子４１におけるベッド部とは反対側の面４１ｆの少なくとも一部と、第２外部端子４２における内部端子３０とは反対側の面４２ｆの少なくとも一部と、を露出させつつ、ベッド部２０、内部端子３０及び半導体チップ１０を覆うように設けられる。これにより、半導体チップ１０、ベッド部２０及び内部端子３０の部分への周囲からの水分の進入や、これらの酸化を防止し、高い信頼性を実現する。
そして、本具体例では、第２樹脂５２から露出した第１外部端子４１の面４１ｆと、第２外部端子４２の面４２ｆと、にそれぞれ突起状電極の一例であるバンプ４１ｂ及びバンプ４２ｂが設けられている。バンプ４１ｂ及びバンプ４２ｂには、例えば金（Ａｕ）や銅（Ｃｕ）等の材料が用いられる。ただし、本発明はこれに限らず、バンプ４１ｂ及びバンプ４２ｂには、導電性の任意の材料を用いることができる。なお、バンプ４１ｂの面４１ｆとは反対側の面と第２主面２２との距離と、バンプ４２ｂの面４２ｆとは反対側の面と第３主面２２ａとの距離と、は実質的に同じとすることができる。これにより、第１外部端子４１及び第２外部端子４２と、図示しない別の実装部品と、のバンプ４１ｂ及びバンプ４２ｂを介しての電気的接続が安定して行われる。
このような構成を有する半導体装置１１０は、例えば以下のようにして作製される。
図２は、本発明の第１の実施形態に係る半導体装置の製造方法を例示する工程順模式的断面図である。
すなわち、同図（ａ）は最初の工程の図であり、同図（ｂ）〜（ｄ）はそれぞれ前の工程に続く図である。
図３は、図２に続く工程順模式的断面図である。
図４は、図３に続く工程順模式的断面図である。
図２（ａ）に表したように、まず、ベッド部２０と内部端子３０となる板状（例えば平板状）の基材２８を、使用するマウンタ装置やボンダ装置等の製造装置に適した所定のサイズに成形する。この際、例えば、製造装置における流品の送り穴（図示しない）と後工程での反り対策のためのスリット（図示しない）を設けておくことができる。基材２８には、例えば銅（Ｃｕ）等の材料を用いることができる。
また、同図では、１つの半導体装置に対応する部分に関して例示しているが、基材２８は、複数の半導体装置に対応して設けることができ、以下の処理を施した後に、個々の半導体装置に対応するように切断して、個別の半導体装置とすることができる。以下では、１つの半導体装置に対応する部分について説明する。
次に、図２（ｂ）に表したように、基材２８の一方の第４主面２８ａに、所定のレジスト（図示しない）を設けた後に、Ｃｕ層をメッキ法で形成し、そのレジストを除去して、このＣｕ層からなる第１外部端子４１と第２外部端子４２とを形成する。Ｃｕ層の厚さは、例えば１０μｍ〜５００μｍであり、従って第１外部端子４１及び第２外部端子４２の高さ（厚さ）は１０μｍ〜５００μｍとなる。なお、第１外部端子４１及び第２外部端子４２の大きさ（第１主面２１に対して実質的に平行方向、すなわち、第４主面２８ａに対して実質的に平行方向の断面の大きさ）や形状、及び、それらの配置位置は、レジストの形状により任意とすることができる。なお、上記の第４主面２８ａは、後にベッド部の第２主面２２となる面であり、また同時に内部端子３０の第３主面２２ａとなる面に相当する。
次に、図２（ｃ）に表したように、基材２８の第４主面２８ａの側に第２樹脂５２を、例えばトランスファモールド法によって形成する。第２樹脂５２としては、例えばエポキシ系の樹脂を用いることができる。なお、トランスファモールド法に用いる金型の設計により、第１外部端子４１の面４１ｆ及び第２外部端子４２の面４２ｆを、第２樹脂５２から露出させることができる。また、第１外部端子４１の面４１ｆ及び第２外部端子４２の面４２ｆが、一旦第２樹脂５２で覆われる場合には、後でラッピングなどの手法によって第１外部端子４１の面４１ｆ及び第２外部端子４２の面４２ｆを、第２樹脂５２から露出させても良い。
次に、図２（ｄ）に表したように、基材２８の第４主面２８ａと反対側の面に、例えば所定形状を有するレジスト（図示しない）を設け、基材２８においてレジストから露出した部分をエッチングし、レジストを除去して、ベッド部２０及び内部端子３０を形成する。すなわち、基材２８からベッド部２０及び内部端子３０が形成される。
この時、例えば、隣接する個々の半導体装置の境界線から後退して、ベッド部２０及び内部端子３０の外形が設定される。これにより、隣接する個々の半導体装置の境界線の部分にはベッド部２０と内部端子３０とが配置されず、第２樹脂５２及び後述する第１樹脂５１が配置される。これにより、ベッド部２０及び内部端子３０が第２樹脂５２及び第１樹脂５１によって被覆され、また、後述するように境界線での切断作業が容易となる。ただし、本発明はこれに制限されず、ベッド部２０及び内部端子３０の形状は任意である。
なお、上記のエッチングによって、第１外部端子４１と第２外部端子４２とがエッチングされないように、図２（ｃ）に例示した工程では、第１外部端子４１の面４１ｆ及び第２外部端子４２の面４２ｆが、第２樹脂５２で覆われるように形成し、図２（ｄ）に関して説明したエッチングの後に、ラッピングなどの手法によって第１外部端子４１の面４１ｆ及び第２外部端子４２の面４２ｆを、第２樹脂５２から露出させても良い。
なお、ベッド部２０において第２樹脂５２が設けられていない方の面（第４主面２８ａとは反対の面）が第１主面２１となる。
次に、図３（ａ）に表したように、ベッド部２０の第１主面２１に、半導体チップ１０をマウントする（載置する）。
次に、図３（ｂ）に表したように、半導体チップ１０の所定の電極（図示しない）と、内部端子３０とを、例えば、金（Ａｕ）やアルミニウム（Ａｌ）等からなる配線１１で接続する。この配線１１には、ボンディングワイヤを用いることができ、また、板状主要部を有する配線部材の一例であるカッパーコネクタやアルミニウムリボンなどを用いても良い。上記の板状主要部は、半導体チップ１０の主表面に設けられた主電極（の一部あるいは大部分）を覆うように電気的に接続される。この主電極と板状主要部との電気的接続は、配線部材の種類により、例えばアルミニウムリボンであれば超音波接着による(直接的な)接続、カッパーコネクタであれば導電部材（例えばハンダ）を介した接続、あるいは突起状電極（例えばバンプ）を介した接続等で使い分けられる。また、上記の板状主要部は、その一部にループ形状部を有しても良い。このループ形状部の下方に、半導体チップの主表面に設けられた補助電極配線（例えば、ＭＯＳＦＥＴ、ＩＧＢＴのゲート配線）を(絶縁材を介して)配置することで、板状主要部と電気的に接続される主電極との間で電気的絶縁を施すことができる。
次に、図３（ｃ）に表したように、ベッド部２０及び内部端子３０における第１主面２１の側にエポキシ系樹脂からなる第１樹脂５１を形成する。この時にも、トランスファモールド法を用いることができる。なお、第１樹脂５１は、ベッド部２０及び内部端子３０の第１主面２１の側の面、それらの側面２３及び側面３３、並びに、半導体チップ１０及び配線１１を覆うように形成される。
次に、図４（ａ）に表したように、第１樹脂５１の表面に、マークとなる所定の形状の溝５１ａを例えばレーザマーキング法で形成する。
次に、図４（ｂ）に表したように、第１外部端子４１の面４１ｆと第２外部端子４２の面４２ｆとに、それぞれバンプ４１ｂ及びバンプ４２ｂを形成する。
なお、図４（ａ）に例示した工程まで、第１外部端子４１の面４１ｆ及び第２外部端子４２の面４２ｆが、第２樹脂５２で覆われており、図４（ａ）の工程の後に、ラッピングなどの手法によって第１外部端子４１の面４１ｆ及び第２外部端子４２の面４２ｆを、第２樹脂５２から露出させ、この後、図４（ｂ）に例示した工程を実施しても良い。
そして、図４（ｃ）に表したように、個々の半導体装置に対応するように、境界線５５及び５６において、第１樹脂５１及び第２樹脂５２を、例えばダイシングによって切断することによって、個々の半導体装置１１０が形成できる。このとき、境界線５５及び５６の部分は、ベッド部２０と内部端子３０とが配置されず、第２樹脂５２及び第１樹脂５１が配置されるので、切断作業が容易となり、作業が高速化し、生産性が向上する。
このようにして、図１に例示した半導体装置１１０が製造できる。
このような構成を有する半導体装置１１０は、板状のベッド部２０と板状の内部端子３０とが、実質的に同一平面上に設けられているので、パッケージの薄型化が容易である。また、ベッド部２０及び内部端子３０などが、凹凸を有するような複雑な形状を有していなので、製造工程でのばらつきを小さくすることができ、材料費の点でも有利であり、生産性が向上する。さらに、ベッド部２０と内部端子３０とに、実質的に同じ材料を用いることができ、そして、上記のように、簡単な方法で製造することができ、生産性が高い。
（比較例）
図５は、比較例の半導体装置の構成を例示する模式的断面図である。
図５に表したように、比較例の半導体装置１１９は、ベッド部９２と内部端子９３とを有するリードフレームと、ベッド部９２の上に載置された半導体チップ９１が、封止樹脂９５でモールドされている。そして、ベッド部９２となる基材が折り曲げられて、封止樹脂９５の外部に延在して外部端子９４ａとなる。そして、内部端子９３となる基材が折り曲げられて封止樹脂９５の外部に延在して外部端子９４ｂとなる。半導体チップ９１と内部端子９３とは、配線９１ａで接続されている。
この接続を容易化するために、半導体チップ９１の上面と内部端子９３の上面とがほぼ等しい高さになるように、ベッド部９２と内部端子９３とに段差が設けられる。すなわち、ディプレス構造となっている。このディプレス構造は、ディプレス金型でリードフレームを加工することによって、ベッド部９２と内部端子９３とに段差を設けることで形成される。
このような比較例の半導体装置１１９では、ベッド部９２と内部端子９３とを折り曲げて外部端子９４ａ及び９４ｂを形成することから、半導体装置１１９の薄型化が困難である。また、ディプレス工程に対応し易いように、リードフレームの厚さや折り曲げ部の形状や寸法を設定することが必要であり、これによってさらに薄型化が困難となる。そして、リードフレームが複雑な形状であることから製造工程でのばらつきが大きくなり、また材料費が高くなり生産性が低い。
さらに、ベッド部９２及び内部端子９３と外部端子９４ａ及び９４ｂとに同じ材料が用いられ、それを折り曲げてこれらが形成されることから、外部端子９４ａ及び９４ｂは、ベッド部９２及び内部端子３０の仕様からの制約を受ける。そして、ベッド部９２及び内部端子９３の厚さと独立して外部端子９４ａ及び９４ｂの高さや断面積や形状を任意に設定することができない。さらに、リードフレームをベッド部９２と内部端子９３とにカットするカット金型によっても制約を受け、外部端子９４ａ及び９４ｂの位置、形状及び大きさは制約を受ける。そして、ディプレス金型も必要となる。
これに対し、本実施形態に係る半導体装置１１０では、既に説明したように、板状のベッド部２０と板状の内部端子３０とが、実質的に同一平面上に設けられているので、パッケージの薄型化が容易であり、また、製造工程でのばらつきが小さく、材料費の点でも有利であり、生産性が向上する。そして、ベッド部２０と内部端子３０とに、実質的に同じ材料を用いて、簡単な方法で製造することができ、生産性が高い。
さらに、半導体装置１１０では、ベッド部２０及び内部端子３０の厚さと独立して第１及び第２外部端子４１及び４２の高さや断面積や形状を設定できる。さらに、ベッド部２０と内部端子３０とが、基材２８から任意の形状で形成できるので、カット金型による制約が解除され、任意の位置に任意の形状で任意の大きさの第１及び第２外部端子４１及び４２を設けることができる。これにより、半導体装置１１０が用いられる電子機器との整合性が高まり便利な半導体装置が提供できる。さらに、ディプレス金型も不要となり、生産性が向上する。
さらに、第１外部端子４１の面４１ｆや第２外部端子４２の面４２ｆに導電性のボールバンプを設けることで、ＢＧＡ（Ball Grid Array）の構成が容易に実現でき、高密度の実装が容易となる。
なお、凹凸状に成形されたフレームやＬ字型に折り曲げられた外部接続端子を用いる従来の方法では、端子レイアウトが半導体チップの電極形状や電極の配置によって制約を受け、レイアウトの自由度が小さく、また、例えば端子の数が増えた場合に、半導体装置が用いられる電子機器の実装パターンにも制約を与える。さらに、Ｌ字型に折り曲げられた外部接続端子の場合は、その折り曲げた形状を形成する工程が生産性を低下させ、また、半導体チップのマウントの際の作業性も悪化する。
これに対し、本実施形態に係る半導体装置１１０では、パッケージの薄型化が容易であると共に生産性が高く、第１及び第２外部端子４１及び４２の構成の制約がなく、レイアウトの自由度が高い。そして、半導体装置１１０が用いられる電子機器の実装パターンにおける制約も緩和される。
（第２の実施の形態）
本発明の第２の実施形態に係る半導体装置の製造方法は、ベッド部２０と、ベッド部２０に併置された内部端子３０と、ベッド部２０の第１主面２１に載置され、内部端子３０と電気的に接続された半導体チップ１０と、ベッド部２０の第１主面２１と反対側の第２主面２２に設けられベッド部２０と電気的に接続された第１外部端子４１と、内部端子３０の第２主面２２と同じ側の主面に設けられ内部端子３０と電気的に接続された第２外部端子４２と、第１外部端子４１のベッド部２０とは反対側の面４１ｆの少なくとも一部と第２外部端子４２の内部端子３０とは反対側の面４２ｆの少なくとも一部とを露出させつつ、ベッド部２０、内部端子３０及び半導体チップ１０を覆うように設けられた絶縁部５０と、を有する半導体装置の製造方法である。以下では、本実施形態に係る半導体装置の製造方法の特徴部分について説明する。
図６は、本発明の第２の実施形態に係る半導体装置の製造方法を例示するフローチャート図である。
図６に表したように、本実施形態に係る半導体装置の製造方法では、まず、ベッド部２０及び内部端子３０となる導電性を有する基材２８の第２主面２２となる側の主面（例えば、第４主面２８ａ）に第１外部端子４１及び第２外部端子４２を形成する（ステップＳ１１０）。この時、例えば、図２（ｂ）に関して説明した方法を用いることができる。
そして、次に基材２８の第４主面２８ａに、絶縁部５０の一部を形成する（ステップＳ１２０）。すなわち、例えば、図２（ｃ）に関して説明したように、第２樹脂５２を形成する。
このとき、既に説明したように、第２樹脂５２を形成する際に、第１外部端子４１及び第２外部端子４２の第４主面２８ａと反対側の面（面４１ｆ及び面４２ｆ）の少なくとも一部を露出して形成しても良く、面４１ｆ及び面４２ｆを覆うように第２樹脂５２を形成した後に、任意の工程においてラッピングなどの方法によって、第２樹脂５２から面４１ｆ及び面４２ｆを露出させても良い。
そして、次に、基材２８を所定形状に加工してベッド部２０及び内部端子３０を形成する（ステップＳ１３０）。この時、例えば、図２（ｄ）に関して説明した方法を用いることができる。
そして、ベッド部２０の第１主面２１に半導体チップ１０を載置する（ステップＳ１４０）。すなわち、例えば、図３（ａ）に関して説明した方法を用いることができる。
なお、この後、図３（ｂ）に関して説明したように、半導体チップ１０と内部端子３０とを、配線１１によって電気的に接続することができる。ただし、半導体チップ１０及び内部端子３０の構成によっては、配線１１ではなく、例えば半導体チップ１０の裏面と内部端子３０とを直接電気的に接続することもできる。この場合は、半導体チップ１０の裏面の一部がベッド部２０に載置され、半導体チップ１０の裏面の他の一部が内部端子３０に載置される方法を用いることができる。
次に、ベッド部２０、内部端子３０及び半導体チップ１０を覆うように、絶縁部５０の他の一部を形成する（ステップＳ１５０）。すなわち、第１樹脂５１を形成する。この時、例えば、図３（ｃ）に関して説明した方法を用いることができる。
これにより、図１に例示した本発明の第１の実施形態に係る半導体装置１１０を製造することができる。本実施形態に係る半導体装置の製造方法によれば、パッケージの薄型化が容易で、生産性の高い半導体装置の製造方法が提供できる。
なお、本実施形態に係る半導体装置の製造方法において、基材２８の大きさは任意であり、複数の半導体チップ１０に対応する大きさとすることができる。例えば、基材２８を、半導体チップ１０が個別にダイシングされる前の状態のウェーハの大きさと実質的に同じかそれよりも大きい略円板状としておき、複数の半導体チップ１０がダイシングされてテープキャリアに配置されている状態を保ち、複数の半導体チップ１０が基材２８の中の複数のベッド部２０に配置されるようにしても良い。これによりさらに生産性がさらに向上する。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体装置及びその製造方法を構成する各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体装置及びその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置及びその製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明の第１の実施形態に係る半導体装置の構成を例示する模式的断面図である。 本発明の第１の実施形態に係る半導体装置の製造方法を例示する工程順模式的断面図である。 図２に続く工程順模式的断面図である。 図３に続く工程順模式的断面図である。 比較例の半導体装置の構成を例示する模式的断面図である。 本発明の第２の実施形態に係る半導体装置の製造方法を例示するフローチャート図である。
符号の説明
１０ 半導体チップ
１１ 配線
２０ ベッド部
２１ 第１主面
２２ 第２主面
２２ａ 第３主面
２３ 側面
２８ 基材
２８ａ 第４主面
３０ 内部端子
３３ 側面
４１ 第１外部端子
４１ｂ バンプ
４１ｆ 面
４２ 第２外部端子
４２ｂ バンプ
４２ｆ 面
５０ 絶縁部
５１ 第１樹脂
５１ａ 溝
５２ 第２樹脂
５５、５６ 境界線
９１ 半導体チップ
９１ａ 配線
９２ ベッド部
９３ 内部端子
９４ａ、９４ｂ 外部端子
９５ 封止樹脂
１１０、１１９ 半導体装置

Claims (5)

  1. 導電性を有する板状のベッド部と、
    前記ベッド部と実質的に同一平面上に設けられ、導電性を有する板状の内部端子と、
    前記ベッド部の第１主面に載置され、前記内部端子と電気的に接続された半導体チップと、
    前記ベッド部における前記第１主面と反対側の第２主面に設けられ、前記第２主面に対して実質的に垂直方向に延在し、前記ベッド部と電気的に接続された第１外部端子と、
    前記内部端子における前記ベッド部の前記第２主面と同じ側の第３主面に設けられ、前記第３主面に対して実質的に垂直方向に延在し、前記内部端子と電気的に接続された第２外部端子と、
    前記第１外部端子における前記ベッド部とは反対側の面の少なくとも一部と、前記第２外部端子における前記内部端子とは反対側の面の少なくとも一部と、を露出させつつ、前記ベッド部、前記内部端子及び前記半導体チップを覆うように設けられた絶縁部と、
    を備えたことを特徴とする半導体装置。
  2. 前記ベッド部と前記内部端子とは、実質的に同じ材料で構成され、
    前記ベッド部及び前記内部端子の前記第１主面に対して実質的に垂直方向の厚さは、実質的に同じであることを特徴とする請求項１記載の半導体装置。
  3. 前記第１外部端子における前記ベッド部とは反対側の面と、前記第２外部端子における前記内部端子とは反対側の面と、に設けられた突起状電極をさらに備えたことを特徴とする請求項１または２に記載の半導体装置。
  4. ベッド部と、前記ベッド部に併置された内部端子と、前記ベッド部の第１主面に載置され、前記内部端子と電気的に接続された半導体チップと、前記ベッド部の前記第１主面と反対側の第２主面に設けられ前記ベッド部と電気的に接続された第１外部端子と、前記内部端子の前記第２主面と同じ側の主面に設けられ前記内部端子と電気的に接続された第２外部端子と、前記第１外部端子の前記ベッド部とは反対側の面の少なくとも一部と前記第２外部端子の前記内部端子とは反対側の面の少なくとも一部とを露出させつつ前記ベッド部、前記内部端子及び前記半導体チップを覆うように設けられた絶縁部と、を有する半導体装置の製造方法であって、
    前記ベッド部及び前記内部端子となる導電性を有する基材の前記第２主面となる側の主面に前記第１外部端子及び前記第２外部端子を形成し、
    前記基材の前記第２主面となる側の主面に、前記絶縁部の一部を形成し、
    前記基材を加工して、前記ベッド部及び前記内部端子を形成し、
    前記ベッド部の前記第１主面に前記半導体チップを載置し、
    前記ベッド部、前記内部端子及び前記半導体チップを覆うように、前記絶縁部の他の一部を形成することを特徴とする半導体装置の製造方法。
  5. 前記基材の前記第２主面となる側の主面への前記絶縁部の前記一部の形成は、前記第１外部端子及び前記第２外部端子を覆うように前記絶縁部の前記一部を形成し、その後、前記第１外部端子及び前記第２外部端子の少なくとも一部を露出させることを特徴とする請求項４記載の半導体装置の製造方法。
JP2008302500A 2008-11-27 2008-11-27 半導体装置及びその製造方法 Pending JP2010129758A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008302500A JP2010129758A (ja) 2008-11-27 2008-11-27 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008302500A JP2010129758A (ja) 2008-11-27 2008-11-27 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2010129758A true JP2010129758A (ja) 2010-06-10

Family

ID=42329954

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008302500A Pending JP2010129758A (ja) 2008-11-27 2008-11-27 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2010129758A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023120196A1 (ja) * 2021-12-21 2023-06-29 ローム株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023120196A1 (ja) * 2021-12-21 2023-06-29 ローム株式会社 半導体装置

Similar Documents

Publication Publication Date Title
US11145582B2 (en) Method of manufacturing semiconductor devices with a paddle and electrically conductive clip connected to a leadframe and corresponding semiconductor device
US7166496B1 (en) Method of making a packaged semiconductor device
JP5723153B2 (ja) スルーボディ導電性ビアを備えたパッケージ化された集積回路デバイス、及び、それを製造する方法
US6917097B2 (en) Dual gauge leadframe
US7350293B2 (en) Low profile ball-grid array package for high power
KR100324333B1 (ko) 적층형 패키지 및 그 제조 방법
US10229892B2 (en) Semiconductor package and method for manufacturing a semiconductor package
US8659146B2 (en) Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing
US8133759B2 (en) Leadframe
US11004775B2 (en) SMDS integration on QFN by 3D stacked solution
US20090261462A1 (en) Semiconductor package with stacked die assembly
US20090194856A1 (en) Molded package assembly
US9673178B2 (en) Method of forming package structure with dummy pads for bonding
KR20090052688A (ko) 전력 소자 패키지 및 그 제조 방법
US20160148876A1 (en) Flat no-leads package with improved contact pins
JP2006190771A (ja) 半導体装置
JP2008103685A (ja) 半導体装置及びその製造方法
US20090039509A1 (en) Semiconductor device and method of manufacturing the same
US20040262752A1 (en) Semiconductor device
US7888781B2 (en) Micro-layered lead frame semiconductor packages
US20120001322A1 (en) Double molded chip scale package
US11676879B2 (en) Semiconductor package having a chip carrier and a metal plate sized independently of the chip carrier
JP2010129758A (ja) 半導体装置及びその製造方法
JP2006049694A (ja) 二重ゲージ・リードフレーム
JP2007073826A (ja) ３次元半導体集積回路装置、その製造方法、それを用いたパッケージ化３次元半導体集積回路装置及びその実装方法。