JPH0817996A - リードフレーム並びに半導体装置及びその製造方法 - Google Patents
リードフレーム並びに半導体装置及びその製造方法Info
- Publication number
- JPH0817996A JPH0817996A JP6148069A JP14806994A JPH0817996A JP H0817996 A JPH0817996 A JP H0817996A JP 6148069 A JP6148069 A JP 6148069A JP 14806994 A JP14806994 A JP 14806994A JP H0817996 A JPH0817996 A JP H0817996A
- Authority
- JP
- Japan
- Prior art keywords
- island
- lead
- leads
- lead frame
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】サイズの異なる半導体チップが搭載できるリー
ドフレーム並びに金属細線のショートの発生の無い半導
体装置を作る。 【構成】アイランド１と、このアイランド１の周囲に設
けられ一端がアイランドに接続され他端がフレーム６に
接続するリード４とから構成される。
ドフレーム並びに金属細線のショートの発生の無い半導
体装置を作る。 【構成】アイランド１と、このアイランド１の周囲に設
けられ一端がアイランドに接続され他端がフレーム６に
接続するリード４とから構成される。
Description
【０００１】
【産業上の利用分野】本発明は樹脂封止型のリードフレ
ーム並びにそのリードフレームを用いた半導体装置及び
その製造方法に関する。
ーム並びにそのリードフレームを用いた半導体装置及び
その製造方法に関する。
【０００２】
【従来の技術】従来のリードフレームは、図４に示すよ
うに、フレーム６に接続する吊りリード８により支持さ
れているアイランド１の周囲に内部リード４ａを配置
し、その延長上に、外部リード４ｂをタイバー７により
それぞれの相互間を接続して配置した構造となってい
た。
うに、フレーム６に接続する吊りリード８により支持さ
れているアイランド１の周囲に内部リード４ａを配置
し、その延長上に、外部リード４ｂをタイバー７により
それぞれの相互間を接続して配置した構造となってい
た。
【０００３】次に、このように構成されたリードフレー
ムを用いた半導体装置の製造方法を図５を併用して説明
する。吊りリード８及び内部リード４ａのそれぞれの相
互間を絶縁テープ９で接続したリードフレームを用い、
アイランド１の上に半導体チップをマウントし、半導体
チップ２の電極パッド（以下単にパッドという）と内部
リード４ａとの間を金等からなる金属細線３により接続
する。
ムを用いた半導体装置の製造方法を図５を併用して説明
する。吊りリード８及び内部リード４ａのそれぞれの相
互間を絶縁テープ９で接続したリードフレームを用い、
アイランド１の上に半導体チップをマウントし、半導体
チップ２の電極パッド（以下単にパッドという）と内部
リード４ａとの間を金等からなる金属細線３により接続
する。
【０００４】次に、アイランド１及び内部リード４ａの
ボンディング領域及び絶縁テープ９を含む領域をエポキ
シ等の樹脂５により封止する。その後、樹脂５の外部に
導出されたタイバー７を切断除去し、外部リード４ｂを
フレーム６より切り離し整形して半導体装置を完成させ
る。
ボンディング領域及び絶縁テープ９を含む領域をエポキ
シ等の樹脂５により封止する。その後、樹脂５の外部に
導出されたタイバー７を切断除去し、外部リード４ｂを
フレーム６より切り離し整形して半導体装置を完成させ
る。
【０００５】上述のリードフレームの製造方法は、半導
体チップ２のそれぞれのサイズに対応する内部パターン
（アイランドやリード等）を形成するために、１つの金
型で打ち抜くか、又はエッチングにて製作するのが一般
的である。
体チップ２のそれぞれのサイズに対応する内部パターン
（アイランドやリード等）を形成するために、１つの金
型で打ち抜くか、又はエッチングにて製作するのが一般
的である。
【０００６】
【発明が解決しようとする課題】この従来のリードフレ
ームでは、アイランド１と放射状に形成された内部リー
ド４ａが切り離されているため、次のような問題点があ
った。 （１）リードフレームの加工精度には限界があるため、
内部リード４ａの幅は約８０μｍ、間隔は約１００μｍ
が標準レベルである。よって、これらの限界によりアイ
ランドと内部リードの距離も１００μｍ程度であり、そ
れ以上狭くするのは難しい。 （２）アイランを支持する吊りリードが必要なため、内
部リードの配置領域が狭くなる。 （３）内部リードは変形しやすいため、絶縁テープを貼
り付けて保護する必要がある。そのため、リードフレー
ムの製作期間は長く、且つコスト高になる。
ームでは、アイランド１と放射状に形成された内部リー
ド４ａが切り離されているため、次のような問題点があ
った。 （１）リードフレームの加工精度には限界があるため、
内部リード４ａの幅は約８０μｍ、間隔は約１００μｍ
が標準レベルである。よって、これらの限界によりアイ
ランドと内部リードの距離も１００μｍ程度であり、そ
れ以上狭くするのは難しい。 （２）アイランを支持する吊りリードが必要なため、内
部リードの配置領域が狭くなる。 （３）内部リードは変形しやすいため、絶縁テープを貼
り付けて保護する必要がある。そのため、リードフレー
ムの製作期間は長く、且つコスト高になる。
【０００７】また、上述のリードフレームを用いた半導
体装置及び製造方法にも次のような問題点があった。 （１）半導体チップが小さい場合は、半導体チップのパ
ッドと内部リード間を接続する金属細線が長くなる。 （２）金属細線が長くなると、金属細線の抗張力が小さ
くなり、樹脂封止時の封止圧により、金属細線が変形し
細線のショートが発生する。この為、ピン数の多い半導
体チップでは大きなアイランドのリードフレームが必要
な為、必然的に半導体装置も大きくなる。
体装置及び製造方法にも次のような問題点があった。 （１）半導体チップが小さい場合は、半導体チップのパ
ッドと内部リード間を接続する金属細線が長くなる。 （２）金属細線が長くなると、金属細線の抗張力が小さ
くなり、樹脂封止時の封止圧により、金属細線が変形し
細線のショートが発生する。この為、ピン数の多い半導
体チップでは大きなアイランドのリードフレームが必要
な為、必然的に半導体装置も大きくなる。
【０００８】本発明の第１の目的は、上述のリードフレ
ームの欠点を除去し、半導体チップの高集積にともなう
出力端子の多ピン化に対応でき、品質，コスト及び納期
を満足できるリードフレームを提供することにある。ま
た、本発明の第２の目的は、金属細線の長さを短くする
ことにより、ピン数が多くても大きさはあまり変らず、
かつ信頼性の高い半導体装置及びその製造方法を提供す
ることにある。
ームの欠点を除去し、半導体チップの高集積にともなう
出力端子の多ピン化に対応でき、品質，コスト及び納期
を満足できるリードフレームを提供することにある。ま
た、本発明の第２の目的は、金属細線の長さを短くする
ことにより、ピン数が多くても大きさはあまり変らず、
かつ信頼性の高い半導体装置及びその製造方法を提供す
ることにある。
【０００９】
【課題を解決するための手段】第１の発明のリードフレ
ームは、半導体チップを搭載するアイランドと、このア
イランドの周囲に設けられ一端が前記アイランドに接続
され他端がフレームに接続された複数のリードとを含む
ものである。
ームは、半導体チップを搭載するアイランドと、このア
イランドの周囲に設けられ一端が前記アイランドに接続
され他端がフレームに接続された複数のリードとを含む
ものである。
【００１０】第２の発明の半導体装置は、アイランドの
表面に搭載された半導体チップと、前記アイランドの周
囲に設けられ外部リードと一体的に形成された内部リー
ドと、前記半導体チップのパッドと前記内部リードを接
続する金属細線と、少くとも前記アイランドの下部を除
き前記半導体チップと前記内部リードと前記金属細線と
を封止する樹脂とを含むものである。
表面に搭載された半導体チップと、前記アイランドの周
囲に設けられ外部リードと一体的に形成された内部リー
ドと、前記半導体チップのパッドと前記内部リードを接
続する金属細線と、少くとも前記アイランドの下部を除
き前記半導体チップと前記内部リードと前記金属細線と
を封止する樹脂とを含むものである。
【００１１】第３の発明の半導体装置の製造方法は、外
部リードと一体的に形成された内部リードが周囲に接続
されたアイランド上に半導体チップを固着する工程と、
前記半導体チップのパッドと前記内部リードとを金属細
線で接続する工程と、前記アイランドの下部を除き前記
半導体チップと前記内部リードと前記金属細線とを樹脂
で封止する工程と、露出した前記アイランドの下部の端
部と前記内部リードとをレーザ光を用いて切断分離する
工程とを含むものである。
部リードと一体的に形成された内部リードが周囲に接続
されたアイランド上に半導体チップを固着する工程と、
前記半導体チップのパッドと前記内部リードとを金属細
線で接続する工程と、前記アイランドの下部を除き前記
半導体チップと前記内部リードと前記金属細線とを樹脂
で封止する工程と、露出した前記アイランドの下部の端
部と前記内部リードとをレーザ光を用いて切断分離する
工程とを含むものである。
【００１２】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は本発明の第１の実施例のリードフレ
ームの平面図である。
て説明する。図１は本発明の第１の実施例のリードフレ
ームの平面図である。
【００１３】図１においてリードフレームは、半導体チ
ップを搭載するアイランド１と、このアイランド１の周
囲に設けられ一端がアイランド１に接続され他端がフレ
ーム６に接続された複数のリード（内部リード４ａと外
部リード４ｂ）４とから構成されている。
ップを搭載するアイランド１と、このアイランド１の周
囲に設けられ一端がアイランド１に接続され他端がフレ
ーム６に接続された複数のリード（内部リード４ａと外
部リード４ｂ）４とから構成されている。
【００１４】このように構成されたリードフレームで
は、アイランドはリード４により支持されているため、
図５に示した従来のリードフレームの場合に比べて吊り
リード８及びタイバー７が不要となる。更に内部リード
４ａの先端部の変形を防ぐ為の絶縁テープ９も不要とな
る。その為リードフレームの加工精度及び製造歩留りも
向上する。リード４とアイランドの切り離しは半導体チ
ップを樹脂封止したのち、レーザ光を用いて行なう。こ
の為、内部リードとアイランドとの間隔を従来の１００
μｍからレーザ光の径である約４０μｍにまで狭めるこ
とができる。従って低コストで、半導体チップの高集積
化に伴う出力端子の多ピン化に対応可能となる。
は、アイランドはリード４により支持されているため、
図５に示した従来のリードフレームの場合に比べて吊り
リード８及びタイバー７が不要となる。更に内部リード
４ａの先端部の変形を防ぐ為の絶縁テープ９も不要とな
る。その為リードフレームの加工精度及び製造歩留りも
向上する。リード４とアイランドの切り離しは半導体チ
ップを樹脂封止したのち、レーザ光を用いて行なう。こ
の為、内部リードとアイランドとの間隔を従来の１００
μｍからレーザ光の径である約４０μｍにまで狭めるこ
とができる。従って低コストで、半導体チップの高集積
化に伴う出力端子の多ピン化に対応可能となる。
【００１５】図２（ａ）〜（ｅ）は本発明の第２の実施
例である半導体装置の製造方法を説明するための工程順
に示した断面図、図３は金属細線の接続点等を説明する
為のリードフレームの平面図である。
例である半導体装置の製造方法を説明するための工程順
に示した断面図、図３は金属細線の接続点等を説明する
為のリードフレームの平面図である。
【００１６】まず図２（ａ）に示すように、図１に示し
たリードフレームと同様のリードによりフレーム６に支
持されたアイランド１上に半導体チップ２をマウントす
る。
たリードフレームと同様のリードによりフレーム６に支
持されたアイランド１上に半導体チップ２をマウントす
る。
【００１７】次に図２（ｂ）に示すように、半導体チッ
プ２のパッドと内部リード４ａとを金属細線３により接
続する。金属細線の水平方向の長さを１ｍｍと最短長で
行う場合、半導体チップのサイズが小さいと金属細線の
接続点１１は、図３に示すように、内部リード４ａの延
長線上のアイランド１内になる。
プ２のパッドと内部リード４ａとを金属細線３により接
続する。金属細線の水平方向の長さを１ｍｍと最短長で
行う場合、半導体チップのサイズが小さいと金属細線の
接続点１１は、図３に示すように、内部リード４ａの延
長線上のアイランド１内になる。
【００１８】次に図２（ｃ）に示すように、アイランド
１の下部を除き、半導体チップ２，金属細線３及び内部
リード４ａをエポキシ等の樹脂５により封止する。この
時アイランド１の下面における内部リード４ａの切り離
し領域が露出するようにする。
１の下部を除き、半導体チップ２，金属細線３及び内部
リード４ａをエポキシ等の樹脂５により封止する。この
時アイランド１の下面における内部リード４ａの切り離
し領域が露出するようにする。
【００１９】次に図２（ｄ）に示すように、アイランド
１の下面方向からレーザ光１０を照射して内部リード４
ａをアイランド１より切り離す。尚、金属細線３の一方
の接続点１１が図３に示したようにアイランド１内にあ
る場合は、この接続点１１が内部リード４ａの先端に留
まるように切断個所１２をアイランド１内にくい込ませ
る。
１の下面方向からレーザ光１０を照射して内部リード４
ａをアイランド１より切り離す。尚、金属細線３の一方
の接続点１１が図３に示したようにアイランド１内にあ
る場合は、この接続点１１が内部リード４ａの先端に留
まるように切断個所１２をアイランド１内にくい込ませ
る。
【００２０】次に図２（ｅ）に示すように、外部リード
４ｂをフレーム６より切り離して整形し半導体装置を完
成させる。
４ｂをフレーム６より切り離して整形し半導体装置を完
成させる。
【００２１】尚、アイランド１の下面に樹脂５ａを埋込
み熱処理することにより、水分の浸入防止と封止樹脂の
応力が緩和できるため、半導体装置の信頼性を向上させ
ることができる。埋込み樹脂５ａは樹脂５と同一又は同
質のものが望ましい。
み熱処理することにより、水分の浸入防止と封止樹脂の
応力が緩和できるため、半導体装置の信頼性を向上させ
ることができる。埋込み樹脂５ａは樹脂５と同一又は同
質のものが望ましい。
【００２２】従来のリードフレームを用いた場合、樹脂
封止時の金属細線の変形の制約条件により、アイランド
にマウントできる半導体チップのサイズは、アイランド
の外形寸法から約２．５ｍｍを差し引いたものとなって
いた。例えば２０８ピンの半導体チップの場合、図３に
示すように、アイランド１の幅が１６ｍｍの場合、マウ
ント可能な半導体チップ２の幅は約１３．５ｍｍであ
る。しかし図３に示したように本実施例によれば、金属
細線の接続点１１をアイランド１上に設け、この接続点
１１を内部リード４ａの先端部に取り込むように切断箇
所１２を設けることにより、マウント可能な半導体チッ
プのサイズを８ｍｍ×８ｍｍに迄小さなものにすること
が可能である。
封止時の金属細線の変形の制約条件により、アイランド
にマウントできる半導体チップのサイズは、アイランド
の外形寸法から約２．５ｍｍを差し引いたものとなって
いた。例えば２０８ピンの半導体チップの場合、図３に
示すように、アイランド１の幅が１６ｍｍの場合、マウ
ント可能な半導体チップ２の幅は約１３．５ｍｍであ
る。しかし図３に示したように本実施例によれば、金属
細線の接続点１１をアイランド１上に設け、この接続点
１１を内部リード４ａの先端部に取り込むように切断箇
所１２を設けることにより、マウント可能な半導体チッ
プのサイズを８ｍｍ×８ｍｍに迄小さなものにすること
が可能である。
【００２３】更に、レーザ光による切断箇所１２をアイ
ランド内のみならず内部リードにまで設けられる為、半
導体チップ上のパッドの位置をリードフレームの内部リ
ード上に位置するように設ければ、アイランドより大き
な半導体チップをアイランド上にマウントすることがで
きる。すなわち本発明のリードフレームは、種々のサイ
ズの半導体チップを搭載できる。
ランド内のみならず内部リードにまで設けられる為、半
導体チップ上のパッドの位置をリードフレームの内部リ
ード上に位置するように設ければ、アイランドより大き
な半導体チップをアイランド上にマウントすることがで
きる。すなわち本発明のリードフレームは、種々のサイ
ズの半導体チップを搭載できる。
【００２４】
【発明の効果】以上説明したように本発明は、アイラン
ドと内部リードが接続されたリードフレームを用い、半
導体チップ等を樹脂封止した後にアイランドと内部リー
ドとをレーザ光を用いて切り離すようにしたので、次の
ような効果を有する。 （１）アイランドの吊りリードと、外部リード間を接続
するタイバーおよび内部リード先端精度を保持する絶縁
テープが不要となるため、リードフレームの製造歩留り
と加工精度が向上し、コストも低減される。 （２）リードフレームの内部リード先端の間隔が、約４
０μｍまで狭くでき、更に吊りリードが不要なため、多
ピン化の半導体チップに対応できるリードフレームが得
られる。 （３）半導体チップのサイズが小さい場合は、内部リー
ドの延長上のアイランドの所定の位置に金属細線を接合
できるため、金属細線の水平方向の長さを短縮できる
為、金属細線の使用量を少なくすることができる。更に
樹脂封止時の金属細線の変形がなくなるため、信頼性の
向上した半導体装置が得られる。
ドと内部リードが接続されたリードフレームを用い、半
導体チップ等を樹脂封止した後にアイランドと内部リー
ドとをレーザ光を用いて切り離すようにしたので、次の
ような効果を有する。 （１）アイランドの吊りリードと、外部リード間を接続
するタイバーおよび内部リード先端精度を保持する絶縁
テープが不要となるため、リードフレームの製造歩留り
と加工精度が向上し、コストも低減される。 （２）リードフレームの内部リード先端の間隔が、約４
０μｍまで狭くでき、更に吊りリードが不要なため、多
ピン化の半導体チップに対応できるリードフレームが得
られる。 （３）半導体チップのサイズが小さい場合は、内部リー
ドの延長上のアイランドの所定の位置に金属細線を接合
できるため、金属細線の水平方向の長さを短縮できる
為、金属細線の使用量を少なくすることができる。更に
樹脂封止時の金属細線の変形がなくなるため、信頼性の
向上した半導体装置が得られる。
【図１】本発明の第１の実施例のリードフレームの平面
図。
図。
【図２】本発明の第２の実施例の半導体装置の製造方法
を説明するための工程順に示した断面図。
を説明するための工程順に示した断面図。
【図３】金属細線の接続点等を説明するためのリードフ
レームの平面図。
レームの平面図。
【図４】従来のリードフレームの一例の平面図。
【図５】従来の半導体装置の一例の断面図。
【符号の説明】 １ アイランド ２ 半導体チップ ３ 金属細線 ４ａ 内部リード ４ｂ 外部リード ５，５ａ 樹脂 ６ フレーム ７ タイバー ８ 吊りリード ９ 絶縁テープ １０ レーザ光 １１ 金属細線接続点 １２ 切断箇所
Claims (4)
- 【請求項１】 半導体チップを搭載するアイランドと、
このアイランドの周囲に設けられ一端が前記アイランド
に接続され他端がフレームに接続された複数のリードと
を含むことを特徴とするリードフレーム。 - 【請求項２】 アイランドの表面に搭載された半導体チ
ップと、前記アイランドの周囲に設けられ外部リードと
一体的に形成された内部リードと、前記半導体チップの
パッドと前記内部リードを接続する金属細線と、少くと
も前記アイランドの下部を除き前記半導体チップと前記
内部リードと前記金属細線とを封止する樹脂とを含むこ
とを特徴とする半導体装置。 - 【請求項３】 アイランドの下部は第２の樹脂で埋め込
まれている請求項２記載の半導体装置。 - 【請求項４】 外部リードと一体的に形成された内部リ
ードが周囲に接続されたアイランド上に半導体チップを
固着する工程と、前記半導体チップのパッドと前記内部
リードとを金属細線で接続する工程と、前記アイランド
の下部を除き前記半導体チップと前記内部リードと前記
金属細線とを樹脂で封止する工程と、露出した前記アイ
ランドの下部の端部と前記内部リードとをレーザ光を用
いて切断分離する工程とを含むことを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6148069A JPH0817996A (ja) | 1994-06-29 | 1994-06-29 | リードフレーム並びに半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6148069A JPH0817996A (ja) | 1994-06-29 | 1994-06-29 | リードフレーム並びに半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0817996A true JPH0817996A (ja) | 1996-01-19 |
Family
ID=15444521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6148069A Pending JPH0817996A (ja) | 1994-06-29 | 1994-06-29 | リードフレーム並びに半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0817996A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02114539A (ja) * | 1988-10-24 | 1990-04-26 | Nec Corp | 樹脂封止型半導体装置の組立方法 |
| JPH05166985A (ja) * | 1991-12-17 | 1993-07-02 | Ibiden Co Ltd | 電子部品搭載装置の製造方法 |
-
1994
- 1994-06-29 JP JP6148069A patent/JPH0817996A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02114539A (ja) * | 1988-10-24 | 1990-04-26 | Nec Corp | 樹脂封止型半導体装置の組立方法 |
| JPH05166985A (ja) * | 1991-12-17 | 1993-07-02 | Ibiden Co Ltd | 電子部品搭載装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100743335B1 (ko) | 반도체 장치 | |
| JP4945508B2 (ja) | 半導体装置 | |
| JPH1168006A (ja) | リードフレーム及びこれを用いた半導体装置及びこれらの製造方法 | |
| US20020149090A1 (en) | Lead frame and semiconductor package | |
| KR100961602B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP2806328B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JPH04233244A (ja) | 集積回路アセンブリ | |
| JP3292082B2 (ja) | ターミナルランドフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JPH0817996A (ja) | リードフレーム並びに半導体装置及びその製造方法 | |
| KR20020093250A (ko) | 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지 | |
| US6534337B1 (en) | Lead frame type plastic ball grid array package with pre-assembled ball type contacts | |
| JP2005135938A (ja) | 半導体装置およびその製造方法 | |
| JP4764608B2 (ja) | 半導体装置 | |
| KR100440789B1 (ko) | 반도체 패키지와 이것의 제조방법 | |
| KR100402107B1 (ko) | 솝 와이어 본딩방법 | |
| JP2009060010A (ja) | 半導体装置の製造方法 | |
| JP2002305267A (ja) | 半導体装置およびその製造方法 | |
| JPH08316371A (ja) | 樹脂封止型半導体装置 | |
| JPH07176673A (ja) | リードフレーム及びそれを用いた半導体装置の製造方法 | |
| JPH11284018A (ja) | 半導体装置およびその製造方法 | |
| JP2002124595A (ja) | 半導体装置およびその製造方法 | |
| JPH077118A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| KR19980039605A (ko) | 반도체 패키지 및 그 제조방법 | |
| JPH09213866A (ja) | 樹脂封止型半導体装置およびその製造に用いられるリードフレームおよび半導体チップ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19960910 |