JPH07211694A - ドライエッチング方法 - Google Patents

ドライエッチング方法

Info

Publication number
JPH07211694A
JPH07211694A JP6001966A JP196694A JPH07211694A JP H07211694 A JPH07211694 A JP H07211694A JP 6001966 A JP6001966 A JP 6001966A JP 196694 A JP196694 A JP 196694A JP H07211694 A JPH07211694 A JP H07211694A
Authority
JP
Japan
Prior art keywords
etching
substrate
etched
layer
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6001966A
Other languages
English (en)
Inventor
Shingo Kadomura
新吾 門村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP6001966A priority Critical patent/JPH07211694A/ja
Publication of JPH07211694A publication Critical patent/JPH07211694A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Plasma Technology (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 (修正有) 【目的】 窒化シリコン層に対する選択比を充分に確保
しつつ、酸化シリコン層をエッチングするドライエッチ
ング方法を提供する。 【構成】 窒化シリコン層2上の酸化シリコン層3を、
フッ化チオカルボニルCSF2 ガスを用い、被エッチン
グ基板を室温以下に制御しつつエッチングする。 【効果】 酸化シリコン層は、Fラジカルとイオンアシ
ストの併用モードでエッチングが進行する一方、下地の
窒化シリコン層が露出すると、この表面にポリチアジル
を主体とする窒化イオウ系化合物がエッチングストッパ
層として形成され、高選択比と低ダメージが達成され
る。窒化イオウ系化合物は、エッチング終了後昇華除去
できるので、パーティクル汚染等の虞れが無い。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置等の製造プロ
セスに適用されるドライエッチング方法に関し、より詳
しくは窒化シリコン系材料層上の酸化シリコン系材料層
を選択的にエッチングしうるドライエッチング方法に関
する。
【0002】
【従来の技術】LSI等の半導体装置のデザインルール
がハーフミクロンからクォータミクロンのレベルへと微
細化し、かつ多層配線構造が多用されて集積度が高まる
に伴い、フォトリソグラフィやドライエッチング等の微
細加工技術に対する要求は一段と厳しさを増している。
ドライエッチングの分野においては、例えば酸化シリコ
ン系の層間絶縁膜に開口する接続孔エッチングに例をと
ると、異方性、エッチングレート、低基板ダメージおよ
び低基板汚染等の諸特性を高い次元で満足させ得るプロ
セスが求められる。
【0003】従来、酸化シリコン系材料層のドライエッ
チングにおいては、CHF3 、CF 4 +H2 混合ガス、
CF4 +O2 混合ガス、C4 8 等CF系ガスが使用さ
れてきた。これは、これらガスがプラズマ中にSiO2
の主エッチング種であるCF n + 、特にCF3 + を生成
しうること、CF系ガス中のCがSi−O結合を弱めた
り切断する働きをすること等により、蒸気圧の高い反応
生成物であるSiF4やCO、CO2 を形成してエッチ
ングを進行させる機構に基づくものである。加えて、副
反応生成物であるCF系ポリマが被エッチング基板上に
堆積して、対Si下地の選択比を大きくしたり、側壁保
護膜を形成して異方性を高めるメカニズムを利用してい
のである。なお、H2 やO2 の添加は、プラズマ中のフ
ッ素ラジカル(F* )の生成量を制御し、選択比の向上
を目的としている。
【0004】このCF系ガスによる酸化シリコン系材料
層のドライエッチングにおいて選択性が得られるのは、
対シリコン系材料層であって、窒化シリコン系材料層に
対する選択エッチングでは満足する結果は期待できな
い。これは、2原子間の結合エネルギを比較すると、S
i−Oが111kcal/mol、Si−Nが105k
cal/molと接近しており、一方Si−Fが132
kcal/molであることからも推測できる。なお、
この値はR.C.West編“Handbookof
Chemistry and Phisics”69t
h.ed.(1988年)(CRC Press社刊)
記載のデータを引用した。
【0005】ところで、近年では半導体のデバイス構造
の複雑化にともない、Si3 4 下地上のSiO2 の選
択エッチングの必要が生じている。一例として、SiO
2 系層間絶縁膜へのコンタクトホールエッチングにおい
て、下地シリコン基板のダメージ防止のために、薄いS
3 4 層をエッチングストッパとして介在させる場合
である。他の例では、いわゆるセルフアライン・コンタ
クトの形成において、ゲート電極上にSi3 4 層をや
はりエッチングストッパ層として形成しておく場合であ
る。
【0006】かかる用途に応えるプロセスとして、本願
発明者は先に出願した特開平4−354331号明細書
において、S2 2 をエッチングガスに用い、下地Si
3 4 層の露出面にイオウ系化合物を堆積することによ
りこれをエッチングストッパとして利用する方法を提案
した。これは、S2 2 から生成するF* がSi3 4
層の表面からSi原子を引き抜き、これにより生じたN
原子のダングリングボンドに同じくS2 2 から生じる
S原子が結合し、(SN)n (ポリチアジル)を主体と
した窒化イオウ系化合物が堆積する機構に基づいてい
る。異方性加工に必要な側壁保護膜は、イオウの付着に
より形成する。この方法によれば、Si34 をマスク
としてSiO2 層をエッチングすることも可能である。
しかも、堆積したイオウとイオウ系化合物は、被エッチ
ング基板を90〜150℃以上に加熱すれば昇華除去で
きるので、基板汚染やパーティクルの発生の懸念はな
い。
【0007】このように、先出願は数多くのメリットを
有するプロセスであるが、今後さらに被エッチング基板
の表面段差が増大し、これに伴い過大なオーバーエッチ
ングを必要とする場合には、パターン形状悪化や対エッ
チングマスク選択比、対下地選択比に改善の余地が発生
することも予想される。この場合にも、オーバーエッチ
ング時のエッチング条件を切り替え、エッチング反応系
のS原子とF原子の比率、すなわちS/F比を高め、イ
オウの堆積を促進することが有効である。
【0008】また、最近ではエッチング装置側からのア
プローチとして、高密度プラズマを生成できるエッチン
グ装置を用いて、C2 6 ガスによるSiO2 の対Si
3 4 選択エッチングがJ.Marksらにより報告さ
れている(Proceed−ings of 43r
d.Symposium on Semicondu−
ctors and Integrated Circ
uits Techn−ology,1992)。た
だ、このプロセスは、安定して高い選択比を得ることが
可能か否か、またそのエッチング機構についても今後解
明すべき点が残されている。
【0009】
【発明が解決しようとする課題】そこで本発明の課題
は、安定した高選択比の得られる、窒化シリコン系材料
層上の酸化シリコン系材料層の選択ドライエッチング方
法を提供することである。
【0010】本発明の別の課題は、CF系ポリマの堆積
等、パーティクル汚染の懸念がある側壁保護膜を多用す
ることなく、窒化シリコン系材料層上の酸化シリコン系
材料層のクリーンな高異方性選択ドライエッチング方法
を提供することである。
【0011】本発明のさらに別の課題は、オーバーエッ
チング等エッチング条件の切り替えを必要とする複雑な
プロセスを用いることなく、ワンステップのエッチング
で上記課題を達成することである。
【0012】
【課題を解決するための手段】本発明のドライエッチン
グ方法は、上述の課題を解決するために提案するもので
あり、窒化シリコン系材料層上の酸化シリコン系材料層
の選択ドライエッチングにおいて、分子内にチオカルボ
ニル基とフッ素原子を有するフッ化チオカルボニル化合
物を含むエッチングガスを用いて、被エッチング基板を
室温以下に制御しながらエッチングするものである。こ
のようなガスの代表例は、例えばCSF 2 (2フッ化チ
オカルボニル)を挙げることができる。
【0013】また本発明のドライエッチング方法は、窒
化シリコン系材料層上の酸化シリコン系材料層の選択ド
ライエッチングにおいて、分子内にチオカルボニル基と
フッ素原子を有するフッ化チオカルボニル化合物と、N
系ガスとを含むエッチングガスを用いて、被エッチング
基板を室温以下に制御しながらエッチングするものであ
る。N系ガスとしては、代表的にはN2 が例示できる。
【0014】さらに本発明のドライエッチング方法は、
窒化シリコン系材料層上の酸化シリコン系材料層の選択
ドライエッチングにおいて、分子内にチオカルボニル基
とフッ素原子を有するフッ化チオカルボニル化合物と、
放電解離条件下でプラズマ中に遊離のイオウを放出しう
るSF系ガスとを含むエッチングガスを用いて、被エッ
チング基板を室温以下に制御しながらエッチングするも
のである。このようなSF系ガスの代表例は、S2 2
であり、他にSF2 、SF4 そしてS2 10等、分子中
のフッ素原子とイオウ原子の比、すなわちF/S比の小
さなガスを挙げることができる。なお、SF系ガスの代
表例であるSF6 は、F/S比が6と大きく、放電解離
条件下でプラズマ中に遊離のイオウを放出することは無
いので、本発明の趣旨には適合しない。
【0015】フッ化チオカルボニル化合物に、N系ガス
と、放電解離条件下でプラズマ中に遊離のイオウを放出
しうるSF系ガスの双方を含むエッチングガスを用いて
ももちろんよい。
【0016】本発明で言うところの室温以下とは、一般
的な半導体プロセスのクリーンルームの室温である約2
0℃前後以下の温度を指す。
【0017】
【作用】本発明のポイントは、エッチングガスとして少
なくともCSF2 のようなチオカルボニル基(>C=
S)とフッ素原子とを有する化合物を主エッチャントと
して用いることである。このチオカルボニル化合物は、
SiO2 系材料層のエッチング種であるCFx + 、SF
x + 、F* を放電解離条件下で生成する他、堆積性物質
としてCF系ポリマと遊離のイオウを生成する。従来の
CF系ガスによるプロセスでは、選択比や異方性の確保
に寄与する堆積物は専らCF系ポリマのみであったが、
本発明はこれにイオウを併用できることになる。したが
って、CF系ポリマの堆積を相対的に減少しても異方性
の確保が可能であり、それだけパーティクル汚染の懸念
が減少する。
【0018】SiO2 系材料層のエッチングが進行し、
下地のSi3 4 系材料層が露出すると、Si3 4
のSi原子をF* が引き抜き、N原子のダングリングボ
ンドが形成される。ここにイオウ原子が結合し、露出し
たSi3 4 系材料の表面には(SN)n を主体とする
窒化イオウ系化合物が堆積し、エッチングストッパとし
て機能する。したがって、Si3 4 のエッチングレー
トは大幅に低下し、Si3 4 系材料層との高選択比が
達成できる。イオウおよび窒化イオウ系化合物の堆積
は、被エッチング基板が室温以下に制御されていれば、
効率よく堆積するものである。
【0019】堆積するイオウおよび窒化イオウ系化合物
は、ともに昇華性物質であり、エッチング終了後被エッ
チング基板を加熱すれば除去できパーティクル汚染の原
因となる虞れはない。昇華温度は、イオウにおいては9
0℃以上、窒化イオウ系化合物においたは150℃以上
である。
【0020】本発明は以上の機構を基本思想とするが、
さらに一層の高選択比、高異方性を達成しうるプロセス
を提供する。
【0021】その1つは、上述のフッ化チオカルボニル
化合物に、N2 等N系ガスを添加し窒化イオウ系化合物
の堆積を助長するのである。このプロセスでは、エッチ
ングストッパとしての窒化イオウ系化合物の堆積が強化
されるので、対窒化シリコン系材料層とのエッチング選
択比が更に向上する。同時に、側壁保護膜にもイオウに
加えて窒化イオウ系化合物が堆積するので、異方性の一
層の向上に寄与する。
【0022】もう1つの方法は、上述のフッ化チオカル
ボニル化合物に、S2 2 等放電解離条件下で遊離のイ
オウを放出しうるガスを添加し、イオウの堆積を助長す
るのである。このプロセスにおいては、側壁保護膜とし
て堆積するイオウの量が増強され、異方加工性が一段と
向上する。しかも、堆積量が増えても簡単に昇華除去し
うるので、CF系ポリマによる側壁保護膜と異なり、パ
ーティクルによる基板やエッチングチャンバの汚染の虞
れはない。
【0023】
【実施例】以下、本発明の具体的実施例につき説明す
る。
【0024】実施例1 本実施例は、Si基板上の層間絶縁膜へのコンタクトホ
ール形成工程に本発明を適用した例であり、これを図1
を参照しながら説明する。
【0025】まず、図1(a)に示すように、例えば5
インチ径のSi等の半導体基板1上に、SiH4 とNH
3 の混合ガスを用いたプラズマCVDにより窒化シリコ
ン層2を10nm、O3 /TEOSを用いた減圧CVD
法により酸化シリコン層3を1000nmそれぞれ形成
し、双方合わせて層間絶縁膜とする。なお、半導体基板
に予め形成した不純物拡散層等の能動領域は図示を省略
する。酸化シリコン層3上には化学増幅系3成分ネガ型
フォトレジストであるSAL−601を1000nm塗
布し、KrFエキシマレーザ露光と現像により一例とし
て0.35μm径の開口部を持つレジストマスク4を形
成する。
【0026】この被エッチング基板をRFバイアス印加
型ECRエッチング装置の基板ステージにセットする。
この基板ステージは冷却配管を内蔵しており、例えばエ
タノール系冷媒を循環して被エッチング基板を室温以下
の温度に制御できるものであり、またメカニカルクラン
プ、静電吸着等の手段で被エッチング基板を密着載置で
きる機構を有している。この状態で、一例として下記エ
ッチング条件で酸化シリコン層3をエッチングする。 CSF2 50 sccm ガス圧力 0.65 Pa マイクロ波パワー 1500 W(2.45GHz) RFバイアスパワー 200 W(800kHz) 基板温度 0 ℃ このエッチング条件は、マイクロ波電力を1500Wと
高く設定することにより、1×1011/cm3 以上のプ
ラズマ密度が得られ、導入するエッチングガスを効率よ
く解離しうるものである。本エッチング過程では、CS
2 から解離生成するF* によるラジカル反応が、同じ
くCSF2 から解離生成したCFx + 、CS+ およびS
x + 等のイオンの入射エネルギにアシストされる機構
でエッチングが進行する。
【0027】同時に、CSF2 からはCF系ポリマとイ
オウが生成し、これら堆積性生成物は共に側壁保護膜と
してエッチングパターン側壁に堆積するので、異方性エ
ッチングに寄与する。さらに、下地の窒化シリコン層2
が露出すると、Si3 4 から供給されるN原子とプラ
ズマ中のSが結合し、ポリチアジルを始めとする窒化イ
オウ系化合物が形成され、窒化シリコン層2の露出面を
被覆し、エッチング速度は大幅に低下する。この結果、
エッチング選択比は30が確保され、SiO2/Si3
4 間の選択エッチングが達成される。この状態を図1
(b)に示す。
【0028】続けて被エッチング基板を150℃以上に
加熱し、側壁保護膜としてのイオウおよびエッチングス
トッパ層としての窒化イオウを昇華除去した後、熱リン
酸により窒化シリコン層2を除去する。この結果、図1
(c)に示すように、下地半導体基板1にダメージや汚
染のないコンタクトホール5が形成された。
【0029】本実施例では、0℃の低温プロセスと15
0℃以上の高温プロセスを連続して行うので、被エッチ
ング基板の冷却と昇温にある程度の時間を要する。この
スループットの低下を回避するには、低温プロセス装置
と高温プロセス装置とをゲートバルブで連結し、被エッ
チング基板を高真空下で搬送可能なマルチチャンバ装置
を使用すればよい。また本願出願人が先に出願した特開
平5−14590号公報で提案したように、冷却手段を
有する固定電極と、上下方向への可動電極とを具備する
基板ステージを有するエッチング装置を用いて、同一プ
ロセスチャンバ内で連続的に処理する方法も極めて有効
である。
【0030】また、本実施例では、酸化シリコン層3の
エッチング終了後イオウ及び窒化イオウ系化合物を昇華
除去したが、これらはレジストマスク4と共にアッシン
グ除去するようにしてもよい。この後に露出した窒化シ
リコン層2をホットリン酸で除去しても、下地半導体基
板1にダメージや汚染のないコンタクトホール5が形成
される。
【0031】実施例2 本実施例は、SRAMのセルフアライン・コンタクトプ
ロセスに本発明を適用した例であり、図2ないし図4を
参照して説明する。なお、図2ないし図4では、図1と
共通の材料層には同じ参照番号を付与するものとする。
また、これらの図面のうち、図4は従来技術の問題点を
示す図である。
【0032】まず、図2(a)に示すように、例えば5
インチ径のSi等の半導体基板1上に、熱酸化によるゲ
ート絶縁膜5を介して多結晶シリコンパターン6および
W等の高融点金属シリサイドパターン7が積層されてな
る複数の高融点金属ポリサイドゲート電極を近接して形
成する。なお、高融点金属層ポリサイドゲート電極の幅
および電極間のスペース間隔は、一例としてそれぞれ
0.35μmおび0.7μmとする。また、ゲート絶縁
膜5、多結晶シリコンパターン6、高融点金属層シリサ
イドパターン7および窒化シリコン層2の厚さは、一例
としてそれぞれ10nm、400nm、400nmおよ
び100nmに設定する。また、半導体基板1に形成す
る不純物拡散層等は図示を省略する。
【0033】高融点金属シリサイド層7上には、後述の
セルフアラインコンタクト開口時のエッチングストッパ
となる窒化シリコン層2を、例えばSiH4 とNH3
混合ガスを用いたプラズマCVDにより80nmの厚さ
に形成しておく。なお、この窒化シリコン層2は、LD
Dスペーサ8形成時のオフセット絶縁膜の機能をも兼ね
るものである。
【0034】次に、O3 /TEOSを用いた減圧CVD
法により酸化シリコン層3を500nm形成し、さらに
この上に、セルフアラインコンタクト・エッチング用の
1μmの開口幅のレジストマスク4を形成する。このレ
ジストマスク4は、セルフアラインの趣旨に基づき、マ
スク合わせに厳密性は必要としない。
【0035】この被エッチング基板を、図3にその概略
を示す誘導結合型プラズマ(ICP)エッチング装置の
基板ステージ12上にセッティングする。この基板ステ
ージ12も冷却配管を内蔵しており、エタノール系冷媒
等を循環して被エッチング基板11を室温以下の温度に
制御できるものである。また、基板ステージ12は静電
チャック、機械的クランパ等で被エッチング基板11を
密着載置しうるものである。なお、13は石英等の誘電
体材料により構成されるエッチング装置側壁であり、こ
こに多重に巻いた誘導結合コイル16によりRF電源1
5の出力をエッチング装置内に供給し、ここに高密度プ
ラズマ18を発生する。基板ステージ12には基板バイ
アスRF電源19より基板ステージ12にRFバイアス
を印加する。14は接地した上部電極であり、ヒータ1
7により温度制御可能である。本エッチング装置によれ
ば、大型のマルチターン誘導結合コイルにより、大電力
でのプラズマ励起が可能であり、例えば1×1012/c
3 台での高密度プラズマエッチングが達成できる。な
お、図3においては、エッチング装置の底板、エッチン
グガス導入系、排気系等は図示を省略する。
【0036】上記エッチング装置により、一例として下
記エッチング条件により、酸化シリコン層2のエッチン
グをおこなう。 CSF2 20 sccm S2 2 20 sccm N2 10 sccm ガス圧力 0.65 Pa RF電源パワー 2500 W(2.0MHz) RFバイアスパワー 300 W(1.8MHz) 基板温度 0 ℃ このエッチング条件は、RF電源パワーを2500Wと
高く設定することにより、1×1012/cm3 以上のプ
ラズマ密度が得られ、導入するエッチングガスを効率よ
く解離しうるものである。本エッチング過程では、CS
2 およびS2 2 から解離生成するF* によるラジカ
ル反応が、CFx + 、CS+ 、N+ およびSFx + 等の
イオンの入射エネルギにアシストされる機構でエッチン
グが進行する。また、おなじくCSF2 およびS2 2
から解離生成するCF系ポリマ、遊離のイオウ、および
このイオウの一部がN2 の解離により生成するN原子と
結合して得られる窒化イオウ系化合物が被エッチング基
板上に堆積する。
【0037】これら堆積物のうち、露出した酸化シリコ
ン層3の平坦部に堆積するものは、酸化シリコンからス
パッタアウトするO原子と結合し、COx 、SOx 等の
形でエッチング系外へ除去されるので、エッチングレー
ト低下の虞れはない。一方、レジストマスク4の表面で
は、堆積とスパッタアウトが競合し、エッチングレート
は低下する。これにより、対レジスト選択比は向上す
る。
【0038】エッチングは、酸化シリコン層3およびゲ
ート絶縁膜5が除去され、シリコン等からなる半導体基
板1が露出した時点で停止する。半導体基板1表面で
は、スパッタアウトするO原子の供給がなくなるので、
堆積が優位となりエッチング速度が大幅に低下するから
である。これにより、図2(b)に示すように良好なテ
ーパ形状のセルフアラインコンタクト9が形成される。
半導体基板1上での開口径は0.25μmであった。他
方、ポリサイド電極上部の窒化シリコン層3の露出面で
も、O原子の放出はストップし、逆に一部N原子がスパ
ッタアウトされるので、ここでは窒化イオウ系化合物の
堆積が優勢となり、エッチングはほぼ完全に停止する。
この結果、対Si3 4 選択比は50以上が達成され
た。
【0039】従来のセルフアラインコンタクト開口プロ
セスにおいては、窒化シリコン層2との選択比が充分で
なく、特に窒化シリコン層2のエッジ部で選択比のマー
ジンがなかったので、図4に示すように高融点金属層シ
リサイド層7のエッジ部もエッチングされてしまい、い
わゆるゲート電極エッジの食われ10が生じ、次工程で
形成する上層配線との短絡があったが、本発明の採用に
より、この懸念は一掃される。なお、図4の各部の構
成、参照番号等は図2と同じである。
【0040】本実施例では、ゲート絶縁膜5は熱酸化膜
で構成したが、上層に窒化シリコン膜を形成した2層
膜、中間に窒化シリコン膜を挟んだONO3層膜構成と
してもよい。この場合は窒化シリコン膜がエッチングス
トッパとなるので、半導体基板1との選択比は一層向上
する。窒化シリコン膜は、実施例1と同様に別途ウェッ
トエッチングで除去すればよい。堆積した窒化イオウ系
材料層等の除去方法は、実施例1で述べた通りである。
【0041】また本実施例ではCSF2 ガスにS2 2
とN2 とを両方添加したが、CSF 2 ガス単独でもよい
し、S2 2 とN2 のいずれか一方のみを添加してもよ
い。この場合のエッチング機構もほぼ上述の機構に準ず
るものである。
【0042】以上、本発明を2例の実施例をもって説明
したが、本発明はこれら実施例に何ら限定されるもので
はない。
【0043】例えば、上記実施例ではフッ化チオカルボ
ニル化合物としてCSF2 を用いたが、CSClF、C
SBrF、CSIF等フッ素原子の一つが他のハロゲン
原子に置換した化合物を用いてもよい。但しこれら混合
ハロゲン化合物を使用するときは、選択比の若干の低下
に注意をはらう必要があり、CSF2 の使用が最も望ま
しい。
【0044】N系ガスとしてN2 の使用で代表したが、
NF3 、N2 4 等他のガスの使用も可能である。ただ
し、NH3 は反応生成物として(NH4 2 Sを堆積
し、このものは蒸気圧が高いので、昇華除去は困難であ
り注意を要する。
【0045】放電解離条件下でプラズマ中に遊離のイオ
ウを放出しうるガスとして、S2 2 を例示したが、他
にSF2 、SF4 およびS2 10等のSF系化合物の使
用も可能である。またこれら化合物のF原子が一部他の
ハロゲン原子に置換した化合物の使用も可能であるが、
このときも選択比の低下がみられるので、フッ化イオウ
化合物が望ましい。ただし、フッ化イオウ系ガスの代表
例であるSF6 は、放電解離してもプラズマ中にイオウ
を放出することはないので、本発明の趣旨には適合しな
い。
【0046】エッチングガス中に各種添加ガスを導入し
てもよい。例えば、エッチング反応系のS原子とF原子
の比、すなわちS/F比を増大してSの放出を助長する
ため、H2 やH2 S、シラン系ガスの添加も有効であ
る。さらに、放電の安定化、スパッタリング効果、冷却
効果、希釈効果を目的とし、He、Ar等希ガスを添加
してもよい。
【0047】酸化シリコン系材料層としてはSiO2
他、PSG、BSG、BPSG、AsSG等各種不純物
を含む酸化シリコンや、それらの多層膜であってよい。
その成膜法も各種CVD、PVD、SOG等塗布法によ
るもの等任意である。また、窒化シリコン系材料層とし
ては、Si3 4 の他SiOx y 、SiAlx y
z 等、N原子を含む材料の選択も可能である。
【0048】エッチング装置として、CSF2 を効率よ
く解離する1×1011/cm3 以上の高密度プラズマを
発生しうる装置の使用が望ましいが、これら装置として
は実施例で例示した装置の他にヘリコン波プラズマ処理
装置、トランス結合プラズマ処理装置等が該当する。プ
ラズマ密度は1〜2桁低いが、通常のRIE装置、マグ
ネトロンRIE装置等のエッチング装置の使用も勿論可
能である。
【0049】なお、本発明の趣旨に従えば、その応用例
として、窒化シリコン系材料層をエッチングマスクとし
て、酸化シリコン系材料層を高選択比でエッチングする
プロセスに適用することも可能であることは言う迄もな
い。
【0050】
【発明の効果】以上の説明から明らかなように、本発明
のドライエッチング方法によれば、窒化シリコン系材料
層に対して高選択比を確保した上で、酸化シリコン系材
料層をエッチングするという、従来は困難が多かったが
プロセスが可能となる。
【0051】また側壁保護膜の形成をCF系ポリマのみ
に依存するのではなく、加熱で昇華除去可能なイオウま
たは窒化イオウ系化合物を用いるので、被エッチング基
板およびエッチングチャンバ双方のパーティクル汚染の
虞れのない、クリーンなプロセスが可能となる。もちろ
ん、フロン規制にかかるガス系は一切使用しないので、
環境面からの配慮にも合致するものである。
【0052】さらに、本発明のドライエッチングは、オ
ーバーエッチング等エッチングガスの切り替えに伴うプ
ロセスの複雑さがなく、ワンステップのエッチングで高
選択比が達成できるので、実用性にすぐれたプロセスを
提供できるものである。
【0053】以上、本発明は微細な設計ルールに基づく
高集積度の半導体装置の製造プロセスに好適に使用で
き、その産業上の利用価値に大きいものがある。
【図面の簡単な説明】
【図1】本発明を適用した実施例1をその工程順に説明
する概略断面図であり、(a)は半導体基板上にエッチ
ングストッパとしての窒化シリコン層と酸化シリコン層
とからなる層間絶縁膜とレジストマスクを形成した状
態、(b)は酸化シリコン層をエッチングした状態、
(c)は窒化シリコン層を除去してコンタクトホールが
完成した状態である。
【図2】本発明を適用した実施例2をその工程順に説明
する概略断面図であり、(a)上部にエッチングストッ
パとしての窒化シリコン層を有し、互いに隣接するポリ
サイド電極上に層間絶縁膜としての酸化シリコン層を形
成し、レジストマスクを配した状態、(b)はセルフア
ラインコンタクトが開口した状態である。
【図3】本発明を適用した実施例2で使用する誘導結合
型プラズマエッチング装置の概略断面図である。
【図4】従来のセルフアラインコンタクト開口プロセス
における問題点を説明するための図である。
【符号の説明】
1 半導体基板 2 窒化シリコン層 3 酸化シリコン層 4 レジストマスク 5 コンタクトホール 9 セルフアラインコンタクト 10 ゲート電極エッジの食われ

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 窒化シリコン系材料層上の酸化シリコン
    系材料層の選択ドライエッチングにおいて、 分子内にチオカルボニル基とフッ素原子を有するフッ化
    チオカルボニル化合物を含むエッチングガスを用いて、
    被エッチング基板を室温以下に制御しながらエッチング
    することを特徴とするドライエッチング方法。
  2. 【請求項2】 窒化シリコン系材料層上の酸化シリコン
    系材料層の選択ドライエッチングにおいて、 分子内にチオカルボニル基とフッ素原子を有するフッ化
    チオカルボニル化合物と、N系ガスとを含むエッチング
    ガスを用いて、被エッチング基板を室温以下に制御しな
    がらエッチングすることを特徴とするドライエッチング
    方法。
  3. 【請求項3】 窒化シリコン系材料層上の酸化シリコン
    系材料層の選択ドライエッチングにおいて、 分子内にチオカルボニル基とフッ素原子を有するフッ化
    チオカルボニル化合物と、放電解離条件下でプラズマ中
    に遊離のイオウを放出しうるSF系ガスとを含むエッチ
    ングガスを用いて、被エッチング基板を室温以下に制御
    しながらエッチングすることを特徴とするドライエッチ
    ング方法。
JP6001966A 1994-01-13 1994-01-13 ドライエッチング方法 Pending JPH07211694A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6001966A JPH07211694A (ja) 1994-01-13 1994-01-13 ドライエッチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6001966A JPH07211694A (ja) 1994-01-13 1994-01-13 ドライエッチング方法

Publications (1)

Publication Number Publication Date
JPH07211694A true JPH07211694A (ja) 1995-08-11

Family

ID=11516331

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6001966A Pending JPH07211694A (ja) 1994-01-13 1994-01-13 ドライエッチング方法

Country Status (1)

Country Link
JP (1) JPH07211694A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1048808A (ja) * 1996-05-30 1998-02-20 Hoya Corp フォトマスクの製造方法
JP2008078617A (ja) * 2006-08-25 2008-04-03 Canon Inc 構造体の製造方法
US9773679B2 (en) 2013-09-09 2017-09-26 American Air Liquide, Inc. Method of etching semiconductor structures with etch gas
CN109796981A (zh) * 2017-11-16 2019-05-24 三星电子株式会社 蚀刻气体混合物、图案形成方法和集成电路装置制造方法
WO2019245013A1 (ja) 2018-06-22 2019-12-26 関東電化工業株式会社 硫黄原子を含むガス分子を用いたプラズマエッチング方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1048808A (ja) * 1996-05-30 1998-02-20 Hoya Corp フォトマスクの製造方法
JP2008078617A (ja) * 2006-08-25 2008-04-03 Canon Inc 構造体の製造方法
US9773679B2 (en) 2013-09-09 2017-09-26 American Air Liquide, Inc. Method of etching semiconductor structures with etch gas
US10115600B2 (en) 2013-09-09 2018-10-30 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Method of etching semiconductor structures with etch gas
CN109796981A (zh) * 2017-11-16 2019-05-24 三星电子株式会社 蚀刻气体混合物、图案形成方法和集成电路装置制造方法
CN109796981B (zh) * 2017-11-16 2022-11-22 三星电子株式会社 蚀刻气体混合物、图案形成方法和集成电路装置制造方法
WO2019245013A1 (ja) 2018-06-22 2019-12-26 関東電化工業株式会社 硫黄原子を含むガス分子を用いたプラズマエッチング方法
KR20210023906A (ko) 2018-06-22 2021-03-04 칸토 덴카 코교 가부시키가이샤 황 원자를 함유하는 가스 분자를 사용한 플라즈마 에칭 방법
US11315797B2 (en) 2018-06-22 2022-04-26 Kanto Denka Kogyo Co., Ltd. Plasma etching method using gas molecule containing sulfur atom

Similar Documents

Publication Publication Date Title
US5880035A (en) Dry etching method
JP3259380B2 (ja) 半導体装置の製造方法
US5312518A (en) Dry etching method
US20050106888A1 (en) Method of in-situ damage removal - post O2 dry process
JPH0786244A (ja) ドライエッチング方法
JP3111661B2 (ja) ドライエッチング方法
KR100493486B1 (ko) 개선된 전도층 엣칭방법 및 장치
JPH09191002A (ja) プラズマエッチング方法
JP2002500442A (ja) 半導体デバイスのためのセルフアライメントコンタクト
JP3318801B2 (ja) ドライエッチング方法
JPH1041508A (ja) 半導体装置およびその製造方法
JPH07211694A (ja) ドライエッチング方法
JP3700231B2 (ja) 接続孔の形成方法
KR100252039B1 (ko) 자기정렬 콘택홀 형성방법
JP3329038B2 (ja) ドライエッチング方法
JPH0774147A (ja) ドライエッチング方法およびドライエッチング装置
JP2004500696A (ja) 半導体デバイスのためのセルフアライメントコンタクト
JPH1126578A (ja) 微細接続孔の形成方法
JP3259529B2 (ja) 選択エッチング方法
JPH08293487A (ja) エッチング方法
JP3239460B2 (ja) 接続孔の形成方法
JP3393461B2 (ja) プラズマエッチング方法およびプラズマエッチング装置
JP3348542B2 (ja) シリコン系材料層のパターニング方法
JP2003133255A (ja) 障壁金属層の積層方法
JP2000183027A (ja) 半導体装置の製造方法