JP3393461B2 - プラズマエッチング方法およびプラズマエッチング装置 - Google Patents

プラズマエッチング方法およびプラズマエッチング装置

Info

Publication number
JP3393461B2
JP3393461B2 JP24192695A JP24192695A JP3393461B2 JP 3393461 B2 JP3393461 B2 JP 3393461B2 JP 24192695 A JP24192695 A JP 24192695A JP 24192695 A JP24192695 A JP 24192695A JP 3393461 B2 JP3393461 B2 JP 3393461B2
Authority
JP
Japan
Prior art keywords
etching
gas
plasma
etched
conductive material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP24192695A
Other languages
English (en)
Other versions
JPH0982691A (ja
Inventor
哲也 辰巳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP24192695A priority Critical patent/JP3393461B2/ja
Publication of JPH0982691A publication Critical patent/JPH0982691A/ja
Application granted granted Critical
Publication of JP3393461B2 publication Critical patent/JP3393461B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Plasma Technology (AREA)
  • ing And Chemical Polishing (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置のゲート
電極や内部配線等をパターニングする際に用いるプラズ
マエッチング方法およびプラズマエッチング装置に関
し、さらに詳しくは、加工寸法の寸法変換差が少なく、
加工形状に優れた微細幅のゲート電極や内部配線等をパ
ターニングするプラズマエッチング方法およびプラズマ
エッチング装置に関する。
【0002】
【従来の技術】LSI等の半導体装置のゲート電極・配
線材料としては、従来より多結晶シリコンが汎用されて
きた。近年、半導体装置のデザインルールがハーフミク
ロンからサブクォータミクロンのレベルへと微細化され
つつあり、かつ高集積メモリ装置等、デバイスの高速化
への要求が高まるにつれ、多結晶シリコンより約1桁低
い抵抗値を持つ、高融点金属シリサイドが用いられるよ
うになりつつある。高融点金属シリサイドを用いてゲー
ト電極・配線を形成する場合には、高融点金属シリサイ
ド層単独で用いられる場合もあるが、デバイス特性や信
頼性に影響を与え易いゲート絶縁膜との界面特性を考慮
して、まずゲート絶縁膜上に従来より実績のある不純物
含有多結晶シリコン層を形成し、この上部に高融点金属
シリサイド層を積層する場合が多い。かかる積層構造は
ポリサイドと総称される。高融点金属シリサイドとして
はタングステンシリサイド(WSix )が一般的であ
り、このWSix を有するポリサイドを特にタングステ
ンポリサイド(Wポリサイド)と称する。
【0003】高融点金属シリサイド層やポリサイド層を
プラズマエッチングしてゲート電極・配線を形成するプ
ロセスにおいては、Cl系ガスやBr系ガス等、F系ガ
ス以外のハロゲン系ガスを採用し、高選択比の異方性加
工を施すことが一般的となりつつある。F系ガスを採用
する場合には、エッチングレートに優れるものの、反応
性の高いF*(Fラジカル)によるサイドエッチングを
防止するために、CF系ポリマ等による側壁保護膜を厚
く形成する必要があり、寸法変換差やパーティクル汚染
の問題が避けられず、また下地ゲート酸化膜とのエッチ
ング選択比が好ましくないためである。とりわけサブク
オータμmのデザインルールのゲート電極・配線加工に
おいては、異方性を保ちつつ超高選択比を達成できるプ
ラズマエッチング方法および装置が必要である。これに
対し、近年ではCl系ガスによる高密度プラズマエッチ
ングが主流となりつつあり、多結晶シリコンの場合に
は、下地のSiO2 に対し30を超える選択比が達成で
きるようになっている。
【0004】Cl系ガスを用いたWポリサイド層のプラ
ズマエッチングは、通常Cl2 /O2 混合ガスが用いら
れる。この場合には、Cl* ラジカルおよびO* ラジカ
ルによるエッチングの反応生成物として、Wポリサイド
の構成 元素であるWおよびSiの塩化物(WClx
よびSiClx )、もしくはオキシ塩化物(WOClx
およびSiOClx )等が形成される。
【0005】これらの反応生成物のうち、比較的大きい
蒸気圧を有するWOClx およびSiClx はイオン入
射にアシストされる形で気化除去され、エッチングが進
行する一方、比較的小さい蒸気圧を有するWClx およ
びSiOClx は、エッチング中にイオン入射の少ない
パターン側面に堆積し、側壁保護膜となって異方性加工
に寄与する。Wの代表的な反応生成物であるWOCl4
およびWCl6 の沸点はCRC Handbook o
f Chemistry and Phisics 7
5th.Edition(1994、CRC Pres
s)によれば次の値が報告されている。 WOCl4 227.5℃ WCl6 346.7℃ このように、WCl6 はWOCl4 に比較して沸点が1
00℃以上高いので、被エッチング基板温度が低いか、
あるいは被エッチング基板上の酸素系化学種の量が不足
する場合には非常に厚い側壁保護膜を形成する。この傾
向は、Cl系ガス以外のハロゲン系ガスを用いた場合も
同様である。したがって、フッ素系化学種以外のハロゲ
ン系化学種を発生しうるガスと、酸素系化学種を発生し
うるガスとの混合ガスにより高融点金属を含む配線層を
プラズマエッチングする配線形成方法においては、エッ
チング反応生成物中のオキシハロゲン化物の生成割合を
制御することが重要なエッチングパラメータとなる。
【0006】ところで、米国半導体工業会(SIA)が
まとめた2010年までの半導体技術ロードマップによ
れば、0.13μm世代のゲート電極加工に許容される
寸法変換差(CD Loss; Critical D
imension Loss)は13nm以下すなわち
10%以下とされている。実際のプロセスでは、レジス
トパターン寸法の変動と、エッチング時の寸法変換差と
の和がこの値を満足させることが必要であるから、個々
のプロセスでは10nm以下の制御性が求められる。寸
法変換差が過大となると、配線抵抗の変動やマイグレー
ション耐性の劣化等、半導体装置の信頼性や均一性が低
下する。これに対し、前述のWClx 等高融点金属ハロ
ゲン化物が堆積して形成される側壁保護膜の厚さは、5
nm〜50nmと無視できないレベルにある。したがっ
てこの側壁保護膜の厚さに起因する寸法変換差が発生
し、高集積度半導体装置の製造プロセスにおける大きな
障害となる。
【0007】先述したように、Cl系ガスを用いたゲー
ト電極エッチングにおいては、主としてSiClx 、W
Clx あるいはこれらの酸化物からなる反応生成物の堆
積を側壁保護膜として用いているため、原則的にはこれ
らの堆積物の厚さの分だけ、ゲート電極幅は太くなる。
すなわち寸法変換差は正の値をとり、CDゲインとな
る。
【0008】したがって異なる被エッチング基板ごと、
あるいは1枚の被エッチング基板内において、側壁保護
膜の厚さをいかに均等に制御するかが重要な技術課題で
ある。しかし本発明者らの検討によれば、パターン側面
に付着する反応生成物の量は、プラズマエッチング条件
を一定にしても、 (1)被エッチング層がエッチングマスクから露出する
開口面積率 すなわち、(1−レジストパターンの被覆面積率) (2)レジストパターンの側面が被エッチング層となす
角度 すなわち、エッチングマスクのテーパ角度 により大きく変動することが明らかとなっている。
【0009】まず(1)の問題を図6(a)〜(b)を
参照して説明する。同図は半導体基板1上のゲート絶縁
膜2上に形成された多結晶シリコン層3および高融点金
属シリサイド層4からなる高融点金属ポリサイド層5
を、エッチングマスク6をマスクとしてプラズマエッチ
ングしている状態を示している。このうち図6(a)は
ラインアンドスペースパターン近傍を示し、エッチング
マスク6の被覆面積率が高く、被エッチング層である高
融点金属ポリサイド層5表面がエッチングマスク6から
露出する開口面積率は例えば20%以下である。また図
6(b)は孤立パターン近傍を示し、被エッチング層が
露出する開口面積率は例えば70%以上である。
【0010】図6(a)〜(b)においてはともに、黒
矢印は反応生成物8が被エッチング基板上から除去され
る様子を示し、破線矢印は反応生成物8がプラズマ中で
再解離した再解離生成物9が被エッチング基板上に堆積
する様子を示している。符号7は側壁保護膜であり、反
応生成物8や再解離生成物9の1部がイオン入射の少な
いパターン側面に付着して形成されるものである。特に
高密度プラズマエッチング装置においては、プラズマ中
での再解離生成物9の量が多いので、再解離生成物9の
堆積が占める割合が大きい。
【0011】図6(a)から明らかなように、被エッチ
ング層が露出する開口面積率が小さい場合には、反応生
成物8の発生量は少ないので、再解離生成物9の堆積量
も少く、側壁保護膜7の厚さは薄い。したがって、寸法
変換差により被エッチング層のパターン幅が拡がる傾向
は少なく、場合によっては側壁保護膜7の堆積が不足し
てサイドエッチングやノッチングが入る場合もありう
る。また図6(b)のように被エッチング層の露出面積
率が大きい場合には、反応生成物8の発生量が多く、再
解離生成物9の堆積量が多いので、側壁保護膜7は厚く
形成される。したがって、寸法変換差により被エッチン
グ層のパターン幅が拡がる傾向がある。ここでゲート電
極エッチングにおける寸法変換差は、エッチングマスク
の最大幅と、パターニング終了後のゲート電極とゲート
絶縁膜の界面、すなわちゲート電極底面でのゲート電極
幅との寸法差によって定義される量である。
【0012】つぎに(2)のエッチングマスクのテーパ
角度の問題を図7(a)〜(b)を参照して説明する。
エッチングマスクのテーパ角度は、エッチングマスクの
内側面が被エッチング層となす角度θと定義する。同図
は図7と同様の被エッチング基板のうちの、1個のレジ
ストパターン7部分のみを示している。図7(a)は特
にエッチングマスク6の側面と被エッチング層である高
融点金属ポリサイド層5表面がなす角度θが90°以上
の逆テーパ形状となっている。この場合にはエッチング
マスク6の側面に付着した側壁保護膜7は、この部分へ
のイオン入射が少ないためスパッタ除去されず、過度に
厚く堆積する傾向がある。したがって、高融点金属ポリ
サイド層5からなるゲート電極には、図7(b)に示す
ように正の寸法変換差が発生する。エッチングマスク6
の側面と被エッチング層である高融点金属ポリサイド層
5表面がなす角度θが90°未満の順テーパ形状の場合
にはこの逆で、図示はしないがエッチングマスク6の側
面に付着した側壁保護膜7は、この部分へのイオン入射
が多いため直ちにスパッタ除去され、極端に薄く堆積す
るかあるいは全く堆積しない傾向がある。したがって、
高融点金属ポリサイド層5からなるゲート電極にはサイ
ドエッチングが入り、負の寸法変換差が発生する。
【0013】このように、プラズマエッチング条件を一
定に保持しても、被エッチング層の露出面積率やエッチ
ングマスクのテーパ角度により寸法変換差が変動する問
題がある。これは現状のプラズマエッチング装置あるい
はプラズマエッチング方法では避けることができない問
題であり、とりわけ異なる種類の被エッチング基板をシ
リアルに処理する場合には不都合であった。
【0014】
【発明が解決しようとする課題】本発明は上述した従来
のプラズマエッチング方法およびプラズマエッチング装
置に付随する諸問題点を解決することをその目的とす
る。すなわち本発明の課題は、半導体製造プロセスにお
ける最小デザインルールが適用される微小ゲート電極加
工等において、エッチングマスク被覆率すなわち被エッ
チング層の露出面積率や、エッチングマスクのテーパ角
度によらず、寸法変換差を10%以下の許容値内に止
め、被エッチング基板ごとの寸法変換差のばらつきを抑
制しうるプラズマエッチング方法およびプラズマエッチ
ング装置を提供することである。
【0015】
【課題を解決するための手段】本発明の配線形成方法
は、上述の課題を解決するために提案するものである。
すなわち請求項1の発明は、シリコンを含む導電材料層
上に形成されたエッチングマスクを有する被エッチング
基板を、ハロゲン系ガスを含むエッチングガスによりエ
ッチングチャンバ内においてエッチングするとともに、
このシリコンを含む導電材料とハロゲン系ガスとの反応
生成物、およびこの反応生成物の再解離生成物のうちの
少なくともいずれか一方を被エッチング基板上に堆積し
ながら、シリコンを含む導電材料層をパターニングする
プラズマエッチング方法において、エッチングマスクの
側面が前記シリコンを含む導電材料層となす角度によ
り、エッチングチャンバ内の前記エッチングガスの滞留
時間を制御することを特徴とするものである。すなわ
ち、エッチングマスクの内側面がシリコンを含む導電材
料層となす角度が90°以上(逆テーパ形状)の場合に
は、エッチングマスクの内側面が前記シリコンを含む導
電材料層となす角度が90°未満(順テーパ形状)の場
合に比較して、エッチングチャンバ内のエッチングガス
の滞留時間を短く制御することを特徴とする。
【0016】つぎに本発明のプラズマエッチング装置す
なわち請求項7の発明は、シリコンを含む導電材料層上
に形成されたエッチングマスクを有する被エッチング基
板を、ハロゲン系ガスを含むエッチングガスによりエッ
チングチャンバ内においてエッチングするとともに、こ
のシリコンを含む導電材料とハロゲン系ガスとの反応生
成物、およびこの反応生成物の再解離生成物の少なくと
いずれか一方を被エッチング基板上に堆積しながら、
シリコンを含む導電材料層をパターニングするプラズマ
エッチング装置において、エッチングマスクの側面が前
記シリコンを含む導電材料層となす角度と寸法変換差の
相関を記憶する記憶手段エッチングマスクの側面が前
記シリコンを含む導電材料層となす角度データを入力す
る入力手段、 エッチングマスクの側面がシリコンを含む
導電材料層となす角度データの入力値に基づき、エッチ
ングチャンバ内の前記エッチングガスの滞留時間を制御
する制御手段、とを有することを特徴とするものであ
る。
【0017】本発明のプラズマエッチング方法およびプ
ラズマエッチング装置の好ましい実施態様においては、
シリコンを含む導電材料は、非単結晶シリコン、高融点
金属シリサイドおよび高融点金属ポリサイドのうちのい
ずれか1種であることが望ましい。かかる材料からなる
ゲート電極材料層をパターニングする場合において、本
発明のプラズマエッチング方法およびプラズマエッチン
グ装置を好ましく適用することができる。なお非単結晶
シリコンとは、非晶質シリコンおよび多結晶シリコンの
両方を意味する。
【0018】また本発明のプラズマエッチング方法およ
びプラズマエッチング装置の好ましい実施態様において
は、エッチングガスの滞留時間は、エッチングチャンバ
内を排気する真空ポンプの排気速度により制御すること
が望ましい。より具体的な実施態様においては、エッチ
ングガスの滞留時間は、エッチングチャンバ内を排気す
る真空ポンプとエッチングチャンバとの間に介在する、
コンダクタンスバルブの開閉度により制御することが望
ましい。
【0019】さらに本発明のプラズマエッチング方法お
よびプラズマエッチング装置の好ましい実施態様におい
ては、エッチングチャンバ内におけるプラズマ密度は、
1×1010 /cm3 以上1×1014 /cm3 未満であ
る場合に好ましく適用することができる。かかる高密度
プラズマ雰囲気においては、1×1010 /cm3 未満
のプラズマ密度を使用する通常の平行平板型エッチング
等に比較して、反応生成物の再解離が優勢であるため、
再解離生成物の被エッチング基板上への堆積が多いため
である。なおECRプラズマ、誘導結合プラズマおよび
ヘリコン波プラズマ等の高密度プラズマエッチング装置
の主な稼働真空度域である10-1Pa台においては、1
×1013 /cm3 台が実質的なプラズマ密度の上限で
ある。
【0020】本発明のプラズマエッチング方法の骨子
は、正の寸法変換差が発生しやすい被エッチング基板条
件、すなわちエッチングマスクが逆テーパ形状である場
合には、エッチングチャンバ内のエッチングガスの滞留
時間を短く、すなわち排気速度を大きく設定する点にあ
る。かかる条件設定により、反応生成物あるいは反応生
成物がプラズマ中で解離した再解離生成物の被エッチン
グ基板上への堆積量を減らし、すなわち側壁保護膜の厚
さを薄くし、正の寸法変換差を低減することが可能とな
る。逆に負の寸法変換差が発生しやすい被エッチング基
板条件、すなわちエッチングマスクが順テーパ形状であ
る場合には、エッチングチャンバ内のエッチングガスの
滞留時間を長く、すなわち排気速度を小さく設定する点
にある。かかる条件設定により、反応生成物あるいは反
応生成物がプラズマ中で解離した再解離生成物の被エッ
チング基板上への堆積量を増やし、すなわち側壁保護膜
の厚さを厚くし、負の寸法変換差を低減することが可能
となる。
【0021】実際には、エッチングマスクのテーパ角度
が異なる各種被エッチング基板について、寸法変換差と
エッチングガスの滞留時間あるいは排気速度の相関を求
めておき、このデータに基づき寸法変換差が10%以下
となるエッチングガスの滞留時間あるいは排気速度を設
定すればよい。
【0022】被エッチング層の開口面積率と、エッチン
グガスの滞留時間あるいは排気速度と、寸法変換差の関
係を図4のグラフに示す。同図の斜線を施した部分は、
寸法変換差が10%以内に収まる領域である。また正の
寸法変換差が生じる領域を+で、負の寸法変換差が発生
する領域を−の記号で示す。斜線を施した領域を超えて
正の寸法変換差が発生する場合にはエッチングガスの滞
留時間を短く設定すればよく、またこの領域を超えて負
の寸法変換差が派生する場合にはエッチングガスの滞留
時間を長く設定すればよいことが判る。
【0023】エッチングマスクのテーパ角度と、エッチ
ングガスの滞留時間あるいは排気速度と、寸法変換差の
関係を図5のグラフに示す。同図の斜線を施した部分
は、寸法変換差が10%以内に収まる領域である。この
領域を超えて正の寸法変換差が発生する場合にはエッチ
ングガスの滞留時間を短く設定すればよく、またこの領
域を超えて負の寸法変換差が派生する場合にはエッチン
グガスの滞留時間を長く設定すればよいことが判る。な
お図4および図5において、エッチングガスの滞留時間
あるいは排気速度を示す横軸は任意単位としてあるが、
これらはエッチング装置により変動するツーリングファ
クタであるので、個々のエッチング装置につきかかる相
関データを予め求めておくことは必要である。
【0024】本発明のプラズマエッチング装置は、エッ
チングマスクのテーパ角度と寸法変換差の相関等を予め
マイクロコンピュータ等の記憶手段に入力しておく。被
エッチング基板は各ロット毎にエッチングマスクのテー
パ角度は一定であるから、各ロット毎にこれら既知デー
タを入力する。そしてこれら記憶データおよび各ロット
毎の既知データに基づき、同じくマイクロコンピュータ
等の制御手段によりエッチングガスの滞留時間を最適値
に制御し、寸法変換差を10%以内に収めることが可能
となるのである。
【0025】なお本明細書中におけるエッチングマスク
とは、レジストマスク、多層レジストマスク、SiO2
等の無機系マスクを含むものである。またパターニング
されつつあるシリコンを含む導電材料層も、広義の意味
のエッチングマスクに含めるものとする。
【0026】
【実施例】以下、本発明の具体的実施例につき添付図面
を参照しつつ説明する。なお実施例の説明で参照する図
面中で、前述の説明で参照した図中の構成要素部分と同
様の構成要素部分には同じ参照符号を付すものとする。
最初に、以下の実施例で採用したプラズマエッチング装
置である基板バイアス印加型ECRプラズマエッチング
装置の構成例につき、図2に示す概略断面図を参照して
説明する。被エッチング基板11を載置するとともにR
F電源に接続された基板ステージ12を内部に配設した
エッチングチャンバ15には、マイクロ波導波管13と
マイクロ波導入窓14を経由して、図示しないマグネト
ロンで発生した2.45GHzのマイクロ波を導入す
る。エッチングチャンバ16側面にはソレノイドコイル
16が配設されており、これにより励起される0.08
75Tの磁界とマイクロ波との相互作用によりエッチン
グチャンバ15内に高密度のECRプラズマが生成され
る。本プラズマエッチング装置の排気系は、例えば50
00l/minの大容量真空ポンプ18とコンダクタン
スバルブ17を有する。符号19は記憶手段および制御
手段としてのコンピュータである。記憶手段には、先述
した図4および図5に示す被エッチング層の開口面積率
やレジストパターンのテーパ角度と寸法変換差、エッチ
ングガスの滞留時間、排気速度等の各相関関係データが
入力されている。また制御手段は、この相関関係と被エ
ッチング基板11の開口面積率やレジストパターンのテ
ーパ角度情報の入力値とに基づき、コンダクタンスバル
ブ17の開度を制御し、エッチングガスの滞留時間すな
わち排気速度を最適値に設定することが可能である。な
お同図では、エッチングガス導入ノズルやマスフローコ
ントローラ等の細部は図示を省略する。
【0027】実施例1 本実施例は、ゲート電極およびここから延在する配線材
料としてのWポリサイド層上にエッチングマスクが形成
された被エッチング基板をプラズマエッチングしてパタ
ーニングした例であり、これを図1(a)〜(b)を参
照して説明する。被エッチング基板は図1(a)に示す
ように、シリコン等の半導体基板1上のゲート絶縁膜2
上にn+ 多結晶シリコン層3およびWSix からなる高
融点金属シリサイド層4が積層された高融点金属ポリサ
イド層5が形成され、さらにネガ型化学増幅系レジスト
(シプレー社製SAL−601)等のエキシマレーザ対
応のレジスト材料からなるエッチングマスク6が形成さ
れたものである。本被エッチング基板の被エッチング層
の露出開口面積率は90%、エッチングマスク6のテー
パ角度が91°、そしてレジストパターンの最大幅は
0.13μmである。
【0028】この被エッチング基板を通常のプラズマエ
ッチング条件、すなわちコンダクタンスバルブ17の開
度を50%、エッチングガスの滞留時間を0.035s
ecに設定してエッチングすると、反応生成物およびそ
の再解離生成物が過剰に被エッチング基板上に堆積する
結果、高融点金属ポリサイド層パターンは0.1μmも
太り、正の寸法変換差が発生する。
【0029】そこで本実施例ではコンダクタンスバルブ
17の開度を95%とし、排気速度を高め、エッチング
ガスの滞留時間を0.03sec以下とし、一例として
下記プラズマエッチング条件により高融点金属ポリサイ
ド層5をプラズマエッチングした。 Cl2 300 sccm O2 20 sccm ガス圧力 0.4 Pa マイクロ波電力 1000 W(2.45MHz) 基板バイアス電力 50 W(800kHz) 基板温度 20 ℃ プラズマエッチング終了後の被エッチング基板の状態を
図1(b)に示す。本エッチング条件の採用により、孤
立ラインパターン部分での寸法変換差は±0.01μ
m、ラインアンドスペースパターン部分でのそれは±
0.005μmといずれも10%以内を達成できた。こ
れは排気速度の増大すなわちエッチングガスの滞留時間
の減少にともない、反応生成物WClx やSiOClx
等、およびこれらの再解離生成物の堆積が半減以下とな
り、側壁保護膜7の厚さが減少したためであり、これに
より寸法変換差の絶対値およびその偏差を抑制すること
が可能となったためである。なお本エッチング条件は、
例えば88°の順テーパ角度のレジストパターンを有
し、被エッチング層の開口面積率がほぼ100%の被エ
ッチング基板、すなわち全面エッチバックに近い状態で
のパターニングにおいても寸法変換差の低減に寄与する
ことができる。
【0030】実施例2 本実施例は前実施例と同じくゲート電極およびここから
延在する配線材料としてのWポリサイド層上にレジスト
パターンが形成された被エッチング基板をプラズマエッ
チングしてパターニングした例であり、これを図2
(a)〜(b)を参照して説明する。被エッチング基板
は図2(a)に示すように、シリコン等の半導体基板1
上のゲート酸化膜2上にn+ 多結晶シリコン層3および
WSix からなる高融点金属シリサイド層4が積層され
た高融点金属ポリサイド層5が形成され、さらにネガ型
化学増幅系レジスト(シプレー社製SAL−601)等
のエキシマレーザ対応のレジストによるエッチングマス
ク6が形成されたものである。本被エッチング基板の被
エッチング層の露出開口面積率は5%、エッチングマス
ク6のテーパ角度が86°の順テーパ、エッチングマス
ク6の最大幅は0.13μmである。
【0031】この被エッチング基板はエッチング反応生
成物の発生量が少ないことと、エッチングマスク6側面
への堆積物のスパッタ除去が進みやすい状態であるた
め、側壁保護膜の厚さは極端に少なくなる。このため、
通常のプラズマエッチング条件、すなわちコンダクタン
スバルブ17の開度を50%、エッチングガスの滞留時
間を0.035secに設定してエッチングすると、高
融点金属ポリサイド層パターンには負の寸法変換差やサ
イドエッチング、ノッチングが発生する。
【0032】そこで本実施例ではコンダクタンスバルブ
17の開度を20%とし、排気速度を下げ、エッチング
ガスの滞留時間を0.05sec以上に設定し、一例と
して下記プラズマエッチング条件により高融点金属ポリ
サイド層5をプラズマエッチングした。 Cl2 75 sccm O2 5 sccm ガス圧力 0.4 Pa マイクロ波電力 850 W(2.45MHz) 基板バイアス電力 50 W(800kHz) 基板温度 20 ℃ プラズマエッチング終了後の被エッチング基板の状態を
図2(b)に示す。本エッチング条件の採用により、孤
立ラインパターン部分での寸法変換差は±0.01μ
m、ラインアンドスペースパターン部分でのそれは±
0.005μmといずれも10%以内を達成できた。こ
れは排気速度の低下すなわちエッチングガスの滞留時間
の長間化にともない、反応生成物WClx やSiOCl
x 等、およびこれらの再解離生成物の堆積が増加し、側
壁保護膜7の厚さが増加したためであり、これにより寸
法変換差の絶対値およびその偏差を抑制することが可能
となったためである。
【0033】以上、本発明を2種の実施例により説明し
たが、本発明はこれら実施例に何ら限定されるものでは
ない。
【0034】例えば、高融点金属を含む配線層としてW
ポリサイド層のパターニングを例示したが、WSix
の高融点金属シリサイド層や多結晶シリコン層、非晶質
シリコン層のパターニングであってもよい。また高融点
金属シリサイドとして、WSix 以外にMo、Ta、T
i等のシリサイド等に広く適用することができる。高融
点金属ポリサイド層の下層としては多結晶シリコンを用
いるのが通常であるが、本出願人が先に出願した特開昭
63−163号公報で開示したように、非晶質シリコン
を用いてもよい。非晶質シリコンのエッチング特性は多
結晶シリコンとほぼ同一である。この非晶質シリコン
も、MOSFETのゲート電極・配線として最終的に機
能する段階では、注入不純物の活性化熱処理工程等によ
り多結晶シリコンに変換されるので、ポリサイド構造と
なる。
【0035】またフッ素系化学種以外のハロゲン系ガス
として、Cl2 を例示したが他のCl系ガスを用いても
よい。またHBrやBr2 のようなBr系ガスや、HI
のようなI系ガスを用いてもよい。これらハロゲン系ガ
スとともにO2 ガスを併用したが、ハロゲン系ガス単独
でもよくNOx 系ガスやCOx 系ガス、H2 O等との混
合ガスや、適宜He等の希ガスを添加してもよい。
【0036】その他エッチング装置や被エッチング基板
構造等、本発明の技術的思想の範囲内で適宜変更するこ
とが可能である。
【0037】
【発明の効果】以上の説明から明らかなように、本発明
のプラズマエッチング方法およびプラズマエッチング装
置によれば、エッチングマスクのテーパ角度によらず、
寸法変換差を10%以内の許容値内に止め、被エッチン
グ基板ごとの寸法変換差を低減することが可能となる。
【0038】また本発明のプラズマエッチング方法およ
びプラズマエッチング装置によれば、最小デザインルー
ルが適用される微小ゲート電極加工において、ゲート電
極幅の寸法変換差を制御し、均一性、信頼性にすぐれた
半導体装置を提供することが可能となる。
【図面の簡単な説明】
【図1】本発明を適用した実施例1を、その工程順に説
明する概略断面図であり、(a)は下地ゲート絶縁膜上
に多結晶シリコン層と高融点金属シリサイド層からなる
高融点金属ポリサイド層を形成し、さらに逆テーパ形状
のエッチングマスクを形成した状態であり、(b)は高
融点金属ポリサイド層からなる配線のパターニングが終
了した状態である。
【図2】本発明を適用した実施例2を、その工程順に説
明する概略断面図であり、(a)は下地ゲート絶縁膜上
に多結晶シリコン層と高融点金属シリサイド層からなる
高融点金属ポリサイド層を形成し、さらに順テーパ形状
のエッチングマスクを形成した状態であり、(b)は高
融点金属ポリサイド層からなる配線のパターニングが終
了した状態である。
【図3】本発明を適用したプラズマエッチング装置の構
成例を示す、概略断面図である。
【図4】エッチングガスの滞留時間、エッチングマスク
の開口面積率および寸法変換差の相関を示すグラフであ
る。
【図5】エッチングガスの滞留時間、エッチングマスク
のテーパ角度および寸法変換差の相関を示すグラフであ
る。
【図6】高融点金属ポリサイド層をプラズマエッチング
する場合の反応生成物および再解離生成物の状態を示す
概略断面図であり、(a)はラインアンドスペースパタ
ーンを、(b)孤立ラインパターンを示す。
【図7】逆テーパ形状のエッチングマスクにより高融点
金属ポリサイド層をプラズマエッチングする際の概略断
面図であり、(a)は逆テーパ形状のエッチングマスク
を形成した状態、(b)は正の寸法変換差が発生した状
態である。
【符号の説明】
1 半導体基板 2 ゲート絶縁膜 3 多結晶シリコン層 4 高融点金属シリサイド層 5 高融点金属ポリサイド層 6 エッチングマスク θ テーパ角度 7 側壁保護膜 8 反応生成物 9 再解離生成物 11 被エッチング基板 12 基板ステージ 13 マイクロ波導波管 14 マイクロ波導入窓 15 エッチングチャンバ 16 ソレノイドコイル 17 コンダクタンスバルブ 18 真空ポンプ

Claims (11)

    (57)【特許請求の範囲】
  1. 【請求項1】 シリコンを含む導電材料層上に形成され
    たエッチングマスクを有する被エッチング基板を、 ハロゲン系ガスを含むエッチングガスによりエッチング
    チャンバ内においてエッチングするとともに、 前記シリコンを含む導電材料と前記ハロゲン系ガスとの
    反応生成物、および前記反応生成物の再解離生成物のう
    ちの少なくともいずれか一方を被エッチング基板上に堆
    積しながら、 前記シリコンを含む導電材料層をパターニングするプラ
    ズマエッチング方法において、 前記エッチングマスクの側面が前記シリコンを含む導電
    材料層となす角度により、 前記エッチングチャンバ内の前記エッチングガスの滞留
    時間を制御することを特徴とするプラズマエッチング方
    法。
  2. 【請求項2】 エッチングマスクの内側面が前記シリコ
    ンを含む導電材料層となす角度が90°以上の場合に
    は、 前記エッチングマスクの内側面が前記シリコンを含む導
    電材料層となす角度が90°未満の場合に比較して、 エッチングチャンバ内のエッチングガスの滞留時間を短
    く制御することを特徴とする、請求項1記載のプラズマ
    エッチング方法。
  3. 【請求項3】 シリコンを含む導電材料は、非単結晶シ
    リコン、高融点金属シリサイドおよび高融点金属ポリサ
    イドのうちのいずれか1種であることを特徴とする、
    求項1記載のプラズマエッチング方法。
  4. 【請求項4】 エッチングガスの滞留時間は、エッチン
    グチャンバ内を排気する真空ポンプの排気速度により制
    御することを特徴とする、請求項1記載のプラズマエッ
    チング方法。
  5. 【請求項5】 エッチングガスの滞留時間は、エッチン
    グチャンバ内を排気する真空ポンプと、前記エッチング
    チャンバとの間に介在するコンダクタンスバルブの開閉
    度により制御することを特徴とする、請求項1記載のプ
    ラズマエッチング方法。
  6. 【請求項6】 エッチングチャンバ内におけるプラズマ
    密度は、1×1010/cm3 以上1×1014/cm3
    満であることを特徴とする、請求項1記載のプラズマエ
    ッチング方法。
  7. 【請求項7】 シリコンを含む導電材料層上に形成され
    たエッチングマスクを有する被エッチング基板を、 ハロゲン系ガスを含むエッチングガスによりエッチング
    チャンバ内においてエッチングするとともに、 前記シリコンを含む導電材料と前記ハロゲン系ガスとの
    反応生成物、および前記反応生成物の再解離生成物の
    なくともいずれか一方を被エッチング基板上に堆積しな
    がら、 前記シリコンを含む導電材料層をパターニングするプラ
    ズマエッチング装置において、前記エッチングマスクの側面が前記シリコンを含む導電
    材料層となす角度と寸法変換差の相関 を記憶する記憶手
    段、前記エッチングマスクの側面が前記シリコンを含む導電
    材料層となす角度データ を入力する入力手段、前記エッチングマスクの側面が前記シリコンを含む導電
    材料層となす角度データ の入力値に基づき、前記エッチ
    ングチャンバ内の前記エッチングガスの滞留時間を制御
    する制御手段、 とを有することを特徴とするプラズマエッチング装置。
  8. 【請求項8】 シリコンを含む導電材料は、非単結晶シ
    リコン、高融点金属シリサイドおよび高融点金属ポリサ
    イドのうちのいずれか1種であることを特徴とする、
    求項7記載のプラズマエッチング装置。
  9. 【請求項9】 エッチングガスの滞留時間は、エッチン
    グチャンバ内を排気する真空ポンプの排気速度により制
    御することを特徴とする、請求項7記載のプラズマエッ
    チング装置。
  10. 【請求項10】 エッチングガスの滞留時間は、エッチ
    ングチャンバ内を排気する真空ポンプと、前記エッチン
    グチャンバとの間に介在するコンダクタンスバルブの開
    閉度により制御することを特徴とする、請求項7記載の
    プラズマエッチング装置。
  11. 【請求項11】 エッチングチャンバ内におけるプラズ
    マ密度は、1×1010/cm3 以上1×1014/cm3
    未満であることを特徴とする、請求項7記載のプラズマ
    エッチング装置。
JP24192695A 1995-09-20 1995-09-20 プラズマエッチング方法およびプラズマエッチング装置 Expired - Fee Related JP3393461B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24192695A JP3393461B2 (ja) 1995-09-20 1995-09-20 プラズマエッチング方法およびプラズマエッチング装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24192695A JP3393461B2 (ja) 1995-09-20 1995-09-20 プラズマエッチング方法およびプラズマエッチング装置

Publications (2)

Publication Number Publication Date
JPH0982691A JPH0982691A (ja) 1997-03-28
JP3393461B2 true JP3393461B2 (ja) 2003-04-07

Family

ID=17081625

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24192695A Expired - Fee Related JP3393461B2 (ja) 1995-09-20 1995-09-20 プラズマエッチング方法およびプラズマエッチング装置

Country Status (1)

Country Link
JP (1) JP3393461B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001060578A (ja) 1999-08-20 2001-03-06 Nec Corp 真空処理装置
JP4670027B2 (ja) 2000-10-18 2011-04-13 日立協和エンジニアリング株式会社 マグネトロン
JP4278915B2 (ja) * 2002-04-02 2009-06-17 東京エレクトロン株式会社 エッチング方法
JP3816484B2 (ja) 2003-12-15 2006-08-30 日本航空電子工業株式会社 ドライエッチング方法
JP4790649B2 (ja) 2007-03-16 2011-10-12 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JPH0982691A (ja) 1997-03-28

Similar Documents

Publication Publication Date Title
US5188980A (en) Inert gas purge for the multilayer poly gate etching improvement
KR100413894B1 (ko) 플라즈마에칭방법
JP3213803B2 (ja) 高密度プラズマエッチング装置を用いた半導体のスロープコンタクトホール形成方法
EP0473344B1 (en) Process for etching a conductive bi-layer structure
US5514621A (en) Method of etching polysilicon using a thin oxide mask formed on the polysilicon while doping
JP4451934B2 (ja) 導電層をエッチングする方法及び集積回路
US6103631A (en) Method of manufacturing semiconductor device
US5685950A (en) Dry etching method
US6227211B1 (en) Uniformity improvement of high aspect ratio contact by stop layer
JP3348553B2 (ja) 接続孔の形成方法
JP3393461B2 (ja) プラズマエッチング方法およびプラズマエッチング装置
JP2891952B2 (ja) 半導体装置の製造方法
US5968278A (en) High aspect ratio contact
JP3440735B2 (ja) ドライエッチング方法
JPH11186229A (ja) ドライエッチング方法及び半導体装置の製造方法
JPH1041508A (ja) 半導体装置およびその製造方法
JP3208596B2 (ja) ドライエッチング方法
JP3191896B2 (ja) 半導体装置の製造方法
JPH1167766A (ja) 半導体装置の製造方法
Labelle et al. Metal stack etching using a helical resonator plasma
JP3239460B2 (ja) 接続孔の形成方法
US5738752A (en) System and method for plasma etching
JP3362568B2 (ja) 配線形成方法
JP3883247B2 (ja) 半導体装置の製造方法
JP2000183027A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080131

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090131

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100131

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees