JP7434272B2 - ３ｄｎａｎｄエッチング - Google Patents

３ｄｎａｎｄエッチング Download PDF

Info

Publication number
JP7434272B2
JP7434272B2 JP2021503162A JP2021503162A JP7434272B2 JP 7434272 B2 JP7434272 B2 JP 7434272B2 JP 2021503162 A JP2021503162 A JP 2021503162A JP 2021503162 A JP2021503162 A JP 2021503162A JP 7434272 B2 JP7434272 B2 JP 7434272B2
Authority
JP
Japan
Prior art keywords
liner
thickness
etching
gap
film stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021503162A
Other languages
English (en)
Other versions
JP2021531659A (ja
Inventor
シーシー チアン，
プラミット マンナ，
ポー チー，
アビジート マリック，
ルイ チェン，
知彦 北島
ハリー エス． ホワイトセル，
ホイユアン ワン，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2021531659A publication Critical patent/JP2021531659A/ja
Application granted granted Critical
Publication of JP7434272B2 publication Critical patent/JP7434272B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Non-Volatile Memory (AREA)

Description

本開示の実施形態は概して、半導体デバイスに間隙又はフィーチャ（特徴）を形成するためのエッチング方法に関する。より具体的には、本開示の実施形態は、三次元半導体デバイスにワードライン（ｗｏｒｄｌｉｎｅｓ）を形成するためのエッチング方法に関する。
半導体処理業界及びエレクトロニクス処理業界は、製造歩留まりを増大させつつ、表面積が大型化している基板上に堆積される層の均一性を向上させるために、努力を続けている。これらの要因が新たな材料と組み合わされることで、基板面積あたりの回路の集積化の増大が更にもたらされる。回路の集積化が増大するにつれ、層の厚さに関する均一性及びプロセス制御を向上させる必要性も高まる。その結果として、層の物理的特性及び化学的特性に対する制御を維持しつつ、費用対効果の高いやり方で基板上に層を堆積させ、基板上の層をエッチングするために、様々な技術が開発されてきた。
Ｖ－ＮＡＮＤ構造又は３Ｄ－ＮＡＮＤ構造は、フラッシュメモリ応用において使用される。Ｖ－ＮＡＮＤデバイスは、多数のセルがブロック状に配置されている、垂直に積層されたＮＡＮＤ構造物である。ワードラインの形成前の基板は、層状の酸化物積層体である。この層状の酸化物積層体を垂直に通過する間隙又はスリット内に、メモリストリングが形成される。
一般に、３Ｄ ＮＡＮＤ構造物の形成では、膜積層体内に直線的プロファイルをエッチングすることが必要になる。しかし、現行のエッチングプロセスでは、特に厚い膜積層体の場合には、エッチングされた間隙の側壁が損傷されて、膜積層体の中央部で側壁が曲がることになる。これらの間隙は太さが不均一になり、その後に間隙が導電性材料で充填された時に、抵抗の変動がもたらされうる。
エッチングプロセスのローディング効果により、太さが均一な間隙を形成することは困難である。現行のエッチングプロセスは、厚型積層体のエッチング中に間隙の側壁を損傷することが多いので、積層体の中央部又は底部よりも上部において、間隙の太さが不均一になる。この差異は、多くの場合、酸化物積層体の層が増加すると共に、より顕著になる。
したがって、当該技術分野では、三次元構造デバイスにおいて厚さが均一なワードライン間隙を形成するための方法が、必要とされている。
本開示の一又は複数の実施形態は、膜積層体をエッチングする方法を対象としている。この方法は、第１の厚さの膜積層体が表面上に形成された基板を提供することを含む。側壁と底部とを有する実質的に均一な幅の間隙を形成するために、膜積層体は第２の厚さの深さまでエッチングされる。第２の厚さは第１の厚さよりも薄い。間隙の側壁及び底部にライナが堆積される。間隙の底部から、ライナがエッチングされる。間隙の深さを伸ばすために、膜積層体は、ライナに対して第３の厚さの深さまで選択的にエッチングされる。ライナが除去される。
本開示の追加の実施形態も、膜積層体をエッチングする方法を対象としている。この方法は、第１の厚さの膜積層体が表面上に形成された基板を提供することを含む。膜積層体は、交互になった酸化物と窒化物の層を備える。膜積層体上には、パターニングされたハードマスクが形成される。側壁と底部とを有する実質的に均一な幅の間隙を形成するために、膜積層体は、ハードマスクを通して、第２の厚さの深さまでエッチングされる。第２の厚さは第１の厚さよりも薄い。原子層堆積によって、間隙の側壁及び底部に共形ライナが堆積される。共形ライナはホウ素を含む。間隙の底部から、ライナがエッチングされる。間隙の深さを伸ばすために、膜積層体は、ライナに対して第３の厚さの深さまで選択的にエッチングされる。ライナを除去するために、酸化雰囲気下で基板のアニーリングが実施される。
本開示の更なる実施形態は、膜積層体をエッチングする方法を対象としている。この方法は、約３０００ｎｍから約７０００ｎｍの範囲内の第１の厚さの膜積層体が表面上に形成された、基板を提供することを含む。膜積層体は、交互になった酸化物と窒化物の層を備える。膜積層体上には、膜積層体を露出させる開口を有するパターニングされたハードマスクが形成される。
これらの開口は、約１ｎｍから約１００ｎｍの範囲内の幅を有する。側壁と底部とを有する実質的に均一な幅の間隙を形成するために、膜積層体は、ハードマスクを通して、第２の厚さの深さまでエッチングされる。第２の厚さは第１の厚さよりも薄い。原子層堆積によって、間隙の側壁及び底部に、実質的に共形のライナが堆積される。共形ライナはホウ素及び炭素を含む。間隙の底部から、ライナがエッチングされる。間隙の深さを伸ばすために、膜積層体は、ライナに対して第３の厚さの深さまで選択的にエッチングされる。ライナは、蒸気雰囲気下における約５００°Ｃ以上の温度でのアニーリングと、約３００°Ｃから約４００ °Ｃの範囲内の温度での酸素プラズマ灰化とを含むプロセスによって、除去される。
本開示の上述の特徴を詳しく理解しうるように、上記で簡単に要約した本開示のより詳細な説明が、実施形態を参照することによって得られる。一部の実施形態は付随する図面に示されている。しかし、本開示は他の等しく有効な実施形態も許容しうることから、付随する図面はこの開示の典型的な実施形態のみを示しており、したがって、本開示の範囲を限定すると見なすべきではないことに、留意されたい。本書に記載の実施形態は、添付図面の図に、限定ではなく例示のために示されており、添付図面では、類似の参照符号が類似の要素を示している。
本書に記載の一又は複数の実施形態による、膜積層体をエッチングする方法のフロープロセス図を示す。
本開示のいくつかの例示的な実施形態について説明する前に、本開示は以下の説明に明記されている詳細な構成又はプロセスステップに限定されるわけではないことを、理解されたい。本開示は、他の実施形態も可能であり、様々なやり方で実践又は実行されうる。
この明細書及び付随する特許請求の範囲において使用される場合、「基板（ｓｕｂｓｔｒａｔｅ）」という語は、プロセスが作用する表面又は表面の一部分のことを指す。基板に対する言及は、文脈で別様に明示されない限り、基板の一部のみに対する言及でありうることも、当業者には理解されよう。更に、基板への堆積に対する言及は、ベア基板と、一又は複数の膜又はフィーチャが表面上に堆積又は形成された基板との、両方を意味しうる。
本書で使用される場合、「基板」とは、製造プロセス中に表面上に膜処理が実施される任意の基板、又はかかる基板上に形成された任意の材料面のことを指す。例えば、表面上に処理が実施されうる基板表面は、応用に応じて、ケイ素、酸化ケイ素、歪みシリコン、シリコンオンインシュレータ（ＳＯＩ）、炭素がドープされた酸化ケイ素、アモルファスシリコン、ドープされたケイ素、ゲルマニウム、ヒ化ガリウム、ガラス、サファイアといった材料、並びに他の任意の材料（金属、金属窒化物、金属合金、及びその他の導電性材料など）を含む。基板は半導体ウエハを含むが、これに限定されるわけではない。基板は、基板表面を研磨し、エッチングし、還元し、酸化させ、ヒドロキシル化し（又は、化学官能性を付与するためにターゲットの化学部分（ｃｈｅｍｉｃａｌ ｍｏｉｅｔｉｅｓ）を別様に生成若しくはグラフトし）、アニーリングし、かつ／又はベイクするための、前処理プロセスに曝露されることもある。基板の表面自体への直接的な処理に加えて、本開示では、開示している膜処理ステップのいずれもが、より詳細に後述するように、基板上に形成された下層にも実施されうる。「基板表面（ｓｕｂｓｔｒａｔｅ ｓｕｒｆａｃｅ）」という語は、文脈に示されるように、かかる下層を含むことが意図されている。ゆえに、例えば、膜／層又は部分的な膜／層が基板表面上に堆積された場合、新たに堆積された膜／層の露出面が基板表面となる。所与の基板表面が何を含むかは、どのような材料が堆積されるかだけでなく、使用される特定の化学的性質にも左右される。
この明細書及び付随する特許請求の範囲で使用される場合、「前駆体（ｐｒｅｃｕｒｓｏｒ）」、「反応体（ｒｅａｃｔａｎｔ）」、「反応性ガス（ｒｅａｃｔｉｖｅ ｇａｓ）」などの語は、基板表面と反応しうる任意のガス状種を指すために、互換可能に使用される。
本書で使用される場合、「原子層堆積（ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ）」又は「周期的堆積（ｃｙｃｌｉｃａｌ ｄｅｐｏｓｉｔｉｏｎ）」とは、基板表面上に材料の層を堆積させるための、２つ以上の反応性化合物への順次曝露のことを指す。基板又は基板の一部分は、処理チャンバの一反応ゾーンに導入される２つ以上の反応性化合物に、別々に曝露される。時間領域ＡＬＤプロセスでは、各化合物が、基板表面に付着しかつ／又は基板表面上で反応してから、処理チャンバからパージされることを可能にするために、各反応性化合物への曝露が時間遅延によって分離される。これらの反応性化合物は基板を順次曝露すると言われる。空間ＡＬＤプロセスでは、基板上の所与の点のいずれもが、実質的に、１を上回る数の反応性化合物に同時に曝露されないように、基板表面又は基板表面上の材料の別々の部分が２つ以上の反応性化合物に同時に曝露される。この明細書及び付随する特許請求の範囲で使用される場合、このように使用される「実質的に（ｓｕｂｓｔａｎｔｉａｌｌｙ）」という語は、当業者には理解されるように、基板の小さな部分が複数の反応性ガスに（拡散により）同時に曝露されうる可能性はあるが、この同時曝露は意図的ではないことを意味する。
時間領域ＡＬＤプロセスの一態様では、第１反応性ガス（すなわち、第１前駆体又は化合物Ａ）が反応ゾーン内にパルス供給された後に、第１時間遅延が発生する。次に、第２前駆体又は化合物Ｂが反応ゾーン内にパルス供給された後に、第２遅延が発生する。各時間遅延において、反応ゾーンをパージするか、又は、残留している反応性化合物若しくは反応副生成物があればそれを反応ゾーンから別様に除去するために、パージガス（アルゴンなど）が処理チャンバに導入される。あるいは、反応性化合物のパルス供給間の時間遅延中にパージガスだけが流れるように、堆積プロセス全体を通じてパージガスが連続的に流れることもある。反応性化合物は、基板表面上に望ましい膜又は膜厚が形成されるまで、交互にパルス供給される。どちらの場合であっても、化合物Ａ、パージガス、化合物Ｂ、そしてパージガスをパルス供給するＡＬＤプロセスが１サイクルである。サイクルは、化合物Ａと化合物Ｂのいずれかで始まってよく、所定の厚さを有する膜が実現されるまで、サイクルのそれぞれの段階が継続されうる。
空間ＡＬＤプロセスの一実施形態では、第１反応性ガスと第２反応性ガス（例えば窒素ガス）は、反応ゾーンに同時に供給されるが、不活性ガスカーテン及び／又は真空カーテンによって分離される。基板は、基板上の所与の点のいずれもが第１反応性ガスと第２反応性ガスとに曝露されるように、ガス供給装置に対して動かされる。
本開示の実施形態は、膜積層体をエッチングする方法であって、均一な幅の間隙を提供する方法を、有利に提供する。理論に縛られるわけではないが、エッチングを浅くし、保護ライナを使用することにより、側壁の損傷が少なく、膜積層体を通る間隙の幅が均一になるプロセスがもたらされると考えられている。
本書で使用される場合、「実質的に均一（ｓｕｂｓｔａｎｔｉａｌｌｙ ｕｎｉｆｏｒｍ）」な幅の間隙とは、全体を通じて（例えば、間隙の上部、中央部、及び底部において）幅がほぼ同じ間隙のことを指す。理論に縛られるわけではないが、厳密に均一な幅の間隙の実現はより困難であることが前提とされる。したがって、実質的に均一な幅の間隙とは、幅が約１０％、５％、２％、１％又は０．５％以下しか変動しない間隙である。
本書で使用される場合、「実質的に共形」のライナとは、厚さが全体を通じて（例えば、側壁の上部、中央部、及び底部、並びに間隙の底部において）ほぼ同じライナのことを指す。実質的に共形のライナは、厚さが約１０％、５％、２％、１％又は０．５％以下しか変動しない。
本書で使用される場合、「実質的に指向性の（ｓｕｂｓｔａｎｔｉａｌｌｙ ｄｉｒｅｃｔｉｏｎａｌ）」エッチングプロセスとは、一方向において、別の方向よりも多量の材料を除去する（例えば、垂直トレンチの側壁をエッチングせずに膜積層体から垂直トレンチを除去する）プロセスのことを指す。実質的に指向性のプロセスは、第１の方向では、第１の方向に対して直角な第２の方向で材料が除去されるよりも、１０倍、２０倍、５０倍、又は１００倍速い速度で、材料を選好的に除去する。
図１は、本開示の一又は複数の実施形態による、膜積層体をエッチングする方法１００のフロー図を示している。図１を参照するに、方法１００は、膜積層体２２０が表面上に形成された基板２１０から始まる。膜積層体２２０は、複数の層２２０ａ、２２０ｂで構成される。一部の実施形態では、複数の層２２０ａ、２２０ｂは、膜積層体２２０内で交互になっている。一部の実施形態では、膜積層体２２０は、交互になった層を２つ以上備える一部の実施形態では、膜積層体２２０は、約２層から約５００層の範囲内、約２０層から約２００層の範囲内、約５０層から約１５０層の範囲内、約８０層から約１５０層の範囲内、又は約１００層から約１２０層の範囲内の、いくつかの層を備える。
基板２１０上に形成された膜積層体２２０は、厚さＤ１（第１の厚さとも称される）を有する。一部の実施形態では、第１の厚さは、約３０００ｎｍから約７０００ｎｍの範囲内である。個々の層はそれぞれ、個別の厚さを有する。一部の実施形態では、この個別の厚さは、約１００Åから約３０００Åの範囲内、約１００Å～約５００Å、又は約５００Åから約３０００Åの範囲内である。
一部の実施形態では、膜積層体２２０は、交互になった酸化物と窒化物の層を備える。一部の実施形態では、膜積層体２２０は、交互になった酸化物とポリシリコンの層の積層体を含む。
一部の実施形態では、工程１１０において、膜積層体２２０上にパターニングされたハードマスク２３０が形成される。パターニングされたハードマスク２３０は、任意の好適なプロセスによって形成されうる。一部の実施形態では、パターニングされたハードマスク２３０は、ブランケットハードマスクとして形成され、その後、パターニングされたハードマスク２３０が形成されるようエッチングされる。一部の実施形態では、パターニングされたハードマスク２３０は、パターン（例えばパターンプリント）を有するハードマスクとして堆積される。一部の実施形態では、工程１１０は実施されず、方法１００は、膜積層体２２０上のパターニングされたハードマスク２３０から始まる。
パターニングされたハードマスク２３０は、膜積層体２２０を部分的に露出させる開口２３５を有する。一部の実施形態では、開口２３５は、約１ ｎｍから約１００ｎｍ、約２ ｎｍから約８０ｎｍ、約３ ｎｍから約７５ｎｍ、約４ｎｍから約５０ｎｍ、又は約５ｎｍから約５０ｎｍの範囲内の幅を有する。
工程１２０において、膜積層体２２０は、第２の厚さＤ２の深さまでエッチングされる。第２の厚さＤ２は第１の厚さＤ１よりも薄い。換言すると、工程１２０におけるエッチングプロセスでは、膜積層体２２０全体がエッチングされるわけではない。工程１２０のエッチングプロセスにより、間隙２４０が形成される。間隙２４０は、側壁２４２と底部２４５の少なくとも一方を有する。間隙２４０は、実質的に均一な幅Ｗを有する。
工程１３０において、間隙２４０の側壁２４２と底部２４５の少なくとも一方に、ライナ２５０が堆積される。一部の実施形態では、ライナ２５０はホウ素（Ｂ）を含む。一部の実施形態では、ライナ２５０は、窒素（Ｎ）又は炭素（Ｃ）を更に含む。一部の実施形態では、ライナ２５０は、ホウ素、窒化ホウ素（ＢＮ）、炭化ホウ素（ＢＣ）、又は炭窒化ホウ素（ＢＣＮ）のうちの、一又は複数を含む。
工程１３０において、ライナは、任意の好適なプロセスによって堆積されうる。一部の実施形態では、ライナ２５０は、原子層堆積（ＡＬＤ）によって堆積される。一部の実施形態では、ライナは、化学気相堆積（ＣＶＤ）によって堆積される。
本書で使用される場合、「原子層堆積」又は「周期的堆積」とは、基板表面上に材料の層を堆積させるための、２つ以上の反応性化合物への順次曝露のことを指す。基板又は基板の一部分は、処理チャンバの一反応ゾーンに導入される２つ以上の反応性化合物に別々に曝露される。時間領域ＡＬＤプロセスでは、各化合物が、基板表面に付着しかつ／又は基板表面上で反応してから、処理チャンバからパージされることを可能にするために、各反応性化合物への曝露が時間遅延によって分離される。これらの反応性化合物は基板を順次曝露すると言われる。空間ＡＬＤプロセスでは、基板上の所与の点が１を上回る数の反応性化合物に同時に曝露されることがないように、基板表面の別々の部分が２つ以上の反応性化合物に同時に曝露される。この明細書及び付随する特許請求の範囲で使用される場合、このように使用される「実質的に」という語は、当業者には理解されるように、基板の小さな部分が複数の反応性ガスに（拡散により）同時に曝露されうる可能性はあるが、この同時曝露は意図的ではないことを意味する。本書で使用される場合「化学気相堆積（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）」とは、基板表面が、複数の前駆体及び／又は共試薬に、同時に又は実質的に同時に曝露されるプロセスのことを指す。本書で使用される場合「実質的に同時に（ｓｕｂｓｔａｎｔｉａｌｌｙ ｓｉｍｕｌｔａｎｅｏｕｓｌｙ）」とは、共流のことか、或いは前駆体の意図的な重複がある場合のことを指す。
一部の実施形態では、ライナ２５０は連続している。一部の実施形態では、ライナ２５０は実質的に共形である。一部の実施形態では、ライナ２５０は、間隙２４０の少なくとも１つの側壁２４２において、間隙２４０の底部２４５よりも厚くなっている。一部の実施形態では、間隙２４０の少なくとも１つの側壁２４２における厚さは、間隙２４０の底部２４５におけるライナ２５０の厚さの、約１００パーセント以上、約１１０パーセント以上、約１２０パーセント以上、約１２５パーセント以上、約１５０パーセント以上、又は約２００パーセント以上となる。一部の実施形態では、ライナ２５０は、１つの側壁において、約１０Åから約５０Åの範囲内の厚さを有する。一部の実施形態では、ライナ２５０は、開口２３５の幅と比較して算出される厚さを有する。一部の実施形態では、ライナ２５０は、間隙２４０の向かい合った側壁において、開口２３５の総幅の約５０％以下、約３０％以下、約２５％以下、約２０％以下、又は約１０％以下の値を含む、厚さを有する。
工程１４０において、膜積層体２２０を露出させるために、ライナ２５０が間隙２４０の底部２４５からエッチングされる。
工程１５０において、膜積層体２２０は、ライナに対して第３の厚さＤ３の深さまで、選択的にエッチングされる。１５０において膜積層体２２０をエッチングすることにより、間隙２４０の全深が伸びる。
一部の実施形態では、第２の厚さＤ２と第３の厚さＤ３との合計は、第１の厚さＤ１を下回る。換言すると、工程１５０におけるエッチングプロセスでは、膜積層体２２０全体がエッチングされるわけではない。一部の実施形態では、工程１３０、１４０、及び１５０は、膜積層体２２０から所定の厚さがエッチングされるまで反復されうる。
本書で使用される場合、「選択的にエッチングされる（ｓｅｌｅｃｔｉｖｅｌｙ ｅｔｃｈｅｄ）」という表現又は類似の表現は、対象の材料が他の材料よりも多くエッチングされることを意味する。一部の実施形態では、「選択的に（ｓｅｌｅｃｔｉｖｅｌｙ）」は、対象の材料が、非選択表面からの除去速度の約１０倍、１５倍、２０倍、２５倍、３０倍、３５倍、４０倍、４５倍、又は５０倍以上の速度で、除去されることを意味する。理論に縛られるわけではないが、ライナ２５０は、工程１５０において、間隙２４０の少なくとも１つの側壁２４２を保護し、膜積層体の選択的エッチングを可能にすると考えられている。
一部の実施形態では、図示していないが、工程１５０の後に、少なくとも１つの側壁２４２からライナ２５０が除去される。一部の実施形態では、ライナ２５０は、酸化雰囲気中でのアニーリングを含むプロセスによって除去される。一部の実施形態では、酸化雰囲気は、Ｏ２、Ｏ３、Ｈ２Ｏ、Ｈ２Ｏ２、ＣＯ、ＣＯ２、Ｎ２Ｏ、ＮＯ２、又はＮＯのうちの、一又は複数を含む。一部の実施形態では、アニーリングは、約４５０°Ｃ以上、約５００°Ｃ以上、約６００°Ｃ以上、約７５０°Ｃ以上、約１０００°Ｃ以上、約１１００°Ｃ以上、又は約１２００ °以上の温度で実施される。一部の実施形態では、ライナは、水プラズマを含むプロセスによって除去される。一部の実施形態では、ライナは、酸素プラズマ灰化を含むプロセスによって除去される。一部の実施形態では、酸素プラズマ灰化は、約３００°Ｃから約４００ °Ｃの範囲内の温度で実施される。
理論に縛られるわけではないが、ライナがホウ素を含んでいれば、このホウ素が蒸気アニーリングプロセスによって除去されうると考えられている。更に、ライナが炭素を含んでいれば、この炭素が酸素プラズマ灰化プロセスによって除去されうる。
工程１２０と１５０はそれぞれ、膜積層体２２０をエッチングすることを伴う。工程１４０は、底部のライナ２５０をエッチングすることを伴う。工程１２０、１４０、及び１５０で使用されるエッチングプロセスは、任意の好適なエッチングプロセスでありうる。工程１５０で使用されるエッチングプロセスは、ライナ２５０よりも膜積層体２２０に対して選択的な、任意の好適なエッチングプロセスでありうる。一部の実施形態では、工程１２０のエッチングプロセスは実質的に指向性である。一部の実施形態では、工程１４０のエッチングプロセスは実質的に指向性である。一部の実施形態では、工程１５０のエッチングプロセスは実質的に指向性である。一部の実施形態では、工程１２０と１５０で利用されるエッチングプロセスは、類似したプロセスである。一部の実施形態では、工程１４０で利用されるエッチングプロセスは、工程１２０で利用されるエッチングプロセスとも、工程１５０で利用されるエッチングプロセスとも異なる。このように使用する場合、類似したエッチングプロセスとは、同じ条件下で同じ試薬を使用して実施されるものである。類似したプロセス同士の間でも条件は若干変化してよく、かかる変化は本開示の範囲に含まれることが、当業者には認識されよう。
この明細書全体を通じて、「一実施形態（ｏｎｅ ｅｍｂｏｄｉｍｅｎｔ／ａｎ ｅｍｂｏｄｉｍｅｎｔ）」、「ある種の実施形態（ｃｅｒｔａｉｎ ｅｍｂｏｄｉｍｅｎｔｓ）」、又は「一又は複数の実施形態（ｏｎｅ ｏｒ ｍｏｒｅ ｅｍｂｏｄｉｍｅｎｔｓ）」に対する言及は、実施形態に関連して説明している特定のフィーチャ、構造、材料、又は特性が、本開示の少なくとも１つの実施形態に含まれていることを意味する。ゆえに、この明細書全体の様々な箇所における、「一又は複数の実施形態では（ｉｎ ｏｎｅ ｏｒ ｍｏｒｅ ｅｍｂｏｄｉｍｅｎｔｓ）」、「ある種の実施形態では（ｉｎ ｃｅｒｔａｉｎ ｅｍｂｏｄｉｍｅｎｔｓ）」、又は「一実施形態では（ｉｎ ｏｎｅ ｅｍｂｏｄｉｍｅｎｔ／ｉｎ ａｎ ｅｍｂｏｄｉｍｅｎｔ）」といった表現の表出は、必ずしも、本開示の同一の実施形態に言及しているわけではない。更に、かかる特定のフィーチャ、構造、材料、又は特性は、一又は複数の実施形態において、任意の好適なやり方で組み合わされうる。
本書の開示は、特定の実施形態に関連付けて説明してきたが、これらの実施形態は、本開示の原理及び応用の単なる例示であることを理解されたい。本開示の方法及び装置には、本開示の本質及び範囲から逸脱することなく、様々な改変及び変形がなされうることが、当業者には自明となろう。ゆえに、本開示は、付随する特許請求の範囲及びその均等物の範囲に含まれる改変及び変形を含むことが意図されている。

Claims (14)

  1. 膜積層体をエッチングする方法であって、
    第１の厚さの膜積層体が形成された基板を提供することと、
    側壁及び底部を有する実質的に均一な幅の間隙を形成するために、前記膜積層体を第２の厚さの深さまでエッチングすることであって、前記第２の厚さが前記第１の厚さよりも薄い、エッチングすることと、
    前記間隙の前記側壁及び前記底部にライナを堆積させることと、
    前記間隙の前記底部から前記ライナをエッチングすることと、
    前記間隙の深さを伸ばすために、前記膜積層体を、ライナに対して第３の厚さの深さまで選択的にエッチングすることと、
    前記ライナを約５００°Ｃ以上の温度における、水蒸気を含む雰囲気中でのアニーリングを含むプロセスによって除去することと、
    を含む、方法。
  2. 交互になった複数の層の厚さが約２００Åから約３００Åの範囲内である、請求項１に記載の方法。
  3. エッチングの前に、前記膜積層体上にパターニングされたハードマスクを形成することを更に含む、請求項１に記載の方法。
  4. 前記パターニングされたハードマスクの開口が、前記膜積層体のエッチングされるべき部分を露出させる、請求項３に記載の方法。
  5. 前記開口が、約１０ｎｍから約１００ｎｍの範囲内の幅を有する、請求項４に記載の方法。
  6. 前記ライナがホウ素を含む、請求項１に記載の方法。
  7. 前記ライナがＢ、ＢＮ、ＢＣ、又はＢＣＮのうちの一又は複数を含む、請求項６に記載の方法。
  8. 前記ライナが、約１０Åから約５０Åの範囲内の厚さを有する、請求項１に記載の方法。
  9. 前記ライナが炭素を含み、前記ライナは、約３００°Ｃから約４００ °Ｃの範囲内の温度で実施される酸素プラズマ灰化を更に含むプロセスによって除去される、請求項１に記載の方法。
  10. 各エッチングプロセスが実質的に指向性である、請求項１に記載の方法。
  11. 膜積層体をエッチングする方法であって、
    第１の厚さの膜積層体が形成された基板を提供することであって、前記膜積層体が、交互になった酸化物と窒化物の層を備える、基板を提供することと、
    前記膜積層体上にパターニングされたハードマスクを形成することと、
    側壁及び底部を有する実質的に均一な幅の間隙を形成するために、前記ハードマスクを通して、前記膜積層体を第２の厚さの深さまでエッチングすることであって、前記第２の厚さが前記第１の厚さよりも薄い、エッチングすることと、
    前記間隙の前記側壁及び前記底部にライナを堆積させることであって、共形の前記ライナがホウ素を含む、ライナを堆積させることと、
    前記間隙の前記底部から前記ライナをエッチングすることと、
    前記間隙の深さを伸ばすために、前記膜積層体を、ライナに対して第３の厚さの深さまで選択的にエッチングすることと、
    前記ライナを除去するために、水蒸気雰囲気下で前記基板のアニーリングを実施することと、
    を含む、方法。
  12. 前記間隙の前記実質的に均一な幅が、約１０ｎｍから約１００ｎｍの範囲内である、請求項１１に記載の方法。
  13. 前記ライナが、約１０Åから約５０Åの範囲内の厚さを有する、請求項１１に記載の方法。
  14. 膜積層体をエッチングする方法であって、
    約２００Åから約３００Åの範囲内の第１の厚さの膜積層体が形成された基板を提供することであって、前記膜積層体が、交互になった酸化物と窒化物の層を備える、基板を提供することと、
    前記膜積層体上に、前記膜積層体を露出させる開口を有するパターニングされたハードマスクを形成することであって、前記開口が、約１０ｎｍから約１００ｎｍの範囲内の幅を有する、パターニングされたハードマスクを形成することと、
    側壁及び底部を有する実質的に均一な幅の間隙を形成するために、前記ハードマスクを通して、前記膜積層体を第２の厚さの深さまでエッチングすることであって、前記第２の厚さが前記第１の厚さよりも薄い、エッチングすることと、
    前記間隙の前記側壁及び前記底部にライナを堆積させることであって、共形の前記ライナがホウ素及び炭素を含む、ライナを堆積させることと、
    前記間隙の前記底部から前記ライナをエッチングすることと、
    前記間隙の深さを伸ばすために、前記膜積層体を、ライナに対して第３の厚さの深さまで選択的にエッチングすることと、
    前記ライナを、
    約５００°Ｃ以上の温度において、水蒸気雰囲気下でアニーリングを実施すること、及び
    約３００°Ｃから約４００ °Ｃの範囲内の温度で酸素プラズマ灰化を実施すること、を含む、プロセスによって除去することと、
    を含む、方法。
JP2021503162A 2018-07-27 2019-07-26 ３ｄｎａｎｄエッチング Active JP7434272B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862711285P 2018-07-27 2018-07-27
US62/711,285 2018-07-27
US201862743877P 2018-10-10 2018-10-10
US62/743,877 2018-10-10
PCT/US2019/043648 WO2020023867A1 (en) 2018-07-27 2019-07-26 3d nand etch

Publications (2)

Publication Number Publication Date
JP2021531659A JP2021531659A (ja) 2021-11-18
JP7434272B2 true JP7434272B2 (ja) 2024-02-20

Family

ID=69178618

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021503162A Active JP7434272B2 (ja) 2018-07-27 2019-07-26 ３ｄｎａｎｄエッチング

Country Status (7)

Country Link
US (2) US10886140B2 (ja)
JP (1) JP7434272B2 (ja)
KR (1) KR102630751B1 (ja)
CN (1) CN112514051A (ja)
SG (1) SG11202100018XA (ja)
TW (2) TWI815325B (ja)
WO (1) WO2020023867A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11702751B2 (en) * 2019-08-15 2023-07-18 Applied Materials, Inc. Non-conformal high selectivity film for etch critical dimension control
US11437230B2 (en) 2020-04-06 2022-09-06 Applied Materials, Inc. Amorphous carbon multilayer coating with directional protection
CN113808929A (zh) * 2020-06-12 2021-12-17 中微半导体设备(上海)股份有限公司 一种半导体结构的形成方法
US11361971B2 (en) * 2020-09-25 2022-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. High aspect ratio Bosch deep etch
US12027374B2 (en) 2021-04-30 2024-07-02 Applied Materials, Inc. Processes to deposit amorphous-silicon etch protection liner
US20230058831A1 (en) * 2021-08-20 2023-02-23 Applied Materials, Inc. Molecular layer deposition liner for 3d nand

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014516205A (ja) 2011-05-12 2014-07-07 アプライド マテリアルズ インコーポレイテッド ホウ素炭素膜をドライストリッピングする方法
JP2014220468A (ja) 2013-05-10 2014-11-20 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP2016021546A (ja) 2014-06-16 2016-02-04 東京エレクトロン株式会社 基板処理システム及び基板処理方法
JP2017510983A (ja) 2014-02-25 2017-04-13 マイクロン テクノロジー， インク． クロスポイントメモリおよびその製造方法
US20170178920A1 (en) 2014-12-04 2017-06-22 Lam Research Corporation Technique to tune sidewall passivation deposition conformality for high aspect ratio cylinder etch

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5767018A (en) * 1995-11-08 1998-06-16 Advanced Micro Devices, Inc. Method of etching a polysilicon pattern
US20030143853A1 (en) * 2002-01-31 2003-07-31 Celii Francis G. FeRAM capacitor stack etch
US6955964B2 (en) * 2003-11-05 2005-10-18 Promos Technologies, Inc. Formation of a double gate structure
JP2007180493A (ja) * 2005-11-30 2007-07-12 Elpida Memory Inc 半導体装置の製造方法
US8203137B2 (en) * 2009-07-13 2012-06-19 Hewlett-Packard Development Company, L.P. Photonic structure
US8987140B2 (en) * 2011-04-25 2015-03-24 Applied Materials, Inc. Methods for etching through-silicon vias with tunable profile angles
US8916472B2 (en) * 2012-07-31 2014-12-23 Globalfoundries Inc. Interconnect formation using a sidewall mask layer
US8946076B2 (en) * 2013-03-15 2015-02-03 Micron Technology, Inc. Methods of fabricating integrated structures, and methods of forming vertically-stacked memory cells
US8883648B1 (en) * 2013-09-09 2014-11-11 United Microelectronics Corp. Manufacturing method of semiconductor structure
US9484196B2 (en) * 2014-02-25 2016-11-01 Micron Technology, Inc. Semiconductor structures including liners comprising alucone and related methods
EP3224865B1 (en) * 2014-11-26 2019-12-18 SanDisk Technologies LLC Set of stepped surfaces formation for a multilevel interconnect structure
US9620377B2 (en) * 2014-12-04 2017-04-11 Lab Research Corporation Technique to deposit metal-containing sidewall passivation for high aspect ratio cylinder etch
US9385318B1 (en) * 2015-07-28 2016-07-05 Lam Research Corporation Method to integrate a halide-containing ALD film on sensitive materials
US9659788B2 (en) * 2015-08-31 2017-05-23 American Air Liquide, Inc. Nitrogen-containing compounds for etching semiconductor structures
US9543148B1 (en) * 2015-09-01 2017-01-10 Lam Research Corporation Mask shrink layer for high aspect ratio dielectric etch
US10410872B2 (en) * 2016-09-13 2019-09-10 Applied Materials, Inc. Borane mediated dehydrogenation process from silane and alkylsilane species for spacer and hardmask application
US10692880B2 (en) * 2016-12-27 2020-06-23 Applied Materials, Inc. 3D NAND high aspect ratio structure etch
US10147638B1 (en) * 2017-12-29 2018-12-04 Micron Technology, Inc. Methods of forming staircase structures

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014516205A (ja) 2011-05-12 2014-07-07 アプライド マテリアルズ インコーポレイテッド ホウ素炭素膜をドライストリッピングする方法
JP2014220468A (ja) 2013-05-10 2014-11-20 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP2017510983A (ja) 2014-02-25 2017-04-13 マイクロン テクノロジー， インク． クロスポイントメモリおよびその製造方法
JP2016021546A (ja) 2014-06-16 2016-02-04 東京エレクトロン株式会社 基板処理システム及び基板処理方法
US20170178920A1 (en) 2014-12-04 2017-06-22 Lam Research Corporation Technique to tune sidewall passivation deposition conformality for high aspect ratio cylinder etch

Also Published As

Publication number Publication date
TWI815325B (zh) 2023-09-11
SG11202100018XA (en) 2021-02-25
TW202013481A (zh) 2020-04-01
US20200035505A1 (en) 2020-01-30
JP2021531659A (ja) 2021-11-18
TW202226356A (zh) 2022-07-01
CN112514051A (zh) 2021-03-16
US10886140B2 (en) 2021-01-05
KR20210024234A (ko) 2021-03-04
KR102630751B1 (ko) 2024-01-29
TWI759616B (zh) 2022-04-01
US11515170B2 (en) 2022-11-29
WO2020023867A1 (en) 2020-01-30
US20210118691A1 (en) 2021-04-22

Similar Documents

Publication Publication Date Title
JP7434272B2 (ja) ３ｄｎａｎｄエッチング
CN110678981B (zh) 3d-nand器件中用于字线分离的方法
KR102354490B1 (ko) 기판 처리 방법
US8252691B2 (en) Method of forming semiconductor patterns
US10381234B2 (en) Selective film formation for raised and recessed features using deposition and etching processes
US10964587B2 (en) Atomic layer deposition for low-K trench protection during etch
JP2023534828A (ja) 分子層堆積方法及びシステム
JP6946463B2 (ja) ワードライン抵抗を低下させる方法
US10559578B2 (en) Deposition of cobalt films with high deposition rate
JP2006173299A (ja) 半導体装置の製造方法
CN118103548A (zh) 形成金属氮化物膜的方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220720

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240207

R150 Certificate of patent or registration of utility model

Ref document number: 7434272

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150