KR20210024234A - 3d nand 에칭 - Google Patents

3d nand 에칭 Download PDF

Info

Publication number
KR20210024234A
KR20210024234A KR1020217005646A KR20217005646A KR20210024234A KR 20210024234 A KR20210024234 A KR 20210024234A KR 1020217005646 A KR1020217005646 A KR 1020217005646A KR 20217005646 A KR20217005646 A KR 20217005646A KR 20210024234 A KR20210024234 A KR 20210024234A
Authority
KR
South Korea
Prior art keywords
film stack
liner
thickness
gap
etching
Prior art date
Application number
KR1020217005646A
Other languages
English (en)
Other versions
KR102630751B1 (ko
Inventor
시시 장
프라미트 만나
보 치
아비지트 말릭
루이 쳉
도모히코 키타지마
해리 에스. 화이트셀
후이유안 왕
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20210024234A publication Critical patent/KR20210024234A/ko
Application granted granted Critical
Publication of KR102630751B1 publication Critical patent/KR102630751B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H01L27/11524—
    • H01L27/11556—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

균일한 폭의 갭들을 형성하기 위해 필름 스택들을 에칭하는 방법들이 설명된다. 필름 스택이 하드마스크를 통해 에칭된다. 컨포멀 라이너가 갭에 증착된다. 라이너의 바닥이 제거된다. 필름 스택은 라이너에 대해 선택적으로 에칭된다. 라이너가 제거된다. 이 방법은 미리 결정된 깊이까지 반복될 수 있다.

Description

3D NAND 에칭
[0001] 본 개시내용의 실시예들은 일반적으로, 반도체 디바이스에 갭 또는 피처(feature)를 형성하기 위한 에칭 방법들에 관한 것이다. 더욱 구체적으로, 본 개시내용의 실시예들은, 3 차원 반도체 디바이스들에 워드라인들을 형성하기 위한 에칭 방법들에 관한 것이다.
[0002] 반도체 및 전자 프로세싱 산업들은, 더 큰 표면적들을 갖는 기판들 상에 증착되는 층들의 균일성을 증가시키면서 더 큰 생산 수율들을 위해 계속 노력하고 있다. 새로운 재료들과 조합된 이들 동일한 인자들은 또한, 기판의 면적당 회로들의 더 높은 집적도를 제공한다. 회로 집적도가 증가함에 따라, 층 두께에 관한 더 큰 균일성 및 프로세스 제어에 대한 필요성이 증가한다. 그 결과, 층의 물리적 및 화학적 특성들에 대한 제어를 유지하면서, 비용-효과적인 방식으로 기판들 상에 층들을 증착하고 기판들 상의 층들을 에칭하기 위한 다양한 기술들이 개발되었다.
[0003] V-NAND 또는 3D-NAND 구조들이 플래시 메모리 애플리케이션들에서 사용된다. V-NAND 디바이스들은, 블록들에 많은 수의 셀들이 배열되는 수직으로 스태킹된(vertically stacked) NAND 구조들이다. 워드라인 형성 이전에, 기판은 층을 이룬 옥사이드 스택이다. 층을 이룬 옥사이드 스택을 수직으로 통과하는 갭 또는 슬릿에 메모리 스트링이 형성된다.
[0004] 일반적으로, 3D NAND 구조의 형성은, 필름 스택 내에서 직선 프로파일을 에칭하는 것을 요구한다. 그러나, 특히 더 두꺼운 필름 스택들에 대한 현재의 에칭 프로세스들은, 필름 스택의 중간에서 휘어지는(bowed) 측벽들을 제공하기 위해, 에칭된 갭의 측벽들을 손상시킨다. 이들 갭들은 균일한 두께가 아니며, 갭이 나중에 전도성 재료로 충전될 때 다양한 저항을 제공할 수 있다.
[0005] 균일한 두께의 갭의 형성은 에칭 프로세스의 부하 효과(loading effect)에 기인하여 난제이다. 현재의 에칭 프로세스들은 흔히, 두꺼운 스택들의 에칭 동안 갭의 측벽을 손상시켜서, 스택의 중간 또는 바닥에서보다 스택의 최상부에서 균일하지 않은 갭 두께를 초래한다. 이 차이는 흔히, 옥사이드 스택 층들이 증가함에 따라 더욱 두드러진다.
[0006] 그러므로, 3 차원 구조화된 디바이스들에서 균일한 두께의 워드라인 갭들을 형성하기 위한 방법들이 당업계에 필요하다.
[0007] 본 개시내용의 하나 이상의 실시예들은 필름 스택을 에칭하는 방법들에 관한 것이다. 방법들은, 제1 두께의 필름 스택을 갖는 기판을 제공하는 단계를 포함하고, 필름 스택은 기판 상에 형성된다. 측벽 및 바닥(bottom)을 갖는, 실질적으로 균일한 폭의 갭을 형성하기 위해, 필름 스택은 제2 두께의 깊이까지 에칭된다. 제2 두께는 제1 두께 미만이다. 라이너가 갭의 측벽 및 바닥 상에 증착된다. 라이너는 갭의 바닥으로부터 에칭된다. 갭의 깊이를 연장하기 위해, 라이너에 대해 필름 스택이 제3 두께의 깊이까지 선택적으로 에칭된다. 라이너가 제거된다.
[0008] 본 개시내용의 부가적인 실시예들은 또한, 필름 스택을 에칭하는 방법들에 관한 것이다. 방법들은, 제1 두께의 필름 스택을 갖는 기판을 제공하는 단계를 포함하고, 필름 스택은 기판 상에 형성된다. 필름 스택은, 옥사이드와 나이트라이드의 교번 층들을 포함한다. 패터닝된 하드마스크가 필름 스택 상에 형성된다. 측벽 및 바닥을 갖는, 실질적으로 균일한 폭의 갭을 형성하기 위해, 필름 스택은 하드마스크를 통해 제2 두께의 깊이까지 에칭된다. 제2 두께는 제1 두께 미만이다. 컨포멀(conformal) 라이너가 원자 층 증착에 의해 갭의 측벽 및 바닥 상에 증착된다. 컨포멀 라이너는 보론을 포함한다. 라이너는 갭의 바닥으로부터 에칭된다. 갭의 깊이를 연장하기 위해, 라이너에 대해 필름 스택이 제3 두께의 깊이까지 선택적으로 에칭된다. 라이너를 제거하기 위해, 산화 분위기 하에서 기판의 어닐링이 수행된다.
[0009] 본 개시내용의 추가적인 실시예들은 필름 스택을 에칭하는 방법들에 관한 것이다. 방법들은, 약 3000 nm 내지 약 7000 nm 범위의 제1 두께의 필름 스택을 갖는 기판을 제공하는 단계를 포함하고, 필름 스택은 기판 상에 형성된다. 필름 스택은, 옥사이드와 나이트라이드의 교번 층들을 포함한다. 필름 스택을 노출시키는 개구들을 갖는 패터닝된 하드마스크가 필름 스택 상에 형성된다. 개구들은 약 1 nm 내지 약 100 nm 범위의 폭을 갖는다. 측벽 및 바닥을 갖는, 실질적으로 균일한 폭의 갭을 형성하기 위해, 필름 스택은 하드마스크를 통해 제2 두께의 깊이까지 에칭된다. 제2 두께는 제1 두께 미만이다. 실질적으로 컨포멀 라이너가 원자 층 증착에 의해 갭의 측벽 및 바닥 상에 증착된다. 컨포멀 라이너는 보론 및 탄소를 포함한다. 라이너는 갭의 바닥으로부터 에칭된다. 갭의 깊이를 연장하기 위해, 라이너에 대해 필름 스택이 제3 두께의 깊이까지 선택적으로 에칭된다. 약 500 ℃ 이상의 온도에서의 스팀 분위기 하에서의 어닐링 및 약 300 ℃ 내지 약 400 ℃ 범위의 온도에서의 산소 플라즈마 애싱(oxygen plasma ash)을 포함하는 프로세스에 의해, 라이너가 제거된다.
[0010] 본 개시내용의 위에서 언급된 특징들이 상세히 이해될 수 있는 방식으로, 위에서 간략히 요약된 본 개시내용의 더욱 상세한 설명이 실시예들을 참조함으로써 이루어질 수 있으며, 이 실시예들 중 일부는 첨부된 도면들에서 예시된다. 그러나, 첨부된 도면들이 본 개시내용의 통상적인 실시예들만을 예시하며 이에 따라 본 개시내용의 범위를 제한하는 것으로 간주되지 않아야 한다는 것이 주목되어야 하는데, 이는 본 개시내용이 다른 동등하게 유효한 실시예들을 허용할 수 있기 때문이다. 본원에서 설명되는 실시예들은, 첨부된 도면(drawing)들의 도(figure)들에서 제한이 아닌 예로서 예시되고, 이 첨부된 도면들에서, 동일한 참조번호(reference)들은 유사한 엘리먼트들을 표시한다.
[0011] 도 1은 본원에서 설명되는 하나 이상의 실시예들에 따른, 필름 스택을 에칭하는 방법의 흐름 프로세스 다이어그램을 도시한다.
[0012] 본 개시내용의 여러 예시적인 실시예들을 설명하기 전에, 본 개시내용이 다음의 설명에서 제시되는 구성 또는 프로세스 단계들의 세부사항들로 제한되지 않는다는 것이 이해되어야 한다. 본 개시내용은 다른 실시예들이 가능하며, 다양한 방식들로 수행되거나 또는 실시될 수 있다.
[0013] 본 명세서 및 첨부된 청구항들에서 사용되는 바와 같이, "기판"이란 용어는 프로세스가 작용하는 표면 또는 표면의 부분을 지칭한다. 또한, 문맥이 명확하게 달리 표시하지 않는 한, 기판에 대한 언급은 기판의 일부분만을 지칭할 수 있다는 것이 당업자들에 의해 이해될 것이다. 부가적으로, 기판 상에 증착하는 것에 대한 언급은, 베어(bare) 기판, 그리고 하나 이상의 필름들 또는 피처들이 상부에 증착되어 있거나 또는 형성되어 있는 기판 둘 모두를 의미할 수 있다.
[0014] 본원에서 사용되는 "기판"은, 제작 프로세스 동안 필름 프로세싱이 수행되는, 임의의 기판 또는 기판 상에 형성된 재료 표면을 지칭한다. 예컨대, 프로세싱이 수행될 수 있는 기판 표면은, 애플리케이션에 따라, 실리콘, 실리콘 옥사이드, 스트레인드(strained) 실리콘, SOI(silicon on insulator), 탄소 도핑된 실리콘 옥사이드들, 비정질 실리콘, 도핑된 실리콘, 게르마늄, 갈륨 아세나이드, 유리, 사파이어와 같은 재료들, 그리고 금속들, 금속 나이트라이드들, 금속 합금들 및 다른 전도성 재료들과 같은 임의의 다른 재료들을 포함한다. 기판들은 반도체 웨이퍼들을 포함(이에 제한되지 않음)한다. 기판들은 기판 표면을 폴리싱, 에칭, 환원, 산화, 수산화(또는 화학 작용성(chemical functionality)을 부여하기 위해 타겟 화학 부분(moiety)들을 다른 방식으로 생성 또는 이식(graft)), 어닐링 및/또는 베이킹하기 위한 전처리 프로세스에 노출될 수 있다. 기판 자체의 표면 상에 직접적으로 프로세싱하는 것에 부가하여, 본 개시내용에서, 개시된 필름 프로세싱 단계들 중 임의의 필름 프로세싱 단계는 또한, 아래에서 더욱 상세히 개시되는 바와 같이 기판 상에 형성된 하부층(underlayer)에 대해 수행될 수 있으며, "기판 표면"이란 용어는 맥락이 표시할 때 그러한 하부층을 포함하는 것으로 의도된다. 따라서, 예컨대, 필름/층 또는 부분 필름/층이 기판 표면 상에 증착된 경우, 새롭게 증착된 필름/층의 노출된 표면이 기판 표면이 된다. 주어진 기판 표면이 포함하는 것은 사용되는 특정 화학물질 뿐만 아니라, 증착될 재료들에 따라 좌우될 것이다.
[0015] 본 명세서 및 첨부된 청구항들에서 사용되는 바와 같이, "전구체", "반응물", "반응성 가스" 등의 용어들은 기판 표면과 반응할 수 있는 임의의 가스성 종(species)을 지칭하기 위해 상호교환가능하게 사용된다.
[0016] 본원에서 사용되는 "원자 층 증착" 또는 "순환 증착"은 기판 표면 상에 재료 층을 증착하기 위한 2 개 이상의 반응성 화합물들의 순차적인 노출을 지칭한다. 기판 또는 기판의 일부분이, 프로세싱 챔버의 반응 존 안으로 유입되는 2 개 이상의 반응성 화합물들에 별개로 노출된다. 시간-도메인 ALD 프로세스에서, 각각의 반응성 화합물에 대한 노출이 시간 지연에 의해 분리되어, 각각의 화합물은 기판 표면 상에 점착 및/또는 반응하고 그런 다음 프로세싱 챔버로부터 퍼징될 수 있게 된다. 이들 반응성 화합물들은 기판에 순차적으로 노출된다고 한다. 공간 ALD 프로세스에서, 기판 상의 임의의 주어진 지점이 실질적으로 하나보다 많은 반응성 화합물에 동시에 노출되지 않도록, 기판 표면 또는 기판 표면 상의 재료의 상이한 부분들이 2 개 이상의 반응성 화합물들에 동시에 노출된다. 본 명세서 및 첨부된 청구항들에서 사용되는 바와 같이, 이와 관련하여 사용되는 "실질적으로"란 용어는, 당업자들에 의해 이해될 바와 같이, 기판의 작은 부분이 확산에 기인하여 다수의 반응성 가스들에 동시에 노출될 수 있고 동시 노출은 의도되지 않을 가능성이 있음을 의미한다.
[0017] 시간-도메인 ALD 프로세스의 일 양상에서, 제1 반응성 가스(즉, 제1 전구체 또는 화합물 A)가 반응 존 안으로 펄싱된 다음에 제1 시간 지연이 이어진다. 다음으로, 제2 전구체 또는 화합물 B가 반응 존 안으로 펄싱된 다음에 제2 지연이 이어진다. 각각의 시간 지연 동안, 반응 존을 퍼징하거나 또는 반응 존으로부터 임의의 잔류 반응성 화합물 또는 반응 부산물들을 다른 방식으로 제거하기 위해, 아르곤과 같은 퍼지 가스가 프로세싱 챔버 안으로 유입된다. 대안적으로, 반응성 화합물들의 펄스들 사이의 시간 지연 동안 퍼지 가스만이 유동하도록, 퍼지 가스는 증착 프로세스 전체에 걸쳐 연속적으로 유동할 수 있다. 대안적으로, 원하는 필름 또는 필름 두께가 기판 표면 상에 형성될 때까지, 반응성 화합물들이 펄싱된다. 어느 시나리오에서든, 화합물 A, 퍼지 가스, 화합물 B 및 퍼지 가스를 펄싱하는 ALD 프로세스는 사이클이다. 사이클은 화합물 A 또는 화합물 B로 시작할 수 있고, 미리 결정된 두께를 갖는 필름을 달성할 때까지 사이클의 개개의 순서를 계속할 수 있다.
[0018] 공간 ALD 프로세스의 실시예에서, 제1 반응성 가스와 제2 반응성 가스(예컨대, 질소 가스)가 반응 존에 동시에 전달되지만, 불활성 가스 커튼 및/또는 진공 커튼에 의해 분리된다. 기판 상의 임의의 주어진 지점이 제1 반응성 가스 및 제2 반응성 가스에 노출되도록, 기판은 가스 전달 장치에 대해 이동된다.
[0019] 본 개시내용의 실시예들은 유리하게는, 균일한 폭의 갭들을 제공하는, 필름 스택들을 에칭하는 방법들을 제공한다. 이론에 의해 얽매이지 않고, 더 얕은 에칭들 및 보호성 라이너들의 사용은, 더 적은 측벽 손상 및 필름 스택을 통한 더욱 균일한 폭의 갭들을 갖는 프로세스들을 제공하는 것으로 여겨진다.
[0020] 본원에서 사용되는 바와 같이, "실질적으로 균일한" 폭의 갭은, 폭이 전체에 걸쳐(예컨대, 갭의 최상부, 중간 및 바닥에서) 거의 동일한 갭을 지칭한다. 이론에 의해 얽매이지 않고, 정확하게 균일한 폭의 갭은 달성하기가 더욱 어려울 것이라고 가정된다. 그러므로, 실질적으로 균일한 폭의 갭은, 폭이 약 10%, 5%, 2%, 1% 또는 0.5% 이하만큼 변하는 갭이다.
[0021] 본원에서 사용되는 바와 같이, "실질적으로 컨포멀"한 라이너는, 두께가 전체에 걸쳐(예컨대, 측벽들의 최상부, 중간 및 바닥에서 그리고 갭의 바닥에서) 거의 동일한 라이너를 지칭한다. 실질적으로 컨포멀한 라이너는 두께가 약 10%, 5%, 2%, 1% 또는 0.5% 이하만큼 변한다.
[0022] 본원에서 사용되는 바와 같이, "실질적으로 방향성"인 에칭 프로세스는, 다른 방향에 비하여 하나의 방향으로 다량의 재료를 제거하는(예컨대, 수직 트렌치의 측벽들을 에칭하지 않고, 필름 스택으로부터 이 수직 트렌치를 제거하는) 프로세스를 지칭한다. 실질적으로 방향성인 프로세스는, 제1 방향에 직교하는 제2 방향으로 제거되는 재료보다 10, 20, 50 또는 100 배 더 빠른 레이트로 제1 방향으로 재료를 우선적으로 제거한다.
[0023] 도 1은 본 개시내용의 하나 이상의 실시예들에 따른, 필름 스택을 에칭하는 방법(100)의 흐름 다이어그램을 도시한다. 도 1을 참조하면, 방법(100)은, 필름 스택(220)을 갖는 기판(210)으로 시작하고, 필름 스택(220)은 기판 상에 형성된다. 필름 스택(220)은 다수의 층들(220a, 220b)로 구성된다. 일부 실시예들에서, 다수의 층들(220a, 220b)은 필름 스택(220)에서 교번한다. 일부 실시예들에서, 필름 스택(220)은 2 개보다 많은 교번 층들을 포함한다. 일부 실시예들에서, 필름 스택(220)은, 약 2 개의 층들 내지 약 500 개의 층들의 범위, 약 20 개의 층들 내지 약 200 개의 층들의 범위, 약 50 개의 층들 내지 약 150 개의 층들의 범위, 약 80 개의 층들 내지 약 150 개의 층들의 범위, 또는 약 100 개의 층들 내지 약 120 개의 층들의 범위의 다수의 층들을 포함한다.
[0024] 기판(210) 상에 형성된 필름 스택(220)은 제1 두께로 또한 지칭되는 두께(D1)를 갖는다. 일부 실시예들에서, 제1 두께는 약 3000 nm 내지 약 7000 nm의 범위이다. 개별적인 층들 각각은 개별적인 두께를 갖는다. 일부 실시예들에서, 개별적인 두께는 약 100 Å 내지 약 3000 Å의 범위, 약 100 Å 내지 약 500 Å, 또는 약 500 Å 내지 약 3000 Å의 범위이다.
[0025] 일부 실시예들에서, 필름 스택(220)은, 옥사이드와 나이트라이드의 교번 층들을 포함한다. 일부 실시예들에서, 필름 스택(220)은, 옥사이드와 폴리실리콘 스택의 교번 층들을 포함한다.
[0026] 일부 실시예들에서, 동작(110)에서, 패터닝된 하드마스크(230)가 필름 스택(220) 상에 형성된다. 패터닝된 하드마스크(230)는 임의의 적절한 프로세스에 의해 형성될 수 있다. 일부 실시예들에서, 패터닝된 하드마스크(230)는 블랭킷 하드마스크로서 형성되고, 후속하여 에칭되어, 패터닝된 하드마스크(230)가 형성된다. 일부 실시예들에서, 패터닝된 하드마스크(230)는 패턴(예컨대, 패터닝된 인쇄)을 갖는 하드마스크로서 증착된다. 일부 실시예들에서, 동작(110)은 수행되지 않으며, 방법(100)은 필름 스택(220) 상의 패터닝된 하드마스크(230)로 시작한다.
[0027] 패터닝된 하드마스크(230)는, 필름 스택(220)의 일부분들을 노출시키는 개구들(235)을 갖는다. 일부 실시예들에서, 개구들(235)은 약 1 nm 내지 약 100 nm, 약 2 nm 내지 약 80 nm, 약 3 nm 내지 약 75 nm, 약 4 nm 내지 약 50 nm, 또는 약 5 nm 내지 약 50 nm 범위의 폭을 갖는다.
[0028] 동작(120)에서, 필름 스택(220)은 제2 두께(D2)의 깊이까지 에칭된다. 제2 두께(D2)는 제1 두께(D1) 미만이다. 달리 말하면, 동작(120)에서의 에칭 프로세스는 전체 필름 스택(220)을 에칭하지 않는다. 동작(120)에서의 에칭 프로세스는 갭(240)을 형성한다. 갭(240)은 적어도 하나의 측벽(242) 및 바닥(245)을 갖는다. 갭(240)은 실질적으로 균일한 폭(W)을 갖는다.
[0029] 동작(130)에서, 라이너(250)가 갭(240)의 바닥(245) 및 적어도 하나의 측벽(242) 상에 증착된다. 일부 실시예들에서, 라이너(250)는 보론(B)을 포함한다. 일부 실시예들에서, 라이너(250)는 질소(N) 또는 탄소(C)를 더 포함한다. 일부 실시예들에서, 라이너(250)는 보론, 보론 나이트라이드(BN), 보론 카바이드(BC) 또는 보론 카보나이트라이드(BCN) 중 하나 이상을 포함한다.
[0030] 동작(130)에서, 라이너는 임의의 적절한 프로세스에 의해 증착될 수 있다. 일부 실시예들에서, 라이너(250)는 원자 층 증착(ALD; atomic layer deposition)에 의해 증착된다. 일부 실시예들에서, 라이너는 화학 기상 증착(CVD; chemical vapor deposition)에 의해 증착된다.
[0031] 본원에서 사용되는 "원자 층 증착" 또는 "순환 증착"은 기판 표면 상에 재료 층을 증착하기 위한 2 개 이상의 반응성 화합물들의 순차적인 노출을 지칭한다. 기판 또는 기판의 일부분이, 프로세싱 챔버의 반응 존 안으로 유입되는 2 개 이상의 반응성 화합물들에 별개로 노출된다. 시간-도메인 ALD 프로세스에서, 각각의 반응성 화합물에 대한 노출이 시간 지연에 의해 분리되어, 각각의 화합물은 기판 표면 상에 점착 및/또는 반응하고 그런 다음 프로세싱 챔버로부터 퍼징될 수 있게 된다. 이들 반응성 화합물들은 기판에 순차적으로 노출된다고 한다. 공간 ALD 프로세스에서, 기판 상의 어떤 주어진 지점도 하나보다 많은 반응성 화합물에 동시에 노출되지 않도록, 기판 표면의 상이한 부분들이 2 개 이상의 반응성 화합물들에 동시에 노출된다. 본 명세서 및 첨부된 청구항들에서 사용되는 바와 같이, 이와 관련하여 사용되는 "실질적으로"란 용어는, 당업자들에 의해 이해될 바와 같이, 기판의 작은 부분이 확산에 기인하여 다수의 반응성 가스들에 동시에 노출될 수 있고 동시 노출은 의도되지 않을 가능성이 있음을 의미한다. 본원에서 사용되는 바와 같이, "화학 기상 증착"은 기판 표면이 전구체들 및/또는 보조 시약(co-reagent)들에 동시에 또는 실질적으로 동시에 노출되는 프로세스를 지칭한다. 본원에서 사용되는 바와 같이, "실질적으로 동시에"는 공동-유동을 지칭하거나 또는 전구체들의 의도적인 겹침이 있는 경우를 지칭한다.
[0032] 일부 실시예들에서, 라이너(250)는 연속적이다. 일부 실시예들에서, 라이너(250)는 실질적으로 컨포멀하다. 일부 실시예들에서, 라이너(250)는 갭(240)의 바닥(245)보다 갭(240)의 적어도 하나의 측벽(242) 상에서 더 두껍다. 일부 실시예들에서, 갭(240)의 적어도 하나의 측벽(242) 상의 라이너(250)의 두께는 갭(240)의 바닥(245) 상의 라이너(250)의 두께의 약 100% 이상, 약 110% 이상, 약 120% 이상, 약 125% 이상, 약 150% 이상 또는 약 200% 이상이다. 일부 실시예들에서, 라이너(250)는 약 10 Å 내지 약 50 Å 범위의, 하나의 측벽 상의 두께를 갖는다. 일부 실시예들에서, 라이너(250)는 개구(235)의 폭에 대해 평가되는 두께를 갖는다. 일부 실시예들에서, 라이너(250)는, 개구(235)의 총 폭의 약 50% 이하, 약 30% 이하, 약 25% 이하, 약 20% 이하 또는 약 10% 이하를 포함하는, 갭(240)의 대향 측벽들 상의 두께를 갖는다.
[0033] 동작(140)에서, 라이너(250)는, 필름 스택(220)을 노출시키기 위해 갭(240)의 바닥(245)으로부터 에칭된다.
[0034] 동작(150)에서, 필름 스택(220)은 라이너(250)에 대해 제3 두께(D3)의 깊이까지 선택적으로 에칭된다. 150에서 필름 스택(220)을 에칭하는 것은, 갭(240)의 총 깊이를 연장한다.
[0035] 일부 실시예들에서, 제2 두께(D2)와 제3 두께(D3)의 합은 제1 두께(D1) 미만이다. 달리 말하면, 동작(150)에서의 에칭 프로세스는 전체 필름 스택(220)을 에칭하지 않는다. 일부 실시예들에서, 동작들(130, 140 및 150)은 미리 결정된 두께가 필름 스택(220)으로부터 에칭될 때까지 반복될 수 있다.
[0036] 본원에서 사용되는 바와 같이, "선택적으로 에칭된" 또는 유사한 문구는, 대상 재료들이 다른 재료들보다 더 큰 정도로 에칭되는 것을 의미한다. 일부 실시예들에서, "선택적으로"는, 대상 재료가 선택되지 않은 표면으로부터의 제거 레이트의 약 10x, 15x, 20x, 25x, 30x, 35x, 40x, 45x 또는 50x 이상의 레이트로 제거됨을 의미한다. 이론에 의해 얽매이지 않고, 라이너(250)가 동작(150) 동안 갭(240)의 적어도 하나의 측벽(242)을 보호하여서, 필름 스택의 선택적 에칭을 가능하게 하는 것으로 여겨진다.
[0037] 예시되지 않은 일부 실시예들에서, 동작(150) 후에, 라이너(250)는 적어도 하나의 측벽(242)으로부터 제거된다. 일부 실시예들에서, 라이너(250)는 산화 분위기에서의 어닐링을 포함하는 프로세스에 의해 제거된다. 일부 실시예들에서, 산화 분위기는 O2, O3, H2O, H2O2, CO, CO2, N2O, NO2 또는 NO 중 하나 이상을 포함한다. 일부 실시예들에서, 어닐링은 약 450 ℃ 이상, 약 500 ℃ 이상, 약 600 ℃ 이상, 약 750 ℃ 이상, 약 1000 ℃ 이상, 약 1100 ℃ 이상, 또는 약 1200 ℃ 이상의 온도에서 수행된다. 일부 실시예들에서, 라이너는 물 플라즈마(water plasma)를 포함하는 프로세스에 의해 제거된다. 일부 실시예들에서, 라이너는 산소 플라즈마 애싱을 포함하는 프로세스에 의해 제거된다. 일부 실시예들에서, 산소 플라즈마 애싱은 약 300 ℃ 내지 약 400 ℃ 범위의 온도에서 수행된다.
[0038] 이론에 의해 얽매이지 않고, 보론을 포함하는 라이너들의 경우, 보론은 스팀 어닐링 프로세스에 의해 제거될 수 있는 것으로 여겨진다. 추가로, 탄소를 포함하는 라이너들의 경우, 탄소는, 산소 플라즈마 애싱 프로세스에 의해 제거될 수 있다.
[0039] 동작들(120 및 150)은 각각, 필름 스택(220)을 에칭하는 것을 수반한다. 동작(140)은 라이너(250)의 바닥을 에칭하는 것을 수반한다. 동작들(120, 140 및 150)에서 사용되는 에칭 프로세스는 임의의 적절한 에칭 프로세스들일 수 있다. 동작(150)에서 사용되는 에칭 프로세스는 라이너(250)에 비하여 필름 스택(220)에 대해 선택적인 임의의 적절한 에칭 프로세스들일 수 있다. 일부 실시예들에서, 동작(120)에서의 에칭 프로세스는 실질적으로 방향성이다. 일부 실시예들에서, 동작(140)에서의 에칭 프로세스는 실질적으로 방향성이다. 일부 실시예들에서, 동작(150)에서의 에칭 프로세스는 실질적으로 방향성이다. 일부 실시예들에서, 동작들(120 및 150)에서 활용되는 에칭 프로세스들은 유사한 프로세스들이다. 일부 실시예들에서, 동작(140)에서 활용되는 에칭 프로세스는 동작(120)에서 활용되는 에칭 프로세스 또는 동작(150)에서 활용되는 에칭 프로세스와 상이하다. 이와 관련하여 사용되는 바와 같이, 동일한 조건들 하에서 동일한 시약들을 사용하여 유사한 에칭 프로세스들이 수행된다. 당업자는, 유사한 프로세스들 사이에 조건들이 약간 변화할 수 있으며 그러한 변화들은 본 개시내용의 범위 내에 있다는 것을 인식할 것이다.
[0040] 본 명세서 전체에 걸쳐 "일 실시예", "특정 실시예들", "하나 이상의 실시예들" 또는 "실시예"에 대한 언급은, 실시예와 관련하여 설명된 특정 특징, 구조, 재료 또는 특성이 본 개시내용의 적어도 하나의 실시예에 포함됨을 의미한다. 따라서, 본 명세서 전체에 걸쳐 다양한 곳들에서 "하나 이상의 실시예들에서", "특정 실시예들에서", "일 실시예에서" 또는 "실시예에서"와 같은 문구들의 출현들이 반드시 본 개시내용의 동일한 실시예를 지칭하는 것은 아니다. 또한, 특정 특징들, 구조들, 재료들 또는 특성들은 하나 이상의 실시예들에서 임의의 적절한 방식으로 조합될 수 있다.
[0041] 본원의 개시내용이 특정 실시예들을 참조하여 설명되었지만, 이들 실시예들이 단지 본 개시내용의 원리들 및 애플리케이션들을 예시한다는 것이 이해되어야 한다. 본 개시내용의 사상 및 범위를 벗어나지 않고, 본 개시내용의 방법 및 장치에 대해 다양한 수정들 및 변화들이 행해질 수 있다는 것이 당업자들에게 자명할 것이다. 따라서, 본 개시내용은 첨부된 청구항들 및 이들의 등가물들의 범위 내에 있는 수정들 및 변화들을 포함하는 것으로 의도된다.

Claims (15)

  1. 필름 스택을 에칭하는 방법으로서,
    제1 두께의 필름 스택을 갖는 기판을 제공하는 단계 ―상기 필름 스택은 상기 기판 상에 형성됨―;
    측벽 및 바닥(bottom)을 갖는, 실질적으로 균일한 폭의 갭을 형성하기 위해, 상기 필름 스택을 제2 두께의 깊이까지 에칭하는 단계 ―상기 제2 두께는 상기 제1 두께 미만임―;
    상기 갭의 측벽 및 바닥 상에 라이너를 증착하는 단계;
    상기 갭의 바닥으로부터 상기 라이너를 에칭하는 단계;
    상기 갭의 깊이를 연장하기 위해, 상기 라이너에 대해 상기 필름 스택을 제3 두께의 깊이까지 선택적으로 에칭하는 단계; 및
    상기 라이너를 제거하는 단계
    를 포함하는,
    필름 스택을 에칭하는 방법.
  2. 제1 항에 있어서,
    교번 층들의 두께는 약 200 Å 내지 약 300 Å의 범위인,
    필름 스택을 에칭하는 방법.
  3. 제1 항에 있어서,
    상기 에칭하는 단계 전에, 상기 필름 스택 상에 패터닝된 하드마스크를 형성하는 단계
    를 더 포함하는,
    필름 스택을 에칭하는 방법.
  4. 제3 항에 있어서,
    상기 패터닝된 하드마스크에 있는 개구들은, 에칭될, 상기 필름 스택의 일부분들을 노출시키는,
    필름 스택을 에칭하는 방법.
  5. 제4 항에 있어서,
    상기 개구들은 약 10 nm 내지 약 100 nm 범위의 폭을 갖는,
    필름 스택을 에칭하는 방법.
  6. 제1 항에 있어서,
    상기 라이너는 보론을 포함하는,
    필름 스택을 에칭하는 방법.
  7. 제6 항에 있어서,
    상기 라이너는 B, BN, BC 또는 BCN 중 하나 이상을 포함하는,
    필름 스택을 에칭하는 방법.
  8. 제1 항에 있어서,
    상기 라이너는 약 10 Å 내지 약 50 Å 범위의 두께를 갖는,
    필름 스택을 에칭하는 방법.
  9. 제1 항에 있어서,
    상기 라이너는, 약 500 ℃ 이상의 온도에서 스팀을 포함하는 분위기에서의 어닐링을 포함하는 프로세스에 의해 제거되는,
    필름 스택을 에칭하는 방법.
  10. 제9 항에 있어서,
    상기 라이너는 탄소를 포함하고, 상기 라이너는, 약 300 ℃ 내지 약 400 ℃ 범위의 온도에서 수행되는 산소 플라즈마 애싱(oxygen plasma ash)을 더 포함하는 프로세스에 의해 제거되는,
    필름 스택을 에칭하는 방법.
  11. 제1 항에 있어서,
    각각의 에칭 프로세스는 실질적으로 방향성인,
    필름 스택을 에칭하는 방법.
  12. 필름 스택을 에칭하는 방법으로서,
    제1 두께의 필름 스택을 갖는 기판을 제공하는 단계 ―상기 필름 스택은 상기 기판 상에 형성되고, 상기 필름 스택은, 옥사이드와 나이트라이드의 교번 층들을 포함함―;
    상기 필름 스택 상에 패터닝된 하드마스크를 형성하는 단계;
    측벽 및 바닥을 갖는, 실질적으로 균일한 폭의 갭을 형성하기 위해, 상기 필름 스택을 상기 하드마스크를 통해 제2 두께의 깊이까지 에칭하는 단계 ―상기 제2 두께는 상기 제1 두께 미만임―;
    상기 갭의 측벽 및 바닥 상에 라이너를 증착하는 단계 ―컨포멀(conformal) 라이너는 보론을 포함함―;
    상기 갭의 바닥으로부터 상기 라이너를 에칭하는 단계;
    상기 갭의 깊이를 연장하기 위해, 상기 라이너에 대해 상기 필름 스택을 제3 두께의 깊이까지 선택적으로 에칭하는 단계; 및
    상기 라이너를 제거하기 위해, 스팀 분위기 하에서 상기 기판의 어닐링을 수행하는 단계
    를 포함하는,
    필름 스택을 에칭하는 방법.
  13. 제12 항에 있어서,
    상기 갭의 실질적으로 균일한 폭은 약 10 nm 내지 약 100 nm 범위인,
    필름 스택을 에칭하는 방법.
  14. 제12 항에 있어서,
    상기 라이너는 약 10 Å 내지 약 50 Å 범위의 두께를 갖는,
    필름 스택을 에칭하는 방법.
  15. 필름 스택을 에칭하는 방법으로서,
    약 200 Å 내지 약 300 Å의 범위의 제1 두께의 필름 스택을 갖는 기판을 제공하는 단계 ―상기 필름 스택은 상기 기판 상에 형성되고, 상기 필름 스택은, 옥사이드와 나이트라이드의 교번 층들을 포함함―;
    상기 필름 스택을 노출시키는 개구들을 갖는 패터닝된 하드마스크를 상기 필름 스택 상에 형성하는 단계 ―상기 개구들은 약 10 nm 내지 약 100 nm 범위의 폭을 가짐―;
    측벽 및 바닥을 갖는, 실질적으로 균일한 폭의 갭을 형성하기 위해, 상기 필름 스택을 상기 하드마스크를 통해 제2 두께의 깊이까지 에칭하는 단계 ―상기 제2 두께는 상기 제1 두께 미만임―;
    상기 갭의 측벽 및 바닥 상에 라이너를 증착하는 단계 ―컨포멀 라이너는 보론 및 탄소를 포함함―;
    상기 갭의 바닥으로부터 상기 라이너를 에칭하는 단계;
    상기 갭의 깊이를 연장하기 위해, 상기 라이너에 대해 상기 필름 스택을 제3 두께의 깊이까지 선택적으로 에칭하는 단계; 및
    약 500 ℃ 이상의 온도에서 스팀 분위기 하에서 어닐링을 수행하는 것, 및
    약 300 ℃ 내지 약 400 ℃ 범위의 온도에서 산소 플라즈마 애싱을 수행하는 것
    을 포함하는 프로세스에 의해, 상기 라이너를 제거하는 단계
    를 포함하는,
    필름 스택을 에칭하는 방법.
KR1020217005646A 2018-07-27 2019-07-26 3d nand 에칭 KR102630751B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862711285P 2018-07-27 2018-07-27
US62/711,285 2018-07-27
US201862743877P 2018-10-10 2018-10-10
US62/743,877 2018-10-10
PCT/US2019/043648 WO2020023867A1 (en) 2018-07-27 2019-07-26 3d nand etch

Publications (2)

Publication Number Publication Date
KR20210024234A true KR20210024234A (ko) 2021-03-04
KR102630751B1 KR102630751B1 (ko) 2024-01-29

Family

ID=69178618

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217005646A KR102630751B1 (ko) 2018-07-27 2019-07-26 3d nand 에칭

Country Status (7)

Country Link
US (2) US10886140B2 (ko)
JP (1) JP7434272B2 (ko)
KR (1) KR102630751B1 (ko)
CN (1) CN112514051A (ko)
SG (1) SG11202100018XA (ko)
TW (2) TWI759616B (ko)
WO (1) WO2020023867A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11702751B2 (en) * 2019-08-15 2023-07-18 Applied Materials, Inc. Non-conformal high selectivity film for etch critical dimension control
US11437230B2 (en) 2020-04-06 2022-09-06 Applied Materials, Inc. Amorphous carbon multilayer coating with directional protection
CN113808929A (zh) * 2020-06-12 2021-12-17 中微半导体设备(上海)股份有限公司 一种半导体结构的形成方法
US11361971B2 (en) * 2020-09-25 2022-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. High aspect ratio Bosch deep etch
CN117501418A (zh) * 2021-04-30 2024-02-02 应用材料公司 沉积非晶硅蚀刻保护衬里的工艺
US20230058831A1 (en) * 2021-08-20 2023-02-23 Applied Materials, Inc. Molecular layer deposition liner for 3d nand

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140036203A (ko) * 2011-05-12 2014-03-25 어플라이드 머티어리얼스, 인코포레이티드 붕소-탄소 막들을 건식 스트립핑하는 방법들
US20150243709A1 (en) * 2014-02-25 2015-08-27 Micron Technology, Inc. Semiconductor structures including liners comprising alucone and related methods
US20150371869A1 (en) * 2015-08-31 2015-12-24 American Air Liquide, Inc. Nitrogen-containing compounds for etching semiconductor structures
KR20160068002A (ko) * 2014-12-04 2016-06-14 램 리써치 코포레이션 고 종횡비 실린더 에칭을 위해 금속-함유 측벽 패시베이션을 증착하기 위한 기법
US9385318B1 (en) * 2015-07-28 2016-07-05 Lam Research Corporation Method to integrate a halide-containing ALD film on sensitive materials
KR20170028259A (ko) * 2015-09-01 2017-03-13 램 리써치 코포레이션 고종횡비 유전체 에칭을 위한 마스크 축소층
US20170178920A1 (en) * 2014-12-04 2017-06-22 Lam Research Corporation Technique to tune sidewall passivation deposition conformality for high aspect ratio cylinder etch

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5767018A (en) * 1995-11-08 1998-06-16 Advanced Micro Devices, Inc. Method of etching a polysilicon pattern
US20030143853A1 (en) * 2002-01-31 2003-07-31 Celii Francis G. FeRAM capacitor stack etch
US6955964B2 (en) * 2003-11-05 2005-10-18 Promos Technologies, Inc. Formation of a double gate structure
JP2007180493A (ja) * 2005-11-30 2007-07-12 Elpida Memory Inc 半導体装置の製造方法
US8203137B2 (en) * 2009-07-13 2012-06-19 Hewlett-Packard Development Company, L.P. Photonic structure
US8987140B2 (en) * 2011-04-25 2015-03-24 Applied Materials, Inc. Methods for etching through-silicon vias with tunable profile angles
US8916472B2 (en) * 2012-07-31 2014-12-23 Globalfoundries Inc. Interconnect formation using a sidewall mask layer
US8946076B2 (en) * 2013-03-15 2015-02-03 Micron Technology, Inc. Methods of fabricating integrated structures, and methods of forming vertically-stacked memory cells
JP6159143B2 (ja) 2013-05-10 2017-07-05 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US8883648B1 (en) * 2013-09-09 2014-11-11 United Microelectronics Corp. Manufacturing method of semiconductor structure
US9806129B2 (en) 2014-02-25 2017-10-31 Micron Technology, Inc. Cross-point memory and methods for fabrication of same
JP6373150B2 (ja) 2014-06-16 2018-08-15 東京エレクトロン株式会社 基板処理システム及び基板処理方法
WO2016085581A1 (en) * 2014-11-26 2016-06-02 SanDisk Technologies, Inc. Set of Stepped Surfaces Formation for a Multilevel Interconnect Structure
US10410872B2 (en) * 2016-09-13 2019-09-10 Applied Materials, Inc. Borane mediated dehydrogenation process from silane and alkylsilane species for spacer and hardmask application
US10692880B2 (en) * 2016-12-27 2020-06-23 Applied Materials, Inc. 3D NAND high aspect ratio structure etch
US10147638B1 (en) * 2017-12-29 2018-12-04 Micron Technology, Inc. Methods of forming staircase structures

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140036203A (ko) * 2011-05-12 2014-03-25 어플라이드 머티어리얼스, 인코포레이티드 붕소-탄소 막들을 건식 스트립핑하는 방법들
US20150243709A1 (en) * 2014-02-25 2015-08-27 Micron Technology, Inc. Semiconductor structures including liners comprising alucone and related methods
KR20160068002A (ko) * 2014-12-04 2016-06-14 램 리써치 코포레이션 고 종횡비 실린더 에칭을 위해 금속-함유 측벽 패시베이션을 증착하기 위한 기법
US20170178920A1 (en) * 2014-12-04 2017-06-22 Lam Research Corporation Technique to tune sidewall passivation deposition conformality for high aspect ratio cylinder etch
US9385318B1 (en) * 2015-07-28 2016-07-05 Lam Research Corporation Method to integrate a halide-containing ALD film on sensitive materials
US20150371869A1 (en) * 2015-08-31 2015-12-24 American Air Liquide, Inc. Nitrogen-containing compounds for etching semiconductor structures
KR20170028259A (ko) * 2015-09-01 2017-03-13 램 리써치 코포레이션 고종횡비 유전체 에칭을 위한 마스크 축소층
US20170076945A1 (en) * 2015-09-01 2017-03-16 Lam Research Corporation Mask shrink layer for high aspect ratio dielectric etch

Also Published As

Publication number Publication date
US20210118691A1 (en) 2021-04-22
US11515170B2 (en) 2022-11-29
TWI759616B (zh) 2022-04-01
JP7434272B2 (ja) 2024-02-20
US10886140B2 (en) 2021-01-05
KR102630751B1 (ko) 2024-01-29
TW202226356A (zh) 2022-07-01
US20200035505A1 (en) 2020-01-30
WO2020023867A1 (en) 2020-01-30
JP2021531659A (ja) 2021-11-18
TWI815325B (zh) 2023-09-11
CN112514051A (zh) 2021-03-16
TW202013481A (zh) 2020-04-01
SG11202100018XA (en) 2021-02-25

Similar Documents

Publication Publication Date Title
KR102630751B1 (ko) 3d nand 에칭
US10886172B2 (en) Methods for wordline separation in 3D-NAND devices
USRE47170E1 (en) Method of forming semiconductor patterns
TWI803636B (zh) 用於蝕刻期間之低介電常數溝槽保護的原子層沉積
US11702751B2 (en) Non-conformal high selectivity film for etch critical dimension control
US10559578B2 (en) Deposition of cobalt films with high deposition rate
JP6946463B2 (ja) ワードライン抵抗を低下させる方法
US10079151B2 (en) Method for bottom-up deposition of a film in a recessed feature
US20240035151A1 (en) Methods of selective deposition of molybdenum
CN112420486A (zh) 半导体薄膜的形成方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant