TW202303749A - 基板處理方法及基板處理裝置 - Google Patents

基板處理方法及基板處理裝置 Download PDF

Info

Publication number
TW202303749A
TW202303749A TW111117113A TW111117113A TW202303749A TW 202303749 A TW202303749 A TW 202303749A TW 111117113 A TW111117113 A TW 111117113A TW 111117113 A TW111117113 A TW 111117113A TW 202303749 A TW202303749 A TW 202303749A
Authority
TW
Taiwan
Prior art keywords
gas
substrate
film
mentioned
processing
Prior art date
Application number
TW111117113A
Other languages
English (en)
Inventor
後平拓
中谷理子
佐藤匡裕
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2022035578A external-priority patent/JP2022179327A/ja
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW202303749A publication Critical patent/TW202303749A/zh

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本發明提供一種抑制蝕刻時之凹部之側壁之形狀不良之技術。 示例性實施方式之基板處理方法係對具備蝕刻對象膜、及設於蝕刻對象膜上且具有開口之遮罩之基板進行處理之方法。該方法包括以下步驟：(a)在與開口對應而設於蝕刻對象膜上之凹部之側壁上，使用第1處理氣體形成含有氮之第1層；(b)在(a)之後，使用包含含有碳及氫之氣體之第2處理氣體，在第1層上形成含有碳及氫之第2層；(c)在(b)之後，使用第3處理氣體蝕刻凹部。

Description

基板處理方法及基板處理裝置
本發明之示例性實施方式係關於一種基板處理方法及基板處理裝置。
專利文獻1揭示了一種藉由蝕刻而在基板上之含矽膜上形成凹部之方法。本方法中，藉由蝕刻裝置將含矽膜蝕刻至中途。其後，藉由成膜裝置，在不產生電漿之情況下在含矽膜上形成含碳膜。其後，藉由蝕刻裝置而進一步蝕刻含矽膜。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2018-166223號公報
[發明所欲解決之問題]
本發明提供一種抑制蝕刻時之凹部之側壁之形狀不良之技術。 [解決問題之技術手段]
於一示例性實施方式中，提供一種基板處理方法。該方法係對具備蝕刻對象膜、及設於上述蝕刻對象膜上且具有開口之遮罩之基板進行處理者，包括以下步驟：(a)在與上述開口對應而設於上述蝕刻對象膜上之凹部之側壁上，使用第1處理氣體形成含有氮之第1層；(b)在上述(a)之後，使用包含含有碳及氫之氣體之第2處理氣體，在上述第1層上形成含有碳及氫之第2層；(c)在上述(b)之後，使用第3處理氣體蝕刻上述凹部。 [發明之效果]
根據一示例性實施方式，可抑制蝕刻時之凹部之側壁之形狀不良。
以下就各種示例性實施方式進行說明。
於一示例性實施方式中，基板處理方法係對具備蝕刻對象膜、及設於上述蝕刻對象膜上且具有開口之遮罩之基板進行處理者，包括以下步驟：(a)在與上述開口對應而設於上述蝕刻對象膜上之凹部之側壁上，使用第1處理氣體形成含有氮之第1層；(b)在上述(a)之後，使用包含含有碳及氫之氣體之第2處理氣體，在上述第1層上形成含有碳及氫之第2層；(c)在上述(b)之後，使用第3處理氣體蝕刻上述凹部。
根據上述實施方式之方法，在(c)中，由於在凹部之側壁上形成有保護膜，故而凹部之側壁之蝕刻得到抑制。因此，可抑制蝕刻時之凹部之側壁之形狀不良。
上述基板處理方法可在上述(c)之前，進而包括重複上述(a)及上述(b)之步驟。於此情形時，可形成較厚之保護膜。
上述基板處理方法可在上述(c)之後，進而包括重複上述(a)、上述(b)及上述(c)之步驟。於此情形時，可形成較深之凹部。
在上述(a)及上述(b)中之至少一者中，上述基板之溫度可未達30℃。於此情形時，能夠在低溫下形成保護膜。
在上述(c)中，上述基板之溫度可未達30℃。於此情形時，能夠在低溫下蝕刻凹部。
在上述(c)中，亦可使用自上述第3處理氣體產生之電漿。
在上述(b)中，亦可使用自上述第2處理氣體產生之電漿。
在上述(a)中，亦可使用自上述第1處理氣體產生之電漿。
上述第1層亦可含有氫。
上述第1層亦可包含氨、或具有胺基之化合物。
上述第1處理氣體可包含含氮氣體。
上述第2處理氣體可包含烴氣體及氫氟碳氣體中之至少1種。
上述蝕刻對象膜可包含含矽膜及金屬膜中之至少1種。
在上述(a)、上述(b)及上述(c)中，上述基板可於原地處理。於此情形時，產能提昇。在上述(a)、上述(b)及上述(c)中，上述基板亦可於系統內處理。
於一示例性實施方式中，基板處理裝置具備：腔室；基板支持部，其用以在上述腔室內支持基板，上述基板具備蝕刻對象膜、及設於上述蝕刻對象膜上且具有開口之遮罩；氣體供給部，其以將第1處理氣體、第2處理氣體及第3處理氣體分別供給至上述腔室內之方式構成，上述第2處理氣體包含含有碳及氫之氣體；控制部；上述控制部構成為以在與上述開口對應而設於上述蝕刻對象膜上之凹部之側壁上，使用上述第1處理氣體形成含有氮之第1層之方式控制上述氣體供給部，且上述控制部構成為以在形成上述第1層後，使用上述第2處理氣體，在上述第1層上形成含有碳及氫之第2層之方式控制上述氣體供給部，再者，上述控制部構成為以在形成上述第2層後，使用上述第3處理氣體蝕刻上述凹部之方式控制上述氣體供給部。
根據上述實施方式之裝置，在(c)中，由於在凹部之側壁上形成有保護膜，故而凹部之側壁之蝕刻得到抑制。因此，可抑制蝕刻時之凹部之側壁之形狀不良。
於一示例性實施方式中，基板處理方法係對具備蝕刻對象膜、及設於上述蝕刻對象膜上且具有開口之遮罩之基板進行處理者，包括以下步驟：(a)將上述基板暴露於第1處理氣體中，上述第1處理氣體可在與上述開口對應而設於上述蝕刻對象膜上之凹部之側壁上形成含有氮之第1層；(b)在上述(a)之後，將上述基板暴露於第2處理氣體中，上述第2處理氣體包含含有碳及氫之氣體，可在上述第1層上形成含有碳及氫之第2層，(c)在上述(b)之後，將上述基板暴露於第3處理氣體中，上述第3處理氣體可蝕刻上述凹部。
根據上述實施方式之方法，在(c)中，由於在凹部之側壁上形成有保護膜，故而凹部之側壁之蝕刻得到抑制。因此，可抑制蝕刻時之凹部之側壁之形狀不良。
以下，參照圖式詳細地說明各種示例性實施方式。再者，於各圖式中，對同一或相當之部分標註同一符號。
圖1及圖2係概略性地表示一示例性實施方式之基板處理裝置之圖。本實施方式之基板處理裝置例如為電漿處理系統。
於一實施方式中，電漿處理系統包含電漿處理裝置1及控制部2。電漿處理裝置1包含電漿處理腔10、基板支持部11及電漿產生部12。電漿處理腔10具有電漿處理空間。又，電漿處理腔10具有用以將至少1種處理氣體供給至電漿處理空間中之至少1個氣體供給口、及用以將氣體自電漿處理空間中排出之至少1個氣體排出口。氣體供給口連接於後述之氣體供給部20，氣體排出口連接於後述之排氣系統40。基板支持部11配置於電漿處理空間內，具有用以支持基板之基板支持面。
電漿產生部12以自供給至電漿處理空間內之至少1種處理氣體產生電漿之方式構成。於電漿處理空間內形成之電漿可為電容耦合電漿(CCP；CapacitivelyCoupledPlasma)、感應耦合電漿(ICP；Inductively  Coupled  Plasma)、ECR電漿(Electron-Cyclotron-resonance plasma，電子回旋共振電漿)、螺旋波激發電漿(HWP：HeliconWave Plasma)、或表面波電漿(SWP：Surface Wave Plasma)等。又，可使用包含AC(Alternating Current，交流電)電漿產生部及DC(DirectCurrent，直流電)電漿產生部之各種類型之電漿產生部。於一實施方式中，AC電漿產生部所使用之AC信號(AC電力)具有100 kHz～10 GHz之範圍內之頻率。因此，AC信號包含RF(RadioFrequency，射頻)信號及微波信號。於一實施方式中，RF信號具有200 kHz～150 MHz之範圍內之頻率。
控制部2係對使電漿處理裝置1執行本發明中所描述之各種步驟之電腦可執行命令進行處理。控制部2可構成為以執行本文中所描述之各種步驟之方式控制電漿處理裝置1之各要素。於一實施方式中，控制部2之一部分或全部可包含於電漿處理裝置1中。控制部2例如可包含電腦2a。電腦2a例如可包含處理部(CPU：Central Processing Unit，中央處理單元)2a1、記憶部2a2及通信介面2a3。處理部2a1可以基於儲存於記憶部2a2中之程式而進行各種控制動作之方式構成。記憶部2a2可包含RAM(Random Access Memory，隨機存取記憶體)、ROM(Read Only Memory，唯讀記憶體)、HDD(Hard Disk Drive，硬碟驅動器)、SSD(Solid State Drive，固態驅動器)、或其等之組合。通信介面2a3可經由LAN(Local Area Network，區域網路)等通信線路而與電漿處理裝置1之間進行通信。
以下，就電漿處理系統之構成例進行說明。 電漿處理系統包含電容耦合電漿處理裝置1及控制部2。電容耦合電漿處理裝置1包含電漿處理腔10、氣體供給部20、電源30及排氣系統40。又，電漿處理裝置1包含基板支持部11及氣體導入部。氣體導入部以將至少1種處理氣體導入至電漿處理腔10內之方式構成。氣體導入部包含簇射頭13。基板支持部11配置於電漿處理腔10內。簇射頭13配置於基板支持部11之上方。於一實施方式中，簇射頭13構成電漿處理腔10之頂部(ceiling)之至少一部分。電漿處理腔10具有簇射頭13、由電漿處理腔10之側壁10a及基板支持部11所規定之電漿處理空間10s。電漿處理腔10具有用以將至少1種處理氣體供給至電漿處理空間10s中之至少1個氣體供給口、及用以將氣體自電漿處理空間中排出之至少1個氣體排出口。側壁10a接地。簇射頭13及基板支持部11與電漿處理腔10之殼體電性絕緣。
基板支持部11包含本體部111及環組件112。本體部111具有用以支持基板(晶圓)W之中央區域(基板支持面)111a、及用以支持環組件112之環狀區域(環支持面)111b。本體部111之環狀區域111b於俯視下包圍本體部111之中央區域111a。基板W配置於本體部111之中央區域111a上，並且環組件112以包圍本體部111之中央區域111a上之基板W之形式配置於本體部111之環狀區域111b上。於一實施方式中，本體部111包含基台及靜電吸盤。基台包含導電性構件。基台之導電性構件作為下部電極發揮功能。靜電吸盤配置於基台上。靜電吸盤之上表面具有基板支持面111a。環組件112包含1個或複數個環狀構件。1個或複數個環狀構件中之至少一者為邊緣環。又，雖未圖示，但基板支持部11可包含調溫模組，該調溫模組以將靜電吸盤、環組件112及基板中之至少一者調節為目標溫度之方式構成。調溫模組可包含加熱器、導熱介質、流路、或其等之組合。流路中流動如鹽水、氣體之導熱流體。又，基板支持部11可包含導熱氣體供給部，該導熱氣體供給部以將導熱氣體供給至基板W之背面與基板支持面111a之間之方式構成。
簇射頭13以將來自氣體供給部20之至少1種處理氣體導入至電漿處理空間10s內之方式構成。簇射頭13具有至少1個氣體供給口13a、至少1個氣體擴散室13b、及複數個氣體導入口13c。供給至氣體供給口13a之處理氣體通過氣體擴散室13b而自複數個氣體導入口13c導入至電漿處理空間10s內。又，簇射頭13包含導電性構件。簇射頭13之導電性構件作為上部電極發揮功能。再者，氣體導入部除包含簇射頭13以外，亦可包含形成於側壁10a上之1個或複數個開口部上所安裝之1個或複數個側面氣體注入部(SGI：Side Gas Injector)。
氣體供給部20可包含至少1個氣體源21及至少1個流量控制器22。於一實施方式中，氣體供給部20以將至少1種處理氣體自各自對應之氣體源21經由各自對應之流量控制器22供給至簇射頭13之方式構成。各流量控制器22例如可包含質量流量控制器或壓力控制式流量控制器。進而，氣體供給部20可包含對至少1種處理氣體之流量進行調變或脈衝化之1個或其以上之流量調變器件。
電源30包含經由至少1個阻抗匹配電路而耦合於電漿處理腔10之RF電源31。RF電源31以將如源RF信號及偏壓RF信號之至少1個RF信號(RF電力)供給至基板支持部11之導電性構件及/或簇射頭13之導電性構件之方式構成。藉此，自供給至電漿處理空間10s內之至少1種處理氣體形成電漿。因此，RF電源31可作為電漿產生部之至少一部分發揮功能，該電漿產生部以於電漿處理腔10內自1種或其以上之處理氣體產生電漿之方式構成。又，藉由將偏壓RF信號供給至基板支持部11之導電性構件，而於基板W上產生偏壓電位，可將所形成之電漿中之離子成分饋入基板W中。
於一實施方式中，RF電源31包含第1RF產生部31a及第2RF產生部31b。第1RF產生部31a以經由至少1個阻抗匹配電路而耦合於基板支持部11之導電性構件及/或簇射頭13之導電性構件，並且產生電漿產生用之源RF信號(源RF電力)之方式構成。於一實施方式中，源RF信號具有13 MHz～150 MHz之範圍內之頻率。於一實施方式中，第1RF產生部31a可以產生具有不同頻率之複數個源RF信號之方式構成。所產生之1個或複數個源RF信號被供給至基板支持部11之導電性構件及/或簇射頭13之導電性構件。第2RF產生部31b以經由至少1個阻抗匹配電路而耦合於基板支持部11之導電性構件，並且產生偏壓RF信號(偏壓RF電力)之方式構成。於一實施方式中，偏壓RF信號具有低於源RF信號之頻率。於一實施方式中，偏壓RF信號具有400 kHz～13.56 MHz之範圍內之頻率。於一實施方式中，第2RF產生部31b可以產生具有不同頻率之複數個偏壓RF信號之方式構成。所產生之1個或複數個偏壓RF信號被供給至基板支持部11之導電性構件。又，於各種實施方式中，源RF信號及偏壓RF信號中之至少一者可脈衝化。
又，電源30可包含耦合於電漿處理腔10之DC電源32。DC電源32包含第1DC產生部32a及第2DC產生部32b。於一實施方式中，第1DC產生部32a以連接於基板支持部11之導電性構件，並且產生第1DC信號之方式構成。所產生之第1偏壓DC信號被施加至基板支持部11之導電性構件。於一實施方式中，第1DC信號亦可被施加至如靜電吸盤內之電極之其他電極。於一實施方式中，第2DC產生部32b以連接於簇射頭13之導電性構件，並且產生第2DC信號之方式構成。所產生之第2DC信號被施加至簇射頭13之導電性構件。於各種實施方式中，第1及第2DC信號中之至少一者可脈衝化。再者，可除RF電源31之外亦設置第1及第2DC產生部32a、32b，亦可代替第2RF產生部31b而設置第1DC產生部32a。
排氣系統40可連接於例如設於電漿處理腔10之底部之氣體排出口10e。排氣系統40可包含壓力調整閥及真空泵。電漿處理空間10s內之壓力藉由壓力調整閥而進行調整。真空泵可包含渦輪分子泵、乾式真空泵、或其等之組合。
圖3係一示例性實施方式之基板處理方法之流程圖。圖3所示之基板處理方法(以下，稱作「方法MT1」)可由上述實施方式之基板處理裝置來執行。方法MT1可應用於基板W。
圖4係一例之基板之局部放大剖面圖。如圖4所示，於一實施方式中，基板W具備蝕刻對象膜RE及遮罩MK。遮罩MK設於蝕刻對象膜RE上。
蝕刻對象膜RE可包含凹部R1。凹部R1具有側壁R1s及底部R1b。凹部R1可為開口。凹部R1例如為孔或溝槽。凹部R1與下述之步驟ST4同樣地可藉由使用電漿處理裝置1之電漿蝕刻而形成。蝕刻對象膜RE可包含複數個凹部R1。
蝕刻對象膜RE可包含含矽膜。含矽膜可為氧化矽膜(SiO 2膜)、氮化矽膜(SiN膜)、氮氧化矽膜(SiON)、碳化矽膜(SiC膜)、碳氮化矽膜(SiCN膜)、含碳氧化矽膜(SiOCH膜)、及矽膜(Si膜)中之任一單層膜，亦可為包含其等中之至少2種之積層膜。含矽膜亦可為至少2種含矽膜交替地排列而成之多層膜。再者，氮化矽膜(SiN膜)、氮氧化矽膜(SiON膜)、或碳氮化矽膜(SiCN膜)為含有氮之含矽膜。氧化矽膜(SiO 2膜)、碳化矽膜(SiC膜)、含碳氧化矽膜(SiOCH膜)、或矽膜(Si膜)為不含氮之含矽膜。矽膜(Si膜)可為單晶矽膜、多晶矽膜(Poly-Si膜)、或非晶矽膜(α-Si膜)。
蝕刻對象膜RE亦可包含含鍺膜。含鍺膜可為鍺膜(Ge膜)及矽鍺膜(SiGe膜)中之任意1個單層膜。含鍺膜亦可為包含鍺膜(Ge膜)及矽鍺膜(SiGe膜)之積層膜。
蝕刻對象膜RE亦可包含金屬膜。金屬膜例如可含有鎢(W)、碳化鎢(WC)、鋁(Al)、鈦(Ti)、氮化鈦(TiN)及釕(Ru)中之至少1種。
蝕刻對象膜RE亦可包含有機膜。有機膜例如可包含非晶形碳膜(ACL)及旋塗式碳膜(SOC膜：Spin On Carbon膜)中之至少一種。
遮罩MK具有開口OP。凹部R1與開口OP對應而設於蝕刻對象膜RE上。開口OP之寬度例如可為100 nm以下。相鄰開口OP間之距離例如可為100 nm以下。
遮罩MK亦可包含有機膜。有機膜可包含旋塗式碳膜及非晶形碳膜中之至少一者。於蝕刻對象膜RE包含有機膜之情形時，遮罩MK可包含氧化矽膜。
以下，對於方法MT1，以方法MT1使用上述實施方式之基板處理裝置而應用於基板W之情形為例，一面參照圖3～圖8一面進行說明。圖5～圖7分別係表示一示例性實施方式之基板處理方法中之一步驟之剖面圖。圖8係藉由執行一示例性實施方式之基板處理方法而得之一例之基板之局部放大剖面圖。於使用電漿處理裝置1之情形時，藉由控制部2對電漿處理裝置1之各部之控制，可於電漿處理裝置1中執行方法MT1。於方法MT1中，如圖2所示，對配置於電漿處理腔10內之基板支持部11上之基板W進行處理。藉由方法MT1，可蝕刻基板W。
如圖3所示，方法MT1包括步驟ST1、步驟ST2、步驟ST3、步驟ST4及步驟ST5。可依序執行步驟ST1～步驟ST5。可不進行步驟ST3及步驟ST5中之至少一者。步驟ST4可與步驟ST4後之步驟ST1同時進行。於步驟ST1～步驟ST5中，可對基板W於同一電漿處理腔10內，即於所謂之原地(in-situ)執行處理。藉此，產能提昇。又，由於基板W在各步驟期間未暴露於大氣中，故而能夠不受大氣中水分等之影響地進行穩定處理。於步驟ST1～步驟ST5中，基板W之溫度可為未達30℃、10℃以下或0℃以下。基板W之溫度可根據用以支持基板W之基板支持部11之溫度來調整。於步驟ST1及步驟ST2中，基板W之溫度可與基板支持部11之溫度大致相同。於步驟ST4中，藉由蝕刻，基板W之溫度可高於基板支持部11之溫度。
又，於步驟ST1～步驟ST5中，可對基板W於連接於同一真空搬送系統、且能夠在真空狀態下搬送基板W之不同之電漿處理腔10中，即於所謂之系統內(in-system)執行處理。藉此，基板W不會在各步驟期間暴露於大氣中，故而能夠不受大氣中水分等之影響地穩定地進行處理。
如圖5所示，於步驟ST1中，使用例如第1電漿P1，在基板W之凹部R1之側壁R1s上形成第1層F1。第1層F1亦可形成於凹部R1之底部R1b上。第1層F1亦可形成於凹部R1之側壁R1s中之一部分區域上。於步驟ST1中，可將基板W暴露於第1電漿P1中。第1電漿P1可在基板W之凹部R1之側壁R1s上形成第1層F1。自第1處理氣體產生第1電漿P1。第1處理氣體可自電漿處理裝置1之氣體供給部20供給至電漿處理腔10內。第1電漿P1可藉由電漿處理裝置1之電漿產生部12而產生。
第1處理氣體可包含含氮氣體。含氮氣體亦可包含氫。含氮氣體可包含N 2氣體、聯氨(N 2H 2)氣體、肼(N 2H 4)氣體、氨(NH 3)氣體、及甲胺(CH 3NH 2)氣體等含有胺基(-NH 2)之氣體中之至少1種。第1處理氣體亦可包含含氫氣體。含氫氣體可包含H 2氣體。第1處理氣體可不含鹵化氫。
第1層F1含有氮。第1層F1亦可包含氫。第1層F1可包含氨(NH 3)、或具有胺基(-NH 2)之化合物。第1層F1例如為氨吸附層。第1電漿P1與蝕刻對象膜RE相互作用(例如吸附或化學反應)之結果，形成第1層F1。
再者，由於氨(NH 3)氣體之反應性或吸附性較高，故而於第1處理氣體使用氨(NH 3)氣體之情形時，即使不使用第1電漿P1，亦可期望在基板W之凹部R1之側壁R1s形成包含氨(NH 3)、或具有胺基(-NH 2)之化合物之第1層F1。
如圖6所示，於步驟ST2中，使用第2處理氣體在第1層F1上形成第2層F2。藉此，形成包含第1層F1及第2層F2之保護膜PR。第2層F2可形成於基板W之凹部R1之側壁R1s及底部R1b上。第2層F2難以形成於凹部R1之側壁R1s及底部R1b中未形成第1層F1之區域中。於步驟ST2中，亦可使用自第2處理氣體產生之第2電漿P2。於步驟ST2中，可將基板W暴露於第2電漿P2中。第2處理氣體與第1處理氣體不同。第2處理氣體或第2電漿P2可在第1層F1上形成第2層F2。第2處理氣體可自電漿處理裝置1之氣體供給部20供給至電漿處理腔10內。第2電漿P2可藉由電漿處理裝置1之電漿產生部12而產生。
第2處理氣體包含含有碳及氫之氣體。第2處理氣體可包含烴氣體及氫氟碳氣體中之至少1種。烴(C xH y)氣體可包含CH 4氣體及C 2H 6氣體中之至少1種。氫氟碳(C xH yF z)氣體可包含CH 2F 2氣體、CHF 3氣體及CH 3F氣體中之至少1種。於第2處理氣體不含氟之情形時，可抑制非預期之凹部R1之蝕刻。
第2層F2含有碳及氫。第2層F2例如為具有烷基之化合物之層。自第2處理氣體產生之第2電漿P2與第1層F1相互作用(例如吸附或化學反應)之結果，形成第2層F2。於一例中，第1層F1之胺基之氫可被第2電漿P2中之甲基自由基奪取而形成N-CH 3鍵。進而，藉由自由基聚合，甲基之氫可被甲基自由基奪取而形成CH 2-CH 3鍵。因此，保護膜PR可包含烷基胺。
再者，根據條件，於第2處理氣體與第1層F1直接相互作用之情形時，亦可不使用第2電漿P2。
步驟ST2可於步驟ST1之後連續地進行。即，在步驟ST1與步驟ST2之間，可不介存例如抽真空步驟或沖洗步驟等中間步驟。於在步驟ST1與步驟ST2之間介存有中間步驟之情形時，中間步驟之處理時間亦可為10秒以下。若中間步驟之處理時間較短，則保護膜PR之厚度之均勻性變高。若中間步驟之處理時間較長，則存在凹部R1之底部R1b上之保護膜PR之厚度相較於凹部R1之側壁R1s上之保護膜PR之厚度變大之傾向。可認為其原因在於，隨著中間步驟之處理時間變長，形成於凹部R1之側壁R1s上之第1層F1之脫離量變多。
於步驟ST3中，可判定步驟ST1及步驟ST2之執行次數是否達到預先規定之值。可藉由基板處理裝置之控制部2來進行判定。於步驟ST1及步驟ST2之執行次數達到預先規定之值之情形時，執行步驟ST4。於步驟ST1及步驟ST2之執行次數未達到預先規定之值之情形時，返回至步驟ST1，並且重複步驟ST1及步驟ST2。如此，方法MT1可在步驟ST4之前，進而包含重複步驟ST1及步驟ST2之步驟。藉此，可形成厚保護膜PR。
如圖7所示，於步驟ST4中，使用例如第3電漿P3蝕刻凹部R1之底部R1b。於步驟ST4中，可將基板W暴露於第3電漿P3中。第3電漿P3可蝕刻凹部R1之底部R1b。自第3處理氣體產生第3電漿P3。第3處理氣體可自電漿處理裝置1之氣體供給部20供給至電漿處理腔10內。第3電漿P3可藉由電漿處理裝置1之電漿產生部12而產生。第3處理氣體與第2處理氣體不同。第3處理氣體可與第1處理氣體不同，亦可與第1處理氣體相同。
第3處理氣體可包含含鹵素氣體。含鹵素氣體可包含含氟氣體。含氟氣體可包含氟碳氣體、氫氟碳氣體、氟化氫氣體、及三氟化氮(NF 3)氣體中之至少1種。第3處理氣體可包含含氮氣體。含氮氣體可包含氮氧化物氣體。
於步驟ST4中，可對用以支持基板W之基板支持部11施加偏壓電力。偏壓電力可藉由圖2中之電源30施加。藉由偏壓電力，而凹部R1之底部R1b之蝕刻速率增大。
如圖8所示，於步驟ST5中，可判定凹部R1之深度DP是否達到閾值。凹部R1之深度DP可藉由例如終點監視器等監視。可藉由基板處理裝置之控制部2來進行判定。於凹部R1之深度DP達到閾值之情形時，結束方法MT1。於凹部R1之深度DP未達到閾值之情形時，返回至步驟ST1，重複步驟ST1～ST5。於步驟ST5中，亦可判定步驟ST1～步驟ST5之重複次數是否達到閾值。如此，方法MT1可在步驟ST4之後，進而包含重複步驟ST1、步驟ST2、及步驟ST4之步驟。藉此，可形成較深之凹部R1。
於步驟ST4與步驟ST4後之步驟ST1同時進行之情形時，第3電漿P3兼作第1電漿P1。其結果，凹部R1之底部R1b之蝕刻及第1層F1之形成同時進行。
於蝕刻對象膜RE包含例如氮化矽膜等含有氮之含矽膜，且在步驟ST5之後執行ST1之情形時，由於氮化矽膜中所含之氮有助於第1層F1之形成，故而第1處理氣體可不含氮原子。又，於蝕刻對象膜RE為包含氫原子之氮化矽膜等含有氮及氫之含矽膜之情形時，藉由步驟ST4之蝕刻，而於凹部R1之側壁R1s上形成包含NH 3之反應產物來作為第1層F1發揮作用。因此，在步驟ST5之後，亦可省略步驟ST1之執行。
在方法MT1結束後，凹部R1之深度DP可為3 μm以上，並且凹部R1之深寬比(凹部R1之深度DP相對於寬度WD)可為30以上。
根據上述實施方式之方法MT1，於步驟ST4中，由於在凹部R1之側壁R1s上形成有保護膜PR，故而凹部R1之側壁R1s之蝕刻得到抑制。因此，可抑制蝕刻時之凹部R1之側壁R1s之形狀不良(彎曲)。
於步驟ST1及步驟ST2中之至少一者中，若基板W之溫度未達30℃，則可於低溫下形成保護膜PR。於步驟ST2中，若基板W之溫度未達30℃，則可形成較厚之第2層F2。於步驟ST4中，若基板W之溫度未達30℃，則可於低溫下蝕刻凹部R1。
以上就各種示例性實施方式進行了說明，但並不限於上述示例性實施方式，可進行各種追加、省略、置換、及變更。又，可組合不同實施方式中之要素而形成其他實施方式。
以下，就為評估方法MT1而進行之各種實驗進行說明。以下說明之實驗並非對本發明進行限定者。
(第1實驗) 在第1實驗中，準備具備氧化矽膜及氧化矽膜上之遮罩MK之基板W。氧化矽膜具有相對於遮罩MK之開口OP而設置之凹部R1。其後，使用上述電漿處理系統對基板W實施步驟ST1。於步驟ST1中，第1處理氣體為氫氣(H 2氣體)與氮氣(N 2氣體)之混合氣體。於步驟ST1中，使用第1電漿P1在凹部R1之側壁R1s上形成第1層F1。繼而，實施步驟ST2。於步驟ST2中，第2處理氣體為甲烷(CH 4)氣體。於步驟ST2中，使用第2電漿P2在第1層F1上形成第2層F2。繼而，重複步驟ST1及步驟ST2直到步驟ST1及步驟ST2之各者之執行次數達到10為止。於步驟ST1及步驟ST2中，基板W及基板支持部11之溫度為-70℃。
(第2實驗) 在第2實驗中，除不進行步驟ST1以外，執行與第1實驗之方法相同之方法。
(第1實驗結果) 對在第1實驗及第2實驗中執行方法後之基板W之凹部R1之剖面進行觀察。圖9及圖10分別係第1實驗及第2實驗中所得之基板之局部放大剖面圖。如圖9所示，在第1實驗中，共形地形成保護膜PR。另一方面，如圖10所示，在第2實驗中，保護膜PR1之厚度不均勻。凹部R1之底部R1b上之保護膜PR1之厚度大於凹部R1之側壁R1s上之保護膜PR1之厚度。
圖11係表示藉由在第1實驗及第2實驗之各者中執行基板處理方法而得之保護膜之厚度的圖表。圖表中，E1及E2分別表示第1實驗及第2實驗之結果。E1s及E2s分別表示在第1實驗及第2實驗中形成於凹部R1之側壁R1s上之保護膜PR之厚度。E1b及E2b分別表示在第1實驗及第2實驗中形成於凹部R1之底部R1b上之保護膜PR之厚度。
如圖11所示，第1實驗中，凹部R1之側壁R1s及底部R1b之各者上之保護膜PR之厚度為20 nm。另一方面，第2實驗中，凹部R1之側壁R1s上之保護膜PR1之厚度為0 nm，凹部R1之底部R1b上之保護膜PR1之厚度為70 nm。因此可知，於不進行步驟ST1之情形時，不於側壁R1s上形成保護膜PR1。可認為其原因在於，由於未形成第1層F1，故而亦未形成第2層F2。
進而，藉由對在第1實驗及第2實驗中執行方法後之基板W進行步驟ST4及步驟ST5，而形成圖8所示之凹部R1。為了對蝕刻時之凹部R1之側壁之彎曲進行評估，測定凹部R1之寬度WD之最大值。凹部R1之寬度WD之最大值在第1實驗中為107 nm，在第2實驗中為113 nm。在第1實驗中，相較於第2實驗，凹部R1之寬度WD之最大值較小。因此可知，在第1實驗中，蝕刻時之凹部R1之側壁之彎曲亦得到抑制。
(第3實驗) 在第3實驗中，除使用氮氣(N 2氣體)作為第1處理氣體以外，執行與第1實驗之方法相同之方法。
(第4實驗) 在第4實驗中，除使用氫氣(H 2氣體)作為第1處理氣體以外，執行與第1實驗之方法相同之方法。
(第5實驗) 在第5實驗中，除使用氬氣(Ar氣體)作為第1處理氣體，且不產生電漿以外，執行與第1實驗之方法相同之方法。
(第2實驗結果) 對在第1實驗、第3實驗～第5實驗中執行方法後之基板W之凹部R1之剖面進行觀察。圖12係表示藉由在第1實驗、第3實驗～第5實驗中執行基板處理方法而得之保護膜之厚度的圖表。圖表中，E1及E3～E5分別表示第1實驗及第3實驗～第5實驗之結果。E3s～E5s分別表示在第3實驗～第5實驗中形成於凹部R1之側壁R1s上之保護膜PR之厚度。E3b～E5b分別表示在第3實驗～第5實驗中，形成於凹部R1之底部R1b上之保護膜PR之厚度。
如圖12所示，在第3實驗中，凹部R1之側壁R1s及底部R1b之各者上之保護膜PR之厚度為15 nm。另一方面，在第4實驗及第5實驗中，凹部R1之側壁R1s上之保護膜PR1之厚度為0 nm，凹部R1之底部R1b上之保護膜PR1之厚度為70 nm。因此可知，於使用氫氣或氬氣作為第1處理氣體之情形時，不於側壁R1s上形成保護膜PR1。可認為其原因在於，由於未形成第1層F1，故而亦未形成第2層F2。
(第6實驗～第10實驗) 在第6實驗～第10實驗中，除將步驟ST1及步驟ST2中之基板W及基板支持部11之溫度分別設為-30℃、-10℃、10℃、30℃、及50℃以外，執行與第1實驗之方法相同之方法。
(第3實驗結果) 對在第1實驗、第6實驗～第10實驗中執行方法後之基板W之凹部R1之剖面進行觀察。圖13係表示藉由在第1實驗、第6實驗～第10實驗中執行基板處理方法而得之保護膜之厚度與溫度之關係之一例的圖表。縱軸表示凹部R1之側壁R1s及底部R1b之各者上之保護膜PR之厚度。橫軸表示步驟ST1及步驟ST2中之基板W及基板支持部11之溫度。圖表中，實線表示凹部R1之側壁R1s上之保護膜PR之厚度，虛線表示凹部R1之底部R1b上之保護膜PR之厚度。實線與虛線相互重疊。
如圖13所示，在第6實驗中，凹部R1之側壁R1s及底部R1b之各者上之保護膜PR之厚度為15 nm。在第7實驗中，凹部R1之側壁R1s及底部R1b之各者上之保護膜PR之厚度為10 nm。在第8實驗中，凹部R1之側壁R1s及底部R1b之各者上之保護膜PR之厚度為5 nm。在第9實驗及第10實驗中，凹部R1之側壁R1s及底部R1b之各者上之保護膜PR之厚度為0 nm。因此可知，隨著基板W及基板支持部11之溫度下降，保護膜PR之厚度變大。可認為其原因在於，隨著基板W及基板支持部11之溫度下降，步驟ST1中，吸附或化學反應之作用提高，從而穩定地形成第1層F1，所形成之第1層F1再次昇華之機率亦降低。或者，可認為其原因在於，隨著基板W及基板支持部11之溫度下降，步驟ST2中，甲烷氣體向第1層F1之吸附量變多。再者，若使用例如沸點較氨氣高之甲胺或肼作為第1處理氣體，則即便於使基板W及基板支持部11之溫度為30℃以上之情形時，亦可形成保護膜PR。或者，若使用例如具有較甲烷氣體大之碳數之烴氣體為第2處理氣體，則即便於使基板W及基板支持部11之溫度為30℃以上之情形時，亦可形成保護膜PR。
(第11實驗) 在第11實驗中，除於步驟ST2中不產生第2電漿P2而使用第2處理氣體以外，執行與第1實驗之方法相同之方法。於步驟ST2中，第2處理氣體為甲烷(CH 4)氣體。
(第4實驗結果) 對在第11實驗中執行方法後之基板W之凹部R1之剖面進行觀察。與圖9所示之形狀相同，在第11實驗中，共形地形成保護膜PR。藉此可知，存在即使不使用第2電漿P2亦可形成保護膜PR之情形。但，第11實驗中之保護膜PR之厚度薄於圖9所示之第1實驗中之保護膜PR之厚度。由此可知，使用第2電漿P2之情形相較於未使用第2電漿P2之情形，可使保護膜PR較厚。
自以上說明可理解，本發明之各種實施方式係出於說明之目的而於本說明書中進行說明者，可在不脫離本發明之範圍及主旨之情況下進行各種變更。因此，本說明書中所揭示之各種實施方式並非意欲進行限定，真實範圍及主旨係藉由隨附之申請專利範圍而示出。
1:電漿處理裝置 2:控制部 2a:電腦 2a1:處理部 2a2:記憶部 2a3:通信介面 10:電漿處理腔 10a:側壁 10e:氣體排出口 10s:電漿處理空間 11:基板支持部 12:電漿產生部 13:簇射頭 13a:氣體供給口 13b:氣體擴散室 13c:氣體導入口 20:氣體供給部 21:氣體源 22:流量控制器 30:電源 31:RF電源 31a:第1RF產生部 31b:第2RF產生部 32:DC電源 32a:第1DC產生部 32b:第2DC產生部 40:排氣系統 111:本體部 111a:中央區域(基板支持面) 111b:環狀區域(環支持面) 112:環組件 DP:深度 E1:第1實驗之結果 E1b,E2b:底部R1b上之保護膜PR之厚度 E1s,E2s:側壁R1s上之保護膜PR之厚度 E2:第2實驗之結果 E3:第3實驗之結果 E3b,E4b,E5b:底部R1b上之保護膜PR之厚度 E3s,E4s,E5s:側壁R1s上之保護膜PR之厚度 E4:第4實驗之結果 E5:第5實驗之結果 F1:第1層 F2:第2層 MK:遮罩 MT1:方法 OP:開口 P1:第1電漿 P2:第2電漿 P3:第3電漿 PR:保護膜 PR1:保護膜 R1:凹部 R1b:底部 R1s:側壁 RE:蝕刻對象膜 TH:高度 W:基板 WD:寬度
圖1係概略性地表示一示例性實施方式之基板處理裝置之圖。 圖2係概略性地表示一示例性實施方式之基板處理裝置之圖。 圖3係一示例性實施方式之基板處理方法之流程圖。 圖4係一例之基板之局部放大剖面圖。 圖5係表示一示例性實施方式之基板處理方法中之一步驟之剖面圖。 圖6係表示一示例性實施方式之基板處理方法中之一步驟之剖面圖。 圖7係表示一示例性實施方式之基板處理方法中之一步驟之剖面圖。 圖8係藉由執行一示例性實施方式之基板處理方法而得之一例之基板之局部放大剖面圖。 圖9係藉由在第1實驗中執行基板處理方法而得之基板之局部放大剖面圖。 圖10係藉由在第2實驗中執行基板處理方法而得之基板之局部放大剖面圖。 圖11係表示藉由在第1實驗及第2實驗之各者中執行基板處理方法而得之保護膜之厚度的圖表。 圖12係表示藉由在第1實驗、第3實驗～第5實驗中執行基板處理方法而得之保護膜之厚度的圖表。 圖13係表示藉由在第1實驗、第6實驗～第10實驗中執行基板處理方法而得之保護膜之厚度與溫度之關係的圖表。
MT1:方法

Claims (17)

  1. 一種方法，其係對具備蝕刻對象膜、及設於上述蝕刻對象膜上且具有開口之遮罩之基板進行處理者，包括以下步驟： (a)在與上述開口對應而設於上述蝕刻對象膜上之凹部之側壁上，使用第1處理氣體形成含有氮之第1層； (b)在上述(a)之後，使用包含含有碳及氫之氣體之第2處理氣體，在上述第1層上形成含有碳及氫之第2層； (c)在上述(b)之後，使用第3處理氣體蝕刻上述凹部。
  2. 如請求項1之方法，其中在上述(c)之前，進而包括重複上述(a)及上述(b)之步驟。
  3. 如請求項1或2之方法，其中在上述(c)之後，進而包括重複上述(a)、上述(b)及上述(c)之步驟。
  4. 如請求項1至3中任一項之方法，其中在上述(a)及上述(b)中之至少一者，上述基板之溫度未達30℃。
  5. 如請求項1至4中任一項之方法，其中在上述(c)中，上述基板之溫度未達30℃。
  6. 如請求項1至5中任一項之方法，其中上述(c)中，使用自上述第3處理氣體產生之電漿。
  7. 如請求項1至6中任一項之方法，其中上述(b)中，使用自上述第2處理氣體產生之電漿。
  8. 如請求項1至7中任一項之方法，其中上述(a)中，使用自上述第1處理氣體產生之電漿。
  9. 如請求項1至8中任一項之方法，其中上述第1層含有氫。
  10. 如請求項9之方法，其中上述第1層包含氨、或具有胺基之化合物。
  11. 如請求項1至10中任一項之方法，其中上述第1處理氣體包含含氮氣體。
  12. 如請求項1至11中任一項之方法，其中上述第2處理氣體包含烴氣體及氫氟碳氣體中之至少一者。
  13. 如請求項1至12中任一項之方法，其中上述蝕刻對象膜包含含矽膜及金屬膜中之至少一者。
  14. 如請求項1至13中任一項之方法，其中在上述(a)、上述(b)及上述(c)中，上述基板於原地處理。
  15. 如請求項1至13中任一項之方法，其中在上述(a)、上述(b)及上述(c)中，上述基板於系統內處理。
  16. 一種基板處理裝置，其具備： 腔室； 基板支持部，其用以在上述腔室內支持基板，上述基板包括蝕刻對象膜、及設於上述蝕刻對象膜上且具有開口之遮罩； 氣體供給部，其以將第1處理氣體、第2處理氣體及第3處理氣體分別供給至上述腔室內之方式構成，上述第2處理氣體包含含有碳及氫之氣體；及 控制部； 上述控制部構成為以在與上述開口對應而設於上述蝕刻對象膜上之凹部之側壁上，使用上述第1處理氣體形成含有氮之第1層之方式控制上述氣體供給部， 上述控制部構成為以在形成上述第1層後，使用上述第2處理氣體，在上述第1層上形成含有碳及氫之第2層之方式控制上述氣體供給部， 上述控制部構成為以在形成上述第2層後，使用上述第3處理氣體蝕刻上述凹部之方式控制上述氣體供給部。
  17. 一種方法，其係對具備蝕刻對象膜、及設於上述蝕刻對象膜上且具有開口之遮罩之基板進行處理者，包括以下步驟： (a)將上述基板暴露於第1處理氣體中，上述第1處理氣體可在與上述開口對應而設於上述蝕刻對象膜上之凹部之側壁上形成含有氮之第1層， (b)在上述(a)之後，將上述基板暴露於第2處理氣體中，上述第2處理氣體包含含有碳及氫之氣體，可在上述第1層上形成含有碳及氫之第2層， (c)在上述(b)之後，將上述基板暴露於第3處理氣體中，上述第3處理氣體可蝕刻上述凹部。
TW111117113A 2021-05-20 2022-05-06 基板處理方法及基板處理裝置 TW202303749A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2021-085498 2021-05-20
JP2021085498 2021-05-20
JP2022-035578 2022-03-08
JP2022035578A JP2022179327A (ja) 2021-05-20 2022-03-08 基板処理方法及び基板処理装置

Publications (1)

Publication Number Publication Date
TW202303749A true TW202303749A (zh) 2023-01-16

Family

ID=84140416

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111117113A TW202303749A (zh) 2021-05-20 2022-05-06 基板處理方法及基板處理裝置

Country Status (2)

Country Link
TW (1) TW202303749A (zh)
WO (1) WO2022244678A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6373150B2 (ja) * 2014-06-16 2018-08-15 東京エレクトロン株式会社 基板処理システム及び基板処理方法
US9997373B2 (en) * 2014-12-04 2018-06-12 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US11171011B2 (en) * 2018-08-21 2021-11-09 Lam Research Corporation Method for etching an etch layer
KR20210036992A (ko) * 2018-08-24 2021-04-05 램 리써치 코포레이션 고 종횡비 에칭을 위한 금속 함유 패시베이션

Also Published As

Publication number Publication date
WO2022244678A1 (ja) 2022-11-24

Similar Documents

Publication Publication Date Title
US20210265169A1 (en) Etching method and etching apparatus
TW202303749A (zh) 基板處理方法及基板處理裝置
US11501975B2 (en) Substrate processing method and substrate processing apparatus
JP2022179327A (ja) 基板処理方法及び基板処理装置
WO2023058582A1 (ja) エッチング方法及びエッチング装置
JP2022034956A (ja) エッチング方法及びプラズマ処理装置
WO2024062995A1 (ja) 基板処理方法及び基板処理装置
US20220319860A1 (en) Etching method and etching processing apparatus
JP7250895B2 (ja) エッチング方法及びプラズマ処理装置
US20220310361A1 (en) Substrate processing method and substrate processing apparatus
US20230100292A1 (en) Plasma processing method and plasma processing system
US20220238348A1 (en) Substrate processing method and substrate processing apparatus
JP2022158811A (ja) エッチング方法及びエッチング処理装置
US11810792B2 (en) Etching method and substrate processing apparatus
WO2023234214A1 (ja) エッチング方法及びプラズマ処理装置
WO2024090252A1 (ja) 基板処理方法及び基板処理装置
US20230420263A1 (en) Etching method and plasma processing apparatus
US20210098234A1 (en) Substrate processing method, method for manufacturing semiconducor device, and plasma processing apparatus
JP2024013628A (ja) エッチング方法及びプラズマ処理装置
JP2024053900A (ja) エッチング方法及びプラズマ処理装置
TW202405936A (zh) 基板處理方法
JP2024064179A (ja) エッチング方法及びプラズマ処理装置
JP2024010798A (ja) プラズマ処理方法及びプラズマ処理システム
JP2023050155A (ja) プラズマ処理方法及びプラズマ処理システム
JP2024017869A (ja) エッチング方法及び基板処理装置