JP5398853B2 - プラズマ処理方法及びプラズマ処理装置 - Google Patents

プラズマ処理方法及びプラズマ処理装置 Download PDF

Info

Publication number
JP5398853B2
JP5398853B2 JP2012014471A JP2012014471A JP5398853B2 JP 5398853 B2 JP5398853 B2 JP 5398853B2 JP 2012014471 A JP2012014471 A JP 2012014471A JP 2012014471 A JP2012014471 A JP 2012014471A JP 5398853 B2 JP5398853 B2 JP 5398853B2
Authority
JP
Japan
Prior art keywords
plasma
gas
processing
plasma processing
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012014471A
Other languages
English (en)
Other versions
JP2013157351A (ja
Inventor
雅喜 井上
万寿 石井
基貴 野呂
進二 河田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2012014471A priority Critical patent/JP5398853B2/ja
Priority to PCT/JP2012/081838 priority patent/WO2013111461A1/ja
Priority to US14/371,625 priority patent/US9165764B2/en
Priority to KR1020147019294A priority patent/KR102000318B1/ko
Priority to TW102102059A priority patent/TWI566298B/zh
Publication of JP2013157351A publication Critical patent/JP2013157351A/ja
Application granted granted Critical
Publication of JP5398853B2 publication Critical patent/JP5398853B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32366—Localised processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Description

本発明の一態様は、半導体デバイスにおける断面凸形状部分を被覆する絶縁膜に対するプラズマ処理方法及びプラズマ処理装置に関する。
従来の電界効果トランジスタは、平坦な半導体表面の表層にチャネルが形成された二次元的な形状を有している。しかしながら、近年、高速動作・低消費電力特性の向上を目的として、フィン型の半導体部位の周囲を囲むようにゲート絶縁膜を設け、これを囲むようにゲート電極を配置した三次元形状のトランジスタが実用化され始めている（例えば、特許文献１参照）。なお、ゲート絶縁膜には、例えば、高誘電率材料（Ｈｉｇｈ−ｋ材料）が用いられる。このような高誘電率材料としては、ＴｉＯ２、ＺｒＯ２、ＨｆＯ２等が知られている（例えば、特許文献２参照）。
フィン型の半導体部位において、対向する２側面をキャリア伝達のチャネルとするタイプのトランジスタをダブルゲート(Double-Gate)トランジスタといい、これらの側面に頂面を更に加えた３面をキャリア伝達のチャネルとするタイプのトランジスタをトライゲート(Tri-Gate)トランジスタという。また、それぞれの構造の長所と短所を利用し、これらを同一基板上に集積した半導体デバイスも提案されている（例えば、特許文献３参照）。
フィン型の半導体部位は基板から突出しているので、これをゲート電極によって被覆すると、当該半導体部位及びゲート電極が、基板から立設した断面凸形状の部分を有することとなるが、絶縁や保護を目的として、断面凸形状部分の側面は絶縁膜で被覆したい。
米国特許第７，５６０，７５６号明細書 米国特許第７，７１４，３９７号明細書 米国特許出願公開第２０１０／２９７，８３８号明細書
しかしながら、この断面凸形状部分を含んで基板上に絶縁膜を形成した場合、絶縁膜における、断面凸形状部分の側面を被覆する部分は必要であるが、周囲の平坦面を被覆する部分や、断面凸形状部分の頂面を被覆する部分は、素子全体の平坦性を低下させ、また素子厚みを増加させるため、不要な場合がある。そこで、本願発明者らが、プラズマエッチングを用いて絶縁膜の平坦面上の部分を除去しようとすると、側面上の部分も除去されてしまい、断面凸形状部分を選択的に被覆できないことが判明した。
本発明は、このような課題に鑑みてなされたものであり、断面凸形状部分の側面を被覆する絶縁膜を残留させた状態で、その頂部と周囲の絶縁膜を除去可能なプラズマ処理方法及びプラズマ処理装置を提供することを目的とする。
上述の課題を解決するため、本発明の一態様に係るプラズマ処理方法は、基板本体から立設した断面凸形状部分を有する基板を用意し、この断面凸形状部分を含む前記基板表面を絶縁膜で被覆し、しかる後、前記絶縁膜にプラズマ処理を施すプラズマ処理方法において、前記基板表面に第１プラズマ処理を施し前記絶縁膜の表面上に保護膜を形成する第１プラズマ処理工程と、前記基板表面に第２プラズマ処理を施し前記断面凸形状部分の両側面に位置する前記絶縁膜を残留させつつ、前記断面凸形状部分の頂面及び前記断面凸形状部分の周辺に位置する前記絶縁膜を除去する第２プラズマ処理工程と、を備え、前記第１及び第２プラズマ処理工程は、前記基板が配置される処理容器と、ＳｉＯ２を含む誘電体窓及びこの誘電体窓の一方面側に設けられたスロット板を有するアンテナとを備えたプラズマ処理装置によって行われ、このプラズマ処理装置は、前記アンテナにマイクロ波を供給しつつ、前記誘電体窓の近傍に処理ガスを供給することで、この処理ガスをプラズマ化させ、プラズマ化した処理ガスを前記基板表面側に与えるものであり、前記絶縁膜は、シリコン炭化窒化物からなり、前記第１プラズマ処理工程において前記処理容器に供給される前記処理ガスは、酸素ガスを含有せず、ＣとＦを含む、例えば、ＣＨ２Ｆ２、ＣＨ３Ｆ，ＣＨＦ３、ＣＦ４ 及びＣ４Ｆ８からなるガス群から選択される少なくとも１種のフルオロカーボン系ガスを含み、前記第２プラズマ処理工程において前記処理容器に供給される前記処理ガスは、酸素ガスを含有し、ＣとＦを含む、例えば、ＣＨ３Ｆ、ＣＦ４、ＣＨＦ３、ＣＨ２Ｆ２ 及びＣ４Ｆ８からなるガス群から選択される少なくとも１種のフルオロカーボン系ガスを含むことを特徴とする。
このプラズマ処理方法によれば、第１プラズマ処理工程において、処理ガス中のフルオロカーボン系ガスはマイクロ波によるプラズマ化によって一部がラジカルとなり、基板方向へと流れる。なお、以下では、（＊）はフリーラジカルを表わすこととする。
一般に、フルオロカーボン系ガスであるＣＨ２Ｆ２（二フッ化エチル）は、これにプラズマ化のためのマイクロ波エネルギーが与えられると、フリーラジカルとしてのＣＨＦ２（＊）と自由陽子Ｈ（＊）とに解離し、これに酸素が加わると、ＣＯ２、Ｈ２Ｏなどと共に、フッ素ラジカルＦ（＊）が発生する。特にフッ素ラジカルＦ（＊）は、絶縁膜を構成するシリコン炭化窒化物中のシリコン（Ｓｉ）と結合し、自由陽子Ｈ（＊）又は酸素Ｏ或いは酸素ラジカルＯ（＊）は、窒素（Ｎ）又は炭素（Ｃ）と結合して、シリコン炭化窒化物からなる絶縁膜を分解して、エッチングする傾向がある。
このように、エッチングに寄与するフッ素ラジカルＦ（＊）の発生は、酸素（酸素ラジカル）に依存している。
ここで、第１プラズマ処理工程では、処理ガス中に、ごく微量な酸素（Ｏ）を供給するが、酸素ガスとしては供給しない。この微量な酸素の供給源は、プラズマが発生する誘電体窓を構成するＳｉＯ２であってよく、装置内部に供給する処理ガス中には酸素は含まれていない。なお、誘電体窓がプラズマによってエッチングされることにより、ここから酸素が発生する場合には、酸素に結合していたＳｉも若干は発生することになる。
シリコン炭化窒化物は、プラズマ化した処理ガスによって、僅かにエッチングされつつも、分解されたＳｉ等と微量酸素とが結合して、断面凸形状部分を被覆する絶縁膜表面上に再付着する。そして、両側面の絶縁膜表面上にシリコン酸化物（Ｓｉ−Ｏ）を形成し、これが保護膜として絶縁膜上に堆積する。
一方、第２プラズマ処理工程では、適量な酸素を処理ガスとして供給する。処理ガス中の酸素含有量が、誘電体窓からの供給量よりも増加すると、保護膜としてのシリコン酸化物の堆積レートを、エッチングレートが上回る傾向が現れる。
フルオロカーボン系ガスであるＣＨ３Ｆ（フッ化メチル）は、これにプラズマ化のためのマイクロ波エネルギーが与えられると、フリーラジカルとしてのＣＨ２Ｆ（＊）と自由陽子Ｈ（＊）とに解離し、これに酸素が加わると、ＣＨ２Ｆ２（二フッ化エチル）と同様に、ＣＯ２、Ｈ２Ｏなどと共に、フッ素ラジカルＦ（＊）が発生する。特にフッ素ラジカルＦ（＊）は、絶縁膜を構成するシリコン炭化窒化物中のシリコン（Ｓｉ）と結合し、自由陽子（Ｈ＊）又は酸素（Ｏ）或いは酸素ラジカルＯ（＊）は、窒素（Ｎ）又は炭素（Ｃ）と結合して、シリコン炭化窒化物からなる絶縁膜を分解して、エッチングする傾向がある。
酸素（Ｏ）は、プラズマ中におけるフルオロカーボン系ガスの解離を促進し、フッ素ラジカルＦ（＊）の発生を促進させる機能を一般に有している。フッ素ラジカルＦ（＊）は、保護膜や絶縁膜を構成するシリコン（Ｓｉ）と容易に結合するので、上述の如く、シリコン炭化窒化物（ＳｉＣＮ）からなる絶縁膜は容易に分解し、エッチングが行われる。このエッチングは保護膜（Ｓｉ−Ｏ）においても生じるが、Ｓｉ−Ｎ間の結合エネルギーは、Ｓｉ−Ｏ間の結合エネルギーよりも小さいため、保護膜よりも絶縁膜の方が多くエッチングされる。
第２プラズマ処理工程においては、処理ガス中に、酸素を含有させることにより、フルオロカーボン系ガス中のフッ素（Ｆ）或いはフッ素ラジカルＦ（＊）と絶縁膜中のシリコン（Ｓｉ）を結合させ、また、炭素（Ｃ）又は窒素（Ｎ）と酸素（Ｏ）を結合させることで、絶縁膜の分解を促進し、エッチングを促進することができる。なお、保護膜中のシリコン（Ｓｉ）とフルオロカーボン系ガス中のフッ素（Ｆ）とも結合し、保護膜中の酸素（Ｏ）はフルオロカーボン系ガス中の炭素（Ｃ）と結合するため、保護膜も若干はエッチングされる。
しかしながら、第１プラズマ処理工程におけるシリコン酸化物の堆積レートは、プラズマ発生位置から基板に向かう方向に平行な面、すなわち、断面凸形状部分の両側面位置においては、この方向に垂直な面よりも相対的に高く、第２プラズマ処理工程における保護膜のエッチングレートは、これとは逆の関係を有している。すなわち、誘電体窓下のプラズマ発生位置から基板に向かう方向に垂直な面では、保護膜（Ｓｉ−Ｏ）或いは絶縁膜（Ｓｉ−Ｃ−Ｎ）のエッチグレートは高くなり、平行な面ではエッチングレートは低くなる。これにより、側面の保護膜を構成するシリコン酸化物は、第１プラズマ処理工程では堆積しやすく、第２プラズマ処理工程では、エッチングされにくいという特性を有することになり、断面凸形状部分の両側面において絶縁膜が残留し、頂面及び周辺の平坦面上の絶縁膜は除去されることになる。
また、前記第１プラズマ処理工程では、前記基板に第１バイアス電圧が印加され、前記第２プラズマ処理工程では、前記基板に第２バイアス電圧が印加され、前記第１バイアス電圧は、前記第２バイアス電圧よりも大きいことを特徴とする。すなわち、バイアス電圧（バイアス電力）が大きいほど、バイアス電圧による処理ガス構成原子の加速が生じているため、堆積物の原料となるＳｉが絶縁膜から外部に飛び出す確率が増加し、保護膜を構成するシリコン酸化物の堆積レートが高くなる。したがって、バイアス電圧の高い第１プラズマ処理工程では、シリコン酸化物が堆積する傾向が高くなり、バイアス電圧の低い第２プラズマ処理工程では、シリコン酸化物が堆積する傾向は相対的に低くなる。これにより、第１プラズマ処理工程では、側壁にシリコン酸化物が堆積され、第２プラズマ処理工程では、堆積よりも、シリコン炭化窒化物或いはシリコン酸化物のエッチングが優先されることになる。なお、バイアス電圧は、特定の固定電位（グランド）と基板との間の電圧で規定される。
なお、第１プラズマ処理工程で用いるフルオロカーボン系ガスとしては、上記ＣＨ２Ｆ２の他、ＣＨ３Ｆ、ＣＨＦ３、ＣＦ４ 及びＣ４Ｆ８の中の少なくとも１つ以上のガスを用いることができる。
また、第２プラズマ処理工程で用いるフルオロカーボン系ガスとしては、上記ＣＨ３Ｆの他、ＣＦ４、ＣＨＦ３、ＣＨ２Ｆ２ 及びＣ４Ｆ８の中の少なくとも１つ以上のガスを用いることができる。
本発明の一態様に係るプラズマ処理装置は、上記プラズマ処理方法を実行するプラズマ処理装置において、前記処理ガスを前記処理容器内に供給するガス供給源と、前記誘電体窓を有し、前記処理容器内に供給された前記処理ガスをプラズマ化する前記アンテナと、前記ガス供給源を制御するコントローラとを備え、前記コントローラは、前記第１及び第２のプラズマ処理工程を実行するように、前記処理容器内にそれぞれのプラズマ処理工程の処理ガスを供給するように、前記ガス供給源を制御することを特徴とする。
このプラズマ処理方法及びプラズマ処理装置によれば、断面凸形状部分の側面を被覆する絶縁膜を残留させた状態で、その頂部と周囲の絶縁膜を除去することができる。
フィン型のトランジスタの斜視図である。 図１に示したトランジスタのＩＩＡ−ＩＩＡ矢印断面図（Ａ）、矢印ＩＩＢ方向からみた正面図（Ｂ）である。 図１に示したトランジスタのＩＩＩＡ−ＩＩＩＡ矢印断面図（Ａ）、ＩＩＩＢ−ＩＩＩＢ矢印断面図（Ｂ）である。 トランジスタを構成する１つのフィン構造の斜視図である。 実施例に係る第１プラズマ処理工程を説明するための基板の縦断面図である。 実施例に係る第１プラズマ処理工程を説明するための基板の縦断面図である。 実施例に係る第２プラズマ処理工程を説明するための基板の縦断面図である。 比較例に係るプラズマ処理工程を説明するための基板の縦断面図である。 バイアス電力（Ｗ）と断面凸形状部分の各種寸法の関係を示すグラフである。 プラズマ処理装置をその縦断面構造と共に説明する図である。 スリット板の平面図である。 誘電体窓の平面図である。 誘電体窓の断面図である。
以下、実施の形態に係るプラズマ処理方法について説明する。なお、同一要素には同一符号を用い、重複する説明は省略する。
図１は、フィン型の電界効果トランジスタの斜視図である。同図においてＸＹＺ三次元直交座標系を設定し、トランジスタ１０におけるキャリアが流れる方向をＹ軸方向とし、基板１の厚み方向をＺ軸方向、これらの双方に垂直な方向をＸ軸方向とする。
このトランジスタ１０は、基板１と、基板１の主表面上に形成された絶縁層２と、絶縁層２上に形成されたフィン型の半導体チャネル層３と、半導体チャネル層３の長手方向（Ｙ軸）を囲むように設けられたゲート絶縁膜ＧＤ、ゲート絶縁膜ＧＤを介して半導体チャネル層３に隣接するゲート電極Ｇとを備えている。半導体チャネル層３の頂面上のゲート絶縁膜ＧＤには、比較的厚い頂部絶縁層４が位置している。
基板１は半導体基板からなり、本例ではシリコン（Ｓｉ）である。基板１の主表面上に位置する下地絶縁層２は、埋め込み酸化層（所謂ＢＯＸ層）、或いはＳＯＩ（Silicon On Insulator）構造における下地の絶縁層であり、本例ではＳｉＯ２からなる。なお、絶縁層２は、サファイア（Ａｌ２Ｏ３）などの絶縁体から構成されていてもよい。
半導体チャネル層３はシリコンからなり、ゲート絶縁膜ＧＤは高誘電率を有する誘電体からなる。このような高誘電率材料（ｈｉｇｈ−ｋ材料）としては、ＴｉＯ２、ＺｒＯ２、ＨｆＯ２等が知られている。頂部絶縁層４は、例えばＳｉＯ２又はシリコン窒化物から構成することができる。
ゲート電極Ｇは、Ａｕ、Ａｇ、Ｃｕ又はＡｌなどの金属、ポリシリコンなどの半導体、又はシリサイドから構成することができ、特に限定されるものではないが、本例では、ゲート電極Ｇは、ポリシリコンからなることとする。なお、半導体により電極を構成する場合には、金属性を帯びる程度に不純物を添加することが好ましい。ソース電極Ｓ及びドレイン電極Ｄは、ゲート電極Ｇと同じ材料から構成することができるが、これらの電極は半導体チャネル層３に接触している。ソース電極Ｓ及びドレイン電極Ｄは、ゲート電極Ｇと同じように、それぞれＸ軸方向に沿って延びており、これらの電極はストライプ状に整列している。
ソース電極Ｓ及びドレイン電極Ｄが接触する半導体領域には、元々の半導体チャネル層３とは異なる導電型の不純物が添加されている。半導体チャネル層３がＰ型であれば、ソース電極Ｓ及びドレイン電極Ｄが接触する半導体領域の導電型はＮ型であり、ゲート電極Ｇに正電位を印加することで、ゲート電極Ｇに隣接する半導体領域においてＮ型のチャネルが形成される（ＮＭＯＳトランジスタ）。逆に、ソース電極Ｓ及びドレイン電極Ｄが接触する半導体領域の導電型をＰ型とし、ゲート電極Ｇに負電位を印加することで、ゲート電極Ｇに隣接する半導体領域においてＰ型のチャネルが形成される（ＰＭＯＳトランジスタ）。なお、ＮＭＯＳトランジスタとＰＭＯＳトランジスタを同一基板上に形成した場合には、ＣＭＯＳトランジスタとなり、同図に示すよりも多くの電極がストライプ状に整列することとなる。
図２は、図１に示したトランジスタのＩＩＡ−ＩＩＡ矢印断面図（Ａ）、矢印ＩＩＢ方向からみた正面図（Ｂ）である。
同図（Ｂ）に示すように、ゲート絶縁膜ＧＤは、半導体チャネル層３の外側の位置においては、下地絶縁層２とゲート電極Ｇとに接触しこれらの間に介在しており、Ｘ軸に沿って延びている。同図（Ａ）に示すように、ゲート絶縁膜ＧＤは、半導体チャネル層３の位置においては、その側部（ＹＺ面）で半導体チャネル層３及びゲート電極Ｇに接触し、これらの間に介在しており、また、頂部において頂部絶縁層４及びゲート電極Ｇに接触し、これらの間に介在している。
ソース電極Ｓ及びドレイン電極Ｄは、半導体チャネル層３の側部（ＹＺ面）において、半導体チャネル層３に接触し、また、半導体チャネル層３の頂部上の頂部絶縁層４に接触している。
図３は、図１に示したトランジスタのＩＩＩＡ−ＩＩＩＡ矢印断面図（Ａ）、ＩＩＩＢ−ＩＩＩＢ矢印断面図（Ｂ）である。
ゲート電極Ｇを通る断面図（Ａ）に示すように、このＸＺ断面における半導体チャネル層３及び頂部絶縁層４の形状は長方形である。ゲート絶縁膜ＧＤはＸ軸方向に沿って延びており、Ｚ軸方向に立設するフィン型の半導体チャネル層３の表面を這っている。一方、ゲート電極Ｇを通らない断面図（Ｂ）に示すように、ゲート電極ＧのＹ軸方向外側の領域においては、ゲート絶縁膜ＧＤは形成されていない。
次に、上記フィン構造を絶縁膜で被覆し、これにプラズマ処理を施す工程について説明する。
図４は、トランジスタを構成する１つのフィン構造の斜視図である。すなわち、同図では、説明の明確化のため、図１に示すゲート構造部分のみを抜き出したものである。半導体基板１の上面は全て絶縁膜ＦＬによって被覆されている。この絶縁膜ＦＬは、本実施形態のプラズマ処理方法によって、断面凸形状部分の側壁に設けられた部分を除いて、除去される。なお、この絶縁膜の形成及びプラズマ処理工程は、図１のように複数のフィン構造を有するトランジスタにおいて適用される。
絶縁膜ＦＬは、シリコン炭化窒化物（ＳｉＣＮ）からなる。絶縁膜ＦＬは、化学的気相成長（ＣＶＤ）法、プラズマ励起ＣＶＤ（ＰＥＣＶＤ）法又はスパッタ法を用いて形成することができる。ＰＥＣＶＤ法では、例えば、アンモニア（ＮＨ３）ガスをシラン（ＳｉＨ４）ガスとメタン（ＣＨ４）ガスをプラズマ化して、基板上にＳｉＣＮを堆積することができる。スパッタ法の場合は、ターゲットとして、ＳｉＣＮ基板を用いれば、ＳｉＣＮ膜を基板上に容易に堆積することができる。
堆積される絶縁膜ＦＬは非晶質である。絶縁膜ＦＬは、基板１上の下地絶縁層２の表面と断面凸形状部分を被覆している。断面凸形状の部分は、同図では、２箇所存在している。１つはフィン型の半導体チャネル層３の部分であり、もう一つはゲート電極Ｇの部分である。いずれの部位も、基板から立設した断面凸形状部分を構成している。いずれの部位も同様のプラズマ処理が可能であるが、以下では、ゲート電極Ｇの部分をプラズマ処理する工程について説明する。
この絶縁膜ＦＬに対するプラズマ処理は、第１プラズマ処理工程と、第２プラズマ処理工程とからなり、後述のプラズマ処理装置を用いて、以下のように行われる。
図５は、実施例に係る第１プラズマ処理工程を説明するための基板の縦断面図（Ｖ−Ｖ矢印断面：ＹＺ断面）である。
基板１上には、下地絶縁層２を介して断面凸形状部分を被覆する絶縁膜ＦＬが形成されている。断面凸形状部分は、ゲート絶縁膜ＧＤ、ゲート電極Ｇ及び頂部絶縁層５を順に積層してなる。絶縁膜ＦＬは、下地絶縁層２に接触する絶縁領域ＦＬ１、断面凸形状部分の左右の側面をそれぞれ被覆する絶縁領域ＦＬ２Ｌ，ＦＬ２Ｒ、及び、断面凸形状部分の頂部を被覆する絶縁領域ＦＬ３を備えており、これらの絶縁領域は連続している。
第１プラズマ処理工程では、プラズマ処理装置の処理容器内に基板を配置し、この装置により、絶縁膜ＦＬ上に保護膜を形成する。保護膜を形成するため、処理ガスにマイクロ波を照射してプラズマ化し、プラズマ化した処理ガスを基板表面上へと導く。ここで、マイクロ波電磁界を放射するアンテナは、誘電体板と金属スロット板とを対向させて構成される。誘電体板は石英（ＳｉＯ２）からなる。誘電体板の直下領域において、処理ガスはプラズマ化するが、この時、処理ガスが誘電体板を僅かにエッチングしている。
第１プラズマ処理工程において処理容器内に供給される処理ガスは、酸素ガス（Ｏ２）を含有せず、フルオロカーボン系ガスを含む。フルオロカーボン系ガスは、ＣＨ２Ｆ２、ＣＨ３Ｆ、ＣＨＦ３、ＣＦ４ 及びＣ４Ｆ８からなるガス群から選択される少なくとも１種のガスを含んでいる。
なお、この実施例における第１プラズマ処理工程の条件は、以下の通りであり、処理温度は室温である。
（１）処理ガスに含まれるガス種:
・Ａｒ
・ＣＨ２Ｆ２（二フッ化エチル）
（２）処理ガスの流量：
・Ａｒ：１０００ｓｃｃｍ
・ＣＨ２Ｆ２：５ｓｃｃｍ
（３）処理容器内圧力：
・２０ｍＴｏｒｒ（＝２．７Ｐａ）：
（４）マイクロ波電力：
・２０００Ｗ（マイクロ波の周波数＝２．４５ＧＨｚ）
（５）バイアス電力（Ｗ１）：
・４５０Ｗ
（６）ＲＤＣ値：
・５５
（７）処理時間：
・８秒
なお、処理ガスは、処理容器に至る導入経路の途中に分岐器を設けて２系統に分岐し、一方を基板とアンテナの間の空間の周囲に位置する周辺導入部に導入し、他方を基板中央の上方に位置する中央導入部に導入する。なお、中央導入部及び周辺導入部からのガス導入量を調節する技術をＲＤＣ（Ｒａｄｉｃａｌ Ｄｉｓｔｒｉｂｕｔｉｏｎ Ｃｏｎｔｒｏｌ）と呼ぶ。ここでのＲＤＣ値は、周辺導入部からのガス導入量ＧＰに対する、中央導入部からのガス導入量ＧＣの比（＝ＧＣ／ＧＰ）により表わされることとする。
また、バイアス電力（Ｗ１）は、基板に印加される電力であり、この電圧（Ｖ１）は、周波数が１３．５６ＭＨｚの交流電圧である。このバイアス電力は、バイアス用電源ＢＶ（図１０参照）から供給される。
このプラズマ処理方法によれば、第１プラズマ処理工程において、処理ガス中のフルオロカーボン系ガス（本例ではＣＨ２Ｆ２）はマイクロ波によるプラズマ化によって一部がラジカルとなり、基板方向へと流れる。
一般に、フルオロカーボン系ガスであるＣＨ２Ｆ２は、マイクロ波エネルギーが与えられると、以下のように、フリーラジカルとしてのＣＨＦ２（＊）と自由陽子Ｈ（＊）とに解離する。なお、（＊）はフリーラジカルを表している。
ＣＨ２Ｆ２→ＣＨＦ２（＊）＋Ｈ（＊）
解離した処理ガス（ＣＨＦ２（＊）＋Ｈ（＊））に酸素（或いは酸素ラジカル）が加わると、ＣＯ２、Ｈ２Ｏなどと共に、フッ素ラジカルＦ（＊）が発生する。
絶縁膜ＦＬは、ＳｉＣＮから構成されている。ＳｉＣＮの中で、フッ素ラジカル（Ｆ＊）は、Ｓｉと結合する（Ｓｉ−Ｆ）。自由陽子（Ｈ＊）又は酸素（Ｏ）或いは酸素ラジカルＯ（＊）は、Ｎ又はＣと結合して、ＣＯ２、Ｈ２Ｏ、ＮＨ３などを生成する。これにより、ＳｉＣＮからなる絶縁膜ＦＬは、エッチングされる。
ここで、第１プラズマ処理工程では、処理ガス中に、ごく微量な酸素（Ｏ）を含むが、酸素ガスとしては供給しなくてもよい。この微量な酸素の供給源は、誘電体窓を構成するＳｉＯ２であってよく、装置内部に供給する処理ガス中には酸素は含まれていなくてもよい。なお、誘電体窓がプラズマによってエッチングされることにより、ここから酸素が発生する場合には、酸素に結合していたＳｉも若干は発生することになる。
ＳｉＣＮからなる絶縁膜ＦＬは、プラズマ化した処理ガスによって、その表面、特に、下地絶縁層２に接触する部分の絶縁領域ＦＬ１が、僅かにエッチングされつつも、分解されたＳｉ等と微量の酸素とが結合して、断面凸形状部分を被覆する絶縁膜ＦＬ表面上に再付着する。
図６は、実施例に係る第１プラズマ処理工程を説明するための基板の縦断面図である。
上記第１プラズマ処理の結果、少なくとも、断面凸形状部分の両側面の絶縁膜ＦＬ表面上には、シリコン酸化物（Ｓｉ−Ｏ）が形成され、これが保護膜６として絶縁膜ＦＬ上に堆積する。シリコン酸化物としては、ＳｉＯとＳｉＯ２が知られているが、保護膜６の主成分はＳｉＯ２又はＳｉＯである。
図７は、実施例に係る第２プラズマ処理工程を説明するための基板の縦断面図である。
第２プラズマ処理工程では、適量な酸素を処理ガスとして供給する。
なお、この実施例における第２プラズマ処理工程の条件は、以下の通りであり、処理温度は室温である。
（１）処理ガスに含まれるガス種:
・Ａｒ
・ＣＨ３Ｆ（フッ化メチル）
・Ｏ２
・ＣＯ
（２）処理ガスの流量：
・Ａｒ：２００ｓｃｃｍ
・ＣＨ２Ｆ２：４５ｓｃｃｍ
・Ｏ２：３７ｓｃｃｍ
・ＣＯ：１００ｓｃｃｍ
（３）処理容器内圧力：
・４５ｍＴｏｒｒ（＝６．０Ｐａ）
（４）マイクロ波電力：
・２０００Ｗ（マイクロ波の周波数＝２．４５ＧＨｚ）
（５）バイアス電力（Ｗ２）：
・３０Ｗ
（６）ＲＤＣ値：
・５
（７）処理時間：
・７０秒
なお、バイアス電力（Ｗ２）は、基板に印加される電圧（Ｖ２）によって消費される電力であり、この電圧（Ｖ２）は、周波数１３．５６ＭＨｚの交流電圧である。
第２プラズマ処理工程のように、処理ガス中の酸素含有量が、誘電体窓からの供給量よりも増加すると、保護膜６としてのシリコン酸化物の堆積レートを、エッチングレートが上回る傾向が現れる。この傾向は、断面凸形状部分の側壁以外の領域で顕著となる。
フルオロカーボン系ガスであるＣＨ３Ｆ（フッ化メチル）は、これにマイクロ波エネルギーが与えられると、フリーラジカルとしてのＣＨ２Ｆ（＊）と自由陽子Ｈ（＊）とに解離する。解離した処理ガス（ＣＨ２Ｆ（＊）＋Ｈ（＊））に酸素（又は酸素ラジカル）が加わると、ＣＨ２Ｆ２（二フッ化エチル）と同様に、ＣＯ２、Ｈ２Ｏなどと共に、フッ素ラジカルＦ（＊）が発生する。
フッ素ラジカルＦ（＊）は、絶縁膜ＦＬを構成するＳｉＣＮ中のシリコン（Ｓｉ）と結合し、自由陽子（Ｈ＊）又は酸素（Ｏ）或いは酸素ラジカルＯ（＊）は、Ｎ又はＣと結合して、ＳｉＣＮからなる絶縁膜ＦＬを分解して、エッチングする。
酸素（Ｏ）は、プラズマ中におけるフルオロカーボン系ガスの解離を促進し、フッ素ラジカルＦ（＊）の発生を促進させる機能を一般に有している。フッ素ラジカルＦ（＊）は、保護膜６（ＳｉＯ）や絶縁膜ＦＬ（ＳｉＣＮ）を構成するＳｉと容易に結合するので、上述の如く、ＳｉＣＮからなる絶縁膜ＦＬは容易にエッチングされる。このエッチングは保護膜（Ｓｉ−Ｏ）においても生じるが、Ｓｉ−Ｎ間の結合エネルギーは、Ｓｉ−Ｏ間の結合エネルギーよりも小さいため、保護膜６よりも絶縁膜ＦＬの方が多くエッチングされる。
第２プラズマ処理工程においては、処理ガス中に、酸素を含有させることにより、フルオロカーボン系ガス中のフッ素（Ｆ）或いはフッ素ラジカルＦ（＊）と絶縁膜ＦＬ（ＳｉＣＮ）中のシリコン（Ｓｉ）を結合させる。また、絶縁膜ＦＬ中の炭素（Ｃ）又は窒素（Ｎ）と、酸素（Ｏ）（ラジカル含む）が結合することで、絶縁膜ＦＬの分解を促進し、エッチングを促進することができる。なお、保護膜６中のシリコン（Ｓｉ）とフルオロカーボン系ガス中のフッ素（Ｆ）とも結合し、保護膜６中の酸素（Ｏ）はフルオロカーボン系ガス中の炭素（Ｃ）と結合するため、保護膜６も若干はエッチングされる。
第１プラズマ処理工程におけるシリコン酸化物の堆積レートは、プラズマ発生位置から基板に向かう方向（−Ｚ方向）に平行な面（例：ＸＺ平面）、すなわち、断面凸形状部分の両側面位置では、この方向に垂直な面（ＸＹ平面）よりも相対的に高く、第２プラズマ処理工程における保護膜６のエッチングレートは、これとは逆の関係を有している。すなわち、誘電体窓下のプラズマ発生位置から基板に向かう方向（−Ｚ方向）に垂直な面（ＸＹ平面）では、保護膜６（Ｓｉ−Ｏ）或いは絶縁膜ＦＬ（Ｓｉ−Ｃ−Ｎ）のエッチグレートは高くなり、平行な面（例：ＸＺ平面）ではエッチングレートは低くなる。
これにより、側面の保護膜６を構成するシリコン酸化物は、第１プラズマ処理工程では堆積しやすく、第２プラズマ処理工程では、エッチングされにくいという特性を有する。ゆえに、断面凸形状部分の両側面において絶縁膜６が残留し、頂面及び周辺の平坦面上の絶縁膜ＦＬは除去されることになる。
なお、側面に形成された保護膜６及び絶縁膜ＦＬ２Ｌ，ＦＬ２Ｒと雖も、処理時間が長くなれば、エッチングが進行する。側面の保護膜６が除去された時点で、側面の絶縁膜ＦＬ２Ｌ，ＦＬ２Ｒの厚みは、他の領域の絶縁膜ＦＬ１，ＦＬ３（図６参照）よりも厚いので、エッチングを続けることで、絶縁膜ＦＬ１，ＦＬ３が完全に除去された時点で、側面の絶縁膜ＦＬ２Ｌ，ＦＬ２Ｒを残留させることができる（図７参照）。なお、図７においては、ゲート電極Ｇ上に残留している。
なお、第１プラズマ処理工程では、基板に第１バイアス電圧（Ｖ１）が印加され、第２プラズマ処理工程では、基板に第２バイアス電圧（Ｖ２）が印加されている。なお、バイアス電圧は、特定の固定電位（グランド）と基板との間の電圧で規定される。
ここで、第１バイアス電圧（Ｖ１）は、第２バイアス電圧（Ｖ２）よりも大きい。バイアス電圧（バイアス電力Ｗ１，Ｗ２）が大きいほど、バイアス電圧による処理ガス構成原子の加速が生じているため、堆積物の原料となるＳｉが絶縁膜から外部に飛び出す確率が増加し、Ｓｉが供給されるので、保護膜６を構成するシリコン酸化物の堆積レートが高くなる。なお、バイアス電力がない場合においても、処理ガスは基板に向けて流れているので、このような傾向は有している。
したがって、バイアス電圧の高い第１プラズマ処理工程では、シリコン酸化物が堆積する傾向が高くなり、バイアス電圧の低い第２プラズマ処理工程では、シリコン酸化物が堆積する傾向は相対的に低くなる。これにより、第１プラズマ処理工程では、シリコン酸化物が堆積され、第２プラズマ処理工程では、堆積よりも、シリコン炭化窒化物或いはシリコン酸化物のエッチングが優先されることになる。なお、第１プラズマ処理工程におけるバイアス電力は、保護膜形成時間を短くする観点から１００（Ｗ）以上、単位面積（１ｃｍ２）当たりでは、約０．１４Ｗ／ｃｍ２以上が好ましい。
次に、比較例について説明する。
比較例では、上述の２段階のプラズマ処理に代えて、１段階のみのプラズマ処理を絶縁膜ＦＬの形成された基板に施した。すなわち、比較例では、上述の第１プラズマ処理は行わず、上記第２プラズマ処理のみを行った。
図８は、比較例に係るプラズマ処理工程を説明するための基板の縦断面図である。
比較例においては、同図に示すように、断面凸形状部分の側面の絶縁膜は、その周囲の絶縁膜を除去した時点で、略完全に除去され、ゲート電極Ｇの側面が露出した。なお、頂部絶縁層５は、矢印の方向にエッチングされ、高さが減少した。
図９は、第１プラズマ処理におけるバイアス電力（Ｗ）と断面凸形状部分の各種寸法の関係を示すグラフである。
ここでは、上記実施例の条件におけるバイアス電力（Ｗ）を変化させ、保護膜の堆積効果を顕著にするために、処理時間を２０秒とし、その他の条件は上記実施例と同一とした。
同グラフにおいて、ＢＴＭは、図６における保護膜６を含む断面凸形状部分の根元部分の幅（Ｙ軸方向の寸法）、ＴＯＰは、図６における保護膜６を含む断面凸形状部分の頂部付近（断面凸形状部分の保護膜形成前の高さの９０％位置）の幅（Ｙ軸方向の寸法）を示している。ＨＭは、保護膜６を含む断面凸形状部分の底部の露出表面から頂面までの高さを示している。
同グラフによれば、バイアス電力の増加に伴って、保護膜６の厚みが増加していることが分かる。（なお、保護膜６の形成前の断面凸形状部分の寸法は、ＢＴＭ＝７４ｎｍ、ＴＯＰ＝７０ｎｍである。）
なお、上記第１プラズマ処理及び第２プラズマ処理を行う場合、断面凸形状部分の側面のみに絶縁膜ＦＬを残留させる。
なお、フルオロカーボン系ガスの流量は、第１プラズマ処理工程ときの場合の方が、第２プラズマ処理工程を実行するときよりも小さい。
以上、上記ではゲート電極形成部分を断面凸形状部分として、この周囲を被覆する絶縁層ＦＬにプラズマ処理を施す場合について説明した。なお、断面凸形状部分へのプラズマ処理として、これをフィン型の半導体チャネル層３を被覆する絶縁膜ＦＬに適用した場合、これもゲート電極の場合と同様に断面凸形状部分を絶縁膜で被覆する構造であるため、上記と同様に、実施例のプラズマ処理では、側面のみに絶縁膜ＦＬを残留させることができ、比較例のプラズマ処理では、側面の絶縁膜は残留させることができない。
なお、第１プラズマ処理工程で用いるフルオロカーボン系ガスとしては、上記ＣＨ２Ｆ２の他、ＣＨ３Ｆ，ＣＨＦ３、ＣＦ４ 及びＣ４Ｆ８の中から選択される少なくとも１種を用いることができる。
また、第２プラズマ処理工程で用いるフルオロカーボン系ガスとしては、上記ＣＨ３Ｆの他、ＣＦ４、ＣＨＦ３、ＣＨ２Ｆ２ 及びＣ４Ｆ８の中から選択される少なくとも１種を用いることができる。
以上、説明したように、上述のプラズマ処理方法によれば、断面凸形状部分の側面を被覆する絶縁膜を残留させた状態で、その頂部と周囲の絶縁膜を除去することができる。
次に、上述のプラズマ処理を行うプラズマ処理装置について説明する。
図１０は、プラズマ処理装置をその縦断面構造と共に説明する図である。
プラズマ処理装置１０１は、円筒形状の処理容器１０２を備えている。処理容器１０２の天井部は誘電体からなる誘電体窓（天板）１６で塞がれる。処理容器１０２は、例えばアルミニウムからなり、電気的に接地される。処理容器１０２の内壁面は、アルミナなどの絶縁性の保護膜２ｆで被覆されている。
処理容器１０２の底部の中央には、基板としての半導体ウェハ（以下ウェハという）Ｗを載置するための台１０３が設けられる。台１０３の上面にウェハＷが保持される。台１０３は、例えばアルミナや窒化アルミナ等のセラミック材からなる。台１０３の内部には、ヒータ１０５が埋め込まれ、ウェハＷを所定温度に加熱できるようになっている。ヒータ１０５は、支柱内に配された配線を介してヒータ電源１０４に接続される。
台１０３の上面には、台１０３に載置されるウェハＷを静電吸着する静電チャックＣＫが設けられる。静電チャックＣＫには、整合器ＭＧを介してバイアス用の直流或いは高周波電力を印加するバイアス用電源ＢＶが接続される。
処理容器１０２の底部には、台１０３に載置されるウェハＷの表面よりも下方の排気口１１ａから処理ガスを排気する排気管１１が設けられる。排気管１１には、圧力制御弁ＰＣＶを介して、真空ポンプなどの排気装置１０が接続される。排気装置１０は、圧力制御弁ＰＣＶを介して、処理容器１０２の内部に連通している。圧力制御弁ＰＣＶ及び排気装置１０によって、処理容器１０２内の圧力が所定の圧力に調節される。
処理容器１０２の天井部には気密性を確保するためのＯリングなどのシール１５を介して誘電体窓１６が設けられる。誘電体窓１６は、石英（ＳｉＯ２）で構成される誘電体からなり、マイクロ波に対して透過性を有する。
誘電体窓１６の上面には、円板形状のスロット板２０が設けられる。スロット板２０は、導電性を有する材質、例えばＡｇ，Ａｕ等でメッキやコーティングされた銅からなる。スロット板２０には、例えば複数のＴ字形状やＬ字形状のスロット２１が同心円状に配列されている。
スロット板２０の上面には、マイクロ波の波長を圧縮するための誘電体板２５が配置される。誘電体板２５は、例えば、石英（ＳｉＯ２）、アルミナ（Ａｌ２Ｏ３）、あるいは窒化アルミニウム（ＡｌＮ）などの誘電体からなる。誘電体板２５は導電性のカバー２６で覆われる。カバー２６には円環状の熱媒流路２７が設けられる。この熱媒流路２７を流れる熱媒によってカバー２６及び誘電体板２５が所定の温度に調節される。２．４５ＧＨｚの波長のマイクロ波を例にとると、真空中の波長は約１２ｃｍであり、アルミナ製の誘電体窓１６中での波長は約３〜４ｃｍとなる。
カバー２６の中央には、マイクロ波を伝播する同軸導波管３０が接続される。同軸導波管３０は、内側導体３１と外側導体３２から構成される、内側導体３１は、誘電体板２５の中央を貫通してスロット板２０の中央に接続される。
同軸導波管３０には、モード変換器３７及び矩形導波管３６を介してマイクロ波発生器３５が接続される。マイクロ波は、２．４５ＧＨｚの他、８６０ＭＨｚ，９１５ＭＨｚや８．３５ＧＨｚなどのマイクロ波を用いることができる。
マイクロ波発生器３５が発生したマイクロ波は、マイクロ波導入路としての、矩形導波管３６、モード変換器３７、同軸導波管３０、及び誘電体板２５に伝播する。誘電体板２５に伝播したマイクロ波はスロット板２０の多数のスロット２１から誘電体窓１６を介して処理容器２内に供給される。マイクロ波によって誘電体窓１６の下方に電界が形成され、処理容器２内の処理ガスがプラズマ化する。
スロット板２０に接続される内側導体３１の下端は円錐台形状に形成される。これにより、同軸導波管３０から誘電体板２５及びスロット板２０にマイクロ波が効率よく損失なく伝播される。
ラジアルラインスロットアンテナによって生成されたマイクロ波プラズマの特徴は、誘電体窓１６直下（プラズマ励起領域と呼ばれる）で生成された比較的電子温度の高いエネルギーのプラズマが拡散し、ウェハＷ直上（拡散プラズマ領域）では約１〜２ｅＶ程度の低い電子温度のプラズマとなることにある。すなわち、平行平板等のプラズマとは異なり、プラズマの電子温度の分布が誘電体窓１６からの距離の関数として明確に生ずることに特徴がある。
より詳細には、誘電体窓１６直下での数ｅＶ〜約１０ｅＶの電子温度が、ウェハＷ上では約１〜２ｅＶ程度に減衰する。ウェハＷの処理はプラズマの電子温度の低い領域（拡散プラズマ領域）で行なわれるため、ウェハＷへリセス等のダメージを与えることが抑制される。プラズマの電子温度の高い領域（プラズマ励起領域）へ処理ガスが供給されると、処理ガスは容易に励起され、解離される。一方、プラズマの電子温度の低い領域（プラズマ拡散領域）へ処理ガスが供給されると、プラズマ励起領域近傍へ供給された場合に比べ、解離の程度は抑えられる。
処理容器１０２の天井部の誘電体窓１６中央には、ウェハＷの中心部に処理ガスを導入する中央導入部５５が設けられる。同軸導波管３０の内側導体３１には、処理ガスの供給路５２が形成される。中央導入部５５は供給路５２に接続される。
中央導入部５５は、誘電体窓１６の中央に設けられた円筒形状の空間部１４３（図１３参照）に嵌め込まれる円柱形状のブロック５７と、同軸導波管３０の内側導体３１の下面とブロック５７の上面との間に適当な間隔を持って空けられたガス溜め部６０と、先端部にガス噴出用の開口５９を有する円柱状空間が連続したテーパ状の空間部１４３ａ（図１３参照）から構成される。
ブロック５７は、例えばアルミニウムなどの導電性材料からなり、電気的に接地されている。ブロック５７には上下方向に貫通する複数の中央導入口５８が形成される。中央導入口５８の平面形状は、必要なコンダクタンス等を考慮して真円又は長孔に形成される。アルミニウム製のブロック５７は、陽極酸化被膜アルミナ（Ａｌ２Ｏ３）、イットリア（Ｙ２Ｏ３）等でコーティングされる。
なお、空間部１４３ａ（図１３参照）の形状は、テーパ状に限られるものではなく、単なる円柱形状でもよい。
内側導体３１を貫通する供給路５２からガス溜め部６０に供給された処理ガスは、ガス溜め部６０内を拡散した後、ブロック５７の複数の中央導入口から下方にかつウェハＷの中心部に向かって噴射される。
処理容器１０２の内部には、ウェハＷの上方の周辺を囲むように、ウェハＷの周辺部に処理ガスを供給するリング形状の周辺導入部６１が配置される。周辺導入部６１は、天井部に配置される中央導入口５８よりも下方であって、かつ台１０３に載置されたウェハＷよりも上方に配置される。周辺導入部６１は中空のパイプを環状にしたものであり、その内周側には周方向に一定の間隔を空けて複数の周辺導入口６２が空けられる。
周辺導入口６２は、周辺導入部６１の中心に向かって処理ガスを噴射する。周辺導入部６１は、例えば、石英からなる。処理容器１０２の側面には、ステンレス製の供給路５３が貫通する。供給路５３は周辺導入部６１に接続される。供給路５３から周辺導入部６１の内部に供給された処理ガスは、周辺導入部６１の内部の空間を拡散した後、複数の周辺導入口６２から周辺導入部６１の内側に向かって噴射される。複数の周辺導入口６２から噴射された処理ガスはウェハＷの周辺上部に供給される。なお、リング形状の周辺導入部６１を設ける替わりに、処理容器２の内側面に複数の周辺導入口６２を形成してもよい。
処理容器２内には、ガス供給源１００から処理ガスが供給される。ガス供給源１００は、外部に延びた２つのガスライン４６，４７を有している。ガス供給源１００には、複数の原料ガス源が内蔵されており、これらの原料ガス源からのラインは適当に分岐・結合され、最終的に２つのガスライン４６，４７として外部に延びている。第１ガスライン４６は、供給路５２を介して中央導入部５５に接続されており、中央導入部５５に中央導入ガスＧｃを供給する。また、第２ガスライン４７は、供給路５３を介して周辺導入部６１に接続されており、周辺導入部６１に周辺導入ガスＧｐを供給する。換言すれば、ガスライン４６からの処理ガスをウェハＷ中央の上方に位置する中央導入部５５に導入し、ガスライン４７からの処理ガスをウェハＷとアンテナ（１６，２０）の間の空間の周囲に位置する周辺導入部６１に導入する。
ガス供給源１００は、内部に流量制御バルブを有しており、それぞれのガスライン４６，４７内を流れるガスの流量は調整可能である。
図１に示したコントローラＣＯＮＴは、ガス供給源１００における流量制御バルブを制御し、ガスライン４６，４７にそれぞれ流れるガスＧｃ、Ｇｐに含まれる特定ガスの分圧比と流量を制御する。例えば、ガスライン４６，４７のそれぞれに、全ての原料ガスからのラインが接続され、これらの各ラインに設けられた各原料ガスの流量制御バルブを調整することで、それぞれのガスライン４６,４７の内部を流れる各種原料ガスの混合比を制御する。この装置では、ウェハＷの中心部分に供給される中央導入ガスＧｃと、周辺部分に供給される周辺導入ガスＧｐのガス種毎の分圧やガス種自体を変化させることができるので、プラズマ処理の特性を多様に変化させることができる。
上述のように、第１プラズマ処理においては、ＡｒガスとＣＨ２Ｆ２ガスを、それぞれのガスライン４６，４７に所定の流量比で供給し、第２プラズマ処理においては、Ａｒガス、ＣＨ３Ｆガス、Ｏ２ガス及びＣＯガスを、それぞれのガスライン４６，４７に所定の流量比で供給する。これらの処理ガスの流量は、ガス供給源１００を制御するコントローラ１００により制御する。
図１１は、スロット板２０の平面図である。
スロット板２０は、薄板状であって、円板状である。スロット板２０の板厚方向の両面は、それぞれ平らである。スロット板２０は、板厚方向に貫通し、隣り合う２つのスロット１３３、１３４を有している。スロット１３３、１３４が一対となって、中心部が途切れた略Ｌ字状となるように配置されて構成されている。すなわち、スロット板２０は、一方方向に延びる第１スロット１３３および一方方向に対して垂直な方向に延びる第２スロット１３４から構成されるスロット対１４０を有する構成である。なお、スロット対１４０の一例については、図１１中の点線で示す領域で図示している。
この実施形態においては、第１スロット１３３の開口幅、すなわち、第１スロット１３３のうち、長手方向に延びる一方側の壁部１３０ａと長手方向に延びる他方側の壁部１３０ｂとの間の長さＷ１は、１２ｍｍとなるように構成されている。一方、図１１中の長さＷ２で示す第１スロット１３３の長手方向の長さ、すなわち、第１スロット１３３の長手方向の一方側の端部１３０ｃと第１スロット１３３の長手方向の他方側の端部１３０ｄとの間の長さＷ２は、３５ｍｍとなるように構成されている。これらの幅Ｗ１、Ｗ２は±１０％の変更を許容することができるが、これ以外の範囲であっても、装置としては機能する。第１スロット１３３について、長手方向の長さに対する短手方向の長さの比Ｗ１／Ｗ２は、１２／３５＝０．３４であって、約１／３である。第１スロット１３３の開口形状と第２スロット１３４の開口形状とは、同じである。すなわち、第２スロット１３４は、第１スロット１３３を９０度回転させたものである。なお、スロットという長孔を構成するに際し、長さの比Ｗ１／Ｗ２については、１未満となる。
スロット対１４０は、内周側に配置される内周側スロット対群１３５と、外周側に配置される外周側スロット対群１３６とに大別される。内周側スロット対群１３５は、図１１中の一点鎖線で示す仮想円の内側領域に設けられた７対のスロット対１４０である。外周側スロット対群１３６は、図１１中の一点鎖線で示す仮想円の外側領域に設けられた２８対のスロット対１４０である。内周側スロット対群１３５において、７対のスロット対１４０はそれぞれ、周方向に等間隔に配置されている。
このように構成することにより、円形ディンプルからなる第２凹部が設けられた位置に対応する位置に、内周側スロット対群１３５に配置される７対のスロット対１４０の一方のスロットをそれぞれ配置して位置を合わせることができる。外周側スロット対群１３６において２８対のスロット対１４０はそれぞれ、周方向に等間隔に配置されている。スロット板２０の径方向の中央にも、貫通孔１３７が設けられている。
なお、外周側スロット対群１３６の外径側の領域には、スロット板２０の周方向の位置決めを容易にするために、板厚方向に貫通するようにして基準孔１３９が設けられている。すなわち、この基準孔１３９の位置を目印にして、処理容器２や誘電体窓１６に対するスロット板２０の周方向の位置決めを行なう。スロット板２０は、基準孔１３９を除いて、径方向の中心１３８を中心とした回転対称性を有する。
なお、外周側スロット対群１３６を構成する各スロット対は、スロット１３３’及び１３４’からなり、これらの位置及び構造は、これらが外周に位置している点を除いて、スロット１３３及び１３４の位置及び構造と同一である。
また、スロット板２０の構造について詳説すれば、スロット板２０の重心位置１３８から第１距離Ｒ１（円Ｒ１で示す）に位置する第１スロット群１３３と、重心位置１３８から第２距離Ｒ２（円Ｒ２で示す）に位置する第２スロット群１３４と、重心位置１３８から第３距離Ｒ３（円Ｒ３で示す）に位置する第３スロット群１３３’と、重心位置１３８から第４距離Ｒ４（円Ｒ４で示す）に位置する第４スロット群１３４’を備えている。
ここで、第１距離Ｒ１＜第２距離Ｒ２＜第３距離Ｒ３＜第４距離Ｒ３の関係を満たしている。対象となるスロット（１３３，１３４，１３３’，１３４’のいずれか）に向けてスロット板の重心位置１３８から延びた径（線分Ｒ）と、このスロットの長手方向の成す角度は、第１乃至第４スロット群１３３，１３４，１３３’，１３４’におけるそれぞれのスロット群毎に同一である。
スロット板２０の重心位置１３８から延びる同じ径（線分Ｒ）上に位置する第１スロット群のスロット１３３と、第２スロット群のスロット１３４は、異なる方向に延びており（本例では直交している）、スロット板２０の重心位置１３８から延びる同じ径（線分Ｒ）上に位置する第３スロット群のスロット１３３’と、第４スロット群のスロット１３４’は、異なる方向に延びている（本例では直交している）。第１スロット群のスロット１３３の数と第２スロット群のスロット１３４の数は、同一の数Ｎ１であり、第３スロット群のスロット１３３’の数と第４スロット群のスロット１３４’の数は、同一の数Ｎ２である。
ここで、Ｎ２はＮ１の整数倍であり、面内対称性の高いプラズマを発生することが可能である。
図１２は、誘電体窓１６の平面図であり、図１３は、誘電体窓１６の縦断面図である。
誘電体窓１６は、略円板状であって、所定の板厚を有する。誘電体窓１６は、誘電体で構成されており、誘電体窓１６の具体的な材質としては、石英やアルミナ等が挙げられる。誘電体窓１６の上面１５９上には、スロット板２０が同軸配置される。
誘電体窓１６の径方向の中央には、板厚方向、すなわち、紙面上下方向に貫通する貫通孔１４２が設けられている。貫通孔１４２のうち、下側領域は中央導入部５５におけるガス供給口となり、上側領域は、中央導入部５５のブロック５７が配置される凹部１４３となる。なお、誘電体窓１６の径方向の中心軸１４４ａを、図１３の一点鎖線で示す。
誘電体窓１６のうち、プラズマ処理装置に備えられた際にプラズマを生成する側となる下側の平坦面１４６の径方向外側領域には、環状に連なり、誘電体窓１６の板厚方向内方側に向かってテーパ状に凹む環状の第１凹部１４７が設けられている。平坦面１４６は、誘電体窓１６の径方向の中央領域に設けられている。この中央の平坦面１４６には、円形の第２凹部１５３ａ〜１５３ｇが周方向に沿って等間隔に形成されている。環状の第１凹部１４７は、平坦面１４６の外径領域から外径側に向かってテーパ状、具体的には、平坦面１４６に対して傾斜する内側テーパ面１４８、内側テーパ面１４８から外径側に向かって径方向に真直ぐ、すなわち、平坦面１４６と平行に延びる平坦な底面１４９、底面１４９から外径側に向かってテーパ状、具体的には、底面１４９に対して傾斜して延びる外側テーパ面１５０から構成されている。
テーパの角度、すなわち、例えば、底面１４９に対して内側テーパ面が延びる方向で規定される角度や底面１４９に対して外側テーパ面５０が延びる方向で規定される角度については、任意に定められ、この実施形態においては、周方向のいずれの位置においても同じように構成されている。内側テーパ面１４８、底面１４９、外側テーパ面１５０はそれぞれ滑らかな曲面で連なるように形成されている。
外側テーパ面１５０の外側には、外径側に向かって径方向に真直ぐ、すなわち、平坦面１４６と平行に延びる外周平面１５２が設けられている。この外周平面１５２が誘電体窓１６の支持面となる。誘電体窓１６の外周平面１５２は、処理容器１０２を構成する円筒部材の上部側の端面に取り付けられる。
環状の第１凹部１４７により、誘電体窓１６の径方向外側領域において、誘電体窓１６の厚みを連続的に変化させる領域を形成して、プラズマを生成する種々のプロセス条件に適した誘電体窓１６の厚みを有する共振領域を形成することができる。そうすると、種々のプロセス条件に応じて、径方向外側領域におけるプラズマの高い安定性を確保することができる。
誘電体窓１６のうち、環状の第１凹部１４７の径方向内側領域には、平坦面１４６から板厚方向内方側に向かって凹む第２凹部１５３（１５３ａ〜１５３ｇ）が設けられている。第２凹部１５３の平面形状は円形であり、内側の側面は円筒面を構成し、底面は平坦である。円形は無限の角部を有する多角形であるので、第２凹部１５３の平面形状は、有限の角部を有する多角形とすることも可能であると考えられ、マイクロ波導入時において、凹部内においてプラズマが発生するものと考えられるが、平面形状が円形である場合には、中心からの形状の等価性が高いため、安定したプラズマが発生する。
第２凹部１５３は、この実施形態においては、合計７つ設けられており、内側のスロット対の数と同一である。７つの第２凹部１５３ａ、１５３ｂ、１５３ｃ、１５３ｄ、１５３ｅ、１５３ｆ、１５３ｇの形状はそれぞれ等しい。すなわち、第２凹部１５３ａ〜１５３ｇの凹み方やその大きさ、穴の径等については、それぞれ等しく構成されている。７つの第２凹部１５３ａ〜１５３ｇは、誘電体窓１６の径方向の重心１５６を中心として、回転対称性を有するように、それぞれ間隔を空けて配置されている。丸穴状の７つの第２凹部１５３ａ〜１５３ｆの中心１５７ａ、１５７ｂ、１５７ｃ、１５７ｄ、１５７ｅ、１５７ｆ、１５７ｇは、それぞれ、誘電体窓１６の板厚方向から見た場合に、誘電体窓１６の径方向の中心１５６を中心とした円１５８上に位置している。すなわち、誘電体窓１６を径方向の中心１５６を中心として、５１．４２度（＝３６０度／７）回転させた場合に、回転させる前と同じ形状となるよう構成されている。円１５８は、図１２において、一点鎖線で示しており、円１５８の直径は１５４ｍｍ、第２凹部１５３ａ〜１５３ｇの直径は３０ｍｍである。
第２凹部１５３（１５３ａ〜１５３ｇ）の深さ、すなわち、図１３中の長さＬ３で示す平坦面１４６と底面１５５との間の距離は、適切に定められ、この実施形態においては３２ｍｍとしている。凹部１５３の直径、及び、凹部１５３の底面から誘電体窓の上面までの距離は、これに導入されるマイクロ波の波長λｇの４分の１に設定される。なお、この実施形態においては、誘電体窓１６の直径は約４６０ｍｍである。なお、上記円１５８の直径、凹部１５３の直径、誘電体窓１６の直径、及び凹部１５３の深さは±１０％の変更を許容することもできるが、本装置が動作する条件はこれに限定されるものではなく、プラズマが凹部内に閉じ込められれば装置としては機能する。センターに近い凹部の直径や深さの値が大きくなると、センター側の方が周囲よりもプラズマ密度が大きくなるため、これらのバランスを調整することもできる。
この第２凹部１５３ａ〜１５３ｇにより、マイクロ波の電界を当該凹部内に集中させることができ、誘電体窓１６の径方向内側領域において、強固なモード固定を行なうことができる。この場合、プロセス条件が種々変更されても、径方向内側領域における強固なモード固定の領域を確保することができ、安定で均一なプラズマを発生させることができ、基板処理量の面内均一性を高めることが可能となる。特に、第２凹部１５３ａ〜１５３ｇは、回転対称性を有するため、誘電体窓１６の径方向内側領域において強固なモード固定の高い軸対称性を確保することができ、生成するプラズマにおいても、高い軸対称性を有する。
以上より、このような構成の誘電体窓１６は、広いプロセスマージンを有すると共に、生成するプラズマが高い軸対称性を有する。
本実施形態のアンテナは、上述のスロット板２０と誘電体窓１６を同軸上に重ね合わせてなる。Ｚ軸方向からみると、外側のテーパ面１５０と第４スロット群（内側から４番目のスロット群）に属するスロット１３４’とは一部分が重なる。また、環状の平坦な底面１４９と第３スロット群（内側から３番目のスロット群）に属するスロット１３３’とが重なる。
また、同様に、Ｚ軸方向からみると、内側のテーパ面と第２スロット群（内側から２番目のスロット群）に属するスロット１３４とは重なる。また、最も内側の第１スロット群に属するスロット１３３は、全て平坦面１４６上に位置している。更に、第２凹部１５３の重心位置は、スロット１３３と重複する。
本例では、スロット１３３の重心位置と第２凹部１５３の重心位置とが一致し、スロット１３３内に、第２凹部１５３の重心位置が重なって位置している。この場合は、第２凹部１５３にプラズマが確実に固定されるため、プラズマの揺らぎは少なく、各種の条件変化に対してもプラズマの面内変動が少なくなる。特に、凹部１５３の形成されている位置が中央の平坦面１４６上であるため、１つの凹部１５３周囲の面の等価性が高く、プラズマの固定度合いが高くなる。
以上、説明したように、上述のプラズマ処理方法は、基板本体から立設した断面凸形状部分を有する基板を用意し、この断面凸形状部分を含む基板表面を絶縁膜ＦＬで被覆し、しかる後、絶縁膜ＦＬにプラズマ処理を施すプラズマ処理方法において、基板表面に第１プラズマ処理を施し絶縁膜ＦＬの表面上に保護膜６を形成する第１プラズマ処理工程（図６参照）と、基板表面に第２プラズマ処理を施し断面凸形状部分の両側面に位置する絶縁膜ＦＬを残留させつつ、断面凸形状部分の頂面及び断面凸形状部分の周辺に位置する絶縁膜を除去する第２プラズマ処理工程（図７参照）と、を備えている。
第１及び第２プラズマ処理工程は、ＳｉＯ２を含む誘電体窓１６と、この誘電体窓１６の一方面側に設けられたスロット板２０を有するアンテナを備えたプラズマ処理装置によって行われ、このプラズマ処理装置２０は、アンテナにマイクロ波を供給しつつ、誘電体窓１６の近傍に処理ガスを供給することで、この処理ガスをプラズマ化させ、プラズマ化した処理ガスを基板表面側に与えるものである。
絶縁膜ＦＬは、シリコン炭化窒化物からなり、第１プラズマ処理工程における処理ガスは、酸素ガスを含有せず、特定のフルオロカーボン系ガスを含み、第２プラズマ処理工程における処理ガスは、酸素ガスを含有し、特定のフルオロカーボン系ガスを含んでいる。
このプラズマ処理方法及びプラズマ処理装置によれば、第１プラズマ処理における保護膜形成が有効に機能し、断面凸形状部分の側面を被覆する絶縁膜を残留させた状態で、その頂部と周囲の絶縁膜を除去することができる。なお、上述の数値は＋１０％の誤差を含むことができる。
１…基板、２…下地絶縁層、３…半導体チャネル層、４…頂部絶縁層、ＧＤ…ゲート絶縁膜、Ｇ…ゲート電極、Ｗ…ウェハ（基板）、１０２…処理容器、１０３…台、１１ａ…排気口、１６…誘電体窓、２０…スロット板、２１（１３３，１３４）…スロット、３５…マイクロ波発生器、４６，４７…ガスライン、５５…中央導入部、５８…中央導入口、６１…周辺導入部、６２…周辺導入口。

Claims (4)

  1. 基板本体から立設した断面凸形状部分を有する基板を用意し、この断面凸形状部分を含む前記基板表面を絶縁膜で被覆し、しかる後、前記絶縁膜にプラズマ処理を施すプラズマ処理方法において、
    前記基板表面に第１プラズマ処理を施し前記絶縁膜の表面上に保護膜を形成する第１プラズマ処理工程と、
    前記基板表面に第２プラズマ処理を施し前記断面凸形状部分の両側面に位置する前記絶縁膜を残留させつつ、前記断面凸形状部分の頂面及び前記断面凸形状部分の周辺に位置する前記絶縁膜を除去する第２プラズマ処理工程と、
    を備え、
    前記第１及び第２プラズマ処理工程は、前記基板が配置される処理容器と、ＳｉＯ２を含む誘電体窓及びこの誘電体窓の一方面側に設けられたスロット板を有するアンテナとを備えたプラズマ処理装置によって行われ、このプラズマ処理装置は、前記アンテナにマイクロ波を供給しつつ、前記誘電体窓の近傍に処理ガスを供給することで、この処理ガスをプラズマ化させ、プラズマ化した処理ガスを前記基板表面側に与えるものであり、
    前記絶縁膜は、シリコン炭化窒化物からなり、
    前記第１プラズマ処理工程において前記処理容器に供給される前記処理ガスは、
    酸素ガスを含有せず、Ｃ及びＦを含むフルオロカーボン系ガスを含み、
    前記第２プラズマ処理工程において前記処理容器に供給される前記処理ガスは、
    酸素ガスを含有し、Ｃ及びＦを含むフルオロカーボン系ガスを含む、
    ことを特徴とするプラズマ処理方法。
  2. 前記第１プラズマ処理工程において前記処理容器に供給される前記フルオロカーボン系ガスは、ＣＨ２Ｆ２、ＣＨ３Ｆ、ＣＨＦ３、ＣＦ４ 及びＣ４Ｆ８からなるガス群から選択される少なくとも１種を含み、
    前記第２プラズマ処理工程において前記処理容器に供給される前記フルオロカーボン系ガスは、ＣＨ３Ｆ、ＣＦ４、ＣＨＦ３、ＣＨ２Ｆ２ 及びＣ４Ｆ８からなるガス群から選択される少なくとも１種を含む、
    ことを特徴とする請求項１に記載のプラズマ処理方法。
  3. 前記第１プラズマ処理工程では、前記基板に第１バイアス電圧が印加され、
    前記第２プラズマ処理工程では、前記基板に第２バイアス電圧が印加され、
    前記第１バイアス電圧は、前記第２バイアス電圧よりも大きい、
    ことを特徴とする請求項１又は２に記載のプラズマ処理方法。
  4. 請求項１乃至３のいずれか１項に記載のプラズマ処理方法を実行するプラズマ処理装置において、
    前記処理ガスを前記処理容器内に供給するガス供給源と、
    前記誘電体窓を有し、前記処理容器内に供給された前記処理ガスをプラズマ化する前記アンテナと、
    前記ガス供給源を制御するコントローラと、
    を備え、
    前記コントローラは、前記第１及び第２のプラズマ処理工程を実行するように、前記処理容器内にそれぞれのプラズマ処理工程の処理ガスを供給するように、前記ガス供給源を制御する、
    ことを特徴とするプラズマ処理装置。
JP2012014471A 2012-01-26 2012-01-26 プラズマ処理方法及びプラズマ処理装置 Expired - Fee Related JP5398853B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012014471A JP5398853B2 (ja) 2012-01-26 2012-01-26 プラズマ処理方法及びプラズマ処理装置
PCT/JP2012/081838 WO2013111461A1 (ja) 2012-01-26 2012-12-07 プラズマ処理方法及びプラズマ処理装置
US14/371,625 US9165764B2 (en) 2012-01-26 2012-12-07 Plasma treatment method and plasma treatment device
KR1020147019294A KR102000318B1 (ko) 2012-01-26 2012-12-07 플라즈마 처리 방법 및 플라즈마 처리 장치
TW102102059A TWI566298B (zh) 2012-01-26 2013-01-18 電漿處理方法及電漿處理裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012014471A JP5398853B2 (ja) 2012-01-26 2012-01-26 プラズマ処理方法及びプラズマ処理装置

Publications (2)

Publication Number Publication Date
JP2013157351A JP2013157351A (ja) 2013-08-15
JP5398853B2 true JP5398853B2 (ja) 2014-01-29

Family

ID=48873202

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012014471A Expired - Fee Related JP5398853B2 (ja) 2012-01-26 2012-01-26 プラズマ処理方法及びプラズマ処理装置

Country Status (5)

Country Link
US (1) US9165764B2 (ja)
JP (1) JP5398853B2 (ja)
KR (1) KR102000318B1 (ja)
TW (1) TWI566298B (ja)
WO (1) WO2013111461A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015037091A (ja) * 2013-08-12 2015-02-23 東京エレクトロン株式会社 エッチング方法
JP2015050433A (ja) * 2013-09-04 2015-03-16 東京エレクトロン株式会社 プラズマ処理方法
US9768033B2 (en) 2014-07-10 2017-09-19 Tokyo Electron Limited Methods for high precision etching of substrates
JP6601257B2 (ja) * 2016-02-19 2019-11-06 東京エレクトロン株式会社 基板処理方法
US10312432B2 (en) * 2016-04-06 2019-06-04 Varian Semiconductor Equipment Associates, Inc. Magnetic memory device and techniques for forming
US10510751B2 (en) 2017-08-25 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET isolation structure and method for fabricating the same
US10658192B2 (en) * 2017-09-13 2020-05-19 Tokyo Electron Limited Selective oxide etching method for self-aligned multiple patterning
US10804109B2 (en) * 2017-10-03 2020-10-13 Mattson Technology, Inc. Surface treatment of silicon and carbon containing films by remote plasma with organic precursors
US10515815B2 (en) * 2017-11-21 2019-12-24 Lam Research Corporation Atomic layer deposition and etch in a single plasma chamber for fin field effect transistor formation
US10790195B2 (en) * 2018-07-31 2020-09-29 Taiwan Semiconductor Manufacturing Co., Ltd. Elongated pattern and formation thereof

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7744735B2 (en) * 2001-05-04 2010-06-29 Tokyo Electron Limited Ionized PVD with sequential deposition and etching
US7358121B2 (en) 2002-08-23 2008-04-15 Intel Corporation Tri-gate devices and methods of fabrication
US6909151B2 (en) 2003-06-27 2005-06-21 Intel Corporation Nonplanar device with stress incorporation layer and method of fabrication
US6902440B2 (en) * 2003-10-21 2005-06-07 Freescale Semiconductor, Inc. Method of forming a low K dielectric in a semiconductor manufacturing process
US7422946B2 (en) * 2004-09-29 2008-09-09 Intel Corporation Independently accessed double-gate and tri-gate transistors in same process flow
US7087532B2 (en) * 2004-09-30 2006-08-08 International Business Machines Corporation Formation of controlled sublithographic structures
JP5004271B2 (ja) * 2006-09-29 2012-08-22 東京エレクトロン株式会社 マイクロ波プラズマ処理装置、誘電体窓の製造方法およびマイクロ波プラズマ処理方法
US20090283836A1 (en) * 2008-05-13 2009-11-19 International Business Machines Corporation Cmos structure including protective spacers and method of forming thereof
US8716797B2 (en) * 2009-11-03 2014-05-06 International Business Machines Corporation FinFET spacer formation by oriented implantation
US8372755B2 (en) * 2010-01-13 2013-02-12 Taiwan Semiconductor Manufacturing Company, Ltd. Multilayer hard mask
US8034677B2 (en) * 2010-02-25 2011-10-11 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated method for forming high-k metal gate FinFET devices
JP5554099B2 (ja) * 2010-03-18 2014-07-23 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
JP2011211135A (ja) * 2010-03-31 2011-10-20 Hitachi High-Technologies Corp プラズマ処理方法
JP5045786B2 (ja) * 2010-05-26 2012-10-10 東京エレクトロン株式会社 プラズマ処理装置
JP5264834B2 (ja) * 2010-06-29 2013-08-14 東京エレクトロン株式会社 エッチング方法及び装置、半導体装置の製造方法

Also Published As

Publication number Publication date
WO2013111461A1 (ja) 2013-08-01
TW201344790A (zh) 2013-11-01
TWI566298B (zh) 2017-01-11
US9165764B2 (en) 2015-10-20
JP2013157351A (ja) 2013-08-15
KR102000318B1 (ko) 2019-07-15
US20140329390A1 (en) 2014-11-06
KR20140119020A (ko) 2014-10-08

Similar Documents

Publication Publication Date Title
JP5398853B2 (ja) プラズマ処理方法及びプラズマ処理装置
JP5377587B2 (ja) アンテナ、プラズマ処理装置及びプラズマ処理方法
US10062564B2 (en) Method of selective gas phase film deposition on a substrate by modifying the surface using hydrogen plasma
US8765574B2 (en) Dry etch process
KR101909556B1 (ko) 실리콘-및-질소-함유 필름들에 대한 건식-식각
TWI618144B (zh) 氮化鈦之選擇性移除
US8969212B2 (en) Dry-etch selectivity
JP3764639B2 (ja) プラズマ処理装置および半導体装置の製造方法
JP6010387B2 (ja) 半導体装置を形成するための方法
US10017853B2 (en) Processing method of silicon nitride film and forming method of silicon nitride film
US20160005833A1 (en) Feol low-k spacers
TWI705529B (zh) 空氣間隙形成處理
KR101913978B1 (ko) 라디칼 가스 발생 시스템
JP6025735B2 (ja) マイクロ波プラズマを用いる誘電膜堆積方法
US10008564B2 (en) Method of corner rounding and trimming of nanowires by microwave plasma
TWI633600B (zh) 半導體元件之製造方法
JP2013020973A (ja) プラズマ処理装置
KR102271689B1 (ko) 플라즈마 처리 방법
WO2020022045A1 (ja) エッチング方法及びエッチング装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130827

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131015

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131022

R150 Certificate of patent or registration of utility model

Ref document number: 5398853

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees