TW201344790A - 電漿處理方法及電漿處理裝置 - Google Patents

電漿處理方法及電漿處理裝置 Download PDF

Info

Publication number
TW201344790A
TW201344790A TW102102059A TW102102059A TW201344790A TW 201344790 A TW201344790 A TW 201344790A TW 102102059 A TW102102059 A TW 102102059A TW 102102059 A TW102102059 A TW 102102059A TW 201344790 A TW201344790 A TW 201344790A
Authority
TW
Taiwan
Prior art keywords
plasma
gas
processing
substrate
insulating film
Prior art date
Application number
TW102102059A
Other languages
English (en)
Other versions
TWI566298B (zh
Inventor
Masaki Inoue
Kazuhisa Ishii
Motoki NORO
Shinji Kawada
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201344790A publication Critical patent/TW201344790A/zh
Application granted granted Critical
Publication of TWI566298B publication Critical patent/TWI566298B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32366—Localised processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Abstract

電漿處理裝置使用含SiO2之介電窗16。所蝕刻之絕緣膜FL由碳氮化矽所構成，第1電漿處理步驟中的處理氣體不含有氧氣而是含有CH2F2等，並使保護膜6沉積。第2電漿處理步驟中的處理氣體含有氧氣，含有CH3F等，並進行剖面凸形部分的頂面等的蝕刻。

Description

電漿處理方法及電漿處理裝置
本發明的一態樣，係關於一種對應於被覆半導體元件中的剖面凸形部分之絕緣膜之電漿處理方法及電漿處理裝置。
以往的電場效果電晶體，具有於平坦半導體表面的表層形成有通道之二維形狀。然而，近年來，以高速動作‧低消費電力特性的提升為目的，有一種以圍繞翼片型的半導體部位的周圍之方式設置閘極絕緣膜，並以將其圍繞之方式配置閘極電極之三維形狀的電晶體，正開始實用中(例如，參照專利文獻1)。另，閘極絕緣膜，使用例如高介電常數材料(High-k材料)。作為此種高介電常數材料，已知有TiO2、ZrO2、HfO2等(例如，參照專利文獻2)。
翼片型的半導體部位中，將以對向的2側面作為載體傳達的通道這類型的電晶體稱為雙閘極(Double-Gate)電晶體，將以其等的側面更加裝頂面之3面作為載體傳達的通道這類型的電晶體稱為三閘極(Tri-Gate)電晶體。又，亦有人提出了利用各個構造的優點與缺點並將之集聚於同一基板上之半導體元件(例如，參照專利文獻3)。
因翼片型的半導體部位從基板突出，故若藉由閘極電極對其進行被覆，則該半導體部位及閘極電極雖會具有從基板直立設置之剖面凸形的部 分，但以絕緣或保護為目的，剖面凸形部分的側面宜由絕緣膜所被覆。
【習知技術文獻】
【專利文獻】
【專利文獻1】美國專利第7,560,756號說明書
【專利文獻2】美國專利第7,714,397號說明書
【專利文獻3】美國專利申請公開第2010/297,838號說明書
然而，含有該剖面凸形部分而於基板上形成了絕緣膜時，絕緣膜中被覆剖面凸形部分的側面之部分雖為必要的，但被覆周圍的平坦面之部分，或被覆剖面凸形部分的頂面之部分，會使元件整體的平坦性低下，且使元件厚度增加，故無其必要。因此，本案發明人等，發現若欲使用電漿蝕刻將絕緣膜的平坦面上的部分除去，則亦會將側面上的部分除去，無法選擇性地被覆剖面凸形部分。
本發明係鑑於此種問題所製成，目的在於提供一種可在被覆剖面凸形部分的側面之絕緣膜殘留的狀態下，將其頂部與周圍的絕緣膜除去之電漿處理方法及電漿處理裝置。
為了解決上述的問題，本發明的一態樣的電漿處理方法，係準備具有從基板本體直立設置的剖面凸形部分之基板，將含有該剖面凸形部分之該基板表面以絕緣膜加以被覆，然後對該絕緣膜施以電漿處理，該電漿處理方法之特徵為包括：第1電漿處理步驟，對該基板表面施以第1電漿處理，使該絕緣膜的表面上形成保護膜；及 第2電漿處理步驟，對該基板表面施以第2電漿處理，使位於該剖面凸形部分的兩側面之該絕緣膜殘留，且將位於該剖面凸形部分的頂面及該剖面凸形部分的周邊之該絕緣膜除去；該第1及第2電漿處理步驟由一電漿處理裝置所進行，該電漿處理裝置包括：供該基板配置之一處理容器、及一天線，該天線具有含SiO2之一介電窗及設於該介電窗的一方面側之一槽孔板；該電漿處理裝置對該天線供給微波，且對該介電窗的附近供給處理氣體，藉以使該處理氣體電漿化，並將電漿化之處理氣體往該基板表面側供應，該絕緣膜由碳氮化矽所構成，在該第1電漿處理步驟中對該處理容器供給之該處理氣體不含有氧氣，而是含有氟碳化物系氣體，該氟碳化物系氣體含C及F，例如選自於由CH2F2、CH3F、CHF3、CF4、C5F及C4F8所構成的氣體群組中之至少1種，在該第2電漿處理步驟中對該處理容器供給之該處理氣體含有氧氣，含有氟碳化物系氣體，該氟碳化物系氣體含C及F，例如選自於由CH3F、CF4、CHF3、CH2F2、C5F及C4F8所構成的氣體群組中之至少1種。
根據此電漿處理方法，在第1電漿處理步驟中，處理氣體中的氟碳化物系氣體因微波的電漿化使一部分成為自由基，往基板方向流動。另，以下，(＊)表示游離自由基。
一般而言，氟碳化物系氣體即CH2F2(二氟甲烷)，若其受到用以電漿化之微波能量，則解離成作為游離自由基的CHF2(＊)與自由質子H(＊)，若對其加上氧，則會產生CO2、H2O等，和氟自由基F(＊)。尤其是氟自由基F(＊)與構成絕緣膜之碳氮化矽中的矽(Si)結合，自由質子H(＊)或氧O或是氧自由基O(＊)與氮(N)或碳(C)結合，使由碳氮化矽所構成之絕緣膜分解、蝕刻，有此傾向存在。
如此，有助於蝕刻之氟自由基F(＊)的產生，係取決於氧(氧自由基)。
在此，在第1電漿處理步驟中，雖對處理氣體中供給極微量的氧(O)，但就氧氣而言則不予供給。此微量的氧的供給源，可為構成產生電漿的介電窗之SiO2，而對裝置內部供給之處理氣體中不含氧。另，介電窗由電漿所蝕刻，因此從中產生氧時，亦會產生些許的已與氧結合之Si。
碳氮化矽，藉由電漿化的處理氣體，僅受到些微蝕刻，且分解的Si等與微量的氧結合，再附著於被覆剖面凸形部分之絕緣膜表面上。在兩側面的絕緣膜表面上形成矽氧化物(Si-O)，其作為保護膜沉積於絕緣膜上。
另一方面，在第2電漿處理步驟中，供給適量的氧作為處理氣體。當處理氣體中的氧含有量，比來自介電窗的供給量更為增加時，顯現了作為保護膜的矽氧化物的沉積率超過蝕刻率之傾向。
氟碳化物系氣體即CH3F(氟甲烷)，若對其施予用以電漿化的微波能量，則解離成作為游離自由基的CH2F(＊)與自由質子H(＊)；若對其加上氧，則與CH2F2(二氟甲烷)同樣地，產生CO2、H2O等，和氟自由基F(＊)。尤其是氟自由基F(＊)與構成絕緣膜之碳氮化矽中的矽(Si)結合，自由質子H(＊)或氧(O)或是氧自由基O(＊)與氮(N)或碳(C)結合，使由碳氮化矽所構成之絕緣膜分解、蝕刻，有此傾向存在。
氧(O)，一般所具有的功能係促進電漿中的氟碳化物系氣體的解離，促進氟自由基F(＊)的產生。氟自由基F(＊)，容易與構成保護膜或絕緣膜之(Si)結合，故如上述般，由碳氮化矽(SiCN)所構成之絕緣膜容易分解而進行蝕刻。此蝕刻在保護膜(Si-O)中亦會發生，但Si-N間的結合能量，小於Si-O間的結合能量，故絕緣膜比保護膜受到更多蝕刻。
在第2電漿處理步驟中，使處理氣體中含有氧，藉以使氟碳化物系氣體中的氟(F)或氟自由基F(＊)與絕緣膜中的矽(Si)結合，又，碳(C)或是氮(N)與氧(O)結合，藉此可促進絕緣膜的分解，可促進蝕刻。另，保護膜中的矽 (Si)亦與氟碳化物系氣體中的氟(F)結合，保護膜中的氧(O)與氟碳化物系氣體中的碳(C)結合，故保護膜亦受到些微蝕刻。
然而，第1電漿處理步驟中的矽氧化物的沉積率，在與從電漿產生位置朝向基板之方向平行的面，亦即剖面凸形部分的兩側面位置，比起與該方向垂直的面係相對較高，第2電漿處理步驟中的保護膜的蝕刻率，具有與其相反的關係。亦即，在與從介電窗下的電漿產生位置朝向基板之方向垂直的面，保護膜(Si-O)或絕緣膜FL(Si-C-N)的蝕刻率增高，在與之平行的面，蝕刻率減低。因此，構成側面的保護膜之矽氧化物，所具有的特性係在第1電漿處理步驟容易沉積，在第2電漿處理步驟不易受蝕刻；在剖面凸形部分的兩側面有絕緣膜殘留，而頂面及周邊的平坦面上的絕緣膜被除去。
又，該電漿處理方法之特徵在於：在該第1電漿處理步驟中，對該基板施加第1偏壓電壓；在該第2電漿處理步驟中，對該基板施加第2偏壓電壓；該第1偏壓電壓大於該第2偏壓電壓。亦即，偏壓電壓(偏壓電力)越大，則因偏壓電壓造成處理氣體構成原子的加速，故成為沉積物的原料之Si從絕緣膜往外部噴出之機率增加，構成保護膜之矽氧化物的沉積率提高。從而，在偏壓電壓較高的第1電漿處理步驟中，矽氧化物沉積之傾向提高；在偏壓電壓較低的第2電漿處理步驟中，矽氧化物沉積之傾向相對地降低。因此，在第1電漿處理步驟中，矽氧化物沉積於側壁，在第2電漿處理步驟中，碳氮化矽或矽氧化物的蝕刻比沉積更為優先。另，偏壓電壓，由特定的固定電位(接地)與基板之間的電壓所規定。
另，作為第1電漿處理步驟中所使用之氟碳化物系氣體，除上述CH2F2外，可使用CH3F、CHF3、CF4、C5F及C4F8中的至少1種以上的氣體。
又，作為第2電漿處理步驟中所使用之氟碳化物系氣體，除上述CH3F外，可使用CF4、CHF3、CH2F2、C5F及C4F8中的至少1種以上的氣體。
本發明的一態樣的電漿處理裝置，係一種實行上述電漿處理方法之電漿處理裝置，該電漿處理裝置之特徵為包括：氣體供給源，將該處理氣體往該處理容器內供給；該天線，具有該介電窗，使供給至該處理容器內之該處理氣體電漿化；及控制器，控制該氣體供給源；該控制器控制該氣體供給源，以對該處理容器內供給各個電漿處理步驟的處理氣體，以實行該第1及第2電漿處理步驟。
根據該電漿處理方法及電漿處理裝置，可在被覆剖面凸形部分的側面之絕緣膜殘留的狀態下，將其頂部與周圍的絕緣膜除去。
1‧‧‧基板
2‧‧‧基底絕緣層
2f‧‧‧保護膜
3‧‧‧半導體通道層
4‧‧‧頂部絕緣層
5‧‧‧頂部絕緣層
6‧‧‧保護膜
10‧‧‧電晶體
11‧‧‧排氣管
11a‧‧‧排氣口
15‧‧‧密封體
16‧‧‧介電窗
20‧‧‧槽孔板
21(133、134、133’、134’)‧‧‧槽孔
25‧‧‧介電板
26‧‧‧蓋體
27‧‧‧熱媒流路
30‧‧‧同軸導波管
31‧‧‧內側導體
32‧‧‧外側導體
35‧‧‧微波產生器
36‧‧‧矩形導波管
37‧‧‧模態變換器
46、47‧‧‧氣體管線
52‧‧‧供給路
53‧‧‧供給路
55‧‧‧中央導入部
57‧‧‧塊體
58‧‧‧中央導入口
59‧‧‧開口
60‧‧‧氣體儲存部
61‧‧‧周邊導入部
62‧‧‧周邊導入口
100‧‧‧氣體供給源
101‧‧‧電漿處理裝置
102‧‧‧處理容器
103‧‧‧台部
104‧‧‧加熱器電源
105‧‧‧加熱器
130a、130b‧‧‧壁部
130c、130d‧‧‧端部
135‧‧‧內周側槽孔對群
136‧‧‧外周側槽孔對群
137‧‧‧貫穿孔
138‧‧‧中心
139‧‧‧基準孔
140‧‧‧槽孔對
142‧‧‧貫穿孔
143‧‧‧凹部
143a‧‧‧空間部
144a‧‧‧中心軸
146‧‧‧平坦面
147‧‧‧第1凹部
148‧‧‧內側推拔面
149‧‧‧底面
150‧‧‧外側推拔面
152‧‧‧外周平面
153a~153g‧‧‧第2凹部
155‧‧‧底面
156‧‧‧中心
157a~157g‧‧‧中心
158‧‧‧圓
159‧‧‧頂面
BTM‧‧‧根部的寬度
BV‧‧‧偏壓用電源
CK‧‧‧靜電吸盤
CONT‧‧‧控制器
D‧‧‧汲極電極
FL‧‧‧絕緣膜
FL1、FL2L、FL2R、FL3‧‧‧絕緣區域
G‧‧‧閘極電極
GD‧‧‧閘極絕緣膜
Gc‧‧‧中央導入氣體
Gp‧‧‧周邊導入氣體
HM‧‧‧高度
MG‧‧‧整合器
PCV‧‧‧壓力控制閥
R‧‧‧線段
R1~R4‧‧‧距離
S‧‧‧源極電極
TOP‧‧‧頂部附近的寬度
W‧‧‧晶圓(基板)
圖1係翼片型的電晶體的立體圖。
圖2係圖1所示之電晶體的IIA-IIA箭頭剖面圖(A)，係從箭頭IIB方向觀察之前視圖(B)。
圖3係圖1所示之電晶體的IIIA-IIIA箭頭剖面圖(A)，係IIIB-IIIB箭頭剖面圖(B)。
圖4係構成電晶體之一個翼片構造的立體圖。
圖5係用以說明實施例的第1電漿處理步驟的基板之縱剖面圖。
圖6係用以說明實施例的第1電漿處理步驟的基板之縱剖面圖。
圖7係用以說明實施例的第2電漿處理步驟的基板之縱剖面圖。
圖8係用以說明比較例的電漿處理步驟的基板之縱剖面圖。
圖9係顯示偏壓電力(W)與剖面凸形部分的各種尺寸的關係之圖表。
圖10係一併說明電漿處理裝置與其縱剖面構造之圖。
圖11係槽孔板的俯視圖。
圖12係介電窗的俯視圖。
圖13係介電窗的剖面圖。
以下，說明實施形態的電漿處理方法。另，對同一要素使用同一符號，以省略重複說明。
圖1係翼片型的電場效果電晶體的立體圖。在同圖中設定XYZ三維直交座標系，以電晶體10中的載體流動方向作為Y軸方向，以基板1的厚度方向作為Z軸方向，以垂直於該雙方的方向作為X軸方向。
此電晶體10具備：基板1；形成於基板1的主表面上之絕緣層2；形成於絕緣層2上之翼片型的半導體通道層3；以包圍半導體通道層3的長邊方向(Y軸)之方式設置之閘極絕緣膜GD；隔著閘極絕緣膜GD與半導體通道層3鄰接之閘極電極G。較厚的頂部絕緣層4，位於半導體通道層3的頂面上的閘極絕緣膜GD。
基板1由半導體基板所構成，在本例中為矽(Si)。位於基板1的主表面上之基底絕緣層2，係埋入氧化層(所謂BOX層)，或是SOI(Silicon On Insulator)構造中的基底的絕緣層，在本例中由SiO2所構成。另，絕緣層2，亦可由藍寶石(Al2O3)等絕緣體所構成。
半導體通道層3由矽所構成，閘極絕緣膜GD由具有高介電常數之介電體所構成。作為此種高介電常數材料(high-k材料)，已知有TiO2、ZrO2、HfO2等。頂部絕緣層4，可由例如SiO2或矽氮化物所構成。
閘極電極G，可由Au、Ag、Cu或Al等金屬，多晶矽等半導體，或矽化物所構成，並無特別限定，但在本例中，令閘極電極G由多晶矽所構成。另，由半導體構成電極時，宜添加雜質至帶有金屬性之程度。源極電極S 及汲極電極D，雖可由與閘極電極G相同的材料所構成，但該等電極與半導體通道層3相接觸。源極電極S及汲極電極D，如同閘極電極G，分別沿著X軸方向延伸，該等電極呈條狀排列。
源極電極S及汲極電極D所接觸之半導體區域中，添加了與原本的半導體通道層3相異之導電型的雜質。若半導體通道層3為P型，則源極電極S及汲極電極D所接觸之半導體區域的導電型為N型，並對閘極電極G施加正電位，藉以在與閘極電極G鄰接之半導體區域中形成N型的通道(NMOS電晶體)。反之，令源極電極S及汲極電極D所接觸之半導體區域的導電型為P型，並對閘極電極G施加負電位，藉以在與閘極電極G鄰接之半導體區域中形成P型的通道(PMOS電晶體)。另，NMOS電晶體與PMOS電晶體形成於同一基板上時，成為CMOS電晶體，而比同圖所示更多的電極呈條狀排列。
圖2係圖1所示之電晶體的IIA-IIA箭頭剖面圖(A)，係從箭頭IIB方向觀察之前視圖(B)。
如同圖(B)所示，閘極絕緣膜GD，在半導體通道層3的外側的位置，係與基底絕緣層2和閘極電極G接觸並插設於其間，並沿著X軸延伸。如同圖(A)所示，閘極絕緣膜GD，在半導體通道層3的位置，係以其側部(YZ面)與半導體通道層3及閘極電極G接觸並插設於其間，又，在頂部與頂部絕緣層4及閘極電極G接觸並插設於其間。
源極電極S及汲極電極D，在半導體通道層3的側部(YZ面)，與半導體通道層3接觸，又，與半導體通道層3的頂部上的頂部絕緣層4接觸。
圖3係圖1所示之電晶體的IIIA-IIIA箭頭剖面圖(A)，係IIIB-IIIB箭頭剖面圖(B)。
如通過閘極電極G之剖面圖(A)所示，此XZ剖面中的半導體通道層3 及頂部絕緣層4的形狀為長方形。閘極絕緣膜GD沿著X軸方向延伸，並在直立設置於Z軸方向之翼片型的半導體通道層3的表面緊貼延伸。另一方面，如不通過閘極電極G之剖面圖(B)所示，在閘極電極G的Y軸方向外側的區域，未形成閘極絕緣膜GD。
其次，說明以絕緣膜被覆上述翼片構造，對其施以電漿處理之步驟。
圖4係構成電晶體之一個翼片構造的立體圖。亦即，在同圖中，為使說明更明確，僅將圖1所示之閘極構造部分取出。半導體基板1的頂面全為絕緣膜FL所被覆。此絕緣膜FL，係藉由本實施形態的電漿處理方法，使除了設於剖面凸形部分的側壁之部分以外，被除去。另，此絕緣膜的形成及電漿處理步驟，適用於如同圖1具有複數的翼片構造之電晶體中。
絕緣膜FL，由碳氮化矽(SiCN)所構成。絕緣膜FL，可使用化學氣相沉積(CVD)法、電漿激發CVD(PECVD)法或濺鍍法加以形成。PECVD法中，例如，可將氨(NH3)氣體與矽烷(SiH4)氣體與甲烷(CH4)氣體電漿化，在基板上沉積出SiCN。濺鍍法的情形，若使用SiCN基板作為靶材，便可在基板上容易沉積出SiCN膜。
沉積出的絕緣膜FL為非晶質。絕緣膜FL，被覆著基板1上的基底絕緣層2的表面與剖面凸形部分。剖面凸形的部分，在同圖中，存在有兩處。其一是翼片型的半導體通道層3的部分，另一個是閘極電極G的部分。任一部位，均構成了從基板直立設置之剖面凸形部分。任一部位亦可進行同樣的電漿處理，但以下說明對閘極電極G的部分進行電漿處理之步驟。
對於此絕緣膜FL之電漿處理，由第1電漿處理步驟與第2電漿處理步驟所構成，並使用後述的電漿處理裝置，如以下方式進行。
圖5係用以說明實施例的第1電漿處理步驟的基板的縱剖面圖(V-V箭頭剖面：YZ剖面)。
於基板1上，隔著基底絕緣層2形成有被覆剖面凸形部分之絕緣膜FL。剖面凸形部分，係將閘極絕緣膜GD、閘極電極G及頂部絕緣層5依序疊層而成。絕緣膜FL具備：與基底絕緣層2接觸之絕緣區域FL1；分別被覆剖面凸形部分左右的側面之絕緣區域FL2L、FL2R；及被覆剖面凸形部分的頂部之絕緣區域FL3；該等絕緣區域連續著。
在第1電漿處理步驟中，於電漿處理裝置的處理容器內配置基板，藉由此裝置在絕緣膜FL上形成保護膜。為了形成保護膜，便對處理氣體照射微波照射使之電漿化，將電漿化的處理氣體導向基板表面上。在此，放射微波電磁場之天線，係與介電板和金屬槽孔板對向所構成。介電板由石英(SiO2)所構成。介電板的正下方區域中，處理氣體雖電漿化，但此時，處理氣體只稍微蝕刻了介電板。
在第1電漿處理步驟中對處理容器內供給之處理氣體，不含有氧氣(O2)，而含有氟碳化物系氣體。氟碳化物系氣體，含有選自於由CH2F2、CH3F、CHF3、CF4、C5F及C4F8所構成的氣體群組中之至少1種的氣體。
另，此實施例中的第1電漿處理步驟的條件，如以下所示，處理溫度為室溫。
(1)處理氣體中所含之氣體種類：
‧Ar
‧CH2F2(二氟甲烷)
(2)處理氣體的流量：
‧Ar：1000sccm
‧CH2F2：5sccm
(3)處理容器內壓力：
‧20mTorr(=2.7Pa)：
(4)微波電力：
‧2000W(微波的頻率=2.45GHz)
(5)偏壓電力(W1)：
‧450W
(6)RDC值：
‧55
(7)處理時間：
‧8秒
另，處理氣體，在通往處理容器之導入通路的途中設置分岐器而往2系統分岐，使一方導入位於基板與天線之間的空間的周圍之周邊導入部，使另一方導入位於基板中央的上方之中央導入部。另，調節來自中央導入部及周邊導入部的氣體導入量之技術係稱作RDC(Radical Distribution Control)。在此的RDC值，由來自中央導入部的氣體導入量GC相對於來自周邊導入部的氣體導入量GP的比(=GC/GP)所表示。
又，偏壓電力(W1)，係對基板施加之電力，此電壓(V1)，係頻率為13.56MHz的交流電壓。此偏壓電力，由偏壓用電源BV(參照圖10)所供給。
根據此電漿處理方法，在第1電漿處理步驟中，處理氣體中的氟碳化物系氣體(在本例中為CH2F2)因微波的電漿化使一部分成為自由基，往基板方向流動。
一般而言，氟碳化物系氣體即CH2F2，若受到微波能量，則如以下方式，解離成作為游離自由基的CHF2(＊)與自由質子H(＊)。另，(＊)表示游離自由基。
CH2F2 → CHF2(＊)+H(＊)
若對已解離的處理氣體(CHF2(＊)+H(＊))施加氧(或是氧自由基)，則會產生CO2、H2O等，和氟自由基F(＊)。
絕緣膜FL，由SiCN所構成。SiCN之中，氟自由基(F＊)，與Si結合(Si-F)。自由質子(H＊)或氧(O)或是氧自由基O(＊)，與N或C結合，產生CO2、H2O、NH3等。因此，由SiCN所構成之絕緣膜FL受到蝕刻。
在此，在第1電漿處理步驟中，雖於處理氣體中含有極微量的氧(O)，但就氧氣而言不予供給亦可。此微量的氧的供給源，可為構成介電窗之SiO2，而對裝置內部供給之處理氣體中不含氧亦可。另，介電窗由電漿所蝕刻，因此從中產生氧時，亦會產生些許的已與氧結合之Si。。
由SiCN所構成之絕緣膜FL，藉由電漿化的處理氣體，使其表面，尤其是與基底絕緣層2接觸之部分的絕緣區域FL1，受到些微蝕刻，且分解的Si等與微量的氧結合，再附著於被覆剖面凸形部分之絕緣膜FL表面上。
圖6係用以說明實施例的第1電漿處理步驟的基板的縱剖面圖。
上述第1電漿處理的結果，至少在剖面凸形部分的兩側面的絕緣膜FL表面上形成矽氧化物(Si-O)，其作為保護膜6而沉積於絕緣膜FL上。作為矽氧化物，已知有SiO與SiO2，但保護膜6的主成分為SiO2或SiO。
圖7係用以說明實施例的第2電漿處理步驟的基板的縱剖面圖。
第2電漿處理步驟中，供給適量的氧作為處理氣體。
另，此實施例中的第2電漿處理步驟的條件，如以下所示，處理溫度為室溫。
(1)處理氣體中所含之氣體種類：
‧Ar
‧CH3F(氟甲烷)
‧O2
‧CO
(2)處理氣體的流量：
‧Ar：200sccm
‧CH2F2：45sccm
‧O2：37sccm
‧CO：100sccm
(3)處理容器內壓力：
‧45mTorr(=6.0Pa)
(4)微波電力：
‧2000W(微波的頻率=2.45GHz)
(5)偏壓電力(W2)：
‧30W
(6)RDC值：
‧5
(7)處理時間：
‧70秒
另，偏壓電力(W2)，係由施加於基板之電壓(V2)所消費之電力，此電壓(V2)為頻率13.56MHz的交流電壓。
如同第2電漿處理步驟，當處理氣體中的氧含有量，比來自介電窗的供給量更為增加時，顯現了作為保護膜6的矽氧化物的沉積率超過蝕刻率之傾向。此傾向，在剖面凸形部分的側壁以外的區域較顯著。
氟碳化物系氣體即CH3F(氟甲烷)，若對其施予微波能量，則解離成作為游離自由基的CH2F(＊)與自由質子H(＊)。若對已解離之處理氣體(CH2F(＊)+H(＊))加上氧(或氧自由基)，則與CH2F2(二氟甲烷)同樣地，產生CO2、H2O等，和氟自由基F(＊)。
氟自由基F(＊)，與構成絕緣膜FL之SiCN中的矽(Si)結合，自由質子(H＊)或是氧(O)或氧自由基O(＊)，與N或是C結合，將由SiCN所構成之絕緣膜FL分解、蝕刻。
氧(O)，一般所具有的功能係促進電漿中的氟碳化物系氣體的解離，促進氟自由基F(＊)的產生。氟自由基F(＊)，容易與構成保護膜6(SiO)或絕 緣膜FL(SiCN)之Si結合，故如上述般，由SiCN所構成之絕緣膜FL容易受到蝕刻。此蝕刻在保護膜(Si-O)中亦會產生，但Si-N間的結合能量，小於Si-O間的結合能量，故絕緣膜FL比保護膜6受到更多蝕刻。
在第2電漿處理步驟中，使處理氣體中含有氧，藉以使氟碳化物系氣體中的氟(F)或氟自由基F(＊)與絕緣膜FL(SiCN)中的矽(Si)結合。又，絕緣膜FL中的碳(C)或是氮(N)，與氧(O)(含自由基)結合，藉此可促進絕緣膜FL的分解，可促進蝕刻。另，保護膜6中的矽(Si)亦與氟碳化物系氣體中的氟(F)結合，保護膜6中的氧(O)與氟碳化物系氣體中的碳(C)結合，故保護膜6亦受到些微蝕刻。
第1電漿處理步驟中的矽氧化物的沉積率，在與從電漿產生位置朝向基板之方向(-Z方向)平行的面(例：XZ平面)，亦即剖面凸形部分的兩側面位置，比起與該方向垂直的面(XY平面)係相對較高，第2電漿處理步驟中的保護膜6的蝕刻率，具有與其相反的關係。亦即，在與從介電窗下的電漿產生位置朝向基板之方向(-Z方向)垂直的面(XY平面)，保護膜6(Si-O)或絕緣膜FL(Si-C-N)的蝕刻率增高，在與之平行的面(例：XZ平面)蝕刻率減低。
因此，構成側面的保護膜6之矽氧化物，所具有的特性係在第1電漿處理步驟容易沉積，在第2電漿處理步驟不易受蝕刻。因此，在剖面凸形部分的兩側面有絕緣膜6殘留，而頂面及周邊的平坦面上的絕緣膜FL被除去。
另，雖然是形成於側面之保護膜6及絕緣膜FL2L、FL2R，若處理時間越長，蝕刻越進行。在側面的保護膜6除去之時點，側面的絕緣膜FL2L、FL2R的厚度，比其他區域的絕緣膜FL1、FL3(參照圖6)更厚，故持續蝕刻，因而可在絕緣膜FL1、FL3完全除去之時點，使側面的絕緣膜FL2L、FL2R殘留(參照圖7)。另，在圖7中，殘留於閘極電極G上。
另，在第1電漿處理步驟中，對基板施加第1偏壓電壓(V1)，在第2電漿處理步驟中，對基板施加第2偏壓電壓(V2)。另，偏壓電壓，由特定的固定電位(接地)與基板之間的電壓所規定。
在此，第1偏壓電壓(V1)，大於第2偏壓電壓(V2)。偏壓電壓(偏壓電力W1、W2)越大，則因偏壓電壓造成處理氣體構成原子的加速，故成為沉積物的原料之Si從絕緣膜往外部噴出之機率增加，而供給Si，故構成保護膜6之矽氧化物的沉積率提高。另，沒有偏壓電力時，處理氣體亦朝向基板流動，故具有此種傾向。
從而，在偏壓電壓較高的第1電漿處理步驟中，矽氧化物沉積之傾向提高；在偏壓電壓較低的第2電漿處理步驟中，矽氧化物沉積之傾向相對地降低。因此，在第1電漿處理步驟中，矽氧化物沉積，在第2電漿處理步驟中，碳氮化矽或矽氧化物的蝕刻比沉積更為優先。另，第1電漿處理步驟中的偏壓電力，從縮短保護膜形成時間之觀點來看，宜為100(W)以上，在每單位面積(1cm2)，約0.14W/cm2以上。
其次，說明比較例。
在比較例中，對形成有絕緣膜FL的基板施以僅有1階段的電漿處理，來取代上述2階段的電漿處理。亦即，在比較例中，不進行上述第1電漿處理，僅進行上述第2電漿處理。
圖8係用以說明比較例的電漿處理步驟的基板的縱剖面圖。
在比較例中，如同圖所示，剖面凸形部分的側面的絕緣膜，在其周圍的絕緣膜除去之時點，被略完全除去，使閘極電極G的側面露出。另，頂部絕緣層5，在箭頭的方向受蝕刻，使高度減少。
圖9係顯示第1電漿處理中的偏壓電力(W)與剖面凸形部分的各種尺寸的關係之圖表。
在此，使上述實施例的條件中的偏壓電力(W)產生變化，使保護膜的沉積效果顯著，為此，令處理時間為20秒，其他條件與上述實施例相同。
在同圖表中，BTM顯示圖6中含保護膜6之剖面凸形部分的根部的寬度(Y軸方向的尺寸)，TOP顯示圖6中含保護膜6之剖面凸形部分的頂部附近(剖面凸形部分的保護膜形成前的高度的90%位置)的寬度(Y軸方向的尺寸)。HM顯示含保護膜6之剖面凸形部分的底部的露出表面至頂面的高度。
根據同圖表，可知隨著偏壓電力的增加，保護膜6的厚度增加。(另，保護膜6的形成前的剖面凸形部分的尺寸，BTM=74nm，TOP=70nm。)
另，進行上述第1電漿處理及第2電漿處理時，僅在剖面凸形部分的側面殘留絕緣膜FL。
另，氟碳化物系氣體的流量，在實行第1電漿處理步驟時，比在實行第2電漿處理步驟時要來的小。
以上，針對上述以閘極電極形成部分作為剖面凸形部分，並對被覆其周圍之絕緣層FL施以電漿處理之情形進行了說明。另，作為對於剖面凸形部分的電漿處理，在其適用於被覆翼片型的半導體通道層3之絕緣膜FL之情形，其亦為與閘極電極之情形同樣地以絕緣膜被覆剖面凸形部分之構造，故與上述同樣地，在實施例的電漿處理中，可僅在側面殘留絕緣膜FL，在比較例的電漿處理中，不能殘留側面的絕緣膜。
另，作為第1電漿處理步驟中所使用之氟碳化物系氣體，除上述CH2F2外，可使用選自CH3F、CHF3、CF4、C5F及C4F8中之至少1種。
又，作為第2電漿處理步驟中所使用之氟碳化物系氣體，除上述CH3F外，可使用選自CF4、CHF3、CH2F2、C5F及C4F8中之至少1種。
如以上說明，根據上述的電漿處理方法，可在被覆剖面凸形部分的側面之絕緣膜殘留的狀態下，將其頂部與周圍的絕緣膜除去。
其次，說明進行上述電漿處理之電漿處理裝置。
圖10係一併說明電漿處理裝置與其縱剖面構造之圖。
電漿處理裝置101具備圓筒形狀的處理容器102。處理容器102的頂棚部被由介電體所構成之介電窗(天板)16所塞住。處理容器102由例如鋁所構成，並電性接地。處理容器102的內壁面，由氧化鋁等絕緣性的保護膜2f所被覆。
處理容器102的底部的中央，設有用以載置作為基板的半導體晶圓(以下稱為晶圓)W之台部103。台部103的頂面保持晶圓W。台部103，由例如氧化鋁或氮化氧化鋁等陶瓷材料所構成。台部103的內部埋入有加熱器105，可將晶圓W加熱至既定溫度。加熱器105，經由配置於支柱內之配線而與加熱器電源104相連接。
台部103的頂面，設有對載置於台部103之晶圓W進行靜電吸附之靜電吸盤CK。靜電吸盤CK，經由整合器MG與施加偏壓用的直流或高頻電力之偏壓用電源BV相連接。
處理容器102的底部設有排氣管11，從載置於台部103之晶圓W的表面的更下方的排氣口11a排出處理氣體。排氣管11，經由壓力控制閥PCV，與真空泵等排氣裝置連接。排氣裝置，經由壓力控制閥PCV，與處理容器102的內部相連通。藉由壓力控制閥PCV及排氣裝置，將處理容器102內 的壓力調節至既定的壓力。
處理容器102的頂棚部，隔著用以確保氣密性的O型環等的密封體15而設有介電窗16。介電窗16，由以石英(SiO2)所構成之介電體所構成，對於微波具有透射性。
介電窗16的頂面，設有圓板形狀的槽孔板20。槽孔板20，由以具有導電性之材質例如Ag、Au等加以電鍍或塗佈之銅所構成。槽孔板20中，有例如複數的T字形狀或L字形狀的槽孔21呈同心圓狀排列。
槽孔板20的頂面，配置有用以壓縮微波的波長之介電板25。介電板25，由例如石英(SiO2)、氧化鋁(Al2O3)、或氮化鋁(AlN)等介電體所構成。介電板25由導電性的蓋體26所覆蓋。蓋體26中設有圓環狀的熱媒流路27。藉由流經此熱媒流路27之熱媒，將蓋體26及介電板25調節至既定的溫度。以2.45GHz的波長的微波為例，真空中的波長約12cm，氧化鋁製的介電窗16中的波長約3~4cm。
蓋體26的中央，與傳播微波之同軸導波管30連接。同軸導波管30，由內側導體31與外側導體32所構成。內側導體31，貫穿介電板25的中央而與槽孔板20的中央連接。
同軸導波管30，經由模態變換器37及矩形導波管36而與微波產生器35連接。微波，除2.45GHz外，可使用860MHz、915MHz或8.35GHz等微波。
微波產生器35所產生之微波，往作為微波導入路之矩形導波管36、模態變換器37、同軸導波管30、及介電板25傳播。傳播至介電板25之微波從槽孔板20的多數槽孔21經由介電窗16往處理容器2內供給。藉由微波在介電窗16的下方形成電場，使處理容器2內的處理氣體電漿化。
與槽孔板20連接之內側導體31的下端形成為圓錐台形狀。因此，微波有效率而不損失地從同軸導波管30往介電板25及槽孔板20傳播。
由輻射狀槽孔天線所產生之微波電漿的特徴，在於：在介電窗16正下方(稱為電漿激發區域)所產生之相對性電子溫度高的能量的電漿進行擴散，在晶圓W正上方(擴散電漿區域)成為約1~2eV左右的低電子溫度的電漿。亦即，其特徵在於：與平行平板等的電漿不同，電漿的電子溫度的分布以距介電窗16的距離之函數而明顯發生。
更詳細而言，在介電窗16正下方的數eV~約10eV的電子溫度，在晶圓W上衰減至約1~2eV左右。晶圓W的處理係在電漿的電子溫度低之區域(擴散電漿區域)進行，故抑制了對晶圓W造成凹部等損傷之情況。若對電漿的電子溫度高之區域(電漿激發區域)供給處理氣體，則處理氣體容易激發，解離。另一方面，若對電漿的電子溫度低之區域(電漿擴散區域)供給處理氣體，與對電漿激發區域附近供給之情形相比，抑制了解離的程度。
處理容器102的頂棚部的介電窗16中央，設有對晶圓W的中心部導入處理氣體之中央導入部55。同軸導波管30的內側導體31，形成有處理氣體的供給路52。中央導入部55與供給路52連接。
中央導入部55構成有：圓柱形狀的塊體57，嵌入於設於介電窗16的中央之圓筒形狀的空間部143(參照圖13)；氣體儲存部60，在同軸導波管30的內側導體31的底面與塊體57的頂面之間保有適當間隔所空出；推拔狀的空間部143a(參照圖13)，連續著前端部具有氣體噴出用的開口59之圓柱狀空間。
塊體57，由例如鋁等導電性材料所構成，並電氣接地。於塊體57形成往上下方向貫穿之複數的中央導入口58。中央導入口58的俯視形狀，考慮必要的氣導值等而形成為真圓或長孔。鋁製的塊體57，被陽極氧化被膜氧 化鋁(Al2O3)、氧化釔(Y2O3)等所塗佈。
另，空間部143a(參照圖13)的形狀，並不限於推拔狀，亦可為單純的圓柱形狀。
從貫穿內側導體31之供給路52往氣體儲存部60供給之處理氣體，在氣體儲存部60內擴散之後，從塊體57的複數的中央導入口往下方且向晶圓W的中心部噴射。
於處理容器102的內部，以圍繞晶圓W的上方的周邊之方式，配置對晶圓W的周邊部供給處理氣體之環狀的周邊導入部61。周邊導入部61配置於：比配置在頂棚部之中央導入口58更下方，且比載置於台部103之晶圓W更上方。周邊導入部61，係環狀的中空管體，於內周側在周向隔著一定之間隔開有複數的周邊導入口62。
周邊導入口62，向周邊導入部61的中心噴射處理氣體。周邊導入部61，由例如石英所構成。處理容器102的側面，貫穿有不鏽鋼製的供給路53。供給路53與周邊導入部61連接。從供給路53供給至周邊導入部61的內部之處理氣體，在周邊導入部61的內部的空間擴散之後，從複數的周邊導入口62向周邊導入部61的內側噴射。從複數的周邊導入口62噴射之處理氣體往晶圓W的周邊頂部供給。另，不設置環狀的周邊導入部61，而是在處理容器2的內側面形成複數的周邊導入口62。
對處理容器2內，從氣體供給源100供給處理氣體。氣體供給源100，具有往外部延伸之2條氣體管線46、47。氣體供給源100中，內藏有複數的原料氣體源，來自該等原料氣體源的管線適當地分岐‧結合，最終作為2條氣體管線46、47往外部延伸。第1氣體管線46，經由供給路52與中央導入部55相連接，並對中央導入部55供給中央導入氣體Gc。又，第2氣體管線47，經由供給路53與周邊導入部61相連接，並對周邊導入部61供給周邊導入氣體Gp。換言之，將來自氣體管線46的處理氣體導入位於晶 圓W中央上方之中央導入部55，將來自氣體管線47的處理氣體導入位於晶圓W與天線(16、20)之間的空間的周圍之周邊導入部61。
氣體供給源100，於內部具有流量控制閥，可調整流經各個氣體管線46、47內之氣體的流量。
圖1所示之控制器CONT，控制氣體供給源100中的流量控制閥，控制分別流向氣體管線46、47之氣體Gc、Gp中所含之特定氣體的分壓比與流量。例如，氣體管線46、47，分別與所有來自原料氣體的管線連接，調整設於該等各管線之各原料氣體的流量控制閥，藉以控制流經各個氣體管線46、47內部之各種原料氣體的混合比。此裝置，可使對晶圓W的中心部分供給之中央導入氣體Gc，與對周邊部分供給之周邊導入氣體Gp的氣體種類每個的分壓或氣體種類本身變化，故可使電漿處理的特性多樣地變化。
如上所述，在第1電漿處理中，將Ar氣體與CH2F2氣體，對各個氣體管線46、47以既定的流量比進行供給；在第2電漿處理中，將Ar氣體、CH3F氣體、O2氣體及CO氣體，對各個氣體管線46、47以既定的流量比進行供給。該等處理氣體的流量，由控制氣體供給源100之控制器CONT進行控制。
圖11係槽孔板20的俯視圖。
槽孔板20係薄板狀，為圓板狀。槽孔板20的板厚方向的兩面，分別為平坦的。槽孔板20，具有在板厚方向貫穿並相鄰之2個槽孔133、134。槽孔133、134成一對，以中心部斷絕之略L字狀之方式配置所構成。亦即，槽孔板20構成為具有槽孔對140，該槽孔對140由往一方方向延伸之第1槽孔133以及往相對於一方方向垂直的方向延伸之第2槽孔134所構成。另，槽孔對140的一例，係以圖11中的點線所示之區域所圖示出。
在此實施形態中，第1槽孔133的開口寬度，亦即第1槽孔133之中往長邊方向延伸之一方側的壁部130a與往長邊方向延伸之另一方側的壁部130b之間的長度W1，係12mm。另一方面，以圖11中的長度W2所示之第1槽孔133的長邊方向的長度，亦即第1槽孔133的長邊方向的一方側的端部130c與第1槽孔133的長邊方向的另一方側的端部130d之間的長度W2，係35mm。此等寬度W1、W2雖可容許±10%的變更，但即使在此外的範圍，亦作為裝置而發揮功能。關於第1槽孔133，短邊方向的長度相對於長邊方向的長度之比W1/W2為12/35=0.34，約1/3。第1槽孔133的開口形狀與第2槽孔134的開口形狀係相同。亦即，第2槽孔134，係第1槽孔133的90度旋轉。另，構成所謂槽孔之長孔時，關於長度的比W1/W2，係未滿1。
槽孔對140大致區分成：配置於內周側之內周側槽孔對群135，及配置於外周側之外周側槽孔對群136。內周側槽孔對群135，係圖11中的短劃線所示之假想圓的內側區域中所設之7對的槽孔對140。外周側槽孔對群136，係圖11中的短劃線所示之假想圓的外側區域中所設之28對的槽孔對140。在內周側槽孔對群135中，7對的槽孔對140，分別在周向以等間隔配置。
藉由此種構成，可在設有由圓形凹孔所構成之第2凹部之位置的相對應位置，分別配置了配置於內周側槽孔對群135之7對的槽孔對140的一方的槽孔並進行對位。在外周側槽孔對群136中，28對的槽孔對140分別在周向以等間隔配置。槽孔板20的徑向的中央亦設有貫穿孔137。
另，在外周側槽孔對群136的外徑側的區域，為了易於進行槽孔板20的周向的定位，便以往板厚方向貫穿之方式設有基準孔139。亦即，以此基準孔139的位置為標誌，進行相對於處理容器2或介電窗16之槽孔板20的周向的定位。槽孔板20，除基準孔139外，具有以徑向的中心138為中心之旋轉對稱性。
另，構成外周側槽孔對群136之各槽孔對，由槽孔133’及134’所構成，其等的位置及構造，除了其等位於外周這點以外，與槽孔133及134的位置及構造相同。
又，詳細說明槽孔板20的構造，其具備：自槽孔板20的重心位置138位於第1距離R1(以圓R1所示)之第1槽孔群133；自重心位置138位於第2距離R2(以圓R2所示)之第2槽孔群134；自重心位置138位於第3距離R3(以圓R3所示)之第3槽孔群133’；自重心位置138位於第4距離R4(以圓R4所示)之第4槽孔群134’。
在此，滿足了第1距離R1<第2距離R2<第3距離R3<第4距離R4的關係。朝向成為對象之槽孔(133、134、133’、134’的任一者)自槽孔板的重心位置138延伸之徑(線段R)，與此槽孔的長邊方向所成角度，在第1至第4槽孔群133、134、133’、134’中的各個槽孔群都相同。
位於自槽孔板20的重心位置138延伸之相同徑(線段R)上之第1槽孔群的槽孔133，與第2槽孔群的槽孔134，往相異方向延伸(在本例中直交)；位於自槽孔板20的重心位置138延伸之相同徑(線段R)上之第3槽孔群的槽孔133’，與第4槽孔群的槽孔134’，往相異方向延伸(在本例中直交)。第1槽孔群的槽孔133的數量與第2槽孔群的槽孔134的數量，係相同的數量N1，第3槽孔群的槽孔133’的數量與第4槽孔群的槽孔134’的數量，係相同的數量N2。
在此，N2為N1的整數倍，有可能產生面內對稱性高的電漿。
圖12係介電窗16的俯視圖，圖13係介電窗16的縱剖面圖。
介電窗16係略圓板狀，具有既定的板厚。介電窗16，由介電體所構成，作為介電窗16的具體材質，舉出了石英或氧化鋁等。介電窗16的頂面159 上，有槽孔板20同軸配置。
介電窗16的徑向的中央，設有往板厚方向，亦即紙面上下方向貫穿之貫穿孔142。貫穿孔142之中，下側區域成為中央導入部55中的氣體供給口；上側區域成為配置中央導入部55的塊體57之凹部143。另，介電窗16的徑向的中心軸144a，係以圖13的短劃線所示。
介電窗16之中，在設於電漿處理裝置時產生電漿一側即下側的平坦面146的徑向外側區域，設有：呈環狀連續，向介電窗16的板厚方向內方側呈推拔狀凹陷之環狀的第1凹部147。平坦面146，設於介電窗16的徑向的中央區域。此中央的平坦面146中，有圓形的第2凹部153a~153g沿著周向以等間隔形成。環狀的第1凹部147構成有：從平坦面146的外徑區域向外徑側呈推拔狀，具體而言係相對平坦面146傾斜之內側推拔面148；從內側推拔面148向外徑側在徑向筆直地，亦即，與平坦面146平行地延伸之平坦的底面149；從底面149向外徑側呈推拔狀，具體而言係相對底面149傾斜而延伸之外側推拔面150。
推拔的角度，亦即，例如，由底面149相對內側推拔面148延伸之方向所規定之角度，或由底面149相對外側推拔面150延伸之方向所規定之角度，係任意定之，在此實施形態中，在周向的任一位置中均相同。內側推拔面148、底面149、外側推拔面150，形成為：分別以圓滑曲面所相連。
在外側推拔面150的外側，設有向外徑側在徑向筆直地，亦即與平坦面146平行地延伸之外周平面152。此外周平面152成為介電窗16的支持面。介電窗16的外周平面152，安裝於構成處理容器102之圓筒部材的頂部側的端面。
藉由環狀的第1凹部147，可在介電窗16的徑向外側區域，形成使介電窗16的厚度連續變化之區域，並形成共振區域，其具有適合產生電漿的各種製程條件之介電窗16的厚度。如此，可因應各種製程條件，確保在徑 向外側區域中的電漿的高穩定性。
介電窗16之中，環狀的第1凹部147的徑向內側區域，設有自平坦面146向板厚方向內方側凹陷之第2凹部153(153a~153g)。第2凹部153的俯視形狀為圓形，內側的側面構成圓筒面，底面為平坦。吾人認為圓形為具有無限的角部之多角形，故第2凹部153的俯視形狀，可採用具有有限的角部之多角形，而吾人認為在微波導入時，在凹部內產生電漿，但俯視形狀為圓形時，由於從中心的形狀的等價性較高，所以產生穩定的電漿。
第2凹部153，在此實施形態中，合計設有7個，與內側的槽孔對的數量相同。7個第2凹部153a、153b、153c、153d、153e、153f、153g的形狀各自相等。亦即，第2凹部153a~153g的凹陷方式或其大小、孔徑等，係各自相等所構成。7個第2凹部153a~153g，分別以以介電窗16的徑向的重心156為中心具有旋轉對稱性之方式，隔著間隔所配置。圓孔狀的7個第2凹部153a~153f的中心157a、157b、157c、157d、157e、157f、157g，分別從介電窗16的板厚方向觀察時，位於以介電窗16的徑向的中心156為中心之圓158上。亦即，將介電窗16以徑向的中心156為中心，進行51.42度(=360度/7)旋轉時，成為與旋轉前相同之形狀。圓158，在圖12中，以短劃線所示，圓158的直徑為154mm，第2凹部153a~153g的直徑為30mm。
第2凹部153(153a~153g)的深度，亦即以圖13中的長度L3所示之平坦面146與底面155之間的距離，係適當定之，在此實施形態中為32mm。凹部153的直徑，及從凹部153的底面到介電窗的頂面之距離，係設定為導入其中的微波的波長λg的4分之1。另，在此實施形態中，介電窗16的直徑為約460mm。另，上述圓158的直徑、凹部153的直徑、介電窗16的直徑、及凹部153的深度亦可容許±10%的變更，但本裝置動作之條件並不限於此，只要可將電漿封入凹部內即作為裝置發揮功能。當靠近中心之凹部的直徑或深度的值變大時，中心側與周圍相比，電漿密度變大，故可調整其等的平衡。
藉由此第2凹部153a~153g，可使微波的電場集中於該凹部內，在介電窗16的徑向內側區域，可進行強固的模態鎖定。在此情形，即使製程條件有各種變更，亦可確保徑向內側區域中的強固的模態鎖定的區域，可產生穩定又均勻的電漿，可提高基板處理量的面內均勻性。尤其是，第2凹部153a~153g具有旋轉對稱性，故在介電窗16的徑向內側區域可確保強固的模態鎖定的高軸對稱性，所產生之電漿中，亦具有高軸對稱性。
以上，此種構成的介電窗16，具有廣泛的製程範圍，且所產生之電漿具有高軸對稱性。
本實施形態的天線，係將上述的槽孔板20與介電窗16重合於同軸上而成。從Z軸方向觀察，則外側的推拔面150與屬於第4槽孔群(自內側數來第4個槽孔群)之槽孔134’係一部分重疊。又，環狀的平坦的底面149與屬於第3槽孔群(自內側數來第3個槽孔群)之槽孔133’重疊。
又，同樣地，從Z軸方向觀察，則內側的推拔面148與屬於第2槽孔群(自內側數來第2個槽孔群)之槽孔134重疊。又，屬於最內側的第1槽孔群之槽孔133，全位於平坦面146上。再者，第2凹部153的重心位置與槽孔133重複。
在本例中，槽孔133的重心位置與第2凹部153的重心位置一致，在槽孔133內，第2凹部153的重心位置重疊所配置。在此情形，電漿確實固定於第2凹部153，故電漿的異變較少，即使對於各種的條件變化，電漿的面內變動亦減少。尤其是，凹部153的形成位置在中央的平坦面146上，故1個凹部153周圍的面的等價性較高，電漿的固定水準提高。
如以上所說明，上述的電漿處理方法，準備具有從基板本體直立設置的剖面凸形部分之基板，將含有該剖面凸形部分之基板表面以絕緣膜FL加以被覆，然後對絕緣膜FL施以電漿處理；該電漿處理方法包括：第1電漿 處理步驟(參照圖6)，對基板表面施以第1電漿處理，使絕緣膜FL的表面上形成保護膜6；及第2電漿處理步驟(參照圖7)，對基板表面施以第2電漿處理，使位於剖面凸形部分的兩側面之絕緣膜FL殘留，且將位於剖面凸形部分的頂面及該剖面凸形部分的周邊之絕緣膜FL除去。
第1及第2電漿處理步驟由一電漿處理裝置所進行，該電漿處理裝置包括一天線，該天線具有含SiO2之介電窗16及設於該介電窗16的一方面側之槽孔板20；該電漿處理裝置對天線供給微波，且對介電窗16的附近供給處理氣體，藉以使該處理氣體電漿化，並將電漿化之處理氣體往基板表面側供應。
絕緣膜FL由碳氮化矽所構成；在第1電漿處理步驟中之處理氣體不含有氧氣，而是含有特定的氟碳化物系氣體；在第2電漿處理步驟中之處理氣體含有氧氣，含有特定的氟碳化物系氣體。
根據此電漿處理方法及電漿處理裝置，可使第1電漿處理中的保護膜形成有效地發揮功能，可在被覆剖面凸形部分的側面之絕緣膜殘留的狀態下，將其頂部與周圍的絕緣膜除去。另，上述的數值包含+10%的誤差。
1‧‧‧基板
2‧‧‧基底絕緣層
5‧‧‧頂部絕緣層
6‧‧‧保護膜
BTM‧‧‧根部的寬度
FL1、FL2L、FL2R、FL3‧‧‧絕緣區域
G‧‧‧閘極電極
GD‧‧‧閘極絕緣膜
HM‧‧‧高度
TOP‧‧‧頂部附近的寬度

Claims (4)

  1. 一種電漿處理方法，準備一基板，該基板具有從基板本體直立設置的剖面凸形部分，將含有該剖面凸形部分之該基板表面以絕緣膜加以被覆，然後對該絕緣膜施以電漿處理，該電漿處理方法之特徵為包括：第1電漿處理步驟，對該基板表面施以第1電漿處理，使該絕緣膜的表面上形成保護膜；及第2電漿處理步驟，對該基板表面施以第2電漿處理，使位於該剖面凸形部分的兩側面之該絕緣膜殘留，且將位於該剖面凸形部分的頂面及該剖面凸形部分的周邊之該絕緣膜除去；該第1及第2電漿處理步驟由一電漿處理裝置所進行，該電漿處理裝置包括：供配置該基板之一處理容器、及一天線，該天線具有含SiO2之一介電窗及設於該介電窗的一方面側之一槽孔板；該電漿處理裝置對該天線供給微波，且對該介電窗的附近供給處理氣體，藉以使該處理氣體電漿化，並將電漿化之處理氣體往該基板表面側供應，該絕緣膜由碳氮化矽所構成，在該第1電漿處理步驟中對該處理容器供給之該處理氣體不含有氧氣，而含有含C(碳)及F(氟)之氟碳化物系氣體，在該第2電漿處理步驟中對該處理容器供給之該處理氣體含有氧氣，並含有含C及F之氟碳化物系氣體。
  2. 如申請專利範圍第1項之電漿處理方法，其中，在該第1電漿處理步驟中對該處理容器供給之該氟碳化物系氣體，含有選自於由CH2F2、CH3F、CHF3、CF4、C5F及C4F8所構成的氣體群組中之至少1種，在該第2電漿處理步驟中對該處理容器供給之該氟碳化物系氣體，含有選自於由CH3F、CF4、CHF3、CH2F2、C5F及C4F8所構成的氣體群組中之至少1種。
  3. 如申請專利範圍第1項之電漿處理方法，其中，在該第1電漿處理步驟中，對該基板施加第1偏壓電壓，在該第2電漿處理步驟中，對該基板施加第2偏壓電壓， 該第1偏壓電壓大於該第2偏壓電壓。
  4. 一種電漿處理裝置，用以實行如申請專利範圍第1項之電漿處理方法，該電漿處理裝置之特徵為包括：氣體供給源，將該處理氣體往該處理容器內供給；該天線，具有該介電窗，使供給至該處理容器內之該處理氣體電漿化，及控制器，用以控制該氣體供給源；該控制器控制該氣體供給源，以對該處理容器內供給各個電漿處理步驟的處理氣體，俾實行該第1及第2電漿處理步驟。
TW102102059A 2012-01-26 2013-01-18 電漿處理方法及電漿處理裝置 TWI566298B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012014471A JP5398853B2 (ja) 2012-01-26 2012-01-26 プラズマ処理方法及びプラズマ処理装置

Publications (2)

Publication Number Publication Date
TW201344790A true TW201344790A (zh) 2013-11-01
TWI566298B TWI566298B (zh) 2017-01-11

Family

ID=48873202

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102102059A TWI566298B (zh) 2012-01-26 2013-01-18 電漿處理方法及電漿處理裝置

Country Status (5)

Country Link
US (1) US9165764B2 (zh)
JP (1) JP5398853B2 (zh)
KR (1) KR102000318B1 (zh)
TW (1) TWI566298B (zh)
WO (1) WO2013111461A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI627672B (zh) * 2014-07-10 2018-06-21 東京威力科創股份有限公司 基板之高精度電漿蝕刻方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015037091A (ja) * 2013-08-12 2015-02-23 東京エレクトロン株式会社 エッチング方法
JP2015050433A (ja) * 2013-09-04 2015-03-16 東京エレクトロン株式会社 プラズマ処理方法
JP6601257B2 (ja) * 2016-02-19 2019-11-06 東京エレクトロン株式会社 基板処理方法
US10312432B2 (en) * 2016-04-06 2019-06-04 Varian Semiconductor Equipment Associates, Inc. Magnetic memory device and techniques for forming
US10510751B2 (en) 2017-08-25 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET isolation structure and method for fabricating the same
US10658192B2 (en) * 2017-09-13 2020-05-19 Tokyo Electron Limited Selective oxide etching method for self-aligned multiple patterning
US10354883B2 (en) * 2017-10-03 2019-07-16 Mattson Technology, Inc. Surface treatment of silicon or silicon germanium surfaces using organic radicals
US10515815B2 (en) * 2017-11-21 2019-12-24 Lam Research Corporation Atomic layer deposition and etch in a single plasma chamber for fin field effect transistor formation
US10790195B2 (en) 2018-07-31 2020-09-29 Taiwan Semiconductor Manufacturing Co., Ltd. Elongated pattern and formation thereof

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7744735B2 (en) * 2001-05-04 2010-06-29 Tokyo Electron Limited Ionized PVD with sequential deposition and etching
US7358121B2 (en) 2002-08-23 2008-04-15 Intel Corporation Tri-gate devices and methods of fabrication
US6909151B2 (en) * 2003-06-27 2005-06-21 Intel Corporation Nonplanar device with stress incorporation layer and method of fabrication
US6902440B2 (en) * 2003-10-21 2005-06-07 Freescale Semiconductor, Inc. Method of forming a low K dielectric in a semiconductor manufacturing process
US7422946B2 (en) * 2004-09-29 2008-09-09 Intel Corporation Independently accessed double-gate and tri-gate transistors in same process flow
US7087532B2 (en) * 2004-09-30 2006-08-08 International Business Machines Corporation Formation of controlled sublithographic structures
JP5004271B2 (ja) * 2006-09-29 2012-08-22 東京エレクトロン株式会社 マイクロ波プラズマ処理装置、誘電体窓の製造方法およびマイクロ波プラズマ処理方法
US20090283836A1 (en) * 2008-05-13 2009-11-19 International Business Machines Corporation Cmos structure including protective spacers and method of forming thereof
US8716797B2 (en) * 2009-11-03 2014-05-06 International Business Machines Corporation FinFET spacer formation by oriented implantation
US8372755B2 (en) * 2010-01-13 2013-02-12 Taiwan Semiconductor Manufacturing Company, Ltd. Multilayer hard mask
US8034677B2 (en) * 2010-02-25 2011-10-11 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated method for forming high-k metal gate FinFET devices
JP5554099B2 (ja) * 2010-03-18 2014-07-23 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
JP2011211135A (ja) * 2010-03-31 2011-10-20 Hitachi High-Technologies Corp プラズマ処理方法
JP5045786B2 (ja) * 2010-05-26 2012-10-10 東京エレクトロン株式会社 プラズマ処理装置
JP5264834B2 (ja) * 2010-06-29 2013-08-14 東京エレクトロン株式会社 エッチング方法及び装置、半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI627672B (zh) * 2014-07-10 2018-06-21 東京威力科創股份有限公司 基板之高精度電漿蝕刻方法
US10211065B2 (en) 2014-07-10 2019-02-19 Tokyo Electron Limited Methods for high precision plasma etching of substrates
US10483127B2 (en) 2014-07-10 2019-11-19 Tokyo Electron Limited Methods for high precision plasma etching of substrates

Also Published As

Publication number Publication date
US20140329390A1 (en) 2014-11-06
JP5398853B2 (ja) 2014-01-29
KR20140119020A (ko) 2014-10-08
WO2013111461A1 (ja) 2013-08-01
US9165764B2 (en) 2015-10-20
KR102000318B1 (ko) 2019-07-15
JP2013157351A (ja) 2013-08-15
TWI566298B (zh) 2017-01-11

Similar Documents

Publication Publication Date Title
TWI566298B (zh) 電漿處理方法及電漿處理裝置
TWI524419B (zh) 具有減小的側壁間隔物薄型化之高選擇性間隔物蝕刻程序
US9136273B1 (en) Flash gate air gap
US9165786B1 (en) Integrated oxide and nitride recess for better channel contact in 3D architectures
JP5377587B2 (ja) アンテナ、プラズマ処理装置及びプラズマ処理方法
TWI618144B (zh) 氮化鈦之選擇性移除
US20170194430A1 (en) Method for fabricating nanowires for horizontal gate all around devices for semiconductor applications
TWI617024B (zh) 半導體裝置之製造方法及半導體裝置
US20160005833A1 (en) Feol low-k spacers
US20140141621A1 (en) Dry-etch selectivity
TW201740462A (zh) 在溝槽的側壁或平坦表面上選擇性地形成氮矽化合物膜的方法
TW201443992A (zh) 使用遠端電漿源之加強式蝕刻製程
KR101913978B1 (ko) 라디칼 가스 발생 시스템
WO2006039029A2 (en) A method for forming a thin complete high-permittivity dielectric layer
JP2013546182A (ja) マイクロ波プラズマを用いる誘電膜堆積方法
TW201501199A (zh) 蝕刻方法
KR20140100948A (ko) 층간 폴리실리콘 유전체 캡 및 그것을 형성하는 방법
US9472392B2 (en) Step coverage dielectric
TWI633600B (zh) 半導體元件之製造方法
JP6424249B2 (ja) シリコン及びゲルマニウムを含む基板におけるシリコンの優先的酸化のための方法
JP5568608B2 (ja) プラズマ処理装置
US20220351969A1 (en) Methods and apparatus for curing dielectric material
KR102271689B1 (ko) 플라즈마 처리 방법
KR20180043836A (ko) 게르마늄 함유 반도체 디바이스 및 그 형성 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees