TWI617024B - 半導體裝置之製造方法及半導體裝置 - Google Patents

半導體裝置之製造方法及半導體裝置 Download PDF

Info

Publication number
TWI617024B
TWI617024B TW101102887A TW101102887A TWI617024B TW I617024 B TWI617024 B TW I617024B TW 101102887 A TW101102887 A TW 101102887A TW 101102887 A TW101102887 A TW 101102887A TW I617024 B TWI617024 B TW I617024B
Authority
TW
Taiwan
Prior art keywords
film
semiconductor device
gate insulating
sio
layer
Prior art date
Application number
TW101102887A
Other languages
English (en)
Other versions
TW201251005A (en
Inventor
寺本章伸
神林宏
上田博一
兩角友一朗
原田豪繁
長谷部一秀
大見忠弘
Original Assignee
國立大學法人 東北大學
富士電機股份有限公司
東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 國立大學法人 東北大學, 富士電機股份有限公司, 東京威力科創股份有限公司 filed Critical 國立大學法人 東北大學
Publication of TW201251005A publication Critical patent/TW201251005A/zh
Application granted granted Critical
Publication of TWI617024B publication Critical patent/TWI617024B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本發明旨在提供一種半導體裝置之製造方法，該半導體裝置具有構成半導體層之GaN(氮化鎵)，其中，該半導體裝置之製造方法包含閘絕緣膜形成程序(F)，該閘絕緣膜形成程序在具有GaN之氮化物層上，使用微波電漿，形成SiO2膜及Al2O3膜所構成之群組中至少一者，以形成之膜作為閘絕緣膜至少一部分。

Description

半導體裝置之製造方法及半導體裝置
本發明係關於半導體裝置之製造方法及半導體裝置。
近年來，有人積極地研發作為活性層使用係III-V族化合物之GaN(氮化鎵)類材料之半導體裝置。關於如此之GaN類氮化物，相較於係作為半導體裝置材料同樣為III-V族化合物之GaAs(砷化鎵)類氮化物時，能帶間隙大的材料較多。因此，特別是關於短波長側發光材料等用途，有人積極地進行研發。又，作為GaN類半導體裝置，亦有AlGaN(氮化鋁鎵)/GaN類半導體裝置等，使用不同種材料異質介面之GaN類半導體裝置。
如此之GaN類半導體裝置可獲得電場效應中電子遷移率相對較高者。因此，在研發要求於低電力或低消耗電力情形下動作之半導體裝置時，非常受到矚目。
且作為對GaN類功率半導體裝置所要求之特性，有常閉式動作、低接通電阻、低界面狀態密度、高絕緣破壞電壓等。因此，就形成於GaN類半導體裝置之閘絕緣膜而言，亦要求滿足對應上述要求之特性。
形成GaN類半導體裝置中之閘絕緣膜時，亦可考慮對係半導體層之GaN層最表面進行氧化處理以形成如Ga2O3(氧化鎵)之氧化膜，作為閘絕緣膜利用此氧化膜。然而，Ga2O3事實上能帶間隙約為4.8eV。且係GaN導電帶側能量不連續之能帶偏移(以下，有時亦稱「△Ec」)約為0.5eV，係GaN價電子帶側能量不連續之能 帶偏移(以下，有時亦稱「△Ev」)約為1.1eV程度。如此，即使假設可形成良好膜質之Ga2O3，作為閘絕緣膜使用如此能帶間隙、△Ec及△Ev小的Ga2O3膜，就漏電流之觀點而言不佳。因此，為形成作為良好半導體元件之GaN類半導體裝置，不可作為閘絕緣膜藉由GaN層最表面氧化形成Ga2O3膜，而需在係半導體層之GaN上層側，作為閘絕緣膜，形成能帶間隙等大的絕緣膜。
在此，關於氮化物化合物半導體電晶體，具體而言，關於使用AlGaN/GaN類異質介面之電晶體之技術揭示於日本特開2008-103408號公報(專利文獻1)。且關於氮化物半導體元件之技術揭示於日本特開2008-277640號公報(專利文獻2)。
專利文獻1所揭示之氮化物化合物半導體電晶體在氮化物化合物半導體層上形成雙層構造之閘絕緣膜。具體而言，雙層構造之閘絕緣膜由下列者構成：第一閘絕緣膜，在氮化物化合物半導體層上形成，由矽氮化膜所構成；及第二閘絕緣膜，在矽氮化膜上形成，由絕緣破壞強度大於矽氮化膜之材料所構成。
藉由如此構成，減小於下層側形成之矽氮化膜與氮化物化合物半導體層之間之界面狀態密度，於上層側形成絕緣破壞強度大的材料所構成之閘絕緣膜，形成通道區域遷移率大，且接通電阻小的電晶體。
且專利文獻2所揭示之氮化物半導體元件中，其特徵在於場絕緣膜包含矽，閘絕緣膜不包含矽。具體而言，例如藉由AlN(氮化鋁)等構成不包含矽之閘絕緣膜。藉此，相對降低閘電極正下方區域之2DEG(Two Dimensional Electron Gas：二維電子氣體)濃度，相對提高偏置區域之2DEG濃度，兼顧常閉式動作與低接通電阻。
【先前技術文獻】 【專利文獻】
【專利文獻1】日本特開2008-103408號公報
【專利文獻2】日本特開2008-277640號公報
上述專利文獻1中，需高精度地形成構成雙層構造之閘絕緣膜的一層之如SiN(氮化矽)之矽氮化膜。確保上述特性並同時適當形成如此包含氮之矽氮化膜非常困難。
且係專利文獻2所示之閘絕緣膜時，作為不包含矽之膜，具體而言，使用AlN等。然而，關於如此之AlN等膜，就所要求之高絕緣破壞電壓等之觀點而言，有時作為GaN類氮化物半導體元件之閘絕緣膜未必適當。
在此，GaN類半導體裝置中，作為能帶間隙大的材料，有矽氧化膜(SiO2膜)。關於此矽氧化膜，可考慮藉由使用使用ECR(Electron Cycrotron Resonance：電子迴旋共振)裝置產生之電漿之CVD(Chemical Vapor Deposition)處理，或由平行平板型裝置等代表，利用CCP(Capacitively Coupled Plasma：電容耦合電漿)之CVD處理形成於GaN上層側。又，亦可考慮作為閘絕緣膜使用如此形成於GaN層上層側之矽氧化膜。
然而，關於上述使用平行平板型裝置等之電漿，被處理試樣之表面暴露於電子溫度相對較高的電漿，故係被處理側之GaN層表面有因CVD處理，遭受由充電損害等電性應力或離子照射等造成的物理性損害之虞。如此即會引起例如電場效應中電子遷移率之降低等，結果導致作為GaN類半導體裝置之特性劣化。
本發明之目的在於提供一種可製造特性良好之半導體裝置之半導體裝置之製造方法。
本發明之另一目的在於提供一種特性良好之半導體裝置。
依本發明之半導體裝置之製造方法具有構成半導體層之GaN(氮化鎵)，其特徵在於包含閘絕緣膜形成程序，該閘絕緣膜形成程序在具有GaN之氮化物層上，使用微波電漿，形成SiO2膜及Al2O3膜所構成之群組中至少一者，以形成之膜作為閘絕緣膜至少一部分。
藉由如此構成，於半導體裝置，在GaN層上形成閘絕緣膜時，可使用微波電漿激發電漿，以電子溫度相對較低的電漿進行處理，故可大幅減少對係基底層並具有GaN之氮化物層之充電損害等。且使用微波電漿形成之SiO2膜及使用微波電漿形成之Al2O3膜所構成之群組中至少一者係閘絕緣膜至少一部分，故亦可提升作為閘絕緣膜之特性。因此，可製造特性良好之半導體裝置。
該閘絕緣膜形成程序宜包含使用微波電漿之電漿CVD處理。
且該閘絕緣膜形成程序亦可包含使用微波電漿之電漿ALD(Atomic Layer Deposition)處理。
該閘絕緣膜形成程序形成堆疊有SiO2膜及Al2O3膜的膜則更佳。
作為一實施形態，該閘絕緣膜形成程序在該氮化物層上形成Al2O3膜，在形成之該Al2O3膜上形成SiO2膜以作為閘絕緣膜則更 佳。
且該閘絕緣膜形成程序亦可藉由熱ALD處理形成Al2O3膜，藉由電漿CVD處理形成SiO2膜。
該閘絕緣膜形成程序亦可包含一程序，該程序形成SiO2膜或Al2O3膜中任一者以作為閘絕緣膜，且使用電漿CVD處理及電漿ALD處理雙方，形成該SiO2膜或Al2O3膜中任一者則更佳。
且該閘絕緣膜形成程序亦可在該氮化物層上藉由熱ALD處理形成Al2O3膜，對形成之Al2O3膜進行自由基氧化處理既定時間，進行自由基氧化處理後在Al2O3膜上藉由電漿CVD處理形成SiO2膜以作為閘絕緣膜。
且該閘絕緣膜形成程序亦可形成SiO2膜以作為閘絕緣膜，且在該氮化物層上，藉由該電漿ALD處理形成第一SiO2膜，在藉由該電漿ALD處理所形成之該第一SiO2膜上，藉由該電漿CVD處理形成第二SiO2膜，以該第一SiO2膜及該第二SiO2膜作為閘絕緣膜。
在此，該閘絕緣膜形成程序宜包含一程序，該程序供給包含氮原子之氣體以進行處理。
作為一實施形態，該電漿ALD處理包含一程序，該程序在該氮化物層上供給包含BTBAS(bis-tertiaryl-buthyl-amino-silane)之成膜氣體則更佳。
又，該閘絕緣膜形成程序宜包含一程序，該程序連續進行該電漿ALD處理與該電漿CVD處理。
作為一實施形態，該閘絕緣膜形成程序宜產生頻率2.45GHz之微波，以產生該微波電漿。
該閘絕緣膜形成程序使用輻射狀槽孔天線(RLSA)，產生該微波電漿則更佳。
且該氮化物層形成程序包含一程序，該程序形成具有異質介面之氮化物層。
該氮化物層形成程序包含一程序，該程序形成GaN層與AlGaN(氮化鋁鎵)層所構成之氮化物層則更佳。
於本發明其他態樣中，半導體裝置具有構成半導體層之GaN，其特徵在於包含：氮化物層，具有構成半導體層之GaN；及閘絕緣膜，形成在該氮化物層上。
在此，該閘絕緣膜包含使用微波電漿形成之SiO2膜及使用微波電漿形成之Al2O3膜所構成之群組中至少一者。
如此之半導體裝置在GaN層上形成閘絕緣膜時，使用微波電漿激發電漿，以電子溫度相對較低的電漿進行處理，故可大幅減少對係基底層並具有GaN之氮化物層之充電損害等。且使用微波電漿形成之SiO2膜及使用微波電漿形成之Al2O3膜所構成之群組中至少一者係閘絕緣膜至少一部分。因此特性良好。
該氮化物層宜由GaN層與AlGaN層構成。
依如此之半導體裝置之製造方法，於半導體裝置，在GaN層 上形成閘絕緣膜時，使用微波電漿激發電漿，以電子溫度相對較低的電漿進行處理，故可大幅減少對係基底層並具有GaN之氮化物層之充電損害等。且使用微波電漿形成之SiO2膜及使用微波電漿形成之Al2O3膜所構成之群組中至少一者係閘絕緣膜至少一部分，故亦可提升作為閘絕緣膜之特性。因此，可製造特性良好之半導體裝置。
且如此之半導體裝置在GaN層上形成閘絕緣膜時，使用微波電漿激發電漿，以電子溫度相對較低的電漿進行處理，故可大幅減少對係基底層並具有GaN之氮化物層之充電損害等。且使用微波電漿形成之SiO2膜及使用微波電漿形成之Al2O3膜所構成之群組中至少一者係閘絕緣膜至少一部分。因此特性良好。
以下，參照圖式說明本發明實施形態。首先，說明關於用於依本發明一實施形態之GaN類半導體裝置之製造方法之電漿處理裝置之構成及動作。
圖1係顯示用於依本發明一實施形態之GaN類半導體裝置之製造方法之電漿處理裝置重要部位之概略剖面圖。且圖2係自下方側，亦即，自圖1中箭頭II之方向觀察圖1所示之電漿處理裝置所包含之槽孔天線板之圖。又，圖1中，就易於理解之觀點而言，可省略構件一部分之影線。
參照圖1及圖2即知，電漿處理裝置31包含：處理容器32，於其內部對被處理基板W進行電漿處理；氣體供給部33，對處理容器32內供給電漿激發用氣體，或用於電漿CVD處理之材料氣體、後述原子層沉積法(ALD法)處理中之成膜氣體等； 圓板狀支持台34，於其上支持被處理基板W；電漿產生機構39，使用微波，於處理容器32內產生電漿；及控制部(未經圖示)，控制電漿處理裝置31整體動作。
控制部控制氣體供給部33中之氣體流量、處理容器32內壓力等電漿處理裝置31整體。
處理容器32包含：底部41，位於支持台34下方側；及側壁42，自底部41外周朝上方向延伸。
側壁42大致呈圓筒狀。於處理容器32底部41設有排氣用排氣孔43，俾穿通其一部分。處理容器32上部側形成開口，藉由配置於處理容器32上部側之蓋部44、後述介電質窗36及夾設在介電質窗36與蓋部44之間，作為密封構件之O形環45，可密封處理容器32。
氣體供給部33包含：第一氣體供給部46，朝被處理基板W中央吹送氣體；及第二氣體供給部47，自被處理基板W周邊側吹送氣體。於第一氣體供給部46供給氣體之氣體供給孔30設於介電質窗36徑方向中央，較係與支持台34對向之對向面之介電質窗36下表面48更朝介電質窗36內方側後退之位置。第一氣體供給部46藉由連接第一氣體供給部46之氣體供給系49調整流量等並同時供給電漿激發用惰性氣體或材料氣體、成膜氣體等。藉由於側壁42上部側一部分，設置對處理容器32內供給電漿激發用氣體或材料氣體、成膜氣體等之複數氣體供給孔50形成第二氣體供給部47。複數氣體供給孔50沿周方向以等間隔方式設置。自相同氣體供給源對第一氣體供給部46及第二氣體供給部47供給相同種類之電漿激發用惰性氣體或材料氣體、成膜氣體等。又，亦可因應要求或控制內容，自第一氣體供給部46及第二氣體供給部47供給不同氣體，亦可調整此等者之流量比等。
於支持台34，RF(radio frequency)偏壓用高頻電源58經由匹配單元59電性連接支持台34內之電極61。此高頻電源58可以既定電力(偏壓功率)輸出例如13.56MHz高頻。匹配單元59收納用來在高頻電源58側阻抗，與主要係電極61、電漿、處理容器32之負載側阻抗之間獲得匹配之匹配器，於此匹配器中包含自偏壓產生用阻隔電容器。
支持台34可藉由靜電吸盤(未經圖示)在其上支持被處理基板W。且支持台34包含用來加熱之加熱器(未經圖示)等，可藉由設於支持台34內部之溫度調整機構29設定於所希望溫度。支持台34由自底部41下方側朝垂直上方延伸之絕緣性筒狀支持部51支持。設置上述排氣孔43，俾沿筒狀支持部51外周穿通處理容器32底部41一部分。環狀排氣孔43下方側經由排氣管(未經圖示)連接排氣裝置(未經圖示)。排氣裝置包含渦輪分子泵等真空泵。可藉由排氣裝置使處理容器32內減壓至既定壓力。
電漿產生機構39包含：微波產生器35，設於處理容器32上部及外部，產生電漿激發用微波；介電質窗36，配置於與支持台34對向之位置，將由微波產生器35產生之微波導入處理容器32內；槽孔天線板37，設有複數槽孔40(參照圖2)，配置於介電質窗36上方側，朝介電質窗36放射微波；及介電質構件38，配置於槽孔天線板37上方側，使由後述同軸波導管56導入之微波沿徑方向傳播。
具有匹配機構53之微波產生器35經由波導管55及模式轉換器54，連接導入微波之同軸波導管56上部。例如，由微波產生器35產生之TE模式之微波通過波導管55，因模式轉換器54轉換為 TEM模式，於同軸波導管56中傳播。作為由微波產生器35產生之微波頻率，可選擇例如2.45GHz。
介電質窗36大致呈圓板狀，由介電質構成。於介電質窗36下表面48一部分設有用來使藉由經導入之微波產生駐波容易而呈錐狀凹陷之環狀凹部57。藉由此凹部57，可在介電質窗36下部側以微波高效率地產生電漿。又，作為介電質窗36之具體材質，可舉石英或氧化鋁等為例。
槽孔天線板37呈薄板狀，圓板狀。關於複數長孔狀槽孔40，如圖2所示，設置一對槽孔40，俾大致呈八字狀正交，沿周方向隔著既定間隔設置成一對的槽孔40。且沿徑方向，亦隔著既定間隔設置複數一對槽孔40。
由微波產生器35產生之微波通過同軸波導管56，傳播至介電質構件38。微波在由包含於其內部有冷媒等循環之循環通道60，進行介電質構件38等溫度調整之冷卻護套52與槽孔天線板37包夾之介電質構件38內部朝徑方向外側呈放射狀擴散，自設於槽孔天線板37之複數槽孔40朝介電質窗36放射。透射介電質窗36之微波於介電質窗36正下方產生電場，於處理容器32內產生電漿。亦即，於電漿處理裝置31用於處理之微波電漿藉由自上述構成之冷卻護套52、槽孔天線板37及介電質構件38所構成之輻射狀槽孔天線(RLSA：Radial Line Slot Antenna)放射之微波於處理容器32內產生。又，以下說明中，有時會稱如此產生之電漿為RLSA電漿。
圖3係顯示於電漿處理裝置31產生電漿時自處理容器32內介電質窗36下表面48起算之距離與電漿電子溫度之關係之曲線圖。圖4係顯示於電漿處理裝置31產生電漿時自處理容器32內 介電質窗36下表面48起算之距離與電漿電子密度之關係之曲線圖。
參照圖3及圖4，介電質窗36正下方區域，具體而言，圖3以短劃線所示約至10mm止之區域26稱為所謂電漿產生區域。此區域26中，電子溫度高，電子密度大於1×1012cm-3。另一方面，以雙短劃虛線所示超過10mm之區域27稱為電漿擴散區域。此區域27中，電子溫度約為1.0~1.3eV，至少低於1.5eV，電子密度約為1×1012cm-3，至少高於1×1011cm-3。後述對被處理基板W之電漿處理於例如如此之電漿擴散區域進行。亦即，電漿處理宜於被處理基板W表面附近，使用電漿電子溫度低於1.5eV，且電漿電子密度高於1×1011cm-3之微波電漿。
又，依如此之電漿處理裝置31，藉由高壓條件，具體而言，例如，處理容器32內壓力在50mTorr以上之RLSA電漿，可實現高電子密度及低電子溫度。亦即，依處理容器32內壓力高之RLSA電漿，可以相對較低之電子溫度及相對較高之電子密度進行電漿處理。
又，上述構成之電漿處理裝置31亦可作為以電漿進行處理之ALD處理裝置、電漿CVD裝置及電漿蝕刻裝置適用。亦即，可自氣體供給部供給例如蝕刻氣體及電漿激發用氣體，作為蝕刻時適當之既定條件，藉此對被處理基板W進行蝕刻。
其次，說明關於使用上述電漿處理裝置31製造之GaN類半導體裝置之製造方法。圖5係顯示依本發明一實施形態之半導體裝置之製造方法中之代表性程序之流程圖。圖6、圖7、圖8、圖9、圖10、圖11、圖12、圖13及圖14係顯示依本發明一實施形態之半導體裝置之製造方法中，代表性製造程序內半導體裝置材 料或半導體裝置一部分之概略剖面圖。又，圖6~圖14中，就易於理解之觀點而言，可省略構件一部分之影線。
首先，參照圖5及圖6，準備在係基底之以Si(矽)或藍寶石等構成之基板12上依序形成GaN層13及AlGaN層14之半導體裝置材料11。在此，關於GaN層13及AlGaN層14之接合，係異質介面。由如此之半導體裝置材料11構成之半導體裝置亦稱為AlGaN/GaN之混合式MOS-HFET(Metal Oxide Semiconductor-Heterojunction Field Effect Transistor：異質介面電場效應電晶體)。此接合GaN層13及AlGaN層14而形成半導體層之程序係在基板上形成具有GaN之氮化物層之氮化物層形成程序。
其次，在所準備之半導體裝置材料11上，亦即，係最上層之AlGaN層14之上層，形成係場氧化膜15之矽氧化膜(SiO2)(圖5(A))。此時，關於場氧化膜15之膜厚，可選擇例如300nm。在此所謂膜厚，具體而言，以沿場氧化膜15下側面16a與上側面16b之間之膜厚方向，亦即，圖6中紙面上下方向所示之間隔A1所示。又，關於如此之場氧化膜15之形成，例如在常壓下藉由CVD處理形成。關於如此形成之場氧化膜15，就膜質提升之觀點而言，可以800℃溫度進行退火處理約30分鐘。
其次，參照圖7，以光微影進行圖案化，在場氧化膜15上形成光阻層17(圖5(B))。作為光阻層17之材料，例如可使用OFPR 800LB。
其次，參照圖8，以形成之光阻層17為遮罩，蝕刻場氧化膜15(圖5(C))。此時之蝕刻係所謂乾蝕刻。作為蝕刻氣體，使用例如C5F8氣體及氧氣之混合氣體。
其次，參照圖9，以形成之光阻層17為遮罩，繼續蝕刻係半 導體層之AlGaN層14及GaN層13(圖5(D))。如此，形成其後用來形成閘電極之開口部18。此時之蝕刻亦係所謂乾蝕刻。作為蝕刻氣體，使用例如HBr氣體。在此，關於AlGaN層14，進行蝕刻俾沿膜厚方向穿通，關於GaN層13，削去上層側，亦即，AlGaN層14側膜厚方向的一部分以進行蝕刻。關於GaN層13之蝕刻深度，宜約為10nm。亦即，圖9中，開口部18內於GaN層13上側露出之面16c與AlGaN層14下側面16d之間膜厚方向之間隔A2約為10nm。且如此進行蝕刻後，以氧(O2)氣進行灰化(ashing)處理。又，此蝕刻後，AlGaN層14一方分離為其後係源區域之紙面左側之AlGaN層14a，另一方分離為其後係汲區域之紙面右側之AlGaN層14b。
其次，參照圖10，去除形成之光阻層17(圖5(E))。關於光阻層17之去除，例如藉由SPM(Sulfuric acid Hydrogen Peroxide Mixture)等清洗由上述材料所構成之光阻層17。
其次，如圖11所示，包覆係露出之面之場氧化膜15上側面16e及開口部18表面，具體而言，開口部18中，於GaN層13上側露出之面16c及開口部18中側壁面16f，形成閘絕緣膜19(圖5(F))。又，於閘絕緣膜19形成之前階段，宜清洗上述露出之面16c、16e、16f。
關於閘絕緣膜19之形成，使用上述電漿處理裝置31，以微波電漿藉由電漿CVD處理進行之。具體而言，如以下般進行。
再次參照圖1~圖2，首先，於在處理容器32內配置之支持台34上藉由靜電吸盤支持作為被處理基板W之半導體裝置材料11。其次，賦予既定偏壓電力，並同時作為電漿激發用氣體自氣體供給部33供給He氣體、Ar氣體、Xe氣體、Kr氣體等惰性氣體。在此，控制處理容器32內之壓力俾於電漿處理時有適當壓力。 且使用設於支持台34內部之溫度調整機構29，使在支持台34上經支持之被處理基板W之溫度為400℃。在如此之狀態下，於處理容器32內產生微波電漿。如此，包含支持台34之區域即成為電漿擴散區域。
其次，供給用來進行電漿CVD處理之材料氣體。使用氣體供給部33供給材料氣體。此時，以混合電漿激發用惰性氣體之方式，供給材料氣體。如此，藉由微波電漿進行電漿CVD處理。
在此，作為閘絕緣膜19，形成由SiO2膜構成之膜。具體而言，作為材料氣體供給包含矽原子或氧原子之氣體以進行之。
其後，如圖12所示，於開口部18，包覆閘絕緣膜19，形成閘電極20(圖5(G))。作為閘電極20之材質，使用例如TaN(氮化鉭)。關於閘電極20之形成，首先，藉由對向靶材式濺鍍法，形成上述TaN層，俾包覆於上側露出之面，具體而言，閘絕緣膜上側面16g、開口部18中之側壁面16h及開口部18中之底壁面16i。其後，於其上層形成光阻層(未經圖示)後，藉由光微影等進行圖案化。其後，使用蝕刻劑，以光阻層為遮罩進行濕蝕刻。如此，形成在相當於開口部18之位置之TaN層殘存，形成閘電極20。又，作為此時之蝕刻劑，有例如HF(氫氟酸)、HNO3(硝酸)與CH3COOH(醋酸)之混合液，此等者之比率為HF：HNO3：CH3COOH=1：1：40。
其次，如圖13所示，形成後述用來形成歐姆電極之開口部21a、21b(圖5(H))。關於開口部21a、21b之形成，藉由LAL800以濕蝕刻方式進行之。此時之蝕刻削去在場氧化膜15上形成之閘絕緣膜19a及場氧化膜15之既定處進行之。此時，進行蝕刻至AlGaN層14之上側面16i、16j露出之程度，形成開口部21a、21b。
其次，如圖14所示，於形成之開口部21a、21b，形成歐姆電 極22a、22b(圖5(I))。關於歐姆電極22a、22b之形成，以具有導電性之材料填補形成之開口部21a、21b進行之。具體而言，首先，與上述閘電極20之形成相同，藉由對向靶材式濺鍍法，形成TaN層。其後，藉由蒸鍍法，形成Al(鋁)層約300nm。又，藉由光微影進行圖案化，進行濕蝕刻。作為蝕刻劑，係Al之蝕刻時，使用例如H2PO3(磷酸)、HNO3(硝酸)、CH3COOH(醋酸)與H2O(水)之混合液，混合此等者之比率為H2PO3：HNO3：CH3COOH：H2O=16：1：2：1。且係TaN之蝕刻時，使用與例如上述閘電極形成時所使用者相同，亦即HF(氫氟酸)、HNO3(硝酸)與CH3COOH(醋酸)之混合液，此等者之比率為HF：HNO3：CH3COOH=1：1：40。
如此，製造依本發明一實施形態之GaN類半導體裝置23a。又，形成於閘電極20紙面左右兩側之歐姆電極22a、22b中，與閘電極20之紙面左右方向間隔相對較短而設於紙面左側之歐姆電極22a係源電極，其下層側AlGaN層14a係源區域。另一方面，與閘電極20之紙面左右方向間隔相對較長而設於紙面右側之歐姆電極22b係汲電極，其下層側AlGaN層14b係汲區域。
依如此之半導體裝置之製造方法，GaN類半導體裝置中，在GaN層上形成閘絕緣膜時，可使用微波電漿激發電漿，以電子溫度相對較低的電漿處理，故可大幅減少對係基底層並具有GaN之氮化物層之充電損害等電性應力或因離子照射等造成的物理損害。且使用微波電漿形成之SiO2膜係閘絕緣膜，故亦可提升作為閘絕緣膜之特性。因此，可製造特性良好的半導體裝置。又，關於特性良好之半導體裝置之評價後述。
且依本發明一實施形態之GaN類半導體裝置具有構成半導體層之GaN，其中包含：氮化物層，具有構成半導體層之GaN；及閘絕緣膜，在氮化物層上形成。 在此，閘絕緣膜包含使用微波電漿形成之SiO2膜。
如此之GaN類半導體裝置在GaN層上形成閘絕緣膜時，使用微波電漿激發電漿，故以電子溫度相對較低的電漿處理，因此可大幅減少對係基底層並具有GaN之氮化物層之充電損害等。且使用微波電漿形成之SiO2膜係閘絕緣膜。因此，特性良好。
又，上述實施形態中，使用微波電漿進行CVD處理時，作為材料氣體，宜供給包含氮氧化物(NOx)之氣體。藉此，可在所形成之SiO2膜膜中含有微量氮(N)原子。如此之微量氮原子可抑制來自GaN層之Ga朝SiO2膜中擴散。因此，可實現膜質更提升。
且上述實施形態中，雖使用微波電漿進行CVD處理，使係閘絕緣膜之SiO2膜成膜，但不限於此，亦可使用微波電漿，藉由ALD法，使係閘絕緣膜之SiO2膜成膜。亦即，亦可使用微波電漿，藉由ALD處理，形成SiO2膜。
圖15係顯示依本發明另一實施形態之半導體裝置之製造方法中，形成閘絕緣膜時代表性程序之流程圖。圖15所示之流程圖相當於圖5所示之流程圖中之閘絕緣膜形成程序(F)，關於依本發明另一實施形態之半導體裝置之製造方法中其他程序，亦即，圖5(A)~圖5(E)及圖5(G)~圖5(I)之程序係相同程序，故省略其說明。
參照圖15，於形成閘絕緣膜時，使用上述電漿處理裝置31，藉由微波電漿以ALD處理進行之。關於ALD處理，首先，對係被處理基板W，形成有開口部等之半導體裝置材料11，供給成膜氣體(圖15(J))。此時，自氣體供給部33供給成膜氣體。
藉由成膜氣體吸附原子層約數層後，進行係成膜氣體之排氣之第一排氣(圖15(K))。成膜氣體之排氣結束，即供給電漿激發用 氣體(圖15(L))。其後，藉由產生之微波電漿，對吸附之原子層進行電漿處理。如此，使原子層約數層之SiO2成膜。其後，進行係電漿激發用氣體之排氣之第二排氣(圖15(M))。以此圖15(J)~圖15(M)所示之氣體吸附程序、第一排氣程序、電漿處理程序及第二排氣程序為1週期，進行此週期數次，獲得所希望膜厚之SiO2膜。
如此獲得之SiO2膜，亦即，使用微波電漿並藉由ALD法形成之SiO2膜可較使用微波電漿並藉由CVD法形成之SiO2膜更緻密，作為對半導體裝置所要求之特性，可提升所謂漏電特性。亦即，關於使用微波電漿之ALD處理，可更提升膜質。
又，上述藉由ALD處理形成SiO2膜時，作為使用之成膜氣體，宜使用係含有N(氮)之矽氧化膜材料之胺基矽烷類ALD成膜材料。關於如此之成膜氣體，可使SiO2膜中含有微量N。藉由此微量N的存在，可抑制來自GaN層之Ga朝係閘絕緣膜之SiO2膜中擴散。作為具體之成膜氣體，可舉例如包含BTBAS(bis-tertiaryl-buthyl-amino-silane)之成膜氣體為例。
且上述實施形態中，作為閘絕緣膜，雖形成SiO2膜，但不限於SiO2膜，亦可形成例如Al2O3(氧化鋁)膜。亦即，閘絕緣膜形成程序中，形成SiO2膜及Al2O3膜所構成之群組中至少一者即可。
亦即，依本發明一實施形態之半導體裝置之製造方法其半導體裝置具有構成半導體層之GaN(氮化鎵)，其中包含閘絕緣膜形成程序，在具有GaN之氮化物層上，使用微波電漿，形成SiO2膜及Al2O3膜所構成之群組中至少一者，形成之膜係閘絕緣膜。
且依本發明一實施形態之半導體裝置具有構成半導體層之GaN，其中包含：氮化物層，具有構成半導體層之GaN；及 閘絕緣膜，在氮化物層上形成。
在此，閘絕緣膜包含使用微波電漿形成之SiO2膜及使用微波電漿形成之Al2O3膜所構成之群組中至少一者。
在此，考慮關於如此之GaN類半導體裝置中適當的閘絕緣膜材料如下。作為GaN類半導體裝置中作為閘絕緣膜使用之材料，除上述SiO2及Al2O3外，舉例而言有Si3N4等SiNx、AlN、Ga2O3等GaOx、Gd2O3、MgO、Sc2O3、HfO2、ZrO2等。如上述，關於GaN類半導體裝置中使用之閘絕緣膜，導電帶側能帶偏移(△Ec)宜大。且關於所謂絕緣破壞電壓之值亦宜高。在此，關於Si3N4、Ga2O3、HfO2及ZrO2，有報告指出其△Ec之值分別為1.3eV、0.46eV、1.09eV及1.1eV，分別相對較小。且關於Ga2O3、Gd2O3、MgO、Sc2O3，有報告指出其絕緣破壞電壓之值分別為2.8MV/cm、0.1或3MV/cm、1.2MV/cm及0.7MV/cm，分別相對較小。關於AlN，結晶(crystal)狀態下絕緣破壞電壓之值雖約未滿15MV/cm，相對較大，但非晶質(amorphous)狀態下絕緣破壞電壓之值約為1.4MV/cm，相對較小。因此，SiO2及Al2O3作為GaN類半導體裝置中閘絕緣膜之材料適當。亦即，上述製造方法中，雖作為閘絕緣膜形成SiO2所構成之膜，但亦可將SiO2取代為Al2O3，作為閘絕緣膜製造Al2O3所構成之膜。
又，形成之閘絕緣膜中，亦可使上述SiO2膜及Al2O3膜疊層而成為雙層構造，構成閘絕緣膜。圖16係此時GaN類半導體裝置之概略剖面圖，相當於圖14所示之剖面。圖16中，關於與圖14相同構成之構件，賦予與圖14相同之符號，省略其說明。
參照圖16即知，以依本發明又一實施形態之半導體裝置之製造方法所製造之半導體裝置23b自係半導體層之GaN層13與閘電極20之間橫跨場氧化膜15與閘電極20之間，具有閘絕緣膜 19b。閘絕緣膜19b於開口部18附近沿紙面上下方向，由下列者構成：Al2O3膜24a，設於係半導體層之GaN層13、AlGaN層14a、14b側，係氧化膜；及SiO2膜24b，設於閘電極20側，係氧化膜。
亦即，閘絕緣膜19b具有Al2O3膜24a與SiO2膜24b所構成之雙層構造。
藉由如此構成，利用各膜特性之優勢，可製造更可因應所要求之要求之閘絕緣膜，且可製造更可因應所要求之要求之半導體裝置。又，不限於雙層構造，亦可因應所需或要求，成為三層以上的構成。且亦可更換Al2O3膜與SiO2膜上下方向之位置。亦即，亦可首先形成SiO2膜後，形成Al2O3膜。
且閘絕緣膜係雙層構造時，亦可藉由熱ALD處理形成Al2O3膜，藉由電漿CVD處理形成SiO2膜。亦即，依本發明一實施形態之半導體裝置之製造方法包含閘絕緣膜形成程序，在具有GaN之氮化物層上，使用微波電漿，形成SiO2膜，形成之膜係間絕緣膜的一部分。具體而言，閘絕緣膜形成程序藉由熱ALD處理形成Al2O3膜，藉由電漿CVD處理形成SiO2膜。亦可如此構成。此時，藉由熱ALD處理形成之Al2O3膜及使用微波電漿並藉由電漿CVD處理形成之SiO2膜所構成之閘絕緣膜中，藉由電漿CVD處理形成之SiO2膜係閘絕緣膜的一部分。
作為閘絕緣膜的一部分藉由熱ALD處理形成Al2O3膜時具體的製程條件中，可舉以下者為例。亦即，支持台溫度為200~400℃，處理容器內之壓力為0.1~1Torr，氧以5~30slm之流量流動並供給之，同時以50~1000sccm之流量供給三甲基鋁(TMA(Trimethylaluminium))氣體。如此使氣體吸附。又，供給氧，並同時直接使處理容器內壓力為0.5~2Torr，作為氧化劑供給O3(臭 氧)氣體100~500g/Nm3，進行成膜。以此處理為1週期，耗費5~120秒進行。如此，重複上述週期，進行Al2O3膜之熱ALD處理，俾成為所希望之Al2O3膜的膜厚。
其後，在藉由熱ALD形成之Al2O3膜上，如上述使用微波電漿並藉由電漿CVD處理形成SiO2膜，獲得下層側係Al2O3膜，上層側係SiO2膜之所希望膜厚的閘絕緣膜。
此時，關於Al2O3膜，可不使用電漿形成。且藉由微波電漿形成SiO2膜時，亦可實現減少位於Al2O3膜下層側之GaN層的充電損害等。
在此，在Al2O3膜形成與SiO2膜形成之間，亦即，在藉由熱ALD處理形成Al2O3膜後，藉由電漿CVD處理形成SiO2膜前，亦可對係Al2O3膜最表面之部分，以既定時間藉由微波電漿進行自由基氧化。作為具體一例，在藉由熱ALD處理形成Al2O3膜後，使Al2O3膜暴露於因微波電漿產生之電漿擴散區域既定時間，其後，供給用來進行電漿CVD處理之材料氣體，藉由電漿CVD處理形成SiO2膜。藉此，可實現更提升膜質。關於如此製造之半導體裝置之評價後述。
又，以其中任一方的膜構成閘絕緣膜時，形成單層閘絕緣膜之際，亦可使用電漿ALD處理與電漿CVD處理雙方形成閘絕緣膜。
圖17係此時GaN類半導體裝置之概略剖面圖，相當於圖14及圖16所示之剖面。圖17中，關於與圖14相同構成之構件，賦予與圖14相同之符號，省略其說明。
參照圖17即知，以依本發明又一實施形態之半導體裝置之製 造方法所製造之半導體裝置23c自係半導體層之GaN層13與閘電極20之間橫跨場氧化膜15與閘電極20之間，具有閘絕緣膜19c。閘絕緣膜19c於開口部18附近沿紙面上下方向由下列者構成：SiO2膜24c，設於係半導體層之GaN層13、AlGaN層14a、14b側，係藉由電漿ALD處理形成之第一氧化膜；及SiO2膜24d，設於閘電極20側，係藉由電漿CVD處理形成之第二氧化膜。
亦即，閘絕緣膜19c具有藉由電漿ALD處理形成之SiO2膜24c與藉由電漿CVD處理形成之SiO2膜24d所構成之雙層構造。又，圖17中，以虛線表示SiO2膜24c與SiO2膜24d之間界面之大致位置。
如此之構成的半導體裝置於以下點有利。亦即，以藉由電漿ALD處理形成之SiO2膜24c抑制來自GaN層13之Ga擴散，以成膜速度快的電漿CVD處理形成其餘的SiO2膜24d，藉此可實現產量提升。
其次，敘述關於以上述依本發明之半導體裝置之製造方法所製造之半導體裝置之特性評價。圖18係顯示閘電壓與汲電流關係之曲線圖。圖18中，虛線表示使用CCP(電容耦合電漿)以CVD處理形成閘絕緣膜之GaN類半導體裝置之情形，以下，略稱為CCP-PE(Plasma Enhanced)CVD。圖18中，實線表示以上述依本發明申請案之一實施形態之半導體裝置之製造方法製造之情形，以下，略稱為RLSA-PECVD。圖18中，縱軸表示汲電流(A)，橫軸表示閘電壓(V)。又，測定時，賦予汲-源間之電壓Vds為0.1V，通道長Lch為4μm，通道寬Wch為0.84mm。在此，關於圖18所示之閘電壓與汲電流之關係，顯示所謂電流之漏電特性，施加閘電壓小時，流動之汲電流宜大，圖18所示之曲線圖中，宜為在電壓Vg稍高於0V之時點，沿垂直方向上升至高處之形狀，可稱其驅動能力優異。
參照圖18即知，係CCP-PECVD時，在作為閘電壓施加約5V之時點，汲電流才開始流動，其後，亦即，隨著閘電壓增加，汲電流緩慢增加。相對於此，係RLSA-PECVD時，在作為閘電壓施加約3V之時點汲電流開始流動，其後，隨著閘電壓增加，汲電流增加之幅度大。依圖18所示之結果可知，RLSA-PECVD相較於CCP-PECVD作為半導體裝置較優異。
圖19係顯示通道長(Lch)與電場效應中電子遷移率(Field Effect Mobility)關係之曲線圖。圖19中，中空菱形表示上述CCP-PECVD之情形，黑色菱形表示上述RLSA-PECVD之情形。圖19中，縱軸表示電場效應中之電子遷移率(cm2/Vs)，橫軸表示通道長(μm)。又，測定時，賦予汲-源間之電壓Vds為0.1V。在此，關於圖19所示通道長與電場效應中電子遷移率之關係，於既定通道長下，電場效應中之電子遷移率之值愈高，作為半導體裝置愈優異。
參照圖19可知，在通道長為10nm或20nm等，各通道長下，相較於CCP-PECVD之值RLSA-PECVD其值較高，電子遷移率大。亦即，依圖19所示之結果亦可知RLSA-PECVD相較於CCP-PECVD作為半導體裝置較優異。
在此，形成上述閘絕緣膜時，相較於以PECVD處理形成，以PEALD處理形成較佳。圖20係顯示表示所謂J-E特性之I-V曲線之曲線圖。圖20中，縱軸表示每單位面積之電流J(A/cm2)，橫軸表示電壓(MV/cm)。又，測定時，測定區域為4.52×10-4cm2，係PEALD時之膜厚為15.9nm，係PECVD時之膜厚為63.8nm。在此，關於圖20所示之J-E特性，電壓與電流之值宜顯示接近直線之比例關係，且即使施加電壓高其比例關係亦不崩潰，所謂不絕緣破壞者佳。
參照圖20即知，係圖20中以實線表示之PEALD時，自電壓6MV/cm附近電流值開始上昇，曲線形狀立起，隨著施加電壓，電流值大致顯示直線的比例關係，並同時上昇。相對於此，係圖20中以虛線表示之PECVD時，自電壓大致相同之6MV/cm附近起電流值上昇，曲線形狀雖立起，但曲線形狀如波浪般，該電流值上昇。且於電壓12MV/cm附近，發生被視為絕緣破壞之現象。亦即，依圖20所示之結果可知，以PEALD形成之氧化膜相較於以PECVD形成之氧化膜較優異。
圖21係顯示以PECVD形成之SiO2膜及以PEALD法形成之SiO2膜所構成之閘絕緣膜中2次離子質量分析法(SIMS(Secondary ion Mass Spectroscopy))測定結果之曲線圖。圖22係顯示僅以PECVD形成之SiO2膜所構成之閘絕緣膜中2次離子質量分析法測定結果之曲線圖。關於圖21及圖22所示之閘絕緣膜，皆形成SiO2膜60nm。圖21及圖22中，縱軸表示強度(cps)，橫軸表示自係基準之既定位置起之測定深度(nm)。圖21及圖22中，實線表示Si(矽)，虛線表示O(氧)，短劃線表示Ga(鎵)。
圖21及圖22中，自圖中虛線左側之區域表示配置係形成之閘絕緣膜之SiO2膜之區域，自圖中虛線右側之區域表示配置GaN層之區域。亦即，圖21中，橫軸上0nm之位置係圖17中閘氧化膜位置A3之位置，圖22中，橫軸上0nm之位置係圖14中閘氧化膜位置A3之位置，測定深度朝自各A3延伸之箭頭A4方向深入。又，以沿縱方向延伸之虛線表示之部分係SiO2膜與GaN層大致交界之部分，係以圖17及圖14中面16k表示之部分。
參照圖21即知，關於以PEALD形成20nmSiO2，以PECVD形成40nmSiO2之閘絕緣膜，於有SiO2之區域，Ga強度約1×102位準。相對於此，參照圖22即知，關於僅以PECVD形成60nmSiO2 之閘絕緣膜，於有SiO2之區域，Ga強度約1×103位準。亦即，相較於以PEALD形成20nmSiO2，以PECVD形成40nmSiO2之閘絕緣膜之情形，係僅以PECVD形成60nmSiO2之閘絕緣膜時，Ga擴散幅度多1位數。因此，為抑制Ga對所形成之SiO2膜擴散，關於GaN層與SiO2膜之交界部分，宜使用PEALD成膜。
又，如上述，閘絕緣膜係雙層構造時，藉由熱ALD處理形成Al2O3膜，藉由電漿CVD處理形成SiO2膜之際，在Al2O3膜形成與SiO2膜形成之間，對係Al2O3膜最表面之部分，藉由微波電漿進行自由基氧化既定時間就膜質提升之觀點而言有利。在此所謂係Al2O3膜最表面之部分係連接SiO2膜之Al2O3膜最上面，相當於圖16中之面16m。
圖23、圖24、圖25及圖26係顯示以依本發明又一實施形態之半導體裝置之製造方法所製造之半導體裝置中C-V特性之曲線圖。圖23~圖26所示情形中，於GaN層上層，藉由熱ALD處理形成Al2O3膜5nm，更在其上層，藉由電漿CVD處理形成SiO2膜60nm以構成閘絕緣膜。圖23顯示在Al2O3膜形成與SiO2膜形成之間未進行自由基氧化之情形。圖24顯示在Al2O3膜形成與SiO2膜形成之間進行20秒期間自由基氧化之情形。圖25顯示在Al2O3膜形成與SiO2膜形成之間進行3分鐘期間自由基氧化之情形。圖26顯示在Al2O3膜形成與SiO2膜形成之間進行7分鐘期間自由基氧化之情形。圖23~圖26中，縱軸表示C/Cox之比率，橫軸表示閘電壓Vg(V)。作為測定條件，環境溫度為150℃，頻率為1MHz，測定區域為4.52×10-4cm2，自-20V至+20V測定閘電壓。在此，關於係縱軸之C/Cox，於其曲線形狀，宜無拐點，隨著對閘電極之施加電壓增加，C/Cox之值以滑順的曲線上昇，滿足如此之曲線圖之曲線之閘絕緣膜顯示所謂閘電極漏電特性良好，作為膜質優異。
參照圖23即知，關於完全未進行自由基氧化時，於圖23中以短劃線表示之區域，具體而言，Vg值約-4.0~-3.0V，C/Cox值在0.7~0.8範圍內，可發現若干拐點。其次，參照圖25即知，關於進行自由基氧化3分鐘期間時，在與圖23中以短劃線所示區域大致相同之區域，亦可發現若干拐點。其次，參照圖26即知，關於進行自由基氧化7分鐘期間時，於圖26中以短劃線所示之區域，具體而言，Vg值約-12.0~-8.0V，C/Cox值在0.7~0.8範圍內，可發現大的拐點。
相對於此，參照圖24即知，關於進行自由基氧化20秒期間時，於曲線圖未發現特別明顯之拐點，隨著對閘電極之施加電壓增加，C/Cox值以滑順的曲線上昇。因此，於此實施形態，在Al2O3膜形成與SiO2膜形成之間，宜進行自由基氧化處理約20秒。又，關於進行自由基氧化處理之時間，可對應形成之Al2O3膜之膜厚，或形成之SiO2膜之膜厚等決定之。
又，上述實施形態中，GaN類半導體裝置雖由AlGaN/GaN之混合式MOS-HFET構成，但不限於此，亦可係具有GaN層單層所構成之半導體層之半導體裝置，或GaN層與其他鎵化合物所構成之異質介面之混合式MOS-HFET。
且上述實施形態中，電漿處理雖使用電漿電子溫度低於1.5eV，且電漿電子密度高於1×1011cm-3之微波電漿進行處理，但不限於此，例如亦可適用於電漿電子密度低於1×1011cm-3之區域。
又，上述實施形態中，雖藉由以使用槽孔天線板之RLSA產生之微波進行電漿處理，但不限於此，亦可使用具有梳齒型天線部之微波電漿處理裝置，或自槽孔放射微波以產生表面波電漿之微波電漿處理裝置。
以上，雖參照圖式說明本發明實施形態，但本發明不由圖示之實施形態限定。可在與本發明同一之範圍內，或是均等範圍內，對圖示之實施形態施加各種修正或變形。
A1、A2‧‧‧間隔
A3‧‧‧位置
A4、II‧‧‧箭頭
W‧‧‧被處理基板
11‧‧‧半導體裝置材料
12‧‧‧基板
13‧‧‧GaN層
14、14a、14b‧‧‧AlGaN層
15‧‧‧場氧化膜
16a~16k、16m‧‧‧面
17‧‧‧光阻層
18‧‧‧開口部
19、19a~19c‧‧‧閘絕緣膜
20‧‧‧閘電極
21a、21b‧‧‧開口部
22a、22b‧‧‧歐姆電極
23a~23c‧‧‧半導體裝置
24a‧‧‧Al2O3膜
24b~24d‧‧‧SiO2膜
26、27‧‧‧區域
29‧‧‧溫度調整機構
30‧‧‧氣體供給孔
31‧‧‧電漿處理裝置
32‧‧‧處理容器
33‧‧‧氣體供給部
34‧‧‧支持台
35‧‧‧微波產生器
36‧‧‧介電質窗
37‧‧‧槽孔天線板
38‧‧‧介電質構件
39‧‧‧電漿產生機構
40‧‧‧槽孔
41‧‧‧底部
42‧‧‧側壁
43‧‧‧排氣孔
44‧‧‧蓋部
45‧‧‧O形環
46‧‧‧第一氣體供給部
47‧‧‧第二氣體供給部
48‧‧‧下表面
49‧‧‧氣體供給系
50‧‧‧氣體供給孔
51‧‧‧支持部
52‧‧‧冷卻護套
53‧‧‧匹配機構
54‧‧‧模式轉換器
55‧‧‧波導管
56‧‧‧同軸波導管
57‧‧‧凹部
58‧‧‧高頻電源
59‧‧‧匹配單元
60‧‧‧循環通道
61‧‧‧電極
圖1係顯示使用於依本發明一實施形態之半導體裝置之製造方法之電漿處理裝置重要部位之概略剖面圖。
圖2係自板厚方向觀察圖1所示之電漿處理裝置所包含之槽孔天線板之圖。
圖3係顯示自介電質窗下表面起算之距離與電漿電子溫度之關係之曲線圖。
圖4係顯示自介電質窗下表面起算之距離與電漿電子密度之關係之曲線圖。
圖5(A)~(I)係顯示依本發明一實施形態之半導體裝置之製造方法中，代表性製造程序之流程圖。
圖6係依本發明一實施形態之半導體裝置之製造方法中，形成場氧化膜時之概略剖面圖。
圖7係依本發明一實施形態之半導體裝置之製造方法中，形成光阻層時之概略剖面圖。
圖8係依本發明一實施形態之半導體裝置之製造方法中，蝕刻場氧化膜一部分時之概略剖面圖。
圖9係依本發明一實施形態之半導體裝置之製造方法中，蝕刻半導體一部分時之概略剖面圖。
圖10係依本發明一實施形態之半導體裝置之製造方法中，去除光阻層時之概略剖面圖。
圖11係依本發明一實施形態之半導體裝置之製造方法中，形成閘絕緣膜時之概略剖面圖。
圖12係依本發明一實施形態之半導體裝置之製造方法中，形成閘電極時之概略剖面圖。
圖13係依本發明一實施形態之半導體裝置之製造方法中，進行歐姆開口時之概略剖面圖。
圖14係依本發明一實施形態之半導體裝置之製造方法中，形成歐姆電極時之概略剖面圖。
圖15(J)~(M)係顯示依本發明另一實施形態之半導體裝置之製造方法中，形成閘絕緣膜時之代表性程序之流程圖。
圖16係顯示以依本發明又一實施形態之半導體裝置之製造方法所製造之半導體裝置的一部分之概略剖面圖。
圖17係顯示以依本發明又一實施形態之半導體裝置之製造方法所製造之半導體裝置的一部分之概略剖面圖。
圖18係顯示閘電壓與汲電流之關係之曲線圖。
圖19係顯示通道長與電場效應中之電氣遷移率之關係之曲線圖。
圖20係顯示I-V曲線之曲線圖。
圖21係顯示以PECVD形成之SiO2膜及以ALD法形成之SiO2膜所構成之閘絕緣膜中2次離子質量分析法測定結果之曲線圖。
圖22係顯示僅以PECVD形成之SiO2膜所構成之閘絕緣膜中2次離子質量分析法測定結果之曲線圖。
圖23係顯示以依本發明又一實施形態之半導體裝置之製造方法所製造之半導體裝置中C-V特性之曲線圖，顯示在形成Al2O3膜與形成SiO2膜之間未進行自由基氧化之情形。
圖24係顯示以依本發明又一實施形態之半導體裝置之製造方法所製造之半導體裝置中C-V特性之曲線圖，顯示在形成Al2O3膜與形成SiO2膜之間進行20秒期間自由基氧化之情形。
圖25係顯示以依本發明又一實施形態之半導體裝置之製造方法所製造之半導體裝置中C-V特性之曲線圖，顯示在形成Al2O3膜與形成SiO2膜之間進行20秒期間自由基氧化之情形。
圖26係顯示以依本發明又一實施形態之半導體裝置之製造方法所製造之半導體裝置中C-V特性之曲線圖，在形成Al2O3膜與形成SiO2膜之間進行7分鐘期間自由基氧化之情形。
11‧‧‧半導體裝置材料
12‧‧‧基板
13‧‧‧GaN層
14a、14b‧‧‧AlGaN層
15‧‧‧場氧化膜
16c、16e、16f‧‧‧面
18‧‧‧開口部
19‧‧‧閘絕緣膜

Claims (13)

  1. 一種半導體裝置之製造方法，具有構成半導體層之GaN(氮化鎵)，該方法包含：在一基板上形成第一氮化物層；在該第一氮化物層上形成第二氮化物層；在該第二氮化物層上形成場氧化物層；及閘絕緣膜形成程序，其中形成Al2O3膜穿通該場氧化物層、該第二氮化物層而進入該第一氮化物層的上層側，該Al2O3膜受到自由基氧化處理，且接著，藉由使用微波電漿，形成SiO2膜，該SiO2膜僅穿通該場氧化物層而進入該第二氮化物層，且該SiO2膜位於該Al2O3膜與一閘電極之間，其中該閘電極係至少部分位於該閘絕緣膜的該SiO2膜的一開口之中，且在形成該閘絕緣膜的步驟中，該微波電漿係藉由使用輻射狀槽孔天線使用頻率2.45GHz之微波加以產生。
  2. 如申請專利範圍第1項之半導體裝置之製造方法，其中，該閘絕緣膜形成程序包含使用微波電漿之電漿CVD處理。
  3. 如申請專利範圍第1項之半導體裝置之製造方法，其中，該閘絕緣膜形成程序包含使用微波電漿之電漿ALD處理。
  4. 如申請專利範圍第1項之半導體裝置之製造方法，其中，該閘絕緣膜形成程序形成堆疊有SiO2膜及Al2O3膜的膜。
  5. 如申請專利範圍第4項之半導體裝置之製造方法，其中，該閘絕緣膜形成程序藉由熱ALD處理形成Al2O3膜，並藉由電漿CVD處理形成SiO2膜。
  6. 如申請專利範圍第1項之半導體裝置之製造方法，其中，該閘絕緣膜形成程序包含形成SiO2膜以形成閘絕緣膜之程序，且使用電漿CVD處理及電漿ALD處理雙方，形成該SiO2膜。
  7. 如申請專利範圍第1項之半導體裝置之製造方法，其中，該閘絕緣膜形成程序包含供給包括氮氧化物(NOx)之氣體以進行處理之程序。
  8. 如申請專利範圍第3項之半導體裝置之製造方法，其中，該電漿ALD處理包含在該氮化物層上供給包含BTBAS(bis-tertiaryl-buthyl-amino-silane)之成膜氣體之程序。
  9. 如申請專利範圍第3項之半導體裝置之製造方法，其中，該閘絕緣膜形成程序包含連續進行該電漿ALD處理與該電漿CVD處理之程序。
  10. 如申請專利範圍第1項之半導體裝置之製造方法，其中，該第一氮化物層和該第二氮化物層具有異質介面。
  11. 如申請專利範圍第10項之半導體裝置之製造方法，其中，形成該第一氮化物層和該第二氮化物層的步驟包含形成由GaN層與AlGaN(氮化鋁鎵)層其中至少一者所構成之氮化物層之程序。
  12. 一種半導體裝置，具有構成半導體層之GaN，其特徵在於包含：第一氮化物層，形成在一基板之上；第二氮化物層，在該第一氮化物層之上；場氧化物層，在該第二氮化物層之上；及閘絕緣膜，包含Al2O3膜和SiO2膜，該Al2O3膜穿通該場氧化物層、該第二氮化物層而進入該第一氮化物層的上層側，該Al2O3膜受到自由基氧化處理，且該SiO2膜僅穿通該場氧化物層而進入該第二氮化物層，且該SiO2膜位於該Al2O3膜與一閘電極之間，其中該閘電極係至少部分位於該閘絕緣膜的該SiO2膜的一開口之中。
  13. 如申請專利範圍第12項之半導體裝置，其中，該第一和第二氮化物層由GaN層與AlGaN層其中至少一者構成。
TW101102887A 2011-01-25 2012-01-30 半導體裝置之製造方法及半導體裝置 TWI617024B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-013066 2011-01-25
JP2011013066A JP5839804B2 (ja) 2011-01-25 2011-01-25 半導体装置の製造方法、および半導体装置

Publications (2)

Publication Number Publication Date
TW201251005A TW201251005A (en) 2012-12-16
TWI617024B true TWI617024B (zh) 2018-03-01

Family

ID=46580804

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101102887A TWI617024B (zh) 2011-01-25 2012-01-30 半導體裝置之製造方法及半導體裝置

Country Status (6)

Country Link
US (2) US9230799B2 (zh)
EP (1) EP2669951A4 (zh)
JP (1) JP5839804B2 (zh)
CN (1) CN103339733B (zh)
TW (1) TWI617024B (zh)
WO (1) WO2012102237A1 (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5506036B2 (ja) * 2010-03-02 2014-05-28 古河電気工業株式会社 半導体トランジスタ
KR101680767B1 (ko) 2010-10-06 2016-11-30 삼성전자주식회사 불순물 주입을 이용한 고출력 고 전자 이동도 트랜지스터 제조방법
US9837521B2 (en) 2012-10-11 2017-12-05 Rohm Co., Ltd. Nitride semiconductor device and fabrication method therefor
KR101661076B1 (ko) * 2012-10-11 2016-09-28 도쿄엘렉트론가부시키가이샤 성막 장치
JP2014183125A (ja) * 2013-03-18 2014-09-29 Fujitsu Ltd 半導体装置
JP2014192493A (ja) * 2013-03-28 2014-10-06 Toyoda Gosei Co Ltd 半導体装置
JP6220188B2 (ja) * 2013-08-15 2017-10-25 ルネサスエレクトロニクス株式会社 半導体装置
JP6199147B2 (ja) * 2013-10-02 2017-09-20 トランスフォーム・ジャパン株式会社 電界効果型化合物半導体装置及びその製造方法
US20150118416A1 (en) * 2013-10-31 2015-04-30 Semes Co., Ltd. Substrate treating apparatus and method
WO2015166572A1 (ja) * 2014-05-01 2015-11-05 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP6528366B2 (ja) 2014-07-08 2019-06-12 豊田合成株式会社 縦型トレンチｍｏｓｆｅｔの製造方法
JP2016039327A (ja) * 2014-08-08 2016-03-22 古河電気工業株式会社 窒化物半導体装置、ダイオード、および電界効果トランジスタ
JP2016054250A (ja) 2014-09-04 2016-04-14 豊田合成株式会社 半導体装置、製造方法、方法
JP6337726B2 (ja) * 2014-09-29 2018-06-06 株式会社デンソー 半導体装置およびその製造方法
CN107076892B (zh) * 2014-12-18 2019-10-29 极光先进雷射株式会社 光栅、光栅的制造方法和光栅的再生方法
JP6591168B2 (ja) 2015-02-04 2019-10-16 株式会社東芝 半導体装置及びその製造方法
JP6591169B2 (ja) 2015-02-04 2019-10-16 株式会社東芝 半導体装置及びその製造方法
JP2016164906A (ja) * 2015-03-06 2016-09-08 豊田合成株式会社 半導体装置およびその製造方法ならびに電力変換装置
ITUB20155862A1 (it) * 2015-11-24 2017-05-24 St Microelectronics Srl Transistore di tipo normalmente spento con ridotta resistenza in stato acceso e relativo metodo di fabbricazione
JP6540571B2 (ja) * 2016-03-24 2019-07-10 豊田合成株式会社 半導体装置の製造方法及び半導体装置
JP7126082B2 (ja) * 2016-08-31 2022-08-26 株式会社Flosfia 結晶性酸化物半導体膜および半導体装置
US10658296B2 (en) 2016-09-30 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Dielectric film for semiconductor fabrication
JP2018129354A (ja) * 2017-02-07 2018-08-16 株式会社アルバック ゲート絶縁膜の形成方法、および、ゲート絶縁膜
JP6736513B2 (ja) * 2017-04-24 2020-08-05 株式会社東芝 半導体装置、電源回路、及び、コンピュータ
JP6931572B2 (ja) * 2017-08-29 2021-09-08 株式会社アルバック ゲート絶縁膜の形成方法、および、ゲート絶縁膜
JP7388624B2 (ja) * 2017-12-11 2023-11-29 出光興産株式会社 半導体装置及び半導体装置の製造方法
JP7141056B2 (ja) * 2018-08-30 2022-09-22 富士電機株式会社 窒化ガリウム系半導体装置および窒化ガリウム系半導体装置の製造方法
JP7341147B2 (ja) * 2018-09-05 2023-09-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN113257912B (zh) * 2020-02-12 2024-04-26 苏州晶界半导体有限公司 一种增强型氮化物场效应晶体管
JP7276247B2 (ja) * 2020-05-22 2023-05-18 豊田合成株式会社 半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200703505A (en) * 2005-03-30 2007-01-16 Tokyo Electron Ltd Manufacturing method of gate insulating film and of semiconductor device
TW200814239A (en) * 2006-05-26 2008-03-16 Semiconductor Energy Lab Nonvolatile semiconductor memory device and manufacturing method thereof, semiconductor device and manufacturing method thereof, and manufacturing method of insulating film
TW200931503A (en) * 2007-10-10 2009-07-16 Semiconductor Energy Lab Method of manufacturing semiconductor device
US20100159656A1 (en) * 2008-12-19 2010-06-24 Sumitomo Electric Device Innovations, Inc. Method for fabricating semiconductor device
TW201025513A (en) * 2008-10-21 2010-07-01 Applied Materials Inc Non-volatile memory having silicon nitride charge trap layer

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05304292A (ja) * 1991-04-03 1993-11-16 Sekiyu Sangyo Kasseika Center 半導体装置の製造方法
JP3432997B2 (ja) * 1996-04-23 2003-08-04 株式会社東芝 半導体装置に使用する絶縁膜
US6884685B2 (en) * 2003-02-14 2005-04-26 Freescale Semiconductors, Inc. Radical oxidation and/or nitridation during metal oxide layer deposition process
TW200511430A (en) * 2003-05-29 2005-03-16 Tokyo Electron Ltd Plasma processing apparatus and plasma processing method
JP2005183662A (ja) * 2003-12-19 2005-07-07 Nippon Telegr & Teleph Corp <Ntt> 電荷蓄積型メモリ及びその製造方法
TW200537695A (en) * 2004-03-19 2005-11-16 Adv Lcd Tech Dev Ct Co Ltd Insulating film forming method, insulating film forming apparatus, and plasma film forming apparatus
US7476556B2 (en) * 2005-08-11 2009-01-13 Micron Technology, Inc. Systems and methods for plasma processing of microfeature workpieces
US7897217B2 (en) * 2005-11-18 2011-03-01 Tokyo Electron Limited Method and system for performing plasma enhanced atomic layer deposition
TW200830550A (en) * 2006-08-18 2008-07-16 Univ California High breakdown enhancement mode gallium nitride based high electron mobility transistors with integrated slant field plate
JP2008103408A (ja) 2006-10-17 2008-05-01 Furukawa Electric Co Ltd:The 窒化物化合物半導体トランジスタ及びその製造方法
JP2008112750A (ja) * 2006-10-27 2008-05-15 Furukawa Electric Co Ltd:The 半導体素子製造方法
JP2008277640A (ja) 2007-05-02 2008-11-13 Toshiba Corp 窒化物半導体素子
JP5459899B2 (ja) * 2007-06-01 2014-04-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2009016688A (ja) * 2007-07-06 2009-01-22 Sharp Corp 半導体装置の製造方法
JP4963455B2 (ja) * 2007-09-04 2012-06-27 国立大学法人北海道大学 半導体基板の表面に絶縁膜を形成する方法と装置
JP2009076673A (ja) * 2007-09-20 2009-04-09 Furukawa Electric Co Ltd:The Ｉｉｉ族窒化物半導体を用いた電界効果トランジスタ
WO2009099252A1 (ja) * 2008-02-08 2009-08-13 Tokyo Electron Limited 絶縁膜のプラズマ改質処理方法
US7816278B2 (en) * 2008-03-28 2010-10-19 Tokyo Electron Limited In-situ hybrid deposition of high dielectric constant films using atomic layer deposition and chemical vapor deposition
US20090289349A1 (en) * 2008-05-21 2009-11-26 Spatial Photonics, Inc. Hermetic sealing of micro devices
JP5310283B2 (ja) * 2008-06-27 2013-10-09 東京エレクトロン株式会社 成膜方法、成膜装置、基板処理装置及び記憶媒体
JP5423205B2 (ja) * 2008-08-29 2014-02-19 東京エレクトロン株式会社 成膜装置
US20100062592A1 (en) * 2008-09-09 2010-03-11 Tokyo Electron Limited Method for forming gate spacers for semiconductor devices
JP2010087187A (ja) 2008-09-30 2010-04-15 Tokyo Electron Ltd 酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
US20120126376A1 (en) * 2008-09-30 2012-05-24 Tokyo Electron Limited Silicon dioxide film and process for production thereof, computer-readable storage medium, and plasma cvd device
KR20100041179A (ko) * 2008-10-13 2010-04-22 매그나칩 반도체 유한회사 유전체, 이를 구비한 캐패시터 및 그 제조방법, 반도체 소자 제조방법
JP5323527B2 (ja) * 2009-02-18 2013-10-23 古河電気工業株式会社 ＧａＮ系電界効果トランジスタの製造方法
JP2010192755A (ja) * 2009-02-19 2010-09-02 Tokyo Electron Ltd シリコン酸化膜の成膜方法および半導体装置の製造方法
JP5634681B2 (ja) * 2009-03-26 2014-12-03 住友電工デバイス・イノベーション株式会社 半導体素子
JP5455753B2 (ja) * 2009-04-06 2014-03-26 株式会社半導体エネルギー研究所 Ｉｃカード
JP5589329B2 (ja) 2009-09-24 2014-09-17 豊田合成株式会社 Ｉｉｉ族窒化物半導体からなる半導体装置、電力変換装置
US20110081500A1 (en) * 2009-10-06 2011-04-07 Tokyo Electron Limited Method of providing stable and adhesive interface between fluorine-based low-k material and metal barrier layer
JP5037594B2 (ja) * 2009-12-08 2012-09-26 シャープ株式会社 電界効果トランジスタ
US8992785B2 (en) * 2010-01-15 2015-03-31 Tel Epion Inc. Method for modifying an etch rate of a material layer using energetic charged particles

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200703505A (en) * 2005-03-30 2007-01-16 Tokyo Electron Ltd Manufacturing method of gate insulating film and of semiconductor device
TW200814239A (en) * 2006-05-26 2008-03-16 Semiconductor Energy Lab Nonvolatile semiconductor memory device and manufacturing method thereof, semiconductor device and manufacturing method thereof, and manufacturing method of insulating film
TW200931503A (en) * 2007-10-10 2009-07-16 Semiconductor Energy Lab Method of manufacturing semiconductor device
TW201025513A (en) * 2008-10-21 2010-07-01 Applied Materials Inc Non-volatile memory having silicon nitride charge trap layer
US20100159656A1 (en) * 2008-12-19 2010-06-24 Sumitomo Electric Device Innovations, Inc. Method for fabricating semiconductor device

Also Published As

Publication number Publication date
JP5839804B2 (ja) 2016-01-06
EP2669951A1 (en) 2013-12-04
US20130292700A1 (en) 2013-11-07
EP2669951A4 (en) 2014-07-02
CN103339733A (zh) 2013-10-02
JP2012156245A (ja) 2012-08-16
CN103339733B (zh) 2017-02-15
WO2012102237A1 (ja) 2012-08-02
US9230799B2 (en) 2016-01-05
US20140367699A1 (en) 2014-12-18
TW201251005A (en) 2012-12-16

Similar Documents

Publication Publication Date Title
TWI617024B (zh) 半導體裝置之製造方法及半導體裝置
US8969210B2 (en) Plasma etching apparatus, plasma etching method, and semiconductor device manufacturing method
KR101250057B1 (ko) 절연막의 플라즈마 개질 처리 방법 및 플라즈마 처리 장치
JP5706946B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
TWI566298B (zh) 電漿處理方法及電漿處理裝置
WO2006025363A1 (ja) シリコン酸化膜の形成方法、半導体装置の製造方法およびコンピュータ記憶媒体
JP5339327B2 (ja) プラズマ窒化処理方法および半導体装置の製造方法
JP5460011B2 (ja) 窒化珪素膜の成膜方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置
WO2011162136A1 (en) Film formation method, semiconductor-device fabrication method, insulating film and semiconductor device
JP2009246129A (ja) プラズマｃｖｄ窒化珪素膜の成膜方法及び半導体集積回路装置の製造方法
KR20120059557A (ko) 성막 방법, 반도체 소자의 제조 방법, 절연막 및 반도체 소자
US20110254078A1 (en) Method for depositing silicon nitride film, computer-readable storage medium, and plasma cvd device
WO2010038887A1 (ja) 二酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
CN104409497A (zh) 基于La基栅的AlGaN/GaN高电子迁移率晶体管及制作方法
US9472392B2 (en) Step coverage dielectric
WO2012043250A1 (ja) 絶縁膜形成装置及び方法
JP6424249B2 (ja) シリコン及びゲルマニウムを含む基板におけるシリコンの優先的酸化のための方法
JPWO2010038888A1 (ja) 窒化酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
JP2005116639A (ja) 薄膜のドライエッチング方法及び半導体装置の製造方法
JP2004342786A (ja) 半導体装置の製造方法およびドライエッチング装置