JP4621613B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4621613B2
JP4621613B2 JP2006064430A JP2006064430A JP4621613B2 JP 4621613 B2 JP4621613 B2 JP 4621613B2 JP 2006064430 A JP2006064430 A JP 2006064430A JP 2006064430 A JP2006064430 A JP 2006064430A JP 4621613 B2 JP4621613 B2 JP 4621613B2
Authority
JP
Japan
Prior art keywords
film
silicon
insulating film
coating
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006064430A
Other languages
English (en)
Other versions
JP2007242956A (ja
Inventor
啓輔 中澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006064430A priority Critical patent/JP4621613B2/ja
Priority to US11/526,727 priority patent/US7781341B2/en
Publication of JP2007242956A publication Critical patent/JP2007242956A/ja
Application granted granted Critical
Publication of JP4621613B2 publication Critical patent/JP4621613B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/1204—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material inorganic material, e.g. non-oxide and non-metallic such as sulfides, nitrides based compounds
    • C23C18/122—Inorganic polymers, e.g. silanes, polysilazanes, polysiloxanes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3125—Layers comprising organo-silicon compounds layers comprising silazane compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/125—Process of deposition of the inorganic material
    • C23C18/1279—Process of deposition of the inorganic material performed under reactive atmosphere, e.g. oxidising or reducing atmospheres
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H01L21/02087—Cleaning of wafer edges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H01L21/0209—Cleaning of wafer backside
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67051—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment

Description

本発明は、半導体装置の製造方法に係り、特にシリコン含有化合物を含む塗布絶縁膜を有する半導体装置の製造方法に関する。
塗布膜として用いられるシリコン含有化合物としては、シロキサン類およびシラザン類が知られている。いずれも、低誘電率絶縁膜（Ｌｏｗ−ｋ）材料や層間絶縁膜（ＩＬＤ）材料、あるいは埋め込み材料としての価値が高い。ポリシラザン（ＰＳＺ）を、ＰＭＤ（Ｐｒｅ−Ｍｅｔａｌ Ｄｉｅｌｅｃｔｒｉｃ）やＩＭＤ（Ｉｎｔｅｒ−Ｍｅｔａｌ Ｄｉｅｌｅｃｔｒｉｃ）に用いることも提案されている（例えば、特許文献１参照）。
シロキサン類を溶解して塗布液を調製するための溶剤としては、プロピレングリコールモノメチルエーテル（ＰＧＭＥ）、プロピレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡ）等が用いられることが多い。ウェハのエッジカットや裏面洗浄（バックリンス）用のシンナー（リンス液）にも、同様のものが用いられている。
リンス液は、シリコン含有化合物の種類に応じて選択され、例えば、シルセスキオキサンには、低分子のシロキサンが用いられる。ポリシラザン類には、キシレンやジ−ｎ−ブチルエーテル、あるいはナフタレン系物質が用いられている（例えば、特許文献２，３，および４参照。）。
バックリンスに蒸気圧の低いリンス液（例えばナフタレン系物質）を用いる場合、ウェハのサイズが大きくなると、リンス液の乾燥時間が長くなって処理速度が遅くなる。また、従来のリンス液は、その原料の多くを石油に依存しているため、廃棄時には二酸化炭素が発生する。
特開２００４−１７９６１４号公報 特開２００３−１９７６１１号公報 特開２００５−２３６０５０号公報 特許３４７９６４８号公報
本発明は、二酸化炭素の排出量を低減しつつ、塗布法により高いスループットで絶縁膜を形成し得る半導体装置の製造方法を提供することを目的とする。
本発明の一態様にかかる半導体装置の製造方法は、半導体基板上に、ゲート絶縁膜、第１のゲート電極膜、およびストッパー膜を順次形成する工程、
前記ゲート絶縁膜、第１のゲート電極膜、およびストッパー膜を貫通して前記半導体基板に達するように素子分離溝を形成する工程、
前記ストッパー膜上に、シリコン含有化合物を溶剤に溶解してなる塗布液を供給する工程、
前記半導体基板を回転させて、前記シリコン含有化合物を含む塗布膜を形成する工程、
前記半導体基板の裏面に、少なくとも一部がα−ピネンであるリンス液を供給してバックリンスを施し、裏面を洗浄する工程、
前記バックリンス後の前記半導体基板を乾燥して前記リンス液を除去する工程、
前記半導体基板を熱処理して前記塗布膜から前記溶剤を除去し、前記シリコン含有化合物を含む絶縁膜を得る工程、
前記シリコン化合物を含む絶縁膜を酸化処理して、二酸化シリコン膜に変化させる工程、
前記ストッパー膜上の前記二酸化シリコン膜を除去して前記素子分離溝内に前記二酸化シリコン膜を残置し、素子分離絶縁膜を形成する工程、
前記ストッパー膜を除去して、前記第１のゲート電極膜の表面を露出する工程、
前記素子分離絶縁膜の上部を除去して、前記第１のゲート電極膜の側面の上部を露出する工程、
前記側面の上部が露出した第１のゲート電極膜および前記上部が除去された素子分離絶縁膜の上に、電極間絶縁膜を形成する工程、および
前記電極間絶縁膜の上に第２のゲート電極膜を形成する工程を具備することを特徴とする。
本発明の一態様によれば、二酸化炭素の排出量を低減しつつ、塗布法により高いスループットで絶縁膜を形成し得る半導体装置の製造方法が提供される。
以下、図面を参照して本発明の実施形態を説明する。
図１乃至図８を参照して、塗布工程のフローを説明する。
図１には、用いるコーター装置の構成を示す。図示するように、コーターカップ１内には、半導体ウェハ（図示せず）を支持するスピンチャック２が配置され、エッジカットノズル３ａおよびバックサイドリンスノズル３ｂが設けられている。これらのノズルから、半導体ウェハの所定の領域にリンス液が供給される。コーターカップ１の外側には、溶剤が収容されたソルベントバス４、および塗布液を廃棄するダミーディスペンスポート６が配置されている。薬液ノズル５は、半導体ウェハ上に塗布液（薬液）を供給するために用いられる。図１においては、薬液ノズル５は、先端の乾燥を防ぐためにソルベントバス４中の溶剤蒸気中に保持されている。
塗布に当たっては、まず、図２に示すように、半導体ウェハ７をスピンチャック２で支持し、真空吸着により固定する。ウェハは、冷却プレート（図示せず）に載置して一定温度となるように調節しておく。この際の条件は、例えば２３℃で６０秒間とすることができる。
薬液ノズル５の先端部分の塗布液は、空気中の水分と反応することによって濃度が変化する。溶剤が蒸発した場合も塗布液の濃度が変わる。これを避けるため、半導体ウェハ７に塗布液を吐出する前に、清浄な塗布液を供給できる状態にしておく必要がある。そこで、図３に示すように、薬液ノズル５をダミーディスペントポート６へ移動して、ノズルに含まれている塗布液を廃棄する（ダミーディスペンス）。
ダミーディスペンスを行なう前に、ノズル先端を溶剤で洗浄する場合もある。連続してウェハを処理する場合は、この工程を省略してもよい。
続いて、図４に示すように薬液ノズル５を半導体ウェハ７上に移動して、塗布液を吐出して塗布膜８を形成する。吐出方式には、スタテッィク方式とダイナミック方式との２種類がある。スタティック方式は、静止しているウェハの中心部に塗布液を供給する方式をさす。一方、ダイナミック方式は、ウェハを回転させながら塗布液を供給する方式である。ダイナミックディスペンスは、少ない吐出量で膜厚均一性のよい膜を形成できるために広く用いられている。
塗布膜８の形成に用いられる塗布液には、シリコン含有化合物が使用される。シリコン含有化合物は、例えば下記一般式（１）で表わされる。
Figure 0004621613
（上記一般式（１）中、ｘ，ｙ，およびｚは、それぞれ０以上の整数である。）
上記一般式（１）中、Ｒ1、Ｒ2およびＲ3は、同一でも異なっていてもよく、それぞれ水素原子または置換基である。置換基としては、例えば、アルキル基やアルコキシ基、アルケニル基、水酸基、アミノ基などが挙げられる。
上記一般式（１）においてｚ＝０の場合には、シラン系化合物であり、特にＲ1およびＲ2の両方に水素原子が導入されているとシラン化合物である。また、上記一般式（１）においてｙ＝０の場合には、シラザン系化合物である。特に、Ｒ1、Ｒ2およびＲ3の全てが水素原子の場合には、ペルヒドロポリシラザンである。
さらに、ポリシロキサンやシルセスキオキサン、ポリシラシラザン等を用いることもできる。
上述したようなシリコン含有化合物を溶剤に溶解することによって、塗布液が調製される。溶剤は、シリコン含有化合物に応じて選択することができる。溶剤は、エッジカットノズル３ａやバックサイドリンスノズル３ｂから供給されるリンス液としても、用いることができる。一般的には、シリコン含有化合物としてポリシラザンが用いられる場合には、キシレンやジ−ｎ−ブチルエーテルが溶剤として使用されている。
塗布液の吐出が終了したら、図５に示すようにウェハ７を所定の回転数で回転させて、塗布膜８の膜厚を調整する。膜厚は、塗布液の粘度（濃度）および回転数によって決まる。このとき、薬液ノズル５はソルベントバス４へ戻って、そこで待機する。
塗布膜８の膜厚が安定した後、エッジビードリムーブ（ＥＢＲ）／バックリンスを行なう。具体的には、図６に示されるように、エッジカットノズル３ａからリンス液９を供給して、ウェハエッジ部分の塗布膜を除去することにより、エッジカットが行なわれる。このとき、リンス液９と接触した塗布膜の端部が盛り上がったり、だれたりしないよう留意する。また、ＥＢＲと同時に、バックリンスノズル３ｂからリンス液９をウェハ裏面に供給して、ウェハ裏面に回り込んだ塗布液を洗い流すことによりバックリンスが行なわれる。
ＥＢＲ／バックリンス後には、図７に示されるようにリンス液の供給を停止し、ウェハ７を回転させて、エッジ部および裏面を乾燥させる。リンス液の乾燥時間はスループットに直結するので重要である。蒸気圧の高いリンス液は乾燥しやすいものの、蒸気圧が高い液体は引火点が低く危険な物質が多い。したがって、高い蒸気圧と安全性とを備えたリンス液を選択することが望まれる。
乾燥後には、図８に示されるようにウェハ７はコーター装置から除去されて、ホットプレート（図示せず）へ移される。ホットプレート上では、適切な温度でベークして塗布膜を乾燥させる。例えば１５０℃で１８０秒間ベークを行なって、塗布膜中から溶剤を除去して、塗布絶縁膜が形成される。
その後、例えば冷却プレートによってウェハを冷却して、一連の塗布プロセスが終了する。冷却条件は、例えば２３℃で６０秒間とすることができる。
なお、塗布液の溶剤やリンス液は、コーター装置に使用されている材料との相性も考慮して選択することが求められる。具体的には、これらは、コーターカップや配管などにダメージを与えない材料であることが要求される。
（予備実験１）
まず、いくつかの化合物の溶液をリンス液として用いて、シリコン含有化合物を含む塗布膜に対する特性を調べた。シリコン含有化合物としては、ＡＺエレクトロニックマテリアルズ社製のペルヒドロポリシラザン（ＰＨＰＳ）を準備した。これを、溶剤としてのジ−ｎ−ブチルエーテルに溶解して塗布液を調製した。
化合物としては、各種テルペノイドおよびその誘導体を用いた。一般にテルペノイドはいずれも植物を原料として得られるもので、溶剤として利用できる物質は精油として得られる。具体的には、α−ピネン、ｄ−リモネン、１，８−シネオール、ジペンテン、ｐ−メンタンおよびｐ−シメンを用意した。各化合物は、そのままリンス液として用いる。
α−ピネンは松脂を蒸留して得られるものであり、β−ピネンやカンフェンが含有されることがある。７５％以上の純度であれば、α−ピネンと称することができる。ｄ−リモネンは柑橘類の果実から得られる。１，８−シネオールは、ユーカリに多く含まれており、ジペンテンは、リモネン異性体の混合物である。ｐ−メンタンおよびｐ−シメンも様々な植物に含まれているが、工業的にはα−ピネンやｄ−リモネンを改質して合成されることが多い。
さらに、対照として、ジ−ｎ−ブチルエーテルおよびナフタレン系溶剤を用意した。ジ−ｎ−ブチルエーテルは、ＰＨＰＳの溶剤として使用されており、ナフタレン系溶剤は、リンス液として従来使用されている化合物である。ナフタレン系溶剤は、常法にしたがって用いた。
各種化合物について、溶解性、含有水分量、ＥＢＲ特性、および乾燥性能を調べた。溶解性は、前述の塗布液と各化合物の溶液とを混合することによって確認した。混合によってゲル化や相分離が生じなければ、溶解性は“○”である。
含有水分量は、カールフィッシャー法により調べ、０．１％未満を“○”とし、０．４％を越えると“×”とした。これらの間の水分量は“△”とした。
ＥＢＲ特性は、次のように試験を行なった。まず、１５０℃で３分間の熱処理後に得られる膜厚が約４００ｎｍになる回転数で、ＰＨＰＳ塗布液を２５秒間塗布した。次いで、１５００ｒｐｍでウェハを回転させつつウェハエッジから２ｍｍのところへリンス液を滴下して、１３秒間エッチバックを行なった。エッジ部分を顕微鏡観察および段差計により調べ、裾引き量が０．３ｍｍ以下であれば“○”とした。裾引き量が０．３ｍｍを越えると“×”である。
乾燥性能は、室温における蒸気圧を文献により調べ、１ｈＰａ以上であれば“○”とした。１ｈＰａ未満であれば“×”である。
得られた結果を、下記表１にまとめる。乾燥性能の欄には、各物質の蒸気圧も併せて示した。
Figure 0004621613
上記表１に示されるように、テルペノイドのうちｄ−リモネンおよび１，８−シネオールは、ゲル化を起こすため不適切である。１，８−シネオールは含有水分量が多いので、この水分とＰＨＰＳとが反応したものと推測される。ＰＨＰＳ塗布液と混合したときにゲル化を起こす原因となる含有水分量は、少ないほどよい。ジ−ｎ−ブチルエーテルは溶剤として使用されているが、脱水処理を施す必要がある。ｄ−リモネンには、酸素を含む物質が不純物として含まれており、この物質とＰＨＰＳとの反応によってゲル化が生じたものと推測される。
ＥＢＲ特性に関しては、ジペンテンを除き良好であった。ＰＨＰＳ膜のエッジ部分が多少盛り上がるものもあるが問題はないレベルであった。
乾燥性能はウェハをバックリンスした後の乾燥時間の指標となり、蒸気圧が高いほど乾燥時間が短くなる。３００ｍｍウェハを、バックリンス後に３０００ｒｐｍで回転させて乾燥時間を評価した結果、ナフタレン系化合物（蒸気圧０．１ｈＰａ）では約２５秒の回転時間が必要であった。一方、蒸気圧が約１０ｈＰａの液体では、１秒以下の回転時間で乾燥が終了した。
以上の結果から、α−ピネン、ｐ−メンタン、およびｐ−シメンの３種類は、溶解性、ＥＢＲ特性、および乾燥性能の点ではＰＨＰＳのリンス液として適切であることがわかった。
なお、ＰＨＰＳおよびその誘導体は、アルコール、アルデヒド、ケトン、エステル、またはカルボン酸と反応するおそれがある。こうした官能基が除去されていれば、ＰＨＰＳおよびその誘導体の溶剤としても、α−ピネン等を使用することができる。
（予備実験２）
前述のテルペノイドに水素シルセスキオキサンを溶解して、その溶解特性を調べた。その結果を表２に示す。
Figure 0004621613
上記表２に示されるように、α−ピネン、１，８−シネオール、およびジペンテン以外のテルペノイドでは、ゲル化の傾向が見られた。この結果から、α−ピネン、１，８−シネオール、およびジペンテンは水素シルセスキオキサンの溶剤またはリンス液として可能であることがわかる。
（予備実験３）
次に、コーターの材質との相性について調べた。薬液チューブや廃液タンクなど薬品と接触する部分は、ほとんどがフッ素系樹脂製または金属製である。このため、上述したいずれの化合物を使用しても問題は生じない。しかしながら、コーターカップのみはポリプロピレン（ＰＰ）製である。物質によっては、このＰＰを膨潤させコーターカップの変形を招くおそれがある。そこで、コーターカップの断片を用いて浸漬試験を行なって、ＰＰ耐性を調べた。
ＰＰ耐性は、重量変化により調べ、１ヶ月間での重量増加率が５％未満であれば“○”とし、１０％を越えると“×”した。これらの間の増加率は“△”とした。
得られた結果を、下記表３にまとめる。
Figure 0004621613
従来のリンス液であるナフタレン系溶剤と同等の耐性を示すのは、α−ピネンであることが上記表３に示されている。しかも、α−ピネンは、テルペノイドの一種であり、大気中に存在する天然物であるため、次の点でも有利である。すなわち、二酸化炭素の発生量を低減することができ、人体に有害な物質を含まないので安全性も高い。
以上の予備実験の結果に基づいて、本発明の実施形態においてはリンス液として、α−ピネンを選択した。すでに説明したように、α−ピネンには、β−ピネンやカンフェンが含有されることがあるが、７５％以上の純度であれば、本発明の実施形態においてリンス液として用いることができる。すなわち、少なくとも一部がα−ピネンであるリンス液である。
（実施形態１）
ＥＢＲとバックリンスに２種類のリンス液（ナフタレン系溶剤、α−ピネン）を組み合わせたときのスループット性および経済性を調べた。スループット性は、ＥＢＲとバックリンス後の乾燥とに必要な時間を見積もることによって評価できる。
スループットはリンス液の乾燥性能によって決定され、リンス液の蒸気圧が高いほど早く乾燥する。蒸気圧は、１ｈＰａ以上であることが好ましい。１ｈＰａ以上の蒸気圧を有していれば、バックリンス後の乾燥に必要な時間を１０秒以内に短縮することが可能である。乾燥性の悪いナフタレン系溶剤をバックリンスに用いた場合には、スループットが遅くなる。
しかしながら、エッジカット幅が通常３ｍｍ程度と小さいことから、ＥＢＲにナフタレン系溶剤を用いたところで、スループットへの影響は少ない。バックリンスにα−ピネンが用いられていればスループットはほとんど低下せず、ＥＢＲ／バックリンス両方にα−ピネンを用いた場合と、ほぼ同程度である。
最もスループットが速くなるＥＢＲ／バックリンス液の組み合わせは、α−ピネン／α−ピネンまたはナフタレン系溶剤／α−ピネンである。
α−ピネンおよびナフタレン系溶剤といった２種類のリンス液を用いると、この２種類分の容器の置き場所が必要とされてしまう。さらに、容器からノズルまでの配管の引き回しやリンス液の加圧機構（あるいはポンプ）も２種類分必要とされて、煩雑さが増す。この煩雑さは、装置の保守点検の際に障害となる。ＥＢＲおよびバックリンスに同一のリンス液を用いることによって、簡素化された装置構成にすることができる。この場合、ソルベントバスに収容されるリンス液も同一であることがより好ましい。
スループットと装置構成との双方を考慮すると、最適なＥＢＲ／バックリンス液の組み合わせはα−ピネン／α−ピネンである。
（実施形態２）
本実施形態においては、純度９７％以上のα−ｄ−ピネンをリンス液として用いて、ＰＨＰＳを含む塗布絶縁膜を形成した。塗布液としては、前述の予備実験１と同様のＰＨＰＳをジ−ｎ−ブチルエーテルに溶解して得られた溶液を用いる。
塗布のプロセスレシピおよび各工程に要した時間を、下記表４に示す。まず、図２に示したようにコーターカップ１内のスピンチャック２上にウェハ７を載置する。図３に示すように薬液ノズル５をソルベントバス４から出し、短時間ダミーディスペンス（吐出）を行なって、ノズル先端の塗布液を新しい液にする。塗布液は薬液チューブ内を高圧ガスで加圧するか、あるいは送液ポンプで送り込むことで吐出される。（表４では、これらの詳細を省略している。）
次に、図４に示すようにウェハ７を１２００ｒｐｍで回転させつつ、１ｍｌ／ｓの流量で２秒間塗布液をウェハ７上に吐出する。さらに、１００ｒｐｍで短時間回転させて、図５に示すようにウェハ７の全面に塗布膜８を形成する。塗布液の吐出量は１．５ｍｌである。所望の膜厚で塗布膜８が得られるように、任意の回転数で１３秒間、ウェハ７を回転させる。塗布膜８は、溶剤を蒸発させながら乾燥し、最後に一定の膜厚に落ち着く。そのため、ある程度の回転時間が必要とされ、膜厚はこの回転数を変えることによって調節することができる。３００ｍｍウェハの場合、回転数は５００〜４０００ｒｐｍの間である。
ウェハ７のエッジ部および裏面に回りこんだ塗布液を除去するために、図６に示すように、ＥＢＲおよびバックリンスを施す。これはウェハ７を中回転で回転させながら、このウェハ７の端部および裏面に、エッジカットノズル３ａおよびバックサイドリンスノズル３ｂからリンス液９をそれぞれ供給することによって行なわれる。リンス液９の流量は、約１０〜１００ｍｌ／ｍｉｎである。最後に、図７に示すようにウェハ７を回転させることによって、ウェハ７の端部および裏面に供給されたリンス液９を乾燥させる。回転数は、例えば３０００ｒｐｍとすることができる。回転時間は５秒で十分である。
塗布工程における全体の処理時間はウェハ一枚当たり４５秒であり、１分を切っている。
Figure 0004621613
なお、リンス液としてナフタレン系溶剤を用いる現在のプロセスでは、乾燥の工程に２５秒以上の時間が必要であることが確認された。塗布工程における全体の処理時間はウェハ一枚当たり６５秒であり、１分を越えている。すなわち、α−ピネンをリンス液９として用いることによって、現状のプロセスに比べてウェハ一枚当り２０秒の処理時間の短時間化を果たすことができる。しかも、全体の処理時間もウェハ一枚当り１分以内にすることが可能となった。
（実施形態３）
以下、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）埋め込み方法の実施形態を説明する。まず図９乃至図１２を参照して、ＣＭＯＳ構造のメモリセルを製造する手順を説明する。
まず、シリコン基板１０の表面に、熱酸化法により二酸化シリコン膜（厚さ１０ｎｍ程度）１１を形成し、その上に減圧ＣＶＤ法によりＣＭＰストッパー膜１２としての窒化シリコン膜（厚さ２００ｎｍ程度）１２を形成する。基板上に形成される膜の膜厚は、適宜変更することができる。例えば、ＣＭＰストッパー膜１２の膜厚は、１００〜３００ｎｍ程度でもよい。
フォトリソグラフィーおよびドライエッチング法により、図９に示すように、ＣＭＰストッパー膜１２および二酸化シリコン膜１１を貫通してシリコン基板１０に達するように、素子分離溝（ＳＴＩ溝）１３を形成する。ＳＴＩ溝１３の幅や深さはデバイス構造や世代によって変わり、代表的には幅３０ｎｍ〜１０μｍ程度、深さは２００〜５００ｎｍ程度であるが、これに限定されるものではない。
次に、ＰＨＰＳ溶液を、スピンコーティング法によりＳｉ基板１０の全面に塗布して塗布膜を形成する。この際、前述の実施形態１と同様にα-ピネンを用いて、シリコン基板１０の裏面のバックリンスやエッジカットを行なう。すでに説明したように、α−ピネンを用いてバックリンスを行なうことによって、乾燥時間が短くなり、処理速度が短縮される。
なお、塗布膜の形成に先立って、二酸化シリコン膜等の他の膜を、窒化シリコン膜１２の上に形成してもよい。塗布後、ホットプレート上で１５０℃３分のベーキングを行なって塗布膜中から溶剤を揮発除去して、図１０に示すようなＰＨＰＳ膜１５を全面に形成した。
次に、水蒸気を含む雰囲気中での酸化処理を施して、ＰＨＰＳ膜１５を図１１に示すように二酸化シリコン膜１６に変化させた。酸化処理は、例えば、２３０℃以上９００℃以下の温度で行なうことができる。温度が２３０℃未満の場合には、ＰＨＰＳ膜を酸化処理して得られる二酸化シリコン膜は、非常にポーラスとなる。このため、フッ酸を含む溶液で容易にエッチング除去されてしまい、任意の高さの素子分離絶縁膜を形成することが困難となる。一方、水蒸気を含む雰囲気で９００℃を越える温度で酸化が行なわれると、ＳＴＩ溝１３の側面が厚く酸化されてしまう。最悪の場合には、Ｓｉ基板１０に転位が生じることがあり、１００ｎｍクラスのデザインルールのデバイスのＳＴＩ形成方法として適切ではない。
また、炉内の雰囲気および温度を安定にするために、酸化時間は５分以上であることが好ましい。ただし、過剰に長時間の酸化が行なわれると、ＳＴＩ溝１３の側面が厚く酸化されてしまうおそれがある。したがって、酸化時間の上限は、６０分程度にとどめることが望まれる。
続いて、ＣＭＰなどの手法により二酸化シリコン膜１６を選択的に除去して、図１２に示すようにＣＭＰストッパー膜１２の表面を露出し、ＳＴＩ溝１３内に二酸化シリコン膜１６を残置する。以上の工程により、素子分離絶縁膜がＳＴＩ溝１３内に埋め込み形成される。
二酸化シリコン膜１６は、不活性ガス雰囲気中で７００℃以上１，１００℃以下の熱処理により緻密化することができる。７００℃未満では、二酸化シリコン膜１６を十分に緻密化することが困難となる。一方、１，１００℃を越えると、デバイスによっては先にイオン注入によって形成したチャネル層の拡散深さを深くしてしまうおそれがある。熱処理の時間は、１秒〜１２０分の範囲内で適宜選択すればよい。こうした条件で熱処理を施すことによって、二酸化シリコン膜１６中から水分が除去されて、緻密化が達成され、結果としてデバイスの電気特性を向上させることができる。
この緻密化はＣＭＰを行なう前に施してもよい。
本実施形態においては、ＳＴＩ溝内に素子分離絶縁膜を埋め込み形成する際、高いスループットで塗布膜が形成されるので、処理速度が短縮される。
（実施形態４）
図１３乃至図１７を参照して、ＮＡＮＤ構造のメモリセルを製造する手順を説明する。
まず、シリコン基板１０の表面に、熱酸化法によりゲート絶縁膜（厚さ８ｎｍ以下）１８を形成し、この上に第１のゲート（浮遊ゲート）電極膜１９として、膜厚１００ｎｍの多結晶シリコン膜を形成する。第１のゲート電極膜１９は、多結晶シリコン膜以外にＷＳｉ，ＣｏＳｉ等を用いて形成することもでき、その膜厚は１００〜２００ｎｍの範囲内で適宜選択することができる。第１のゲート電極膜１９の上には、ＣＭＰストッパー膜１２として窒化シリコン膜（厚さ２００ｎｍ程度）を減圧ＣＶＤ法により形成する。ＣＭＰストッパー膜１２としては、窒化シリコン膜の代わりに、１００〜２００ｎｍ程度の膜厚の多結晶シリコン膜を形成してもよい。
フォトリソグラフィーおよびドライエッチング法により、図１３に示すように、ＣＭＰストッパー膜１２、第１のゲート電極膜１９およびゲート絶縁膜１８を貫通してＳｉ基板１０に達するように、ＳＴＩ溝１３を形成した。ＳＴＩ溝１３の幅や深さはデバイス構造や世代によって変わり、代表的には幅３０ｎｍ〜１０μｍ程度、深さは２００〜５００ｎｍ程度であるが、これに限定されるものではない。
次に、ＰＨＰＳ溶液を、スピンコーティング法によりＳｉ基板１０の全面に塗布して塗布膜を形成する。この際、前述の実施形態１と同様にα-ピネンを用いて、シリコン基板１０の裏面のバックリンスやエッジカットを行なう。すでに説明したように、α−ピネンを用いてバックリンスを行なうことによって、乾燥時間が短くなり、処理速度が短縮される。こうして図１４に示すようなＰＨＰＳ膜１５を形成し、実施形態３と同様に、水蒸気を含む雰囲気中で酸化処理を施して、図１５に示すように二酸化シリコン膜１６を形成する。
さらに、ＣＭＰなどの手法により、ＣＭＰストッパー膜１２上の二酸化シリコン膜１６を選択的に除去して、図１６に示すようにＣＭＰストッパー膜１２の表面を露出し、ＳＴＩ溝１３内に二酸化シリコン膜１６を残置する。以上の工程により、素子分離絶縁膜として二酸化シリコン膜１６がＳＴＩ溝１３内に埋め込み形成される。
二酸化シリコン膜１６は、ＣＭＰ前またはＣＭＰ後の工程において、不活性ガス雰囲気中で７００℃以上１，１００℃以下の熱処理により緻密化することができる。７００℃未満では、二酸化シリコン膜１６を十分に緻密化することが困難となる。一方、１，１００℃を越えると、デバイスによっては先にイオン注入によって形成したチャネル層の拡散深さを深くしてしまうおそれがある。熱処理の時間は、１秒〜１２０分の範囲内で適宜選択すればよい。こうした条件で熱処理を施すことによって、二酸化シリコン膜１６中から水分が除去されて、緻密化が達成され、結果としてデバイスの電気特性を向上させることができる。
引き続いて、リン酸溶液を用いたエッチングによりＣＭＰストッパー膜１２を除去し、希フッ酸溶液を用いたウェットエッチングにより二酸化シリコン酸化膜１６の上部を除去する。これによって、第１のゲート電極膜１９の側面の上部の一部が１００ｎｍ程度露出する。さらに、常法により電極間絶縁膜を２０堆積し、その上に第２のゲート（制御ゲート）電極膜２１を形成して、図１７に示すようなＮＡＮＤ構造のメモリセルを得る。電極間絶縁膜２０には、ＣＶＤ法によるシリコン酸化膜／シリコン窒化膜／シリコン酸化膜（総膜厚２０ｎｍ程度）などが用いられ、第２のゲート電極膜２１には、ＣＶＤ法による多結晶シリコン膜／タングステン膜（総膜厚５０ｎｍ程度）が用いられる。
本実施形態においては、ＮＡＮＤ構造のメモリセルにおける素子分離絶縁膜として二酸化シリコン膜を埋め込み形成する際、高いスループットで塗布膜が形成されるので、処理速度が短縮される。
（実施形態５）
図１８乃至図２２を参照して、ポリシラザン（ＰＳＺ）を使用してＰＭＤ（Ｐｒｅ−Ｍｅｔａｌ Ｄｉｅｌｅｃｔｒｉｃ）を形成する手順を説明する。
不純物領域２５ａ，２５ｂおよびゲート電極２６を含むトランジスターが形成されたシリコン基板２４の全面に、図１８に示すように層間絶縁膜２７を形成する。図示していないが、ゲート電極２６はゲート絶縁膜を介して、シリコン基板２４上に設けられている。
一方、ポリシラザン（ＰＳＺ）を溶剤としてのジ−ｎ−ブチルエーテルに溶解して、塗布液を調製した。この塗布液を、スピンコーティング法により基板全面に塗布して塗布膜を形成する。この際、前述の実施形態１と同様にα−ピネンを用いて、シリコン基板２４の裏面のバックリンスやエッジカットを行なう。すでに説明したように、α−ピネンを用いてバックリンスを行なうことによって、乾燥時間が短くなり、処理速度が短縮される。塗布後、ホットプレート上でベーキングを行なって、塗布膜中から溶剤を揮発除去する。こうして、図１９に示すようにＰＳＺ膜２８が形成される。
なるべく平坦性が得られるような塗布液を調製しておくと、平坦化プロセスＣＭＰを省略することができる。次に、水蒸気を含む雰囲気中で酸化処理を施して、ＰＳＺ膜２８を二酸化シリコン膜４０に変化させる。酸化処理は、ゲート電極を酸化させない温度で行ない、６００℃以下が望ましい。この後、さらに酸化を進めるために不活性ガス雰囲気下でアニールを行なってもよい。平坦化するために、二酸化シリコン膜４０にＣＭＰを施すこともできる。
二酸化シリコン膜４０上には、図２０に示すようにＳｉＮ膜２９を形成する。このＳｉＮ膜２９は、エッチングストッパーとして作用し、例えばＣＶＤにより２００ｎｍ程度の膜厚で堆積することができる。
続いて、常法によりリソグラフィーおよびＲＩＥエッチングを行なって、図２１に示すようにＳｉＮ膜２９、二酸化シリコン膜４０および層間絶縁膜２７にコンタクトホール３０を設ける。
得られたコンタクトホール３０内には、常法により導電材料を埋め込んで、図２２に示すようにメタル配線３１を形成する。さらに、全面に層間絶縁膜３２を形成する。
本実施形態においては、ポリシラザンを用いてＰＭＤを形成するにあたって、高いスループットで塗布膜が形成されるので処理速度が短縮される。
（実施形態６）
図２３乃至図２５を参照して、ポリシラザン（ＰＳＺ）を使用してＩＭＤ（Ｉｎｔｅｒ−Ｍｅｔａｌ Ｄｉｅｌｅｃｔｒｉｃ）を形成する手順を説明する。
メタル配線（例えばＷ）３５が設けられたシリコン基板３４上に、図２３に示すようにＳｉＮ膜３６およびＰＳＺ膜３７を順次形成する。ＰＳＺ膜３７の形成は、次のような手法により行なう。すなわち、前述の実施形態５と同様のＰＳＺ塗布液を、スピンコーティング法により基板全面に塗布して塗布膜を形成する。この際、前述の実施形態１と同様にα−ピネンを用いて、シリコン基板２４の裏面のバックリンスやエッジカットを行なう。すでに説明したように、α−ピネンと用いてバックリンスを行なうことによって、乾燥時間が短くなり、処理速度が短縮される。
塗布後、ホットプレート上でベーキングを行なって塗布膜中から溶剤を揮発除去する。次に、水蒸気を含む雰囲気中での酸化処理を施して、ＰＳＺ膜３７を二酸化シリコン膜４１に変化させる。この酸化処理は、配線に影響を及ぼさないよう低温で行なうことが望まれる。
二酸化シリコン膜４１には、常法によりリソグラフィーおよびＲＩＥエッチングを行なって、図２４に示すようにコンタクトホール３８を形成する。さらに、下層のＳｉＮ膜３６をエッチング除去して、メタル配線３５を露出する。
次に、常法によりコンタクトホール３８内に金属（例えばＡｌ）を埋め込んで、図２５に示すように、メタル配線３９が形成される。
本実施形態においては、ポリシラザンを用いてＩＭＤを形成するにあたって、高いスループットで塗布膜が形成されるので処理速度が短縮される。
本発明の一実施形態における半導体装置の製造方法を表わす工程断面図。 図１に続く工程を表わす断面図。 図２に続く工程を表わす断面図。 図３に続く工程を表わす断面図。 図４に続く工程を表わす断面図。 図５に続く工程を表わす断面図。 図６に続く工程を表わす断面図。 図７に続く工程を表わす断面図。 本発明の一実施形態における半導体装置の製造方法を表わす工程断面図。 図９に続く工程を表わす断面図。 図１０に続く工程を表わす断面図。 図１１に続く工程を表わす断面図。 本発明の他の実施形態における半導体装置の製造方法を表わす工程断面図。 図１３に続く工程を表わす断面図。 図１４に続く工程を表わす断面図。 図１５に続く工程を表わす断面図。 図１６に続く工程を表わす断面図。 本発明の他の実施形態における半導体装置の製造方法を表わす工程断面図。 図１８に続く工程を表わす断面図。 図１９に続く工程を表わす断面図。 図２０に続く工程を表わす断面図。 図２１に続く工程を表わす断面図。 本発明の他の実施形態における半導体装置の製造方法を表わす工程断面図。 図２３に続く工程を表わす断面図。 図２４に続く工程を表わす断面図。
符号の説明
１…コーターカップ； ２…スピンチャック； ３ａ…エッジカットノズル
３ｂ…バックサイドリンスノズル； ４…ソルベントバス； ５…薬液ノズル
６…ダミーディスペンスポート； ７…半導体ウェハ； ８…塗布膜； ９…リンス液
Ｓ…塗布液； １０…シリコン基板； １１…ＳｉＯ2膜
１２…ＣＭＰストッパー膜； １３…ＳＴＩ溝
１５…ペルヒドロポリシラザン（ＰＨＰＳ）膜； １６…ＳｉＯ2膜
１８…ゲート絶縁膜； １９…第１のゲート（浮遊ゲート）電極膜
２０…電極間絶縁膜； ２１…第２のゲート（制御ゲート）電極膜
２４…シリコン基板； ２５ａ，２５ｂ…不純物領域； ２６…ゲート電極
２７…層間絶縁膜； ２８…ポリシラザン（ＰＳＺ）膜； ２９…ＳｉＮ膜
３０…コンタクトホール； ３１…配線； ３２…層間絶縁膜； ３４…シリコン基板
３５…メタル配線； ３６…ＳｉＮ膜； ３７…ＰＳＺ膜； ３８…コンタクトホール
３９…メタル配線； ４０…ＳｉＯ2膜； ４１…ＳｉＯ2膜。

Claims (5)

  1. 半導体基板上に、ゲート絶縁膜、第１のゲート電極膜、およびストッパー膜を順次形成する工程、
    前記ゲート絶縁膜、第１のゲート電極膜、およびストッパー膜を貫通して前記半導体基板に達するように素子分離溝を形成する工程、
    前記ストッパー膜上に、シリコン含有化合物を溶剤に溶解してなる塗布液を供給する工程、
    前記半導体基板を回転させて、前記シリコン含有化合物を含む塗布膜を形成する工程、
    前記半導体基板の裏面に、少なくとも一部がα−ピネンであるリンス液を供給してバックリンスを施し、裏面を洗浄する工程、
    前記バックリンス後の前記半導体基板を乾燥して前記リンス液を除去する工程、
    前記半導体基板を熱処理して前記塗布膜から前記溶剤を除去し、前記シリコン含有化合物を含む絶縁膜を得る工程、
    前記シリコン化合物を含む絶縁膜を酸化処理して、二酸化シリコン膜に変化させる工程、
    前記ストッパー膜上の前記二酸化シリコン膜を除去して前記素子分離溝内に前記二酸化シリコン膜を残置し、素子分離絶縁膜を形成する工程、
    前記ストッパー膜を除去して、前記第１のゲート電極膜の表面を露出する工程、
    前記素子分離絶縁膜の上部を除去して、前記第１のゲート電極膜の側面の上部を露出する工程、
    前記側面の上部が露出した第１のゲート電極膜および前記上部が除去された素子分離絶縁膜の上に、電極間絶縁膜を形成する工程、および
    前記電極間絶縁膜の上に第２のゲート電極膜を形成する工程
    を具備することを特徴とする半導体装置の製造方法。
  2. 前記塗布膜が形成された前記半導体基板のエッジ部分に、少なくとも一部がα−ピネンであるリンス液を供給して、エッジカットを行なう工程をさらに具備することを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記シリコン化合物を含む絶縁膜の前記酸化処理は、２３０℃以上９００℃以下の温度で行なわれることを特徴とする請求項１または２に記載の半導体装置の製造方法。
  4. 前記ストッパー膜上の前記二酸化シリコン膜を除去することは、ＣＭＰにより行なわれることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。
  5. 前記第１のゲート電極膜は、多結晶シリコン膜、ＷＳｉ，およびＣｏＳｉからなる群から選択される材料を用いて形成されることを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。
JP2006064430A 2006-03-09 2006-03-09 半導体装置の製造方法 Expired - Fee Related JP4621613B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006064430A JP4621613B2 (ja) 2006-03-09 2006-03-09 半導体装置の製造方法
US11/526,727 US7781341B2 (en) 2006-03-09 2006-09-26 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006064430A JP4621613B2 (ja) 2006-03-09 2006-03-09 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007242956A JP2007242956A (ja) 2007-09-20
JP4621613B2 true JP4621613B2 (ja) 2011-01-26

Family

ID=38479501

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006064430A Expired - Fee Related JP4621613B2 (ja) 2006-03-09 2006-03-09 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7781341B2 (ja)
JP (1) JP4621613B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014050803A (ja) * 2012-09-07 2014-03-20 Toshiba Corp 回転塗布装置および回転塗布方法
JP2016096345A (ja) * 2015-12-04 2016-05-26 株式会社東芝 回転塗布装置および回転塗布方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4672400B2 (ja) * 2005-03-09 2011-04-20 株式会社東芝 過水素化ポリシラザン溶液およびそれを用いた半導体装置の製造方法
JP4965953B2 (ja) * 2006-09-29 2012-07-04 株式会社東芝 ポリシラザンまたはポリシラザン溶液の取り扱い方法、ポリシラザン溶液、半導体装置の製造方法
US8227182B2 (en) * 2008-08-11 2012-07-24 Samsung Electronics Co., Ltd. Methods of forming a photosensitive film
US8080463B2 (en) * 2009-01-23 2011-12-20 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method and silicon oxide film forming method
JP5882583B2 (ja) * 2010-02-04 2016-03-09 東京応化工業株式会社 エアギャップ形成用シリカ系被膜形成材料及びエアギャップ形成方法
CN102527582B (zh) * 2010-12-08 2016-06-15 无锡华润上华科技有限公司 一种用于清洗圆片的喷头及其方法
JP2012235059A (ja) 2011-05-09 2012-11-29 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2013089859A (ja) 2011-10-20 2013-05-13 Toshiba Corp 半導体装置の製造方法
JP5783971B2 (ja) * 2012-08-10 2015-09-24 株式会社東芝 塗布装置および塗布方法
JP6060460B2 (ja) * 2012-11-22 2017-01-18 アーゼット・エレクトロニック・マテリアルズ（ルクセンブルグ）ソシエテ・ア・レスポンサビリテ・リミテ シリカ質膜の形成方法及び同方法で形成されたシリカ質膜
JP5985406B2 (ja) 2013-01-31 2016-09-06 株式会社東芝 半導体装置の製造方法及び半導体装置の製造装置
JP5799046B2 (ja) 2013-03-22 2015-10-21 株式会社東芝 半導体装置
CN105269735B (zh) * 2015-10-16 2017-05-03 东南大学 一种液相成膜装置和方法
JP7265879B2 (ja) * 2019-02-14 2023-04-27 株式会社Ｓｃｒｅｅｎホールディングス 基板乾燥方法および基板処理装置
US11754923B2 (en) * 2021-03-26 2023-09-12 Taiwan Semiconductor Manufacturing Co., Ltd. Resist dispensing system and method of use

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006216704A (ja) * 2005-02-02 2006-08-17 Az Electronic Materials Kk ポリシラザン処理溶剤およびこの溶剤を用いるポリシラザンの処理方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5453338A (en) * 1992-03-31 1995-09-26 Dai Nippon Printing Co., Ltd. Hologram and method of and apparatus for producing the same
JP3483500B2 (ja) * 1999-05-28 2004-01-06 富士通株式会社 絶縁膜形成材料、絶縁膜形成方法及び半導体装置
TWI259844B (en) 2001-04-27 2006-08-11 Clariant Int Ltd Anti-fouling coating solution containing inorganic polysilazane
JP3479648B2 (ja) 2001-12-27 2003-12-15 クラリアント インターナショナル リミテッド ポリシラザン処理溶剤およびこの溶剤を用いるポリシラザンの処理方法
JP4128394B2 (ja) 2002-05-16 2008-07-30 クラリアント インターナショナル リミテッド ポリシラザン含有コーティング膜の親水性促進剤及び親水性維持剤
JP4018596B2 (ja) 2002-10-02 2007-12-05 株式会社東芝 半導体装置の製造方法
JP4672400B2 (ja) 2005-03-09 2011-04-20 株式会社東芝 過水素化ポリシラザン溶液およびそれを用いた半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006216704A (ja) * 2005-02-02 2006-08-17 Az Electronic Materials Kk ポリシラザン処理溶剤およびこの溶剤を用いるポリシラザンの処理方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014050803A (ja) * 2012-09-07 2014-03-20 Toshiba Corp 回転塗布装置および回転塗布方法
US9278373B2 (en) 2012-09-07 2016-03-08 Kabushiki Kaisha Toshiba Spin coating apparatus and method
US10549312B2 (en) 2012-09-07 2020-02-04 Toshiba Memory Corporation Spin coating apparatus and method
JP2016096345A (ja) * 2015-12-04 2016-05-26 株式会社東芝 回転塗布装置および回転塗布方法

Also Published As

Publication number Publication date
US7781341B2 (en) 2010-08-24
US20070212894A1 (en) 2007-09-13
JP2007242956A (ja) 2007-09-20

Similar Documents

Publication Publication Date Title
JP4621613B2 (ja) 半導体装置の製造方法
JP4048112B2 (ja) 半導体装置の製造方法および半導体装置
JP5091428B2 (ja) 半導体装置の製造方法
US7538353B2 (en) Composite barrier/etch stop layer comprising oxygen doped SiC and SiC for interconnect structures
TWI509690B (zh) 選擇性移除氮化矽之組合物及方法
US7192878B2 (en) Method for removing post-etch residue from wafer surface
US7824505B2 (en) Method to address carbon incorporation in an interpoly oxide
US6699799B2 (en) Method of forming a semiconductor device
KR100887225B1 (ko) 반도체 디바이스의 제조 방법
JP4718584B2 (ja) ポリシラザン溶解用処理液、およびこれを用いた半導体装置の製造方法
JP2007324350A (ja) 熱処理方法および熱処理装置、ならびに基板処理装置
JP2007221058A (ja) 半導体装置の製造方法
JP2002261092A (ja) 半導体装置の製造方法
JP2008103586A (ja) 半導体装置の製造方法および半導体装置
US20020155639A1 (en) Method of manufacturing a semiconductor device capable of etching a multi-layer of organic films at a high selectivity
US6395647B1 (en) Chemical treatment of semiconductor substrates
JP2008078627A (ja) 半導体装置の製造方法
TWI386281B (zh) CMP polishing method, CMP polishing apparatus, and manufacturing method of semiconductor element
US20050153533A1 (en) Semiconductor manufacturing method and semiconductor manufacturing apparatus
US20030054616A1 (en) Electronic devices and methods of manufacture
US7517815B2 (en) Spin-on glass composition, method of preparing the spin-on glass composition and method of forming a porous silicon oxide layer using the spin-on glass composition
TW202235683A (zh) 濕式蝕刻溶液及濕式蝕刻方法
US8975196B2 (en) Manufacturing method of semiconductor device and manufacturing apparatus of semiconductor device
CN110838466B (zh) 半导体器件和形成半导体器件的方法
JP2005175394A (ja) ダマシン法を用いた配線の形成方法及び該配線形成に用いるシリカ系被膜形成用塗布液

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101005

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101101

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees