CN209344081U - 功率器件的内置电阻结构 - Google Patents

Abstract

本申请提供了一种功率器件的内置电阻结构，通过在功率器件的P阱区上开设沟槽，将作为内置栅极电阻的多晶硅设置在沟槽内部，还在多晶硅上设置了电阻接触孔和栅极外部信号接触孔，通过各个部件之间的配合，实现了只占用较小的芯片面积即可实现内置栅极电阻，并且通过使用不同电阻接触孔来实现电阻阻值的调整，从而减少了芯片面积的占用，提高了电阻阻值调整的简捷性，缩短了调整电阻阻值的时间，降低了工艺成本和版图设计修改的复杂度。

Description

功率器件的内置电阻结构

技术领域

本申请涉及半导体设计与制造领域，具体为一种功率器件的内置电阻结构。

背景技术

当前的功率器件晶体管中都存在有栅驱动功率器件开关，在驱动大功率电机时，在开关过程中会产生较大的寄生电流，从而导致较大的寄生电压，可能造成功率器件误开启，严重情况下会造成功率器件炸管。针对功率器件开关的寄生电流问题，可通过设置外置栅极电阻或内置栅极电阻来解决。设置外置栅极电阻的方案需要在模块中为每个芯片逐一设置外置栅极电阻，从而使得模块构造复杂，并且在开关接通时容易产生噪声。

目前设置内置栅极电阻的方案如图1所示，该方案通过将多晶硅淀积在厚氧层表面来形成多晶硅内置电阻，内置电阻被设置在栅极焊盘的下方，由将栅极焊盘和栅极电极电连接的表面多晶硅构成，由于表面多晶硅厚度受到工艺能力的限制，其厚度通常只有1.5微米。由于多晶硅的厚度较大，因此造成方块电阻较小，为了得到一定的电阻方块数，需要占用较多的芯片面积，使得图形组合的选择不多。从而，现有方案是通过在主栅极外再分离出一部分芯片面积来设置内置栅极电阻，使得芯片有源区域面积减小，流过芯片的电流也相应减小；并且在需要改变内置栅极电阻阻值的情况下，进行相应改动的版图层次多达四层：厚氧层、P阱层、多晶硅层和接触层，从而导致版图改动复杂，工艺成本和时间成本都很高。因此，需要一种芯片面积占用较小、可方便改变电阻阻值的内置栅极电阻结构的新方案。

实用新型内容

本申请的一个目的是提供功率器件的内置电阻结构，用以解决现有技术下内置栅极电阻占用面积较大，更改电阻阻值不方便且版图改动复杂的问题，从而实现内置栅极电阻对芯片面积占用小、改变电阻阻值简单方便、版图改动少的效果。

为实现上述目的，本申请提供了功率器件的内置电阻结构，所述内置电阻结构包括沟槽、绝缘膜、多晶硅和电阻接触孔，所述沟槽设置在功率器件的P阱区内，所述多晶硅位于所述沟槽内部，所述绝缘膜位于所述多晶硅与所述沟槽之间，并覆盖所述沟槽内壁，所述多晶硅上开设有电阻接触孔和栅极外部信号接触孔，所述电阻接触孔与所述栅极外部信号接触孔之间存在多晶硅形成的电阻通道，所述栅极外部信号接触孔用于接收栅极外部信号。

进一步地，所述沟槽通过在功率器件的P阱区内刻蚀形成，所述沟槽中的多晶硅形成内置电阻。

进一步地，所述P阱区由带P型掺杂的硅材料构成。

进一步地，所述P阱区外部由半导体区包围，所述半导体区由带N型掺杂的硅材料构成。

进一步地，所述结构还包括栅极金属。

进一步地，所述栅极金属与所述电阻接触孔通过栅极金属线连接。

进一步地，所述栅极金属通过所述多晶硅与功率器件的栅极电极电连接。

进一步地，所述栅极外部信号接触孔与所述栅极外部信号电连接，所述栅极外部信号通过所述电阻通道传输至所述栅极金属。

进一步地，所述电阻通道的电阻由电阻通道的长度和宽度确定。

与现有技术相比，本申请的技术方案通过在功率器件的P阱区内开设沟槽，将作为内置栅极电阻的多晶硅设置在沟槽内部，还在多晶硅上设置了电阻接触孔和栅极外部信号接触孔，通过各个部件之间的配合，实现了只占用较小的芯片面积即可实现内置栅极电阻，并且通过使用不同电阻接触孔来实现电阻阻值的调整，从而减少了芯片面积的占用，提高了电阻阻值调整的简捷性，缩短了调整电阻阻值的时间，降低了工艺成本和版图设计修改的复杂度。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：

图1为现有功率器件的内置电阻结构的横向剖面示意图。

图2为本申请实施例提供的功率器件的内置电阻结构的横向剖面示意图。

图3为本申请实施例提供的功率器件的内置电阻结构的一种版图设计示意图。

图4为本申请实施例提供的功率器件的内置电阻结构的另一种版图设计示意图。

附图标记说明：1、半导体层，2、P阱区，3、沟槽，4、绝缘膜，5、多晶硅，6、栅极外部信号接触孔，7、电阻接触孔，8、栅极金属。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

图2示出了本申请实施例提供的功率器件的内置电阻结构，其中，该结构包括沟槽3、绝缘膜4、多晶硅5和电阻接触孔7，所述沟槽3设置在功率器件的P阱区2内，所述多晶硅5位于所述沟槽3内部，所述绝缘膜4位于所述多晶硅5与所述沟槽3之间，并覆盖所述沟槽内壁，所述多晶硅5上开设有电阻接触孔7和栅极外部信号接触孔6，所述电阻接触孔7与所述栅极外部信号接触孔6之间存在多晶硅5形成的电阻通道，该电阻通道即为栅极内置电阻，所述栅极外部信号接触孔6用于接收栅极外部信号。

本申请的实施例中，通过采用现有沟槽刻蚀和多晶硅填充工艺，采用同时完成栅极和内置栅极电阻的版图设计，形成沟槽中多晶硅作为内置栅极电阻的新型结构。

本申请的实施例中，所述P阱区2外部由半导体区1包围，所述半导体区1由带N型掺杂的硅材料构成。优选地，所述P阱区2由带P型掺杂的硅材料构成。

本申请的实施例中，可通过在半导体层1表面通过离子注入和高温推阱工艺形成P阱区2。具体来说，可通过高温氧化在半导体层1表面生长厚度为的二氧化硅离子注入阻挡层，并在该二氧化硅离子注入阻挡层上面涂布光刻胶，经过曝光和显影，打开P阱区注入窗口；对P阱区注入窗口进行磷离子注入，其中注入能量为50-120kev、剂量为1E13-8E14每平方厘米；随后通过湿法腐蚀去除光刻胶；再进行高温推阱，其中，温度为1000-1150℃之间，时间为50-300分钟，形成P阱区2，制造完成的P阱区2的结深为7-10微米，掺杂浓度为1E14-1E19每立方厘米。

本申请的实施例中，沟槽3的宽度可为1至2微米，沟槽3的深度可为3至6微米，沟槽3中填充的多晶硅(即图2中的Poly)5为N型掺杂硅材料，浓度可为1E20至5E20每立方厘米。优选地，所述沟槽3通过在功率器件的P阱区(即图2中的PWELL)2上刻蚀形成。具体地，在P阱区2表面生长一层厚度为的二氧化硅(由于P阱区2位于半导体层1内，因此P阱区2与半导体层1表面为同一表面，两者只有掺杂类型不同)作为沟槽刻蚀的阻挡层；在该阻挡层上面涂布光刻胶层，进行沟槽图形曝光和显影，并带着光刻胶对二氧化硅阻挡层进行刻蚀，形成二氧化硅阻挡层图形；再进行湿法腐蚀去除光刻胶，并以该二氧化硅阻挡层图形作为掩模对半导体层1进行刻蚀，即深挖多个沟槽，形成沟槽3；再通过湿法腐蚀去除剩余的二氧化硅阻挡层。

本申请的实施例中，所述绝缘膜4位于所述沟槽3内壁，优选为致密性较高的二氧化硅。绝缘膜的制备方法，具体来说是先通过高温氧化在该半导体层1表面及沟槽内壁生长一层牺牲氧化层；再利用湿法腐蚀掉该牺牲氧化层，以确保沟槽内壁的光滑平整；在该半导体层1表面及沟槽内壁通过高温氧化生长二氧化硅作为绝缘膜。其中所述绝缘膜的厚度为上述操作步骤是为了减少晶体缺陷和杂质，从而生长出致密性较好的绝缘膜。绝缘膜4起到了隔离多晶硅内置电阻与半导体层1的作用，同时在该半导体层1中的有源区域内该绝缘膜也可用作MOS结构的栅氧化膜。

本申请的实施例中，多晶体硅5的形成方法具体来说是先在半导体层1表面及沟槽3内淀积导电介质(即多晶硅)，多晶硅的厚度为1-2微米；直接对半导体层1表面的多晶硅进行等离子体刻蚀，刻蚀厚度为1-2微米，以去除掉该半导体层1表面的多晶硅，只保留沟槽3中的多晶硅5，该多晶硅5可用作内置电阻。同时沟槽3内的多晶硅5也可作为MOS结构的栅极电极。

本申请的实施例中，多晶硅5上开设有电阻接触孔7(即图2中的CT)和栅极外部信号接触孔6(图2中未示出)，如图3和图4所示，并且电阻接触孔7与栅极外部信号接触孔6之间存在多晶硅形成的电阻通道(即图中的内置电阻1和内置电阻2)，优选地，该电阻通道的电阻由电阻通道的长度和宽度确定。

本申请的实施例中，是利用沟槽中多晶硅5作为内置电阻，结合电流的通路，沟槽3的深度即为多晶硅内置电阻的厚度。通常沟槽3内多晶硅每方块电阻为2-5Ω，多晶硅内置电阻的方块数为沟槽的长度除以沟槽的宽度得到的数值。通过与不同的电阻接触孔进行电连接，可以方便地调节多晶硅方块数，得到所需阻值的内置电阻。例如在图3或图4中连接不同的电阻接触孔，从而可得到栅极外部信号接触孔6与电阻接触孔7之间不同阻值的栅极内置电阻。

本申请的实施例中，在多晶硅5上开设电阻接触孔7和栅极外部信号接触孔6，具体来说，是通过高温氧化工艺在半导体层1表面生长二氧化硅绝缘介质层，然后在所述二氧化硅绝缘介质层表面涂布光刻胶，并采用接触孔版图进行曝光和显影，形成光刻胶层图形；再使用该光刻胶层图形作为掩模，对多晶硅上方的绝缘介质层进行刻蚀形成接触孔；通过湿法腐蚀去除光刻胶；该二氧化硅绝缘介质层的厚度可以为通过该工艺开设电阻接触孔7和栅极外部信号接触孔6，若要改变栅极内置电阻的大小，在版图设计中只需要改变一张接触孔版图即可，可大大缩短后续调整内置电阻的时间成本和工艺成本。

本申请的实施例中，内置电阻结构还包括栅极金属8(即图2中的METAL)。优选地，栅极金属8与电阻接触孔7通过栅极金属线连接，从而实现两者间的电连接，实现信号的传输。

优选地，栅极金属8通过多晶硅5内置电阻与功率器件的栅极电极电连接，这里的栅极电极是每个元胞中的多晶硅栅极电极，多晶硅栅极电极与栅极金属8之间存在电相连。制备栅极金属8的方法，具体来说，是在半导体层1表面淀积一层厚度为1-5微米的金属膜；然后在该金属膜上涂布光刻胶，采用金属层版图进行光刻，曝光和显影；采用湿法或干法腐蚀金属；在多晶硅5内置电阻接触孔7中淀积金属并和表面的金属相连，形成栅极金属8；湿法腐蚀去除光刻胶；金属可以为铝/硅合金或铝/硅/铜合金等，厚度为1-5微米，并通过400℃左右的加热使得金属合金化，并使得多晶硅5与栅极金属8之间形成欧姆接触，从而减小接触电阻。

本申请的实施例中，栅极外部信号接触孔6与栅极外部信号电连接，栅极外部信号通过栅极外部信号接触孔6与电阻接触孔7之间的电阻通道传输至栅极金属8。具体来说，还可以包括栅极焊盘，栅极外部信号接触孔6与栅极焊盘连接，该栅极焊盘与栅极外部信号电连接。这里的栅极外部信号是外部产生的信号，通过外部连线传输至栅极焊盘。栅极焊盘是芯片栅极与外部电信号相联系的一个矩形接触窗口，该矩形接触窗口上的栅极金属8和外部引线相连，从而实现外部信号与芯片栅极以及各元胞栅极电极的电连接。

综上所述，本申请的技术方案通过在功率器件的P阱区上开设沟槽，将作为内置栅极电阻的多晶硅设置在沟槽内部，还在多晶硅上设置了电阻接触孔和栅极外部信号接触孔，通过各个部件之间的配合，实现了只占用较小的芯片面积即可实现内置栅极电阻，并且通过使用不同电阻接触孔来实现电阻阻值的调整，从而减少了芯片面积的占用，提高了电阻阻值调整的简捷性，缩短了调整电阻阻值的时间，降低了工艺成本和版图设计修改的复杂度。

在此，本领域技术人员应当理解，方位词均是结合操作者和使用者的日常操作习惯以及说明书附图而设立的，它们的出现不应当影响本申请的保护范围。

以上结合附图实施例对本申请进行了详细说明，本领域中普通技术人员可根据上述说明对本申请做出种种变化例。因而，实施例中的某些细节不应构成对本申请的限定，本申请将以所附权利要求书界定的范围作为本申请的保护范围。

Claims (9)

1.一种功率器件的内置电阻结构，其中，该结构包括：

沟槽、绝缘膜、多晶硅和电阻接触孔，所述沟槽设置在功率器件的P阱区内，所述多晶硅位于所述沟槽内部，所述绝缘膜位于所述多晶硅与所述沟槽之间，并覆盖所述沟槽内壁，所述多晶硅上开设有电阻接触孔和栅极外部信号接触孔，所述电阻接触孔与所述栅极外部信号接触孔之间存在多晶硅形成的电阻通道，所述栅极外部信号接触孔用于接收栅极外部信号。

2.根据权利要求1所述的结构，其中，所述沟槽通过在功率器件的P阱区内刻蚀形成，所述沟槽中的多晶硅形成内置电阻。

3.根据权利要求2所述的结构，其中，所述P阱区由带P型掺杂的硅材料构成。

4.根据权利要求3所述的结构，其中，所述P阱区外部由半导体区包围，所述半导体区由带N型掺杂的硅材料构成。

5.根据权利要求1所述的结构，其中，所述结构还包括栅极金属。

6.根据权利要求5所述的结构，其中，所述栅极金属与所述电阻接触孔通过栅极金属线连接。

7.根据权利要求5或6所述的结构，其中，所述栅极金属通过所述多晶硅与功率器件的栅极电极电连接。

8.根据权利要求5所述的结构，其中，所述栅极外部信号接触孔与所述栅极外部信号电连接，所述栅极外部信号通过所述电阻通道传输至所述栅极金属。

9.根据权利要求1所述的结构，其中，所述电阻通道的电阻由电阻通道的长度和宽度确定。