CN100474633C - 半导体器件中的电容器及其制造方法 - Google Patents
半导体器件中的电容器及其制造方法 Download PDFInfo
- Publication number
- CN100474633C CN100474633C CNB2006101732676A CN200610173267A CN100474633C CN 100474633 C CN100474633 C CN 100474633C CN B2006101732676 A CNB2006101732676 A CN B2006101732676A CN 200610173267 A CN200610173267 A CN 200610173267A CN 100474633 C CN100474633 C CN 100474633C
- Authority
- CN
- China
- Prior art keywords
- polysilicon layer
- layer
- capacitor
- insulating barrier
- capacitor dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 72
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title description 11
- 239000002184 metal Substances 0.000 claims abstract description 70
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 60
- 229920005591 polysilicon Polymers 0.000 claims abstract description 58
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 230000004888 barrier function Effects 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 15
- 238000002347 injection Methods 0.000 claims description 2
- 239000007924 injection Substances 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- 239000011248 coating agent Substances 0.000 description 10
- 238000000576 coating method Methods 0.000 description 10
- 150000004767 nitrides Chemical class 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- 239000012212 insulator Substances 0.000 description 6
- 238000000151 deposition Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/008—Selection of materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种半导体器件的电容器，其具有多晶硅-介电层-金属层(PIM)结构。该电容器包括：多晶硅层，设置在半导体衬底上；电容器介电层，设置在该多晶硅层上；绝缘层，设置在该电容器介电层上；金属层，设置为穿过该绝缘层的第一区域连接至该电容器介电层；上金属布线层，设置在该绝缘层上并连接至该金属层；以及下金属布线层，设置在该绝缘层上，并经过金属接触部连接至该多晶硅层，其中该金属接触部穿过该绝缘层的第二区域和该电容器介电层。
Description
技术领域
本发明涉及一种半导体器件及其制造方法。更具体地，本发明涉及一种半导体器件的电容器及其制造方法。
背景技术
图1至图5为示出半导体器件的传统电容器及其制造方法的剖面图。
参照图1，在半导体衬底100上形成第一多晶硅层120，并且在半导体衬底100与第一多晶硅层120之间插入绝缘层110。绝缘层110可作为栅极绝缘层，而第一多晶硅层120可作为栅极导电层。
参照图2，在第一多晶硅层120上形成第一光致抗蚀剂层图案130，以部分地暴露第一多晶硅层120的表面。尽管图中没有示出，但是作为覆盖绝缘层的TEOS氧化物层可设置在第一多晶硅层120与第一光致抗蚀剂层图案130之间。然后，如图中箭头所示，向暴露的第一多晶硅层120进行DA离子注入。在DA离子注入之后，去除第一光致抗蚀剂层图案130。
参照图3，在第一多晶硅层120上形成电容器介电层140。电容器介电层140具有ONO结构，其中依次叠置下氧化物层141、氮化物层142以及上氧化物层143。然后，在电容器介电层140上形成第二多晶硅层150。
参照图4，在第二多晶硅层(图3中的150)上形成第二光致抗蚀剂层图案160。然后，使用第二光致抗蚀剂层图案160作为蚀刻掩模进行蚀刻，以依次去除第二多晶硅层(图3中的150)和电容器介电层(图3中的140)的各自暴露部分，而形成第二多晶硅层图案155和电容器介电层图案145。在形成第二多晶硅层图案155和电容器介电层图案145之后，去除第二光致抗蚀剂层图案160。
参照图5，在整个表面上形成绝缘层170，并形成穿过绝缘层170而分别连接至第二多晶硅层图案155和第一多晶硅层120的第一金属接触部181和第二金属接触部182。然后，在第一金属接触部181和第二金属接触部182上分别形成上金属布线层191和下金属布线层192，上金属布线层191和下金属布线层192分别经过第一金属接触部181和第二金属接触部182而连接至第二多晶硅层图案155和第一多晶硅层120。
在具有多晶硅-介电层-多晶硅(以下称为PIP)结构的电容器中，其中第一多晶硅层120和第二多晶硅层图案155分别用作电容器的下电极和上电极，必须沉积和蚀刻掺杂多晶硅层。因此，制造工艺复杂，由于粒子而导致问题产生，并且难以控制工艺。
发明内容
本发明旨在解决现有技术中存在的上述问题，因此，本发明的一个目的是提供一种半导体器件的电容器，其通过省去沉积和蚀刻掺杂的多晶硅层的步骤而简化了工艺。
本发明的另一目的是提供一种制造半导体器件的电容器的方法。
为了实现上述目的，根据本发明的一个方案，提供一种半导体器件的电容器，该电容器包括：多晶硅层，设置在半导体衬底上；电容器介电层，设置在该多晶硅层上；绝缘层，设置在该电容器介电层上；金属层，设置为穿过该绝缘层的第一区域连接至该电容器介电层；上金属布线层，设置在该绝缘层上并连接至该金属层；以及下金属布线层，设置在该绝缘层上，并经过金属接触部连接至该多晶硅层，其中该金属接触部穿过该绝缘层的第二区域和该电容器介电层。
优选地，该金属层的宽度大于该金属接触部的宽度。
为了实现另一目的，本发明提供一种形成半导体器件的电容器的方法。该方法包括如下步骤：在半导体衬底上形成多晶硅层；在该多晶硅层上形成电容器介电层；在该电容器介电层上形成绝缘层；去除该绝缘层的第一区域和第二区域，以形成第一接触孔和第二接触孔，该第一接触孔和该第二接触孔分别暴露该电容器介电层的第一区域的表面和第二区域的表面；去除该电容器介电层的第二区域的暴露部分，以暴露该多晶硅层的部分表面；用金属层填充暴露该电容器介电层的部分表面的第一接触孔和暴露该多晶硅层的部分表面的第二接触孔，以在该绝缘层的第一区域中形成金属层，并在该绝缘层的第二区域中形成金属接触部；以及在该绝缘层上形成分别连接至该金属层和该金属接触部的上金属布线层和下金属布线层。
优选地，该方法还包括在形成该多晶硅层之后，在该多晶硅层中注入n型杂质离子的步骤。
优选地，该第一接触孔的宽度大于该第二接触孔的宽度。
附图说明
图1至图5为示出半导体器件的传统电容器及其制造方法的剖面图；以及
图6至图11为示出根据本发明的半导体器件的电容器及其制造方法的剖面图。
具体实施方式
下面参照附图更全面地描述本发明。然而，本发明能以许多不同的形式实施，并且不应被解释为受限于在此阐述的实施例。
图11为示出根据本发明的半导体器件的电容器的剖面图。
参照图11，根据本发明的半导体器件的电容器包括在半导体衬底200上设置的多晶硅层225，并且在半导体衬底200与多晶硅层225之间插入栅极绝缘层210。多晶硅层225用作电容器的下电极。电容器介电层245设置在多晶硅层225上。电容器介电层245由氮化硅层(SiN)层形成。必要时，电容器介电层245可具有ON(氧化物/氮化物)结构或ONO(氧化物/氮化物/氧化物)结构，其中在ON结构中依次叠置氧化物层和氮化物层，在ONO结构中依次叠置下氧化物层、氮化物层以及上氧化物层。
在电容器介电层245上设置绝缘层270，并且在绝缘层270的第一区域中设置穿过绝缘层270连接至电容器介电层245的金属层255。金属层255用作电容器的上电极。在绝缘层270的第二区域中设置穿过绝缘层270和电容器介电层245连接至多晶硅层225的金属接触部282。金属层255的宽度大于金属接触部282的宽度，以获得期望的电容。在金属层255上设置上金属布线层291，并在金属接触部282上设置下金属布线层292。
以这种方式，根据本发明的电容器具有PIM(多晶硅/绝缘体/金属)结构，其中叠置作为下电极的多晶硅层225、电容器介电层245以及作为上电极的金属层255。因此，相比于将多晶硅层用作上电极的情况，电特性得到提高。
图6至图10以结构剖面图示出半导体器件的电容器的制造方法。
参照图6，在半导体衬底200上依次形成栅极绝缘层210和多晶硅层225。栅极绝缘层210可由氧化物层形成。当在半导体衬底200的另一区域中形成栅极导电层时，可同时形成作为电容器下电极的多晶硅层225。
参照图7，进行共同图案化，以去除部分栅极绝缘层210和部分多晶硅层225。然后，进行侧壁间隔层形成工艺，以在栅极绝缘层210和多晶硅层225的侧壁上形成侧壁间隔层310。然后，如图中箭头所示，注入n型杂质离子以掺杂多晶硅层225。如上所述，根据本发明为了降低多晶硅层225的电阻，由n型杂质离子注入取代传统DA离子注入。
参照图8，在整个表面上形成电容器介电层245。电容器介电层245由SiN形成。必要时，电容器介电层245可具有ON(氧化物/氮化物)结构或ONO(氧化物/氮化物/氧化物)结构，其中在ON结构中依次叠置氧化物层和氮化物层，在ONO结构中依次叠置下氧化物层、氮化物层以及上氧化物层。
参照图9，在电容器介电层245上形成绝缘层270。然后，在绝缘层270上形成第一光致抗蚀剂层图案230，并使用第一光致抗蚀剂层图案230作为蚀刻掩模进行蚀刻，以去除绝缘层270的暴露部分。然后，在绝缘层270的第一区域中，产生暴露电容器介电层245的第一表面的第一沟槽和暴露电容器介电层245的第二表面的第二沟槽。第一沟槽用于形成电容器的上电极，而第二沟槽用于形成将电容器的下电极与下金属布线层连接起来的金属接触部。因此，第一沟槽的宽度大于第二沟槽的宽度，并且宽度大小是根据期望的电容来确定的。在形成第一沟槽和第二沟槽之后，去除第一光致抗蚀剂层图案230。
参照图10，在形成有第一沟槽和第二沟槽的材料的整个表面上形成第二光致抗蚀剂层图案260。第二光致抗蚀剂层图案260只暴露在第二沟槽中暴露的电容器介电层245的第二表面，并覆盖包括第一沟槽的其它区域。然后，使用第二光致抗蚀剂层图案260作为蚀刻掩模，对电容器介电层245的第二表面进行蚀刻，以暴露多晶硅层225的部分表面。然后，去除第二光致抗蚀剂层图案260。
然后，如图11所示，在整个表面上沉积金属层，以在电容器介电层245的第一表面上形成掩埋第一沟槽的金属层255，并在多晶硅层225的暴露表面上形成掩埋第二沟槽的金属接触部282。金属层255用作电容器的上电极。然后，在金属层255和金属接触部282上分别形成上金属布线层291和下金属布线层292。
如上所述，在根据本发明的半导体器件的电容器及其制造方法中，一般的n型杂质离子注入取代DA离子注入。将金属层而不是掺杂的多晶硅层用作上电极，从而使整个工艺变得更简单，并且防止了粒子产生。
尽管参照本发明的某些优选实施例示出并说明了本发明，但是所属领域的技术人员应该理解本发明在形式上和细节上可进行各种变化，而不脱离如所附权利要求限定的本发明的精神和范围。
Claims (4)
1.一种半导体器件的电容器，包括：
多晶硅层，设置在半导体衬底上；
电容器介电层，设置在该多晶硅层上；
绝缘层，设置在该电容器介电层上；
金属层，设置为穿过该绝缘层的第一区域连接至该电容器介电层；
上金属布线层，设置在该绝缘层上并连接至该金属层；以及
下金属布线层，设置在该绝缘层上，并经过金属接触部连接至该多晶硅层，其中该金属接触部穿过该绝缘层的第二区域和该电容器介电层；
其中该金属层的宽度大于该金属接触部的宽度。
2.一种形成半导体器件的电容器的方法，该方法包括如下步骤：
在半导体衬底上形成多晶硅层；
在该多晶硅层上形成电容器介电层；
在该电容器介电层上形成绝缘层；
去除该绝缘层的第一区域和第二区域，以形成第一接触孔和第二接触孔，该第一接触孔和该第二接触孔分别暴露该电容器介电层的第一区域的表面和第二区域的表面；
去除该电容器介电层的第二区域的暴露部分，以暴露该多晶硅层的部分表面；
用金属层填充暴露该电容器介电层的部分表面的第一接触孔和暴露该多晶硅层的部分表面的第二接触孔，以在该绝缘层的第一区域中形成金属层，在该绝缘层的第二区域中形成金属接触部；以及
在该绝缘层上形成分别连接至该金属层和该金属接触部的上金属布线层和下金属布线层；
其中该金属层的宽度大于该金属接触部的宽度。
3.根据权利要求2所述的方法，其中还包括在形成该多晶硅层之后，在该多晶硅层中注入n型杂质离子的步骤。
4.根据权利要求2所述的方法，其中该第一接触孔的宽度大于该第二接触孔的宽度。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050127215 | 2005-12-21 | ||
| KR1020050127215A KR100759215B1 (ko) | 2005-12-21 | 2005-12-21 | 반도체소자의 커패시터 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1988181A CN1988181A (zh) | 2007-06-27 |
| CN100474633C true CN100474633C (zh) | 2009-04-01 |
Family
ID=38184884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006101732676A Expired - Fee Related CN100474633C (zh) | 2005-12-21 | 2006-12-19 | 半导体器件中的电容器及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7560333B2 (zh) |
| KR (1) | KR100759215B1 (zh) |
| CN (1) | CN100474633C (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7855422B2 (en) * | 2006-05-31 | 2010-12-21 | Alpha & Omega Semiconductor, Ltd. | Formation of high sheet resistance resistors and high capacitance capacitors by a single polysilicon process |
| CN101399266B (zh) * | 2007-09-29 | 2010-08-25 | 中芯国际集成电路制造(上海)有限公司 | 一种改进型电容及其制造方法 |
| US9082555B2 (en) | 2011-08-22 | 2015-07-14 | Micron Technology, Inc. | Structure comprising multiple capacitors and methods for forming the structure |
| CN108346570B (zh) * | 2018-01-24 | 2020-09-04 | 中芯集成电路（宁波）有限公司 | 一种半导体器件的制作方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW386289B (en) * | 1997-07-03 | 2000-04-01 | Matsushita Electronics Corp | Capacitance element and manufacturing thereof |
| US6838352B1 (en) | 2002-07-05 | 2005-01-04 | Newport Fab, Llc. | Damascene trench capacitor for mixed-signal/RF IC applications |
| KR100450681B1 (ko) * | 2002-08-16 | 2004-10-02 | 삼성전자주식회사 | 반도체 메모리 소자의 커패시터 및 그 제조 방법 |
| KR20040091981A (ko) | 2003-04-23 | 2004-11-03 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 제조방법 |
| KR100584996B1 (ko) * | 2003-11-22 | 2006-05-29 | 주식회사 하이닉스반도체 | 산화하프늄과 산화알루미늄이 혼합된 유전막을 갖는캐패시터 및 그 제조 방법 |
| JP2005235987A (ja) * | 2004-02-19 | 2005-09-02 | Toshiba Corp | 半導体記憶装置及び半導体記憶装置の製造方法 |
| KR100568516B1 (ko) * | 2004-02-24 | 2006-04-07 | 삼성전자주식회사 | 후처리 기술을 사용하여 아날로그 커패시터를 제조하는 방법 |
| KR100564626B1 (ko) * | 2004-05-28 | 2006-03-28 | 삼성전자주식회사 | 대용량 mim 캐패시터 및 그 제조방법 |
| KR20060091963A (ko) | 2005-02-16 | 2006-08-22 | 엘지전자 주식회사 | 텔레비전 수상기의 입력모드 자동 전환 장치 및 방법. |
-
2005
- 2005-12-21 KR KR1020050127215A patent/KR100759215B1/ko not_active IP Right Cessation
-
2006
- 2006-12-15 US US11/611,695 patent/US7560333B2/en not_active Expired - Fee Related
- 2006-12-19 CN CNB2006101732676A patent/CN100474633C/zh not_active Expired - Fee Related
-
2009
- 2009-06-25 US US12/492,026 patent/US7755127B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20070146962A1 (en) | 2007-06-28 |
| KR100759215B1 (ko) | 2007-09-14 |
| US20090262483A1 (en) | 2009-10-22 |
| CN1988181A (zh) | 2007-06-27 |
| US7560333B2 (en) | 2009-07-14 |
| KR20070066258A (ko) | 2007-06-27 |
| US7755127B2 (en) | 2010-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102339830A (zh) | 半导体器件及其制造方法 | |
| KR20040073775A (ko) | 반도체 장치의 절연막 형성방법 | |
| CN100539078C (zh) | 具有电容器的半导体器件的制造方法 | |
| CN111403397B (zh) | 一种3d nand存储器及其制造方法 | |
| US20060049526A1 (en) | Processing methods of forming an electrically conductive plug to a node location | |
| CN100474633C (zh) | 半导体器件中的电容器及其制造方法 | |
| US6858494B2 (en) | Structure and fabricating method with self-aligned bit line contact to word line in split gate flash | |
| US6893917B2 (en) | Structure and fabricating method to make a cell with multi-self-alignment in split gate flash | |
| KR20140019705A (ko) | 반도체 소자 및 그 제조 방법 | |
| US20100276810A1 (en) | Semiconductor device and fabrication method thereof | |
| KR100600179B1 (ko) | 반도체 기판에 상이한 전도형 및 상이한 실장 밀도의 트랜지스터를 제조하는 방법 | |
| CN109509721A (zh) | 半导体元件及其制作方法 | |
| TW202123424A (zh) | 記憶裝置及其製造方法 | |
| JPH0319362A (ja) | 半導体メモリ及びその製造方法 | |
| US7199013B2 (en) | Semiconductor device and method for fabricating the same | |
| US9349813B2 (en) | Method for fabricating semiconductor device | |
| KR100533378B1 (ko) | 플러그폴리를 이용한 반도체소자의 수직 배선 형성방법 | |
| KR100602082B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| US20080128776A1 (en) | Non-volatile rom and method of fabricating the same | |
| CN100499103C (zh) | 半导体内连线结构与nor型快闪记忆体及其制造方法 | |
| KR20000003424A (ko) | 반도체 소자의 콘택 제조 방법 | |
| KR20020002690A (ko) | 반도체 소자의 제조방법 | |
| KR20010054093A (ko) | 커패시터 제조방법 | |
| CN103871958A (zh) | 半导体装置的制造方法 | |
| KR20010065056A (ko) | 플래시 메모리 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090401 Termination date: 20131219 |