KR102022554B1 - 비휘발성 메모리 장치 - Google Patents
비휘발성 메모리 장치 Download PDFInfo
- Publication number
- KR102022554B1 KR102022554B1 KR1020120050242A KR20120050242A KR102022554B1 KR 102022554 B1 KR102022554 B1 KR 102022554B1 KR 1020120050242 A KR1020120050242 A KR 1020120050242A KR 20120050242 A KR20120050242 A KR 20120050242A KR 102022554 B1 KR102022554 B1 KR 102022554B1
- Authority
- KR
- South Korea
- Prior art keywords
- stress
- thin film
- film
- resistive layer
- abandoned
- Prior art date
Links
- 239000010408 film Substances 0.000 claims description 100
- 239000010409 thin film Substances 0.000 claims description 65
- 238000000034 method Methods 0.000 claims description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 16
- 239000001301 oxygen Substances 0.000 claims description 16
- 229910052760 oxygen Inorganic materials 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- 150000004767 nitrides Chemical class 0.000 claims description 11
- -1 oxygen ions Chemical class 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 9
- 238000005121 nitriding Methods 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- 150000002500 ions Chemical class 0.000 claims description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 7
- 229910044991 metal oxide Inorganic materials 0.000 claims description 7
- 150000004706 metal oxides Chemical class 0.000 claims description 7
- 230000001590 oxidative effect Effects 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 239000010410 layer Substances 0.000 abstract description 74
- 239000011229 interlayer Substances 0.000 abstract description 5
- 239000000463 material Substances 0.000 description 15
- 238000000151 deposition Methods 0.000 description 8
- 230000000295 complement effect Effects 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910001233 yttria-stabilized zirconia Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0095—Write using strain induced by, e.g. piezoelectric, thermal effects
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
Abstract
저항 상태의 스위칭 특성을 유지 또는 개선하면서 동작 전압을 감소시킬 수 있는 장치가 제공된다. 본 발명의 일 측면에 따르면, 저항 변화 특성을 갖는 저항층을 구비하는 메모리 셀; 및 상기 저항층에 인접하여 형성되고 상기 저항층에 응력을 가하는 층간절연막을 포함하는 비휘발성 메모리 장치가 제공된다.
Description
비휘발성 메모리 장치에 관한 것으로, 더욱 상세하게는 저항 변화 특성을 갖는 저항층을 메모리층으로서 갖는 비휘발성 메모리 장치에 관한 것이다.
비휘발성 메모리 장치로는 MRAM(magnetic random access memory), FeRAM(ferroelectric random access memory), PcRAM(phase-change random access memory) 및 ReRAM(resistance random access memory) 등이 있다. 여기서, ReRAM, 즉, 저항성 메모리 장치는 저항변화 특성을 이용하여 논리 '1' 또는 '0'에 대응하는 데이터를 저장하는 메모리 장치이다. 저항변화 물질에 세트 전압(set voltage) 이상의 전압이 인가되면 저항변화 물질의 저항이 낮아진다. 이때를 온(ON) 상태라 할 수 있다. 그리고 저항변화 물질에 리세트 전압(reset voltage) 이상의 전압이 인가되면 저항변화 물질의 저항이 높아진다. 이때를 오프(OFF) 상태라 할 수 있다.
이와 같은, 저항성 메모리 장치는 저저항 상태 또는 고저항 상태로의 스위칭 특성을 갖는바, 이러한 스위칭 특성을 개선하기 위한 방법이 요구되고 있다.
저항 상태의 스위칭 특성을 유지 또는 개선하면서 동작 전압을 감소시킬 수 있는 비휘발성 메모리 장치를 제공한다.
본 발명의 일 측면에 따르면, 제1전극 및 제2전극과, 상기 제1 및 제2 전극 사이에 형성되어 저항 변화 특성을 갖는 저항층을 구비하는 메모리 셀; 및 상기 저항층에 인접하여 형성되고 상기 저항층에 응력을 가하는 응력 박막을 포함하는 비휘발성 메모리 장치가 제공된다.
본 발명의 다른 측면에 따르면, 서로 평행하게 배열된 복수의 제1배선; 상기 제1배선과 교차하고, 서로 평행하게 배열된 복수의 제2배선; 상기 제1 및 제2 배선의 교차점 각각에 구비된 메모리 셀을 포함하고, 상기 메모리 셀은 제1 및 제2전극과, 상기 제1 및 제2 전극 사이에 형성되어 저항 변화 특성을 갖는 저항층을 구비하며, 상기 저항층에 인접하여 형성되고 상기 저항층에 응력을 가하는 응력박막을 더 포함하는 비휘발성 메모리 장치가 제공된다.
상기 응력 박막은 압축 응력을 갖고, 상기 저항층을 인장 응력을 갖을 수 있다.
상기 응력 박막은 인장 응력을 갖고, 상기 저항층을 압축 응력을 갖을 수 있다.
상기 응력 박막과 상기 저항층 사이에는 절연막이 개재될 수 있다. 여기서 절연막은 산화막 또는 질화막일 수 있다.
상기 응력 박막은 Ar+ 이온이 주입된 실리콘 박막이거나, Ti+ 이온이 주입된 실리콘 박막일 수 있다.
상기 응력 박막은 증착된 실리콘막을 산화시켜 형성된 실리콘산화막 또는 증착된 실리콘막을 질화시켜 형성된 실리콘질화막일 수 있다. 상기 실리콘산화막은 증착과 산화를 하나의 사이클로하여 복수개의 사이클로 형성된 적층 구조일 수 있다. 상기 실리콘질화막은 증착과 질화를 하나의 사이클로하여 복수개의 사이클로 형성된 적층 구조일 수 있다.
상기 메모리 셀은, 상기 제1전극의 하부 또는 상기 제2전극의 상부에 형성되는 스위칭 요소를 더 포함할 수 있다.
통상적으로 ReRAM 스위칭 특성을 변화시킬 수 있는 방법이 저항층 물질 또는 전극을 변경하는 방법이다. 그러나, 저항층 물질 또는 전극을 변경하게 되면 동작 전압, 동작 전류, 스위칭 패스 비율(switching pass rate), 온/오프 비율(on/off ratio) 등 다른 스위칭 특성이 안 좋아질 수 있다.
본 실시예에서는 저항층에 인접하도록 응력을 갖는 박막을 형성하여 상기 응력 박막의 응력과 상보적인 응력이 저항층에 가해지도록 하므로써, 저항층 내의 캐리어 이동도를 향상시킨다. 이에 의해 보다 낮은 동작 전압으로서 스위칭 특성을 개선한다.
도 1a는 본 발명의 일실시예에 따른 비휘발성 메모리 장치를 나타내는 사시도이고, 도 1b는 도 1a의 어느 한 셀에 대한 Z축 단면도이다.
도 2 내지 도 5는 저항층에 응력을 가하기 위한 다양한 응력 박막의 물질 및 구조에 대한 실시예를 보여주는 단면도이다.
도 6은 본 실시예에 따른 메모리 요소의 스위칭 특성을 개념적으로 나타낸 전류-전압 그래프이다.
도 7은 본 실시예 따른 메모리 셀을 갖는 비휘발성 메모리 장치를 3차원 적으로 집적화시킨 사시도이다.
도 2 내지 도 5는 저항층에 응력을 가하기 위한 다양한 응력 박막의 물질 및 구조에 대한 실시예를 보여주는 단면도이다.
도 6은 본 실시예에 따른 메모리 요소의 스위칭 특성을 개념적으로 나타낸 전류-전압 그래프이다.
도 7은 본 실시예 따른 메모리 셀을 갖는 비휘발성 메모리 장치를 3차원 적으로 집적화시킨 사시도이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 1a는 본 발명의 일실시예에 따른 비휘발성 메모리 장치를 나타내는 사시도이고, 도 1b는 도 1a의 어느 한 셀에 대한 Z축 단면도이다. 특히, 본 도면은 크로스바(crossbar) 구조의 메모리 셀 어레이를 나타내고 있다. 크로스바 구조란, 서로 평행한 복수개의 제1 배선이 형성되고, 상기 제1 배선들과 교차하면서 서로 평행한 복수개의 제2 배선이 형성되며, 그 교차점마다 제1 배선과 제2 배선 사이에 저항요소가 개재되는 구조이다. 크로스바 소자는 고집적화에 매우 유리하다.
도 1a를 참조하면, 소정의 하부 구조물이 형성된 기판(미도시 됨) 상에 제1 배선(11)이 구비된다. 여기서, 제1 배선(11)은 Al, W 또는 Cu와 같은 금속으로 이루어지는 것이 바람직하며, 예컨대 Y축 방향으로 서로 평행하게 복수개가 형성될 수 있다. 제1 배선(11)의 상부에는 제1 배선(11)과 소정 간격 이격되면서 제1 배선(11)과 교차하는 방향(바람직하게는, 직교하는 방향), 즉 X축 방향으로 제2 배선(14)이 구비될 수 있다. 여기서, 제2 배선(14)은 Al, W 또는 Cu와 같은 금속으로 이루어지는 것이 바람직하며, 서로 평행하게 복수개가 형성될 수 있다. 제1 배선(11)과 제2 배선(14)의 교차점마다 제1 배선(11)과 제2 배선(14) 사이에 메모리 셀(30)이 개재될 수 있다.
도 1b를 참조하면, 메모리 셀(30)은 메모리 요소(ME)와 스위칭 요소(SE)를 포함할 수 있다. 메모리 요소(ME)는 제1 배선(11) 상에 제1전극(36)과 저항층(35) 및 제2전극(34)이 적층되어 구성될 수 있다. 스위칭 요소(SE)는 셀 어레이 내의 특정 셀을 억세스하기 위한 소자로서, 신호 접근(access)을 제어하는 역할을 한다. 스위칭 요소(SE)는 하부전극(33), 스위칭 층(32) 및 상부전극(31)이 적층된 구조일 수 있다. 본 실시예에서 스위칭 요소(SE)는 그 생략이 가능하다. 또한, 스위칭 요소(SE)가 메모리 요소(ME) 상부에 위치하는 구조이지만 메모리 요소(ME) 하부에 위치할 수 있다. 이와 같은 메모리 셀(30)은 다양한 실시예가 가능하다.
중요하게, 메모리 요소(ME)의 저항층(35)은 인장(tensile) 또는 압축(compressive) 응력(strain)을 갖는다. 즉, 저항층(35)은 인장 응력 저항층(tensile strained resistive layer)이거나, 압축 응력 저항층(compressive strained resistive layer)일 수 있다.
저항층(35)의 스위칭 동작, 즉 저항 상태 변화는 산소(oxygen) 이온(ion) 또는/및 산소 공공(vacancy)의 이동에 의해 이루어지는 것으로 알려져 있다. 따라서, 저항층(35)에 응력이 가해지면 저항층 내의 캐리어인 산소 이온(또는 산소 공공)의 이동도를 개선할 수 있다. 즉, 저항층 물질의 다수(major) 캐리어(carrier)가 산소 이온인 경우, 인장 응력 저항층(tensile strained resistive layer)을 갖도록 메모리 요소(ME)를 구성한다. 상보적으로 저항층 물질의 다수 캐리어가 산소 공공인 경우, 압축 응력 저항층(compressive strained resistive layer)을 갖도록 메모리 요소(ME)를 구성한다. 이러한 응력을 갖는 저항층은 캐리어의 이동도가 향상된다. 캐리어 이동도(carrier mobility)가 향상되면 같은 전압에서도 더 많은 전류를 흐르게 할 수 있다. 따라서, 스위칭 동작에 필요한 전류(current)를 공급하는 세트(set), 리세트(reset) 동작 전압을 낮출 수 있다.
다시 도 1b를 참조하면, 메모리 요소(ME)의 저항층(35)은 응력을 갖는 절연막(42)에 의해 둘러싸여 진다. 절연막(42)은 단층 또는 다층일 수 있다. 이러한 절연막이 도 1a에는 도시되지 않았다.
본 실시예에서 절연막(42)은 저항층(35)의 응력과 상보적인 응력을 갖는다. 저항층(35)에 인접하여 절연막(42)이 구성되는바, 이러한 절연막(42)에 응력을 인가하면 저항층(35)은 절연막(42)과 반대되는 응력을 갖게 된다. 즉, 인장 응력 저항층으로 저항층(35)을 구성하려는 경우, 저항층(35)을 둘러싼 절연막(42)이 압축 응력을 갖도록 하면 된다. 또한, 압축 응력 저항층으로 저항층(35)을 구성하려는 경우, 저항층(35)을 둘러싼 절연막(42)이 인장 응력을 갖도록 하면 된다.
본 실시예에서, 저항층(35)은 금속산화물일 수 있다. 예컨대, 금속산화물은 Ta 산화물, Zr 산화물, YSZ(yttria-stabilized zirconia), Ti 산화물, Hf 산화물, Mn 산화물, Mg 산화물 및 이들의 혼합물 중 적어도 하나를 포함할 수 있다. 또한 저항층(35)은 동종 또는 이종의 금속산화물이 적층된 구조일 수 있다.
응력을 갖는 절연막(42)은 다양한 물질이 이용될 수 있다. 또한 단층, 적층 등의 다양한 형태를 갖을 수 있다. 예컨대 절연막(42)은 산화막 또는 질화막일 수 있으며, 보다 구체적으로 실리콘산화막 또는 실리콘질화막일 수 있다. 절연막(42)이 어떠한 물질 및/또는 형태이든지, 절연막(42)이 인장(또는 압축) 응력을 갖음으로써 저항층(35)에 압축(또는 인장) 응력을 가하는 것이라면 충분하다. 응력을 갖는 절연막(42)을 형성하는 방법으로는 다양한 방법이 이용될 수 있다. 이를 보다 상세히 설명한다.
도 2 내지 도 3은 저항층에 응력을 가하기 위한 다양한 절연막의 물질 및 구조에 대한 실시예를 보여주는 단면도이다.
도 2 및 도 3에서 설명된 실시예는 절연막이 응력을 갖도록 하는 방법으로서 절연막 용으로 증착된 박막을 산화 및/또는 질화시키므로써, 그 절연막이 응력을 갖도록 하는 것을 예시하고 있다.
구체적으로, 도 2를 참조하면 저항층(202)을 둘러싸도록 절연막(204)이 구비된다. 절연막(204)은 실리콘 박막의 증착 후 그를 산화 또는 질화하여 실리콘산화막 또는 실리콘질화막으로 형성할 수 있다.
이때, 절연막(204)의 두께가 두꺼울 경우 한번에 실리콘박막을 증착후 산화시키는 것에 어려움이 있다. 따라서, 증착 및 산화(또는 질화)의 사이클을 복수회 반복하여 절연막(204)을 다층(204a, 204b, 204c, 204d)으로 형성할 수 있다.
또한 절연막(204)은 SiGe 및 GaAS을 베이스(base)로 한 절연막일 수 있다. 또한 절연막(204)은 특정 박막을 증착한 후, 그 박막에 산소 이온 또는 질소 이온을 주입한 후 다시 산화 또는 질화 하는 방법으로 형성된 절연막일 수 있다.
또한 본 실시예에서 응력을 갖는 절연막(204)은 층간 절연막 전체로서 형성될 수 있다. 이와는 다르게, 통상적인 절연물질을 층간 절연막으로서 사용하되, 패턴된 메모리셀 주변(또는 저항체 주변)에 홀을 형성하고 그 홀 내에 응력을 갖는 물질을 매립하는 방법으로 절연막(204)를 형성할 수 있다.
도 3을 참조하면, 메모리 요소(ME)를 둘러싸도록 절연막(304)이 구비된다. 메모리 요소(ME)는 제1전극(300)과 저항층(301) 및 제2전극(302)이 적층되어 구성될 수 있다. 절연막(304)은 제1절연막(304a), 제2절연막(302b), 및 제3절연막(302c)으로 적층 구조를 갖는다. 이때, 저항층(302)의 일부와 인접한 제2절연막(304b)은 인장 응력을 갖는다. 제2 절연막(304b)은 박막의 증착 및 산화(또는 질화)에 의한 실리콘산화막(또는 실리콘질화막)으로 형성할 수 있다. 제1 및 제3 절연막(304a, 304c)은 응력이 없는 통상의 화학기상증착에 의한 절연막으로 형성할 수 있다. 여기서 응력을 갖는 제2 절연막(304b)은 SiGe 및 GaAS을 베이스(base)로 한 절연막일 수 있다. 또한 제2 절연막(504b)은 특정 박막을 증착한 후, 그 박막에 산소 이온 또는 질소 이온을 주입하고, 아온 주입된 박막을 산화 또는 질화하는 방법으로 형성된 절연막일 수 있다.
도 4 및 도 5는 절연막이 아닌 다른 박막으로 저항층에 응력을 가하는 실시예를 보여준다.
도 4를 참조하면, 저항층(402)과 인접하여 압축 응력을 갖는 박막(이하 '응력 박막'이라 함)(404)이 구비된다. 응력 박막(404)은 이온주입에 의해 압축 응력을 갖는다. 저항층(402)과 응력 박막(404) 사이에는 절연막(406)을 포함할 수 있다. 응력 박막(404)은 예컨대 실리콘과 같은 결정질 박막에 Ar+ 과 같은 이온을 주입하여 형성할 수 있다. 이 경우 응력 박막(404)는 압축 응력을 받기 때문에, 응력 박막(404)에 의해 둘러싸인 저항층(402)에는 인장 응력이 가해진다. 절연막(406)은 저항층(402)의 절연을 위한 것으로 절연 특성이 우수한 산화막 또는 질화막을 사용할 수 있다. 절연막(406)이 너무 두꺼우면 응력 박막(404)의 응력이 효과적으로 저항층(402)에 전달되지 않기 때문에, 절연막(406)의 두께는 절연이 유지되는 한 얇은 수록 좋다.
도 5를 참조하면, 저항층(502)과 인접하여 인장 응력을 갖는 응력 박막(504)이 구비된다. 응력 박막(504)은 이온주입에 의해 인장 응력을 갖는다. 저항층(502)과 응력 박막(504) 사이에는 절연막(506)이 개재된다. 응력 박막(504)은 예컨대 실리콘과 같은 결정질 박막에 Ti+ 와 같은 이온을 주입하여 형성할 수 있다. 응력 박막(504)이 인장 응력을 갖기 때문에 저항층(502)은 압축 응력을 갖는다. 절연막(506)은 저항층의 절연을 위한 것으로 절연 특성이 우수한 산화막 또는 질화막을 사용할 수 있다. 절연막(506)이 너무 두꺼우면 응력 박막(504)의 응력이 효과적으로 저항층(502)에 전달되지 않기 때문에, 절연막(506)의 두께는 절연이 유지되는 한 얇은 수록 좋다.
도 6은 본 실시예에 따른 메모리 요소의 스위칭 특성을 나타낸 전류-전압 그래프를 개념적으로 나타낸 것으로, 여기에서는 편의상 바이폴라(bipolar) ReRAM에 대한 예시를 제시하였으며 유니폴라(unipolar) ReRAM의 경우에도 본 실시예는 동일하게 적용할 수 있다. 도 6을 참조하면 양(+) 바이어스(bias)에서 세트 상태가 일어나며, 음(-)의 바이어스에서 리세트가 일어남을 예시한다. ReRAM 제조 방법에 따라서 세트 및 리세트가 일어나는 바이어스 및 스위칭 방향은 서로 바뀔 수 있다.
종래 ReRAM의 문제점은 ReRAM 스위칭 특성을 변화시킬 수 있는 방법이 저항층 물질 또는 전극을 변경하는 방법이다. 그러나, 저항층 물질 또는 전극을 변경하게 되면 동작 전압, 동작 전류, 스위칭 패스 비율(switching pass rate), 온/오프 비율(on/off ratio) 등 다른 스위칭 특성이 안 좋아질 수 있다.
본 실시예에서는 저항층에 인접하여 형성되는 층간절연막이 응력을 갖도록 하여 그와 상보적인 응력이 저항층에 가해지도록 하므로써, 저항층 내의 캐리어 이동도를 향상시킨다. 이에 의해 종래의 세트 전압(Vset1)과 리세트 전압(Vreset1) 보다 본 실시예에 따른 세트 전압(Vset2)과 리세트 전압(Vreset2)이 감소한다.
도 7은 본 실시예 따른 메모리 요소를 갖는 비휘발성 메모리 장치를 3차원 적으로 집적화시킨 것을 도시하고 있다.
도 7을 참조하면, X축 방향으로 서로 평행하게 복수개의 제1 배선(W1)이 형성된다. Y축 방향으로 서로 평행하게 복수개의 제2 배선(W2)이 형성된다. 제2 배선(W2)은 제1 배선(W1)과 Z축으로 일정간격 이격되어 있다. 제1 배선(W1)과 제2 배선(W2)이 교차하는 지점에서 제1 배선(W1)과 제2 배선(W2) 사이에 제1 메모리 셀(MC1)이 형성된다. 제2 배선(W2) 상에는 Z축으로 일정간격 이격되어 제3 배선(W3)이 형성된다. 제3 배선(W3)은 X축 방향으로 서로 평행하게 복수개 형성된다. 제2 배선(W2)과 제3 배선(W3)이 교차하는 지점에서 제2 배선(W2)과 제3 배선(W3) 사이에 제2 메모리 셀(MC2)이 형성된다. 각 패턴과 배선과 메모리 셀의 주변에는 응력 박막(704)으로 채워질 수 있다. 이때, 응력 박막(704)이 층간절연막으로 사용될 수 있다.
여기서, 제1 및 제2 메모리 셀(MC1, MC2)은 각각 메모리 요소와 스위칭 요소를 포함할 수 있다. 메모리 요소는 저항층을 포함한다. 중요하게 저항층은 응력을 갖는다. 이에 의해 저항층은 캐리어 이동도가 증대된다. 저항층에 응력을 가하는 방법은 그 저항층에 인접하여 응력 박막(704)을 형성하는 것에 의해 달성될 수 있다. 한편, 도 7에 도시된 것과 다르게 응력 박막은 배선 간 공간중에서 어느 일부분에만 배치되어 저항층에만 응력을 가하는 배치를 가질 수 있다.
전술한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
W1 : 제1 배선 W2 : 제2 배선
W3 : 제3 배선 MC1 : 제1 메모리 셀
MC2 : 제2 메모리 셀 704 : 응력 박막
W3 : 제3 배선 MC1 : 제1 메모리 셀
MC2 : 제2 메모리 셀 704 : 응력 박막
Claims (24)
- 제1전극 및 제2전극과, 상기 제1 및 제2 전극 사이에 형성되는 저항층을 구비하는 메모리 셀 - 여기서, 상기 저항층은 금속 산화물을 포함하고, 상기 금속 산화물 내의 산소 이온 또는 산소 공공의 이동에 의하여 상기 저항층의 저항 변화가 수행됨. - ; 및
상기 저항층에 인접하여 형성되고, 상기 저항층에 응력을 가하여 상기 산소 이온 또는 상기 산소 공공의 이동도를 증가시키는 응력 박막을 포함하는 비휘발성 메모리 장치.
- 제1항에 있어서,
상기 응력 박막은 압축 응력을 갖고, 상기 저항층을 인장 응력을 갖는 비휘발성 메모리 장치.
- 제1항에 있어서,
상기 응력 박막은 인장 응력을 갖고, 상기 저항층을 압축 응력을 갖는 비휘발성 메모리 장치.
- 제1항에 있어서,
상기 응력 박막과 상기 저항층 사이에 개재된 절연막을 더 포함하는 비휘발성 메모리 장치.
- ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈제4항에 있어서,
상기 응력 박막은 Ar+ 이온이 주입된 실리콘 박막이고, 상기 절연막은 산화막 또는 질화막인 비휘발성 메모리 장치.
- ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈제4항에 있어서,
상기 응력박막은 Ti+ 이온이 주입된 실리콘 박막이고, 상기 절연막은 산화막 또는 질화막인 비휘발성 메모리 장치.
- 제1항에 있어서,
상기 응력 박막은,
증착된 실리콘막을 산화시켜 형성된 실리콘산화막인 비휘발성 메모리 장치.
- ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈제7항에 있어서,
상기 실리콘산화막은 증착과 산화를 하나의 사이클로하여 복수개의 사이클로 형성된 적층 구조를 갖는 비휘발성 메모리 장치.
- 제1항에 있어서,
상기 응력 박막은,
증착된 실리콘막을 질화시켜 형성된 실리콘질화막인 비휘발성 메모리 장치.
- ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈제9항에 있어서,
상기 실리콘질화막은 증착과 질화를 하나의 사이클로하여 복수개의 사이클로 형성된 적층 구조를 갖는 비휘발성 메모리 장치.
- ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈제1항에 있어서,
상기 메모리 셀은,
상기 제1전극의 하부 또는 상기 제2전극의 상부에 형성되는 스위칭 요소를 더 포함하는 비휘발성 메모리 장치.
- 서로 평행하게 배열된 복수의 제1배선;
상기 제1배선과 교차하고, 서로 평행하게 배열된 복수의 제2배선;
상기 제1 및 제2 배선의 교차점 각각에 구비된 메모리 셀을 포함하고,
상기 메모리 셀은 제1 및 제2전극과, 상기 제1 및 제2 전극 사이에 형성되는 저항층 - 여기서, 상기 저항층은 금속 산화물을 포함하고, 상기 금속 산화물 내의 산소 이온 또는 산소 공공의 이동에 의하여 상기 저항층의 저항 변화가 수행됨. - 을 구비하며,
상기 저항층에 인접하여 형성되고, 상기 저항층에 응력을 가하여 상기 산소 이온 또는 상기 산소 공공의 이동도를 증가시키는 응력박막을 더 포함하는 비휘발성 메모리 장치.
- ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈제12항에 있어서,
상기 응력 박막은 압축 응력을 갖고, 상기 저항층을 인장 응력을 갖는 비휘발성 메모리 장치.
- ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈제12항에 있어서,
상기 응력 박막은 인장 응력을 갖고, 상기 저항층을 압축 응력을 갖는 비휘발성 메모리 장치.
- ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈제12항에 있어서,
상기 응력 박막과 상기 저항층 사이에 개재된 절연막을 더 포함하는 비휘발성 메모리 장치.
- ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈제15항에 있어서,
상기 응력 박막은 Ar+ 이온이 주입된 실리콘 박막이고, 상기 절연막은 산화막 또는 질화막인 비휘발성 메모리 장치.
- ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈제16항에 있어서,
상기 응력 박막은 Ti+ 이온이 주입된 실리콘 박막이고, 상기 절연막은 산화막 또는 질화막인 비휘발성 메모리 장치.
- ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈제12항에 있어서,
상기 응력 박막은,
증착된 실리콘막을 산화시켜 형성된 실리콘산화막인 비휘발성 메모리 장치.
- ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈제18항에 있어서,
상기 실리콘산화막은 증착과 산화를 하나의 사이클로하여 복수개의 사이클로 형성된 적층 구조를 갖는 비휘발성 메모리 장치.
- ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈제12항에 있어서,
상기 응력 박막은,
증착된 실리콘막을 질화시켜 형성된 실리콘질화막인 비휘발성 메모리 장치.
- ◈청구항 21은(는) 설정등록료 납부시 포기되었습니다.◈제20항에 있어서,
상기 실리콘질화막은 증착과 질화를 하나의 사이클로하여 복수개의 사이클로 형성된 적층 구조를 갖는 비휘발성 메모리 장치.
- ◈청구항 22은(는) 설정등록료 납부시 포기되었습니다.◈제12항에 있어서,
상기 메모리 셀은,
상기 제1전극의 하부 또는 상기 제2전극의 상부에 형성되는 스위칭 요소를 더 포함하는 비휘발성 메모리 장치.
- ◈청구항 23은(는) 설정등록료 납부시 포기되었습니다.◈제12항에 있어서,
상기 메모리 셀은 제1 메모리 셀이고,
상기 제2배선 상에 상기 제2배선과 교차하도록 형성된 제3배선;
상기 제2배선 및 제3 배선의 교차점에 각각 구비된 제2 메모리 셀을 더 포함하는 비휘발성 메모리 장치.
- ◈청구항 24은(는) 설정등록료 납부시 포기되었습니다.◈제23항에 있어서,
상기 제2 메모리 셀은 저항변화 특성을 갖는 제2저항층을 구비하고,
상기 제2저항층에 인접하여 형성되고 상기 제2 저항층에 응력을 가하는 제2 응력 박막을 더 포함하는 비휘발성 메모리 장치.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120050242A KR102022554B1 (ko) | 2012-05-11 | 2012-05-11 | 비휘발성 메모리 장치 |
| US13/595,324 US9166162B2 (en) | 2012-05-11 | 2012-08-27 | Resistive memory device |
| US14/692,432 US9172031B2 (en) | 2012-05-11 | 2015-04-21 | Resistive memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120050242A KR102022554B1 (ko) | 2012-05-11 | 2012-05-11 | 비휘발성 메모리 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130126268A KR20130126268A (ko) | 2013-11-20 |
| KR102022554B1 true KR102022554B1 (ko) | 2019-09-18 |
Family
ID=49547942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120050242A KR102022554B1 (ko) | 2012-05-11 | 2012-05-11 | 비휘발성 메모리 장치 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9166162B2 (ko) |
| KR (1) | KR102022554B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9911788B2 (en) | 2014-05-05 | 2018-03-06 | Hewlett Packard Enterprise Development Lp | Selectors with oxide-based layers |
| KR102511693B1 (ko) * | 2016-03-22 | 2023-03-20 | 삼성전자주식회사 | 반도체 메모리 소자 및 이의 제조 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060087921A1 (en) | 2004-10-21 | 2006-04-27 | Tomio Iwasaki | Phase change memory |
| US20100073997A1 (en) | 2008-09-19 | 2010-03-25 | International Business Machines Corporation | Piezo-driven non-volatile memory cell with hysteretic resistance |
| KR101019986B1 (ko) * | 2008-10-10 | 2011-03-09 | 주식회사 하이닉스반도체 | 성장 방식에 의해 형성되는 콘택 구조를 절연시키는 절연막을 포함하는 상변화 메모리 소자, 이를 포함하는 반도체 소자, 및 그들의 제조방법 |
| US20110161605A1 (en) | 2009-12-24 | 2011-06-30 | Samsung Electronics Co., Ltd. | Memory devices and methods of operating the same |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006049834A1 (en) | 2004-10-29 | 2006-05-11 | Advanced Micro Devices, Inc. | A semiconductor device including semiconductor regions having differently strained channel regions and a method of manufacturing the same |
| JP2009043905A (ja) * | 2007-08-08 | 2009-02-26 | Hitachi Ltd | 半導体装置 |
| KR100945790B1 (ko) * | 2008-02-15 | 2010-03-08 | 주식회사 하이닉스반도체 | 상변화 메모리 소자 및 그 제조 방법 |
| KR20090097362A (ko) * | 2008-03-11 | 2009-09-16 | 삼성전자주식회사 | 저항 메모리 소자 및 그 형성 방법 |
| KR20100078808A (ko) * | 2008-12-30 | 2010-07-08 | 삼성전자주식회사 | 저항성 메모리소자 |
| KR101744758B1 (ko) * | 2010-08-31 | 2017-06-09 | 삼성전자 주식회사 | 비휘발성 메모리요소 및 이를 포함하는 메모리소자 |
| US8559217B2 (en) * | 2010-12-10 | 2013-10-15 | International Business Machines Corporation | Phase change material cell with stress inducer liner |
| US8704320B2 (en) | 2011-09-12 | 2014-04-22 | Qualcomm Incorporated | Strain induced reduction of switching current in spin-transfer torque switching devices |
-
2012
- 2012-05-11 KR KR1020120050242A patent/KR102022554B1/ko active IP Right Grant
- 2012-08-27 US US13/595,324 patent/US9166162B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060087921A1 (en) | 2004-10-21 | 2006-04-27 | Tomio Iwasaki | Phase change memory |
| KR100709235B1 (ko) * | 2004-10-21 | 2007-04-19 | 가부시키가이샤 히타치세이사쿠쇼 | 상변화 메모리 |
| US20100073997A1 (en) | 2008-09-19 | 2010-03-25 | International Business Machines Corporation | Piezo-driven non-volatile memory cell with hysteretic resistance |
| KR101019986B1 (ko) * | 2008-10-10 | 2011-03-09 | 주식회사 하이닉스반도체 | 성장 방식에 의해 형성되는 콘택 구조를 절연시키는 절연막을 포함하는 상변화 메모리 소자, 이를 포함하는 반도체 소자, 및 그들의 제조방법 |
| US20110161605A1 (en) | 2009-12-24 | 2011-06-30 | Samsung Electronics Co., Ltd. | Memory devices and methods of operating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US20130299770A1 (en) | 2013-11-14 |
| KR20130126268A (ko) | 2013-11-20 |
| US9166162B2 (en) | 2015-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101744758B1 (ko) | 비휘발성 메모리요소 및 이를 포함하는 메모리소자 | |
| KR101957897B1 (ko) | 가변 저항 메모리 장치 및 그 제조 방법 | |
| KR102275540B1 (ko) | 가변 저항 메모리 소자 | |
| JP4929332B2 (ja) | 電子部品の製造方法 | |
| KR102527408B1 (ko) | 스위칭 소자 및 저항 변화 메모리 장치의 제조 방법 | |
| KR101526926B1 (ko) | 저항 메모리 소자 및 그 제조 방법 | |
| KR101218097B1 (ko) | 반도체 메모리 장치 및 그 제조방법 | |
| KR20120021539A (ko) | 비휘발성 메모리요소 및 이를 포함하는 메모리소자 | |
| KR102225782B1 (ko) | 가변 저항 메모리 장치 및 그 제조 방법 | |
| US20200373355A1 (en) | Three-dimensional nand memory device containing two terminal selector and methods of using and making thereof | |
| KR20130052371A (ko) | 비휘발성 메모리요소 및 이를 포함하는 메모리소자 | |
| KR20100083402A (ko) | 저항 메모리 장치 및 그 제조방법 | |
| US8399874B2 (en) | Vertical nonvolatile memory device including a selective diode | |
| CN103515529B (zh) | 高密度应用的互补式电阻开关随机存取存储器的结构和方法 | |
| KR20120010050A (ko) | 비휘발성 메모리요소 및 이를 포함하는 메모리소자 | |
| KR20120139082A (ko) | 멀티비트 메모리요소, 이를 포함하는 메모리소자 및 이들의 제조방법 | |
| US20130168628A1 (en) | Variable resistance memory device and method for fabricating the same | |
| CN106910743A (zh) | 三维非易失性存储器件及其制造方法 | |
| KR20120079953A (ko) | 스위칭소자 및 이를 구비한 반도체 메모리 장치 | |
| KR20130126325A (ko) | 가변 저항 메모리 장치 및 그 제조 방법 | |
| CN108123033A (zh) | 阻变随机存储器存储单元及其制作方法、电子装置 | |
| US9035275B2 (en) | Three dimensional memory array adjacent to trench sidewalls | |
| KR102022554B1 (ko) | 비휘발성 메모리 장치 | |
| KR102474303B1 (ko) | 스위칭 소자, 저항 변화 메모리 장치, 스위칭 소자의 제조 방법, 및 저항 변화 메모리 장치의 제조 방법 | |
| US20170338409A1 (en) | Switching element, resistive memory device including switching element, and methods of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |