JP3995167B2 - 相変化型メモリ - Google Patents
相変化型メモリ Download PDFInfo
- Publication number
- JP3995167B2 JP3995167B2 JP2005515008A JP2005515008A JP3995167B2 JP 3995167 B2 JP3995167 B2 JP 3995167B2 JP 2005515008 A JP2005515008 A JP 2005515008A JP 2005515008 A JP2005515008 A JP 2005515008A JP 3995167 B2 JP3995167 B2 JP 3995167B2
- Authority
- JP
- Japan
- Prior art keywords
- memory element
- phase change
- state
- pulse
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000015654 memory Effects 0.000 title claims description 117
- 230000008859 change Effects 0.000 title claims description 69
- 238000001514 detection method Methods 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 20
- 230000000630 rising effect Effects 0.000 claims description 17
- 230000008569 process Effects 0.000 claims description 14
- 230000004044 response Effects 0.000 claims description 5
- 239000012071 phase Substances 0.000 description 47
- 239000000463 material Substances 0.000 description 35
- 229910052798 chalcogen Inorganic materials 0.000 description 9
- 150000001787 chalcogens Chemical class 0.000 description 9
- 239000012782 phase change material Substances 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 229910052792 caesium Inorganic materials 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 229910052738 indium Inorganic materials 0.000 description 5
- 229910052740 iodine Inorganic materials 0.000 description 5
- 229910052749 magnesium Inorganic materials 0.000 description 5
- 229910052748 manganese Inorganic materials 0.000 description 5
- 238000002844 melting Methods 0.000 description 5
- 230000008018 melting Effects 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 229910052702 rhenium Inorganic materials 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 229910052708 sodium Inorganic materials 0.000 description 5
- 229910052717 sulfur Inorganic materials 0.000 description 5
- 229910052715 tantalum Inorganic materials 0.000 description 5
- 229910052718 tin Inorganic materials 0.000 description 5
- 229910052785 arsenic Inorganic materials 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000000654 additive Substances 0.000 description 3
- 230000000996 additive effect Effects 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 238000012790 confirmation Methods 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 229910052745 lead Inorganic materials 0.000 description 2
- 229910052753 mercury Inorganic materials 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 229910052797 bismuth Inorganic materials 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0076—Write operation performed depending on read result
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/79—Array wherein the access device being a transistor
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
Description
本発明は、相変化材料を記録媒体に用いた相変化型メモリに関する。
近年、高度情報化社会が進むに伴い、大容量のメモリデバイスに関する需要は増大の一途をたどり、高集積化及び高速化が要求されている。さらに、携帯電話等への用途拡大に対応して消費電力を抑えることも重要視されている。
従来のメモリとしては、揮発性メモリとしてはＤＲＡＭ、ＳＲＡＭといったメモリが用いられており、高速の情報読取り及び書込みが可能であるが、電源がＯＦＦされると記憶された情報が消失してしまう欠点がある。また、不揮発性メモリとしてはフラッシュメモリ、ＦＲＡＭといったメモリが用いられており、電源ＯＦＦ時でも記憶された情報が保持されるが、読取り及び書込み速度が遅いという欠点がある。
こうしたメモリのほかに、相変化材料を記録媒体に用いた相変化型メモリが挙げられる。相変化材料には、いわゆるカルコゲン系材料を主成分とした合金が使用され、低い伝導性（高抵抗）の非晶質状態の抵抗値と、高い伝導性（低抵抗）の結晶状態の抵抗値には大きな差が存在するため、それぞれの状態（抵抗値）に例えば論理値の「０」と「１」を割り当てて、メモリ素子として使用することができる。そして、こうした相変化は、記録媒体を加熱して生じさせることができ、電源ＯＦＦ時でも相状態は維持されるため記憶された情報が消失することはない。また、相変化メモリは、相変化材料を薄膜化した場合でも相変化に伴う変形はほとんどなく、メモリ構造も単純化でき、抵抗値の変化が大きいため相変化を検知するのが容易である。したがって、高集積化可能な不揮発性メモリとして期待されているものの１つである。
相変化型メモリでは、記録媒体に通電して抵抗値を検出し記憶された情報の読取りを行っている。例えば、特許文献１では、相変化材料を記録媒体として用い、この記録媒体に電流パルスを印加することで記録媒体の温度を上昇させて結晶相と非晶質相との間で可逆的な相変化を起こすようにして情報を書込み、書き込んだ情報を読み出す場合には記録媒体に通電して抵抗測定器により抵抗値を測定して記録された情報を判定する点が記載されている。
上述した従来の相変化型メモリの読取方法では、記録媒体に通電し抵抗値を測定して判定するため読取速度の高速化を図ることが困難で、通電するため消費電力が大きくなる。また、書込み方法についても加熱させるための通電が必要となるため消費電力が大きく、そのため書き込まれた情報を読み出して書き込むべき情報と異なる場合に書き込み処理を行うことも考えられるが、処理時間がかかるようになってしまう。
特開２００２−２０３３９２号公報
本発明は、従来技術においてこうした課題があることに鑑み、メモリ素子に記憶された情報の高速の読取処理を可能にするとともに書換処理を効率化して消費電力を低減することができる相変化型メモリを提供することを目的とする。
本発明は、次の特徴を有するものである。
（１）相変化型記録媒体の相状態の違いにより情報を記憶するメモリ素子と、参照メモリ素子と、前記メモリ素子及び前記参照メモリ素子に所定の電気パルスを印加するパルス印加回路と、印加された前記電気パルスに応答して前記メモリ素子及び前記参照メモリ素子に発生する電圧を検知する検知回路と、前記検知回路が検知した両メモリ素子の立ち上がり時又は立下り時の電圧変化を比較して前記メモリ素子に記憶された情報を読み出す読取制御回路とを、備えていることを特徴とする、相変化型メモリ。
（２）参照メモリ素子の抵抗値が、情報を記憶するメモリ素子のセット状態である高抵抗値と、リセット状態である低抵抗値との間の値に設定されている、上記（１）記載の相変化型メモリ。
（３）読取制御回路が、検知回路によって検知された両メモリ素子の立ち上がり時の電圧変化を比較して前記メモリ素子に記憶された情報を読み出すものである、上記（１）または（２）記載の相変化型メモリ。
（４）相変化型記録媒体の相状態の違いにより情報を記憶するメモリ素子と、
該メモリ素子に記録を書き換えるための電気パルスを印加するパルス印加回路と、
印加された前記記録を書き換えるための電気パルスに応答して前記メモリ素子に発生する電圧を検知する検知回路と、
前記検知回路が検知した立ち上がり時の電圧変化に基づいて前記メモリ素子に記憶された情報を判定し該情報と書き込むべき情報とが一致する場合には書換処理を停止する書換制御回路とを、
備えていることを特徴とする相変化型メモリ。
（１）相変化型記録媒体の相状態の違いにより情報を記憶するメモリ素子と、参照メモリ素子と、前記メモリ素子及び前記参照メモリ素子に所定の電気パルスを印加するパルス印加回路と、印加された前記電気パルスに応答して前記メモリ素子及び前記参照メモリ素子に発生する電圧を検知する検知回路と、前記検知回路が検知した両メモリ素子の立ち上がり時又は立下り時の電圧変化を比較して前記メモリ素子に記憶された情報を読み出す読取制御回路とを、備えていることを特徴とする、相変化型メモリ。
（２）参照メモリ素子の抵抗値が、情報を記憶するメモリ素子のセット状態である高抵抗値と、リセット状態である低抵抗値との間の値に設定されている、上記（１）記載の相変化型メモリ。
（３）読取制御回路が、検知回路によって検知された両メモリ素子の立ち上がり時の電圧変化を比較して前記メモリ素子に記憶された情報を読み出すものである、上記（１）または（２）記載の相変化型メモリ。
（４）相変化型記録媒体の相状態の違いにより情報を記憶するメモリ素子と、
該メモリ素子に記録を書き換えるための電気パルスを印加するパルス印加回路と、
印加された前記記録を書き換えるための電気パルスに応答して前記メモリ素子に発生する電圧を検知する検知回路と、
前記検知回路が検知した立ち上がり時の電圧変化に基づいて前記メモリ素子に記憶された情報を判定し該情報と書き込むべき情報とが一致する場合には書換処理を停止する書換制御回路とを、
備えていることを特徴とする相変化型メモリ。
本発明は、上記のような構成を有することで、メモリ素子に印加された電気パルスによりメモリ素子に発生する電圧の立ち上がり時又は立下り時の電圧変化に基づいて読取制御を行うので、極めて短時間にメモリ素子に記憶された情報を読取ることができ、読取速度が高速化されるとともに通電に要する時間が短時間で済むので消費電力を抑えることが可能となる。
すなわち、相変化材料を記録媒体として用いた場合、電気パルスを印加すると相状態により立ち上がり時又は立下り時の電圧変化に大きな相違が生じる。例えば、相変化材料として上述したカルコゲン系材料を主成分とした合金を用いた場合結晶相と非晶質相とでは抵抗値が大きく異なるが、この抵抗値の相違が立ち上がり時又は立下り時の電圧変化に明瞭に現れてくる。
以下、本発明を添付図面に示す実施形態に基づいて詳しく説明する。なお、以下に説明する実施形態は、本発明を実施するにあたって好ましい具体例であるから、技術的に種々の限定がなされているが、本発明は、以下の説明において特に本発明を限定する旨明記されていない限り、これらの形態に限定されるものではない。
図４は、本発明の上記（１）に係る実施形態に関する回路構成を示している。１はワードライン、２はビットラインを示し、図示されていないがそれぞれ複数本配列されており、マトリクス状になっている。ワードライン１及びビットライン２の各交点には、選択用トランジスタ１０及びメモリ素子４がそれぞれ配置されている。
選択用トランジスタ１０のゲートはワードライン１に接続され、ドレインはビットライン２に接続されており、ソースはメモリ素子４の一方の電極に接続されている。メモリ素子４は、図１に示すように１対の電極にカルコゲン系材料からなる相変化型記録媒体を挟んで構成されており、他方の電極は定電圧源３に接続されている。ビットライン２は、メモリ素子４の読取用及び書換用の電気パルスを印加するスイッチ回路６に接続されている。スイッチ回路６は、書き込みスイッチ７、消去スイッチ８及び読み出しスイッチ９から構成される。
こうした回路構成は、既存の２値情報記録用のスイッチ回路構成と同様のものである。また、接地電位と定電圧源３の電位を逆に設定することもできる。
こうした回路構成は、既存の２値情報記録用のスイッチ回路構成と同様のものである。また、接地電位と定電圧源３の電位を逆に設定することもできる。
書き込みスイッチ７がオンになると、セットパルスを印加することができ、上述したように高抵抗状態から低抵抗状態へ遷移させることができる。
また、消去スイッチ８がオンになると、リセットパルスを印加することができ、上述したように低抵抗状態から高抵抗状態へ遷移させることができる。
選択中のメモリ素子４の抵抗値は、読み出しスイッチ９をオンにしてメモリ素子４に発生する電圧が検知回路５で検知される。
読取制御回路１１は、ワードライン１に信号を入力して選択用トランジスタ１０をオンにし、スイッチ回路６に信号を送信して読み出しスイッチ９を所定時間オンにすることで電気パルスをメモリ素子４に与える。その際にメモリ素子４に発生する電圧をビットライン２に接続した検知回路５により検知する。
読取制御回路１１は、読み出しスイッチ９がオンになった時点から所定時間（２ナノ秒程度）経過後の立ち上がり時の電圧値を検知回路５からの検知信号から求めて、その電圧値が基準電圧よりも大きい場合は、メモリ素子４に記憶された情報は低抵抗状態に対応する情報であるとして該当する情報を出力する。
逆に、電圧値が基準電圧よりも小さい場合には、高抵抗状態に対応する情報を出力する。
また、消去スイッチ８がオンになると、リセットパルスを印加することができ、上述したように低抵抗状態から高抵抗状態へ遷移させることができる。
選択中のメモリ素子４の抵抗値は、読み出しスイッチ９をオンにしてメモリ素子４に発生する電圧が検知回路５で検知される。
読取制御回路１１は、ワードライン１に信号を入力して選択用トランジスタ１０をオンにし、スイッチ回路６に信号を送信して読み出しスイッチ９を所定時間オンにすることで電気パルスをメモリ素子４に与える。その際にメモリ素子４に発生する電圧をビットライン２に接続した検知回路５により検知する。
読取制御回路１１は、読み出しスイッチ９がオンになった時点から所定時間（２ナノ秒程度）経過後の立ち上がり時の電圧値を検知回路５からの検知信号から求めて、その電圧値が基準電圧よりも大きい場合は、メモリ素子４に記憶された情報は低抵抗状態に対応する情報であるとして該当する情報を出力する。
逆に、電圧値が基準電圧よりも小さい場合には、高抵抗状態に対応する情報を出力する。
図１は、カルコゲン系材料を用いた記録媒体３の両側に上部電極２及び下部電極４を形成したメモリ素子にパルス発生器１により電気パルスを印加する回路図を示している。この場合、電気パルスを印加すると、配線部分の容量（キャパシタンス）の影響が生じるため、図１（ｂ）の等価回路に示すように、メモリ素子の抵抗Ｒ及び配線容量Ｃが接続された状態となる。電気パルスを印加されたメモリ素子に発生する電圧は、立ち上がり時にＣＲ時定数により図２のように変化する。
図２では、配線容量Ｃを１．０ｐＦとして、記録材料の抵抗Ｒを低抵抗状態で１ｋΩ、高抵抗状態で１００ｋΩと設定してシミュレーションした結果である。なお、縦軸にはＶ／Ｖｄ（Ｖ；メモリ素子に発生する電圧、Ｖｄ；供給される電気パルスの電圧）をとり、横軸には時間（ｎｓ；ナノ秒）をとっている。
メモリ素子が低抵抗状態にある場合には電圧は急速に上昇しながら立ち上がっているが、それに比べて高抵抗状態にある場合には電圧は徐々に上昇しながら立ち上がっており、両者の間には明瞭な相違が認められる。
このように立ち上がり時の電圧変化が記録媒体の相状態で大きく異なっているため、立ち上がり時の電圧変化を検知すれば極めて短い時間内に記録材料の相状態（すなわち記憶された情報）を読み取ることができるようになる。
以上の例では、立ち上がり時の電圧変化について説明したが、立下り時においても電圧変化にこのような大きな違いが生じることから、立下り時の電圧変化を検知しても同様に極めて短い時間内に記憶された情報を読み取ることが可能である。
本発明でいう立ち上がり時とは、該記録媒体の材料、メモリ素子の構造、印加されるパルスの仕様等によって異なるが、実用的には、パルスを印加した時点から１０−７秒まで、特に１０−８秒までが好ましい期間である。
本発明でいう立ち上がり時とは、該記録媒体の材料、メモリ素子の構造、印加されるパルスの仕様等によって異なるが、実用的には、パルスを印加した時点から１０−７秒まで、特に１０−８秒までが好ましい期間である。
また、立下り時も、該記録媒体の材料、メモリ素子の構造、印加されるパルスの仕様等によって異なるが、実用的には、パルスの印加が終了した時点から１０−７秒まで、特に１０−８秒までが好ましい期間である。
立ち上がり時又は立下り時の電圧変化を調べるために、該記録媒体に印加すべき電気パルスは、該記録媒体の材料及びメモリ素子の構造等によって異なるので限定はされないが、汎用的な範囲の一例を挙げると、該パルス電圧としては、０．０１〜０．５（Ｖ）、好ましくは０．０１〜０．１（Ｖ）が例示され、パルス幅としては１０−９秒〜１０−７秒、好ましくは、１０−９秒〜１０−８秒が例示される。
また、詳細な素子構成については後述するが、本発明の上記（４）に係る実施形態では、記録媒体の書き換えを行う際に、その記録媒体が既に書き換えられているかどうかを先に確認し、無駄な二重の書き換えを省略することを提案している。セット状態の記録媒体にセットパルスを加えることは、記録媒体の状態を何も変えることがなく、書き換えパルスのエネルギーと印加時間が無駄になるからである。
そして本発明では、記録媒体が既に書き換えられているかどうかの事前の確認を、確認専用のパルス（リードパルス）を用いず、書き換え用のパルス（セットパルス、リセットパルス）自体を用い、その立上がり時間（または立下り時間）に基づいて行なうことを提案している。
書き換えパルスを記録媒体に印加すると、記録媒体が既にセット状態であれば早く電圧が上昇する。逆に記録媒体がリセット状態であれば電圧の上昇は遅くなる。本発明では、この違いを検出して、記録媒体が既に書き換えられているかどうかの事前の確認し、書き換えを継続するかどうかを決定する。
より具体的には、セット状態の記録媒体にセットパルスを印加すると、試料電圧はすぐに立上がる。そこでパルス印加直後の電圧値を検出し、電圧がすぐに上がっていることから記録媒体がセット状態であると判断して、セットパルスの印加を中止する。
セットパルス幅を約１００ｎsecとすると、記録媒体の電圧の検出に１０ｎsec必要だったとし、その後パルス印加を中止するために１０ｎsec必要だとしても、８０ｎsec（＝１００ｎsec−１０ｎsec−１０ｎsec）のパルスエネルギーと時間が省略できる。これは、本来無駄に印加していたエネルギーとその印加時間を、８０％省略できることになる。
記録媒体の書き換えが可能なパルスであって、かつ、書き換えをすべきかどうかの事前確認にも利用可能な書き換えパルスの電圧、パルスは、記録媒体の材料及びメモリ素子の構造等によって異なるので限定はされないが、汎用的な範囲の一例を挙げると次のとおりである。
セット動作の場合のセットパルス電圧としては、０．１〜１０（Ｖ）、好ましくは１〜３（Ｖ）が例示され、パルス幅としては１０−９秒〜１０−３秒、好ましくは、５×１０−８秒〜１×１０−６秒が例示される。
また、リセット動作の場合には、パルス電圧としては、１〜１５（Ｖ）、好ましくは１〜７（Ｖ）が例示され、パルス幅としては１０−１０秒〜１０−２秒、好ましくは、１０−９秒〜１０−６秒が例示される。
また、リセット動作の場合には、パルス電圧としては、１〜１５（Ｖ）、好ましくは１〜７（Ｖ）が例示され、パルス幅としては１０−１０秒〜１０−２秒、好ましくは、１０−９秒〜１０−６秒が例示される。
電圧の変化による判定の具体的な方法は、種々挙げられ、限定はされないが、主な方法としては、立ち上がり時の期間、立下り時の期間共に、次の方法が例示される。
１．期間の最後の電圧値を、単純に設定基準値と比べる。
２．期間全体の電圧値の変化グラフを積分して設定基準と比べる。この場合、期間全体にわたって変化する電圧をキャパシタに印加し、それによって充電された電荷の値を設定基準と比べる方法が簡便である。
３．期間全体の電圧値の平均をとって設定基準と比べる。
４．期間の最初と最後の電圧値の差と、設定基準とを比べる。
１．期間の最後の電圧値を、単純に設定基準値と比べる。
２．期間全体の電圧値の変化グラフを積分して設定基準と比べる。この場合、期間全体にわたって変化する電圧をキャパシタに印加し、それによって充電された電荷の値を設定基準と比べる方法が簡便である。
３．期間全体の電圧値の平均をとって設定基準と比べる。
４．期間の最初と最後の電圧値の差と、設定基準とを比べる。
図５は、図４の変形例として、本発明の上記（１）に係る実施形態に関する回路構成を示している。メモリ素子のほかに参照メモリ素子を設けた態様を示す図を示している。この例では、情報を記憶するメモリ素子４以外に参照抵抗値Ｒｆを有する抵抗素子１２を備えている。
参照抵抗値Ｒｆは、図３に示すように、メモリ素子４の高抵抗状態及び低抵抗状態の中間の値に設定されている。読取制御回路１１は、メモリ素子４とともに抵抗素子１２にも電気パルスを与えるようにスイッチ回路６を制御し、検知回路５は、メモリ素子４及び抵抗素子１２に発生する電圧を検知する。そして、読取制御回路１１は、所定時間経過後のメモリ素子４及び抵抗素子１２の立ち上がり時の電圧値を検知回路５の検知信号から求めて、両者を比較してその大小によりメモリ素子４に記憶された情報を判定する。すなわち、メモリ素子４の電圧値が大きい場合には低抵抗状態に対応する情報が記憶されているとし、逆の場合には高抵抗状態に対応する情報が記憶されていると判定する。
上記のように、メモリ素子のほかに参照メモリ素子を設けて、両者のメモリ素子の立ち上がり時又は立下り時の電圧変化を比較することで、メモリ素子に記憶された情報を確実に読み取ることができる。
例えば、上記のカルコゲン系材料を用いた記録媒体３のように抵抗値が相状態により大きく異なるような場合には、高抵抗状態１００ｋΩと低抵抗状態１ｋΩとの間の抵抗値１０ｋΩを参照メモリ素子に与えておけば、図３に示すように参照メモリ素子の電圧変化は、高抵抗状態の電圧変化と低抵抗状態の電圧変化との間の中間的な変化をするようになるため、メモリ素子の電圧変化を参照メモリ素子の電圧変化と比較すれば、参照メモリ素子よりも急速に上昇する場合は低抵抗状態、徐々に上昇する場合には高抵抗状態と判定することができ、確実に読み取ることができる。
例えば、上記のカルコゲン系材料を用いた記録媒体３のように抵抗値が相状態により大きく異なるような場合には、高抵抗状態１００ｋΩと低抵抗状態１ｋΩとの間の抵抗値１０ｋΩを参照メモリ素子に与えておけば、図３に示すように参照メモリ素子の電圧変化は、高抵抗状態の電圧変化と低抵抗状態の電圧変化との間の中間的な変化をするようになるため、メモリ素子の電圧変化を参照メモリ素子の電圧変化と比較すれば、参照メモリ素子よりも急速に上昇する場合は低抵抗状態、徐々に上昇する場合には高抵抗状態と判定することができ、確実に読み取ることができる。
参照メモリ素子は、読み取るべきメモリ素子と同様のメモリ素子であってもよいし、抵抗素子などであってもよく、いずれの態様でも、その抵抗値は、セット状態の抵抗値と、リセット状態の抵抗値との間にあるものとする。
参照メモリ素子のより具体的な態様としては、次のものが例示される。
（ａ）セット状態（低抵抗）の素子を複数個直列接続して、抵抗値をセット状態の抵抗より高くしたもの。または、リセット状態の素子を複数個並列にしたもの。
（ｂ）セット状態とリセット状態の中間的な状態にした素子。
（ａ）セット状態（低抵抗）の素子を複数個直列接続して、抵抗値をセット状態の抵抗より高くしたもの。または、リセット状態の素子を複数個並列にしたもの。
（ｂ）セット状態とリセット状態の中間的な状態にした素子。
例えば、説明のために、セット状態（結晶状態、低抵抗状態）の抵抗値を１００Ω、リセット状態（非晶質状態、高抵抗状態）の抵抗値を１００ｋとする。参照抵抗（Ｒｒｅｆ）は、例えば、１〜３ｋΩなど、セット状態の抵抗値とリセット状態の抵抗値との間にある必要がある（即ち、１００Ω＜Ｒｒｅｆ＜１００ｋΩ）。よって、セット状態（低抵抗）の素子を２個直列にした物（＝２００Ω）や１０個直列にした物（＝１ｋΩ）などが好ましい態様となる。参照抵抗値が、セット状態の抵抗値やリセット状態の抵抗値に近い場合（例えば、１１０Ωや９９ｋΩなど）、比較が困難になるので、避けることが好ましい。また参照メモリ素子の材料は、読み取るべきメモリ素子と同じ材料とする方が、温度特性が同じであるために、好ましい場合がある。
立ち上がり時又は立下り時の電圧変化を調べるために、該記録媒体に印加すべき電気パルスは、上記（１）の態様の場合と同様である。
電圧変化を判定する場合には、例えば、メモリ素子に発生した電圧の発生時点から所定時間（数ナノ秒、例えば、１ナノ秒〜３ナノ秒）経過後に検知した電圧値に基づいて判定すればよい。抵抗値を読み取る場合では定常状態になってから抵抗値を測定するため４〜５ナノ秒かかるが、図２の場合では、２ナノ秒程度の短時間で判定可能で、約２倍の読取速度を実現することができる。
電圧変化を判定する場合には、例えば、メモリ素子に発生した電圧の発生時点から所定時間（数ナノ秒、例えば、１ナノ秒〜３ナノ秒）経過後に検知した電圧値に基づいて判定すればよい。抵抗値を読み取る場合では定常状態になってから抵抗値を測定するため４〜５ナノ秒かかるが、図２の場合では、２ナノ秒程度の短時間で判定可能で、約２倍の読取速度を実現することができる。
図６は、本発明の上記（４）に係る実施形態に関する回路構成として、メモリ素子４の書換処理を行う場合の回路構成を示している。この例では、書換制御回路１３は、スイッチ回路６の書き込みスイッチ７又は消去スイッチ８を制御して書換え用の電気パルスをメモリ素子４に与えて書換制御を行う。
ビットライン２には、図４の場合と同様に検知回路５が接続されており、その検知信号は書換制御回路１３に送信される。書換処理を行う場合に、書換制御回路１３は、ワードライン１に信号を入力して選択用トランジスタ１０をオンにして、書き込むべき情報に応じて書き込みスイッチ７又は消去スイッチ８をオンにするようにスイッチ回路６に制御信号を送信する。書き込みスイッチ７又は消去スイッチ８をオンにすると、電気パルスがメモリ素子４に与えられて電圧が発生し、その電圧が検知回路５により検知されて書換制御回路１３に送信される。書換制御回路１３は、書き込みスイッチ７又は消去スイッチ８がオンになった時点から所定時間（２ナノ秒程度）経過後の電圧を検知回路５の検知信号から求めて、図４の場合と同様に基準電圧と比較し、その大小によりメモリ素子４が低抵抗状態であるか高抵抗状態であるか判定する。判定されたメモリ素子４の記憶情報が書き込むべき情報と一致する場合はスイッチ回路６への制御信号を停止し、メモリ素子４への電気パルスの印加を停止し、不一致の場合にはそのまま電気パルスを印加して書換処理を行うようになる。したがって、書き込むべき情報がメモリ素子４に記憶された情報と同じ場合には書換処理を行わずに済むようになるため、書換処理が効率化し消費電力を低減することができる。
上記のように、相変化材料を用いた記録材料の相状態による立ち上がり時又は立下り時の電圧変化の相違を利用すれば、メモリ素子の書換制御を効率よく行うことができる。
例えば、カルコゲン系材料を用いた相変化型記録媒体が非晶質状態の時は、高抵抗状態となっている。この状態において、相変化型記録媒体の温度が結晶化温度以上、かつ融点以下の状態で、ある一定時間以上保たれると、低抵抗な結晶状態へ遷移するようになる。したがって、相変化型記録媒体の温度を結晶化温度以上かつ融点以下にするような熱量を発生させるエネルギーを与える電気パルスを与えることで、非晶質状態の相変化型記録媒体を結晶状態へ遷移させることができる。このような電気パルスをセットパルスと称し、相変化型記録媒体の材料及びメモリ素子の構造等の条件により所定のパルス電圧及びパルス幅（時間）で決められる。
例えば、カルコゲン系材料を用いた相変化型記録媒体が非晶質状態の時は、高抵抗状態となっている。この状態において、相変化型記録媒体の温度が結晶化温度以上、かつ融点以下の状態で、ある一定時間以上保たれると、低抵抗な結晶状態へ遷移するようになる。したがって、相変化型記録媒体の温度を結晶化温度以上かつ融点以下にするような熱量を発生させるエネルギーを与える電気パルスを与えることで、非晶質状態の相変化型記録媒体を結晶状態へ遷移させることができる。このような電気パルスをセットパルスと称し、相変化型記録媒体の材料及びメモリ素子の構造等の条件により所定のパルス電圧及びパルス幅（時間）で決められる。
一方、カルコゲン系材料を用いた相変化型記録媒体が結晶状態の時は、低抵抗状態となっている。この状態において、相変化型記録媒体の温度を融点以上に加熱した後、急冷させると、相変化型記録媒体は高抵抗な非晶質状態へ遷移する。このとき、冷却速度が遅いとメモリ素子は結晶化してしまう。したがって、メモリ素子を融点以上にするような熱量を発生させるエネルギーを与える電気パルスをパルス幅を小さくして与えることで、結晶状態の相変化型記録媒体を非晶質状態へ遷移させることができる。このような電気パルスをリセットパルスと称し、相変化型記録媒体の材料及びメモリ素子の構造等の条件により所定のパルス電圧及びパルス幅（時間）で決められる。
したがって、セットパルス又はリセットパルスを印加することで記録媒体の相状態を変化させることができるが、低抵抗状態の記録媒体にセットパルスを印加することは無駄になり、同様に高抵抗状態でリセットパルスを印加することは無駄になる。
そこで、セットパルス又はリセットパルスといった電気パルスを印加した際に、メモリ素子に発生する電圧の立ち上がり時又は立下り時の電圧変化に基づいて記憶された情報を判定し、書き込むべき情報と一致する場合には書換処理を停止するようにすれば、こうした無駄な書換処理を行わずに済み、その分書換処理が効率化でき、消費電力も低減することができる。
そこで、セットパルス又はリセットパルスといった電気パルスを印加した際に、メモリ素子に発生する電圧の立ち上がり時又は立下り時の電圧変化に基づいて記憶された情報を判定し、書き込むべき情報と一致する場合には書換処理を停止するようにすれば、こうした無駄な書換処理を行わずに済み、その分書換処理が効率化でき、消費電力も低減することができる。
例えば、図２のグラフで示される場合では、極めて短時間（２ナノ秒程度）で記憶された情報を判定可能で、書換に必要なパルス幅（１０〜１００ナノ秒）に比べて大幅に短縮されたパルス幅（２ナノ秒〜８ナノ秒）で停止することができる。
なお、本発明では、相変化型記録媒体としては、カルコゲン系材料のように結晶状態と非晶質状態との間の相変化以外にも、融解（液相）と再結晶化（固相）、結晶状態と別の結晶状態といった相変化も含んでおり、いずれも立ち上がり時又は立下り時の電圧変化に大きな相違が生じる相変化が可能な記録媒体であれば含まれる。
カルコゲン系（カルコゲナイド系）材料を主成分とした合金の具体的な材料組成の例を次に挙げる。
（ａ）Teを含む材料、例えばGexSbyTezであって、ｘ+ｙ+ｚ=100とした場合、ｘが5 atomic％以上、ｙが5 atomic％以上、ｚが5 atomic％以上のもの。
atomic％は、構成原素の原子数の比である。
（ｂ）上記（ａ）の材料に、添加物として、Na, Mg, Al, P, S, Ca, Ga, As, Se, Cd, In, Sn, I, Cs, Ta, Re, Hg, Pb, Ag, W, Mo, Pt, Co, Ni, Si, Au, Cu, Fe, Bi, およびMnから選ばれる１以上の元素が含まれた材料。
（ｃ）Teを含む材料、例えばGexBiyTezであって、ｘ+ｙ+ｚ=100とした場合、ｘが5 atomic％以上、ｙが5 atomic％以上、ｚが5 atomic％以上のもの。
（ｄ）上記（ｃ）の材料に、添加物として、Na, Mg, Al, P, S, Ca, Ga, As, Se, Cd, In, Sn, I, Cs, Ta, Re, Hg, Pb, Ag, W, Mo, Pt, Co, Ni, Si, Au, Cu, Fe, およびMnから選ばれる１以上の元素が含まれた材料。
（ｅ）Teを含む材料、例えばGexCuyTezであって、ｘ+ｙ+ｚ=100とした場合、ｘが5 atomic％以上、ｙが5 atomic％以上、ｚが5 atomic％以上のもの。
（ｆ）上記（ｅ）の材料に、添加物として、Na, Mg, Al, P, S, Ca, Ga, As, Se, Cd, In, Sn, I, Cs, Ta, Re, Hg, Pb, Ag, W, Mo, Pt, Co, Ni, Si, Au, Fe, Bi, およびMnから選ばれる１以上の元素が含まれた材料。
（ｇ）Teを含む材料、例えばSexSbyTezであって、ｘ+ｙ+ｚ=100とした場合、ｘが5 atomic％以上、ｙが5 atomic％以上、ｚが5 atomic％以上のもの。
（ｈ）上記（ｇ）の材料に、添加物として、Na, Mg, Al, P, S, Ca, Ga, As, Cd, In, Sn, I, Cs, Ta, Re, Hg, Pb, Ag, W, Mo, Pt, Co, Ni, Si, Au, Cu, Fe, Bi, およびMnから選ばれる１以上の元素が含まれた材料。
（ｉ）Teを含む材料、例えばAsxSbyTezであって、ｘ+ｙ+ｚ=100とした場合、ｘが5 atomic％以上、ｙが5 atomic％以上、ｚが5 atomic％以上のもの。
（ｊ）上記（ｉ）の材料に、添加物として、Na, Mg, Al, P, S, Ca, Ga, Se, Cd, In, Sn, I, Cs, Ta, Re, Hg, Pb, Ag, W, Mo, Pt, Co, Ni, Si, Au, Cu, Fe, Bi, およびMnから選ばれる１以上の元素が含まれた材料。
（ａ）Teを含む材料、例えばGexSbyTezであって、ｘ+ｙ+ｚ=100とした場合、ｘが5 atomic％以上、ｙが5 atomic％以上、ｚが5 atomic％以上のもの。
atomic％は、構成原素の原子数の比である。
（ｂ）上記（ａ）の材料に、添加物として、Na, Mg, Al, P, S, Ca, Ga, As, Se, Cd, In, Sn, I, Cs, Ta, Re, Hg, Pb, Ag, W, Mo, Pt, Co, Ni, Si, Au, Cu, Fe, Bi, およびMnから選ばれる１以上の元素が含まれた材料。
（ｃ）Teを含む材料、例えばGexBiyTezであって、ｘ+ｙ+ｚ=100とした場合、ｘが5 atomic％以上、ｙが5 atomic％以上、ｚが5 atomic％以上のもの。
（ｄ）上記（ｃ）の材料に、添加物として、Na, Mg, Al, P, S, Ca, Ga, As, Se, Cd, In, Sn, I, Cs, Ta, Re, Hg, Pb, Ag, W, Mo, Pt, Co, Ni, Si, Au, Cu, Fe, およびMnから選ばれる１以上の元素が含まれた材料。
（ｅ）Teを含む材料、例えばGexCuyTezであって、ｘ+ｙ+ｚ=100とした場合、ｘが5 atomic％以上、ｙが5 atomic％以上、ｚが5 atomic％以上のもの。
（ｆ）上記（ｅ）の材料に、添加物として、Na, Mg, Al, P, S, Ca, Ga, As, Se, Cd, In, Sn, I, Cs, Ta, Re, Hg, Pb, Ag, W, Mo, Pt, Co, Ni, Si, Au, Fe, Bi, およびMnから選ばれる１以上の元素が含まれた材料。
（ｇ）Teを含む材料、例えばSexSbyTezであって、ｘ+ｙ+ｚ=100とした場合、ｘが5 atomic％以上、ｙが5 atomic％以上、ｚが5 atomic％以上のもの。
（ｈ）上記（ｇ）の材料に、添加物として、Na, Mg, Al, P, S, Ca, Ga, As, Cd, In, Sn, I, Cs, Ta, Re, Hg, Pb, Ag, W, Mo, Pt, Co, Ni, Si, Au, Cu, Fe, Bi, およびMnから選ばれる１以上の元素が含まれた材料。
（ｉ）Teを含む材料、例えばAsxSbyTezであって、ｘ+ｙ+ｚ=100とした場合、ｘが5 atomic％以上、ｙが5 atomic％以上、ｚが5 atomic％以上のもの。
（ｊ）上記（ｉ）の材料に、添加物として、Na, Mg, Al, P, S, Ca, Ga, Se, Cd, In, Sn, I, Cs, Ta, Re, Hg, Pb, Ag, W, Mo, Pt, Co, Ni, Si, Au, Cu, Fe, Bi, およびMnから選ばれる１以上の元素が含まれた材料。
相変化型記録媒体の形状は限定されないが、小セットパルス、小リセットパルスを効果的に印加する点からは、印加電極間に配置される相変化型記録媒体の厚さ（＝電極間距離）は１ｎｍ〜１μｍ程度、特に１０ｎｍ〜２００ｎｍが好ましい値である。
以上説明したように、本発明は、従来の回路構成を大きく変更することなく、読取速度の高速化、書換処理の効率化及び消費電力の低減を図ることが可能となる。
本出願は、日本で出願された特願２００３−３６５１４６を基礎としておりその内容は本明細書に全て包含される。
本出願は、日本で出願された特願２００３−３６５１４６を基礎としておりその内容は本明細書に全て包含される。
１ ワードライン
２ ビットライン
３ 定電圧源
４ メモリ素子
５ 検知回路
６ スイッチ回路
７ 書き込みスイッチ
８ 消去スイッチ
９ 読み出しスイッチ
１０ 選択用トランジスタ
１１ 読取制御回路
１２ 参照抵抗素子
１３ 書換制御回路
２ ビットライン
３ 定電圧源
４ メモリ素子
５ 検知回路
６ スイッチ回路
７ 書き込みスイッチ
８ 消去スイッチ
９ 読み出しスイッチ
１０ 選択用トランジスタ
１１ 読取制御回路
１２ 参照抵抗素子
１３ 書換制御回路
Claims (4)
- 相変化型記録媒体の相状態の違いにより情報を記憶するメモリ素子と、
参照メモリ素子と、
前記メモリ素子及び前記参照メモリ素子に所定の電気パルスを印加するパルス印加回路と、
印加された前記電気パルスに応答して前記メモリ素子及び前記参照メモリ素子に発生する電圧を検知する検知回路と、
前記検知回路が検知した両メモリ素子の立ち上がり時又は立下り時の電圧変化を比較して前記メモリ素子に記憶された情報を読み出す読取制御回路とを、
備えていることを特徴とする相変化型メモリ。 - 参照メモリ素子の抵抗値が、情報を記憶するメモリ素子のセット状態である高抵抗値と、リセット状態である低抵抗値との間の値に設定されている、請求項１記載の相変化型メモリ。
- 読取制御回路が、検知回路によって検知された両メモリ素子の立ち上がり時の電圧変化を比較して前記メモリ素子に記憶された情報を読み出すものである請求項１または２記載の相変化型メモリ。
- 相変化型記録媒体の相状態の違いにより情報を記憶するメモリ素子と、
該メモリ素子に記録を書き換えるための電気パルスを印加するパルス印加回路と、
印加された前記電気パルスに応答して前記メモリ素子に発生する電圧を検知する検知回路と、
前記検知回路が検知した立ち上がり時の電圧変化に基づいて前記メモリ素子に記憶された情報を判定し該情報と書き込むべき情報とが一致する場合には書換処理を停止する書換制御回路とを、
備えていることを特徴とする相変化型メモリ。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003365146 | 2003-10-24 | ||
| JP2003365146 | 2003-10-24 | ||
| PCT/JP2004/015876 WO2005041204A1 (ja) | 2003-10-24 | 2004-10-20 | 相変化型メモリ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2005041204A1 JPWO2005041204A1 (ja) | 2007-04-26 |
| JP3995167B2 true JP3995167B2 (ja) | 2007-10-24 |
Family
ID=34510151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005515008A Expired - Fee Related JP3995167B2 (ja) | 2003-10-24 | 2004-10-20 | 相変化型メモリ |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3995167B2 (ja) |
| WO (1) | WO2005041204A1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8102018B2 (en) | 2005-05-09 | 2012-01-24 | Nantero Inc. | Nonvolatile resistive memories having scalable two-terminal nanotube switches |
| US8008745B2 (en) | 2005-05-09 | 2011-08-30 | Nantero, Inc. | Latch circuits and operation circuits having scalable nonvolatile nanotube switches as electronic fuse replacement elements |
| EP2070088A4 (en) * | 2006-08-08 | 2009-07-29 | Nantero Inc | NON-VOLATILE RESISTIVE MEMORY, CIRCUIT BREAKERS AND OPERATING CIRCUITS WITH SCALABLE NANOTUBE SWITCHES WITH TWO TERMINALS |
| US7869253B2 (en) * | 2006-08-21 | 2011-01-11 | Qimonda Ag | Method of determining a memory state of a resistive memory cell and device measuring the memory state of a resistive memory cell |
| JP2010244607A (ja) | 2009-04-03 | 2010-10-28 | Elpida Memory Inc | 半導体記憶装置 |
| JP5852741B2 (ja) * | 2011-09-09 | 2016-02-03 | インテル・コーポレーション | メモリデバイスにおけるパス分離 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6317375B1 (en) * | 2000-08-31 | 2001-11-13 | Hewlett-Packard Company | Method and apparatus for reading memory cells of a resistive cross point array |
| US6879525B2 (en) * | 2001-10-31 | 2005-04-12 | Hewlett-Packard Development Company, L.P. | Feedback write method for programmable memory |
-
2004
- 2004-10-20 WO PCT/JP2004/015876 patent/WO2005041204A1/ja active Application Filing
- 2004-10-20 JP JP2005515008A patent/JP3995167B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| WO2005041204A1 (ja) | 2005-05-06 |
| JPWO2005041204A1 (ja) | 2007-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5539610B2 (ja) | 相変化メモリのプログラム方法と読み出し方法 | |
| US7126846B2 (en) | Method and driver for programming phase change memory cell | |
| US8036013B2 (en) | Using higher current to read a triggered phase change memory | |
| JP4191211B2 (ja) | 不揮発性メモリ及びその制御方法 | |
| US7679980B2 (en) | Resistive memory including selective refresh operation | |
| KR100875352B1 (ko) | 상변화 메모리 및 그 상변화 메모리를 판독하는 방법 | |
| CN1983443B (zh) | 存储装置和半导体装置 | |
| JP5057589B2 (ja) | 探査プローブ（ｓｓｐ）を用いた記憶装置、プロセス | |
| TWI437703B (zh) | 相變裝置之雙極切換 | |
| US7372718B2 (en) | Storage and semiconductor device | |
| JP4428284B2 (ja) | 半導体記憶装置およびその書込み方法 | |
| US7511993B2 (en) | Phase change memory device and related programming method | |
| JP2004311015A (ja) | 低電流高速相変化メモリ素子及びその駆動方法 | |
| US8467239B2 (en) | Reversible low-energy data storage in phase change memory | |
| US8625362B2 (en) | Data sensing device non-volatile memory | |
| CN101685669B (zh) | 相变式存储装置和其操作方法 | |
| KR101201858B1 (ko) | 반도체 메모리 장치 | |
| JP3995167B2 (ja) | 相変化型メモリ | |
| JP5645778B2 (ja) | 情報記憶素子 | |
| JP2005059258A (ja) | 相変化型情報記録媒体 | |
| Braga et al. | Characterization and Modeling of Phase Change Memories | |
| KR20100015196A (ko) | 상 변화 메모리의 번인 테스트 제어 회로 | |
| KR20080061014A (ko) | 상변환 기억 소자의 프로그래밍 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7426 Effective date: 20060405 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20060428 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060405 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060428 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20060713 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060822 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061020 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070123 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070206 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070323 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070717 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070726 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |