JP4428284B2 - 半導体記憶装置およびその書込み方法 - Google Patents
半導体記憶装置およびその書込み方法 Download PDFInfo
- Publication number
- JP4428284B2 JP4428284B2 JP2005126456A JP2005126456A JP4428284B2 JP 4428284 B2 JP4428284 B2 JP 4428284B2 JP 2005126456 A JP2005126456 A JP 2005126456A JP 2005126456 A JP2005126456 A JP 2005126456A JP 4428284 B2 JP4428284 B2 JP 4428284B2
- Authority
- JP
- Japan
- Prior art keywords
- state
- writing
- memory cell
- memory device
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 40
- 238000000034 method Methods 0.000 title claims description 25
- 239000000463 material Substances 0.000 claims description 7
- 239000012782 phase change material Substances 0.000 claims description 6
- 230000008859 change Effects 0.000 description 32
- 230000007704 transition Effects 0.000 description 6
- 230000007423 decrease Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 238000005280 amorphization Methods 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
- G11C2013/0042—Read using differential sensing, e.g. bit line [BL] and bit line bar [BLB]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0076—Write operation performed depending on read result
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/79—Array wherein the access device being a transistor
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
Description
MP1〜MP4 PMOSトランジスタ
SA センスアンプ
ML0、MC0〜MC2、MR0、MD0〜MD2 セル
Claims (18)
- ビット線とワード線の交差部に備えられる、プログラム可能な抵抗素子を含むメモリセルへの書き込み方法であって、
選択されたワード線に接続されるメモリセルの抵抗値に応じた信号を、書き込み電圧よりも小さい電圧が印加される前記ビット線を介してセンスアンプで読み出し、前記センスアンプに保持するステップと、
その後、前記メモリセルに対して一括で書き込み電圧の印加を行って第1の状態に書き込みを行い、前記センスアンプ内に書き込みデータを書き込むステップと、
その後、必要なメモリセルに対して前記センスアンプ内のデータに従って第2の状態に書き込みを行うステップと、
を含むことを特徴とする半導体記憶装置の書き込み方法。 - 前記メモリセルから前記センスアンプへのメモリセル情報の読み出し時に導通し、前記第1の状態への書き込み時に非導通し、前記第2の状態への書き込み時に導通するように、前記ビット線と前記センスアンプ間の接続を制御することを特徴とする請求項1記載の半導体記憶装置の書き込み方法。
- 前記第2の状態に書き込みを行うステップは、前記選択されたワード線のプリチャージの前に行うことを特徴とする請求項1記載の半導体記憶装置の書き込み方法。
- 活性化されたワード線に接続されているメモリセルへ一括書き込みを行う、もしくは書込みデータが転送されたセンスアンプに接続されているメモリセルへの書き込みを行うことを特徴とする請求項1記載の半導体記憶装置の書き込み方法。
- 前記第1の状態における前記抵抗素子の抵抗値は、前記第2の状態における前記抵抗素子の抵抗値に比べて高いことを特徴とする請求項1記載の半導体記憶装置の書き込み方法。
- 前記第1の状態における前記抵抗素子の抵抗値は、前記第2の状態における前記抵抗素子の抵抗値に比べて低いことを特徴とする請求項1記載の半導体記憶装置の書き込み方法。
- 前記抵抗素子は、第1、第2の状態間で相変化する材料を含むことを特徴とする請求項1記載の半導体記憶装置の書き込み方法。
- 前記抵抗素子は、前記相変化材料が前記第1の状態において結晶状態であって、前記第2の状態においてアモルファス状態であるようにプログラムされることを特徴とする請求項7記載の半導体記憶装置の書き込み方法。
- 前記抵抗素子は、前記相変化材料が前記第1の状態においてアモルファス状態であって、前記第2の状態において結晶状態であるようにプログラムされることを特徴とする請求項7記載の半導体記憶装置の書き込み方法。
- ビット線とワード線の交差部にプログラム可能な抵抗素子を備えるメモリセルと、
前記ビット線に、読み出しの為の書き込み電圧よりも小さい電圧を印加する読み出し電圧印加素子と、
選択されたワード線に接続されるメモリセルの抵抗値に応じた信号を読み出して保持する前記ビット線に接続されたセンスアンプと、
前記センスアンプへの信号の読み出しを行った後の前記メモリセルに対して前記ビット線に接続される書き込み電圧印加素子を用いて一括で第1の状態に書き込みを行いつつ、前記センスアンプ内に書き込みデータを書き込み、その後に必要なメモリセルに対して前記センスアンプ内のデータに従って第2の状態に書き込みを行うように制御する書き込み制御部と、
を備えることを特徴とする半導体記憶装置。 - 前記メモリセルは、前記ビット線と第1の電源間に直列形態に接続された、メモリセルトランジスタと前記プログラム可能な抵抗素子とを備え、
前記メモリセルトランジスタの制御端子は、前記ワード線に接続されることを特徴とする請求項10記載の半導体記憶装置。 - 前記メモリセルに対して前記第1の状態又は前記第2の状態に書き込みを行うためのトランジスタを前記ビット線と所定の電源との間に備えることを特徴とする請求項10記載の半導体記憶装置。
- 前記第1の状態における前記抵抗素子の抵抗値は、前記第2の状態における前記抵抗素子の抵抗値に比べて高いことを特徴とする請求項10記載の半導体記憶装置。
- 前記第1の状態における前記抵抗素子の抵抗値は、前記第2の状態における前記抵抗素子の抵抗値に比べて低いことを特徴とする請求項10記載の半導体記憶装置。
- 前記抵抗素子は、第1、第2の状態間で相変化する材料を含むことを特徴とする請求項10記載の半導体記憶装置。
- 前記抵抗素子は、前記相変化材料が前記第1の状態において結晶状態であって、前記第2の状態においてアモルファス状態であるようにプログラムされることを特徴とする請求項15記載の半導体記憶装置。
- 前記抵抗素子は、前記相変化材料が前記第1の状態においてアモルファス状態であって、前記第2の状態において結晶状態であるようにプログラムされることを特徴とする請求項15記載の半導体記憶装置。
- 前記ビット線と前記センスアンプ間に接続され、前記メモリセルから前記センスアンプへのメモリセル情報の読み出し時に導通し、前記第1の状態への書き込み時に非導通し、前記第2の状態への書き込み時に導通するトランジスタを備える、ことを特徴とする請求項10記載の半導体記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005126456A JP4428284B2 (ja) | 2005-04-25 | 2005-04-25 | 半導体記憶装置およびその書込み方法 |
US11/409,097 US7397695B2 (en) | 2005-04-25 | 2006-04-24 | Semiconductor memory apparatus and method for writing in the memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005126456A JP4428284B2 (ja) | 2005-04-25 | 2005-04-25 | 半導体記憶装置およびその書込み方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006302465A JP2006302465A (ja) | 2006-11-02 |
JP4428284B2 true JP4428284B2 (ja) | 2010-03-10 |
Family
ID=37393890
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005126456A Expired - Fee Related JP4428284B2 (ja) | 2005-04-25 | 2005-04-25 | 半導体記憶装置およびその書込み方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7397695B2 (ja) |
JP (1) | JP4428284B2 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008044300A1 (fr) * | 2006-10-12 | 2008-04-17 | Renesas Technology Corp. | Circuit intégré à semi-conducteurs |
JP4309421B2 (ja) * | 2006-12-25 | 2009-08-05 | エルピーダメモリ株式会社 | 半導体記憶装置とその書き込み制御方法 |
US7583546B2 (en) * | 2007-06-08 | 2009-09-01 | Qimonda Ag | Apparatus and method of operating an integrated circuit |
KR100887069B1 (ko) * | 2007-07-24 | 2009-03-04 | 주식회사 하이닉스반도체 | 상 변화 메모리 장치 |
US7889536B2 (en) * | 2007-12-17 | 2011-02-15 | Qimonda Ag | Integrated circuit including quench devices |
US8541843B2 (en) * | 2008-08-14 | 2013-09-24 | Nantero Inc. | Nonvolatile nanotube programmable logic devices and a nonvolatile nanotube field programmable gate array using same |
JP5197448B2 (ja) * | 2009-03-13 | 2013-05-15 | 株式会社東芝 | 抵抗変化メモリ装置 |
US8626997B2 (en) | 2009-07-16 | 2014-01-07 | Micron Technology, Inc. | Phase change memory in a dual inline memory module |
JP5359663B2 (ja) | 2009-08-03 | 2013-12-04 | ソニー株式会社 | 半導体メモリデバイスおよびその動作方法 |
CN102959635B (zh) * | 2010-09-08 | 2015-06-03 | 株式会社日立制作所 | 半导体存储器件 |
KR101847890B1 (ko) * | 2010-10-12 | 2018-04-12 | 삼성세미콘덕터, 인코포레이티드 | 슈도 페이지 모드 메모리 아키텍쳐 및 방법 |
JP5662237B2 (ja) * | 2011-05-10 | 2015-01-28 | 株式会社日立製作所 | 半導体記憶装置 |
JP5620557B2 (ja) * | 2013-09-30 | 2014-11-05 | 株式会社日立製作所 | 情報処理システム |
US10762961B2 (en) | 2015-07-29 | 2020-09-01 | Nantero, Inc. | Resistive change element arrays using a reference line |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3784229B2 (ja) | 2000-01-21 | 2006-06-07 | シャープ株式会社 | 不揮発性半導体記憶装置およびそれを用いたシステムlsi |
US6791885B2 (en) * | 2002-02-19 | 2004-09-14 | Micron Technology, Inc. | Programmable conductor random access memory and method for sensing same |
JP2004110961A (ja) * | 2002-09-19 | 2004-04-08 | Renesas Technology Corp | 電流駆動回路および半導体記憶装置 |
-
2005
- 2005-04-25 JP JP2005126456A patent/JP4428284B2/ja not_active Expired - Fee Related
-
2006
- 2006-04-24 US US11/409,097 patent/US7397695B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7397695B2 (en) | 2008-07-08 |
JP2006302465A (ja) | 2006-11-02 |
US20060250863A1 (en) | 2006-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4428284B2 (ja) | 半導体記憶装置およびその書込み方法 | |
US7257034B2 (en) | Semiconductor integrated circuit device | |
US7280391B2 (en) | Phase change memory device for use in a burst read operation and a data reading method thereof | |
JP4273087B2 (ja) | 半導体記憶装置およびその書込み方法 | |
JP4615839B2 (ja) | 不揮発性メモリ装置 | |
US8891293B2 (en) | High-endurance phase change memory devices and methods for operating the same | |
JP4524684B2 (ja) | メモリ読み出し回路及び方式 | |
JP5839201B2 (ja) | 半導体装置および情報読出方法 | |
JP4191211B2 (ja) | 不揮発性メモリ及びその制御方法 | |
EP1835508B1 (en) | Pram and associated operation method and system | |
JP2006302466A (ja) | 半導体記憶装置 | |
TW200534469A (en) | Semiconductor device | |
WO2004040582A1 (ja) | 抵抗変化素子を用いた不揮発性フリップフロップ回路の駆動方法 | |
JP2007234133A5 (ja) | ||
JP5748877B1 (ja) | 抵抗変化型メモリ | |
KR20130021760A (ko) | 자기터널접합 브레이크 다운을 이용한 안티퓨즈 회로, 및 이를 포함하는 반도체 장치 | |
JP5111839B2 (ja) | 相変化otpメモリセルを含む不揮発性メモリ素子、システム及びその方法 | |
US8036057B2 (en) | Semiconductor memory device and control method thereof | |
JP5490357B2 (ja) | 半導体記憶装置及びその制御方法 | |
JP4799811B2 (ja) | 特性調整装置を備えたメモリ装置 | |
JP4731798B2 (ja) | ライト保護領域を備えた不揮発性メモリ装置 | |
CN110890119B (zh) | 电压产生电路、存储器装置和产生位线预充电电压的方法 | |
JP4452529B2 (ja) | タイミングレファレンス制御機能を有する不揮発性強誘電体メモリ装置及びその制御方法 | |
JP2008071384A (ja) | 半導体記憶装置 | |
US8264871B2 (en) | Phase change memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090120 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090323 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090526 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090727 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091124 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091207 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131225 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |