JP4309421B2 - 半導体記憶装置とその書き込み制御方法 - Google Patents
半導体記憶装置とその書き込み制御方法 Download PDFInfo
- Publication number
- JP4309421B2 JP4309421B2 JP2006347776A JP2006347776A JP4309421B2 JP 4309421 B2 JP4309421 B2 JP 4309421B2 JP 2006347776 A JP2006347776 A JP 2006347776A JP 2006347776 A JP2006347776 A JP 2006347776A JP 4309421 B2 JP4309421 B2 JP 4309421B2
- Authority
- JP
- Japan
- Prior art keywords
- write
- data
- latch
- data latch
- writing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1096—Write circuits, e.g. I/O line write drivers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/06—Address interface arrangements, e.g. address buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/10—Decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0076—Write operation performed depending on read result
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/22—Control and timing of internal memory operations
- G11C2207/2218—Late write
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/22—Control and timing of internal memory operations
- G11C2207/2245—Memory devices with an internal cache buffer
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Read Only Memory (AREA)
Description
本発明において、書き込み要求を受けてから、予め定められたサイクルで、複数のサイクル分をまとめて書き込みを実行し、書き込みを実行するビットの組み合わせはページ内で任意とされており、見かけ上、ランダムな書き込みを可能としている。
前記セルからの読み出しデータを保持するとともに、入力された書き込みデータを保持するリードデータラッチと、
セルへの書き込みデータを保持するライトデータラッチと、
前記リードデータラッチに保持されたデータの前記ライトデータラッチへの転送の有無を制御する転送スイッチと、
を備え、前記リードデータラッチに保持されたデータは、前記転送スイッチを介して前記ライトデータラッチに格納され、
前記リードデータラッチに保持されているデータと前記ライトデータラッチに保持されているデータとが一致するか否か判定する比較回路と、
前記比較回路の出力を保持するラッチ回路と、
を備え、書き込み要求が存在しており、前記比較回路の比較結果が不一致を示す場合、前記ライトデータラッチのデータの書き込みが実行され、一致の場合、書き込みを実行せず、必要なビットにのみ書き込みが実行される。
書き込みデータを、リードデータラッチに格納してから、メモリセルに書き込み中のデータを保持するライトデータラッチに転送する工程と、
書き込み要求を受けてから、予め定められたサイクルで、複数のサイクル分をまとめて書き込みを実行する工程と、を含み、既に書き込まれたデータと同一のデータの書き込みは行わず、書き込みを実行するビットの組み合わせはページ内で任意とされており、見かけ上、ランダムな書き込みを可能としている。
10ns×8サイクル×2−tWR(20ns)
=140ns
の時間が最大必要となることになる。図7に、書き込みの途中でPREコマンドが入力され、tRPが100ns(最大140ns)となった場合の動作例を示す。
10ns×4サイクル×2−tWR(20ns)=60ns
となり、通常のtRPの値(=30ns)の約2倍の時間程度になる。
10ns×2サイクル×2−tWR(20ns)=20ns
となり、通常のtRPの値(30ns)内に書き込みの時間を隠蔽することが可能となる。
11 ロウデコーダ
12 カラムデコーダ
13 ライトデータラッチ
14 センスアンプ&データラッチ回路
15 データ端子
16 入力バッファ
17 出力バッファ
18 ロウアドレスバッファ
19 カラムアドレスバッファ
20 アドレス端子
21 モードデコーダ
22 データ転送制御回路
23 Writeパルス制御回路
24 ステートマシン
100 データラッチ回路
101 Readデータラッチ
102 Writeデータラッチ
103 Writeフラグラッチ
104 センスアンプ
105 転送スイッチ
106 比較回路
107 ライトアンプ
108 Writeデータバッファ
111A、111B カラムスイッチ
112、113 NAND回路
114 NAND回路
115、116 PMOSトランジスタ
117 NMOSトランジスタ
118、119 NMOSトランジスタ
120 GST
201、204 AND回路
202 遅延回路
203 インバータ
205 シフトレジスタ
206 判定回路
207 Writeパルス発生回路
208 切替スイッチ
Claims (14)
- 複数のセルを備えたメモリアレイと、
前記セルからの読み出しデータを保持するとともに、入力された書き込みデータを保持するリードデータラッチと、
セルへの書き込みデータを保持するライトデータラッチと、
前記リードデータラッチに保持されたデータの前記ライトデータラッチへの転送の有無を制御する転送スイッチと、
を備え、
前記リードデータラッチに保持されたデータは、前記転送スイッチを介して前記ライトデータラッチに格納され、
前記リードデータラッチに保持されているデータと前記ライトデータラッチに保持されているデータとが一致するか否か判定する比較回路と、
前記比較回路の出力を保持するライトフラグラッチと、
を備え、
書き込み要求が存在しており、前記比較回路の比較結果が不一致を示す場合、前記ライトデータラッチのデータの書き込みが実行され、一致の場合、書き込みを実行せず、必要なビットにのみ書き込みが実行される、ことを特徴とする半導体記憶装置。 - アクティブ(ACT)コマンド発行後、ページサイズ分のメモリセルの読み出しデータが、前記リードデータラッチに格納され、前記リードデータラッチに取り込まれたデータは、リード、ライト動作が行われる前に、前記ライトデータラッチに転送され、前記リードデータラッチとライトデータラッチに同一のデータが格納される、ことを特徴とする請求項1記載の半導体記憶装置。
- 書き込み中のデータは前記ライトデータラッチに格納されており、
前記リードデータラッチには書き込み要求に対応して入力された書き込みデータが保持され、
書き込み途中のセルに対して書き込み要求が来ても、書き込み途中のセルへの書き込みは中断せずに前記セルへの書き込みを完了させ、前記セルへの書き込み完了後、次サイクルの書き込みタイミングで、前記書き込み要求の書き込みデータの前記セルへの書き込みが行われる、ことを特徴とする請求項1記載の半導体記憶装置。 - 前記ライトフラグラッチは、アクティブ(ACT)コマンドが活性化されてから、予め定められた所定サイクル後に活性化されるラッチタイミング信号を受けて、前記比較回路の出力をラッチする、ことを特徴とする請求項1記載の半導体記憶装置。
- 書き込みパルスの入力タイミングに合わせて、前記ライトデータラッチに格納されているデータに従って、前記セルへのセット又はリセット書き込みが行われる、ことを特徴とする請求項1記載の半導体記憶装置。
- 前記ライトフラグレジスタの出力と、書き込みパルスを入力し、前記ライトデータラッチの書き込みデータをビット線に出力するライトデータバッファ回路を備えている、ことを特徴とする請求項1記載の半導体記憶装置。
- バンクが活性化されるとワンショットパルスを発生させる回路と、
所定段数のシフトレジスタと、
を備え、
前記ワンショットパルスが前記切替スイッチを介して前記シフトレジスタの初段に所定の論理値データとして転送され、
前記バンクに書き込み要求が入力される度に、前記シフトレジスタは、前記所定の論理値データをシフトし、
前記シフトレジスタの最終段に前記所定の論理値データがシフトした時点で、書き込みパルスを生成する回路を備え、
前記シフトレジスタでシフトした最終段の前記所定の論理値データは、前記切替スイッチを介して前記シフトレジスタの初段にフィードバックされ、前記バンクに書き込み要求が入力される毎に前記所定の論理値データをシフトして行き、所定サイクル後に、再び、書き込みパルスを生成する、書き込みパルス制御回路を備えている、ことを特徴とする請求項1記載の半導体記憶装置。 - 前記セルは、相変化メモリセルよりなる、ことを特徴とする請求項1乃至7のいずれか一に記載の半導体記憶装置。
- 前記セルは、RRAM(Resistance RAM)、MRAM(Magnetoresistive RAM)、FeRAM(Ferroelectric RAM)のうちのいずれか一つのRAM(ランダムアクセスメモリ)を構成する、ことを特徴とする請求項1乃至7のいずれか一に記載の半導体記憶装置。
- 複数のセルを備えたメモリアレイと、
前記セルからの読み出しデータを保持するとともに、入力された書き込みデータを保持するリードデータラッチと、
セルへの書き込みデータを保持するライトデータラッチと、
前記リードデータラッチに保持されたデータの前記ライトデータラッチへの転送の有無を制御する転送スイッチと、
を備え、
前記リードデータラッチに保持されたデータは、前記転送スイッチを介して前記ライトデータラッチに格納され、
前記リードデータラッチに保持されているデータと前記ライトデータラッチに保持されているデータとが一致するか否か判定する比較回路と、
前記比較回路の出力を保持するライトフラグラッチと、
を備えた半導体記憶装置の書き込み制御方法であって、
書き込み要求が存在しており、前記比較回路の比較結果が不一致を示す場合、前記ライトデータラッチのデータの書き込みが実行され、前記比較回路の比較結果が一致の場合、書き込みを実行せず、必要なビットにのみ書き込みを実行する、ことを特徴とする半導体記憶装置の書き込み制御方法。 - アクティブ(ACT)コマンド発行後、ページサイズ分のメモリセルの読み出しデータが、前記リードデータラッチに格納され、前記リードデータラッチに取り込まれたデータは、リード、ライト動作が行われる前に、前記ライトデータラッチに転送され、前記リードデータラッチとライトデータラッチに同一のデータが格納される、ことを特徴とする請求項10記載の半導体記憶装置の書き込み制御方法。
- 書き込み中のデータは前記ライトデータラッチに格納されており、
前記リードデータラッチには書き込み要求に対応して入力された書き込みデータが保持され、
書き込み途中のセルに対して書き込み要求が来ても、書き込み途中のセルへの書き込みは中断せずに前記セルへの書き込みを完了させ、前記セルへの書き込み完了後、次サイクルの書き込みタイミングで、前記書き込み要求の書き込みデータの前記セルへの書き込みが行われる、ことを特徴とする請求項10記載の半導体記憶装置の書き込み制御方法。 - 前記ライトフラグラッチは、アクティブ(ACT)コマンドが活性化されてから、予め定められた所定サイクル後に活性化されるラッチタイミング信号を受けて、前記比較回路の出力をラッチする、ことを特徴とする請求項10記載の半導体記憶装置の書き込み制御方法。
- 書き込みパルスの入力タイミングに合わせて、前記ライトデータラッチに格納されているデータに従って、前記セルへのセット又はリセット書き込みが行われる、ことを特徴とする請求項10記載の半導体記憶装置の書き込み制御方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006347776A JP4309421B2 (ja) | 2006-12-25 | 2006-12-25 | 半導体記憶装置とその書き込み制御方法 |
US12/003,163 US7813178B2 (en) | 2006-12-25 | 2007-12-20 | Semiconductor memory device and write control method therefor |
CNA2007101598934A CN101211657A (zh) | 2006-12-25 | 2007-12-25 | 半导体存储装置及其写入控制方法 |
TW096150044A TW200842873A (en) | 2006-12-25 | 2007-12-25 | Semiconductor memory device and write control method therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006347776A JP4309421B2 (ja) | 2006-12-25 | 2006-12-25 | 半導体記憶装置とその書き込み制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008159178A JP2008159178A (ja) | 2008-07-10 |
JP4309421B2 true JP4309421B2 (ja) | 2009-08-05 |
Family
ID=39542555
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006347776A Expired - Fee Related JP4309421B2 (ja) | 2006-12-25 | 2006-12-25 | 半導体記憶装置とその書き込み制御方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7813178B2 (ja) |
JP (1) | JP4309421B2 (ja) |
CN (1) | CN101211657A (ja) |
TW (1) | TW200842873A (ja) |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101548335B (zh) * | 2007-08-01 | 2012-07-11 | 松下电器产业株式会社 | 非易失性存储装置 |
JP5268481B2 (ja) | 2008-07-31 | 2013-08-21 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US8918597B2 (en) * | 2008-08-29 | 2014-12-23 | Infineon Technologies Ag | Digital data inversion flag generator circuit |
JP5178448B2 (ja) | 2008-10-17 | 2013-04-10 | 株式会社東芝 | 不揮発性半導体記憶装置 |
WO2010061760A1 (ja) * | 2008-11-26 | 2010-06-03 | シャープ株式会社 | 不揮発性半導体記憶装置及びその駆動方法 |
KR20100081156A (ko) * | 2009-01-05 | 2010-07-14 | 삼성전자주식회사 | 면적 감소를 위한 구조를 갖는 반도체 장치, 및 이를 포함하는 반도체 시스템 |
JP2010244607A (ja) | 2009-04-03 | 2010-10-28 | Elpida Memory Inc | 半導体記憶装置 |
KR101131551B1 (ko) * | 2009-05-29 | 2012-04-04 | 주식회사 하이닉스반도체 | 데이터 전송을 제어하는 상변화 메모리 장치 |
TWI419173B (zh) * | 2009-07-31 | 2013-12-11 | Univ Nat Chiao Tung | Static random access memory device |
US8266334B2 (en) * | 2010-02-12 | 2012-09-11 | Phison Electronics Corp. | Data writing method for non-volatile memory, and controller and storage system using the same |
JP2011181134A (ja) | 2010-02-26 | 2011-09-15 | Elpida Memory Inc | 不揮発性半導体装置の制御方法 |
EP2564387A1 (en) * | 2010-04-26 | 2013-03-06 | Mosaid Technologies Incorporated | Write scheme in phase change memory |
CN102270498A (zh) * | 2010-06-02 | 2011-12-07 | 王彬 | 一种低功耗相变存储器及其写操作方法 |
KR101847890B1 (ko) * | 2010-10-12 | 2018-04-12 | 삼성세미콘덕터, 인코포레이티드 | 슈도 페이지 모드 메모리 아키텍쳐 및 방법 |
US9116781B2 (en) | 2011-10-17 | 2015-08-25 | Rambus Inc. | Memory controller and memory device command protocol |
JP5727948B2 (ja) | 2012-01-16 | 2015-06-03 | 株式会社東芝 | 半導体記憶装置 |
KR101861548B1 (ko) | 2012-02-09 | 2018-05-29 | 삼성전자주식회사 | 플래그 셀을 이용한 메모리 장치 및 이를 포함하는 시스템 |
CN102831929B (zh) * | 2012-09-04 | 2015-07-22 | 中国科学院上海微系统与信息技术研究所 | 一种相变存储器的读写转换系统及方法 |
WO2015170550A1 (ja) * | 2014-05-09 | 2015-11-12 | ソニー株式会社 | 記憶制御装置、記憶装置、および、その記憶制御方法 |
CN104485930B (zh) * | 2014-12-23 | 2017-06-16 | 苏州宽温电子科技有限公司 | 一种高效时钟输入控制电路 |
KR20170000625A (ko) * | 2015-06-24 | 2017-01-03 | 에스케이하이닉스 주식회사 | 메모리 장치 및 이를 포함하는 메모리 시스템 |
US9893916B2 (en) * | 2016-07-01 | 2018-02-13 | Texas Instruments Incorporated | Methods and apparatus for performing a high speed phase demodulation scheme using a low bandwidth phase-lock loop |
US10566040B2 (en) | 2016-07-29 | 2020-02-18 | Micron Technology, Inc. | Variable page size architecture |
KR20180085396A (ko) * | 2017-01-18 | 2018-07-27 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치, 및 그의 데이터 라이트 동작방법 |
JP2019057341A (ja) | 2017-09-20 | 2019-04-11 | 東芝メモリ株式会社 | 半導体記憶装置 |
KR102452623B1 (ko) | 2018-02-27 | 2022-10-07 | 삼성전자주식회사 | 기입 레이턴시를 줄일 수 있는 저항성 메모리 장치의 동작 방법 |
CN109558083B (zh) * | 2018-11-27 | 2020-08-14 | 惠科股份有限公司 | 防止代码被改写的方法及存储器 |
KR20210081049A (ko) * | 2019-12-23 | 2021-07-01 | 에스케이하이닉스 주식회사 | 저항성 메모리 장치 및 그의 동작 방법 |
TWI711049B (zh) * | 2020-01-06 | 2020-11-21 | 華邦電子股份有限公司 | 記憶體裝置及資料寫入方法 |
CN113257307B (zh) * | 2020-02-13 | 2024-04-26 | 华邦电子股份有限公司 | 存储器装置及数据写入方法 |
US11599484B2 (en) * | 2020-12-01 | 2023-03-07 | Micron Technology, Inc. | Semiconductor device having plural signal buses for multiple purposes |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4566080A (en) * | 1983-07-11 | 1986-01-21 | Signetics Corporation | Byte wide EEPROM with individual write circuits |
JPH05282882A (ja) * | 1991-12-19 | 1993-10-29 | Toshiba Corp | 不揮発性半導体メモリ |
JP2647321B2 (ja) * | 1991-12-19 | 1997-08-27 | 株式会社東芝 | 不揮発性半導体記憶装置及びこれを用いた記憶システム |
JP3829041B2 (ja) * | 2000-03-08 | 2006-10-04 | 株式会社東芝 | 強誘電体メモリ |
EP1331643B1 (en) * | 2002-01-29 | 2009-12-16 | Agere Systems Inc. | Differential flash memory programming technique |
KR100564577B1 (ko) * | 2003-09-25 | 2006-03-28 | 삼성전자주식회사 | 리셋 상태에서 균일한 저항 범위를 가지는 상 변화 메모리장치 및 방법 |
JP3967704B2 (ja) * | 2003-09-25 | 2007-08-29 | 株式会社東芝 | 半導体記憶装置とそのテスト方法 |
JP2006031795A (ja) * | 2004-07-14 | 2006-02-02 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
JP4428284B2 (ja) * | 2005-04-25 | 2010-03-10 | エルピーダメモリ株式会社 | 半導体記憶装置およびその書込み方法 |
-
2006
- 2006-12-25 JP JP2006347776A patent/JP4309421B2/ja not_active Expired - Fee Related
-
2007
- 2007-12-20 US US12/003,163 patent/US7813178B2/en not_active Expired - Fee Related
- 2007-12-25 TW TW096150044A patent/TW200842873A/zh unknown
- 2007-12-25 CN CNA2007101598934A patent/CN101211657A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
US7813178B2 (en) | 2010-10-12 |
CN101211657A (zh) | 2008-07-02 |
JP2008159178A (ja) | 2008-07-10 |
TW200842873A (en) | 2008-11-01 |
US20080151656A1 (en) | 2008-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4309421B2 (ja) | 半導体記憶装置とその書き込み制御方法 | |
JP4322645B2 (ja) | 半導体集積回路装置 | |
KR100516694B1 (ko) | 반도체 메모리 장치 | |
EP1835508B1 (en) | Pram and associated operation method and system | |
JP3894273B2 (ja) | 同期式メモリ装置 | |
JP2006127747A (ja) | 半導体メモリ装置とそのプログラミング方法 | |
US20190156880A1 (en) | Timing control circuit shared by a plurality of banks | |
US7821812B2 (en) | Low-power DRAM and method for driving the same | |
TWI646542B (zh) | 半導體記憶體裝置 | |
JP4582757B2 (ja) | 不揮発性強誘電体メモリを利用したインタリーブ制御装置 | |
JP2009266370A (ja) | 半導体メモリ装置及びその動作方法 | |
US9076512B2 (en) | Synchronous nonvolatile memory device and memory system supporting consecutive division addressing DRAM protocol | |
JP2004095002A (ja) | 半導体メモリ | |
JP4402439B2 (ja) | 改善されたデータ書き込み制御回路を有する4ビットプリフェッチ方式fcram及びこれに対するデータマスキング方法 | |
JP2000187982A (ja) | 半導体記憶装置 | |
JP2018156715A (ja) | 半導体記憶装置 | |
TWI455147B (zh) | 具時脈化感測放大器之記憶體 | |
TWI402843B (zh) | 讀取行選擇與讀取資料匯流排預充電控制信號之時序互鎖方法及其相關電路 | |
JP2004348939A (ja) | 不揮発性強誘電体レジスタを利用した入出力バイト制御装置 | |
JP2009187658A (ja) | 半導体集積回路装置 | |
WO2014175325A1 (ja) | 半導体装置及びその制御方法 | |
KR100950578B1 (ko) | 반도체 메모리 소자와 그의 구동 방법 | |
KR20020015864A (ko) | 반도체 메모리 장치에서 자동 프리차지 제어 회로 | |
JP2005063553A (ja) | 磁性体記憶装置 | |
JP3766710B2 (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080411 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081030 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081118 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090414 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090507 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140515 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |