JP2008159178A - 半導体記憶装置とその書き込み制御方法 - Google Patents

半導体記憶装置とその書き込み制御方法 Download PDF

Info

Publication number
JP2008159178A
JP2008159178A JP2006347776A JP2006347776A JP2008159178A JP 2008159178 A JP2008159178 A JP 2008159178A JP 2006347776 A JP2006347776 A JP 2006347776A JP 2006347776 A JP2006347776 A JP 2006347776A JP 2008159178 A JP2008159178 A JP 2008159178A
Authority
JP
Japan
Prior art keywords
write
data
writing
data latch
latch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006347776A
Other languages
English (en)
Other versions
JP4309421B2 (ja
Inventor
Kiyoshi Nakai
潔 中井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2006347776A priority Critical patent/JP4309421B2/ja
Priority to US12/003,163 priority patent/US7813178B2/en
Priority to CNA2007101598934A priority patent/CN101211657A/zh
Priority to TW096150044A priority patent/TW200842873A/zh
Publication of JP2008159178A publication Critical patent/JP2008159178A/ja
Application granted granted Critical
Publication of JP4309421B2 publication Critical patent/JP4309421B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0076—Write operation performed depending on read result
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2218—Late write
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2245—Memory devices with an internal cache buffer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)

Abstract

【課題】相変化メモリ等の比較的長い書き込み時間を隠蔽して、ランダムな書き込みを実現することができる書き込み方法と装置の提供。
【解決手段】相変化メモリセルからの読み出しデータを保持し及び外部から入力される書き込みデータをラッチするリードデータラッチ１０１と、書き込み開始までの所定サイクルの間メモリセルへの書き込みデータを保持するライトデータラッチ１０２と、リードデータラッチの出力のライトデータラッチへの転送の有無を制御する転送スイッチ１０５とを備え、リードデータラッチは外部から入力された書き込みデータを保持し、転送スイッチを介してライトデータラッチに格納され、ライトデータラッチに保持されているデータとリードデータラッチのデータとが一致するか否か判定する比較回路１０６と、比較回路の出力をラッチするライトフラグラッチ１０３を備え、書き込み要求が存在しており、比較回路の比較結果が不一致を示す場合にのみ書き込みが実行され、必要なビットにのみ書き込みが実行される。
【選択図】図５

Description

本発明は、半導体記憶装置に関し、特に、相変化メモリの書き込みに適用して好適な方法と装置に関する。
相変化メモリ（ＰＲＡＭ）は相変化材料（Ｇｅ２Ｓｂ２Ｔｅ５等）に電流を流して発生するジュール熱で結晶状態を制御してデータを記憶する素子である。
素子を融点以上の温度に上げて比較的早い速度で冷却すると高抵抗のアモルファス（ＲＥＳＥＴ状態）になる。
また、結晶化温度以上、融点温度以下の温度に比較的長い時間保持し比較的遅い速度で冷却すると低抵抗の結晶化状態（ＳＥＴ状態）になる。この高抵抗と低抵抗の二つの結晶状態を、書き込みパルスによって制御することによってデータを記憶する。
この書き込みに要する時間、特に結晶化に要する時間は、使用する材料の結晶化時間に依存するため、書き込みにはある程度の時間を必要とする。この書き込み時間は、一般的に相変化材料としてよく使用されているＧｅ２Ｓｂ２Ｔｅ５等の材料の場合、数十ｎｓ〜数百ｎｓ必要であるといわれている。
なお、相変化メモリ（ＰＲＡＭ）については、例えば特許文献１の記載が参照される。
特開２００５−１００６１７号公報
相変化素子を半導体メモリのセルに用いてＤＲＡＭ（Ｄｙｎａｍｉｃ ＲＡＭ）のような高速でランダムな書き込みを実現しようとすると、セルへの書き込みが１クロックサイクル中に終了しないため、複雑なコントロール回路やデータを保持するためのラッチ回路等が必要で回路規模が増大することが懸念される。
また、この回路規模の増大を回避するために、書き込み時間と同等な時間が確保できるように、ライト時のプリフェッチ数を増加させる方法も考えられるが、書き込み時間の長い材料の場合には、プリフェッチ数が大きくなりすぎて、ランダムなアクセスが阻害されるという問題が発生する。
図１に、相変化メモリを使用してＳＤＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕｓ ＤＲＡＭ）インターフェースのメモリを構成した場合の書き込み動作について説明する。特に制限されないが、図１に示す動作例では、相変化メモリセルへの書き込みに必要な時間は８０ｎｓと仮定する。なお、図１において、ＡＣＴはＡＣＴ（Ａｃｔｉｖａｔｅ）コマンド、ＷＲＴはＷｒｉｔｅコマンド、ＮＯＰはＮｏ−Ｏｐｅｒａｔｉｏｎ、ＰＲＥはＰＲＥＣＨＡＲＧＥコマンドである。ｔＣＫはクロック信号ＣＬＫの１周期、ｔＲＣＤはＡＣＴコマンドからＷｒｉｔｅ／Ｒｅａｄコマンドまでの遅延時間、ｔＷＲはＷｒｉｔｅリカバリ時間、ｔＲＰはＰＲＥコマンドからＡＣＴコマンドまでの時間である。
相変化メモリセルへの書き込み時間は、ＳＤＲＡＭのサイクル（図１に示す例では、クロック周期ｔＣＫ＝１０ｎｓ）よりも長いことから、１サイクルでメモリセルへの書き込みを終了させることが出来ない。時間としては、１クロック周期ｔＣＫの８倍にあたる、８サイクルが、書き込みに必要となる。このため、８ビットの連続データを固定して書き込み（８ビット単位での書き込み；８ビット固定）を実行することで、書き込みの競合を発生することなく、書き込み（Ｗｒｉｔｅ）動作を行うことが可能となる。
この場合、Ｗｒｉｔｅ動作は、必ず、８ビット（Ｄ０〜Ｄ７）の連続データ単位（Ｐａｇｅ Ｗｒｉｔｅ（８ｂｉｔ））で行う必要がある。
このため、連続８ビットの書き込みの途中で、インタラプト動作（例えば、他のＷｒｉｔｅ動作のインタラプト）が発生すると、書き込みの競合が発生し、書き込みは実行できなくなる。図２に、この場合の動作例を示す。本来、８ビット単位での書き込みを行う必要があるが、図２には、４ビット（４サイクル）ごとに、Ｗｒｉｔｅでインタラプト動作を行った場合の例が示されている。
前述したとおり、メモリセルへの書き込み時間は８０ｎｓ必要なため、書き込みの競合が発生する。図２に示す例では、４サイクルずつタイミングの異なる８ビット単位での書き込み（Ｐａｇｅ Ｗｒｉｔｅ（８ｂｉｔ））間で書き込みの競合が発生している。
書き込み回路やＩ／Ｏ線（書き込みデータと読み出しデータの転送線）を、従来のＤＲＡＭのように共用する構成の場合、データの競合が発生し、書き込みが実行できなくなる、というような問題が発生する。
相変化メモリに使用される相変化材料は、例えばＧｅ２Ｓｂ２Ｔｅ５に代表されるような材料であるが、書き込みの時間は、数１０ｎｓ〜数１００ｎｓ程度の時間を必要とする。これは、相変化材料をアモルファス状態（ＲＥＳＥＴ）から結晶状態（ＳＥＴ）にする時の、結晶化にかかる時間に依存する。
一方、この材料を、ＤＲＡＭに代表されるＲＡＭ用途に使用する場合、ＤＲＡＭ等の書き込みのサイクルは、相変化メモリの書き込み時間と比べて短いため、書き込みサイクルごとに、相変化メモリの書き込みを完了させることが出来ない。したがって、書き込みサイクルを伸ばすしか手立てが無いことになる。
そして、この問題を、解決するために、複数のデータを単位として一括して書き込む構成を採用し、相変化メモリの書き込み時間に対応したサイクル数のデータを、プリフェッチしておき、複数のデータを複数の相変化メモリに同時に書き込む構成とした場合、相変化メモリの書き込み時間が、ＲＡＭの書き込み時間と比べて長いため、前述したように、プリフェッチ数を大とする必要が生じる。例えば、プリフェッチ数が増大すると、プリフェッチ数単位での同時アクセスとなり、メモリセルをランダムにアクセスできるという、ＲＡＭの特性が阻害される。
したがって、本発明の目的は、相変化メモリの比較的長い書き込み時間を隠蔽して、ランダムな書き込みを実現することができる書き込み制御方法と装置を提供することにある。
本願で開示される発明は、上記課題を解決するために、概略以下の構成とされる。
本発明は、相変化メモリセル等の書き込み時間に合わせて、予め定められた個数のデータをプリフェッチし、書き込みタイミングを発生して、数サイクル分のデータをまとめて同時に書き込む。
本発明において、書き込み要求を受けてから、予め定められたサイクルで、複数のサイクル分をまとめて書き込みを実行し、書き込みを実行するビットの組み合わせはページ内で任意とされており、見かけ上、ランダムな書き込みを可能としている。
本発明において、前の書き込みデータと、今回の書き込みデータを比較して、一致している場合には、書き込みを行わず、不一致の場合にのみ書き込みを行う。
本発明に係る装置は、複数のセルを備えたメモリアレイと、
前記セルからの読み出しデータを保持するとともに、入力された書き込みデータを保持するリードデータラッチと、
セルへの書き込みデータを保持するライトデータラッチと、
前記リードデータラッチに保持されたデータの前記ライトデータラッチへの転送の有無を制御する転送スイッチと、
を備え、前記リードデータラッチに保持されたデータは、前記転送スイッチを介して前記ライトデータラッチに格納され、
前記リードデータラッチに保持されているデータと前記ライトデータラッチに保持されているデータとが一致するか否か判定する比較回路と、
前記比較回路の出力を保持するラッチ回路と、
を備え、書き込み要求が存在しており、前記比較回路の比較結果が不一致を示す場合、前記ライトデータラッチのデータの書き込みが実行され、一致の場合、書き込みを実行せず、必要なビットにのみ書き込みが実行される。
本発明において、ＡＣＴコマンド発行後、ページサイズ分のメモリセルの読み出しデータを前記リードデータラッチに格納し、前記リードデータラッチに取り込まれたデータは、リード、ライト動作が行われる前に、前記ライトデータラッチも転送され、前記リードデータラッチとライトデータラッチに同一のデータが格納される。
本発明において、ラッチの確定後、前記リードデータラッチのデータを、前記ライトデータラッチに転送して、前記リードデータラッチと前記ライトデータラッチに保持されるデータを一致させる。
本発明において、書き込み中のデータは前記ライトデータラッチに格納されており、前記リードデータラッチに外部からの書き込みデータは保持され、書き込み途中のビットに書き込み要求が来ても、書き込みは中断せずにメモリセルへの書き込みを完了させ、前記メモリセルへの書き込み完了後、次サイクルの書き込みタイミングで、この書き込み途中のビットへの書き込みデータのメモリセルへの書き込みが行われる。
本発明において、前記ライトフラグラッチは、ＡＣＴコマンドが活性化されてから、予め定められた所定サイクル後に活性化されるラッチタイミング信号を受けて前記比較回路の出力をラッチする。
本発明において、書き込みパルス（ＷＳＥＴ、ＷＲＳＴ）の入力タイミングに合わせて、前記ライトデータラッチに格納されているデータに従って、セット又はリセット書き込みが実行される。
本発明においては、バンクが活性化されるとワンショットパルスを発生させる回路と、所定段数のシフトレジスタと、を備え、前記ワンショットパルスが前記切替スイッチを介して前記シフトレジスタの初段に所定の論理値データとして転送され、前記バンクに書き込み要求が入力される度に、前記シフトレジスタは、前記所定の論理値データをシフトし、前記シフトレジスタの最終段に前記所定の論理値データがシフトした時点で、書き込みパルスを生成する回路を備え、前記シフトレジスタでシフトした最終段の前記所定の論理値データは、前記切替スイッチを介して前記シフトレジスタの初段にフィードバックされ、前記バンクに書き込み要求が入力される毎に前記所定の論理値データをシフトして行き、所定サイクル後に、再び、書き込みパルスを生成する、書き込みパルス制御回路を備えている構成としてもよい。
本発明の方法は、メモリアレイの書き込み方法であって、
書き込みデータを、リードデータラッチに格納してから、メモリセルに書き込み中のデータを保持するライトデータラッチに転送する工程と、
書き込み要求を受けてから、予め定められたサイクルで、複数のサイクル分をまとめて書き込みを実行する工程と、を含み、既に書き込まれたデータと同一のデータの書き込みは行わず、書き込みを実行するビットの組み合わせはページ内で任意とされており、見かけ上、ランダムな書き込みを可能としている。
本発明においては、前の書き込みデータと、今回の書き込みデータを比較して、一致している場合には、書き込みを行わず、不一致の場合にのみ書き込みを行う。
本発明によれば、相変化メモリ等の比較的長い書き込み時間を隠蔽して、ランダムな書き込みを実現することができる。
前記した本発明についてさらに詳細に説述すべく、添付図面を参照して以下に説明する。図３は、相変化メモリをＳＤＲＡＭに適用した場合における、本発明の書き込みシーケンスの一例を示すタイミング図である。特に制限されないが、相変化メモリの書き込み時間は、８０ｎｓの時間が必要と仮定している。クロック周期ｔＣＫ＝１０ｎｓで８ビット単位（８ビットプリフェッチ）での書き込みを行うことを前提としているため、書き込みの時間としては８０ｎｓの時間の確保が必要である。
図４は、この方式を用いたランダムな書き込みを実現するための回路ブロック図を示している。図５は、図４のライトデータラッチ１３と、センスアンプ＆データラッチ回路１４の部分に対応する回路構成の一例を示す図である。図６は、図５の詳細な回路構成を示す図である。
図４を参照すると、本実施形態において、バンク（ＢＡＮＫ）構成は、従来の典型的なＳＤＲＡＭと同じく４ＢＡＮＫ構成を前提としている。メモリアレイ１０と、ロウアドレスをデコードしワード線を選択するロウデコーダ（Ｒｏｗ Ｄｅｃｏｒｄｅｒ）１１と、カラムアドレスをデコードし選択されたカラムスイッチをオンとするカラムデコーダ（Ｃｏｌｕｍｎ Ｄｅｃｏｒｄｅｒ）１２と、ライトデータラッチ（Ｗｒｉｔｅ Ｄａｔａ Ｌａｔｃｈ）１３と、センスアンプ＆データラッチ回路（Ｓｅｎｓｅ Ａｍｐ＆Ｄａｔａ ｌａｔｃｈ）１４とを各バンク毎に備え、１６ビットのデータ端子（ＤＱ０〜ＤＱ１５）１５と入力バッファ（Ｉｎｐｕｔ Ｂｕｆｆｅｒ）１６と出力バッファ（Ｏｕｔｐｕｔ Ｂｕｆｆｅｒ）１７と、アドレス端子２０に接続するロウアドレスバッファ（Ｒｏｗ Ａｄｄｒｅｓｓ Ｂｕｆｆｅｒ）１８とカラムアドレスバッファ（Ｃｏｌｕｍｎ Ａｄｄｒｅｓｓ Ｂｕｆｆｅｒ）１９と、クロック／ＣＬＫ、クロックイネーブル／ＣＫＥ、チップセレクト／ＣＳ、ロウアドレスストローブ／ＲＡＳ、カラムアドレスストローブ／ＣＡＳ、ライトイネーブル／ＷＥ、データマスクＤＱＭを入力するモードデコーダ（Ｍｏｄｅ Ｄｅｃｏｒｄｅｒ）２１と、データ転送制御回路２２と、Ｗｒｉｔｅパルス制御回路２３と、各アクセスサイクルにおける状態を制御するステートマシン（Ｓｔａｔｅ Ｍａｃｈｉｎｅ）２４を各バンクに共通に備えている。
本実施形態において、書き込み開始タイミング（例えば書き込みパルスで規定される）は、半導体記憶装置内部で、あらかじめ書き込み速度に合わせて、プリフェッチ単位を決めて設定しておく。ここでは、８サイクル毎に設定したと仮定して説明する。Ｗｒｉｔｅ動作は、ＢＡＮＫを活性化するＡＣＴ信号が入力されて、最初のＷｒｉｔｅコマンドを起点に８サイクル毎に、内部回路で書き込み開始タイミングを発生して書き込みを行う。
この方式により、外部からの入力は８ビット又は４ビットの連続データである必要性は無くなり、ランダムな書き込みを実現することが出来る。
この書き込みを実現するために、各ビット線に対応して３つのラッチ回路を必要とする。図５のデータラッチ回路部１００は、ライトデータラッチ（Ｗｒｉｔｅ Ｄａｔａ Ｌａｔｃｈ）とセンスアンプ＆データラッチ（Ｓｅｎｓｅ Ａｍｐ ＆ Ｄａｔａ Ｌａｔｃｈ）のブロックの詳細構成を示した図である。
図５を参照すると、本実施形態において、データラッチ回路部１００は、メモリセルからの読み出しデータを保持し、図４のデータ端子１５、入力バッファ１６（図４参照）から、相補のＩ／Ｏ線、カラムスイッチ１１１Ａ、１１１Ｂを介して、入力される書き込みデータをラッチするリード（Ｒｅａｄ）データラッチ１０１と、書き込み開始までの８サイクル中、メモリセルに書き込まれているデータを保持するライト（Ｗｒｉｔｅ）データラッチ１０２と、Ｒｅａｄデータラッチ１０１とＷｒｉｔｅデータラッチ１０２の出力を比較する比較回路１０６と、比較回路１０６の出力をラッチタイミング信号ＷＦＬでラッチし、書き込みを行うＷｒｉｔｅバッファ回路を選択するＷｒｉｔｅフラグラッチ１０３と、Ｗｒｉｔｅフラグラッチ１０３の出力と、ＷＲＳＴと、Ｗｒｉｔｅデータラッチ１０２の出力を入力する３入力ＮＡＮＤ回路１１２と、Ｗｒｉｔｅフラグラッチ１０３の出力と、書き込みパルスのＷＳＥＴと、Ｗｒｉｔｅデータラッチ１０２の出力の反転を入力する３入力ＮＡＮＤ回路１１３と、ソースが電源に共通に接続され、ゲートがＮＡＮＤ回路１１２、１１３の出力にそれぞれ接続され、ドレインがビット線に共通接続されたＰチャネルＭＯＳトランジスタ（ＰＭＯＳトランジスタ）１１５、１１６を備えている。特に制限されないが、比較回路１０６は、排他的否定論理和回路（ＥＸＮＯＲ回路）から構成され、比較される信号が一致のときＨｉｇｈ、不一致のときＬｏｗを出力する。Ｉ／Ｏ線は、複数のカラムに共通に設けられ、共通Ｉ／Ｏ線とも呼ばれ、カラム（Ｃｏｌｕｍｎ）選択線で選択されたカラムスイッチ１１１Ａ、１１１Ｂを介してビット線と接続される。
Ｒｅａｄデータラッチ１０１は、ＡＣＴコマンドの入力後、メモリセルから読み出され、センスアンプ１０４でセンス増幅された読み出しデータを保持する。具体的には、メモリセルが高抵抗のアモルファス状態か低抵抗の結晶化状態かをセンスアンプ１０４で判定し、増幅したデータを保持する。
また、データ端子から、入力バッファ、Ｉ／Ｏ線、スイッチ１１１Ａ、１１１Ｂを介して書き込み（Ｗｒｉｔｅ）データが入力された場合も、この書き込みデータは、Ｒｅａｄデータラッチ１０１に保持される。このデータ転送はＩ／Ｏ線を通して、各書き込み（Ｗｒｉｔｅ）サイクル毎に実行され、完了する。つまり、Ｒｅａｄデータラッチ１０１は、ビット線上のアクティブ状態にある、ビットに保持されているべきデータを、常に、保持することになる。
外部から当該アドレスへの読み出し（Ｒｅａｄ）要求が来た場合には（図４のモードデコーダ２１でＲｅａｄ要求であるとデコードされる）、Ｒｅａｄデータラッチ１０１に保持されているデータを共通Ｉ／Ｏ線から読み出し、出力バッファ（図４の１７）を介してデータ端子（図４の１５）に出力する。
Ｗｒｉｔｅデータラッチ１０２は、メモリセルに書き込み中のデータを保持するラッチである。
ＡＣＴコマンドの入力によりＢＡＮＫが活性化された当初、Ｗｒｉｔｅデータラッチ１０２は、メモリセルのデータをセンスアンプ１０４で増幅し、Ｒｅａｄデータラッチ１０１に保持されたデータを転送して保持する。
図６を参照すると、センスアンプ１０４からの相補の信号端子は、Ｒｅａｄデータラッチ１０１（入力と出力が互いに接続されたインバータＩＮＶ１、ＩＮＶ２よりなるフリップフロップ）に接続されている。インバータＩＮＶ１の入力とインバータＩＮＶ２の出力と相補のＩ／Ｏ線の間にはカラム（Ｃｏｌｕｍｎ）選択信号でオン・オフ制御されるカラムスイッチ１１１Ａ、１１１Ｂが接続されている。Ｒｅａｄデータラッチ１０１を構成する第１のインバータＩＮＶ１の出力は、転送スイッチ１０５（制御信号Ｔｉｎｉｔでオン・オフ制御されるＣＭＯＳトランスファゲートよりなる）を介して、Ｗｒｉｔｅデータラッチ１０２（入力と出力を互いに接続したインバータＩＮＶ３、ＩＮＶ４よりなるフリップフロップ）に入力されている。
Ｒｅａｄデータラッチ１０１のインバータＩＮＶ１と、Ｗｒｉｔｅデータラッチ１０２のインバータＩＮＶ３の出力を比較する比較回路（ＥＸＮＯＲ）１０６の出力を受けるＷｒｉｔｅフラグラッチ１０３は、ＷＦＬがＨｉｇｈのときオンするＣＭＯＳトランファゲートと、入力と出力を互いに接続したインバータＩＮＶ５、ＩＮＶ６よりなる。
Ｗｒｉｔｅデータバッファ１０８は、Ｗｒｉｔｅデータラッチ１０２のインバータＩＮＶ４の出力と、Ｗｒｉｔｅフラグラッチ１０３のインバータＩＮＶ５の出力と、書き込みパルス（リセット）ＷＲＳＴを入力し、出力がＰＭＯＳトランジスタ１１６のゲートに接続されているＮＡＮＤ回路１１２と、Ｗｒｉｔｅデータラッチ１０２のインバータＩＮＶ３の出力と、Ｗｒｉｔｅフラグラッチ１０３のインバータＩＮＶ５の出力と、書き込みパルス（セット）ＷＳＥＴを入力し、出力がソースが電源に接続されたＰＭＯＳトランジスタ１１５のゲートに接続されているＮＡＮＤ回路１１３と、ＰＭＯＳトランジスタ１１５、１１６の共通ドレイン（ビット線）とＧＮＤ間に接続されたＮＭＯＳトランジスタ１１７と、ＮＡＮＤ回路１１２、１１３の出力を受け、出力がＮＭＯＳトランジスタ１１７のゲートに接続されたＮＡＮＤ回路１１４と、を備えている。ＮＡＮＤ回路１１２、１１３の出力うちＬｏｗレベルに対応する１つ又は２つのＰＭＯＳトランジスタがオンしビット線を電源電子とし電源から、選択されたワード線に接続するセルのＧＳＴに電流を供給する。
次に、本実施形態におけるＷｒｉｔｅデータラッチ１０２の初期化動作について説明する。
書き込み開始時、活性化されたＢＡＮＫアクティブ・コマンド（ＡＣＴ）が入力された後、最初のＷｒｉｔｅコマンド（ＷＲＴ）の入力から、８サイクルが経過し、書き込みパルス（ＷＳＥＴ及びＷＲＳＴ）が発生する直前に、書き込み対象のデータを、Ｒｅａｄデータラッチ１０１から転送して保持する。転送制御信号ＴｉｎｉｔのパルスがＨｉｇｈのとき、Ｒｅａｄデータラッチ１０１の保持データはＷｒｉｔｅデータラッチ１０２に転送される。
書き込み要求が来ていないビットは、Ｒｅａｄデータラッチ１０１とＷｒｉｔｅデータラッチ１０２には同じデータが保持されているので、転送動作をしても、Ｗｒｉｔｅデータラッチ１０２内のデータは変化しない。
当該ビット（Ｗｒｉｔｅデータバッファ１０８に接続されるビット線）にデータを出力するか（書き込みを行うか）否かは、Ｗｒｉｔｅデータラッチ１０２のデータとＲｅａｄデータラッチ１０１のデータを比較回路で比較した結果によって判定する。
これら２つのデータが不一致の場合、不一致であることをＷｒｉｔｅフラグラッチ１０３に格納する。
比較回路（ＥＸＮＯＲ）回路１０６は、Ｒｅａｄデータラッチ１０１の出力（インバータＩＮＶ１の出力）と、現在のＷｒｉｔｅデータラッチ１０２の出力（インバータＩＮＶ３の出力）を比較し、比較結果は、ＷＦＬをラッチタイミング信号として、Ｗｒｉｔｅフラグラッチ１０３に記憶される。
Ｗｒｉｔｅフラグラッチ１０３へのデータ格納のタイミングは、Ｒｅａｄデータラッチ１０１から、Ｗｒｉｔｅデータラッチ１０２への転送の直前に行う。すなわち、Ｗｒｉｔｅフラグラッチ１０３のラッチタイミング信号ＷＦＬは、転送制御信号Ｔｉｎｉｔのワンショットパルスが生成される直前で、Ｈｉｇｈレベルとされる。
この時、書き込み要求が存在しており（ＷＲＴがＨｉｇｈレベル）、且つ、相変化メモリセルに書き込まれているデータ（Ｗｒｉｔｅデータラッチ１０２に現在保持されているデータ）と、Ｒｅａｄデータラッチ１０１のデータとが異なる場合（すなわち、比較回路（ＥＸＮＯＲ）回路１０６の出力がＬｏｗレベル、Ｗｒｉｔｅフラグラッチ１０３の出力がＨｉｇｈレベル）、書き込みが実行される。すなわち、比較回路１０６を構成するＥＸＮＯＲ回路の出力がＬｏｗレベルのとき（Ｗｒｉｔｅデータラッチ１０２とＲｅａｄデータラッチ１０１の出力が不一致）、Ｗｒｉｔｅフラグラッチ１０３の出力（インバータＩＮＶ５の出力）はＨｉｇｈレベルである。このとき、ＮＡＮＤ回路１１２、１１３の出力の一方はＬｏｗレベルであり、これを受けるＮＡＮＤ回路１１４の出力はＨｉｇｈレベルとなり、ＮＭＯＳトランジスタ１１７がオンする。
Ｗｒｉｔｅデータラッチ１０２のインバータＩＮＶ３の出力がＨｉｇｈ（書き込みデータがＨｉｇｈ）、Ｗｒｉｔｅフラグラッチ１０３の出力（ＩＮＶ５の出力）がＨｉｇｈ（２つのラッチ１０１、１０２の出力不一致）の場合には、書き込みパルス（セットパルス）ＷＳＥＴがＨｉｇｈのとき、ＮＡＮＤ回路１１３の出力がＬｏｗとなり、書き込みパルスＷＳＥＴに応じてＰＭＯＳトランジスタ１１５がオンする。
Ｗｒｉｔｅデータラッチ１０２のインバータＩＮＶ４の出力がＨｉｇｈ（書き込みデータがＬｏｗ）、Ｗｒｉｔｅフラグラッチ１０３の出力（ＩＮＶ５の出力）がＨｉｇｈの場合（２つのラッチ１０１、１０２の出力不一致）には、書き込みパルス（リセットパルス）ＷＳＲＴがＨｉｇｈのとき、ＮＡＮＤ回路１１２の出力がＬｏｗとなり、書き込みパルスＷＳＲＴに応じてＰＭＯＳトランジスタ１１６がオンする。
相変化メモリセルに書き込まれているデータと同一のデータの書き込み要求が来た場合には、共通Ｉ／Ｏ線からの書き込みデータ、すなわち、Ｒｅａｄデータラッチ１０１のインバータＩＮＶ１の出力と、Ｗｒｉｔｅデータラッチ１０２ののインバータＩＮＶ３の出力は一致した状態になっているため、比較回路（ＥＸＮＯＲ）１０６の出力はＨｉｇｈレベルとされ、Ｗｒｉｔｅフラグラッチ１０３の出力はＬｏｗレベルであり、ＮＡＮＤ回路１１２、１１３の出力はＨｉｇｈレベルとなり、ＰＭＯＳトランジスタ１１５、１１６はともにオフし、メモリセルへの書き込みは行われない。
このように、各々のＷｒｉｔｅデータラッチ回路１３で判定が行われ、必要なビットにのみ書き込みが実行される。
その後、書き込みパルス（ＷＳＥＴ、ＷＲＳＴ）の入力タイミングに合わせて、Ｗｒｉｔｅデータラッチ１０２に格納されているデータに従って、セット又はリセット状態の書き込みが実行される。
相変化メモリセルへの書き込みは、一旦、開始されたら、途中で中断することは出来ない。これは、書き込み途中で中断してしまうと、メモリセルに書き込まれているデータが破壊された状態になってしまうためである。前述した一連の書き込みを実現するための回路例を、図７に示す。
相変化メモリセルは、１つのＧＳＴ（Ｇａ−Ｓｂ−Ｔｅ；相変化素子）とＮＭＯＳトランジスタを接続した形になっている。図６では、ビット線とＧＮＤ間に、ＧＳＴ１２０とＮＭＯＳトランジスタ１１９、ＧＳＴ１２０とＮＭＯＳトランジスタ１１８よりなる２つのメモリセルが接続されており、ＮＭＯＳトランジスタ１１８、１１９のゲートがワード線Ｗｏｒｄ０、Ｗｏｒｄ１にそれぞれ接続され、選択されたワード線に接続するＮＭＯＳトランジスタがオンする。
センスアンプ１０４は、メモリセルが高抵抗状態（ＲＥＳＥＴ）にあるか低抵抗状態（ＳＥＴ）であるかを判定する。センスアンプ１０４は、外部から入力される参照電位ＶＲＥＦを用いてデータを判定し、Ｒｅａｄデータラッチ１０１に格納する。
外部Ｉ／Ｏとのデータの転送は、共通Ｉ／Ｏ線と、Ｒｅａｄデータラッチ１０１との間に接続されたカラムスイッチ１１１Ａ、１１１Ｂを通して行う。カラムスイッチ１１１Ａ、１１１Ｂはゲートにカラム（Ｃｏｌｕｍｎ）選択線が接続されたＭＯＳトランジスタよりなる。なお、通常のＤＲＡＭ同様、カラムデコーダ（図４の１２）で選択されたカラムに対応するカラム（Ｃｏｌｕｍｎ）選択線が活性化され、カラムスイッチ１１１Ａ、１１１Ｂがオンする。
Ｒｅａｄデータラッチ１０１とＷｒｉｔｅデータラッチ１０２の間には、転送信号ＴｉｎｉｔがＨｉｇｈレベルのときオンするＣＭＯＳトランスファゲートよりなるスイッチ１０５が設けられ、Ｂａｎｋ活性化後のＷｒｉｔｅデータのイニシャライズ動作の時と、書き込み要求の８サイクル毎に、このスイッチ１０５を通して、Ｒｅａｄデータラッチ１０１のデータＷｒｉｔｅデータラッチ１０２に転送する。
書き込みを実行するか否かは、Ｗｒｉｔｅデータラッチ１０２とＲｅａｄデータラッチ１０１のデータを、比較回路（ＥＸＮＯＲ回路）１０６で比較し、不一致であるかどうかを判定して決める。Ｗｒｉｔｅフラグラッチ１０３は、比較回路（ＥＸＮＯＲ回路１０６の出力をＷＦＬ信号でラッチする。
Ｗｒｉｔｅフラグラッチ１０３の出力がＨｉｇｈになった場合、Ｗｒｉｔｅデータバッファ１０８が動作し、書き込みが実行される。このようにしてメモリセルに対して書き込みが実行される。
図３に示した書き込みのシーケンス例に即して本実施例の動作について説明する。以下では、相変化メモリへの書き込みサイクルを８０ｎｓと過程した場合について図３のタイミング図と、図４乃至図６を参照して説明する。外部のクロック信号ＣＬＫの周波数は、１００ＭＨｚ（ｔＣＫ＝１０ｎｓ）のＳＤＲＡＭに適用した場合を仮定する。
書き込みサイクルが８０ｎｓであるため、８ビットごとにまとめて書き込みを行うと、８×１０ｎｓ＝８０ｎｓとなり、競合が発生することなく、書き込みを行うことが出来る。
書き込みパルス（ＷＳＥＴ、ＷＲＳＴ）は、最初の書き込み要求から、８サイクル毎にチップ内部で発生し、セルへの書き込みを実行する。
この例では、内部のＲｅａｄデータラッチ１０１、Ｗｒｉｔｅデータラッチ１０２間のデータの転送時間のマージンを取るために、ＳＥＴ書き込み時間（ＷＳＥＴのパルス幅で規定される）は、８０ｎｓよりも１サイクル分短い、７０ｎｓとした場合を想定している。
ＡＣＴコマンド発行後、通常のＤＲＡＭと同様に、ワード線を活性化し、ページサイズ分のメモリセルのデータを、センスアンプ１０４で増幅し、読み出しデータを、Ｒｅａｄデータラッチ１０１に格納する。Ｒｅａｄデータラッチ１０１は、入力と出力同士を相互に接続したインバータで構成した例とされているが、ＤＲＡＭの典型的なセンスアンプのようなクロスカップル型のラッチアンプ等を用いてもよい。
Ｒｅａｄデータラッチ１０１に取り込まれたデータは、最初のカラム（Ｃｏｌｕｍｎ）選択線が活性化される前に、すなわち、リード、ライトアクセス動作が行われる前に、Ｗｒｉｔｅデータラッチ１０２にも転送され（転送スイッチ１０５がオンとされている）、Ｒｅａｄデータラッチ１０１、Ｗｒｉｔｅデータラッチ１０２に同一のデータが格納された時点で、増幅動作は完了する。
その後、カラム（Ｃｏｌｕｍｎ）アドレス、及び、Ｗｒｉｔｅコマンド（ＷＲＴ）を受けてＩ／Ｏ線、カラムスイッチ１１１Ａ、１１１Ｂを通して、入力されたアドレスに対応するＲｅａｄデータラッチ１０１に、書き込みデータを転送する。
その時点では、Ｒｅａｄデータラッチ１０１のデータはＷｒｉｔｅデータラッチ１０２には転送せず、Ｗｒｉｔｅデータラッチ１０２は、８サイクル期間は最初に転送されたデータを保持する。
８サイクル目のＣｏｌｕｍｎ選択線の立下り後に、ＷＦＬ信号を立ち上げ、Ｒｅａｄデータラッチ１０１内のデータとＷｒｉｔｅデータラッチ１０２内のデータを比較した書き込みフラグを確定させる。
この時点で、Ｒｅａｄデータラッチ１０１とＷｒｉｔｅデータラッチ１０２内のデータが異なる場合のみ、Ｗｒｉｔｅフラグラッチ１０３の出力がＨｉｇｈにセットされ書き込みが行われる。
このラッチの確定後、Ｒｅａｄデータラッチ１０１のデータを、Ｗｒｉｔｅデータラッチ１０２に転送して、両方のラッチ１０１、１０２内のデータを一致させると共に、メモリセルに書き込むデータを、Ｗｒｉｔｅデータラッチ１０２に転送する。
Ｒｅａｄデータラッチ１０１からＷｒｉｔｅデータラッチ１０２へのデータの転送が完了したら、書き込みパルスＷＲＳＴとＷＳＥＴを同時に発生させる。この２つのライトパルスＷＲＳＴとＷＳＥＴは、相変化メモリをアモルファス状態にするか、結晶化状態にするかによって、書き込みのパルス幅、セルに流す電流量が異なるため、２種類のパルスが生成される。一般的に、アモルファス状態（リセット状態）にするためには、高電流を短時間（ここでは、２０ｎｓとしている）、結晶化させるためには、比較的低電流を長時間（ここでは、７０ｎｓ）を流す必要がある。この場合、書き込みパルスＷＲＳＴ、ＷＳＥＴのパルス幅は、それぞれ、２０ｎｓ、７０ｎｓとされる。
書き込みパルスＷＲＳＴとＷＳＥＴは、前ページと共通で発生するが、書き込みするか否かは書き込みパルスが入力された時点で、Ｗｒｉｔｅフラグラッチ１０３の出力（インバータＩＮＶ５の出力）がＨｉｇｈ（比較回路１０６の比較結果が不一致をラッチしている）の箇所のＷｒｉｔｅデータバッファ１０８のみが動作し、書き込みが行われる。
書き込み中（ライトパルスが発生している間）は、Ｗｒｉｔｅデータラッチ１０２で書き込み情報は保持され、外部からＲｅａｄ／Ｗｒｉｔｅの要求が来た場合にも、Ｒｅａｄデータラッチ１０１内でやり取りが行われ、８サイクル期間中は、Ｗｒｉｔｅデータラッチ１０２にデータは保持されたままである。８サイクル期間中に、Ｗｒｉｔｅデータラッチ１０２のデータは更新されない。
書き込みパルスＷＲＳＴ、ＷＳＥＴが、Ｌｏｗレベルになったら、Ｗｒｉｔｅデータラッチ１０２には、Ｒｅａｄデータラッチ１０１より、次の書き込みの情報が伝達される。
書き込み終了後は、Ｒｅａｄデータラッチ１０１内のデータをＷｒｉｔｅデータラッチ１０２内に転送し、その間、Ｗｒｉｔｅデータが入力されていなければ、Ｒｅａｄ／Ｗｒｉｔｅデータラッチ１０１、１０２内のデータは一致するため、書き込みは終了する。
その後、先の書き込み時間中に、Ｒｅａｄデータラッチ１０１に書き込まれたデータの書き込みが実行される。
図３に示した動作例では、８サイクル単位でデータが入力された例を示したが、ランダムなＷｒｉｔｅ書き込みを許しているので、図７に示すように、１２サイクルのＷｒｉｔｅ（データＤ０〜Ｄｂ）が続いた後に、プリチャージ（ＰＲＥ）コマンドが入力されることもあり得る。本実施例では、ＰＲＥコマンドが入力された時点で、書き込みが終了していない場合も、継続して書き込みを実行する。残ったデータは、さらに８サイクル後から書き込みを実行し、その後、ワード線を立ち下げる。
このため、最も長い場合は、ｔＲＰ（ＰＲＥからＡＣＴまでの時間）は、通常の３０ｎｓと比較して、最後のデータ（Ｄｂ）の入力から、次にＡＣＴが入力できるまでに、
１０ｎｓ×８サイクル×２−ｔＷＲ（２０ｎｓ）
＝１４０ｎｓ
の時間が最大必要となることになる。図７に、書き込みの途中でＰＲＥコマンドが入力され、ｔＲＰが１００ｎｓ（最大１４０ｎｓ）となった場合の動作例を示す。
例えば書き込みサイクルが４０ｎｓになった場合、ｔＲＰは、
１０ｎｓ×４サイクル×２−ｔＷＲ（２０ｎｓ）＝６０ｎｓ
となり、通常のｔＲＰの値（＝３０ｎｓ）の約２倍の時間程度になる。
仮に、２０ｎｓの書き込みサイクルが実現できたとすると、ｔＲＰは、
１０ｎｓ×２サイクル×２−ｔＷＲ（２０ｎｓ）＝２０ｎｓ
となり、通常のｔＲＰの値（３０ｎｓ）内に書き込みの時間を隠蔽することが可能となる。
図８は、書き込みサイクルが４０ｎｓになった場合の動作例を示すタイミング図である。図８には、書き込み中のビットにさらに書き込みの要求(同一のアドレスへの書き込み要求)が来た場合の例を示している。この場合、書き込み中のデータはＷｒｉｔｅデータラッチ１０２に格納されており、Ｒｅａｄデータラッチ１０１に書き込みデータは保持される。
本実施例において、前述したように、書き込み途中のビットに書き込み要求が来ても、書き込みは、中断せずに、最後まで、メモリセルへの書き込みを完了させる。
メモリセルへの書き込み完了後、チップ内で発生した次サイクルの書き込みタイミングで、このデータ（書き込み途中のビットへの書き込みデータ）は、メモリセルに書き込みが行われる。
図９は、本実施例におけるＷｒｉｔｅパルス制御回路２３の構成例を示す図である。図１０は、図９の回路の動作波形を模式的に示す図を示す。
Ｗｒｉｔｅパルス制御回路２３は、シフトレジスタ２０５と、判定回路２０６を備えている。信号（Ｒｏｗ Ｂａｎｋ ａｄｄ）を入力する遅延回路２０２と、遅延回路２０２の出力を入力するインバータ２０３と、信号（Ｒｏｗ Ｂａｎｋ ａｄｄ）とインバータ２０３の出力を入力するＡＮＤ回路２０４は、信号（Ｒｏｗ Ｂａｎｋ ａｄｄ）がＨｉｇｈとなるとき、そのエッジから遅延回路２０２の遅延時間で規定されるパルス幅のワンショットパルスを生成する。ＷＲＴと信号（Ｃｏｌｕｍｎ Ｂａｎｋ ａｄｄ）を入力するＡＮＤ回路２０１の出力はシフトレジスタ２０５の各段にシフトクロックとして入力される。ＡＮＤ回路２０４の出力とシフトレジスタ２０５の最終段の出力（Ｒ８）とは、切替スイッチ２０８を介してシフトレジスタ２０５の初段に入力される。
ＢＡＮＫが活性化されると、その信号から、ワンショットパルスを発生させ（ＡＮD回路２０４の出力）、シフトレジスタ２０５のＲ０にＨｉｇｈデータを転送する。
その後、当該ＢＡＮＫに、Ｗｒｉｔｅ要求（ＷＲＴがＨｉｇｈ）が来るたびに、このＳＥＴされたＨｉｇｈデータをシフトする。
シフトレジスタ２０５の最終段のＲ８に、Ｈｉｇｈデータがシフトした時点で、８サイクル分の書き込み要求が来たことになり、判定回路２０６の出力がＨｉｇｈとなり、Ｗｒｉｔｅパルス発生回路２０７からＷＲＳＴ、ＷＳＥＴを出力して、メモリセルに書き込みが実行される。
シフトレジスタ２０５でシフトしたＲ８のデータは、切替スイッチ２０８を介して初段にフィードバックされ、Ｒ０にも転送され、書き込み要求毎に（ＷＲＴのＨｉｇｈパルスが到来する毎に）、このデータをシフトして、また８サイクル後に、Ｗｒｉｔｅパルス発生回路２０７から書き込みパルスＷＲＳＴ、ＷＳＥＴを発生する。
図１０にタイミング図として示したように、ＢＡＮＫアクティブ信号（Ｒｏｗ Ｂａｎｋ ａｄｄ）を受けて、Ｒ０にＨｉｇｈデータをセットし、これがＷｒｉｔｅ要求によってシフトされ、Ｒ８にのみＨｉｇｈがセットされたときを起点に、書き込みパルスＷＳＥＴ、ＷＲＳＴが発生されることを示している。この書き込み方式をとることによって、相変化メモリのセルへの書き込み時間を隠蔽して、ランダムな高速書き込みを実現することができる。
本実施例によれば、連続する書き込みビットを、８ビット固定ではなくても、書き込みを実現することが出来る。比較的長いｔＲＰ期間が必要になるデメリットはあるが、これは、仮定した書き込み速度が８０ｎｓとなっているためであり、このメモリセルへの書き込みに必要な時間が４０ｎｓもしくは２０ｎｓのように短くなれば、この副作用の量も相対的に小さくなる。
このような高速書き込みの材料を適用すれば、ＤＲＡＭでも、ランダムアクセス性を実現した不揮発メモリを作成することが可能となる。
なお、図４に示した回路構成の場合、ＢＡＮＫ単位で書き込みを実行することになる。しかしながら、本発明は、ＢＡＮＫ単位の書き込みに限定されるわけではなく、チップ単位一括とかＢＡＮＫをいくつかのＢｌｏｃｋに分割して書き込みを行うということも可能である。
上記実施例では、相変化メモリを例に説明したが、本発明は、相変化メモリの他にも、書き込み時間がＤＲＡＭやＳＲＡＭと比較して長い時間を必要とするメモリ素子、例えばＲＲＡＭ（Ｒｅｓｉｓｔａｎｃｅ ＲＡＭ）、ＭＲＡＭ（Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ ＲＡＭ）、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ ＲＡＭ；強誘電体ＲＡＭ）等を用いて高速でランダムな書き込みを実現するために有効である。
以上、本発明を上記実施例に即して説明したが、本発明は上記実施例の構成にのみ制限されるものでなく、本発明の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
相変化メモリの８ビット単位での書き込み（８ビット固定）を説明するタイミング図である。 相変化メモリの８ビット単位での書き込み（インタラプト発生）を説明するタイミング図である。 本発明の一実施例の動作例を説明するタイミング図である。 本発明の一実施例の構成を示す図である。 本発明の一実施例のデータラッチ回路部の構成の一例を示す図でる。 本発明の一実施例のデータラッチ回路部の詳細構成の一例を示す図でる。 本発明の一実施例の動作の別の例を説明するタイミング図である。 本発明の一実施例の動作の別の例を説明するタイミング図である。 本発明の一実施例のＷｒｉｔｅパルス制御回路の構成を示す図である。 本発明の一実施例のＷｒｉｔｅパルス制御回路の動作例を示すタイミング図である。
符号の説明
１０ メモリアレイ
１１ ロウデコーダ
１２ カラムデコーダ
１３ ライトデータラッチ
１４ センスアンプ＆データラッチ回路
１５ データ端子
１６ 入力バッファ
１７ 出力バッファ
１８ ロウアドレスバッファ
１９ カラムアドレスバッファ
２０ アドレス端子
２１ モードデコーダ
２２ データ転送制御回路
２３ Ｗｒｉｔｅパルス制御回路
２４ ステートマシン
１００ データラッチ回路
１０１ Ｒｅａｄデータラッチ
１０２ Ｗｒｉｔｅデータラッチ
１０３ Ｗｒｉｔｅフラグラッチ
１０４ センスアンプ
１０５ 転送スイッチ
１０６ 比較回路
１０７ ライトアンプ
１０８ Ｗｒｉｔｅデータバッファ
１１１Ａ、１１１Ｂ カラムスイッチ
１１２、１１３ ＮＡＮＤ回路
１１４ ＮＡＮＤ回路
１１５、１１６ ＰＭＯＳトランジスタ
１１７ ＮＭＯＳトランジスタ
１１８、１１９ ＮＭＯＳトランジスタ
１２０ ＧＳＴ
２０１、２０４ ＡＮＤ回路
２０２ 遅延回路
２０３ インバータ
２０５ シフトレジスタ
２０６ 判定回路
２０７ Ｗｒｉｔｅパルス発生回路
２０８ 切替スイッチ

Claims (16)

  1. 書き込み要求を受けてから、予め定められたサイクル分の書き込みデータを蓄積しておき、予め定められたサイクルで複数のサイクル分をまとめてセルへの書き込みを実行し、書き込みを実行するビットの組み合わせをページ内で任意とする制御を行う制御回路を備え、見かけ上、ランダムな書き込みを可能としてなる、ことを特徴とする半導体記憶装置。
  2. 前記制御回路は、セルへの書き込みをまとめて実行する際に、セルに前に書き込まれたデータと、前記蓄積されている、今回の前記セルへの書き込みデータと、を比較し、比較の結果、一致している場合には書き込みを行わず、不一致の場合に書き込みを行うように制御する回路を備えている、ことを特徴とする請求項１記載の半導体記憶装置。
  3. 前記制御回路は、アクティブ（ＡＣＴ）コマンドの入力後の最初の書き込みコマンドを起点として、予め定められたサイクル毎に、書き込みパルスを生成し、セルへの書き込みを複数まとめて同時に行う、ことを特徴とする請求項１又は２記載の半導体記憶装置。
  4. 前記セルからの読み出しデータを保持するとともに、入力された書き込みデータを保持するリードデータラッチと、
    セルへの書き込みデータを保持するライトデータラッチと、
    前記リードデータラッチに保持されたデータの前記ライトデータラッチへの転送の有無を制御する転送スイッチと、
    を備え、
    前記リードデータラッチに保持されたデータは、前記転送スイッチを介して前記ライトデータラッチに格納され、
    前記リードデータラッチに保持されているデータと前記ライトデータラッチに保持されているデータとが一致するか否か判定する比較回路と、
    を備え、
    書き込み要求が存在しており、前記比較回路の比較結果が不一致を示す場合に、前記ライトデータラッチのデータのセルへの書き込みが実行され、一致の場合、書き込みは実行されず、ページ内の必要なビットにのみ書き込みが実行される、ことを特徴とする請求項１記載の半導体記憶装置。
  5. 複数のセルを備えたメモリアレイと、
    前記セルからの読み出しデータを保持するとともに、入力された書き込みデータを保持するリードデータラッチと、
    セルへの書き込みデータを保持するライトデータラッチと、
    前記リードデータラッチに保持されたデータの前記ライトデータラッチへの転送の有無を制御する転送スイッチと、
    を備え、
    前記リードデータラッチに保持されたデータは、前記転送スイッチを介して前記ライトデータラッチに格納され、
    前記リードデータラッチに保持されているデータと前記ライトデータラッチに保持されているデータとが一致するか否か判定する比較回路と、
    前記比較回路の出力を保持するラッチ回路と、
    を備え、
    書き込み要求が存在しており、前記比較回路の比較結果が不一致を示す場合、前記ライトデータラッチのデータの書き込みが実行され、一致の場合、書き込みを実行せず、必要なビットにのみ書き込みが実行される、ことを特徴とする半導体記憶装置。
  6. アクティブ（ＡＣＴ）コマンド発行後、ページサイズ分のメモリセルの読み出しデータが、前記リードデータラッチに格納され、前記リードデータラッチに取り込まれたデータは、リード、ライト動作が行われる前に、前記ライトデータラッチに転送され、前記リードデータラッチとライトデータラッチに同一のデータが格納される、ことを特徴とする請求項５記載の半導体記憶装置。
  7. 書き込み中のデータは前記ライトデータラッチに格納されており、
    前記リードデータラッチには書き込み要求に対応して入力された書き込みデータが保持され、
    書き込み途中のセルに対して書き込み要求が来ても、書き込み途中のセルへの書き込みは中断せずに前記セルへの書き込みを完了させ、前記セルへの書き込み完了後、次サイクルの書き込みタイミングで、前記書き込み要求の書き込みデータの前記セルへの書き込みが行われる、ことを特徴とする請求項５記載の半導体記憶装置。
  8. 前記ライトフラグラッチは、アクティブ（ＡＣＴ）コマンドが活性化されてから、予め定められた所定サイクル後に活性化されるラッチタイミング信号を受けて、前記比較回路の出力をラッチする、ことを特徴とする請求項５記載の半導体記憶装置。
  9. 書き込みパルスの入力タイミングに合わせて、前記ライトデータラッチに格納されているデータに従って、前記セルへのセット又はリセット書き込みが行われる、ことを特徴とする請求項５記載の半導体記憶装置。
  10. 前記ライトフラグレジスタの出力と、書き込みパルスを入力し、前記ライトデータラッチの書き込みデータをビット線に出力するライトデータバッファ回路を備えている、ことを特徴とする請求項５記載の半導体記憶装置。
  11. バンクが活性化されるとワンショットパルスを発生させる回路と、
    所定段数のシフトレジスタと、
    を備え、
    前記ワンショットパルスが前記切替スイッチを介して前記シフトレジスタの初段に所定の論理値データとして転送され、
    前記バンクに書き込み要求が入力される度に、前記シフトレジスタは、前記所定の論理値データをシフトし、
    前記シフトレジスタの最終段に前記所定の論理値データがシフトした時点で、書き込みパルスを生成する回路を備え、
    前記シフトレジスタでシフトした最終段の前記所定の論理値データは、前記切替スイッチを介して前記シフトレジスタの初段にフィードバックされ、前記バンクに書き込み要求が入力される毎に前記所定の論理値データをシフトして行き、所定サイクル後に、再び、書き込みパルスを生成する、書き込みパルス制御回路を備えている、ことを特徴とする請求項５記載の半導体記憶装置。
  12. 前記セルは、相変化メモリセルよりなる、ことを特徴とする請求項１乃至１１のいずれか一に記載の半導体記憶装置。
  13. 前記セルは、ＲＲＡＭ（Ｒｅｓｉｓｔａｎｃｅ ＲＡＭ）、ＭＲＡＭ（Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ ＲＡＭ）、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ ＲＡＭ）のうちのいずれか一つのＲＡＭ（ランダムアクセスメモリ）を構成する、ことを特徴とする請求項１乃至１１のいずれか一に記載の半導体記憶装置。
  14. 書き込み要求を受けてから、予め定められたサイクル分の書き込みデータを蓄積しておき、予め定められたサイクルで複数のサイクル分をまとめてセルへの書き込みを実行し、
    書き込みを実行するビットの組み合わせをページ内で任意とする制御を行い、見かけ上、ランダムな書き込みを可能としてなる、ことを特徴とする半導体記憶装置の書き込み制御方法。
  15. 書き込みデータを、リードデータラッチに格納してから、メモリセルに書き込み中のデータを保持するライトデータラッチに転送する工程と、
    書き込み要求を受けてから、予め定められたサイクルで、複数のサイクル分をまとめて書き込みを実行する工程と、
    を含み、書き込みを実行するビットの組み合わせは、ページ内で任意とされており、見かけ上、ランダムな書き込みを可能としてなる、ことを特徴とする半導体記憶装置の書き込み制御方法。
  16. 前の書き込みデータと、今回の書き込みデータを比較し、一致している場合には、書き込みを行わず、不一致の場合にのみ書き込みを行う、ことを特徴とする請求項１４又は１５記載の半導体記憶装置の書き込み制御方法。
JP2006347776A 2006-12-25 2006-12-25 半導体記憶装置とその書き込み制御方法 Expired - Fee Related JP4309421B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006347776A JP4309421B2 (ja) 2006-12-25 2006-12-25 半導体記憶装置とその書き込み制御方法
US12/003,163 US7813178B2 (en) 2006-12-25 2007-12-20 Semiconductor memory device and write control method therefor
CNA2007101598934A CN101211657A (zh) 2006-12-25 2007-12-25 半导体存储装置及其写入控制方法
TW096150044A TW200842873A (en) 2006-12-25 2007-12-25 Semiconductor memory device and write control method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006347776A JP4309421B2 (ja) 2006-12-25 2006-12-25 半導体記憶装置とその書き込み制御方法

Publications (2)

Publication Number Publication Date
JP2008159178A true JP2008159178A (ja) 2008-07-10
JP4309421B2 JP4309421B2 (ja) 2009-08-05

Family

ID=39542555

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006347776A Expired - Fee Related JP4309421B2 (ja) 2006-12-25 2006-12-25 半導体記憶装置とその書き込み制御方法

Country Status (4)

Country Link
US (1) US7813178B2 (ja)
JP (1) JP4309421B2 (ja)
CN (1) CN101211657A (ja)
TW (1) TW200842873A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010033683A (ja) * 2008-07-31 2010-02-12 Toshiba Corp 不揮発性半導体記憶装置
WO2010061760A1 (ja) * 2008-11-26 2010-06-03 シャープ株式会社 不揮発性半導体記憶装置及びその駆動方法
US8139404B2 (en) 2009-04-03 2012-03-20 Elpida Memory, Inc. Semiconductor memory device
JP2013525937A (ja) * 2010-04-26 2013-06-20 モサイド・テクノロジーズ・インコーポレーテッド 相変化メモリにおける書き込み方式
US8510613B2 (en) 2010-02-26 2013-08-13 Elpida Memory, Inc. Control method of non-volatile semiconductor device
JP2016167333A (ja) * 2010-10-12 2016-09-15 サムスン セミコンダクター，インコーポレーテッド 疑似ページモードのメモリアーキテクチャおよび方法
US10311931B2 (en) 2017-09-20 2019-06-04 Toshiba Memory Corporation Semiconductor memory device

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009016824A1 (ja) * 2007-08-01 2009-02-05 Panasonic Corporation 不揮発性記憶装置
US8918597B2 (en) * 2008-08-29 2014-12-23 Infineon Technologies Ag Digital data inversion flag generator circuit
JP5178448B2 (ja) 2008-10-17 2013-04-10 株式会社東芝 不揮発性半導体記憶装置
KR20100081156A (ko) * 2009-01-05 2010-07-14 삼성전자주식회사 면적 감소를 위한 구조를 갖는 반도체 장치, 및 이를 포함하는 반도체 시스템
KR101131551B1 (ko) * 2009-05-29 2012-04-04 주식회사 하이닉스반도체 데이터 전송을 제어하는 상변화 메모리 장치
TWI419173B (zh) * 2009-07-31 2013-12-11 Univ Nat Chiao Tung Static random access memory device
US8266334B2 (en) * 2010-02-12 2012-09-11 Phison Electronics Corp. Data writing method for non-volatile memory, and controller and storage system using the same
CN102270498A (zh) * 2010-06-02 2011-12-07 王彬 一种低功耗相变存储器及其写操作方法
US9116781B2 (en) 2011-10-17 2015-08-25 Rambus Inc. Memory controller and memory device command protocol
JP5727948B2 (ja) 2012-01-16 2015-06-03 株式会社東芝 半導体記憶装置
KR101861548B1 (ko) 2012-02-09 2018-05-29 삼성전자주식회사 플래그 셀을 이용한 메모리 장치 및 이를 포함하는 시스템
CN102831929B (zh) * 2012-09-04 2015-07-22 中国科学院上海微系统与信息技术研究所 一种相变存储器的读写转换系统及方法
US20170052739A1 (en) * 2014-05-09 2017-02-23 Sony Corporation Storage control device, storage device, and storage control method
CN104485930B (zh) * 2014-12-23 2017-06-16 苏州宽温电子科技有限公司 一种高效时钟输入控制电路
KR20170000625A (ko) * 2015-06-24 2017-01-03 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
US9893916B2 (en) * 2016-07-01 2018-02-13 Texas Instruments Incorporated Methods and apparatus for performing a high speed phase demodulation scheme using a low bandwidth phase-lock loop
US10566040B2 (en) 2016-07-29 2020-02-18 Micron Technology, Inc. Variable page size architecture
KR20180085396A (ko) * 2017-01-18 2018-07-27 에스케이하이닉스 주식회사 비휘발성 메모리 장치, 및 그의 데이터 라이트 동작방법
KR102452623B1 (ko) 2018-02-27 2022-10-07 삼성전자주식회사 기입 레이턴시를 줄일 수 있는 저항성 메모리 장치의 동작 방법
CN109558083B (zh) * 2018-11-27 2020-08-14 惠科股份有限公司 防止代码被改写的方法及存储器
KR20210081049A (ko) * 2019-12-23 2021-07-01 에스케이하이닉스 주식회사 저항성 메모리 장치 및 그의 동작 방법
TWI711049B (zh) 2020-01-06 2020-11-21 華邦電子股份有限公司 記憶體裝置及資料寫入方法
US11599484B2 (en) * 2020-12-01 2023-03-07 Micron Technology, Inc. Semiconductor device having plural signal buses for multiple purposes

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6052999A (ja) * 1983-07-11 1985-03-26 エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン メモリ装置
JPH05282882A (ja) * 1991-12-19 1993-10-29 Toshiba Corp 不揮発性半導体メモリ
JPH0676586A (ja) * 1991-12-19 1994-03-18 Toshiba Corp 不揮発性半導体記憶装置及びこれを用いた記憶システム
JP2006302465A (ja) * 2005-04-25 2006-11-02 Elpida Memory Inc 半導体記憶装置およびその書込み方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3829041B2 (ja) * 2000-03-08 2006-10-04 株式会社東芝 強誘電体メモリ
EP2148334B1 (en) * 2002-01-29 2011-11-09 Agere Systems Inc. Differential flash memory programming technique
KR100564577B1 (ko) * 2003-09-25 2006-03-28 삼성전자주식회사 리셋 상태에서 균일한 저항 범위를 가지는 상 변화 메모리장치 및 방법
JP3967704B2 (ja) * 2003-09-25 2007-08-29 株式会社東芝 半導体記憶装置とそのテスト方法
JP2006031795A (ja) * 2004-07-14 2006-02-02 Renesas Technology Corp 不揮発性半導体記憶装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6052999A (ja) * 1983-07-11 1985-03-26 エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン メモリ装置
JPH05282882A (ja) * 1991-12-19 1993-10-29 Toshiba Corp 不揮発性半導体メモリ
JPH0676586A (ja) * 1991-12-19 1994-03-18 Toshiba Corp 不揮発性半導体記憶装置及びこれを用いた記憶システム
JP2006302465A (ja) * 2005-04-25 2006-11-02 Elpida Memory Inc 半導体記憶装置およびその書込み方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010033683A (ja) * 2008-07-31 2010-02-12 Toshiba Corp 不揮発性半導体記憶装置
US8842481B2 (en) 2008-07-31 2014-09-23 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US9324427B2 (en) 2008-07-31 2016-04-26 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
WO2010061760A1 (ja) * 2008-11-26 2010-06-03 シャープ株式会社 不揮発性半導体記憶装置及びその駆動方法
JPWO2010061760A1 (ja) * 2008-11-26 2012-04-26 シャープ株式会社 不揮発性半導体記憶装置及びその駆動方法
US8400830B2 (en) 2008-11-26 2013-03-19 Sharp Kabushiki Kaisha Nonvolatile semiconductor memory device and driving method therefor
JP5285714B2 (ja) * 2008-11-26 2013-09-11 シャープ株式会社 不揮発性半導体記憶装置及びその駆動方法
US8139404B2 (en) 2009-04-03 2012-03-20 Elpida Memory, Inc. Semiconductor memory device
US8510613B2 (en) 2010-02-26 2013-08-13 Elpida Memory, Inc. Control method of non-volatile semiconductor device
JP2013525937A (ja) * 2010-04-26 2013-06-20 モサイド・テクノロジーズ・インコーポレーテッド 相変化メモリにおける書き込み方式
JP2016167333A (ja) * 2010-10-12 2016-09-15 サムスン セミコンダクター，インコーポレーテッド 疑似ページモードのメモリアーキテクチャおよび方法
US10311931B2 (en) 2017-09-20 2019-06-04 Toshiba Memory Corporation Semiconductor memory device

Also Published As

Publication number Publication date
TW200842873A (en) 2008-11-01
US7813178B2 (en) 2010-10-12
JP4309421B2 (ja) 2009-08-05
US20080151656A1 (en) 2008-06-26
CN101211657A (zh) 2008-07-02

Similar Documents

Publication Publication Date Title
JP4309421B2 (ja) 半導体記憶装置とその書き込み制御方法
JP4322645B2 (ja) 半導体集積回路装置
US5751655A (en) Synchronous type semiconductor memory device having internal operation timings determined by count values of an internal counter
EP1835508B1 (en) Pram and associated operation method and system
KR100516694B1 (ko) 반도체 메모리 장치
JP3894273B2 (ja) 同期式メモリ装置
JP2006127747A (ja) 半導体メモリ装置とそのプログラミング方法
US20190156880A1 (en) Timing control circuit shared by a plurality of banks
US7821812B2 (en) Low-power DRAM and method for driving the same
JP4582757B2 (ja) 不揮発性強誘電体メモリを利用したインタリーブ制御装置
JP2008112547A (ja) 半導体記憶装置及びその書き込み制御方法
TWI646542B (zh) 半導體記憶體裝置
US9076512B2 (en) Synchronous nonvolatile memory device and memory system supporting consecutive division addressing DRAM protocol
JPH0413294A (ja) スタティック型メモリ
JP4402439B2 (ja) 改善されたデータ書き込み制御回路を有する４ビットプリフェッチ方式ｆｃｒａｍ及びこれに対するデータマスキング方法
JP2000187982A (ja) 半導体記憶装置
JP4601948B2 (ja) 不揮発性強誘電体メモリを利用した直列バス制御装置
JP2018156715A (ja) 半導体記憶装置
TWI455147B (zh) 具時脈化感測放大器之記憶體
TWI402843B (zh) 讀取行選擇與讀取資料匯流排預充電控制信號之時序互鎖方法及其相關電路
JP2004348939A (ja) 不揮発性強誘電体レジスタを利用した入出力バイト制御装置
KR100924017B1 (ko) 오토 프리차지 회로 및 오토 프리차지 방법
JP2009187658A (ja) 半導体集積回路装置
KR20020015864A (ko) 반도체 메모리 장치에서 자동 프리차지 제어 회로
KR100950578B1 (ko) 반도체 메모리 소자와 그의 구동 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080411

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090414

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090507

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120515

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130515

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140515

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees