KR20070112033A - 도핑된 상 변화 물질을 포함하는 메모리 셀 - Google Patents
도핑된 상 변화 물질을 포함하는 메모리 셀 Download PDFInfo
- Publication number
- KR20070112033A KR20070112033A KR1020070048281A KR20070048281A KR20070112033A KR 20070112033 A KR20070112033 A KR 20070112033A KR 1020070048281 A KR1020070048281 A KR 1020070048281A KR 20070048281 A KR20070048281 A KR 20070048281A KR 20070112033 A KR20070112033 A KR 20070112033A
- Authority
- KR
- South Korea
- Prior art keywords
- phase change
- change material
- memory cell
- doping
- doped
- Prior art date
Links
- 230000015654 memory Effects 0.000 title claims abstract description 126
- 239000012782 phase change material Substances 0.000 title claims abstract description 119
- 230000008859 change Effects 0.000 claims abstract description 41
- 239000000463 material Substances 0.000 claims abstract description 26
- 230000007423 decrease Effects 0.000 claims abstract description 12
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 34
- 229910000618 GeSbTe Inorganic materials 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 23
- 229910052757 nitrogen Inorganic materials 0.000 claims description 23
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 10
- 229910000763 AgInSbTe Inorganic materials 0.000 claims description 7
- 229910052760 oxygen Inorganic materials 0.000 claims description 7
- 229910052787 antimony Inorganic materials 0.000 claims description 6
- 229910052785 arsenic Inorganic materials 0.000 claims description 6
- 229910052732 germanium Inorganic materials 0.000 claims description 6
- 229910052738 indium Inorganic materials 0.000 claims description 6
- 229910052711 selenium Inorganic materials 0.000 claims description 6
- 229910052717 sulfur Inorganic materials 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- 239000001301 oxygen Substances 0.000 claims 1
- 238000009826 distribution Methods 0.000 abstract description 14
- 239000002178 crystalline material Substances 0.000 abstract description 5
- 238000002425 crystallisation Methods 0.000 description 18
- 230000008025 crystallization Effects 0.000 description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 238000003860 storage Methods 0.000 description 8
- 230000001965 increasing effect Effects 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 229910005542 GaSb Inorganic materials 0.000 description 2
- 229910005872 GeSb Inorganic materials 0.000 description 2
- 229910018321 SbTe Inorganic materials 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- -1 chalcogenide compound Chemical class 0.000 description 2
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 2
- 229910005900 GeTe Inorganic materials 0.000 description 1
- 229910018320 SbSn Inorganic materials 0.000 description 1
- 229910018045 SbTeSe Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical class O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910004491 TaAlN Inorganic materials 0.000 description 1
- 229910004166 TaN Inorganic materials 0.000 description 1
- 229910004200 TaSiN Inorganic materials 0.000 description 1
- 229910010037 TiAlN Inorganic materials 0.000 description 1
- 229910008482 TiSiN Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052798 chalcogen Inorganic materials 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 150000001787 chalcogens Chemical class 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000006903 response to temperature Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/041—Modification of switching materials after formation, e.g. doping
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
Abstract
상 변화 메모리 셀은 비정질 상태로부터 결정질 상태로 전이되는 때에 20 ℃당 1 디케이드 미만으로 감소하는 저항률을 갖는 제 1 물질로 도핑된 상 변화 물질을 포함한다.
Description
첨부한 도면들은 본 발명의 더 많은 이해를 제공하기 위해 포함되며 본 명세서의 일부분에 통합되고 그 일부분을 구성한다. 본 도면들은 본 발명의 실시예들을 예시하며, 도면설명과 함께 본 발명의 원리들을 설명하는 역할을 한다. 본 발명의 다른 실시예들 및 본 발명의 의도된 다수의 장점들은 다음의 상세한 설명을 참조함으로써 더 쉽게 이해될 것이다. 본 도면들의 요소들은 서로에 대해 축척대로 되어 있지는 않다. 동일한 참조 부호는 대응하는 유사한 부분을 나타낸다.
도 1은 메모리 디바이스의 일 실시예를 예시하는 블록도;
도 2는 4 개의 상이한 상태들의 메모리 셀의 일 실시예를 예시하는 도면;
도 3은 1 K/s 램프율(ramp rate)에서 얻어진 질소 도핑된 GeSbTe에 대한 저항률 대 온도의 일 실시예를 예시하는 그래프;
도 4는 1 K/s 램프율에서 얻어진 실리콘 도핑된 GeSbTe에 대한 저항률 대 온도의 일 실시예를 예시하는 그래프; 및
도 5는 1 K/s 램프율에서 얻어진 질소 도핑된 AgInSbTe에 대한 저항률 대 온도의 일 실시예를 예시하는 그래프이다.
비-휘발성 메모리의 일 형태는 저항성 메모리이다. 저항성 메모리는 1 이상의 데이터 비트를 저장하기 위해 메모리 요소의 저항값을 이용한다. 예를 들어, 높은 저항값을 갖도록 프로그램된 메모리 요소는 로직(logic) "1" 데이터 비트 값을 나타낼 수 있으며, 낮은 저항값을 갖도록 프로그램된 메모리 요소는 로직 "0" 데이터 비트 값을 나타낼 수 있다. 메모리 요소의 저항값은 메모리 요소에 전압 펄스 또는 전류 펄스를 인가함으로써 전기적으로 스위칭된다. 저항성 메모리의 일 형태는 상 변화 메모리이다. 상 변화 메모리는 저항성 메모리 요소용 상 변화 물질을 이용한다.
상 변화 메모리들은 2 이상의 상이한 상태를 나타내는 상 변화 물질들에 기초한다. 상 변화 물질은 데이터 비트들을 저장하기 위해 메모리 셀들 내에 사용될 수 있다. 상 변화 물질의 상태들은 비정질(amorphous) 및 결정질(crystalline) 상태들이라고도 언급될 수 있다. 일반적으로는 비정질 상태가 결정질 상태보다 더 높은 저항률(resistivity)을 나타내기 때문에, 상기의 상태들은 구별될 수 있다. 일반적으로, 비정질 상태는 더 무질서한(disordered) 원자 구조를 수반하는 한편, 결정질 상태는 더 질서있는 격자(ordered lattice)를 수반한다. 몇몇 상 변화 물질들은 1 이상의 결정질 상태, 예를 들어 면심입방(face-centered cubic: FCC) 상태 및 육방밀집(hexagonal closest packing: HCP) 상태를 나타낸다. 이들 두 결정질 상태들은 상이한 저항률들을 가지며, 데이터 비트들을 저장하는데 사용될 수 있다. 다 음의 설명에서, 비정질 상태는 일반적으로 더 높은 저항률을 갖는 상태를 언급하고, 결정질 상태는 일반적으로 더 낮은 저항률을 갖는 상태를 언급한다.
상 변화 물질들의 상 변화는 가역적으로(reversibly) 유도될 수 있다. 이러한 방식으로 메모리는 온도 변화들에 응답하여 비정질 상태로부터 결정질 상태로, 또한 결정질 상태로부터 비정질 상태로 변화될 수 있다. 상 변화 물질에 대한 온도 변화들은 다양한 방식으로 달성될 수 있다. 예를 들면, 상 변화 물질로 레이저가 지향될 수 있거나, 상 변화 물질을 통해 전류가 구동될 수 있거나, 상 변화 물질에 인접한 저항성 히터를 통해 전류가 공급될 수 있다. 이러한 방법들 중 어느 방법으로도, 상 변화 물질의 제어가능한 가열은 상 변화 물질 내에서의 제어가능한 상 변화를 유도한다.
상 변화 물질로 만들어진 복수의 메모리 셀들을 갖는 메모리 어레이를 포함하는 상 변화 메모리는 상 변화 물질의 메모리 상태들을 이용하여 데이터를 저장하도록 프로그램될 수 있다. 이러한 상 변화 메모리 디바이스에서 데이터를 판독하고 기록하는 한가지 방법은 상 변화 물질에 인가되는 전류 및/또는 전압 펄스를 제어하는 것이다. 전류 및/또는 전압의 레벨은 일반적으로 각각의 메모리 셀 내의 상 변화 물질 내에 유도된 온도에 대응한다.
더 조밀한 상 변화 물질들을 달성하기 위하여, 상 변화 메모리 셀은 다수의 데이터 비트를 저장할 수 있다. 상 변화 메모리 셀 내의 멀티-비트(multi-bit) 저장은 중간 저항 값들 또는 상태들을 갖는 상 변화 물질을 프로그램함으로써 달성될 수 있다. 이러한 중간 상태들의 셀들은 완전(fully) 결정질 상태와 완전 비정질 상 태 사이에 놓인 저항을 갖는다. 상 변화 메모리 셀이 3 개의 상이한 저항 레벨들 중 하나로 프로그램된 경우, 셀당 1.5 개의 데이터 비트가 저장될 수 있다. 상 변화 메모리 셀이 4 개의 상이한 저항 레벨들 중 하나로 프로그램된 경우, 셀당 2 개의 데이터 비트가 저장될 수 있으며, 계속 이러한 규칙을 따라 데이터 비트가 저장될 수 있다. 간명함을 위해, 본 명세서의 설명에서는 실질적으로 4 개의 상이한 저항 레벨들 또는 상태들, 및 셀당 2 개의 데이터 비트에 중점을 둔다. 하지만, 이는 예시적인 목적들을 위해서일 뿐이며, 본 발명의 범위를 제한하려는 것이 아니다. 원칙적으로, 3 이상의 상태들을 저장할 수 있다.
상 변화 메모리 셀을 중간 저항 값으로 프로그램하기 위하여, 비정질 물질과 공존하는 결정질 물질의 양 및 이에 따른 셀 저항은 적절한 기록 전략(write strategy)을 통해 제어된다. 비정질 물질과 공존하는 결정질 물질의 양은 멀티-비트 저장을 위해 일관된(consistent) 저장 값들을 보장하도록 정확히 제어되어야 한다. 상이한 저항 레벨들의 좁은 분포를 갖는 일관된 저항 값들은 충분한 감지 마진(sensing margin)이 달성될 수 있는 것을 보장한다.
이러한 이유들과 또 다른 이유들로 본 발명의 필요성이 존재한다.
본 발명의 일 실시예는 상 변화 메모리 셀을 제공한다. 상기 상 변화 메모리 셀은 비정질 상태로부터 결정질 상태로 전이되는 때에 20 ℃당 1 디케이드(decade) 미만으로 감소하는 저항률을 갖는 제 1 물질로 도핑된 상 변화 물질을 포함한다.
다음의 상세한 설명에서는 본 명세서의 일부분을 형성하며, 본 발명이 실행될 수 있는 특정 실시예들이 예시의 방식으로 도시된 첨부한 도면들을 참조한다. 이와 관련하여, "최상부(top)", "저부(bottom)", "전방(front)", "후방(back)", "선두(leading)", "후미(trailing)" 등과 같은 지향성 용어는 설명되는 도면(들)의 방위를 참조하여 사용된다. 본 발명의 실시예들의 구성요소들은 다수의 상이한 방위들로 위치될 수 있으므로, 상기 지향성 용어는 예시의 목적으로 사용되며 제한하려는 것이 아니다. 다른 실시예들이 사용될 수 있으며, 본 발명의 범위를 벗어나지 않고 구조적 또는 논리적 변형들이 행해질 수 있음을 이해하여야 한다. 그러므로, 다음의 상세한 설명은 제한하려는 취지가 아니며, 본 발명의 범위는 첨부된 청구항들에 의해 한정된다.
도 1은 메모리 디바이스(100)의 일 실시예를 예시하는 블록도이다. 메모리 디바이스(100)는 기록 회로(102), 분배 회로(104), 메모리 셀들(106a, 106b, 106c 및 106d) 및 감지 회로(108)를 포함한다. 각각의 메모리 셀들(106a 내지 106d)은 메모리 셀 내의 상 변화 물질의 비정질 및 결정질 상태들에 기초하여 데이터를 저장하는 상 변화 메모리 셀이다. 또한, 각각의 메모리 셀들(106a 내지 106d)은 중간 저항 값들을 갖도록 상 변화 물질을 프로그램함으로써 2 이상의 상태들로 프로그램될 수 있다. 메모리 셀들(106a 내지 106d) 중 하나를 중간 저항 값으로 프로그램하기 위하여, 비정질 물질과 공존하는 결정질 물질의 양 - 및 이에 따른 셀 저항은 적절한 기록 전략을 통해 제어된다.
상 변화 메모리 셀들(106a 내지 106d)은 멀티-비트 또는 멀티-레벨 상 변화 메모리 셀들을 제공하는 고도로 도핑된 상 변화 물질을 포함한다. 상 변화 물질의 도핑 레벨을 증가시킴으로써, 상 변화 물질의 비정질 상태와 결정질 상태 간의 통상적으로 매우 급격하고 급작스러운 전이는 비교적 넓은 온도 범위에 걸쳐 덜 급격하고 급작스럽게 된다. 도핑된 상 변화 물질에 대한 저항률 대 온도의 슬로프(slope)는 도핑되지 않은 상 변화 물질에 비해 감소된다. 감소된 슬로프는 각각의 상 변화 메모리 셀들(106a 내지 106d)의 원하는 저항 설정들에 걸쳐 더 정확한 제어를 허용한다. 감소된 슬로프는 멀티-비트 상 변화 메모리 셀들에 대한 중간 저항 레벨들을 프로그램하는데 특히 유용하다. 일 실시예에서, 도핑된 상 변화 물질의 저항률은 초당 1 K 이하의 온도 램프율에서 20 ℃당 1 디케이드(로그 스케일(log scale)) 미만으로 감소한다. 다른 실시예들에서, 도핑된 상 변화 물질의 저항률은 30 ℃ 당 1 디케이드 미만 또는 40 ℃당 1 디케이드 미만으로 감소한다.
또한, 도핑된 상 변화 물질의 전체 결정화 지점은 훨씬 더 높은 온도들로 변이되며, 이는 상 변화 메모리 셀들을 판독하는 동작 윈도우(operating window)를 증가시키고 상 변화 메모리 셀들의 높은 온도 저장 성능을 개선시킨다. 중간 저항 상태들의 판독 전류가 가장 낮은 저항 비정질 상태에 대해서보다 더 높기 때문에, 증가된 동작 윈도우는 멀티-비트 상 변화 메모리 셀 저장에 유익하다. 더 높은 판독 전류는 판독 전류에 의한 가열로 인해 추가 결정화를 유도하는 더 큰 위험성을 갖는다. 또한, 더 높은 판독 전류들 및 이에 따른 중간 상태들의 더 강한 열적 방해(thermal disturb)가 허용될 수 있기 때문에, 증가된 결정화 온도를 갖는 상 변화 물질을 이용하는 것은 메모리의 판독 성능에 유익하다.
상 변화 물질의 증가된 결정화 온도는 결정화 온도 아래의 주어진 온도에서 연장된 결정화 시간에 대응한다. 온도 눈금의 하단 상에서 이 연장된 결정화는 데이터 보유를 개선시키며, 또한 SET 프로그램 동작 시 결정화 공정에 걸쳐 개선된 제어를 허용한다. 결정화 속도가 느릴수록, SET 펄스의 기간을 제어함으로써 결정화에 걸쳐 더 양호한 제어가 얻어질 수 있다.
기록 회로(102)는 신호 경로(110)를 통해 분배 회로(104)에 전기적으로 커플링된다. 분배 회로(104)는 신호 경로들(112a 내지 112d)을 통해 각각의 메모리 셀들(106a 내지 106d)에 전기적으로 커플링된다. 분배 회로(104)는 신호 경로(112b)를 통해 메모리 셀(106b)에 전기적으로 커플링된다. 분배 회로(104)는 신호 경로(112c)를 통해 메모리 셀(106c)에 전기적으로 커플링된다. 분배 회로(104)는 신호 경로(112d)를 통해 메모리 셀(106d)에 전기적으로 커플링된다. 또한, 분배 회로(104)는 신호 경로(114)를 통해 감지 회로(108)에 전기적으로 커플링되며, 감지 회로(108)는 신호 경로(116)를 통해 기록 회로(102)에 전기적으로 커플링된다.
각각의 메모리 셀들(106a 내지 106d)은 온도 변화의 영향 하에서 비정질 상태로부터 결정질 상태로, 또는 결정질 상태로부터 비정질 상태로 변화될 수 있는 도핑된 상 변화 물질을 포함한다. 이에 따라, 메모리 셀들(106a 내지 106d) 중 하나의 도핑된 상 변화 물질 내의 비정질 물질과 공존하는 결정질 물질의 양은 메모리 디바이스(100) 내에 데이터를 저장하는 2 이상의 상태들을 정의한다. 비정질 상태에서, 상 변화 물질은 결정질 상태에서보다 훨씬 더 높은 저항률을 나타낸다. 그러므로, 메모리 셀들(106a 내지 106d)의 2 이상의 상태들은 그들의 전기 저항률이 상이하다. 일 실시예에서, 2 이상의 상태들은 3 개의 상태들일 수 있고, 트리너리 시스템(trinary system)이 사용될 수 있으며, 상기 3 개의 상태들은 "0", "1" 및 "2"의 할당된 비트 값들이다. 일 실시예에서, 2 이상의 상태들은 "00", "01", "10" 및 "11"과 같은 할당된 멀티-비트 값들일 수 있는 4 개의 상태들이다. 다른 실시예들에서, 2 이상의 상태들은 메모리 셀의 상 변화 물질에서의 여하한의 적절한 개수의 상태들일 수 있다.
기록 회로(102)는 메모리 셀들(106a 내지 106d)에 펄스들을 제공하고, 2 이상의 저항 레벨들 또는 상태들 중 하나를 각각의 메모리 셀들(106a 내지 106d)의 상 변화 물질로 프로그램한다. 일 실시예에서, 기록 회로(102)는 신호 경로(110)를 통해 분배 회로(104)에 전압 펄스들을 제공하고, 분배 회로(104)는 신호 경로들(112a 내지 112d)을 통해 메모리 셀들(106a 내지 106d)에 전압 펄스들을 제어가능하게 지향시킨다. 일 실시예에서, 분배 회로(104)는 각각의 메모리 셀들(106a 내지 106d)에 전압 펄스들을 제어가능하게 지향시키는 복수의 트랜지스터들을 포함한다. 다른 실시예들에서, 기록 회로(102)는 신호 경로(110)를 통해 분배 회로(104)에 전류 펄스들을 제공하고, 분배 회로(104)는 신호 경로들(112a 내지 112d)을 통해 메모리 셀들(106a 내지 106d)에 전류 펄스들을 제어가능하게 지향시킨다.
감지 회로(108)는 각각의 메모리 셀의 상태를 감지하고, 각각의 메모리 셀의 저항의 상태를 나타내는 신호들을 제공한다. 감지 회로(108)는 신호 경로(114)를 통해 메모리 셀들(106a 내지 106d)의 2 이상의 각 상태들을 판독한다. 분배 회로(104)는 신호 경로들(112a 내지 112d)을 통해 감지 회로(108)와 메모리 셀 들(106a 내지 106d) 사이로 판독 신호들을 제어가능하게 지향시킨다. 일 실시예에서, 분배 회로(104)는 감지 회로(108)와 메모리 셀들(106a 내지 106d) 사이로 판독 신호들을 제어가능하게 지향시키는 복수의 트랜지스터들을 포함한다.
일 실시예의 동작 시, 기록 회로(102)는 메모리 셀들(106a 내지 106d) 내의 상 변화 물질을 재설정한다. 재설정 동작은 타겟 메모리 셀의 상 변화 물질을 그 용융 온도 이상으로 가열하고, 상기 상 변화 물질을 신속히 냉각하여, 실질적으로 비정질 상태를 달성하는 것을 포함한다. 이 비정질 상태는 각각의 메모리 셀들(106a 내지 106d)의 2 이상의 상태들 중 하나이며, 가장 높은 저항 상태이다.
기록 회로(102)는 2 이상의 상태들 중 선택된 하나를 메모리 셀들(106a 내지 106d) 중 선택된 하나로 프로그램한다. 기록 회로(102)는 메모리 셀들(106a 내지 106d) 중 선택된 하나에 신호를 제공하여, 상 변화 물질의 일부분을 결정화함에 따라, 상기 메모리 셀들(106a 내지 106d) 중 선택된 하나의 저항을 낮춘다.
또 다른 실시예의 동작 시, 기록 회로(102)는 메모리 셀들(106a 내지 106d) 내의 상 변화 물질을 설정한다. 설정 동작은 상 변화 물질을 그 결정화 온도 이상으로(하지만, 그 용융 온도 아래로) 가열함에 따라, 실질적으로 결정질 상태를 달성하는 것을 포함한다. 이 결정질 상태는 각각의 메모리 셀들(106a 내지 106d)의 2 이상의 상태들 중 하나이며, 가장 낮은 저항 상태이다.
기록 회로(102)는 2 이상의 상태들 중 선택된 하나를 메모리 셀들(106a 내지 106d) 중 선택된 하나로 프로그램한다. 기록 회로(102)는 메모리 셀들(106a 내지 106d) 중 선택된 하나에 신호를 제공하여, 상 변화 물질을 부분적으로 결정화함에 따라, 상기 메모리 셀들(106a 내지 106d) 중 선택된 하나의 저항을 낮춘다.
도 2는 4 개의 상이한 저항 상태들(200a, 200b, 200c 및 200d)에서의 메모리 셀(202)의 일 실시예를 예시하는 도면이다. 메모리 셀(202)은 절연 물질(206) 내에 위치된 도핑된 상 변화 물질(204)을 포함한다. 다른 실시예들에서, 메모리 셀(202)은 여하한의 적절한 지오메트리 내에 도핑된 상 변화 물질(204)을 포함하고 여하한의 적절한 지오메트리 내에 절연 물질(206)을 포함하는 여하한의 적절한 지오메트리를 가질 수 있다.
도핑된 상 변화 물질(204)은 일 단부에서 제 1 전극(208)에 전기적으로 커플링되고, 다른 단부에서 제 2 전극(210)에 전기적으로 커플링된다. 제 1 전극(208) 및 제 2 전극(210)을 통해 메모리 셀(202)에 펄스들이 제공된다. 도핑된 상 변화 물질(204)을 통한 전류 경로는 제 1 전극(208) 및 제 2 전극(210) 중 하나로부터 제 1 전극(208) 및 제 2 전극(210) 중 다른 하나로 나 있다. 일 실시예에서, 각각의 메모리 셀들(106a 내지 106d)은 메모리 셀(202)과 유사하다. 메모리 셀(202)은 데이터의 비트들을 저장하는 저장 위치를 제공한다.
절연 물질(206)은 SiO2, FSG(fluorinated silica glass) 또는 BPSG(boro-phosphorous silicate glass)와 같은 여하한의 적절한 절연체일 수 있다. 제 1 전극(208) 및 제 2 전극(210)은 TiN, TaN, W, Al, Ti, Ta, TiSiN, TaSiN, TiAlN, TaAlN 또는 Cu와 같은 여하한의 적절한 전극 물질일 수 있다.
도핑된 상 변화 물질(204)은 본 발명에 따른 다양한 물질들로 만들어진 상 변화 물질을 포함할 수 있다. 일반적으로, 주기율표 Ⅵ족으로부터 1 이상의 원소들을 포함하는 칼고게나이드 합금(chalcogenide alloy)들이 이러한 물질들로 유용하다. 일 실시예에서, 메모리 셀(202)의 상 변화 물질은 GeSbTe, SbTe, GeTe 또는 AgInSbTe와 같은 칼코게나이드 화합물 물질로 만들어진다. 또 다른 실시예에서, 상 변화 물질은 GeSb, GaSb, InSb 또는 GeGaInSb와 같은 칼코겐 없는 물질이다. 다른 실시예들에서, 상 변화 물질은 1 이상의 원소들: Ge, Sb, Te, Ga, As, In, Se 및 S을 포함하는 여하한의 적절한 물질로 만들어진다.
상 변화 물질은 N, Si, O, 또 다른 적절한 물질, 또는 그 조합들로 도핑된다. 일 실시예에서, 도핑된 상 변화 물질(204)은 N, Si, O 또는 또 다른 적절한 물질 중 1 이상으로 도핑된 GeSb, InSb, AgSb, GaSb, SbTe, SbZn, SbSn, SbAs 및 SbSe 중 1 이상을 포함한다. 또 다른 실시예에서, 도핑된 상 변화 물질(204)은 N, Si, O 또는 또 다른 적절한 물질 중 1 이상으로 도핑된 GeSbTe, SbTeIn, SbTeAg, SbTeGa, SbTeZn, SbTeSn, SbTeAs 및 SbTeSe 중 1 이상을 포함한다. 도핑 레벨은 저항률 대 온도에 대한 원하는 슬로프를 제공하기 위해 변동된다.
도핑된 상 변화 물질(204)은 2 개의 데이터 비트들을 저장하기 위해 4 개의 상태들 중 하나로 프로그램된다. 도핑된 상 변화 물질(204)에 펄스들의 인가를 제어하기 위해, 선택 디바이스, 예컨대 트랜지스터 또는 다이오드와 같은 활성 디바이스가 제 1 전극(208)에 커플링된다. 상기 펄스들은 도핑된 상 변화 물질(204)을 재설정하고, 다른 3 개의 상태들 중 하나를 도핑된 상 변화 물질(204)로 프로그램한다. 도면번호(200b)에서는 도핑된 상 변화 물질(204)의 작은 프랙션(fraction: 212)이 도핑된 상 변화 물질(204) 및 메모리 셀(202)을 통하는 저항을 변화시키도록 프로그램되었다. 도면번호(200c)에서는 도핑된 상 변화 물질(204)의 중간 크기 프랙션(214)이 도핑된 상 변화 물질(204) 및 메모리 셀(202)을 통하는 저항을 변화시키도록 프로그램되었다. 도면번호(200d)에서는 도핑된 상 변화 물질(204)의 실질적으로 모든 큰 프랙션(216)이 도핑된 상 변화 물질(204) 및 메모리 셀(202)을 통하는 저항을 변화시키도록 프로그램되었다.
프로그램된 프랙션의 크기는 도핑된 상 변화 물질(204) 및 메모리 셀(202)을 통하는 저항과 관련된다. 도면번호(200b 내지 200d)에서의 3 개의 상이한 상 변화 프랙션들과 초기 상태(200a)는 도핑된 상 변화 물질(204)에서 4 개의 상태들을 제공하며, 메모리 셀(202)은 2 개의 데이터 비트들을 저장하는 저장 위치를 제공한다. 일 실시예에서, 도면번호(200a)에서의 메모리 셀(202)의 상태는 "00"이고, 도면번호(200b)에서의 메모리 셀(202)의 상태는 "01"이며, 도면번호(200c)에서의 메모리 셀(202)의 상태는 "10"이고, 도면번호(200d)에서의 메모리 셀(202)의 상태는 "11"이다.
도면번호(200a)에서, 도핑된 상 변화 물질(204)은 실질적으로 비정질 상태로 재설정된다. 메모리 셀(202)의 재설정 동작 시, 재설정 펄스는 선택 디바이스에 의해 선택적으로 인에이블되며, 제 1 전극(208) 및 도핑된 상 변화 물질(204)을 통해 보내진다. 재설정 펄스는 도핑된 상 변화 물질(204)을 그 용융 온도 이상으로 가열시키며, 상기 도핑된 상 변화 물질(204)이 신속히 냉각됨에 따라, 실질적으로 비정질 상태(200a)를 달성한다. 재설정 동작 후, 도핑된 상 변화 물질(204)은 도면번 호(218 및 220)에서 결정질 상태 상 변화 물질을 포함하고, 도면번호(222)에서 비정질 상태 상 변화 물질을 포함한다. 실질적으로 비정질 상태(200a)는 메모리 셀(202)의 가장 높은 저항 상태이다.
도핑된 상 변화 물질(204)을 다른 3 개의 상태들(200b 내지 200d) 중 하나로 프로그램하기 위하여, 기록 회로(102)와 같은 기록 회로를 통해 펄스가 제공된다. 도면번호(200b)에서는 작은 부피의 프랙션(212)을 결정질 상태로 프로그램하기 위하여 펄스가 제공된다. 결정질 상태는 비정질 상태보다 덜 저항적이며, 도면번호(200b)에서의 메모리 셀(202)은 실질적으로 비정질 상태(200a)에서의 메모리 셀(202)보다 낮은 저항을 갖는다. 부분 결정질 및 부분 비정질 상태(200b)는 메모리 셀(202)의 두 번째로 가장 높은 저항 상태이다.
도면번호(200c)에서는 중간 부피의 프랙션(214)을 결정질 상태로 프로그램하기 위하여 펄스가 제공된다. 결정화 프랙션(214)이 결정화 프랙션(212)보다 크고 결정화 상태가 비정질 상태보다 덜 저항적이기 때문에, 도면번호(200c)에서의 메모리 셀(202)은 도면번호(200b)에서의 메모리 셀(202), 및 비정질 상태(200a)에서의 메모리 셀(202)보다 낮은 저항을 갖는다. 부분 결정질 및 부분 비정질 상태(200c)는 메모리 셀(202)의 두 번째로 가장 낮은 저항 상태이다.
도면번호(200d)에서는 실질적으로 모든 상 변화 물질(216)을 결정질 상태로 프로그램하기 위하여 펄스가 제공된다. 결정질 상태가 비정질 상태보다 덜 저항적이기 때문에, 도면번호(200d)에서의 메모리 셀(202)은 도면번호(200c)에서의 메모리 셀(202), 도면번호(200b)에서의 메모리 셀(202), 및 비정질 상태(200a)에서의 메모리 셀(202)보다 낮은 저항을 갖는다. 실질적으로 결정질 상태(200d)는 메모리 셀(202)의 가장 낮은 저항 상태이다. 다른 실시예들에서, 메모리 셀(202)은 여하한의 적절한 개수의 저항 값들 또는 상태들로 프로그램될 수 있다. 다른 실시예들에서, 메모리 셀(202)은 실질적으로 결정질 상태로 설정될 수 있으며, 재설정 펄스들은 메모리 셀(202)을 원하는 저항 값 또는 상태로 프로그램하는데 사용될 수 있다.
도 3은 1 K/s 램프율에서 얻어진 질소 도핑된 GeSbTe에 대한 저항률 대 온도의 일 실시예를 예시하는 그래프(300)이다. 그래프(300)는 x-축(302) 상에 온도(℃) 및 y-축(304) 상에 저항률(로그 스케일)을 포함한다. 질소 도핑되지 않은 Ge2Sb2Te5와 같은 GeSbTe는 도면번호(306)에 표시된다. 2 sccm 또는 2.1 % 질소 도핑된 GeSbTe는 도면번호(308)에 표시된다. 5 sccm 또는 2.5 % 질소 도핑된 GeSbTe는 도면번호(310)에 표시된다. 10 sccm 또는 7.6 % 질소 도핑된 GeSbTe는 도면번호(312)에 표시된다. 12 sccm 또는 9 % 질소 도핑된 GeSbTe는 도면번호(314)에 표시된다. 15 sccm 또는 9.8 % 질소 도핑된 GeSbTe는 도면번호(316)에 표시된다. 20 sccm 또는 12.2 % 질소 도핑된 GeSbTe는 도면번호(318)에 표시된다. 25 sccm 또는 13.5 % 질소 도핑된 GeSbTe는 도면번호(320)에 표시되며, 30 sccm 또는 15.1 % 질소 도핑된 GeSbTe는 도면번호(322)에 표시된다.
도면번호(314, 316, 318, 320 및 322)에 표시된 바와 같은 약 8 % 이상의 원자 도핑 농도에서는 비정질 상태로부터 결정질 상태로 전이되는 때에, 저항률은 20 ℃당 약 1 디케이드 미만으로 감소된다. 감소된 슬로프는 도 2를 참조하여 예시되 고 이전에 설명된 상태들(200b 및 200c)과 같은 중간 저항 상태들의 더 정확한 설정을 허용한다.
도 4는 1 K/s 램프율에서 얻어진 실리콘 도핑된 GeSbTe에 대한 저항률 대 온도의 일 실시예를 예시하는 그래프(330)이다. 그래프(330)는 x-축(332) 상에 온도(℃) 및 y-축(334) 상에 저항률(로그 스케일)을 포함한다. 실리콘 도핑되지 않은 Ge2Sb2Te5와 같은 GeSbTe는 도면번호(336)에 표시된다. 1.3 % 실리콘으로 도핑된 GeSbTe는 도면번호(338)에 표시된다. 4.8 % 실리콘으로 도핑된 GeSbTe는 도면번호(340)에 표시된다. 6.0 % 실리콘으로 도핑된 GeSbTe는 도면번호(342)에 표시된다. 11.5 % 실리콘으로 도핑된 GeSbTe는 도면번호(344)에 표시되고, 14.3 % 실리콘으로 도핑된 GeSbTe는 도면번호(346)에 표시된다.
실리콘 도핑 레벨이 증가함에 따라, 저항률은 비정질 및 결정질 상(phase)들에서 모두 증가한다. 도면번호(342, 344 및 346)에 표시된 약 6 % 이상의 원자 도핑 농도에서는 비정질 상태로부터 결정질 상태로 전이되는 때에, 저항률은 20 ℃당 약 1 디케이드 미만으로 감소한다. 감소된 슬로프는 도 2를 참조하여 예시되고 이전에 설명된 상태들(200b 및 200c)과 같은 중간 저항 상태들의 더 정확한 설정을 허용한다. 또한, 결정질 상에서의 상 변화 물질의 저항률 및 결정화 온도가 증가된다.
도 5는 1 K/s 램프율에서 얻어진 질소 도핑된 AgInSbTe에 대한 저항률 대 온도의 일 실시예를 예시하는 그래프(360)이다. 그래프(360)는 x-축(362) 상에 온도 (℃) 및 y-축(364) 상에 저항률(로그 스케일)을 포함한다. 질소 도핑되지 않은 AgInSbTe는 도면번호(366)에 표시된다. 10 sccm 또는 7.6 % 질소 도핑된 AgInSbTe는 도면번호(368)에 표시되고, 20 sccm 또는 12.2 % 질소 도핑된 AgInSbTe는 도면번호(370)에 표시된다.
질소 도핑 레벨이 약 7 % 이상으로 증가됨에 따라, 결정화 온도가 실질적으로 증가하고, 비정질 상태 상 변화 물질과 결정질 상태 상 변화 물질 간의 전이의 확장(broading)이 존재한다. 상기 전이의 확장은 도 2를 참조하여 예시되고 이전에 설명된 상태들(200b 및 200c)과 같은 중간 저항 상태들의 더 정확한 설정을 허용한다.
다른 실시예들에서는 도 3 내지 도 5에 예시된 특성들과 유사한 특성들을 갖는 도핑된 상 변화 물질들을 제공하기 위해 다른 상 변화 물질들 및 도핑 물질들이 사용된다. 본 발명의 실시예들은 멀티-레벨 상 변화 메모리 셀들에 사용하기에 적합한 도핑된 상 변화 물질을 제공한다. 도핑된 상 변화 물질은 저항률 대 온도의 슬로프를 감소시키고, 결정화 온도를 증가시킨다. 감소된 슬로프 및 증가된 결정화 온도는 멀티-비트 저장 적용들을 위해 메모리 셀들을 중간 저항 값들로 프로그램하는데에 있어 더 정확한 제어를 가능하게 한다.
본 명세서에서는 특정 실시예들이 예시되고 서술되었으나, 당업자라면 본 발명의 범위를 벗어나지 않고 다양한 대안적인 및/또는 균등한 구현예들이 도시되고 설명된 상기 특정 실시예들을 대체할 수 있다는 것을 이해할 것이다. 본 출원서는 본 명세서에서 개시된 특정 실시예들의 여하한의 응용들 및 변형들을 포괄하도록 의도된다. 그러므로, 본 발명은 오직 청구항과 그 균등론에 의해서만 제한되어야 한다.
본 발명에 따르면, 비정질 상태로부터 결정질 상태로 전이되는 때에 20 ℃당 1 디케이드 미만으로 감소하는 저항률을 갖는 제 1 물질로 도핑된 상 변화 물질을 포함하는 상 변화 메모리 셀 및 이의 제조 방법이 제공된다.
Claims (26)
- 상 변화 메모리 셀에 있어서,비정질 상태로부터 결정질 상태로 전이되는 때에, 20 ℃당 1 디케이드(decade) 미만으로 감소하는 저항률을 갖는 제 1 물질로 도핑된 상 변화 물질을 포함하는 것을 특징으로 하는 상 변화 메모리 셀.
- 제 1 항에 있어서,상기 상 변화 물질은 1 K/s 이하의 온도 램프율(temperature ramp rate)에서 20 ℃당 1 디케이드 미만으로 감소하는 저항률을 갖는 것을 특징으로 하는 상 변화 메모리 셀.
- 제 1 항에 있어서,상기 상 변화 물질은 GeSbTe를 포함하는 것을 특징으로 하는 상 변화 메모리 셀.
- 제 1 항에 있어서,상기 상 변화 물질은 Ge2Sb2Te5를 포함하는 것을 특징으로 하는 상 변화 메모리 셀.
- 제 1 항에 있어서,상기 상 변화 물질은 AgInSbTe를 포함하는 것을 특징으로 하는 상 변화 메모리 셀.
- 제 1 항에 있어서,상기 상 변화 물질은 Ge, Sb, Te, Ga, As, In, Se 및 S 중 1 이상을 포함하는 것을 특징으로 하는 상 변화 메모리 셀.
- 제 1 항에 있어서,상기 제 1 물질은 질소를 포함하는 것을 특징으로 하는 상 변화 메모리 셀.
- 제 1 항에 있어서,상기 제 1 물질은 실리콘을 포함하는 것을 특징으로 하는 상 변화 메모리 셀.
- 제 1 항에 있어서,상기 제 1 물질은 산소를 포함하는 것을 특징으로 하는 상 변화 메모리 셀.
- 제 1 항에 있어서,상기 상 변화 물질은 3 이상의 저항 값들로 프로그램될 수 있는 것을 특징으로 하는 상 변화 메모리 셀.
- 메모리에 있어서,상 변화 메모리 셀들의 어레이를 포함하고, 각각의 메모리 셀은 1 이상의 데이터 비트를 저항하며, 각각의 메모리 셀은 비정질 상태로부터 결정질 상태로 전이되는 때에, 1 K/s 이하의 온도 램프율에서 20 ℃당 최대로 1 디케이드만큼 감소하는 저항률을 갖는 제 1 물질로 도핑된 상 변화 물질을 포함하는 것을 특징으로 하는 메모리.
- 제 11 항에 있어서,상기 상 변화 물질은 Ge, Sb, Te, Ga, As, In, Se 및 S 중 1 이상을 포함하는 것을 특징으로 하는 메모리.
- 제 11 항에 있어서,상기 상 변화 물질은 GeSbTe를 포함하는 것을 특징으로 하는 메모리.
- 제 11 항에 있어서,상기 제 1 물질은 N, Si 및 O 중 하나를 포함하는 것을 특징으로 하는 메모리.
- 제 11 항에 있어서,상기 상 변화 물질은 8 % 이상의 도핑 레벨로 제 1 물질에 의해 도핑되는 것을 특징으로 하는 메모리.
- 상 변화 메모리 셀에 있어서,상 변화 물질; 및비정질 상태로부터 결정질 상태로 전이되는 때에, 저항률이 1 K/s 이하의 온도 램프율에서 20 ℃당 1 디케이드 이상 감소하지 않도록 상기 상 변화 물질의 저항률을 제어하는 수단을 포함하는 것을 특징으로 하는 상 변화 메모리 셀.
- 제 16 항에 있어서,상기 상 변화 물질은 Ge, Sb, Te, Ga, As, In, Se 및 S 중 1 이상을 포함하는 것을 특징으로 하는 상 변화 메모리 셀.
- 메모리 셀을 제조하는 방법에 있어서,상 변화 물질을 제공하는 단계; 및비정질 상태로부터 결정질 상태로 전이되는 때에, 상기 상 변화 물질의 저항률이 20 ℃당 1 디케이드 이상 감소하지 않도록 상기 상 변화 물질을 도핑하는 단계를 포함하는 것을 특징으로 하는 메모리 셀을 제조하는 방법.
- 제 18 항에 있어서,상기 상 변화 물질을 도핑하는 단계는 상기 상 변화 물질의 저항률이 1 K/s 이하의 온도 램프율에서 20 ℃당 1 디케이드 이상 감소하지 않도록 상기 상 변화 물질을 도핑하는 단계를 포함하는 것을 특징으로 하는 메모리 셀을 제조하는 방법.
- 제 18 항에 있어서,상기 상 변화 물질을 도핑하는 단계는 Ge, Sb, Te, Ga, As, In, Se 및 S 중 1 이상을 포함하는 상 변화 물질을 도핑하는 단계를 포함하는 것을 특징으로 하는 메모리 셀을 제조하는 방법.
- 제 18 항에 있어서,상기 상 변화 물질을 도핑하는 단계는 N, Si 및 O 중 1 이상으로 상기 상 변화 물질을 도핑하는 단계를 포함하는 것을 특징으로 하는 메모리 셀을 제조하는 방법.
- 제 18 항에 있어서,상기 상 변화 물질을 도핑하는 단계는 8 % 이상의 도핑 레벨로 상기 상 변화 물질을 도핑하는 단계를 포함하는 것을 특징으로 하는 메모리 셀을 제조하는 방법.
- 메모리를 제조하는 방법에 있어서,상 변화 물질을 제공하는 단계; 및비정질 상태로부터 결정질 상태로 전이되는 때에, 상 변화 물질의 저항률이 1 K/s 이하의 온도 램프율에서 20 ℃당 1 디케이드 이상 감소하지 않도록, 1 이상의 데이터 비트를 저장하기 위해 상기 상 변화 물질을 도핑하는 단계를 특징으로 하는 메모리를 제조하는 방법.
- 제 23 항에 있어서,상기 상 변화 물질을 제공하는 단계는 Ge, Sb, Te, Ga, As, In, Se 및 S 중 1 이상을 포함하는 상 변화 물질을 제공하는 단계를 포함하는 것을 특징으로 하는 메모리를 제조하는 방법.
- 제 23 항에 있어서,상기 상 변화 물질을 도핑하는 단계는 N, Si 및 O 중 1 이상으로 상기 상 변화 물질을 도핑하는 단계를 포함하는 것을 특징으로 하는 메모리를 제조하는 방법.
- 제 23 항에 있어서,상기 상 변화 물질을 도핑하는 단계는 8 % 이상의 도핑 레벨로 상기 상 변화 물질을 도핑하는 단계를 포함하는 것을 특징으로 하는 메모리를 제공하는 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/436,279 US20070267620A1 (en) | 2006-05-18 | 2006-05-18 | Memory cell including doped phase change material |
| US11/436,279 | 2006-05-18 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20070112033A true KR20070112033A (ko) | 2007-11-22 |
Family
ID=38293216
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070048281A KR20070112033A (ko) | 2006-05-18 | 2007-05-17 | 도핑된 상 변화 물질을 포함하는 메모리 셀 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20070267620A1 (ko) |
| EP (1) | EP1858093A2 (ko) |
| JP (1) | JP2007329471A (ko) |
| KR (1) | KR20070112033A (ko) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100682969B1 (ko) * | 2005-08-04 | 2007-02-15 | 삼성전자주식회사 | 상변화 물질, 이를 포함하는 상변화 램과 이의 제조 및 동작 방법 |
| US7851779B2 (en) * | 2006-08-04 | 2010-12-14 | Agency For Science, Technology And Research | Medium for use in data storage, thermal energy storage and other applications, with functional layer made of different materials |
| US20090230375A1 (en) * | 2008-03-17 | 2009-09-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Phase Change Memory Device |
| US8003971B2 (en) * | 2008-03-19 | 2011-08-23 | Qimonda Ag | Integrated circuit including memory element doped with dielectric material |
| US8324605B2 (en) * | 2008-10-02 | 2012-12-04 | Macronix International Co., Ltd. | Dielectric mesh isolated phase change structure for phase change memory |
| KR101502034B1 (ko) * | 2009-02-27 | 2015-03-13 | 삼성전자주식회사 | 멀티 비트 상변화 메모리 소자 |
| US8946666B2 (en) | 2011-06-23 | 2015-02-03 | Macronix International Co., Ltd. | Ge-Rich GST-212 phase change memory materials |
| US8932901B2 (en) | 2011-10-31 | 2015-01-13 | Macronix International Co., Ltd. | Stressed phase change materials |
| US9336879B2 (en) | 2014-01-24 | 2016-05-10 | Macronix International Co., Ltd. | Multiple phase change materials in an integrated circuit for system on a chip application |
| US9672906B2 (en) | 2015-06-19 | 2017-06-06 | Macronix International Co., Ltd. | Phase change memory with inter-granular switching |
| CN110729401B (zh) * | 2019-09-03 | 2021-08-13 | 华中科技大学 | Ga-Sb-O相变材料及其应用与制备方法 |
| US11621394B2 (en) * | 2020-12-29 | 2023-04-04 | International Business Machines Corporation | Multi-layer phase change memory device |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5414271A (en) * | 1991-01-18 | 1995-05-09 | Energy Conversion Devices, Inc. | Electrically erasable memory elements having improved set resistance stability |
| AU2002362662A1 (en) * | 2001-10-09 | 2003-04-22 | Axon Technologies Corporation | Programmable microelectronic device, structure, and system, and method of forming the same |
| JP2003249626A (ja) * | 2001-12-18 | 2003-09-05 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JP4103497B2 (ja) * | 2002-04-18 | 2008-06-18 | ソニー株式会社 | 記憶装置とその製造方法および使用方法、半導体装置とその製造方法 |
| US7180767B2 (en) * | 2003-06-18 | 2007-02-20 | Macronix International Co., Ltd. | Multi-level memory device and methods for programming and reading the same |
| US7893419B2 (en) * | 2003-08-04 | 2011-02-22 | Intel Corporation | Processing phase change material to improve programming speed |
| US20050062087A1 (en) * | 2003-09-19 | 2005-03-24 | Yi-Chou Chen | Chalcogenide phase-change non-volatile memory, memory device and method for fabricating the same |
| WO2005031752A1 (ja) * | 2003-09-26 | 2005-04-07 | Kanazawa University Technology Licensing Organization Ltd. | 多値メモリおよびそのための相変化型記録媒体への記録方法 |
| KR100629265B1 (ko) * | 2004-08-04 | 2006-09-29 | 삼성전자주식회사 | 국부적인 고저항영역을 구비하는 도전층 형성방법 및 이를사용하여 제조된 반도체 소자 |
| KR100568543B1 (ko) * | 2004-08-31 | 2006-04-07 | 삼성전자주식회사 | 작은 접점을 갖는 상변화 기억 소자의 제조방법 |
| KR100652378B1 (ko) * | 2004-09-08 | 2006-12-01 | 삼성전자주식회사 | 안티몬 프리커서 및 이를 이용한 상변화 메모리 소자의 제조방법 |
| JP2006120751A (ja) * | 2004-10-20 | 2006-05-11 | Renesas Technology Corp | 半導体装置 |
-
2006
- 2006-05-18 US US11/436,279 patent/US20070267620A1/en not_active Abandoned
-
2007
- 2007-05-15 EP EP07009712A patent/EP1858093A2/en not_active Withdrawn
- 2007-05-16 JP JP2007130458A patent/JP2007329471A/ja not_active Withdrawn
- 2007-05-17 KR KR1020070048281A patent/KR20070112033A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007329471A (ja) | 2007-12-20 |
| EP1858093A2 (en) | 2007-11-21 |
| US20070267620A1 (en) | 2007-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1783844B1 (en) | Phase change memory cell including multiple phase change material portions | |
| US7719886B2 (en) | Multi-level resistive memory cell using different crystallization speeds | |
| KR20070112033A (ko) | 도핑된 상 변화 물질을 포함하는 메모리 셀 | |
| US7593255B2 (en) | Integrated circuit for programming a memory element | |
| EP1870903B1 (en) | Memory cell programmed using a temperature controlled set pulse | |
| US7539050B2 (en) | Resistive memory including refresh operation | |
| US7426134B2 (en) | Sense circuit for resistive memory | |
| US7688618B2 (en) | Integrated circuit having memory having a step-like programming characteristic | |
| US7615770B2 (en) | Integrated circuit having an insulated memory | |
| US7571901B2 (en) | Circuit for programming a memory element | |
| US7577023B2 (en) | Memory including write circuit for providing multiple reset pulses | |
| US7929336B2 (en) | Integrated circuit including a memory element programmed using a seed pulse | |
| US8208294B2 (en) | Resistive memory cell accessed using two bit lines | |
| US20080117667A1 (en) | Resistive memory including bipolar transistor access devices | |
| US7759770B2 (en) | Integrated circuit including memory element with high speed low current phase change material | |
| US7564710B2 (en) | Circuit for programming a memory element | |
| US7812333B2 (en) | Integrated circuit including resistivity changing material having a planarized surface | |
| US20080080228A1 (en) | Resistive memory having shunted memory cells | |
| US7760546B2 (en) | Integrated circuit including an electrode having an outer portion with greater resistivity | |
| US7939817B2 (en) | Integrated circuit including memory element with spatially stable material | |
| US20090027943A1 (en) | Resistive memory including bidirectional write operation | |
| US8009468B2 (en) | Method for fabricating an integrated circuit including memory element with spatially stable material |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |