CN111081870B - 基于铁电隧道结的阻变存储器及其数据写入方法 - Google Patents
基于铁电隧道结的阻变存储器及其数据写入方法 Download PDFInfo
- Publication number
- CN111081870B CN111081870B CN201911167166.1A CN201911167166A CN111081870B CN 111081870 B CN111081870 B CN 111081870B CN 201911167166 A CN201911167166 A CN 201911167166A CN 111081870 B CN111081870 B CN 111081870B
- Authority
- CN
- China
- Prior art keywords
- random access
- access memory
- resistive random
- ferroelectric
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 18
- 230000005641 tunneling Effects 0.000 claims abstract description 35
- 230000007704 transition Effects 0.000 claims abstract description 5
- 239000004065 semiconductor Substances 0.000 claims description 38
- 239000000758 substrate Substances 0.000 claims description 38
- 229910052751 metal Inorganic materials 0.000 claims description 26
- 239000002184 metal Substances 0.000 claims description 26
- 229910002370 SrTiO3 Inorganic materials 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 229910002113 barium titanate Inorganic materials 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 4
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052746 lanthanum Inorganic materials 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 229910052726 zirconium Inorganic materials 0.000 claims description 4
- 229910002902 BiFeO3 Inorganic materials 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 230000006870 function Effects 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 2
- 230000010287 polarization Effects 0.000 abstract description 15
- 230000008901 benefit Effects 0.000 abstract description 11
- 238000012360 testing method Methods 0.000 abstract description 11
- 230000033228 biological regulation Effects 0.000 abstract description 5
- 230000001105 regulatory effect Effects 0.000 abstract description 4
- 238000005036 potential barrier Methods 0.000 abstract description 3
- 230000007306 turnover Effects 0.000 abstract 1
- 230000015654 memory Effects 0.000 description 17
- 238000010586 diagram Methods 0.000 description 12
- 230000014759 maintenance of location Effects 0.000 description 8
- 230000008859 change Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000001276 controlling effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910003193 Nb:SrTiO3 Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000013473 artificial intelligence Methods 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical group [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种基于铁电隧道结的阻变存储器及阻变存储器的写入方法，将金属电极设置为阻变存储器的上电极、且将半导体基底设置为阻变存储器的下电极，构成“金属电极/铁电隧穿层/半导体基底”型的铁电隧道结。铁电隧道结在脉冲电压的调控下实现非易失的超快铁电极化翻转，阻态转变速度可快至亚纳秒量级，在工业集成电路要求的高温测试下仍可正常工作，且阻变存储器的写入电流密度低而具有低功耗的优势；通过施加不同脉冲电压得到的极化状态不同，通过调控隧穿势垒的高度和宽度形成不同的隧穿电阻状态，从而可在单个存储单元中实现更多的非易失的存储状态，使阻变存储器具有超快速度、低功耗、多阻态、非易失等优势，提高阻变存储器的可靠性。
Description
技术领域
本发明涉及存储器技术领域，更为具体的说，涉及一种基于铁电隧道结的阻变存储器及阻变存储器的写入方法。
背景技术
随着移动智能终端、人工智能、物联网等新信息技术的快速发展，人们对于从多渠道获得的海量信息的存储需求不断增加，开发存储速度快、功耗低、存储密度高的非易失信息存储技术已经成为信息产业发展的关键。作为下一代的新型存储技术，相变存储器(Phase Change Random Access Memory，PCRAM)和磁阻存储器(Magnetic Random AccessMemory，MRAM)都具有写入电流密度大的问题，而阻变存储器(Resistive Random AccessMemory，RRAM)同样具有可靠性不足的问题。
发明内容
有鉴于此，本发明提供了一种基于铁电隧道结的阻变存储器及阻变存储器的写入方法，有效解决现有技术存在的技术问题，提高阻变存储器的可靠性。
为实现上述目的，本发明提供的技术方案如下：
一种基于铁电隧道结的阻变存储器，包括：
半导体基底；
设置于所述半导体基底一表面上的铁电隧穿层；
设置于所述铁电隧穿层背离所述半导体基底一侧表面上的多个金属电极。
可选的，所述半导体基底材料为Nb掺杂的SrTiO3单晶或n型Si。
可选的，所述铁电隧穿层的材料为BaTiO3，或者BiFeO3，或者PbZr1-xTixO3，其中，x不小于0.08且不大于1，或者掺杂元素的HfO2，所述掺杂元素为La、Zr、Al或Si。
可选的，所述铁电隧穿层的厚度范围为0.4nm-5nm，包括端点值。
可选的，所述金属电极的功函数大于所述半导体基底的电子亲和势。
可选的，所述金属电极的材料为Pt、Au、Cu、Ti或Ag。
相应的，本发明还提供了一种阻变存储器的写入方法，所述阻变存储器为上述的基于铁电隧道结的阻变存储器，其中，所述写入操作方法包括：
对所述阻变存储器的半导体基底及金属电极施加脉冲电压，实现电阻存储状态的写入。
可选的，采用包括脉冲信号发生器对所述阻变存储器的半导体基底及金属电极施加脉冲电压。
相较于现有技术，本发明提供的技术方案至少具有以下优点：
本发明提供了一种基于铁电隧道结的阻变存储器及阻变存储器的写入方法，包括：半导体基底；设置于所述半导体基底一表面上的铁电隧穿层；设置于所述铁电隧穿层背离所述半导体基底一侧表面上的多个金属电极。由上述内容可知，本发明提供的技术方案，将金属电极设置为阻变存储器的上电极、且将半导体基底设置为阻变存储器的下电极，进而构成“金属电极/铁电隧穿层/半导体基底”型的铁电隧道结。本发明提供的铁电隧道结在脉冲电压的调控下可实现非易失的超快铁电极化翻转，相应的阻态转变速度可快至亚纳秒量级，同时在工业集成电路要求的高温测试下仍然可以正常工作，并且阻变存储器的写入电流密度低而具有低功耗的优势；以及，通过施加不同脉冲电压得到的极化状态不同，通过调控隧穿势垒的高度和宽度形成不同的隧穿电阻状态，从而可在单个存储单元中实现更多的非易失的存储状态，使得阻变存储器具有超快速度、低功耗、多阻态、非易失等优势，提高了阻变存储器的可靠性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例提供的一种基于铁电隧道结的阻变存储器的结构示意图；
图2为本发明实施例提供的在脉冲电压脉宽为td＝600ps下，铁电隧道结电阻随外加脉冲电压变化的回滞曲线图；
图3为本发明实施例提供的在脉冲电压脉宽为td＝600ps下，施加不同脉冲电压得到的5个可分辨的电阻状态及阻态转换重复特性示意图；
图4为本发明实施例提供的在一个存储单元中实现的32个可分辨的电阻状态保持特性示意图；
图5为本发明实施例提供的在脉冲电压脉宽为td＝600ps，温度为85℃下，电阻状态之间转换的重复特性示意图；
图6为本发明实施例提供的在脉冲电压脉宽为td＝600ps，温度为85℃下，电阻状态保持特性示意图；
图7为本发明实施例提供的在高温下(150℃、175℃、200℃、225℃)，电阻状态保持特性示意图；
图8为本发明实施例提供的在高温下(150℃、175℃、200℃、225℃)，高低阻态电阻比值约一个数量级情况下保持时间随温度变化关系示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
正如背景技术所述，相变存储器和磁阻存储器都具有写入电流密度大的问题，而阻变存储器同样具有可靠性不足的问题。但是，铁电存储器是一种利用电压调控铁电材料极化状态来存储信息的非易失存储器，具有速度快、写入电流小、稳定性好的优势，早期电容式铁电存储器(Ferroelectric Random Access Memory，FeRAM)使用电荷作为存储媒介，其中铁电材料厚度在几十到几百纳米，存在破坏性读取、难以小型化。铁电隧道结通常采用厚度较小的铁电隧穿层，通过测试铁电层不同极化状态时的隧穿电阻的大小读取存储的信息，很好地解决了FeRAM电荷读取带来的问题。因此，利用基于铁电隧道结的阻变存储器有望实现速度快、功耗低、存储密度高的非易失信息存储。
基于此，本发明提供了一种基于铁电隧道结的阻变存储器及阻变存储器的写入方法，有效解决现有技术存在的技术问题，提高阻变存储器的可靠性。为实现上述目的，本发明提供的技术方案如下，具体结合图1至图8对本发明提供的技术方案进行详细的描述。
参考图1所示，为本发明提供的一种基于铁电隧道结的阻变存储器的结构示意图，其中，阻变存储器包括：
半导体基底100；
设置于所述半导体基底100一表面上的铁电隧穿层200；
设置于所述铁电隧穿层200背离所述半导体基底100一侧表面上的多个金属电极300。
可以理解的，本发明提供的阻变存储器，铁电隧穿层在金属电极和半导体基底之间电场的作用下，会产生非易失的超快铁电极化翻转，通过铁电极化改变半导体基底和铁电隧穿层的界面电荷分布，使得半导体基底界面处电子积累或耗尽，从而改变隧穿势垒的高度和宽度形成不同的隧穿电阻状态，进而实现超快信息写入且写入电流密度低的特性。以及，对半导体基底和金属电极施加不同电压得到的极化状态不同，进而可在单个存储单元(即每一金属电极及其相对应处的铁电隧穿层的部分和半导体基底的部分为一个存储单元)中实现多个非易失的存储状态。
由上述内容可知，本发明提供的技术方案，将金属电极设置为阻变存储器的上电极、且将半导体基底设置为阻变存储器的下电极，进而构成“金属电极/铁电隧穿层/半导体基底”型的铁电隧道结。本发明提供的铁电隧道结在脉冲电压的调控下可实现非易失的超快铁电极化翻转，相应的阻态转变速度可快至亚纳秒量级(如600ps)，同时在工业集成电路要求的高温(如85℃)测试下仍然可以正常工作，且当温度达到225℃时，电阻存储状态仍然可以保持一定时间；并且，阻变存储器的写入电流密度低至4×103A/cm2，具有低功耗的优势；以及，通过施加不同脉冲电压得到的极化状态不同，通过调控隧穿势垒的高度和宽度形成不同的隧穿电阻状态，从而可在单个存储单元中实现更多的非易失的存储状态，且室温下非易失电阻状态的保持时间预计可达100年，进而使得阻变存储器具有超快速度、低功耗、多阻态、非易失等优势，提高了阻变存储器的可靠性。
在本发明任意一实施例中，本发明提供的所述半导体基底材料可以为Nb掺杂的SrTiO3单晶或n型Si，对此本发明并不做具体限制。
在本发明任意一实施例中，本发明提供的
所述铁电隧穿层的材料为BaTiO3，或者BiFeO3，或者PbZr1-xTixO3，其中，x不小于0.08且不大于1，或者掺杂元素的HfO2，所述掺杂元素为La、Zr、Al或Si。以及，本发明提供的所述铁电隧穿层的厚度范围为0.4nm-5nm，包括端点值。
在本发明任意一实施例中，HfO2的掺杂元素可以为La、Zr、Al或Si等，对此本申请不做具体限制。
在本发明任意一实施例中，本发明提供的所述金属电极的功函数大于所述半导体基底的电子亲和势。其中，本发明提供的所述金属电极的材料可以为Pt、Au、Cu、Ti或Ag，对此本发明并不做具体限制。
进一步的，为了验证本发明提供的阻变存储器具有超快速度、低功耗、多阻态、非易失等优势，且实现了提高阻变存储器的可靠性的目的，本发明对基于铁电隧道结的阻变存储器进行了具体测试，下面结合测试得到的相应附图对本发明提供的技术方案进行更详细的描述。需要说明的是，在具体测试过程中所采用的半导体基底(即阻变存储器的下电极)为Nb掺杂的SrTiO3(Nb：SrTiO3)单晶，铁电隧穿层选用厚度为6个单胞(2.4nm)的钛酸钡(BaTiO3)超薄膜，以及，金属电极(即阻变存储器的上电极)选用银(Ag)材质且厚度约为50nm。同时在进行电学操作控制时，定义阻变存储器中电流由上电极向下电极为正偏压。
参考图2所示，为本发明实施例提供的在脉冲电压脉宽为td＝600ps下，铁电隧道结电阻随外加脉冲电压变化的回滞曲线图；可知，施加脉冲电压的脉宽为td＝600ps，电压扫描顺序为0V→Vp max-→Vp max+→0V，其中负向最大脉冲电压Vp max-幅值从-12V→-18V，正向最大脉冲电压Vp max+＝+15V，每个电阻值是在电压脉冲撤掉之后用3ms、0.1V的直流电压测量得到。通过施加不同的Vp max-实现不同的铁电极化状态，从而得到不同的电阻状态。同时，铁电隧道结的电阻可被施加的脉冲电压Vp准连续调控，从而实现多个电阻存储状态。
参考图3所示，为本发明实施例提供的在脉冲电压脉宽为td＝600ps下，施加不同脉冲电压得到的5个可分辨的电阻状态及阻态转换重复特性示意图；可知，固定正向脉冲电压为+15V，施加的脉宽为td＝600ps不同幅值的负向脉冲(-12V、-14V、-16V、-18V)，在电压脉冲撤掉之后用3ms、0.1V的直流电压测量得到不同的电阻状态，且电阻状态翻转可以很好的重复。此外，对本发明提供的阻变存储器测量时，测量得到写入电阻状态时的电流密度为4×103A/cm2，其远小于相变存储器(PCRAM)和磁阻存储器(MRAM)的写入电流密度(>106A/cm2)，表现出更低的功耗。
参考图4所示，为本发明实施例提供的在一个存储单元中实现的32个可分辨的电阻状态保持特性示意图；可知，通过对阻变存储器施加不同幅值的脉冲电压Vp，实现对铁电极化的准连续调控，从而得到准连续变化的电阻状态，图4表明在一个存储单元中实现了32个可分辨的电阻状态，这些阻态可稳定保持至至少104秒，实现多个非易失电阻状态，大大提高存储密度。
在工业集成电路工艺中不可避免的存在自热效应，使得各种电子元件经常工作在室温以上的环境中。因此，良好的热稳定性对于存储器的正常工作非常重要。参考图5所示，为本发明实施例提供的在脉冲电压脉宽为td＝600ps，温度为85℃下，电阻状态之间转换的重复特性示意图；可见，在工艺集成电路要求的高温(85℃)测试下，对阻变存储器施加脉冲电压脉宽为td＝600ps时仍然有稳定的阻态转换，可实现正常写入操作。参考图6所示，为本发明实施例提供的在脉冲电压脉宽为td＝600ps，温度为85℃下，电阻状态保持特性示意图；可见，写入的电阻状态在85℃下仍然可以稳定保持至少104秒。高温测试表明本发明提供的基于铁电隧道结的阻变存储器具有良好的热稳定性，符合实际应用的要求。参考图7所示，为本发明实施例提供的在高温下(150℃、175℃、200℃、225℃)，电阻状态保持特性示意图；可见，在温度升至150℃、175℃、200℃、225℃时，高低阻态的电阻比值约一个数量级时保持特性测试，可以看出当温度远高于85℃时写入电阻状态仍然可以保持一定时间。参考图8所示，为本发明实施例提供的在高温下(150℃、175℃、200℃、225℃)，高低阻态电阻比值约一个数量级情况下保持时间随温度变化关系示意图；可见在高温下，将高低阻态的电阻比值约一个数量级的保持时间运用Arrhrnius关系式：τ＝τ0exp(Ea/kBT)进行外推，得到室温下本发明提供的基于铁电隧道结的阻变存储器存储状态可保持大约100年。
相应的，本发明实施例还提供了一种阻变存储器的写入方法，所述阻变存储器为上述任意一实施例提供的基于铁电隧道结的阻变存储器，其中，所述写入操作方法包括：
对所述阻变存储器的半导体基底及金属电极施加脉冲电压，实现电阻存储状态的写入。其中，可以采用包括脉冲信号发生器对所述阻变存储器的半导体基底及金属电极施加脉冲电压。
本发明提供了一种基于铁电隧道结的阻变存储器及阻变存储器的写入方法，包括：半导体基底；设置于所述半导体基底一表面上的铁电隧穿层；设置于所述铁电隧穿层背离所述半导体基底一侧表面上的多个金属电极。由上述内容可知，本发明提供的技术方案，将金属电极设置为阻变存储器的上电极、且将半导体基底设置为阻变存储器的下电极，进而构成“金属电极/铁电隧穿层/半导体基底”型的铁电隧道结。本发明提供的铁电隧道结在脉冲电压的调控下可实现非易失的超快铁电极化翻转，相应的阻态转变速度可快至亚纳秒量级，同时在工业集成电路要求的高温测试下仍然可以正常工作，并且阻变存储器的写入电流密度低而具有低功耗的优势；以及，通过施加不同脉冲电压得到的极化状态不同，通过调控隧穿势垒的高度和宽度形成不同的隧穿电阻状态，从而可在单个存储单元中实现更多的非易失的存储状态，使得阻变存储器具有超快速度、低功耗、多阻态、非易失等优势，提高了阻变存储器的可靠性。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (4)
1.一种基于铁电隧道结的阻变存储器，其特征在于，包括：
半导体基底，所述半导体基底材料为Nb掺杂的SrTiO3单晶或n型Si；
设置于所述半导体基底一表面上的铁电隧穿层，所述铁电隧穿层的材料为BaTiO3，或者BiFeO3，或者PbZr1-xTixO3，其中，x不小于0.08且不大于1，或者掺杂元素的HfO2，所述掺杂元素为La、Zr、Al或Si；
设置于所述铁电隧穿层背离所述半导体基底一侧表面上的多个金属电极，所述金属电极的材料为Cu、Ti或Ag，所述金属电极的功函数大于所述半导体基底的电子亲和势；
所述阻变存储器的阻态转变速度快至亚纳秒量级。
2.根据权利要求1所述的基于铁电隧道结的阻变存储器，其特征在于，所述铁电隧穿层的厚度范围为0.4nm-5nm，包括端点值。
3.一种阻变存储器的数据写入方法，其特征在于，所述阻变存储器为权利要求1-2任意一项所述的基于铁电隧道结的阻变存储器，其中，所述写入操作方法包括：
对所述阻变存储器的半导体基底及金属电极施加脉冲电压，实现电阻存储状态的写入。
4.根据权利要求3所述的阻变存储器的数据写入方法，其特征在于，采用包括脉冲信号发生器对所述阻变存储器的半导体基底及金属电极施加脉冲电压。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911167166.1A CN111081870B (zh) | 2019-11-25 | 2019-11-25 | 基于铁电隧道结的阻变存储器及其数据写入方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911167166.1A CN111081870B (zh) | 2019-11-25 | 2019-11-25 | 基于铁电隧道结的阻变存储器及其数据写入方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111081870A CN111081870A (zh) | 2020-04-28 |
| CN111081870B true CN111081870B (zh) | 2022-01-11 |
Family
ID=70311566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911167166.1A Active CN111081870B (zh) | 2019-11-25 | 2019-11-25 | 基于铁电隧道结的阻变存储器及其数据写入方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111081870B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111462796A (zh) * | 2020-05-07 | 2020-07-28 | 天津理工大学 | 一种氧化物薄膜阻变存储器多级阻态的电压调控方法 |
| CN112811902B (zh) * | 2021-01-11 | 2022-09-09 | 北京工业大学 | 一种高储能密度的钛酸铋钾基三元无铅铁电陶瓷材料及其制备 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103337250A (zh) * | 2013-07-03 | 2013-10-02 | 南京大学 | 一种非挥发阻变存储器 |
| CN106025066A (zh) * | 2016-06-02 | 2016-10-12 | 河北大学 | 一种基于二氧化硅隧道结的阻变存储器及其制备方法 |
| CN109599486A (zh) * | 2018-11-30 | 2019-04-09 | 中国科学技术大学 | 一种基于多铁异质结构的阻变存储器 |
| CN110416404A (zh) * | 2019-07-29 | 2019-11-05 | 中国科学技术大学 | 一种超快阻变存储器及其阻态控制方法 |
-
2019
- 2019-11-25 CN CN201911167166.1A patent/CN111081870B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103337250A (zh) * | 2013-07-03 | 2013-10-02 | 南京大学 | 一种非挥发阻变存储器 |
| CN106025066A (zh) * | 2016-06-02 | 2016-10-12 | 河北大学 | 一种基于二氧化硅隧道结的阻变存储器及其制备方法 |
| CN109599486A (zh) * | 2018-11-30 | 2019-04-09 | 中国科学技术大学 | 一种基于多铁异质结构的阻变存储器 |
| CN110416404A (zh) * | 2019-07-29 | 2019-11-05 | 中国科学技术大学 | 一种超快阻变存储器及其阻态控制方法 |
Non-Patent Citations (2)
| Title |
|---|
| Ferroelectric-field-effect-enhanced electroresistance in metal/ferroelectric/ semiconductor tunnel junctions;ZhengWen等;《Nature Materials》;20130519;第12卷;第619页，method，Supplementary Information，Fig. S5，Figure 1 * |
| Supplementary Information Ferroelectric-field-effect-enhanced electroresistance in metal/ferroelectric/ semiconductor tunnel junctions;ZhengWen等;《Nature Materials》;20130519;第12卷;第619页，method，Supplementary Information，Fig. S5，Figure 1 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111081870A (zh) | 2020-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10680171B2 (en) | Two-terminal reversibly switchable memory device | |
| Kumar et al. | Metal oxide resistive switching memory: materials, properties and switching mechanisms | |
| Akinaga et al. | Resistive random access memory (ReRAM) based on metal oxides | |
| Rozenberg et al. | Nonvolatile memory with multilevel switching: a basic model | |
| US7071008B2 (en) | Multi-resistive state material that uses dopants | |
| KR100816759B1 (ko) | 가변저항 스토리지를 갖는 비휘발성 기억 장치 및 동작방법 | |
| JP4365737B2 (ja) | 可変抵抗素子の駆動方法及び記憶装置 | |
| US6815744B1 (en) | Microelectronic device for storing information with switchable ohmic resistance | |
| KR101067582B1 (ko) | 메모리 소자의 다중 상태 구동 방법 | |
| CN101192647A (zh) | 包括无定形合金金属氧化物层的非易失性存储装置 | |
| CN101106171A (zh) | 包括可变电阻材料的非易失存储器 | |
| Chen et al. | Forming-free HfO 2 bipolar RRAM device with improved endurance and high speed operation | |
| CN111081870B (zh) | 基于铁电隧道结的阻变存储器及其数据写入方法 | |
| Liu et al. | Versatile memristor implemented in van der Waals CuInP2S6 | |
| Zhang et al. | Electrode effect regulated resistance switching and selector characteristics in Nb doped SrTiO3 single crystal for potential cross-point memory applications | |
| WO2013040714A1 (en) | Memory device by complementary bipolar resistance switching in single metal insulator metal cells and method of fabrication thereof | |
| JP6813844B2 (ja) | トンネル接合素子及び不揮発性メモリ素子 | |
| TWI622159B (zh) | 隨機存取記憶體結構 | |
| Cheng et al. | Hf1-xZrxO2based bipolar selector with high uniformity and high selectivity for large-scale integration of memristor crossbars | |
| Misra et al. | Resistive switching characteristics of TiO2 thin films for nonvolatile memory applications | |
| Najm | Resistive Switching in the Cu/Si/SiO2/CdS/CuO/Cu Structure Fabricated at Room Temperature Haneafa Yahya Najm | |
| Duan | Turning electrical switching behaviors in WO x thin films by thickness | |
| Yuan et al. | Design and demonstration of Cu/Al 2 O 3/Cu RRAM with complementary resistance switching characteristic | |
| Lin et al. | Novel high-κ Ta 2 O 5 resistive switching memory using IrO x metal electrode |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |