CN111462796A - 一种氧化物薄膜阻变存储器多级阻态的电压调控方法 - Google Patents
一种氧化物薄膜阻变存储器多级阻态的电压调控方法 Download PDFInfo
- Publication number
- CN111462796A CN111462796A CN202010378172.8A CN202010378172A CN111462796A CN 111462796 A CN111462796 A CN 111462796A CN 202010378172 A CN202010378172 A CN 202010378172A CN 111462796 A CN111462796 A CN 111462796A
- Authority
- CN
- China
- Prior art keywords
- voltage
- resistance state
- low
- reset
- random access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0097—Erasing, e.g. resetting, circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0038—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
Abstract
本发明提供了一种氧化物薄膜阻变存储器多级阻态的电压调控方法,该方法包括如下步骤:(1)在高阻态下对器件施加置位电压Vset,使器件由高阻态转变为低阻态;(2)之后再对器件施加与置位电压Vset方向相反的扫描电压,当扫描电压达到复位电压Vreset,使器件由低阻态回到高阻态;(3)之后继续施加与置位电压Vset方向相反的电压,在电压大于复位电压Vreset后,器件转变为中间电阻;(4)继续施加与置位电压Vset方向相反的电压,使器件回到第一低阻态;或者继续施加与置位电压Vset方向相同的电压,使器件回到高阻态。本发所述电压调控方法可以实现多阻变存储器,在电压调控下表现出多级阻态行为。
Description
技术领域
本发明属于阻变存储器技术领域,尤其是涉及一种氧化物薄膜阻变存储器多级阻态的电压调控方法。
背景技术
随着摩尔定律极限和冯诺依曼架构瓶颈的出现,传统存储器面临着读写速度慢、数据保持时间短、存储密度低等问题,促进了新型存储器如铁电存储器、磁性存储器、相变存储器和阻变存储器(RRAM)的加速研发。
RRAM具有结构简单、大开关比、高读写速度和长时间数据保持性能。提升RRAM器件存储密度的主要思路是实现多级存储,当前的主要策略为设定限制电流方式,即持续调整限制电流大小从而获得不同的低阻态,然而该类器件存在限制电流值与对应的低阻态不完全匹配的问题,将导致的低阻态紊乱,使器件保真度下降。而且,目前调控方法可以实现的存储级数少。
发明内容
有鉴于此,本发明旨在提出一种氧化物薄膜阻变存储器多级阻态的电压调控方法,该阻变存储器可在电压调控下表现出多级阻态行为。
为达到上述目的,本发明的技术方案是这样实现的:
一种氧化物薄膜阻变存储器多级阻态的电压调控方法,该方法包括如下步骤:
(1)在氧化物薄膜阻变存储器的初始高阻态下,对器件施加置位电压Vset,使器件由高阻态转变为低阻态;
(2)达到低阻态之后再对器件施加与置位电压Vset方向相反的扫描电压,当扫描电压达到复位电压Vreset,使器件由低阻态回到高阻态;
(3)在高阻态下继续施加与置位电压Vset方向相反的电压,在电压大于复位电压Vreset后,再次发生置位,器件转变为中间电阻;
(4)在器件转变为中间阻态后,继续施加与置位电压Vset方向相反的电压,使器件回到第一低阻态;在器件转变为中间阻态后,继续施加与置位电压Vset方向相同的电压,使器件回到高阻态。
进一步,该方法包括如下步骤:
(1)在氧化物薄膜阻变存储器的初始高阻态下,对器件施加正向的置位电压Vset1,使器件由高阻态转变为第一低阻态;
(2)达到低第一低阻态之后,再对器件施加与置位电压Vset1方向相反的扫描电压,当扫描电压达到复位电压Vreset,使器件由第一低阻态回到高阻态;
(3)在高阻态下继续施加与置位电压Vset1方向相反的置位电压Vset2,在电压大于复位电压Vreset后,再次发生置位,器件转变为中间电阻,即第二低阻态;
(4)在器件转变为第二低阻态后,继续施加与置位电压Vset2同方向的电压,使器件回到第一低阻态;在器件转变为第二低阻态后,继续施加与置位电压Vset2相反方向的电压,使器件回到高阻态。
更进一步,该方法包括如下步骤:
(1)在氧化物薄膜阻变存储器的初始高阻态下,对器件施加负向的置位电压Vset1,使器件由高阻态转变为第一低阻态;
(2)达到低第一低阻态之后,再对器件施加与置位电压Vset1方向相反的扫描电压,当扫描电压达到复位电压Vreset,使器件由第一低阻态回到高阻态;
(3)在高阻态下继续施加与置位电压Vset1方向相反的置位电压Vset3,在电压大于复位电压Vreset后,再次发生置位,器件转变为中间电阻,即第三低阻态;
(4)在器件转变为第三低阻态后,继续施加与置位电压Vset3同方向的电压,使器件回到第一低阻态;在器件转变为第三低阻态后,继续施加与置位电压Vset3相反方向的电压,使器件回到高阻态。
相对于现有技术,本发明所述的氧化物薄膜阻变存储器多级阻态的电压调控方法具有以下优势:
本发明所述的氧化物薄膜阻变存储器多级阻态的电压调控方法使阻变存储器在电压调控下表现出多级阻态行为,在高阻态和低阻态之间产生更多的无相互影响的阻态,保证每个状态都能够长时间的保持;而且,实现了多级阻态之间的循环访问,可以实现快捷的擦和写功能。
附图说明
构成本发明的一部分的附图用来提供对本发明的进一步理解,本发明的示意性实施例及其说明用于解释本发明,并不构成对本发明的不当限定。在附图中:
图1为Cu-Al2O3-Al的MIM结构阻变存储器结构示意图;
图2为Cu-Al2O3-Al的阻变存储器以0→+3V→0→-0.6V→0和0→-3V→0→+0.6V→0循环电压下的I-V曲线。
图3为器件在负向循环电压(0→-3V→0→+1V→0)下的I-V曲线,在+0.97V时转变为第二低阻态。
图4为器件在正向循环电压(0→+2V→0→-1V→0)下的I-V曲线,在-0.72V时转变为第三低阻态。
图5是在0.1V读取电压下,该器件四个阻态下的电流随时间的变化曲线。
附图标记说明:
1-顶电极;2-氧化物阻变层;3-底电极;4-刚性基底。
具体实施方式
需要说明的是,在不冲突的情况下,本发明中的实施例及实施例中的特征可以相互组合。
下面将参考附图并结合实施例来详细说明本发明。
图1为一种氧化物薄膜阻变存储器Cu-Al2O3-Al的MIM结构阻变存储器结构示意图,其结构从下至上包括:刚性基底4、底电极3、氧化物阻变层2、顶电极1,具体的,顶电极1为Cu,氧化物阻变层2为Al2O3层,底电极3为Al。
本实例中,阻变存储器形状为方形,边长为500μm,阻变层材料为厚度为10nm的Al2O3薄膜;顶电极和底电极分别为Cu和Al金属薄膜,其边长为500μm、厚度为100nm。
该阻变存储器的制备方法包括以下步骤:
步骤S1:清洁刚性基底4,然后超声处理,用于除去吸附在基底表面的有机物及杂质颗粒,再用氧等离子体处理载玻片表面,以提高基底表面对底电极3Al原子的附着力;
步骤S2:将步骤S1中处理好的基底置于真空镀膜机内,蒸镀厚度为100nm的Al底电极金属薄膜。
步骤S3:使用交流电源模式下的磁控溅射沉积Al2O3薄膜,时间为60min。
步骤S4:将样品置于掩膜版下,使用直流电源模式下的磁控溅射沉积100nm的Cu顶电极金属薄膜。
定义顶电极接正电为施加正向电场,顶电极接负电为施加负向电场;定义V1 max为器件阻值转变到第一低阻态的置位电压最大值,而V2 max为器件阻值转变到第二或第三低阻态的置位电压最大值;第一、第二和第三低阻态的置位电压分别定义为Vset1、Vset2和Vset3。
仅对向第一低阻态转变的电压扫描阶段设置保护电流,之后各电压扫描阶段均不设保护电流。
上述的氧化物薄膜阻变存储器多级阻态的电压调控方法包括如下步骤:
一、高阻态、第一低阻态和第二低阻态之间的转变
(1)在氧化物薄膜阻变存储器的初始高阻态下,对器件施加正向的置位电压Vset1,使器件由高阻态转变为第一低阻态;
(2)达到低第一低阻态之后,再对器件施加与置位电压Vset1方向相反的扫描电压,当扫描电压达到复位电压Vreset,使器件由第一低阻态回到高阻态;
(3)在高阻态下继续施加与置位电压Vset1方向相反的置位电压Vset2,在电压大于复位电压Vreset后,再次发生置位,器件转变为中间电阻,即第二低阻态;
(4)在器件转变为第二低阻态后,继续施加与置位电压Vset2同方向的电压,使器件回到第一低阻态;在器件转变为第二低阻态后,继续施加与置位电压Vset2相反方向的电压,使器件回到高阻态。
二、高阻态、第一低阻态和第三低阻态之间的转变
(1)在氧化物薄膜阻变存储器的初始高阻态下,对器件施加负向的置位电压Vset1,使器件由高阻态转变为第一低阻态;
(2)达到低第一低阻态之后,再对器件施加与置位电压Vset1方向相反的扫描电压,当扫描电压达到复位电压Vreset,使器件由第一低阻态回到高阻态;
(3)在高阻态下继续施加与置位电压Vset1方向相反的置位电压Vset3,在电压大于复位电压Vreset后,再次发生置位,器件转变为中间电阻,即第三低阻态;
(4)在器件转变为第三低阻态后,继续施加与置位电压Vset3同方向的电压,使器件回到第一低阻态;在器件转变为第三低阻态后,继续施加与置位电压Vset3相反方向的电压,使器件回到高阻态。
具体的,图2给出本发明提供的Cu-Al2O3-Al器件在保护电流为1mA条件下,0→+3V→0→-0.6V→0和0→-3V→0→+0.6V→0循环电压下的I-V曲线,器件在正负电场下均可达到达第一电阻态,表明该器件是典型具有无极性阻变行为的存储器件,双向的Vset分别为+1.74V和-1.7V,Vreset分别为-0.42V和+0.5V。
图3为当器件处于高阻态时,实现第二低阻态的操作过程下的I-V曲线。当器件在负向电场下处于高阻态时,将最大正向扫描电压+V2 max设置为1V,以0→-3V→0→+1V→0进行循环电压扫描,在0→-3V→0阶段为向第一低阻态转变,保护电流设置为1mA,当电压达到Vset-2时,器件的电流值介于第一低阻态和高阻态电流值之间,转变为第二低阻态。
图4为当器件处于第二低阻态时,实现第三低阻态的操作过程下的I-V曲线。将最大负向扫描电压-V2 max设置为-1V,以0→+2V→0→-1V→0进行循环电压扫描,在0→+2V→0阶段为向第一低阻态转变,保护电流设置为1mA,当电压达到Vset-3时,器件的电流值介于第二低阻态和高阻态电流值之间,转变为第三低阻态。
图5为Al-Al2O3-Cu结构的阻变器件在第一低阻态(1th LR)、第二低阻态(2th LR)、第三低阻态(3th LR)和高阻态(HR)时,器件电流(I)随时间(t)的变化曲线。当器件读取电压为0.1V时,电流值稳定在一定范围内,并且四个阻态之间的最大开关比为103,最小开关比为10。
本实施例所述的阻变存储器基于双导电细丝建立的。因施加电压方向不同,所以考虑形成细丝的主要成分不同,在正电压下置位(SET),形成的是顶电极的导电细丝,而负向电压下置位(SET),形成的是底电极或氧空位的导电细丝,此时为第一低阻态。
施加与SET电压相反方向电压至使导电细丝完全断裂,此时为高阻态,在断裂处会产生大量焦耳热,所以抑制了施加反向电压时导电细丝的形成,形成了不健全的导电细丝,所以电阻区别于高低阻态,并且在低电压下能够长久的保持,在此基础上施加与该未完全形成的细丝,置位相同方向的电压可使其发生向第一低阻态转变,相反方向电压则向高阻态转变。
因为焦耳热的存在,所以在实现增加的阻态中,无需设置限制电流,器件在向第二、第三低阻态的转变需要的电压也会比较小。
另外,第二、第三低阻态具有低功耗。因为第二、第三低阻态的产生是在第一低阻态返回至高阻态的基础上实现的,该基础过程会产生大量的焦耳热,焦耳热一方面抑制的细丝的形成,一方面降低的金属离子的形成能,所以导致了较低的SET电压。
所增加的2个低阻态是因焦耳热生长成不完全的细丝导致的,并且形成了不同的导电细丝,可能是两种金属导电细丝,或一个金属导电细丝一个氧空位导电细丝。在电压驱动下,发育不完全的细丝可以适当电压下继续生长或者断裂,此时产生了不同阻态间的相互转变循环。
第二、第三低阻态的实现具有自限流的效果,在施加小电压的同时,无需施加限制电流。原因是在焦耳热影响下,原子会发生不规则布朗运动,导致细丝无法完全形成,所以电流较小电阻不会达到第一低阻态,所以无需设置限制电流。
本发明所述的氧化物薄膜阻变存储器多级阻态的电压调控方法有别于常规的限制电流调控,在具有无极性阻变行为的阻变存储器件中,通过调控电场施加的方向和电压大小,获得可以稳定保持的介于常规方法的低阻态和高阻态之间的多个阻态,实现在简单器件结构下的多级存储功能,可应用于大数据和加密存储。具有结构简单,制备工艺与现有技术平台匹配,适合功能集成。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (3)
1.一种氧化物薄膜阻变存储器多级阻态的电压调控方法,其特征在于:该方法包括如下步骤:
(1)在氧化物薄膜阻变存储器的初始高阻态下,对器件施加置位电压Vset,使器件由高阻态转变为低阻态;
(2)达到低阻态之后再对器件施加与置位电压Vset方向相反的扫描电压,当扫描电压达到复位电压Vreset,使器件由低阻态回到高阻态;
(3)在高阻态下继续施加与置位电压Vset方向相反的电压,在电压大于复位电压Vreset后,再次发生置位,器件转变为中间电阻;
(4)在器件转变为中间阻态后,继续施加与置位电压Vset方向相反的电压,使器件回到第一低阻态;在器件转变为中间阻态后,继续施加与置位电压Vset方向相同的电压,使器件回到高阻态。
2.根据权利要求1所述的氧化物薄膜阻变存储器多级阻态的电压调控方法,其特征在于:该方法包括如下步骤:
(1)在氧化物薄膜阻变存储器的初始高阻态下,对器件施加正向的置位电压Vset1,使器件由高阻态转变为第一低阻态;
(2)达到低第一低阻态之后,再对器件施加与置位电压Vset1方向相反的扫描电压,当扫描电压达到复位电压Vreset,使器件由第一低阻态回到高阻态;
(3)在高阻态下继续施加与置位电压Vset1方向相反的置位电压Vset2,在电压大于复位电压Vreset后,再次发生置位,器件转变为中间电阻,即第二低阻态;
(4)在器件转变为第二低阻态后,继续施加与置位电压Vset2同方向的电压,使器件回到第一低阻态;在器件转变为第二低阻态后,继续施加与置位电压Vset2相反方向的电压,使器件回到高阻态。
3.根据权利要求2所述的氧化物薄膜阻变存储器多级阻态的电压调控方法,其特征在于:该方法包括如下步骤:
(1)在氧化物薄膜阻变存储器的初始高阻态下,对器件施加负向的置位电压Vset1,使器件由高阻态转变为第一低阻态;
(2)达到低第一低阻态之后,再对器件施加与置位电压Vset1方向相反的扫描电压,当扫描电压达到复位电压Vreset,使器件由第一低阻态回到高阻态;
(3)在高阻态下继续施加与置位电压Vset1方向相反的置位电压Vset3,在电压大于复位电压Vreset后,再次发生置位,器件转变为中间电阻,即第三低阻态;
(4)在器件转变为第三低阻态后,继续施加与置位电压Vset3同方向的电压,使器件回到第一低阻态;在器件转变为第三低阻态后,继续施加与置位电压Vset3相反方向的电压,使器件回到高阻态。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010378172.8A CN111462796A (zh) | 2020-05-07 | 2020-05-07 | 一种氧化物薄膜阻变存储器多级阻态的电压调控方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010378172.8A CN111462796A (zh) | 2020-05-07 | 2020-05-07 | 一种氧化物薄膜阻变存储器多级阻态的电压调控方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111462796A true CN111462796A (zh) | 2020-07-28 |
Family
ID=71680699
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010378172.8A Pending CN111462796A (zh) | 2020-05-07 | 2020-05-07 | 一种氧化物薄膜阻变存储器多级阻态的电压调控方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111462796A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115579037A (zh) * | 2022-11-11 | 2023-01-06 | 西安电子科技大学 | 基于电压激励的氧化物忆阻器性能改善方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101533669A (zh) * | 2009-04-03 | 2009-09-16 | 中国科学院上海硅酸盐研究所 | 电阻式随机存储器用多层薄膜结构的电阻转变方式的调控 |
CN101740718A (zh) * | 2009-12-17 | 2010-06-16 | 复旦大学 | 一种多阻态电阻随机存储器单元及其制备方法 |
CN102074270A (zh) * | 2009-11-19 | 2011-05-25 | 中国科学院微电子研究所 | 一次编程存储器的多值存储方法 |
US20110176351A1 (en) * | 2010-01-18 | 2011-07-21 | Kabushiki Kaisha Toshiba | Nonvolatile memory device and method for manufacturing same |
CN102306706A (zh) * | 2011-09-20 | 2012-01-04 | 北京大学 | 多阻态阻变存储器及利用其实现多阻态的方法 |
CN102915762A (zh) * | 2011-08-03 | 2013-02-06 | 中国科学院微电子研究所 | 阻变存储单元的编程方法 |
US20160125936A1 (en) * | 2014-11-05 | 2016-05-05 | International Business Machines Corporation | Phase change memory with metastable set and reset states |
CN111081870A (zh) * | 2019-11-25 | 2020-04-28 | 中国科学技术大学 | 基于铁电隧道结的阻变存储器及阻变存储器的写入方法 |
-
2020
- 2020-05-07 CN CN202010378172.8A patent/CN111462796A/zh active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101533669A (zh) * | 2009-04-03 | 2009-09-16 | 中国科学院上海硅酸盐研究所 | 电阻式随机存储器用多层薄膜结构的电阻转变方式的调控 |
CN102074270A (zh) * | 2009-11-19 | 2011-05-25 | 中国科学院微电子研究所 | 一次编程存储器的多值存储方法 |
CN101740718A (zh) * | 2009-12-17 | 2010-06-16 | 复旦大学 | 一种多阻态电阻随机存储器单元及其制备方法 |
US20110176351A1 (en) * | 2010-01-18 | 2011-07-21 | Kabushiki Kaisha Toshiba | Nonvolatile memory device and method for manufacturing same |
CN102915762A (zh) * | 2011-08-03 | 2013-02-06 | 中国科学院微电子研究所 | 阻变存储单元的编程方法 |
CN102306706A (zh) * | 2011-09-20 | 2012-01-04 | 北京大学 | 多阻态阻变存储器及利用其实现多阻态的方法 |
US20160125936A1 (en) * | 2014-11-05 | 2016-05-05 | International Business Machines Corporation | Phase change memory with metastable set and reset states |
CN111081870A (zh) * | 2019-11-25 | 2020-04-28 | 中国科学技术大学 | 基于铁电隧道结的阻变存储器及阻变存储器的写入方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115579037A (zh) * | 2022-11-11 | 2023-01-06 | 西安电子科技大学 | 基于电压激励的氧化物忆阻器性能改善方法 |
CN115579037B (zh) * | 2022-11-11 | 2023-04-07 | 西安电子科技大学 | 基于电压激励的氧化物忆阻器性能改善方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4965854B2 (ja) | 不揮発性メモリ抵抗体セル及びその製造方法 | |
TWI402980B (zh) | 具有緩衝層之電阻式記憶結構 | |
US8742387B2 (en) | Resistive memory devices with improved resistive changing elements | |
US20160111640A1 (en) | Resistive random access memory | |
WO2005041303A1 (ja) | 抵抗変化素子、その製造方法、その素子を含むメモリ、およびそのメモリの駆動方法 | |
CN111462796A (zh) | 一种氧化物薄膜阻变存储器多级阻态的电压调控方法 | |
CN107895757A (zh) | 一种量子电导特性可控的纳米点接触 | |
Liu et al. | Resistance switching properties of sol–gel derived SrZrO3 based memory thin films | |
US7897954B2 (en) | Dielectric-sandwiched pillar memory device | |
CN107275480A (zh) | 一种双层多孔结构非晶碳材料的阻变存储器及其制备方法 | |
CN110600609B (zh) | 一种忆阻存储器及其制备方法 | |
TWI458149B (zh) | 電阻式記憶體 | |
CN115275004A (zh) | 一种基于离子扩散和相变机制实现忆阻器忆阻的方法 | |
Miyatani et al. | Two modes of bipolar resistive switching characteristics in asymmetric TaOx-based ReRAM cells | |
CN106887519A (zh) | 一种实现多值存储的阻变存储器的制备方法 | |
Lata et al. | An overview of current trends in hafnium oxide–based resistive memory devices | |
CN105932154B (zh) | 具有稳定阈值电阻转变特性的材料以及动态随机存储器件 | |
US11245074B2 (en) | Resistance random access memory and method for fabricating the same | |
CN103022346B (zh) | 电阻式存储器 | |
CN112909167B (zh) | 一种阻变存储器及其制备方法 | |
CN113793899B (zh) | 一种基于调控导电丝生长的选择器性能优化方法及应用 | |
Ding et al. | Low-power, multilevel and analog characteristics in the multi-layer-oxide based RRAM devices compatible with CMOS technology | |
US20240107904A1 (en) | Resistive Switching in a RRAM Device | |
CN115527583A (zh) | 一种调控非易失存储器多值存储的方法 | |
He et al. | Memory Performance Enhancement by Inducing Conductive Channel via Doping |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200728 |
|
RJ01 | Rejection of invention patent application after publication |