CN113644079B - 铁电组件和包括该铁电组件的交叉点阵列器件 - Google Patents

铁电组件和包括该铁电组件的交叉点阵列器件 Download PDF

Info

Publication number
CN113644079B
CN113644079B CN202110024929.8A CN202110024929A CN113644079B CN 113644079 B CN113644079 B CN 113644079B CN 202110024929 A CN202110024929 A CN 202110024929A CN 113644079 B CN113644079 B CN 113644079B
Authority
CN
China
Prior art keywords
layer
electrode
tunnel barrier
ferroelectric
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110024929.8A
Other languages
English (en)
Other versions
CN113644079A (zh
Inventor
李在吉
刘香根
韩在贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN113644079A publication Critical patent/CN113644079A/zh
Application granted granted Critical
Publication of CN113644079B publication Critical patent/CN113644079B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/54—Structure including a tunneling barrier layer, the memory effect implying the modification of tunnel barrier conductivity
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way

Abstract

本发明涉及铁电组件和包括该铁电组件的交叉点阵列器件。一种铁电组件包括：第一电极；隧道阻挡层，其设置在第一电极上而包括铁电材料；隧穿控制层，其设置在隧道阻挡层上以控制穿过所述隧道阻挡层的电荷的隧穿宽度；以及第二电极，其设置在所述隧穿控制层上。

Description

铁电组件和包括该铁电组件的交叉点阵列器件
相关申请的交叉引用
本申请要求于2020年4月27日提交的申请号为10-2020-0051075的韩国申请的优先权，其全部内容通过引用合并于此。
技术领域
本公开涉及铁电组件以及包括该铁电组件的交叉阵列点阵列。
背景技术
即使没有任何外部电场，铁电材料也可以进行自发极化。铁电材料可以呈两种稳定的剩余极化态中的任何一种。另外，由于剩余极化的方向根据外部电场而变化，因此铁电材料可以具有开关特性。因此，作为在储存与逻辑“0”和逻辑“1”相对应的二进制数据的非易失性存储单元中所使用的材料的候选材料，铁电材料可能是有吸引力的。因此，已经做了很多努力将铁电材料应用到非易失性存储器件上。例如，在包括一个晶体管和一个电容器的单元结构中，铁电材料可以被用作电容器的介电层。可替代地，在包括一个晶体管的单元结构中，铁电材料可以被用作晶体管的栅极介电层。
发明内容
根据一个实施例，一种铁电组件包括：第一电极；隧道阻挡层，其设置在所述第一电极上而包括铁电材料；隧穿控制层，其设置在所述隧道阻挡层上以控制穿过所述隧道阻挡层的电荷的隧穿宽度；和第二电极，其设置在所述隧穿控制层上。所述隧穿控制层被配置为，根据施加在所述第一电极与所述第二电极之间的外部电压，形成电子的导通路径以减小所述隧道阻挡层中的隧穿宽度，或者减少所述电子的导通路径的数量以增加在所述隧道阻挡层中的隧穿宽度。
根据另一实施例，一种交叉点阵列器件包括：第一导线；第二导线，其与所述第一导线重叠；以及柱状结构，其设置在所述第一导线与所述第二导线的交叉点处。所述柱状结构包括自整流层、隧道阻挡层和隧穿控制层。所述自整流层包括绝缘材料。所述隧道阻挡层包括铁电材料。所述隧穿控制层包括导电材料。所述隧穿控制层被配置为，根据施加在所述第一导线与所述第二导线之间的外部电压，形成所述电子的导通路径以减小所述隧道阻挡层中的隧穿宽度，或者减小所述电子的导通路径的数量以增加在所述隧道阻挡层中的隧穿宽度。
附图说明
参考附图通过各种实施例示出了所公开技术的某些特征，其中：
图1是示出根据本公开的实施例的铁电组件的剖视图。
图2示出了图1所示的铁电组件的初始状态。
图3示出了图1所示的铁电组件的导通状态。
图4示出了图1所示的铁电组件的截止状态。
图5是示出根据本公开的另一实施例的铁电组件的剖视图。
图6示出了图5所示的铁电组件的初始状态。
图7示出了图5所示的铁电组件的导通状态。
图8示出了图5所示的铁电组件的截止状态。
图9是示出根据本公开的又一实施例的交叉点阵列器件的立体图。
图10是示出图9所示的交叉点阵列器件的一部分的放大图。
图11是示出根据本公开的又另一实施例的交叉点阵列器件的立体图。
图12是示出图11所示的交叉点阵列器件的一部分的放大图。
具体实施方式
现在将参考附图在下文中描述本公开的各种实施例。本文使用的术语可以相应为考虑它们在实施例中的功能而选择的词语，并且这些术语的含义可以根据实施例所属领域的普通技术人员而作不同地解释。如果已详细地定义，则这些术语可以根据这些定义进行解释。除非另有定义，否则本文中使用的术语(包括技术术语和科学术语)具有与实施例所属领域的普通技术人员通常所理解的含义相同的含义。
将理解的是，尽管在本文中可以使用术语“第一”、“第二”、“第三”等来描述各种元件，但是这些元件不应受到这些术语的限制。这些术语仅用于一个元件与另一元件区分开，而并非用于仅限定元件本身或表示特定的顺序。此外，在描述说明书中公开的实施例时，若考虑到对本领域公知的相关技术的详细描述致使实施例的主题不清楚时，将省略对于本领域周知的所述相关技术的详细描述。
在附图中，为了图示的清楚起见，可能夸大了元件(例如，层或区域)的尺寸(例如，宽度或厚度)。另外，可以简化元件以在附图中清楚地示出它们的操作、它们的状态以及它们之间的关系。在说明书中，附图的描述是基于观察者的观点。将理解的是，当元件被称为在另一元件“上”时，它可以直接在另一元件“上”，或者也可以存在中间元件。在附图中，相同的附图标记始终表示相同的元件。
如本文所使用的，单数术语“一”、“一个”和“该”也旨在包括复数形式，除非上下文另外明确指明。将理解的是，术语“包括”、“包括有”、“包含”、“包含有”、“具有”、“有”及其变体指定了存在所陈述的特征、整数、步骤、操作、元件和/或组件，但不排除存在和/或添加一个或更多个其他特征、整数、步骤、操作、元件、组件和/或它们的组合。此外，在诸如制造方法实施例的方法实施例中，除非上下文另外明确指出，否则可以按照与说明书中描述的顺序不同的顺序来执行方法的处理步骤。即，可以以与说明书中描述的相同顺序或以与其相反的顺序来执行方法的处理步骤。此外，在一个实施例中顺序地执行的两个或多个处理步骤在另一实施例中可以同时执行。
在本公开中，铁电组件的写入操作可以指的是在铁电材料中形成以预定方向排列的剩余极化的操作。此外，在本公开中，铁电组件的读取操作可以指这样的操作：将不足以改变剩余极化方向的电压施加到铁电组件并且测量流过铁电组件的隧穿电流。如本文中针对参数诸如预定方向或预定电压所使用的词“预定”是指参数的值在该参数被用于过程或算法中之前已确定。对于一些实施例，参数的值在过程或算法开始之前已确定。在其他实施例中，参数的值在过程或算法期间但在该参数被用于过程或算法中之前被确定。
图1是示出根据本公开的实施例的铁电组件100A的剖视图。
参考图1，铁电组件100A可以包括第一电极110、隧道阻挡层120、隧穿控制层130和第二电极140。第一电极110、隧道阻挡层120、隧穿控制层130和第二电极140可以可以顺序地层叠在衬底101上。
衬底101可以是半导体衬底、绝缘体衬底或导体衬底。在一个实施例中，衬底101可以是硅(Si)衬底、砷化镓(GaAs)衬底、磷化铟(InP)衬底、锗(Ge)衬底、锗硅(SiGe)衬底或绝缘体上硅(SOI)衬底。在另一实施例中，衬底101可以是蓝宝石衬底、石英衬底或玻璃衬底。在又一实施例中，衬底101可以是经掺杂的半导体衬底或导体衬底。
参考图1，第一电极110可以设置在衬底101上。第一电极110可以具有导电性。第一电极110可以具有类似半导体的性质。例如，由于隧道阻挡层120中的外部电场或剩余极化，在第一电极110的与隧道阻挡层120相邻的区域中可以形成电子累积区或电子耗尽区。第一电极110可以包括选自以下之中的至少一种：钨(W)层、钛(Ti)层、铜(Cu)层、铝(Al)层、钌(Ru)层、铂(Pt)层、铱(Ir)层、氮化钨(WN)层、氮化钛(TiN)层和氮化钽(TaN)层。
参考图1，隧道阻挡层120可以设置在第一电极110的与衬底101相对的表面上。隧道阻挡层120可以包括具有剩余极化的铁电材料。铁电材料可以包括氧化铪材料、氧化锆材料或钙钛矿系的材料。铁电材料可以包括选自以下之中的一种或者至少两种材料：HfO2、ZrO2、Hf0.5Zr0.5O2、PbZrxTi1-xO3(0<x<1)、Ba(Sr,Ti)O3、Bi4-xLaxTi3O12(0<x<1)、SrBi2Ta2O9、Pb5Ge5O11、SrBi2Nb2O9和YMnO3。隧道阻挡层120可以包括铁电材料，诸如掺杂的氧化铪材料、掺杂的氧化锆材料或它们的组合。在这种情况下，隧道阻挡层120可以包括碳、硅、镁、铝、钇、氮、锗、锡、锶、铅、钙、钡、钛、镓、镧或它们中的至少两种作为掺杂剂。隧道阻挡层120可以具有5纳米至20纳米的厚度。然而，隧道阻挡层120的厚度不必限于上述示例。隧道阻挡层120可以被实施为具有各种厚度。
在一个实施例中，当隧道阻挡层120被设置为与第一电极110接触时，在隧道阻挡层120中形成的剩余极化可以将第一电极110中的电子诱导至第一电极110与隧道阻挡层120之间的界面或者可以将在第一电极110与隧道阻挡层120之间的界面处的电子排斥到第一电极110的主体区域中。结果，如图3和图4所示，在第一电极110的与第一电极110与隧道阻挡层120之间的界面相邻的区域中可以形成电子累积区111或电子耗尽区112。
参考图1，隧穿控制层130可以与第一电极110相反地设置在隧道阻挡层120的表面上。如稍后参考图3和图4来描述的，隧穿控制层130可以根据施加到铁电组件100A的电压来感应电场，从而形成使隧道阻挡层120中的隧穿宽度减小的导通路径或破坏在隧道阻挡层120中形成的导通路径。在这种情况下，电场可以集中在导通路径上。这样，隧穿控制层130可以控制穿过隧道阻挡层120中电荷的隧穿宽度。
当外部电压被施加到铁电组件100A时，隧穿控制层130可以将金属离子供应到隧道阻挡层120中。隧穿控制层130可以包括金属材料。例如，隧穿控制层130可以包括银(Ag)材料和铜(Cu)材料中的至少一种。在这种情况下，隧穿控制层130可以将银离子和/或铜离子供应到隧道阻挡层120中。在一个实施例中，可以形成得比第二电极140和隧道阻挡层120薄的隧穿控制层130。即，隧穿控制层130可以设置在第二电极140与隧道阻挡层120之间以用作界面层，其比其他层相对较薄。
参考图1，第二电极140可以与隧道阻挡层120相反地设置在隧穿控制层130上的表面上。第二电极140也可以具有导电性。第二电极140的电子密度可以高于第一电极110的电子密度。第二电极140可以在其与隧穿控制层130与第二电极140之间的界面相邻的区域中不具有电子累积区或电子耗尽区。第二电极140可以包括选自以下之中的至少一种：钨(W)层、钛(Ti)层、铜(Cu)层、铝(Al)层、钌(Ru)层、铂(Pt)层、铱(Ir)层、氮化钨(WN)层、氮化钛(TiN)层和氮化钽(TaN)层。
图1所示的铁电组件100A的操作将在下文中参考图2至图4更全面地描述。出于解释方便的目的，图2至图4省略了图1所示的衬底101。
图2示出了图1所示的铁电组件100A的初始状态。
参考图2，第一电极110、隧道阻挡层120、隧穿控制层130和第二电极140被顺序地层叠从而构成铁电组件100A。隧穿控制层130可以被形成得比其他层薄。因为隧道阻挡层120是绝缘层，所以与其他层相比，隧道阻挡层120可以具有相对较高的导带能势(conduction band energy potential)EC-120。
在一个实施例中，隧穿控制层130的费米能势(fermi energy potential)和导带能势可以分别与第二电极140的费米能势Ef-140和导带能势EC-140基本相同。在制造出铁电组件100A之后，在热平衡状态下，第一电极110的费米能势Ef-110可以具有与第二电极140的费米能势Ef-140基本相同的水平。在图2中，用虚线示出了第一电极110的费米能势Ef-110和第二电极140的费米能势Ef-140。另外，如图2所示，第一电极110的导带能势EC-110可以在热平衡状态下在第一电极110的与隧道阻挡层120相邻的界面区域中弯曲，并且隧穿控制层130的导带能势EC-140也可以在热平衡状态下在隧穿控制层130的与隧道阻挡层120相邻的界面区域中弯曲。在图2中，用实线示出了第一电极110的导带能势EC-110和隧穿控制层130的导带能势EC-140。在制造出铁电组件100A之后，在第一电极110与第二电极140之间未施加电压的初始状态下，在包括有铁电材料的隧道阻挡层120中可以不存在剩余极化。
图3示出了图1所示的铁电组件100A的导通状态。
参考图3，可以在第一电极110与第二电极140之间施加第一写入电压，以执行铁电组件100A的第一写入操作。第一写入操作可以是用于将铁电组件100A切换为导通状态并在其中储存该导通状态的操作。术语“导通状态”是指铁电组件100A的隧道阻挡层120具有导电性。即，术语“导通状态”是指与“截止状态”相比，隧道阻挡层120的电阻值相对较低。相反，下文中使用的术语“截止状态”是指铁电组件100A的隧道阻挡层120呈电绝缘状态。即，术语“截止状态”是指与“导通状态”相比，隧道阻挡层120的电阻值相对较高。
再次参考图3，图3示出了铁电组件100A(对其的第一写入操作终止)的状态。第一写入操作可以通过在第一电极110与第二电极140之间施加足以切换隧道阻挡层120中的铁电材料的极化方向的第一写入电压来执行。第一写入电压可以对应于当施加到第二电极140的偏压呈正极性而施加到第一电极110的偏压呈负极性时在第一电极110与第二电极140之间的电压。
当第一写入电压被施加到铁电组件100A时，隧道阻挡层120中的极化可以被形成为具有第一极化方向P1。即使在从铁电组件100A去除了第一写入电压之后，具有第一极化方向P1的剩余极化也可以保留在隧道阻挡层120中。第一极化方向P1可以是从第二电极140朝向第一电极110的方向。换言之，第一写入操作可以是这样的操作，其用于通过向铁电组件100A施加第一写入电压而在隧道阻挡层120中形成具有第一极化方向P1的剩余极化。
同时，具有第一极化方向P1的剩余极化可以将电子诱导至第一电极110的与隧道阻挡层120与第一电极110之间的界面相邻的区域中。所诱导的电子可以在第一电极110的与隧道阻挡层120与第一电极110之间的界面相邻的内部区域中形成电子累积区111。因此，与在图2中所示的呈初始状态的铁电组件100A相比，图3中所示的第一电极110的导带能势EC-110在与隧道阻挡层120与第一电极110之间的界面相邻的区域处可能变得低于第一电极110的费米能势Ef-110。此外，如图3中所示，隧道阻挡层120的导带能势EC-120可以倾斜。第二电极140的导带能势EC-140也可以在隧道阻挡层120与隧穿控制层130之间的界面处弯曲。
仍然参考图3，当在第一电极110与第二电极140之间施加第一写入电压时，隧穿控制层130中的金属原子可以变为金属离子，并且隧穿控制层130中的金属离子可以被供应到隧道阻挡层120中。漂移到隧道阻挡层120中的金属离子可以与从第一电极110发射的电子结合，从而在隧道阻挡层120中形成导电细丝F130。导电细丝F130可以用作电子的导通路径，并且可以从隧穿控制层130与隧道阻挡层120之间的界面延伸到隧道阻挡层120的内部区域。在这种情况下，导电细丝F130可以被形成为未触及第一电极110。即便在从铁电组件100A去除第一写入电压之后，导电细丝F130仍可以保留在隧道阻挡层120中。在一个实施例中，当在第一电极110与第二电极140之间施加了第一写入电压时，隧穿控制层130可以用于在隧道阻挡层120中形成导通路径。
出于方便理解的目的，可以假设隧穿控制层130包括银(Ag)材料。当正偏压的第一写入电压被施加到第二电极140时，与第二电极140接触的隧穿控制层130中的银(Ag)材料可以被氧化从而提供具有正电荷的银离子，并且正的银离子可以漂移到隧道阻挡层120中。然后，银离子可以与从第一电极110发射的电子结合以形成银原子。那些银原子可以累积在隧穿控制层130与隧道阻挡层120之间的界面处。累积的银原子可以沿着由第一写入电压创建的电场生长，从而形成从隧穿控制层130与隧道阻挡层120之间的界面延伸到隧道阻挡层120中的导电细丝F130。在这种情况下，导电细丝F130可以被形成为未触及第一电极110。因为导电细丝F130提供电子的导通路径，所以，当外部电压施加于铁电组件100A时，电子实质上隧穿通过隧道阻挡层120的隧穿宽度W120可以减小。就是说，如图3所示，电子穿过隧道阻挡层120从而产生隧穿电流的隧穿宽度W121可以比呈图2所示的初始状态的隧道阻挡层120的隧穿宽度W120相差导电细丝F130的宽度。
如上所述，即使在第一写入电压从铁电组件100A去除之后，隧道阻挡层120仍可以在其中保留具有第一极化方向P1的剩余极化。因此，即使在第一写入电压从铁电组件100A去除之后，电子累积区111也可以存在于第一电极110中。另外，导电细丝F130也可以保留在隧道阻挡层120中。因此，当通过外部电压向第一电极110施加负偏压或通过外部电压向第二电极140施加正偏压时，通过第一写入操作形成的电子累积区111可以使电子的隧穿几率增大。另外，当通过外部电压向第二电极140施加负偏压或者通过外部电压向第一电极110施加正偏压时，导电细丝F130也可以使电子的隧穿几率增大。因此，与图2所示的呈初始状态的铁电组件100A相比，图3中所示的呈导通状态的铁电组件100A可以用作当外部电压施加到铁电组件100A时得以电导通的开关。
综上，图3所示的铁电组件100A可以用作非易失性存储单元，其中在第一写入操作被执行之后储存有与导通状态相对应的第一逻辑信息(即，第一逻辑数据)。同时，可以通过向铁电组件100A施加读取电压来读出铁电组件100A中所储存的与导通状态相对应的信息。读取电压可以是具有与第一写入电压相同的极性或具有与第一写入电压不同的极性的电压。然而，读取电压的电平可以低于第一写入电压的电平，使得在隧道阻挡层120中形成的剩余极化的方向不变，并且在隧道阻挡层120中形成的导电细丝F130不被去除。
如上所述，当铁电组件100A呈导通状态时，与图4所示的呈截止状态的铁电组件100A相比，由于在第一电极110的与第一电极110与隧道阻挡层120之间的界面相邻的区域中形成的电子累积区111的存在，第一电极110可以为隧穿提供足够的电子。于是，因为在呈导通状态的铁电组件100A中电子穿过隧道阻挡层120的隧穿效率(tunneling efficiency)提高，所以呈导通状态的铁电组件100A与呈截止状态的铁电组件100A相比可以表现出相对较低的电阻值。另外，当读取电压被施加到呈导通状态的铁电组件100A时，流过铁电组件100A的隧穿电流的量可以与读取电压的大小成比例。可以利用呈导通状态的铁电组件100A的特性来读出呈导通状态的铁电组件100A中所储存的第一逻辑信息。
此外，如上所述，由于导电细丝F130的存在，处于导通状态的隧道阻挡层120的隧穿宽度W121可以小于处于初始状态的隧道阻挡层120的隧穿宽度W120。因此，与隧道阻挡层120中不存在导电细丝的情况相比，当读取电压被施加到呈导通状态的铁电组件100A时，由于导电细丝F130的存在，流过隧道阻挡层120的隧穿电流可以增大。结果，包括有导电细丝F130的铁电组件100A的隧穿电流可以增大，以有效地读出铁电组件100A中所储存的第一逻辑信息。
图4示出了图1所示的铁电组件100A的截止状态。
参考图4，可以在第一电极110与第二电极140之间施加第二写入电压，以执行铁电组件100A的第二写入操作。第二写入操作可以是用于将铁电组件100A切换为截止状态并且在其中储存该截止状态的操作。
再次参考图4，图4示出了铁电组件100A(对其的第二写入操作结束)的状态。第二写入操作可以通过在第一电极110与第二电极140之间施加足以切换隧道阻挡层120中的铁电材料的极化方向的第二写入电压来执行。第二写入电压可以对应于当施加到第二电极140的偏压呈负极性而施加到第一电极110的偏压呈正极性时在第一电极110与第二电极140之间的电压。
当第二写入电压被施加到铁电组件100A时，隧道阻挡层120中的极化可以被形成为具有与第一极化方向P1相反的第二极化方向P2。即使在从铁电组件100A去除了第二写入电压之后，具有第二极化方向P2的剩余极化也可以保留在隧道阻挡层120中。第二极化方向P2可以是从第一电极110朝向第二电极140的方向。换言之，第二写入操作可以是这样的操作，其用于通过向铁电组件100A施加第二写入电压而在隧道阻挡层120中形成具有第二极化方向P2的剩余极化。
同时，具有第二极化方向P2的剩余极化可以在第一电极110的与隧道阻挡层120与第一电极110之间的界面相邻的内部区域中形成电子耗尽区112。因此，与图2所示的呈初始状态的铁电组件100A相比，图4中所示的第一电极110的导带能势EC-110可以位于第一电极110的费米能势Ef-110之上，并且可以随着它变得更靠近隧道阻挡层120与第一电极110之间的界面而逐渐增大。第二电极140的导带能势EC-140也可以在隧道阻挡层120与隧穿控制层130之间的界面处弯曲。在这种情况下，隧道阻挡层120的导带能势EC-120可以如图4所示的方式倾斜。
出于便于理解的目的，可以假设第二写入电压被施加到铁电组件100A，该铁电组件100A包括有在隧道阻挡层120中由银(Ag)原子形成的导电细丝F130。在这种情况下，导电细丝F130可以被第二写入电压分解，使得与呈导通状态的铁电组件100A相比，导电细丝F130被去除或导电细丝F130的数量减少。导电细丝F130的分解可以是由于以下现象引起的：当第二写入电压被施加到铁电组件100A时，导电细丝F130由于导电细丝F130产生的焦耳热而被氧化。
如上所述，即使在从铁电组件100A去除了第二写入电压之后，隧道阻挡层120也可以在其中保留具有第二极化方向P2的剩余极化。因此，即使在从铁电组件100A去除了第二写入电压之后，电子耗尽区112也可以存在于第一电极110中。另外，在第二写入操作之后，隧道阻挡层120中的导电细丝F130可以被去除，或隧道阻挡层120中的导电细丝F130的数量减少。因此，当通过外部电压向第一电极110施加负偏压或通过外部电压向第二电极140施加正偏压时，通过第二写入操作电压形成的电子耗尽区112可以使电子的隧穿几率降低。另外，由于在第二写入操作之后，隧道阻挡层120中的导电细丝F130被去除或导电细丝F130的数量减少，所以当通过外部电压向第二电极140施加负偏压或通过外部电压向第一电极110施加正偏压时，可以使电子的隧穿几率降低。结果，与图2所示的呈初始状态的铁电组件100A和图3所示的呈导通状态的铁电组件100A相比，图4所示的呈截止状态的铁电组件100A可以用作当外部电压被施加到铁电组件100A时被电关断的开关。
总而言之，图4所示的铁电组件100A可以用作非易失性存储单元，其中在执行第二写入操作之后储存有与截止状态相对应的第二逻辑信息(即，第二逻辑数据)。同时，可以通过向铁电组件100A施加读取电压来读出铁电组件100A中所储存的与截止状态相对应的信息。
如上所述，在铁电组件100A的截止状态下，与图3所示的呈导通状态的铁电组件100A相比，由于在第一电极110的与第一电极110与隧道阻挡层120之间的界面相邻的区域中形成的电子耗尽区112的存在，第一电极110可能不能为隧穿提供足够的电子。于是，因为在呈截止状态的铁电组件100A中穿过隧道阻挡层120的电子的隧穿效率减小，所以呈截止状态的铁电组件100A与呈导通状态的铁电组件100A相比可以表现出较高的电阻值。另外，当将读取电压施加到呈截止状态的铁电组件100A时，即使读取电压的大小增大，流过铁电组件100A的隧穿电流也可以是与绝缘层的泄漏电流相对应的小电流。可以利用呈截止状态的铁电组件100A的特性来读出呈截止状态的铁电组件100A中所储存的第二逻辑信息。
此外，由于存在电子耗尽区112，所以在铁电组件100A的截止状态下电子实际穿过实质层(substantial layer)的隧穿宽度W122可以比隧道阻挡层120的隧穿宽度W120多了电子耗尽区112的宽度。另外，由于在第二写入操作之后在导通状态中已形成的导电细丝F130被去除或导电细丝F130的数量减少了，因此，与呈导通状态的铁电组件100A的隧穿宽度相比，呈截止状态的铁电组件100A的隧穿宽度可以进一步增大。因此，与呈导通状态的铁电组件100A中的电子的隧穿几率相比，电子穿过隧道阻挡层120的隧穿几率将降低。结果，可以有效地读出在第二写入操作期间储存在铁电组件100A中的第二逻辑信息。
如参考图1至图4所描述的，可以在第一电极110和与二电极140之间施加预定电压，以通过控制隧道阻挡层120中所包括的铁电材料的剩余极化的方向而在第一电极110中形成电子累积区或电子耗尽区。因此，铁电组件100A可以用作非易失性存储单元以储存彼此不同的第一逻辑信息和第二逻辑信息中之一。在这种情况下，可以通过测量流过隧道阻挡层120的隧穿电流来读出铁电组件100A中所储存的第一逻辑信息或第二逻辑信息。此外，当执行第一写入操作使得铁电组件100A呈导通状态时，在隧道阻挡层120中可以形成导通路径从而使得隧道阻挡层120的隧穿宽度减小。相反，当执行第二写入操作使得铁电组件100A呈截止状态时，隧道阻挡层120中所形成的导通路径可以被去除，或者可以减少导通路径的数量。这样，如果在铁电组件100A的导通状态下隧穿宽度减小，则流过隧道阻挡层120的隧穿电流的量会增大。另外，如果在铁电组件100A的截止状态下可以去除在隧道阻挡层120中所形成的导通路径或者可以减少导通路径的数量，则可以更有效地阻断截止状态下的隧穿电流。结果，通过测量呈导通状态或截止状态的铁电组件100A的隧穿电流，可以提高对第一逻辑信息或第二逻辑信息的感测效率。
图5是示出根据本公开的另一实施例的铁电组件100B的剖视图。
参考图5，与参考图1至图4描述的铁电组件100A相比，铁电组件100B还可以包括自整流层150。即，铁电组件100B可以包括第一电极110、自整流层150、隧道阻挡层120、隧穿控制层130和第二电极140。因此，图5中所示的第一电极110、隧道阻挡层120、隧穿控制层130和第二电极140可以是与参考图1至图4描述的第一电极110、隧道阻挡层120、隧穿控制层130和第二电极140实质相同的层。因此，在下文中将省略对第一电极110、隧道阻挡层120、隧穿控制层130和第二电极140的描述，以避免重复说明。
参考图5，在第一电极110与隧道阻挡层120之间可以设置自整流层150。当自整流层150设置在第一电极110与隧道阻挡层120之间时，在第一电极110的从第一电极110与自整流层150之间的界面延伸到第一电极110中的区域中可以形成电子累积区或电子耗尽区。此外，通过外部场在隧道阻挡层120中形成的导通路径可以被形成为未触及自整流层150。
根据施加到铁电组件100B的外部电压的极性，自整流层150可以呈导电状态和绝缘状态中的一种状态。即，自整流层150可以使流过隧道阻挡层120的电流最小化。因此，自整流层150可以用作选择元件，诸如开关或二极管。例如，当向铁电组件100B施加第一电压使得正偏压被施加到第二电极140并且负偏压被施加到第一电极110时，自整流层150可以具有如下特性：流过自整流层150的电流量与第一电压的大小成比例。备选地，当向铁电组件100B施加第二电压使得负偏压被施加到第二电极140并且正偏压被施加到第一电极110时，自整流层150可以表现出如下特性：即使第二电压的大小增大，也仅有与绝缘层的泄漏电流相对应的小电流流过自整流层150。
自整流层150可以包括介电材料或绝缘材料。例如，自整流层150可以包括氧化钽(Ta2O5)材料、氧化钛(TiO2)材料、氧化铝(Al2O3)材料、氧化锌(ZnO)材料或它们中的至少两种。
图5所示的铁电组件100B的操作将在下文中参考图6至图8更全面地描述。出于解释方便的目的，在图6至图8中省略了图5所示出的衬底101。
图6示出了图5所示的铁电组件100B的初始状态。
参考图6，第一电极110、自整流层150、隧道阻挡层120、隧穿控制层130和第二电极140被顺序地层叠从而构成铁电组件100B。因为自整流层150包括绝缘材料，所以与其他层相比，自整流层150可以具有最高的导带能势EC-150。隧道阻挡层120的导带能势EC-120可以高于第一电极110的导带能势EC-110和第二电极140的导带能势EC-140，并且可以低于自整流层150的导带能势EC-150。包括在铁电组件100B中的第一电极110和第二电极140以及隧穿控制层130可以与包括在图2所示的铁电组件100A中的第一电极110和第二电极140以及隧穿控制层130具有相同的费米能势和相同的导带能势。因此，在下文中将省略对包括在铁电组件100B中的第一电极110和第二电极140以及隧穿控制层130的费米能势和导带能势的描述。
图7示出了图5所示的铁电组件100B的导通状态。
参考图7，可以在第一电极110与第二电极140之间施加第一写入电压，以执行对铁电组件100B的第一写入操作。第一写入操作可以是用于将铁电组件100B切换为导通状态并在其中储存该导通状态的操作。除了存在自整流层150之外，根据实施例的第一写入操作可以类似于参考图3描述的第一写入操作。因此，在下文中将省略与参考图3所描述的关于第一写入操作相同的说明。
如果第一写入电压被施加到铁电组件100B，则隧道阻挡层120中的极化可以被形成为具有第一极化方向P1。同时，隧道阻挡层120中具有第一极化方向P1的剩余极化可以将电子诱导至第一电极110的与自整流层150与第一电极110之间的界面相邻的区域中。所诱导的电子可以在第一电极110的与自整流层150与第一电极110之间的界面相邻的内部区域中形成电子累积区111。因此，与图6中所示的呈初始状态的铁电组件100B相比，图7中所示的第一电极110的导带能势EC-110在与自整流层150与第一电极110之间的界面相邻的区域处可以变得低于第一电极110的费米能势Ef-110。此外，自整流层150的导带能势EC-150可以如图7所示的方式倾斜。第二电极140的导带能势EC-140也可以在隧道阻挡层120与隧穿控制层130之间的界面处弯曲。
即使在从铁电组件100B去除了第一写入电压之后，具有第一极化方向P1的剩余极化也可以保留在隧道阻挡层120中。因此，即使在从铁电组件100B去除了第一写入电压之后，电子累积区111仍然可以存在于第一电极110中。
铁电组件100B可以用作非易失性存储单元，其中在第一写入操作执行之后储存有与导通状态相对应的第一逻辑信息。同时，可以通过向铁电组件100B施加读取电压来读出铁电组件100B中所储存的与导通状态相对应的信息。在这种情况下，如上所述，自整流层150可以用作选择元件，诸如开关或二极管。即，当向第二电极140施加正偏压并且向第一电极110施加读取电压的负偏压时，自整流层150的导带能势EC-150的斜率可以变得更陡。因此，铁电组件100B的实质的电子隧穿宽度可以减小。结果，根据施加到铁电组件100B的读取电压的大小，可以提高从第一电极110朝向第二电极140漂移的电子的隧穿效率，从而增大隧穿电流的量。相反，当向第二电极140施加负偏压并且向第一电极110施加读取电压的正偏压时，自整流层150的导带能势EC-150的斜率可以变得更缓。因此，铁电组件100B的实质的电子隧穿宽度可以增大以限制从第一电极110流向第二电极140的隧穿电流。在这种情况下，即使读取电压的大小增大，隧穿电流也可以是与绝缘层的泄漏电流相对应的小电流。因此，读取电压可以是这样的电压，其具有向第二电极140施加的正偏压和向第一电极110施加的负偏压。读取电压的绝对值可以小于第一写入电压的绝对值，使得形成在隧道阻挡层120中的剩余极化的方向不变并且形成在隧道阻挡层120中的导电细丝F130未被去除。
图8示出了图5中所示的铁电组件100B的截止状态。
参考图8，可以在第一电极110与第二电极140之间施加第二写入电压，以执行铁电组件100B的第二写入操作。第二写入操作可以是用于将铁电组件100B切换到截止状态并且在其中储存该截止状态的操作。除了存在自整流层150之外，根据实施例的第二写入操作可以类似于参考图4描述的第二写入操作。因此，在下文中将省略与参考图4所描述的关于第二写入操作相同的说明。
当第二写入电压被施加到铁电组件100B时，隧道阻挡层120中的极化可以被形成为具有与第一极化方向P1相反的第二极化方向P2。
同时，具有第二极化方向P2的剩余极化可以在第一电极110的与自整流层150与第一电极110之间的界面相邻的内部区域中形成电子耗尽区112。因此，与图6所示的呈初始状态的铁电组件100B相比，图8中所示的第一电极110的导带能势EC-110可以位于第一电极110的费米能势Ef-110之上，并且可以随着它变得更靠近自整流层150与第一电极110之间的界面而逐渐增大。第二电极140的导带能势EC-140也可以在隧道阻挡层120与隧穿控制层130之间的界面处弯曲。在这种情况下，隧道阻挡层120的导带能势EC-120和自整流层150的导带能势EC-150可以如图8所示的方式倾斜。
即使在从铁电组件100B去除了第二写入电压之后，隧道阻挡层120也可以在其中保留具有第二极化方向P2的剩余极化。因此，即使在从铁电组件100B去除了第二写入电压之后，电子耗尽区112可以存在于第一电极110中。
图8所示的铁电组件100B可以用作非易失性存储单元，其中在第二写入操作执行之后储存有与截止状态相对应的第二逻辑信息。同时，可以通过向铁电组件100B施加参考图7描述的读取电压来读出铁电组件100B中所储存的与截止状态相对应的信息。即，因为如上所述自整流层150用作诸如开关或二极管之类的选择元件，所以读取电压可以是这样的电压，其具有向第二电极140施加的正偏压和向第一电极110施加的负偏压。
图9是示出根据本公开的实施例的交叉点阵列器件1的立体图。图10是示出图9所示的交叉点阵列器件1的一部分的放大图。
参考图9，交叉点阵列器件1可以包括：第一导线1010，其布置在X轴方向上；第二导线1020，其布置在Y轴方向上；以及柱状结构1030，其设置在第一导线1010与第二导线1020的交叉点处而在z轴方向上延伸。尽管其中X轴方向与Y轴方向彼此垂直的直角坐标系被用作图9所示的坐标系，但是，本公开不限于此。例如，在其他一些实施例中，其中X轴方向与Y轴方向以非直角彼此相交的各种坐标系可以被用作图9中使用的坐标系。同时，柱状结构1030可以沿X轴方向和Y轴方向二维地布置。在一个实施例中，第一导线1010可以与第二导线1020重叠，并且柱状结构1030可以分别设置在第一电极与第二电极彼此重叠的交叉点处。
参考图10，每个柱状结构1030可以包括自整流层1031、隧道阻挡层1033和隧穿控制层1035。自整流层1031可以包括绝缘材料。隧道阻挡层1033可以包括铁电材料。隧穿控制层1035可以包括导电材料。根据施加在第一导线1010与第二导线1020之间的外部电压，通过隧穿控制层1035可以在隧道阻挡层1033中形成用于减小电子的隧穿宽度的导通路径。当另一外部电压被施加在第一导线1010与第二导线1020之间时，由于存在隧穿控制层1035，已形成在隧道阻挡层1033中的导通路径可以被去除，或者由于存在隧穿控制层1035，所述导通路径的数量可以减少。自整流层1031可以被设置为与第一导线1010接触，并且隧穿控制层1035可以被设置为与第二导线1020接触。自整流层1031、隧道阻挡层1033和隧穿控制层1035可以分别是与参考图5至图8描述的自整流层150、隧道阻挡层120和隧穿控制层130实质相同的层。因此，在下文中将省略对自整流层1031、隧道阻挡层1033和隧穿控制层1035的详细描述。
第一导线1010可以被形成为包括选自以下之中的至少一种：钨(W)层、钛(Ti)层、铜(Cu)层、铝(Al)层、钌(Ru)层、铂(Pt)层、铱(Ir)层、氮化钨(WN)层、氮化钛(TiN)层和氮化钽(TaN)层。第一导线1010可以接触自整流层1031，该自整流层1031与包含有铁电材料的隧道阻挡层1033相接触。在这种情况下，由于在隧道阻挡层1033中包含的铁电材料中存在剩余极化，因此电子累积区或电子耗尽区可以被形成为从自整流层1031与第一导线1010之间的界面延伸到第一导线1010中。
第二导线1020可以与隧穿控制层1035接触。第二导线1020可以被形成为包括选自以下之中的至少一种：钨(W)层、钛(Ti)层、铜(Cu)层、铝(Al)层、钌(Ru)层、铂(Pt)层、铱(Ir)层、氮化钨(WN)层、氮化钛(TiN)层和氮化钽(TaN)层。
在一个实施例中，每个柱状结构1030可以用作非易失性存储单元，该非易失性存储单元利用根据柱状结构1030的隧道阻挡层1033中所存在的剩余极化的方向而形成在第一导线1010中的电子累积区或电子耗尽区来储存第一逻辑信息或第二逻辑信息。另外，可以通过测量流过柱状结构1030的隧穿电流来读出每个柱状结构1030中储存的第一逻辑信息或第二逻辑信息。即使在柱状结构1030中所储存的逻辑信息读出之后，柱状结构1030仍可以保留逻辑信息。在包括第一导线1010、自整流层1031、隧穿阻挡层1033、隧穿控制层1035以及第二导线1020的交叉点阵列器件1的初始状态、导通状态和截止状态中执行的操作可以与参考图6至图8描述的在铁电组件100B的初始状态、导通状态和截止状态中执行的操作基本相同。因此，以下将省略对在交叉点阵列器件1的初始状态、导通状态以及截止状态中所执行的操作的说明。
在其他的一些实施例中，每个柱状结构1030可以包括隧道阻挡层1033和隧穿控制层1035，而不含自整流层1031。因此，隧道阻挡层1033可以被设置为接触第一导线1010。在这种情况下，在包括第一导线1010、隧道阻挡层1033、隧穿控制层1035和第二导线1020的交叉点阵列器件1的初始状态、导通状态和截止状态中执行的操作可以与参考图1至图4描述的在铁电组件100A的初始状态、导通状态和截止状态中执行的操作基本相同。
图11是示出根据本公开的另一实施例的交叉点阵列器件2的立体图，并且图12是示出图11所示的交叉点阵列器件2的一部分的放大图。
参考图11，交叉点阵列器件2可以包括：第一导线2010，其布置在X轴方向上；第二导线2020，其布置在Y轴方向上；以及柱状结构2030，其设置在第一导线2010与第二导线2020的交叉点处而在z轴方向上延伸。尽管其中X轴方向与Y轴方向彼此垂直的直角坐标系被用作图11所示的坐标系，但是本公开不限于此。例如，在其他一些实施例中，其中X轴方向与Y轴方向以非直角彼此相交的各种坐标系可以被用作图11中使用的坐标系。同时，柱状结构2030可以沿着X轴方向和Y轴方向二维地布置。在一个实施例中，第一导线2010可以与第二导线2020重叠，并且柱状结构2030可以分别设置在第一电极与第二电极彼此重叠的交叉点处。
参考图12，每个柱状结构2030可以包括第一隧道结电极2031、自整流层2033、隧道阻挡层2035和隧穿控制层2037以及第二隧道结电极2039。自整流层2033可以包括绝缘材料。隧道阻挡层2035可以包括铁电材料。隧穿控制层2037可以包括导电材料。根据施加在第一导线2010与第二导线2020之间的外部电压，通过隧穿控制层2037可以在隧道阻挡层2035中形成用于减小电子的隧穿宽度的导通路径。当另一外部电压被施加在第一导电线2010与第二导电线2020之间时，由于存在隧穿控制层2037，已形成在隧道阻挡层2035中的导通路径可以被去除，或者由于存在隧穿控制层1037，所述导通路径的数量可以减少。自整流层2033、隧道阻挡层2035和隧穿控制层2037可以分别是与参考图1至图8描述的自整流层150、隧道阻挡层120和隧穿控制层130实质相同的材料层。因此，在下文中将省略关于自整流层2033、隧道阻挡层2035和隧穿控制层2037的功能的描述。
第一隧道结电极2031可以设置在第一导线2010与自整流层2033之间。第一隧道结电极2031可以被形成为包括选自以下之中的至少一种：钨(W)层、钛(Ti)层、铜(Cu)层、铝(Al)层、钌(Ru)层、铂(Pt)层、铱(Ir)层、氮化钨(WN)层、氮化钛(TiN)层和氮化钽(TaN)层。第一隧道结电极2031可以接触自整流层2033，该自整流层2033与包含有铁电材料的隧道阻挡层2035相接触。在这种情况下，由于在隧道阻挡层2035中包含的铁电材料中存在剩余极化，所以电子累积区或电子耗尽区可以被形成为从自整流层2033与第一隧道结电极2031之间的界面延伸到第一隧道结电极2031中。
第二隧道结电极2039可以被设置在第二导线2020与隧穿控制层2037之间而与隧穿控制层2037相接触。第二隧道结电极2039可以被形成为包括选自以下之中的至少一种：钨(W)层、钛(Ti)层、铜(Cu)层、铝(Al)层、钌(Ru)层、铂(Pt)层、铱(Ir)层、氮化钨(WN)层、氮化钛(TiN)层和氮化钽(TaN)层。
当在第一隧道结电极2031与第二隧道结电极2039之间施加预定电压使得相对正偏压被施加到第二隧道结电极2039时，隧穿控制层2037可以将金属离子供应到隧道阻挡层2035中。在这种情况下，隧道阻挡层2035中的金属离子可以与从第一隧道结电极2031发射的电子结合，从而在隧道阻挡层2035中形成导电细丝。导电细丝可以被形成为从隧穿控制层2037与隧道阻挡层2035之间的界面延伸到隧道阻挡层2035中。在这种情况下，导电细丝可以被形成为未触及自整流层2033。相反，当另一预定电压被施加在第一隧道结电极2031与第二隧道结电极2039之间使得相对负偏压被施加到第二隧道结电极2039时，隧道阻挡层2035中的导电细丝可以被去除，或者隧道阻挡层2035中的导电细丝的数量可以减少。
在一个实施例中，每个柱状结构2030可以用作非易失性存储单元，该非易失性存储单元利用根据柱状结构2030的隧道阻挡层2035中存在的剩余极化的方向而形成在第一隧道结电极2031中的电子累积区或电子耗尽区来储存第一逻辑信息或第二逻辑信息。另外，通过测量流过柱状结构2030的隧穿电流可以读出每个柱状结构2030中所储存的第一逻辑信息或第二逻辑信息。即使在柱状结构2030中所储存的逻辑信息读出之后，柱状结构2030仍可以保留逻辑信息。在包括第一隧道结电极2031、自整流层2033、隧道阻挡层2035、隧穿控制层2037以及第二隧道结电极2039的交叉点阵列器件2的初始状态、导通状态和截止状态中执行的操作可以与参考图6至图8描述的在铁电组件100B的初始状态、导通状态和截止状态中执行的操作基本相同。因此，以下将省略对在交叉点阵列器件2的初始状态、导通状态和截止状态中执行的操作的说明。
在其他一些实施例中，每个柱状结构2030可以包括第一隧道结电极2031、隧道阻挡层2035、隧穿控制层2037和第二隧道结电极2039，而不含自整流层2033。因此，隧道阻挡层2035可以被设置为与第一隧道结电极2031相接触。在这种情况下，在包括第一隧道结电极2031、隧道阻挡层2035、隧穿控制层2037和第二隧道结电极2039的交叉点阵列器件2的初始状态、导通状态和截止状态中执行的操作可以与参考图1至图4所述的在铁电组件100A的初始状态、导通状态和截止状态中执行的操作基本相同。
出于说明性目的，以上已经公开了本公开的实施例。本领域普通技术人员将理解，在不脱离所附权利要求书中公开的本公开的范围和精神的情况下，可以进行各种修改、添加和替换。

Claims (18)

1.一种铁电组件，包括：
第一电极；
隧道阻挡层，其设置在所述第一电极上且包括铁电材料；
隧穿控制层，其设置在所述隧道阻挡层上以控制穿过所述隧道阻挡层的电荷的隧穿宽度；和
第二电极，其设置在所述隧穿控制层上，
其中，所述隧穿控制层被配置为，根据施加在所述第一电极与所述第二电极之间的外部电压，形成电子的导通路径以减小所述隧道阻挡层中的隧穿宽度，或减少所述电子的导通路径的数量以增加在所述隧道阻挡层中的隧穿宽度，
其中，所述隧道阻挡层具有所述铁电材料的不同极化方向的剩余极化，
其中，导电细丝从所述隧穿控制层与所述隧道阻挡层之间的界面延伸到所述隧道阻挡层中；以及其中，所述导电细丝不接触所述第一电极。
2.根据权利要求1所述的铁电组件，进一步包括：自整流层，其设置在所述第一电极与所述隧道阻挡层之间，
其中，所述自整流层包括绝缘材料。
3.根据权利要求1所述的铁电组件，其中，所述铁电组件被配置为：根据所述隧道阻挡层中所包括的所述铁电材料的剩余极化方向来非易失性地储存两个不同的逻辑数据中的一个。
4.根据权利要求1所述的铁电组件，
其中，所述第一电极与所述隧道阻挡层相接触；以及
其中，所述第一电极被配置为具有根据所述隧道阻挡层中所包括的所述铁电材料的剩余极化方向而形成的电子累积区或电子耗尽区。
5.根据权利要求1所述的铁电组件，其中，所述隧穿控制层被配置为，当在所述第一电极与所述第二电极之间施加第一预定电压从而向所述第二电极施加相对正偏压时，将金属离子供应到所述隧道阻挡层中，所述隧道阻挡层中的金属离子与从所述第一电极发射的电子相结合从而在所述隧道阻挡层中形成导电细丝。
6.根据权利要求5所述的铁电组件，其中，当在所述第一电极与所述第二电极之间施加第二预定电压从而向所述第二电极施加相对负偏压时，所述隧道阻挡层中的导电细丝被去除。
7.根据权利要求1所述的铁电组件，
其中，所述铁电材料包括HfO2、ZrO2、Hf0.5Zr0.5O2、PbZrxTi1-xO3、Ba(Sr,Ti)O3、BaTiO3、Bi4-xLaxTi3O12、SrBi2Ta2O9、BiFeO3、Pb5Ge5O11、SrBi2Nb2O9和YMnO3中的至少一种，其中0<x<1，或掺杂的氧化铪材料、掺杂的氧化锆材料和掺杂的氧化铪锆材料中的至少一种；以及
其中，当所述铁电材料包括掺杂的氧化铪材料、掺杂的氧化锆材料和掺杂的氧化铪锆材料中的至少一种时，碳、硅、镁、铝、钇、氮、锗、锡、锶、铅、钙、钡、钛、镓和镧中的至少一种被用作掺杂剂。
8.根据权利要求1所述的铁电组件，其中，所述隧穿控制层包括银（Ag）材料和铜（Cu）材料中的至少一种。
9.根据权利要求1所述的铁电组件，其中，所述第一电极和所述第二电极中的每一个包括以下之中的至少一种：钨（W）层、钛（Ti）层、铜（Cu）层、铝（Al）层、钌（Ru）层、铂（Pt）层、铱（Ir）层、氮化钨（WN）层、氮化钛（TiN）层和氮化钽（TaN）层。
10.一种交叉点阵列器件，包括：
第一导线；
第二导线，其与所述第一导线重叠；和
柱状结构，其设置在所述第一导线与第二导线的交叉点处，该柱状结构包括自整流层、隧道阻挡层和隧穿控制层，
其中，所述自整流层包括绝缘材料，
其中，所述隧道阻挡层包括铁电材料，
其中，所述隧穿控制层包括导电材料，以及
其中，所述隧穿控制层被配置为，根据施加在所述第一导线与所述第二导线之间的外部电压，形成电子的导通路径以减小所述隧道阻挡层中的隧穿宽度，或者减少所述电子的导通路径的数量以增加在所述隧道阻挡层中的隧穿宽度，
其中，所述隧道阻挡层具有所述铁电材料的不同极化方向的剩余极化，
其中，导电细丝从所述隧穿控制层与所述隧道阻挡层之间的界面延伸到所述隧道阻挡层中；以及其中，所述导电细丝不接触第一电极。
11.根据权利要求10所述的交叉点阵列器件，
其中，所述第一导线与所述自整流层相接触；以及
其中，所述第一导线被配置为具有根据所述隧道阻挡层中所包括的所述铁电材料的剩余极化的方向而形成的电子累积区或电子耗尽区。
12.根据权利要求10所述的交叉点阵列器件，进一步包括：
第一隧道结电极，其设置在所述第一导线与所述自整流层之间；和
第二隧道结电极，其设置在所述第二导线与所述隧穿控制层之间。
13.根据权利要求12所述的交叉点阵列器件，
其中，所述第一隧道结电极与所述自整流层彼此接触；以及
其中，所述第一隧道结电极被配置为具有根据所述隧道阻挡层中所包括的所述铁电材料的剩余极化方向而形成的电子累积区或电子耗尽区。
14.根据权利要求12所述的交叉点阵列器件，其中，所述隧穿控制层被配置为，当在所述第一隧道结电极与所述第二隧道结电极之间施加第一预定电压从而向所述第二隧道结电极施加相对正偏压时，将金属离子供应到所述隧道阻挡层中，所述隧道阻挡层中的金属离子与从所述第一隧道结电极发射的电子相结合从而在所述隧道阻挡层中形成导电细丝。
15.根据权利要求14所述的交叉点阵列器件，其中，当在所述第一隧道结电极与所述第二隧道结电极之间施加第二预定电压从而向所述第二隧道结电极施加相对负偏压时，所述隧道阻挡层中的导电细丝被去除。
16.根据权利要求10所述的交叉点阵列器件，其中，所述铁电材料包括HfO2、ZrO2、Hf0.5Zr0.5O2、PbZrxTi1-xO3、Ba(Sr,Ti)O3、BaTiO3、Bi4-xLaxTi3O12、SrBi2Ta2O9、BiFeO3、Pb5Ge5O11、SrBi2Nb2O9和YMnO3中的至少一种，其中0<x<1，或掺杂的氧化铪材料、掺杂的氧化锆材料和掺杂的氧化铪锆材料中的至少一种；和
其中，当所述铁电材料包括掺杂的氧化铪材料、掺杂的氧化锆材料和掺杂的氧化铪锆材料中的至少一种时，碳、硅、镁、铝、钇、氮、锗、锡、锶、铅、钙、钡、钛、镓和镧中的至少一种被用作掺杂剂。
17.根据权利要求10所述的交叉点阵列器件，其中，所述隧穿控制层包括银（Ag）材料和铜（Cu）材料中的至少一种。
18.根据权利要求12所述的交叉点阵列器件，其中，所述第一隧道结电极和所述第二隧道结电极中的每一个包括以下之中的至少一种：钨（W）层、钛（Ti）层、铜（Cu）层、铝（Al）层、钌（Ru）层、铂（Pt）层、铱（Ir）层、氮化钨（WN）层、氮化钛（TiN）层和氮化钽（TaN）层。
CN202110024929.8A 2020-04-27 2021-01-08 铁电组件和包括该铁电组件的交叉点阵列器件 Active CN113644079B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200051075A KR20210132538A (ko) 2020-04-27 2020-04-27 강유전 소자 및 이를 포함하는 크로스 포인트 어레이 장치
KR10-2020-0051075 2020-04-27

Publications (2)

Publication Number Publication Date
CN113644079A CN113644079A (zh) 2021-11-12
CN113644079B true CN113644079B (zh) 2024-02-09

Family

ID=78222811

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110024929.8A Active CN113644079B (zh) 2020-04-27 2021-01-08 铁电组件和包括该铁电组件的交叉点阵列器件

Country Status (3)

Country Link
US (2) US11502248B2 (zh)
KR (1) KR20210132538A (zh)
CN (1) CN113644079B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11664074B2 (en) 2021-06-02 2023-05-30 Micron Technology, Inc. Programming intermediate state to store data in self-selecting memory cells
US11694747B2 (en) * 2021-06-03 2023-07-04 Micron Technology, Inc. Self-selecting memory cells configured to store more than one bit per memory cell

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1305230A (zh) * 1999-10-21 2001-07-25 松下电子工业株式会社 适用于非易失性存储器的隧道晶体管
JP2010186817A (ja) * 2009-02-10 2010-08-26 Toshiba Corp 半導体装置及びその製造方法
JP2018056460A (ja) * 2016-09-30 2018-04-05 国立研究開発法人産業技術総合研究所 トンネル接合素子及び不揮発性メモリ素子
WO2018068266A1 (en) * 2016-10-13 2018-04-19 Qualcomm Incorporated Ferroelectric resistive memory elements using schottky junctions
JP2019156842A (ja) * 2018-03-16 2019-09-19 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． ランタン化合物及びそれを用いた薄膜形成方法並びに集積回路素子の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8766224B2 (en) * 2006-10-03 2014-07-01 Hewlett-Packard Development Company, L.P. Electrically actuated switch
US9461245B1 (en) * 2015-11-13 2016-10-04 Taiwan Semiconductor Manufacturing Co., Ltd. Bottom electrode for RRAM structure
WO2017171837A1 (en) 2016-04-01 2017-10-05 Intel Corporation Layer transferred ferroelectric memory devices
KR20180105530A (ko) 2017-03-15 2018-09-28 에스케이하이닉스 주식회사 강유전성 메모리 소자 및 이를 포함하는 크로스 포인트 어레이 장치
KR20180106660A (ko) * 2017-03-21 2018-10-01 에스케이하이닉스 주식회사 비휘발성 메모리 장치
US10453862B1 (en) * 2018-03-28 2019-10-22 Sandisk Technologies Llc Ferroelectric non-volatile memory
US10756263B2 (en) * 2018-05-23 2020-08-25 Purdue Research Foundation Phase transition based resistive random-access memory
US10910560B2 (en) * 2018-09-21 2021-02-02 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM structure
US10950784B2 (en) * 2019-06-07 2021-03-16 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM with a barrier layer
US11696521B2 (en) * 2019-10-30 2023-07-04 Taiwan Semiconductor Manufacturing Company, Ltd. High electron affinity dielectric layer to improve cycling
US11404636B2 (en) * 2020-04-24 2022-08-02 Applied Materials, Inc Crested barrier device and synaptic element

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1305230A (zh) * 1999-10-21 2001-07-25 松下电子工业株式会社 适用于非易失性存储器的隧道晶体管
JP2010186817A (ja) * 2009-02-10 2010-08-26 Toshiba Corp 半導体装置及びその製造方法
JP2018056460A (ja) * 2016-09-30 2018-04-05 国立研究開発法人産業技術総合研究所 トンネル接合素子及び不揮発性メモリ素子
WO2018068266A1 (en) * 2016-10-13 2018-04-19 Qualcomm Incorporated Ferroelectric resistive memory elements using schottky junctions
JP2019156842A (ja) * 2018-03-16 2019-09-19 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． ランタン化合物及びそれを用いた薄膜形成方法並びに集積回路素子の製造方法

Also Published As

Publication number Publication date
KR20210132538A (ko) 2021-11-04
US20230030038A1 (en) 2023-02-02
US11502248B2 (en) 2022-11-15
US20210336132A1 (en) 2021-10-28
CN113644079A (zh) 2021-11-12

Similar Documents

Publication Publication Date Title
US10475801B2 (en) Ferroelectric memory device and cross-point array apparatus including the same
US20210175253A1 (en) Nonvolatile memory device having a ferroelectric layer
US20230030038A1 (en) Ferroelectric components and cross point array devices including the ferroelectric components
US7897453B2 (en) Dual insulating layer diode with asymmetric interface state and method of fabrication
US8208284B2 (en) Data retention structure for non-volatile memory
KR101283539B1 (ko) 역전 구조의 비휘발성 메모리 소자, 그 스택 모듈 및 그제조 방법
US20210126015A1 (en) Memory Cells Comprising A Programmable Field Effect Transistor Having A Reversibly Programmable Gate Insulator
US20140014890A1 (en) Conductive path in switching material in a resistive random access memory device and control
JP5783961B2 (ja) 不揮発性記憶装置
US8264866B2 (en) Nonvolatile memory device and method for manufacturing same
US9825092B2 (en) Switching device, and resistive random access memory including the same as a selection device
KR101925449B1 (ko) 가변 저항 메모리 장치 및 그 제조 방법
JP2013534723A (ja) 抵抗スイッチング層を備えるメモリセルの組成
KR102022737B1 (ko) 개선된 스위칭 거동을 갖는 저항성 스위칭 메모리 엘리먼트들을 형성하기 위한 방법
CN111033738A (zh) 铁电电容器、铁电场效应晶体管以及用于形成包括导电材料和铁电材料的电子装置的方法
EP2612357A1 (en) Multilayer memory array
US20180366591A1 (en) Threshold switching device
KR102514952B1 (ko) 비휘발성 메모리 소자 및 이를 포함하는 크로스 포인트 어레이 장치
KR101926862B1 (ko) 가변 저항체 및 저항형 메모리 소자
KR20190005665A (ko) 저항 변화 메모리 소자
US9318532B2 (en) Semiconductor memory device
US10497864B2 (en) Resistance change memory devices
US10312440B2 (en) Variable resistance element and memory device
CN111587482A (zh) 用于形成包括在其间具有电容器绝缘体的一对导电性电容器电极的电容器的至少一个导电性电容器电极的至少一部分的方法及形成电容器的方法
JP7145495B2 (ja) 不揮発性記憶素子

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant