JP2010186817A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2010186817A JP2010186817A JP2009028800A JP2009028800A JP2010186817A JP 2010186817 A JP2010186817 A JP 2010186817A JP 2009028800 A JP2009028800 A JP 2009028800A JP 2009028800 A JP2009028800 A JP 2009028800A JP 2010186817 A JP2010186817 A JP 2010186817A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- charge storage
- film
- element isolation
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】最適化された電荷蓄積層を有する特性が優れた半導体装置を提供する。
【解決手段】半導体基板10に設けられた素子形成領域と、素子形成領域上に形成されたトンネル絶縁膜11と、トンネル絶縁膜上に形成された電荷蓄積絶縁膜12と、電荷蓄積絶縁膜上に形成されたブロック絶縁膜14と、ブロック絶縁膜上に形成された制御ゲート電極15と、をそれぞれ備えた第1及び第2のメモリセルトランジスタと、第1のメモリセルトランジスタと第2のメモリセルトランジスタとの間に形成された素子分離領域13と、を具備し、第1及び第2のメモリセルトランジスタのチャネル幅方向の断面において、素子分離領域の上面は、電荷蓄積絶縁膜の上面の中央部よりも高く、チャネル幅方向の断面において、電荷蓄積絶縁膜の端部の膜厚は、電荷蓄積絶縁膜の中央部の膜厚よりも薄い。
【選択図】 図4
【解決手段】半導体基板10に設けられた素子形成領域と、素子形成領域上に形成されたトンネル絶縁膜11と、トンネル絶縁膜上に形成された電荷蓄積絶縁膜12と、電荷蓄積絶縁膜上に形成されたブロック絶縁膜14と、ブロック絶縁膜上に形成された制御ゲート電極15と、をそれぞれ備えた第1及び第2のメモリセルトランジスタと、第1のメモリセルトランジスタと第2のメモリセルトランジスタとの間に形成された素子分離領域13と、を具備し、第1及び第2のメモリセルトランジスタのチャネル幅方向の断面において、素子分離領域の上面は、電荷蓄積絶縁膜の上面の中央部よりも高く、チャネル幅方向の断面において、電荷蓄積絶縁膜の端部の膜厚は、電荷蓄積絶縁膜の中央部の膜厚よりも薄い。
【選択図】 図4
Description
本発明は、半導体装置及びその製造方法に関する。
現在、電荷蓄積層に電荷トラップ用の電荷蓄積絶縁膜を用いた電荷トラップ型の不揮発性半導体記憶装置が開発されている(例えば、特許文献1を参照)。この電荷トラップ型の不揮発性半導体記憶装置では、トンネル絶縁膜を通して電荷蓄積絶縁膜に注入された電荷を、電荷蓄積絶縁膜中のトラップ準位にトラップさせることで、電荷蓄積絶縁膜に電荷が蓄積される。代表的な電荷トラップ型の不揮発性半導体記憶装置としては、MONOS型或いはSONOS型の不揮発性半導体記憶装置が知られており、電荷蓄積絶縁膜の材料としては、シリコン窒化膜等が用いられる。
しかしながら、従来の電荷トラップ型の不揮発性半導体記憶装置では、電荷蓄積絶縁膜に印加される電界の最適化がはかられているとは必ずしも言えなかった。そのため、従来は、特性が優れた半導体装置を得ることが困難であった。
本発明は、印加される電界が最適化された電荷蓄積層を有する半導体装置を提供することを目的としている。
本発明の第一の視点に係る半導体装置は、半導体基板に設けられた素子形成領域と、前記素子形成領域上に形成されたトンネル絶縁膜と、前記トンネル絶縁膜上に形成された電荷蓄積絶縁膜と、前記電荷蓄積絶縁膜上に形成されたブロック絶縁膜と、前記ブロック絶縁膜上に形成された制御ゲート電極と、をそれぞれ備えた第1及び第2のメモリセルトランジスタと、前記第1のメモリセルトランジスタと前記第2のメモリセルトランジスタとの間に形成された素子分離領域と、を具備し、前記第1及び第2のメモリセルトランジスタのチャネル幅方向の断面において、前記素子分離領域の上面は、前記電荷蓄積絶縁膜の上面の中央部よりも高く、前記チャネル幅方向の断面において、前記電荷蓄積絶縁膜の端部の膜厚は、前記電荷蓄積絶縁膜の中央部の膜厚よりも薄いことを特徴とする。
本発明の第二の視点に係る半導体装置の製造方法は、半導体基板上にトンネル絶縁膜を形成する工程と、前記トンネル絶縁膜上に電荷蓄積絶縁膜を形成する工程と、前記電荷蓄積絶縁膜上に下層絶縁膜を形成する工程と、前記下層絶縁膜上に上層絶縁膜を形成する工程と、前記半導体基板、前記トンネル絶縁膜、前記電荷蓄積絶縁膜、前記下層絶縁膜及び前記上層絶縁膜を除去することにより第1方向に延びる溝を形成する工程と、前記溝内に素子分離絶縁膜を形成する工程と、前記素子分離絶縁膜の方が前記上層絶縁膜よりもエッチングレートが高い条件で、前記素子分離絶縁膜及び前記上層絶縁膜をエッチングして、前記溝の前記第1方向に直交する断面において、前記素子分離絶縁膜の上面が前記上層絶縁膜の上面の中央部よりも低く、前記上層絶縁膜の端部の膜厚が中央部の膜厚よりも薄い構造を形成する工程と、前記素子分離絶縁膜、前記上層絶縁膜、前記下層絶縁膜及び前記電荷蓄積絶縁膜をエッチングして、前記溝の延伸方向に垂直な断面において、前記素子分離絶縁膜の上面が前記電荷蓄積絶縁膜の上面の中央部よりも高く、前記電荷蓄積絶縁膜の端部の膜厚が中央部の膜厚よりも薄い構造を形成する工程と、を具備することを特徴とする。
本発明によれば、印加される電界が最適化された電荷蓄積層を有する半導体装置を提供することができる。
以下、本発明の実施形態の詳細を、図面を参照して説明する。
まず図1〜図4を用いて、本実施形態の概略的な構成を説明する。
図1〜図4は、本実施形態の半導体装置の基本的な構成を模式的に示した図である。
図1は本実施形態に係るNAND型フラッシュメモリのブロック図である。
図示するようにNAND型フラッシュメモリは、メモリセルアレイ1、電圧発生回路2、ロウデコーダ3、及びカラムデコーダ4を備えている。まずメモリセルアレイ1について説明する。
図示するようにメモリセルアレイ1は、不揮発性のメモリセルが直列接続された複数のNANDセル5を備えている。NANDセル5の各々は、例えば16個のメモリセルトランジスタMTと、選択トランジスタST1、ST2とを含んでいる。メモリセルトランジスタMTは、半導体基板上にゲート絶縁膜を介在して形成された電荷蓄積層(例えば絶縁膜)と、電荷蓄積層上に形成され、電荷蓄積層より誘電率の高い絶縁膜(以下、ブロック層と呼ぶ)と、更にブロック層上に形成された制御ゲート電極とを有するMONOS構造である。なお、メモリセルトランジスタMTの個数は16個に限られず、8個や32個、64個、128個、256個等であってもよく、その数は限定されるものではない。またメモリセルトランジスタMTは、隣接するもの同士でソース、ドレインを共有している。そして、選択トランジスタST1、ST2間に、その電流経路が直列接続されるようにして配置されている。直列接続されたメモリセルトランジスタMTの一端側のドレイン領域は選択トランジスタST1のソース領域に接続され、他端側のソース領域は選択トランジスタST2のドレイン領域に接続されている。
同一行にあるメモリセルトランジスタMTの制御ゲート電極はワード線WL0〜WL15のいずれかに共通接続され、同一行にあるメモリセルの選択トランジスタST1、ST2のゲート電極は、それぞれセレクトゲート線SGD、SGSに共通接続されている。なお説明の簡単化のため、以下ではワード線WL0〜WL15を区別しない場合には、単にワード線WLと呼ぶことがある。また、メモリセルアレイ1において同一列にある選択トランジスタST1のドレインは、いずれかのビット線BL0〜BLn(nは自然数)に共通接続される。以下、ビット線BL0〜BLnについても、これらを区別しない場合には一括してビット線BLと呼ぶ。選択トランジスタST2のソースはソース線SLに共通接続される。なお、選択トランジスタST1、ST2は必ずしも両方必要ではなく、NANDセル5を選択出来るのであればいずれか一方のみが設けられていても良い。
また、メモリセルアレイ1内には複数行のNANDセル5が設けられても良い。この場合、同一列にあるNANDセル5は同一のビット線BLに接続される。また、同一のワード線WLに接続された複数のメモリセルトランジスタMTには一括してデータが書き込まれ、この単位をページと呼ぶ。更に、同一行にある複数のNANDセルは一括してデータが消去され、この単位をメモリブロックと呼ぶ。
ロウデコーダ3は、メモリセルアレイ1のロウ方向を選択する。すなわち、ワード線WLを選択して、選択したワード線WLに対して電圧を印加する。
カラムデコーダ4は、メモリセルアレイ1のカラム方向を選択する。すなわち、ビット線BLを選択する。
電圧発生回路2は電圧を発生し、発生した電圧をロウデコーダに供給する。
電圧発生回路2、ロウデコーダ3、及びカラムデコーダ4は、例えば電圧VDD(例えば1.5V)を駆動電圧として用いる低耐圧MOSトランジスタと、低耐圧MOSトランジスタの電源電圧よりも高電圧の、例えば電圧VPP(例えば20V)を駆動電圧として用いる高耐圧MOSトランジスタとを含んでいる。説明の簡略化のため、以下では低耐圧MOSトランジスタについてはpチャネルMOSトランジスタについて、高耐圧MOSトランジスタについてはnチャネルMOSトランジスタについてのみ説明し、以後それぞれを周辺トランジスタPT1、PT2と呼ぶことにする。
次に図2を用いて上記構成のメモリセルアレイ1の平面図について説明する。図2はメモリセルアレイ1の平面図である。
図2に示すように、p型半導体基板10中には第1方向に沿ったストライプ形状の素子領域AAが、第1方向に直交する第2方向に沿って複数設けられている。隣接する素子領域AA間には第1方向に延びる素子分離領域STIが形成され、この素子分離領域STIによって素子領域AAは電気的に分離されている。p型半導体基板10上には、複数の素子領域AAを跨ぐようにして、第2方向に沿ったストライプ形状のワード線WL及びセレクトゲート線SGD,SGSが形成されている。ワード線WLと素子領域AAとが交差する領域には、電荷蓄積層12が設けられている。そして、ワード線WLと素子領域AAとが交差する領域にはメモリセルトランジスタMTが設けられ、セレクトゲート線SGD、SGSと素子領域AAとが交差する領域には、それぞれ選択トランジスタST1、ST2が設けられている。第1方向で隣接するワード線WL間、セレクトゲート線間、及びワード線WLとセレクトゲート線との間の素子領域AAには、メモリセルトランジスタMT及び選択トランジスタST1、ST2のソース領域またはドレイン領域となる不純物拡散層が形成されている。
第1方向で隣接するセレクトゲート線SGD間の素子領域AAに形成される不純物拡散層は、選択トランジスタST1のドレイン領域として機能する。そしてこのドレイン領域上にはコンタクトプラグCP1が形成される。コンタクトプラグCP1は、第1方向に沿って設けられたストライプ形状のビット線BL(図示せず)に接続される。また第1方向で隣接するセレクトゲート線SGS間の素子領域AAに形成される不純物拡散層は、選択トランジスタST2のソース領域として機能する。そしてこのソース領域上には、コンタクトプラグCP2が形成される。コンタクトプラグCP2は図示せぬソース線SLに接続される。
次に図3及び図4を用いて、上記構成のメモリセルアレイ1の断面構成について説明する。図3は図2においてA−A線に沿ったNANDセル5の断面図、図4は図2においてB−B線方向に沿ったNANDセル5の断面図を示している。
図3に示すように、p型半導体基板(p-substrate)100の表面領域内にn型ウェル領域(n-well)10a、更にn型ウェル領域10a上にp型ウェル領域(p-well)10bが形成されている。p型ウェル領域10b上の活性領域AA上に、トンネル絶縁膜11として機能する例えば、シリコン酸化膜(以下、からなるトンネル絶縁膜11と称する)が形成され、トンネル絶縁膜11上にメモリセルトランジスタMT及び選択トランジスタST1、ST2のゲート電極が形成されている。メモリセルトランジスタMTにおけるトンネル絶縁膜11は、電子がトンネルするトンネル膜として機能する。
メモリセルトランジスタMTのゲート電極は、積層構造を有する。すなわち、トンネル絶縁膜11上に形成された絶縁膜12、絶縁膜12上に形成された絶縁膜14、及び絶縁膜14上に形成された多結晶シリコン層15を備えている。絶縁膜12は、電荷を蓄積する電荷蓄積層として機能し、また絶縁膜14は、絶縁膜12に電荷を閉じこめるためのブロック層として機能し、絶縁膜12に用いられる材料よりも誘電率の高い材料を用いて形成される。また多結晶シリコン層15は、制御ゲート(ワード線WL)として機能する。
以下、メモリセルトランジスタMTにおける絶縁膜12、14、及び多結晶シリコン層15を、電荷蓄積絶縁膜12、ブロック絶縁膜14、及び制御ゲート電極15と呼ぶことがある。なお、多結晶シリコン層15の表面はワード線の低抵抗化のため、上部または全てがシリサイド化されていても良い。電荷蓄積絶縁膜12は、メモリセルトランジスタMT毎に分離され、ブロック絶縁膜14及び制御ゲート電極15はワード線方向で隣接するメモリセルトランジスタMT間で共通に接続されている。すなわち、各メモリセルトランジスタMTのブロック絶縁膜14は、ワード線に沿った方向において、隣接する素子分離領域を跨いで、隣接する活性領域AA間で共通接続されている。
選択トランジスタST1、ST2のゲート電極は多結晶シリコン層24を備えている。以下、多結晶シリコン層24をゲート電極24と呼ぶことがある。なお、多結晶シリコン層24はゲート電極の低抵抗化のため、上部または全ての表面がシリサイド化されていても良い。また、選択トランジスタST1、ST2においては、ゲート電極24は第2方向で隣接するもの同士で共通接続されている。そして、ゲート電極24が、セレクトゲート線SGS、SGDとして機能する。
またゲート電極間に位置するp型半導体基板100表面内には、n+型不純物拡散層10cが形成されている。n+型不純物拡散層10cは、隣接するトランジスタ同士で共用されており、ソース(S)またはドレイン(D)として機能する。また、隣接するソースとドレインとの間の領域(ゲート電極直下の領域)は、電子の移動領域となるチャネル領域として機能する。これらのゲート電極、n+型不純物拡散層10c及びチャネル領域によって、メモリセルトランジスタMT及び選択トランジスタST1、ST2が形成されている。
更にp型半導体基板100上には、上記メモリセルトランジスタMT及び選択トランジスタST1、ST2を被覆するようにして、層間絶縁膜25が形成されている。層間絶縁膜25中には、ソース側の選択トランジスタST2の不純物拡散層(ソース)10cに達するコンタクトプラグCP2が形成されている。そして層間絶縁膜25表面には、コンタクトプラグCP2に接続される金属配線層26が形成されている。
金属配線層26はソース線SLの一部として機能する。また層間絶縁膜25中には、ドレイン側の選択トランジスタSTの不純物拡散層(ドレイン)10cに達するコンタクトプラグCP1が形成されている。そして層間絶縁膜25表面に、コンタクトプラグCP3に接続される金属配線層27が形成されている。
層間絶縁膜25上には、例えばSiO2を材料に用いて層間絶縁膜28が形成されている。層間絶縁膜28上には絶縁膜29が形成されている。絶縁膜29は、層間絶縁膜28よりも誘電率の高い材料、例えばSiNを材料に用いて形成される。絶縁膜29上には金属配線層30が形成されている。金属配線層30はビット線BLとして機能する。
絶縁膜29及び層間絶縁膜28中には、その上面で金属配線層30に接し、底面で金属配線層27に接するコンタクトプラグCP3が形成されている。なお、コンタクトプラグCP3の上面は、絶縁膜29の上面より高い。すなわち、コンタクトプラグCP3の上部は、金属配線層30内に潜り込むようにして形成されている。そして、コンタクトプラグCP1、金属配線層27、及びコンタクトプラグCP3が、図2においてビット線BL及び不純物拡散層(ドレイン)10cを接続するコンタクトプラグとして機能する。
また、金属配線層30上に、絶縁膜29よりも誘電率の低い材料、例えばSiO2を材料に用いて層間絶縁膜31が形成されている。層間絶縁膜31は、隣接するビット線BL間の領域を埋め込んでいる。
次に、図4に示すように、p型半導体基板(シリコン基板)100の表面領域内にn型ウェル領域10a、更にn型ウェル領域10a上にp型ウェル領域10bが形成されている。半導体基板100の素子形成領域上にはトンネル絶縁膜11として、厚さ2〜5nm程度のシリコン酸化膜が形成されている。このトンネル絶縁膜11の材料として、No−Oxy膜(酸化膜のトラップを軽減させたトンネル膜)、積層構造のトンネル膜(ONOや、SiO2の間に強誘電体膜があるOGO、OAO等)を用いても良い。
トンネル絶縁膜11上には上面に曲率を有する電荷蓄積絶縁膜12として、中央部の膜厚が2〜7nm程度のシリコン窒化膜が形成されている。この電荷蓄積絶縁膜12の材料として、SiN+HfAlOなどを用いることも可能である。また、チャネル幅方向(図1の第2方向)で隣接するメモリセルトランジスタ間には、STI(Shallow Trench Isolation)型の素子分離絶縁膜(素子分離領域)13として、後述するブロック絶縁膜14よりも誘電率の低い絶縁膜、例えばPSZ(ポリシラザン)、NSG(Non-doped Silicate Glass)などが形成されている。
電荷蓄積絶縁膜12及び素子分離絶縁膜13上には、ブロック絶縁膜14として、厚さ4nm以上のAl2O3膜が形成されている。ブロック絶縁膜14としては、比誘電率が3.9(シリコン酸化膜の比誘電率)以上の高誘電体絶縁膜(例えば金属酸化物膜)を用いることが可能である。ブロック絶縁膜14上には制御ゲート電極15として、ポリシリコン膜、もしくはTaNなどのメタル膜が形成されている。
上述したように、半導体基板100に設けられた素子形成領域と、素子形成領域上に形成されたトンネル絶縁膜11と、トンネル絶縁膜11上に形成された電荷蓄積絶縁膜12と、電荷蓄積絶縁膜12上に形成されたブロック絶縁膜14と、ブロック絶縁膜14上に形成された制御ゲート電極15と、によってメモリセルトランジスタが形成され、チャネル幅方向に隣接するメモリセルトランジスタ間に素子分離絶縁膜13が形成されている。
また、チャネル幅方向において素子分離絶縁膜13の上面は、電荷蓄積絶縁膜12の上面の中央部よりも高く、電荷蓄積絶縁膜12の端部の膜厚は、電荷蓄積絶縁膜12の中央部の膜厚よりも薄い。また、電荷蓄積絶縁膜12の端部近傍はラウンドしている。図4に示した例では、電荷蓄積絶縁膜12の上面はアーチ形である。
また、電荷蓄積絶縁膜12の端部の上面は、素子分離絶縁膜13の上面よりも低い。そのため、電荷蓄積絶縁膜12の端部と素子分離絶縁膜13間には段差ができている。ブロック絶縁膜14はこの段差を埋めるように電荷蓄積絶縁膜12及び素子分離絶縁膜13上に連続して形成されている。なお、比較対象として素子分離絶縁膜13の上面を用いる場合は、素子分離絶縁膜13の上面の最も高い位置で比較する。
上記実施形態によれば、チャネル幅方向において電荷蓄積絶縁膜12の端部の膜厚が中央部の膜厚よりも薄いため、メモリセルトランジスタに均一化された電界を印加することが可能である。以下、この点について説明を加える。
すでに述べたように、素子分離絶縁膜13の誘電率はブロック絶縁膜14の誘電率よりも低い。そのため、仮に電荷蓄積絶縁膜12の膜厚が均一であるとすると、電荷蓄積絶縁膜12の端部近傍では、素子分離絶縁膜13の存在によって相対的に電界が弱くなる。その結果、同一トランジスタ内で電荷注入動作等にばらつきが生じやすい。
本実施形態では、電荷蓄積絶縁膜12の端部の膜厚が中央部よりも薄く、かつ電荷蓄積絶縁膜12上には誘電率の高いブロック絶縁膜14が形成されているため、電荷蓄積絶縁膜12の端部の電界を高めることができる。その結果、印加電界の均一化をはかることができ、同一トランジスタ内での電荷注入動作等のばらつきを抑えることができる。
また、本実施形態では、素子分離絶縁膜13の上面が電荷蓄積絶縁膜12の上面よりも高く、素子分離絶縁膜13の膜厚が厚い。その結果、ブロック絶縁膜14及び素子分離絶縁膜13を介して制御ゲート電極15から半導体基板10へ印加される電界の強度を弱くすることができ、半導体基板10の耐圧低下を防止することができる。
また、電荷蓄積絶縁膜の12の端部の膜厚が薄いため、隣接するメモリセルトランジスタ相互の影響(セル間干渉)を抑制することが可能である。また、隣接するメモリセルトランジスタの電荷蓄積絶縁膜12を誘電率の低い素子分離絶縁膜13によって確実に分離することができ、セル間干渉を効果的に減らすことができる。
次に、図4〜図11を用いて本実施形態の製造方法を概略的に説明する。
図4〜図11は、本実施形態の半導体装置の基本的な製造方法を模式的に示したチャネル幅方向に沿った断面図である。
まず、図5に示すように、素子形成領域を有する半導体基板10上にトンネル絶縁膜11として、厚さ2〜5nm程度のシリコン酸化膜を形成する。続いて、トンネル絶縁膜11上に電荷蓄積絶縁膜12として、シリコン窒化膜を形成する。その後、電荷蓄積絶縁膜12上にCVD(Chemical Vapor Deposition)法を用いて、酸化膜(例えばシリコン酸化膜)16を形成し、酸化膜16上に窒化膜(例えばシリコン窒化膜)17を形成する。
これによって、酸化膜16及び窒化膜17からなる下層絶縁膜が形成される。さらに、窒化膜17上にCVD法を用いて上層絶縁膜となる酸化膜(例えばシリコン酸化膜)18を形成し、酸化膜18上にCMP(Chemical Mechanical Polishing)ストッパー膜としてシリコン窒化膜20を形成する。
その後、シリコン窒化膜20上にリソグラフィ技術を用いてレジスト膜22を形成する。このレジスト膜22を図1に示す第1方向に延びる溝状にパターニングすることにより溝Pを形成する。
次に、図6に示すように、レジスト膜22をエッチングマスクにしてRIE(Reactive Ion Etching)により溝Pにより露出されたシリコン窒化膜20、酸化膜18、窒化膜17、酸化膜16、電荷蓄積絶縁膜12、トンネル絶縁膜11及び半導体基板10をエッチングし、レジスト膜22を除することで、溝23が形成される。
なお、シリコン窒化膜20上にシリコン酸化膜を形成してRIEにて酸化膜のみをエッチングした後、レジスト膜22を除去することにより、この酸化膜からなるハードマスクを形成しても良い。
次に、レジスト膜22を除去した後、図7に示すように、溝23に素子分離絶縁膜13として、塗布法によってPSZ(ポリシラザン)、NSG(Non-doped Silicate Glass)などのブロック絶縁膜14よりも誘電率の低い酸化膜を形成する。なお、素子分離絶縁膜13は、酸化膜18よりもエッチングレートが高く、窒化膜17よりもエッチングレートが低い条件でエッチング可能な絶縁膜である。
次に、図8に示すように、素子分離絶縁膜13をシリコン窒化膜20をストッパーとしてCMP法により平坦化する。
次に、図9に示すように、エッチングによって、素子分離絶縁膜13の上面を酸化膜18の上面と合わせ、シリコン窒化膜20を除去する。
次に、図10に示すように、素子分離絶縁膜13のエッチングレートが酸化膜18のエッチングレートよりも高い条件で等方性エッチングを行う。例えば希フッ酸等のエッチング液を用いたWETエッチングを行う。これにより、素子分離絶縁膜13のエッチングが進行するとともに、素子分離絶縁膜13の上面が落ちる。
その結果、酸化膜18の上面と側面からエッチングが進行する。そのため、酸化膜18は、端部の膜厚が中央部の膜厚よりも薄く、少なくとも端部近傍がラウンドしている形状に加工される。また、このエッチングの終了時、素子分離絶縁膜13の上面は電荷蓄積絶縁膜12の上面より高い位置にある。
次に、図11に示すように、異方性エッチング、例えばRIEによって、素子分離絶縁膜13、酸化膜18、窒化膜17、酸化膜16および電荷蓄積絶縁膜12の異方性エッチングを行う。これにより、酸化膜18の表面形状が電荷蓄積絶縁膜12に転写される。その結果、電荷蓄積絶縁膜12の端部の膜厚が中央部の膜厚よりも薄く、電荷蓄積絶縁膜12の少なくとも端部近傍がラウンドした構造が得られる。
また、この酸化膜18を加工するRIEのエッチングガスは、例えばCF4、CH2F2、H2、N2、C4F8、Ar、O2等のガスを組み合わせて用いる。
また、このRIEによるエッチングでは、窒化膜17のエッチングレートが素子分離絶縁膜13のエッチングレートよりも高い条件でエッチングを行う。これにより、素子分離絶縁膜13の上面が、電荷蓄積絶縁膜12の上面の中央部よりも高い構造を形成することが可能である。
また、窒化膜17を加工するRIEのエッチングガスは、例えばCH2F2、CHF3、ArCH3F、CH3F、O2、Ar等のガスを組み合わせて用いる。
次に、図4に示すように、電荷蓄積絶縁膜12及び素子分離絶縁膜13上に、ブロック絶縁膜14として、厚さ4nm以上のAl2O3膜を形成する。ブロック絶縁膜14としては、比誘電率が3.9(シリコン酸化膜の比誘電率)以上の高誘電体絶縁膜(例えば金属酸化物膜)を用いることが可能である。さらに、ブロック絶縁膜14上に制御ゲート電極15として、ポリシリコン、もしくはTaNなどのメタル膜を形成する。
その後、周知の工程、つまり配線(図示せず)等を形成する工程を経て、半導体装置が得られる。
上記実施形態では、図10の工程において、素子分離絶縁膜13のエッチングレートが酸化膜18のエッチングレートよりも高い条件で等方性エッチングを行う。そして、図11の工程において、窒化膜17のエッチングレートが素子分離絶縁膜13のエッチングレートよりも高い条件で異方性エッチングを行う。このように工程で加工を行うことにより、図4に示すような構造を有する電荷蓄積絶縁膜12を形成することが可能である。
なお、上述した例では、電荷蓄積絶縁膜12上に、酸化膜16、窒化膜17及び酸化膜18の積層構造を形成したが、積層構造の層数や膜種は適宜変更可能である。積層構造の上層部(上層絶縁膜)のエッチングレートよりも素子分離絶縁膜13のエッチングレートの方が高く、積層構造の下層部(下層絶縁膜)が素子分離絶縁膜13よりもエッチングレートが高い部分を含んでいれば良い。
次に、図12〜図15を用いて、本実施形態の変形例の構成を説明する。
図12〜図15は、本実施形態の半導体装置の変形例の基本的な構成を模式的に示したチャネル幅方向に沿った断面図である。
上述した実施形態では、電荷蓄積絶縁膜12は、図4に示すような断面形状を有していたが、図12に示すように、電荷蓄積絶縁膜12の上面が曲率で側面が直線の形状であり、この全側面が素子分離絶縁膜13に接している構造(かまぼこ型)でも本実施形態と同様の効果が得られる。さらに、電荷蓄積絶縁膜12の端部の膜厚が厚くなることにより電荷蓄積量を増やすことができる。
また、図13に示すように、電荷蓄積絶縁膜12の側面が素子分離絶縁膜13に接しない構造でも本実施形態と同様の効果が得られる。また、図14に示す様に、トンネル絶縁膜11の端部が除去されている構造でも本実施形態と同様の効果が得られる。その結果、電荷蓄積絶縁膜12に加わる印加電界の均一化を効率的にはかることができる。
また、図15に示すように、トンネル絶縁膜11の端部(側面)が素子分離絶縁膜13に接しない構造でも本実施形態と同様の効果が得られる。
上述した各変形例は、各積層膜の膜厚やエッチングレートを適宜変更することで形成することが可能である。
上述した変形例においても、すでに述べた本実施形態の効果と同様の効果を得ることが可能である。また、電荷蓄積絶縁膜12の上面の中央部が平ら(フラット)で端部がラウンドしている形状であっても、ブロック絶縁膜14が電荷蓄積絶縁膜12の端部と素子分離絶縁膜13間の段差を埋めるように電荷蓄積絶縁膜12及び素子分離絶縁膜13上に連続して形成されていれば、すでに述べた本実施形態の効果と同様の効果を得ることが可能である。
以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出される。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば、発明として抽出され得る。
11…トンネル絶縁膜、 12…電荷蓄積絶縁膜、
13…素子分離絶縁膜、 14…ブロック絶縁膜、 15…制御ゲート電極、
16…酸化膜、 17…窒化膜、 18…酸化膜、 20…シリコン窒化膜、 22…レジスト膜、 23…溝、 100…半導体基板、
13…素子分離絶縁膜、 14…ブロック絶縁膜、 15…制御ゲート電極、
16…酸化膜、 17…窒化膜、 18…酸化膜、 20…シリコン窒化膜、 22…レジスト膜、 23…溝、 100…半導体基板、
Claims (5)
- 半導体基板に設けられた素子形成領域と、前記素子形成領域上に形成されたトンネル絶縁膜と、前記トンネル絶縁膜上に形成された電荷蓄積絶縁膜と、前記電荷蓄積絶縁膜上に形成されたブロック絶縁膜と、前記ブロック絶縁膜上に形成された制御ゲート電極と、をそれぞれ備えた第1及び第2のメモリセルトランジスタと、
前記第1のメモリセルトランジスタと前記第2のメモリセルトランジスタとの間に形成された素子分離領域と、
を具備し、
前記第1及び第2のメモリセルトランジスタのチャネル幅方向の断面において、前記素子分離領域の上面は、前記電荷蓄積絶縁膜の上面の中央部よりも高く、
前記チャネル幅方向の断面において、前記電荷蓄積絶縁膜の端部の膜厚は、前記電荷蓄積絶縁膜の中央部の膜厚よりも薄いことを特徴とする半導体装置。 - 前記チャネル幅方向の断面において、前記電荷蓄積絶縁膜の上面の少なくとも端部近傍はラウンドしていることを特徴とする請求項1記載の半導体装置。
- 前記チャネル幅方向の断面において、前記電荷蓄積絶縁膜の側面が直線であり、かつ、前記側面の全面が前記素子分離領域に接していることを特徴とする請求項1または2記載の半導体装置。
- 半導体基板上にトンネル絶縁膜を形成する工程と、
前記トンネル絶縁膜上に電荷蓄積絶縁膜を形成する工程と、
前記電荷蓄積絶縁膜上に下層絶縁膜を形成する工程と、
前記下層絶縁膜上に上層絶縁膜を形成する工程と、
前記半導体基板、前記トンネル絶縁膜、前記電荷蓄積絶縁膜、前記下層絶縁膜及び前記上層絶縁膜を除去することにより第1方向に延びる溝を形成する工程と、
前記溝内に素子分離絶縁膜を形成する工程と、
前記素子分離絶縁膜の方が前記上層絶縁膜よりもエッチングレートが高い条件で、前記素子分離絶縁膜及び前記上層絶縁膜をエッチングして、前記溝の前記第1方向に直交する断面において、前記素子分離絶縁膜の上面が前記上層絶縁膜の上面の中央部よりも低く、前記上層絶縁膜の端部の膜厚が中央部の膜厚よりも薄い構造を形成する工程と、
前記素子分離絶縁膜、前記上層絶縁膜、前記下層絶縁膜及び前記電荷蓄積絶縁膜をエッチングして、前記溝の延伸方向に垂直な断面において、前記素子分離絶縁膜の上面が前記電荷蓄積絶縁膜の上面の中央部よりも高く、前記電荷蓄積絶縁膜の端部の膜厚が中央部の膜厚よりも薄い構造を形成する工程と、
を具備することを特徴とする半導体装置の製造方法。 - 前記下層絶縁膜は、前記素子分離絶縁膜よりもエッチングレートが高い条件でエッチングできる膜を含むことを特徴とする請求項4記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009028800A JP2010186817A (ja) | 2009-02-10 | 2009-02-10 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009028800A JP2010186817A (ja) | 2009-02-10 | 2009-02-10 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010186817A true JP2010186817A (ja) | 2010-08-26 |
Family
ID=42767309
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009028800A Withdrawn JP2010186817A (ja) | 2009-02-10 | 2009-02-10 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010186817A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113644079A (zh) * | 2020-04-27 | 2021-11-12 | 爱思开海力士有限公司 | 铁电组件和包括该铁电组件的交叉点阵列器件 |
-
2009
- 2009-02-10 JP JP2009028800A patent/JP2010186817A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113644079A (zh) * | 2020-04-27 | 2021-11-12 | 爱思开海力士有限公司 | 铁电组件和包括该铁电组件的交叉点阵列器件 |
CN113644079B (zh) * | 2020-04-27 | 2024-02-09 | 爱思开海力士有限公司 | 铁电组件和包括该铁电组件的交叉点阵列器件 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109196649B (zh) | 将finfet cmos器件与嵌入式非易失性存储器单元集成的方法 | |
TWI595631B (zh) | 半導體裝置及其製造方法 | |
US8692313B2 (en) | Non-volatile memory device and method for fabricating the same | |
TWI613796B (zh) | 形成記憶體陣列及邏輯裝置的方法 | |
US20140264534A1 (en) | Architecture to improve cell size for compact array of split gate flash cell | |
JP2009164485A (ja) | 不揮発性半導体記憶装置 | |
JP2011114048A (ja) | 半導体装置およびその製造方法 | |
JP2008130676A (ja) | 不揮発性半導体記憶装置 | |
JP2010177279A (ja) | Nand型フラッシュメモリおよびその製造方法 | |
JP5142476B2 (ja) | 半導体装置の製造方法 | |
JP2007005380A (ja) | 半導体装置 | |
JP2009054941A (ja) | 半導体装置及び半導体記憶装置 | |
JP4080485B2 (ja) | ビット線構造およびその製造方法 | |
JP2009272565A (ja) | 半導体記憶装置、及びその製造方法 | |
JP5269484B2 (ja) | 半導体記憶装置 | |
US7727839B2 (en) | Method of manufacturing NAND flash memory device | |
JP2011199199A (ja) | 半導体装置および半導体装置の製造方法。 | |
US20070170494A1 (en) | Nonvolatile memory device and method for fabricating the same | |
KR20120040761A (ko) | 비휘발성 메모리 소자의 제조 방법 | |
JP2014187132A (ja) | 半導体装置 | |
US9882033B2 (en) | Method of manufacturing a non-volatile memory cell and array having a trapping charge layer in a trench | |
JP2010186817A (ja) | 半導体装置及びその製造方法 | |
JP2013065776A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2010212506A (ja) | 半導体記憶装置及びその製造方法 | |
JP2011151072A (ja) | 不揮発性半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20120501 |