CN113130737A - 电阻式存储器结构及其制作方法 - Google Patents

电阻式存储器结构及其制作方法 Download PDF

Info

Publication number
CN113130737A
CN113130737A CN201911390437.XA CN201911390437A CN113130737A CN 113130737 A CN113130737 A CN 113130737A CN 201911390437 A CN201911390437 A CN 201911390437A CN 113130737 A CN113130737 A CN 113130737A
Authority
CN
China
Prior art keywords
substrate
resistive memory
electrode
forming
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911390437.XA
Other languages
English (en)
Other versions
CN113130737B (zh
Inventor
黄清俊
邓允斌
欧阳锦坚
谈文毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Semi Integrated Circuit Manufacture Xiamen Co ltd
Original Assignee
United Semi Integrated Circuit Manufacture Xiamen Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Semi Integrated Circuit Manufacture Xiamen Co ltd filed Critical United Semi Integrated Circuit Manufacture Xiamen Co ltd
Priority to CN201911390437.XA priority Critical patent/CN113130737B/zh
Priority to US16/741,698 priority patent/US11049904B1/en
Publication of CN113130737A publication Critical patent/CN113130737A/zh
Application granted granted Critical
Publication of CN113130737B publication Critical patent/CN113130737B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/253—Multistable switching devices, e.g. memristors having three or more electrodes, e.g. transistor-like devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开一种电阻式存储器结构及其制作方法，其中该电阻式存储器结构包含一基底，一电阻式存储器埋入基底，其中电阻式存储器包含一下电极、一金属氧化物层和一上电极，一第一掺杂区埋入基底并且围绕下电极，一晶体管设置于电阻式存储器的一侧，其中晶体管包含一栅极结构位于基底上，一源极位于栅极结构的一侧并且埋入基底，一漏极位于栅极结构的另一侧并且埋入基底，其中第一掺杂区和漏极接触。

Description

电阻式存储器结构及其制作方法
技术领域
本发明涉及一种电阻式存储器结构及其制作方法，特别是涉及一种电阻式存储器设置于基底中的存储器结构及其制作方法。
背景技术
电阻式存储器(Resistive Random Access Memory,RRAM))是一种非挥发性存储器的类型，提供下列优点：小的存储单元尺寸、超高速操作、低功率操作、高耐久性以及CMOS相容性。
电阻式存储器是主要的操作原理是利用金属氧化物的阻值会随着所加外加偏压而改变进而产生不同的阻值来存储数据，而如何办别内部存储的值，则由内部的阻值高低来做分别。
传统上电阻式存储器通常设置在后段制作工艺的金属内连线中，取代原本金属内连线的部分插塞的位置，然而此种方式在制作工艺上需要额外增加多张光掩模以定义电阻式存储器，此外为了配合金属内连线的厚度，电阻式存储器的上电极、下电极和金属氧化层的厚度不能够随意调整。
发明内容
有鉴于此，本发明提供一种电阻式存储器结构及其制作方法，以解决上述问题。
根据本发明的一优选实施例，一种电阻式存储器结构包含一基底，一电阻式存储器埋入基底，其中电阻式存储器包含一下电极、一金属氧化物层和一上电极，一第一掺杂区埋入基底并且围绕下电极，一晶体管设置于电阻式存储器的一侧，其中晶体管包含一栅极结构位于基底上，一源极位于栅极结构的一侧并且埋入基底，一漏极位于栅极结构的另一侧并且埋入基底，其中第一掺杂区和漏极接触。
根据本发明的另一优选实施例，一种电阻式存储器结构的制作方法，包含首先提供一基底，然后在基底中形成一凹槽，接着注入掺质于凹槽的底部以形成一第一掺杂区，之后依序形成一下电极、一金属氧化物层和一上电极填入凹槽并且覆盖基底的上表面，接续进行一平坦化制作工艺，以去除在凹槽之外的下电极、金属氧化物层和上电极，余留在凹槽之内的下电极、金属氧化物层和上电极构成一电阻式存储器，最后在平坦化制作工艺之后，形成一晶体管设置于基底上并且位于电阻式存储器的一侧。
为让本发明的上述目的、特征及优点能更明显易懂，下文特举优选实施方式，并配合所附的附图，作详细说明如下。然而如下的优选实施方式与附图仅供参考与说明用，并非用来对本发明加以限制者。
附图说明
图1至图7为本发明的一优选实施例所绘示电阻式存储器结构的制作方法的示意图；
图8为电阻式存储器的放大示意图。
主要元件符号说明
10 基底 12 浅沟槽隔离
14 主动(有源)区域 16 氧化硅层
18 光致抗蚀剂 20 凹槽
22 离子注入制作工艺 24 第一掺杂区
26 金属硅化物制作工艺 28 金属硅化物层
30 下电极 32 金属氧化物层
34 上电极 36 平坦化制作工艺
38 电阻式存储器 40 晶体管
42 栅极结构 44 栅极
46 栅极介电层 48 间隙壁
50 上盖层 52 硬掩模
54 光致抗蚀剂 56 含硅外延层
58 第二掺杂区 60 漏极
62 源极 64 硬掩模
66 金属硅化物遮蔽层 68 金属硅化物制作工艺
70 金属硅化物层 72 蚀刻停止层
74 层间介电层 76 金属栅极
78 金属介电层 80 插塞
82 金属介电层 84 第一凹入形状
84a 开口 86 第二凹入形状
86a 开口 100 电阻式存储器结构
BL 位线 R 存储器区
T 晶体管区 WL 字符线
SL 源极线
具体实施方式
图1至图7为根据本发明的一优选实施例所绘示电阻式存储器结构的制作方法。
如图1所示，首先提供一基底10，基底10可以为一硅基底、一锗基底、一砷化镓基底、一硅锗基底、一磷化铟基底、一氮化镓基底、一碳化硅基底或是一硅覆绝缘基底。数个浅沟槽隔离12设置在基底10中以定义出主动区域14，主动区域14内划分为一晶体管区T和存储器区R，晶体管区T和存储器区R相邻。然后在基底10上形成一氧化硅层16和一光致抗蚀剂18，之后图案化光致抗蚀剂18，使得在存储器区T内的光致抗蚀剂18中形成一开口，接着以光致抗蚀剂18作为掩模蚀刻基底10，以在基底10中形成一凹槽20。然后，进行一离子注入制作工艺22，在凹槽20的底部的基底10中注入掺质，以在基底10中形成一第一掺杂区24，注入的掺质可以为N型掺质或P型掺质，根据本发明的优选实施例，注入的掺质为N型掺质，例如磷或砷。如图2所示，进行一金属硅化物制作工艺26，将曝露出的基底10表面转化成一金属硅化物层28，也就是说在凹槽20的底部、也就是第一掺杂区24的表面形成一金属硅化物层28。
如图3所示，移除光致抗蚀剂18和氧化硅层16，然后形成一下电极30覆盖基底10并且顺应的覆盖凹槽20(凹槽20的位置请参阅图1)，接着形成一金属氧化物层32覆盖下电极30并且顺应的填入凹槽20，之后再形成一上电极34覆盖金属氧化物层32并且填入凹槽20，此时凹槽20被金属硅化物层28、下电极30、金属氧化物层32和上电极34共同填满。此外，上电极34、金属氧化物层32和下电极30都有部分高于凹槽20并且位于凹槽20之外。上电极34包含氮化钛或氮化钽，下电极30包含氮化钛或氮化钽，金属氧化物层32包含氧化钽、氧化铪、氧化钛或氧化铝。
如图4所示，进行一平坦化制作工艺36，例如一化学机械研磨(ChemicalMechanical Polishing)以去除在凹槽20(凹槽20的位置请参阅图1)之外的下电极30、金属氧化物层32和上电极34，在平坦化制作工艺36之后，余留在凹槽20之内的下电极30、金属氧化物层32和上电极34构成一电阻式存储器38，此外下电极30的末端、金属氧化物层32的末端、上电极34的上表面和金属硅化物层28的末端都和基底10的上表面切齐。
如图5所示，在电阻式存储器38的一侧的基底10上形成一晶体管40，详细来说晶体管40形成在基底10上的晶体管区T中。形成晶体管40的步骤包含首先形成一栅极结构42位于基底上，栅极结构42包含一栅极44、一栅极介电层46、间隙壁48和一上盖层50，栅极44可以为掺杂多晶硅，栅极介电层46可以包含氧化物、氧化硅、氮氧化硅(SiON)、氮化硅(Si3N4)、氧化钽(Ta2O5)、氧化铝(Al2O5)、氧化铪(HfO)、含氮氧化物、含铪氧化物、含钽氧化物、含铝氧化物或高介电常数(K>5)材料等，或上述材料的组合。间隙壁48和上盖层50可以包含氮化硅。
栅极介电层46位于栅极44和基底10之间，间隙壁48环绕栅极44和栅极介电层46，上盖层50覆盖栅极44。之后形成一硬掩模52和一光致抗蚀剂54覆盖电阻式存储器38并且曝露出晶体管区T，硬掩模52可以为一氮化硅。接着以硬掩模52、光致抗蚀剂54和栅极结构42为掩模蚀刻基底10，以在栅极结构42两侧的基底10中各自形成一凹槽，之后进行一外延制作工艺，在凹槽中形成含硅外延层56，例如磷化硅、硅锗或是碳化硅。根据本发明的优选实施例，含硅外延层56为磷化硅。接着，进行一离子注入制作工艺，在栅极结构52两侧的含硅外延层56中各自形成一第二掺杂区58，其中第二掺杂区58中的掺质可以为N型掺质或P型掺质，根据本发明的优选实施例，第二掺杂区58中的掺质为N型掺质，例如磷或砷。之后进行一加热制作工艺以驱入(drive in)第二掺杂区58中的掺质。此时较靠近电阻式存储器38的第二掺杂区58和含硅外延层56构成一漏极60，较远离电阻式存储器38的第二掺杂区58和含硅外延层56构成一源极62。值得注意的是：因为加热制作工艺使得掺质扩散，因此漏极60中的第二掺杂区58接触第一掺杂区24。此外栅极结构42、漏极60和源极62构成前述的晶体管40。
如图6所示，移除光致抗蚀剂54和硬掩模52，然后形成一硬掩模64覆盖电阻式存储器38以及漏极60，硬掩模64较佳为氧化硅，接着形成一金属硅化物遮蔽层(SalicideBlock,SAB)66覆盖硬掩模64，接着进行一金属硅化物制作工艺68，以在源极62的表面形成一金属硅化物层70，此外由于金属硅化物遮蔽层66覆盖漏极60，所以漏极60上没有形成金属硅化物层。
如图7所示，移除硬掩模64和金属硅化物遮蔽层66，之后形成一蚀刻停止层72顺应地覆盖基底10、晶体管40和电阻式存储器38，蚀刻停止层72可以为氮化硅，之后形成一层间介电层74覆盖蚀刻停止层72，接着回蚀刻层间介电层74和蚀刻停止层72直至栅极44曝露出来，然后移除栅极44，形成金属栅极76取代原本栅极44的位置，金属栅极76可以为钨、氮化钨或是铝等金属或合金。接着形成金属介电层(inter-metal dielectric,IMD)78覆盖层间介电层74，然后形成数个插塞80穿透金属介电层78、层间介电层74和蚀刻停止层72，插塞80分别接触在源极62上的金属硅化物层70、金属栅极76和电阻式存储器38的上电极34。值得注意的是：漏极60没有接触任何插塞80。
之后形成另一金属介电层82覆盖金属介电层78，金属介电层82/78和层间介电层74可包含氧化硅、硼磷硅玻璃(borophosphosilicate glass，BPSG)、旋涂式玻璃(spin-onglass，SOG)或氟硅玻璃(Fluorosilicate glass，FSG)等材料。蚀刻停止层72可以为氮化硅。
然后分别形成源极线SL、字符线WL和位线BL各自接触一个插塞80，源极线SL电连接源极62、字符线WL电连接金属栅极76、位线BL电连接电阻式存储器38。此外若是晶体管40的栅极44不需使用金属栅极，则就不需进行回蚀刻曝露栅极40的步骤，在形成蚀刻停止层72之后，就依序形成层间介电层74、金属介电层78/82和插塞80即可。
如图7所示，一种电阻式存储器结构100包含：一基底10，一电阻式存储器38埋入基底10，电阻式存储器38包含一下电极30、一金属氧化物层32和一上电极34，一第一掺杂区24埋入基底10并且围绕下电极30，在第一掺杂区24和下电极30之间设置有一金属硅化物层28接触并且围绕下电极30，也就是说金属硅化物层28亦围绕下电极30。金属硅化物层28可以为镍硅(NiSi)。上电极34包含氮化钛或氮化钽，下电极30包含氮化钛或氮化钽，金属氧化物层32包含氧化钽、氧化铪、氧化钛或氧化铝。
请同时参阅图8，图8为电阻式存储器的放大示意图，详细来说，金属氧化物层32具有一第一凹入形状84，下电极30具有一第二凹入形状86，第一凹入形状84的开口84a朝向基底10的上表面，第二凹入形状86的开口86a朝向基底10的上表面。上电极34的上表面和基底10的上表面切齐，第一凹入形状84的两末端和基底10的上表面切齐，第二凹入形状86的两末端和基底10的上表面切齐。
请再度参阅图7，一晶体管40设置于电阻式存储器38的一侧，其中晶体管40包含一栅极结构42位于基底10上，一源极62位于栅极结构42的一侧并且埋入基底10以及一漏极60位于栅极结构42的另一侧并且埋入基底10，值得注意的是第一掺杂区24和漏极60接触。
源极62包含一含硅外延层56埋入基底10以及一第二掺杂区58，漏极60包含另一含硅外延层56埋入基底以及另一个第二掺杂区58，前述的第一掺杂区24接触漏极60中的第二掺杂区58。第一掺杂区24和第二掺杂区58可以包含N型掺质或P型掺质，含硅外延层56可以为磷化硅、硅锗或是碳化硅。根据本发明的优选实施例，含硅外延层58为磷化硅，并且第一掺杂区24和第二掺杂区58都包含N型掺质，也就是说本发明的晶体管40较佳为一N型晶体管。此外一金属硅化物层70设置于源极62上并且接触源极62，但漏极60的上表面没有和任何金属硅化物层接触。金属硅化物层70例如为镍硅(NiSi)。
本发明的电阻式存储器埋入于基底中，因此在制作上电极、金属氧化层和下电极时只需要利用化学机械研磨将在凹槽之外的上电极、金属氧化层和下电极去除，即可自动定义出上电极、金属氧化层和下电极的位置，并且本发明的电阻式存储器是在前段制作工艺(front end of line,FEOL)完成，在前端制作工艺时上电极、金属氧化层和下电极的厚度可调控的灵活度较高。
反观传统制作工艺是将电阻式存储器设置在金属内连线的位置，也就是后段制作工艺(back end of line,BEOL)的位置，因此要使用多张光掩模定义电阻式存储器的位置，所以制作工艺复杂度较高，此外电阻式存储器需配合金属内连线的厚度，因此上电极、金属氧化层和下电极的厚度不能随意更动。
此外本发明特意不在漏极上设置金属硅化物层，并且在电阻式存储器的周围设置金属硅化物层，是为了保证由源极输入的电流能经由栅极结构下的通道、经过漏极的第二掺杂区传送到电阻式存储器，而不会在漏极表面就漏电出去，而且漏极上没有金属硅化物层可以让电流所走的路径不会只在漏极上表面，而是可以走在漏极较深的位置，如此可以让整体的电流路径变长，增加电阻式存储器写入的可靠度。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (15)

1.一种电阻式存储器结构，其特征在于，包含：
基底；
电阻式存储器，埋入该基底，其中该电阻式存储器包含下电极、金属氧化物层和上电极；
第一掺杂区，埋入该基底并且围绕该下电极；以及
晶体管，设置于该电阻式存储器的一侧，其中该晶体管包含：
栅极结构，位于该基底上；
源极，位于该栅极结构的一侧并且埋入该基底；以及
漏极，位于该栅极结构的另一侧并且埋入该基底，其中该第一掺杂区和该漏极接触。
2.如权利要求1所述的电阻式存储器结构，另包含金属硅化物层，接触并且围绕该电阻式存储器。
3.如权利要求1所述的电阻式存储器结构，其中该金属氧化物层围绕该上电极，该下电极围绕该金属氧化物层。
4.如权利要求3所述的电阻式存储器结构，其中该金属氧化物层具有第一凹入形状，该下电极具有第二凹入形状，该第一凹入形状的开口朝向该基底的上表面，该第二凹入形状的开口朝向该基底的上表面。
5.如权利要求4所述的电阻式存储器结构，其中该上电极的上表面和该基底的上表面切齐，该第一凹入形状的两末端和该基底的上表面切齐，该第二凹入形状的两末端和该基底的上表面切齐。
6.如权利要求1所述的电阻式存储器结构，其中该源极和该漏极各自包含第二掺杂区，埋入该基底。
7.如权利要求6所述的电阻式存储器结构，其中该源极和该漏极各自包含含硅外延层，埋入该基底。
8.如权利要求6所述的电阻式存储器结构，其中该第一掺杂区和该第二掺杂区都包含N型掺质。
9.如权利要求1所述的电阻式存储器结构，其中该漏极的上表面没有和任何金属硅化物层接触。
10.如权利要求1所述的电阻式存储器结构，其中该源极的上表面设置有金属硅化物层，接触该源极。
11.一种电阻式存储器结构的制作方法，包含：
提供基底；
形成凹槽于该基底中；
注入掺质于该凹槽的底部以形成第一掺杂区；
依序形成下电极、金属氧化物层和上电极填入该凹槽并且覆盖该基底的上表面；
进行平坦化制作工艺，以去除在该凹槽之外的该下电极、该金属氧化物层和该上电极，余留在该凹槽之内的该下电极、该金属氧化物层和该上电极构成电阻式存储器；以及
在该平坦化制作工艺之后，形成晶体管设置于该基底上并且位于该电阻式存储器的一侧。
12.如权利要求11所述的一种电阻式存储器结构的制作方法，其中形成该晶体管的步骤包含：
形成栅极结构位于该基底上；以及
形成源极和漏极，其中该源极位于该栅极结构的一侧并且埋入该基底，该漏极位于该栅极结构的另一侧并且埋入该基底，该第一掺杂区和该漏极接触。
13.如权利要求12所述的一种电阻式存储器结构的制作方法，其中形成该源极和该漏极的步骤包含：
在该栅极结构的两侧的该基底中各自形成第二掺杂区。
14.如权利要求12所述的一种电阻式存储器结构的制作方法，另包含：
形成掩模覆盖该漏极；以及
进行金属硅化物制作工艺，以在该源极上形成一金属硅化物层，其中在进行该金属硅化物制作工艺时该漏极被该掩模覆盖。
15.如权利要求12所述的一种电阻式存储器结构的制作方法，另包含：
在形成该晶体管之后，形成一层间介电层覆盖该晶体管和该电阻式存储器；
形成第一插塞、第二插塞和第三插塞穿透该层间介电层，该第一插塞电连接该源极，该第二插塞接触该栅极结构，该第三插塞接触该电阻式存储器的该上电极；以及
形成源极线、字符线和位线，该源极线接触该第一插塞，该字符线接触该第二插塞，该位线接触该第三插塞。
CN201911390437.XA 2019-12-30 2019-12-30 电阻式存储器结构及其制作方法 Active CN113130737B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201911390437.XA CN113130737B (zh) 2019-12-30 2019-12-30 电阻式存储器结构及其制作方法
US16/741,698 US11049904B1 (en) 2019-12-30 2020-01-13 RRAM structure and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911390437.XA CN113130737B (zh) 2019-12-30 2019-12-30 电阻式存储器结构及其制作方法

Publications (2)

Publication Number Publication Date
CN113130737A true CN113130737A (zh) 2021-07-16
CN113130737B CN113130737B (zh) 2022-02-22

Family

ID=76547471

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911390437.XA Active CN113130737B (zh) 2019-12-30 2019-12-30 电阻式存储器结构及其制作方法

Country Status (2)

Country Link
US (1) US11049904B1 (zh)
CN (1) CN113130737B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI775138B (zh) * 2020-09-03 2022-08-21 力晶積成電子製造股份有限公司 複合型記憶體結構
US12010932B2 (en) 2021-06-08 2024-06-11 Microchip Technology Incorporated Resistive random access memory (RRAM) cells and methods of construction
CN116568043A (zh) * 2022-01-26 2023-08-08 联华电子股份有限公司 半导体存储器元件及其制作方法
CN114582835B (zh) * 2022-05-05 2022-07-29 长鑫存储技术有限公司 反熔丝结构及其制作方法、反熔丝阵列、存储装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130221317A1 (en) * 2012-02-29 2013-08-29 Intermolecular, Inc Creating an embedded reram memory from a high-k metal gate transistor structure
CN104425715A (zh) * 2013-08-30 2015-03-18 台湾积体电路制造股份有限公司 可变电阻存储器结构及其形成方法
CN109671736A (zh) * 2017-10-13 2019-04-23 联华电子股份有限公司 半导体结构及其制作方法
CN109962068A (zh) * 2017-12-14 2019-07-02 联华电子股份有限公司 存储器单元

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10580977B2 (en) * 2018-07-24 2020-03-03 International Business Machines Corporation Tightly integrated 1T1R ReRAM for planar technology

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130221317A1 (en) * 2012-02-29 2013-08-29 Intermolecular, Inc Creating an embedded reram memory from a high-k metal gate transistor structure
CN104425715A (zh) * 2013-08-30 2015-03-18 台湾积体电路制造股份有限公司 可变电阻存储器结构及其形成方法
CN109671736A (zh) * 2017-10-13 2019-04-23 联华电子股份有限公司 半导体结构及其制作方法
CN109962068A (zh) * 2017-12-14 2019-07-02 联华电子股份有限公司 存储器单元

Also Published As

Publication number Publication date
CN113130737B (zh) 2022-02-22
US11049904B1 (en) 2021-06-29
US20210202578A1 (en) 2021-07-01

Similar Documents

Publication Publication Date Title
CN113130737B (zh) 电阻式存储器结构及其制作方法
KR101989273B1 (ko) 단일 게이트 비휘발성 메모리 장치의 구조 및 방법
US10074655B2 (en) Memory device with manufacturable cylindrical storage node
US9871132B1 (en) Extended drain metal-oxide-semiconductor transistor
KR101618468B1 (ko) Ｈｋｍｇ 기술로 플래시 메모리를 내장하기 위한 이중 실리사이드 형성 방법
CN108257919B (zh) 随机动态处理存储器元件的形成方法
US20060124982A1 (en) Low-Cost Deep Trench Decoupling Capacitor Device and Process of Manufacture
US8928073B2 (en) Semiconductor devices including guard ring structures
CN111403388A (zh) 半导体器件及其制造方法
US20110084325A1 (en) Dram structure with a low parasitic capacitance and method of making the same
KR20150130945A (ko) 사이리스터 랜덤 액세스 메모리
US20050186732A1 (en) Semiconductor devices having plug contact holes extending downward from a main surface of a semiconductor substrate and methods of forming the same
KR100712972B1 (ko) 반도체 집적회로 장치 및 그 제조방법
KR100593445B1 (ko) 채널부 홀들 사이에 채널 영역을 갖는 트랜지스터들 및 그제조방법들
US9805971B2 (en) Method of forming a via contact
US8350333B2 (en) Semiconductor device and method for manufacturing same
US11690232B2 (en) High density memory devices with low cell leakage and methods for forming the same
JP2005203455A (ja) 半導体装置およびその製造方法
CN116096217A (zh) 可变电阻式存储器结构及其制作方法
CN116190461A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant