CN101771131A - 制造电阻式存储器件的方法 - Google Patents

制造电阻式存储器件的方法 Download PDF

Info

Publication number
CN101771131A
CN101771131A CN200910205815A CN200910205815A CN101771131A CN 101771131 A CN101771131 A CN 101771131A CN 200910205815 A CN200910205815 A CN 200910205815A CN 200910205815 A CN200910205815 A CN 200910205815A CN 101771131 A CN101771131 A CN 101771131A
Authority
CN
China
Prior art keywords
layer
lower electrode
variable
material layer
resistance material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910205815A
Other languages
English (en)
Other versions
CN101771131B (zh
Inventor
成敏圭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101771131A publication Critical patent/CN101771131A/zh
Application granted granted Critical
Publication of CN101771131B publication Critical patent/CN101771131B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • H10N70/026Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • H10N70/028Formation of switching materials, e.g. deposition of layers by conversion of electrode material, e.g. oxidation
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8836Complex metal oxides, e.g. perovskites, spinels
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及制造电阻式存储器件的方法,其包括在衬底之上形成包括金属氮化物层的下部电极、通过使所述金属氮化物层的一部分氧化而形成用作可变电阻材料的金属氧化物层、以及在所述金属氧化物层上形成上部电极。

Description

制造电阻式存储器件的方法
相关申请
本发明要求2008年12月29日提交的韩国专利申请10-2008-0135540的优先权,其全部内容通过引用的方式并入本文中。
技术领域
本发明涉及存储器件的制造方法,更特定而言涉及利用电阻随施加电压而变化的电阻式存储器件如非易失性电阻式随机存取存储器(ReRAM)的制造方法。
背景技术
近来,对于可替代动态随机存取存储器(DRAM)及快闪存储器件的下一代存储器件的研究正积极地进行。
下一代存储器件中之一为包括可变电阻材料的电阻式存储器件,该可变电阻材料具有根据施加的电压而急剧改变的电阻并由此在至少两个不同电阻状态之间切换。电阻式存储器件利用可变电阻材料的电阻变化来储存不同数据,例如,位数据“0”或“1”。
图1A说明表示常规电阻式存储器件的结构的视图,图1B说明表示图1A中所描述的电阻式存储器件的电流/电压特性的曲线图。
如图1A中所示,常规电阻式存储器件包括一个用作开关元件的晶体管A以及一个用作储存元件的电阻元件B。在此,电阻元件B包括下部电极11、上部电极13和设置于下部电极11与上部电极13之间的可变电阻材料12。
下部电极11和上部电极13均可包括选自以下物质中的一种:铝(Al)、铂(Pt)、钌(Ru)、铱(Ir)、镍(Ni)、氮化钛(TiN)、钛(Ti)、钴(Co)、铬(Cr)、钨(W)、铜(Cu)及其合金。
可变电阻材料12包括诸如过渡金属氧化物如NiO、TiO2、HfO、Nb2O5、ZnO、ZrO2、WO3或CoO的二元氧化物,或钙钛矿系列材料,例如STO(SrTiO)、PCMO(PrCaMnO)或GST(GeSbTe)。此外,近来已经证明诸如TiON的金属氧氮化物具有可变电阻材料的特性。
根据施加于下部电极11与上部电极13之间的电压,常规电阻式存储器件表现出图1B中所描述的电流/电压特性。
如图1B中所示,如果施加的电压低于A1或大于A2,则电阻式存储器件表现出遵循B1曲线的电流/电压特性。同时,如果施加的电压处于A1与A2之间,则电阻式存储器件表现出遵循B2曲线的电流/电压特性。
因此,如果施加在A1与A2之间的电压之后,将低于A1的特定读取电压A3施加至电阻元件B,则测量得到遵循B2曲线的电流。另一方面,如果在施加大于A2的电压之后将低于A1的特定读取电压A3施加至电阻元件B,则测量得到遵循B1曲线的电流。
总之,在读取操作中输出的电流值根据施加于上部电极与下部电极之间的电压而改变。即,电阻式存储器件根据施加于上部电极与下部电极之间的电压的变化而显示出不同电阻状态。
图2A至图2C说明用于制造常规电阻式存储器件的方法的横截面图。
参看图2A,下部电极21形成于衬底(未图示)之上,在衬底中形成特定的底层结构。
接着,如图2B中所示,可变电阻材料层22形成于下部电极21上。
在此,在形成可变电阻材料层22之前,可另外实施清洁工艺以移除存在于下部电极21与可变电阻材料层22的界面上的外来物质(杂质)。
参看图2C,上部电极23形成于可变电阻材料层22上。
然而,制造常规电阻式存储器件的方法具有以下问题。
首先,下部电极和上部电极的界面特性在确保电阻式存储器件的特性方面是重要的。详言之,在下部电极与可变电阻材料层的界面上应无外来物质。为此,应在沉积下部电极的工艺与沉积可变电阻材料层的工艺之间实施单独的清洁工艺。
此外,需要至少三个沉积工艺来制造电阻式存储器件,其中沉积工艺包括沉积下部电极的工艺、沉积可变电阻材料层的工艺和沉积上部电极的工艺。
因此,用于改良器件的特性以及采用比制造常规电阻式存储器件的方法更简单的制造工艺的技术会是有用的。
发明内容
本发明的例示性实施方案涉及提供一种制造电阻式存储器件的方法,其能够改良器件的特性并采用简化的制造工艺。
根据本发明的一方面,提供一种制造电阻式存储器件的方法,该方法包括:在衬底上形成包括金属氮化物层的下部电极;通过使部分金属氮化物层氧化而形成用作可变电阻材料的金属氧化物层;以及在金属氧化物层上形成上部电极。
根据本发明的另一方面,提供一种制造电阻式存储器件的方法,该方法包括:在衬底上形成下部电极;通过将氧气供应至沉积下部电极的腔室中而在下部电极上形成可变电阻材料层;以及在可变电阻材料层上形成上部电极。
根据本发明的又一方面,提供一种制造电阻式存储器件的方法,该方法包括:在衬底上形成下部电极,其中下部电极包括在选择性氧化工艺中其氧化被抑制的材料;在下部电极上形成材料层,其中材料层在选择性氧化工艺中易于被氧化;通过由选择性氧化工艺选择性地使材料层氧化而形成可变电阻材料层;以及在可变电阻材料层上形成上部电极。
附图说明
图1A说明表示常规电阻式存储器件的结构的视图。
图1B说明表示图1A中所描述的电阻式存储器件的电流/电压特性的曲线图。
图2A至图2C说明用于制造常规电阻式存储器件的方法的横截面图。
图3A至图3C说明根据本发明第一实施方案的用于制造电阻式存储器件的方法的横截面图。
图4说明根据本发明第一实施方案的用于制造电阻式存储器件的方法所形成的结构。
图5A说明图4中所描述的结构的X射线光电子光谱法深度分布(特征)。
图5B说明图4中所描述的结构的XPS谱。
图6A至图6C说明根据本发明第二实施方案的用于制造电阻式存储器件的方法的横截面图。
图7A至图7D说明根据本发明第三实施方案的用于制造电阻式存储器件的方法的横截面图。
具体实施方式
可通过以下描述理解本发明的其它目标及优点,并且该目标及优点可通过描述本发明的实施方案而变得显而易见。
在附图中,层及区域的尺寸可仅为说明性的且可未精确地表示。全文中相似附图标记表示相似的元件。亦应理解,当层、膜、区域或板称为在另一层、膜、区域或板“上”时,其可直接在所述另一层、膜、区域或板上,或可存在一个或多个中间层、膜、区域或板。
图3A至图3C说明根据本发明第一实施方案的制造电阻式存储器件的方法的横截面图。
参看图3A,用作电阻式存储器件的下部电极的金属氮化物层31形成于衬底(未图示)之上,在衬底中形成有特定的底层结构。在此,金属氮化物层31可包括氮化钨(WN)层、氮化钽(TaN)层、氮化钛(TiN)层或氮化钼(MoN)层。此外,金属氮化物层31通过沉积工艺形成,例如,物理气相沉积(PVD)工艺、化学气相沉积(CVD)工艺或原子层沉积(ALD)工艺。
将金属氮化物层31用作下部电极的原因在于便于调整将由后续氧化工艺形成的可变电阻材料层的厚度。这稍后将进行描述。
参看图3B,通过使部分金属氮化物层31氧化而形成用作可变电阻材料层的金属氧化物层32。可使用氧气来实施氧化工艺。如以上所描述,如果金属氮化物层31包括WN层、TaN层、TiN层或MoN层,则金属氧化物层32可包括氧化钨(WOx)层、氧化钽(TaOx)层、氧化钛(TiOx)层或氧化钼(MoOx)层,x为正整数。在此,附图标记31A表示在以上氧化工艺中保持不被氧化的金属氮化物层。
同时,一般而言,优选可变电阻材料层的厚度在电阻式存储器件中相对较小。通过具有小的厚度,制造电阻式存储器件的过程较容易进行且集成度得到改善。此外,较容易确保可变电阻材料层开关电流小于尺寸减小的晶体管的沟道电流(channel current)。
同时,在使用诸如Al、Pt、Ru、Ir、Ni、Ti、Co、Cr、W、Cu的金属或其合金作为下部电极的情况下,可能难以通过使部分下部电极氧化来形成可变电阻材料层。因为该金属的氧化速率高,所以可能难以精确地调整金属氧化物层的厚度。详言之,可能难以将金属氧化物层的厚度调整为薄而均匀。
另一方面,当如本发明第一实施方案中使用金属氮化物层31作为下部电极时,通过在由于金属氮化物层31的氧化而形成金属氧化物层32的过程期间使得分解氮化物来缓慢地实施氧化。因此,相对较容易更精细地调整金属氧化物层32的厚度。具体而言,可将金属氧化物层32的厚度调整至等于或小于100nm的水平。
如图3C中所示,上部电极33形成于金属氧化物层32上。在此,可利用金属或金属氮化物来形成上部电极33。例如,上部电极33可包括Al、Pt、Ru、Ir、Ni、TiN、Ti、Co、Cr、W、Cu、锆(Zr)、铪(Hf)或其合金。此外,上部电极33可经由PVD工艺、CVD工艺或ALD工艺形成。
图4、图5A及图5B说明根据本发明第一实施方案的用于制造电阻式存储器件的方法所形成的结构。详言之,其表示通过实验形成的结构,在实验中氧化是通过实施PVD工艺在沉积TiN层而使下部电极具有大约500厚度之后,在500℃的温度下供应45标准升/分钟(slm)的氧气历时30分钟来进行。在此实验中,TiN层的氧化速率低至8
Figure G2009102058152D0000061
图4说明通过实验形成的结构的横截面图。
参看图4,注意,TiO2层(为可变电阻材料)是通过均匀地氧化至TiN层的大约一半厚度而形成。即,约250
Figure G2009102058152D0000062
的TiO2层均匀地形成于约250
Figure G2009102058152D0000063
的TiN层上。
图5A说明通过实验形成的结构的X射线光电子光谱法(XPS)深度分布(特征),图5B说明通过实验形成的结构的XPS光谱。
参看图5A及图5B,证实TiO2层是通过使TiN层氧化而形成。
在使用根据本发明第一实施方案的用于制造电阻式存储器件的方法时,因为可变电阻材料层是通过使部分下部电极氧化而形成,所以与现有技术不同,不需要沉积可变电阻材料的单独工艺。此外,不需要单独清洁工艺,因为从开始起就阻碍/避免外来物质(杂质)在下部电极与可变电阻材料层的界面上形成。结果,可简化制造电阻式存储器件的过程且可改良器件的特性。此外,因为将具有低氧化速率的金属氮化物层用作下部电极,所以可形成薄且均匀的金属氧化物层。
图6A至图6C说明根据本发明第二实施方案的用于制造电阻式存储器件的方法的横截面图。
参看图6A,下部电极61形成于衬底(未图示)之上,在衬底中形成有底层结构。下部电极61可包括金属氮化物层如WN层、TaN层、TiN层或MoN层,或金属层如Al、Pt、Ru、Ir、Ni、Ti、Co、Cr、W、Cu或其合金。可通过实施沉积工艺来形成下部电极61。优选沉积工艺使用PVD工艺。
参看图6B,通过将氧气连续地供应至形成下部电极61的腔室中而使可变电阻材料层62形成于下部电极61上。在此,如果下部电极61由金属氮化物层形成,则可变电阻材料层62由诸如WON层、TaON层、TiON层或MoON层的金属氧氮化物层形成。如果下部电极61由金属层形成,则可变电阻材料层62由诸如Al2O3层或RuO2层的金属氧化物层形成。
详言之,如果下部电极61通过PVD工艺沉积,则当将氧气连续地供应至形成下部电极61的腔室中时,通过反应性溅射(溅镀)形成包括金属氧氮化物层或金属氧化物层的可变电阻材料层62。
参看图6C,上部电极63形成于可变电阻材料层62上。上部电极63可包括金属或金属氮化物。例如,上部电极63可包括Al、Pt、Ru、Ir、Ni、TiN、Ti、Co、Cr、W、Cu、Zr、Hf或其合金。此外,上部电极63可由PVD工艺、CVD工艺或ALD工艺形成。
具体而言,优选上部电极63由与下部电极61的材料相同的材料形成。在此情况下,因为可在同一腔室中顺序地实施形成下部电极61的过程、形成可变电阻材料层62的过程以及形成上部电极63的过程的全部,所以可减少制造时间。
如以上所描述,在使用根据本发明第二实施方案的用于制造电阻式存储器件的方法时,因为可使用形成下部电极的腔室(例如,PVD腔室)来形成可变电阻材料层,所以可减少处理时间及成本。此外,因为从开始起就阻碍外来物质在下部电极与可变电阻材料层的界面上的形成,所以可以不需要单独清洁工艺。结果,可简化制造电阻式存储器件的过程且可改良器件的特性。此外,在利用相同材料形成下部电极和上部电极的情况下,处理时间得以最小化,因为可在同腔室中顺序地实施形成下部电极、可变电阻材料层和上部电极的过程。
图7A至图7D说明根据本发明第三实施方案的用于制造电阻式存储器件的方法的横截面图。
参看图7A,下部电极71形成于衬底(未图示)之上,在衬底中形成有特定底层结构。在此,下部电极71包括在选择性氧化工艺中氧化被抑制的材料,例如,诸如W层、TiN层或Mo层的金属层,或金属氮化物层。此外,下部电极71可由诸如PVD工艺、CVD工艺或ALD工艺的沉积工艺形成。下文将详细描述选择性氧化工艺。
选择性氧化工艺为通过在富H2氧化气氛(例如,H2/O2气氛或H2O/H2气氛)中诱发金属的氧化/脱氧反应而最终抑制金属的氧化的过程。在形成包括堆叠多晶硅层和金属层的栅极图案的过程中,该选择性氧化工艺通常用以防止金属层在蚀刻多晶硅层和金属层之后再氧化栅极以恢复蚀刻损失的工艺中被氧化。即,当蚀刻在选择性氧化工艺中氧化被抑制的金属层(例如,W层)与多晶硅层的堆叠结构以形成栅极图案之后实施选择性氧化工艺时,金属层未被氧化而多晶硅层和硅衬底被氧化。
通过以上所描述的方式,针对下部电极71使用在选择性氧化工艺中氧化被抑制的金属氮化物层或金属层通过选择性氧化工艺形成后续可变电阻材料层。稍后将对此描述。
参看图7B,能够在选择性氧化工艺中被氧化的材料层72形成于下部电极71上。材料层72可包括诸如Al、Pt、Ru、Ir、Ni、TiN、Ti、Co、Cu、Zr或Hf的金属层,或金属氮化物层。此外,材料层72可经由诸如PVD工艺、CVD工艺或ALD工艺的沉积工艺形成。
由于以上所描述的工艺,形成包括在选择性氧化工艺中氧化被抑制的材料的下部电极71与易于被氧化的材料层72的堆叠结构。在此,在对于两个层的堆叠结构的选择性氧化工艺中,一个层可能相对地易于被氧化而另一层的氧化与第一层相比可能相对地被抑制。例如,尽管TiN层通常为氧化被抑制的材料,但在选择性氧化工艺中,在W层与TiN层的堆叠结构中,W层的氧化可能被抑制,且与被抑制的材料相比,TiN层可能易于被氧化。
参看图7C,通过在对下部电极71与材料层72的堆叠结构实施选择性氧化工艺,形成可变电阻材料层72A,其仅由通过使材料层72氧化所形成的金属氧化物层制成。
如以上所描述,选择性氧化工艺是在富H2氧化气氛中实施。例如,选择性氧化工艺可以原位蒸汽产生(ISSG)方法在O2/H2气体或等离子体气氛中进行或以水蒸气产生(WVG)方法在H2O/H2气体或等离子体气氛中进行。如果选择性氧化工艺是在气体气氛中进行,则其优选在高于800℃的温度下进行。然而,如果选择性氧化工艺是在等离子体气氛中进行,则其可在高于400℃的温度下进行。
参看图7D,上部电极73形成于可变电阻材料层72A上。上部电极73可包括金属或金属氮化物。举例而言,上部电极73可包括Al、Pt、Ru、Ir、Ni、TiN、Ti、Co、Cr、W、Cu、Zr、Hf或其合金。此外,上部电极73可由PVD工艺、CVD工艺或ALD工艺形成。
通过以上所描述的方式,在使用根据本发明第三实施方案的用于制造电阻式存储器件的方法时,因为将在选择性氧化工艺中氧化被抑制的材料用作下部电极且可变电阻材料层是通过选择性地使下部电极上的金属氧化而形成,所以工艺可相对容易地实施。此外,因为可抑制下部电极的异常氧化并由此可控制下部电极与可变电阻材料层的界面的劣化,所以可改良器件的特性。
用于制造电阻式存储器件的发明性方法可改良器件的特性以及简化其制造过程。
尽管已关于具体实施方案描述了本发明,但对本领域技术人员而言显而易见的是,在不脱离所附权利要求界定的本发明精神及范畴的情况下,可进行各种改变及修改。

Claims (19)

1.一种制造电阻式存储器件的方法,所述方法包括:
在衬底上形成包括金属氮化物层的下部电极;
通过使部分所述金属氮化物层氧化而形成用作可变电阻材料的金属氧化物层;和
在所述金属氧化物层上形成上部电极。
2.根据权利要求1的方法,其中所述金属氮化物层包括选自氮化钨(WN)层、氮化钽(TaN)层、氮化钛(TiN)层、氮化钼(MoN)层及其组合中的一种。
3.根据权利要求1的方法,其中所述金属氧化物层包括选自氧化钨(WOx)、层氧化钽(TaOx)层、氧化钛(TiOx)层、氧化钼(MoOx)层及其组合中的一种,其中x为正整数。
4.根据权利要求1的方法,其中所述氧化工艺使用氧气实施。
5.一种制造电阻式存储器件的方法,所述方法包括:
在衬底上形成下部电极;
通过将氧气供给至沉积所述下部电极的腔室中而在所述下部电极上形成可变电阻材料层;和
在所述可变电阻材料层上形成上部电极。
6.根据权利要求5的方法,其中形成所述下部电极通过使用物理气相沉积(PVD)方法来实施。
7.根据权利要求6的方法,其中形成所述可变电阻材料层通过在供给所述氧气时采用反应性溅射方法来实施。
8.根据权利要求5的方法,其中所述下部电极包括金属层,所述可变电阻材料层包括金属氧化物层。
9.根据权利要求5的方法,其中所述下部电极包括金属氮化物层,所述可变电阻材料层包括金属氧氮化物层。
10.根据权利要求5的方法,其中所述上部电极由与所述下部电极材料相同的材料形成。
11.根据权利要求10的方法,其中形成所述下部电极、形成所述可变电阻材料层及形成所述上部电极是在同一腔室中实施。
12.一种制造电阻式存储器件的方法,所述方法包括:
在衬底上形成下部电极,其中所述下部电极包括在选择性氧化工艺中其氧化被抑制的材料;
在所述下部电极上形成材料层,其中所述材料层在所述选择性氧化工艺中易于被氧化;
通过在所述选择性氧化工艺中选择性地使所述材料层氧化而形成可变电阻材料层;和
在所述可变电阻材料层上形成上部电极。
13.根据权利要求12的方法,其中所述下部电极包括钨(W)层、TiN层、钼(Mo)层或其组合。
14.根据权利要求12的方法,其中所述材料层包括金属层或金属氮化物层。
15.根据权利要求14的方法,其中所述可变电阻材料层包括金属氧化物层。
16.根据权利要求12的方法,其中所述选择性氧化工艺在富H2氧化气氛中进行。
17.根据权利要求16的方法,其中所述选择性氧化工艺在H2/O2气体或等离子体气氛中进行。
18.根据权利要求16的方法,其中所述选择性氧化工艺在H2O/H2气体或等离子体气氛中进行。
19.根据权利要求16的方法,其中在所述下部电极上的所述材料层比所述下部电极更易于被氧化。
CN200910205815.2A 2008-12-29 2009-10-14 制造电阻式存储器件的方法 Expired - Fee Related CN101771131B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020080135540A KR101127236B1 (ko) 2008-12-29 2008-12-29 저항성 메모리 소자의 제조 방법
KR10-2008-0135540 2008-12-29

Publications (2)

Publication Number Publication Date
CN101771131A true CN101771131A (zh) 2010-07-07
CN101771131B CN101771131B (zh) 2014-06-18

Family

ID=42285441

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910205815.2A Expired - Fee Related CN101771131B (zh) 2008-12-29 2009-10-14 制造电阻式存储器件的方法

Country Status (4)

Country Link
US (1) US8409914B2 (zh)
KR (1) KR101127236B1 (zh)
CN (1) CN101771131B (zh)
TW (1) TWI491033B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103270188A (zh) * 2010-10-28 2013-08-28 欧瑞康贸易股份公司(特吕巴赫) 一氧化钼层及其借助pvd的制备
CN104979470A (zh) * 2014-04-02 2015-10-14 台湾积体电路制造股份有限公司 Rram单元的底电极的形成
CN108963072A (zh) * 2017-05-27 2018-12-07 旺宏电子股份有限公司 半导体结构及其形成方法
CN109037437A (zh) * 2017-06-08 2018-12-18 爱思开海力士有限公司 阻变存储器件

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120223299A1 (en) * 2011-03-04 2012-09-06 Jun Liu Metal/oxide one time progammable memory
US8330139B2 (en) 2011-03-25 2012-12-11 Micron Technology, Inc. Multi-level memory cell
US8592795B2 (en) * 2011-07-01 2013-11-26 Micron Technology, Inc. Multilevel mixed valence oxide (MVO) memory
US8679988B2 (en) 2011-11-22 2014-03-25 Intermolecular, Inc. Plasma processing of metal oxide films for resistive memory device applications
US8853099B2 (en) 2011-12-16 2014-10-07 Intermolecular, Inc. Nonvolatile resistive memory element with a metal nitride containing switching layer
TWI483394B (zh) * 2011-12-27 2015-05-01 Ind Tech Res Inst 電阻式隨機存取記憶體及其製作方法
US8846484B2 (en) * 2012-02-15 2014-09-30 Intermolecular, Inc. ReRAM stacks preparation by using single ALD or PVD chamber
US8853046B2 (en) * 2012-02-16 2014-10-07 Intermolecular, Inc. Using TiON as electrodes and switching layers in ReRAM devices
US8791445B2 (en) * 2012-03-01 2014-07-29 Intermolecular, Inc. Interfacial oxide used as switching layer in a nonvolatile resistive memory element
KR102193263B1 (ko) * 2012-03-12 2020-12-23 오를리콘 서피스 솔루션스 아크티엔게젤샤프트, 페피콘 개선된 슬라이딩 특성을 지닌 코팅
US8860002B2 (en) * 2012-12-20 2014-10-14 Intermolecular, Inc. Limited maximum fields of electrode-switching layer interfaces in Re-RAM cells
US8987133B2 (en) * 2013-01-15 2015-03-24 International Business Machines Corporation Titanium oxynitride hard mask for lithographic patterning
WO2015133073A1 (ja) * 2014-03-07 2015-09-11 日本電気株式会社 スイッチング素子及びスイッチング素子の製造方法
US9876167B2 (en) 2014-04-02 2018-01-23 Taiwan Semiconductor Manufacturing Co., Ltd. High yield RRAM cell with optimized film scheme
US9871198B2 (en) * 2015-08-13 2018-01-16 Macronix International Co., Ltd. Method for manufacturing a resistive random access memory device
TWI585766B (zh) * 2016-03-03 2017-06-01 華邦電子股份有限公司 電極的製造方法及電阻式隨機存取記憶體
US11929512B2 (en) * 2019-04-30 2024-03-12 The Board Of Trustees Of The Leland Stanford Junior University Oxidized surface layer on transition metal nitrides: active catalysts for the oxygen reduction reaction
CN113517397B (zh) * 2021-06-08 2022-08-16 华中科技大学 一种双极选通忆阻器的制备方法及双极选通忆阻器
KR20230002069A (ko) * 2021-06-29 2023-01-05 에이에스엠 아이피 홀딩 비.브이. 전이금속 질화물 증착 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6951780B1 (en) * 2003-12-18 2005-10-04 Matrix Semiconductor, Inc. Selective oxidation of silicon in diode, TFT, and monolithic three dimensional memory arrays
CN1812096A (zh) * 2004-11-10 2006-08-02 三星电子株式会社 交叉点非易失性存储器件及其制造方法
TW200737187A (en) * 2005-12-27 2007-10-01 Sharp Kk Variable resistance element, its fabrication method, and semiconductor storage device using the same
CN101238582A (zh) * 2005-08-05 2008-08-06 夏普株式会社 可变电阻元件和其制造方法以及具备其的存储装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3061426B2 (ja) 1991-01-01 2000-07-10 忠弘 大見 Dramメモリセルの製造方法
US6534401B2 (en) * 2000-04-27 2003-03-18 Applied Materials, Inc. Method for selectively oxidizing a silicon/metal composite film stack
JP2004266263A (ja) 2003-02-12 2004-09-24 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US7402851B2 (en) * 2003-02-24 2008-07-22 Samsung Electronics Co., Ltd. Phase changeable memory devices including nitrogen and/or silicon and methods for fabricating the same
KR100681266B1 (ko) * 2005-07-25 2007-02-09 삼성전자주식회사 가변 저항 구조물의 제조 방법 및 이를 이용한 상변화메모리 장치의 제조 방법
US7816659B2 (en) * 2005-11-23 2010-10-19 Sandisk 3D Llc Devices having reversible resistivity-switching metal oxide or nitride layer with added metal
JP4017650B2 (ja) 2005-12-02 2007-12-05 シャープ株式会社 可変抵抗素子及びその製造方法
JP4088324B1 (ja) * 2006-12-08 2008-05-21 シャープ株式会社 不揮発性半導体記憶装置
US20080185687A1 (en) * 2007-02-07 2008-08-07 Industry-University Cooperation Foundation Hanyang University Memory device and method for fabricating the same
WO2008126365A1 (ja) * 2007-03-29 2008-10-23 Panasonic Corporation 不揮発性記憶装置、不揮発性記憶素子および不揮発性記憶素子アレイ
KR20080088776A (ko) 2007-03-30 2008-10-06 삼성전자주식회사 비휘발성 기억 장치의 스토리지 및 그 형성 방법
KR100881055B1 (ko) * 2007-06-20 2009-01-30 삼성전자주식회사 상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법
CN102709471B (zh) 2007-06-29 2014-12-24 桑迪士克3D公司 利用选择性生长的可逆电阻切换元件的存储器单元以及形成该存储器单元的方法
US8154003B2 (en) * 2007-08-09 2012-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive non-volatile memory device
US7947561B2 (en) * 2008-03-14 2011-05-24 Applied Materials, Inc. Methods for oxidation of a semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6951780B1 (en) * 2003-12-18 2005-10-04 Matrix Semiconductor, Inc. Selective oxidation of silicon in diode, TFT, and monolithic three dimensional memory arrays
CN1812096A (zh) * 2004-11-10 2006-08-02 三星电子株式会社 交叉点非易失性存储器件及其制造方法
CN101238582A (zh) * 2005-08-05 2008-08-06 夏普株式会社 可变电阻元件和其制造方法以及具备其的存储装置
TW200737187A (en) * 2005-12-27 2007-10-01 Sharp Kk Variable resistance element, its fabrication method, and semiconductor storage device using the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
K. KINOSHITA.ET.: "Bias polarity dependent data retention of resistive random access memory consisting of binary transition metal oxide", 《APPL. PHYS. LETT. 》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103270188A (zh) * 2010-10-28 2013-08-28 欧瑞康贸易股份公司(特吕巴赫) 一氧化钼层及其借助pvd的制备
CN104979470A (zh) * 2014-04-02 2015-10-14 台湾积体电路制造股份有限公司 Rram单元的底电极的形成
CN104979470B (zh) * 2014-04-02 2018-01-05 台湾积体电路制造股份有限公司 Rram单元的底电极的形成
CN108963072A (zh) * 2017-05-27 2018-12-07 旺宏电子股份有限公司 半导体结构及其形成方法
CN109037437A (zh) * 2017-06-08 2018-12-18 爱思开海力士有限公司 阻变存储器件

Also Published As

Publication number Publication date
US20100167463A1 (en) 2010-07-01
TWI491033B (zh) 2015-07-01
KR101127236B1 (ko) 2012-03-29
CN101771131B (zh) 2014-06-18
US8409914B2 (en) 2013-04-02
KR20100077569A (ko) 2010-07-08
TW201025591A (en) 2010-07-01

Similar Documents

Publication Publication Date Title
CN101771131B (zh) 制造电阻式存储器件的方法
US8686390B2 (en) Nonvolatile memory element having a variable resistance layer whose resistance value changes according to an applied electric signal
US8877550B2 (en) Methods for forming resistive switching memory elements by heating deposited layers
US8144498B2 (en) Resistive-switching nonvolatile memory elements
US8692223B2 (en) Resistance variable memory device including nano particles and method for fabricating the same
US9012260B2 (en) Controlling ReRam forming voltage with doping
US9768379B2 (en) Non volatile resistive memory cell and its method of making
US20100163819A1 (en) Resistive memory device and method for fabricating the same
US20100258778A1 (en) Resistive memory device and method for manufacturing the same
TWI497693B (zh) 記憶胞及其製程
US20080185687A1 (en) Memory device and method for fabricating the same
CN101542728A (zh) 非易失性存储器件
US9159914B2 (en) Nonvolatile memory devices and methods of forming the same
JP5346144B1 (ja) 不揮発性記憶装置およびその製造方法
CN102544365A (zh) 阻变存储器及其制造方法
KR20130126325A (ko) 가변 저항 메모리 장치 및 그 제조 방법
JP5464148B2 (ja) 抵抗変化素子
KR20170029674A (ko) 저항변화 메모리 소자 및 그 제조방법
CN105990518B (zh) 电阻式存储器元件及其制造方法
KR20110020886A (ko) 저항성 메모리 소자의 제조 방법
TW201633309A (zh) 具有導電性帽層的記憶體元件及其方法
KR20110070559A (ko) 저항성 메모리 소자 제조 방법
TW201901928A (zh) 半導體結構及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140618

Termination date: 20161014