KR20110072331A - 반도체 소자 및 그 제조 방법, 및 그것을 포함하는 반도체 모듈, 전자 회로 기판 및 전자 시스템 - Google Patents

반도체 소자 및 그 제조 방법, 및 그것을 포함하는 반도체 모듈, 전자 회로 기판 및 전자 시스템 Download PDF

Info

Publication number
KR20110072331A
KR20110072331A KR1020090129209A KR20090129209A KR20110072331A KR 20110072331 A KR20110072331 A KR 20110072331A KR 1020090129209 A KR1020090129209 A KR 1020090129209A KR 20090129209 A KR20090129209 A KR 20090129209A KR 20110072331 A KR20110072331 A KR 20110072331A
Authority
KR
South Korea
Prior art keywords
rutile
layer
titanium oxide
vanadium
vanadium dioxide
Prior art date
Application number
KR1020090129209A
Other languages
English (en)
Inventor
임재순
김윤수
최재형
강상열
정숙진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090129209A priority Critical patent/KR20110072331A/ko
Priority to US12/855,191 priority patent/US20110151639A1/en
Publication of KR20110072331A publication Critical patent/KR20110072331A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • CCHEMISTRY; METALLURGY
    • C01INORGANIC CHEMISTRY
    • C01GCOMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G23/00Compounds of titanium
    • C01G23/04Oxides; Hydroxides
    • C01G23/047Titanium dioxide
    • CCHEMISTRY; METALLURGY
    • C01INORGANIC CHEMISTRY
    • C01GCOMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G25/00Compounds of zirconium
    • C01G25/02Oxides
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B99/00Subject matter not provided for in other groups of this subclass
    • CCHEMISTRY; METALLURGY
    • C01INORGANIC CHEMISTRY
    • C01PINDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2002/00Crystal-structural characteristics
    • C01P2002/70Crystal-structural characteristics defined by measured X-ray, neutron or electron diffraction data
    • C01P2002/72Crystal-structural characteristics defined by measured X-ray, neutron or electron diffraction data by d-values or two theta-values, e.g. as X-ray diagram
    • CCHEMISTRY; METALLURGY
    • C01INORGANIC CHEMISTRY
    • C01PINDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2004/00Particle morphology
    • C01P2004/01Particle morphology depicted by an image
    • C01P2004/03Particle morphology depicted by an image obtained by SEM
    • CCHEMISTRY; METALLURGY
    • C01INORGANIC CHEMISTRY
    • C01PINDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2006/00Physical properties of inorganic compounds
    • C01P2006/40Electric properties

Landscapes

  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Inorganic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Life Sciences & Earth Sciences (AREA)
  • Geology (AREA)
  • Environmental & Geological Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

반도체 소자 및 그 제조 방법, 및 그것을 포함하는 반도체 모듈, 전자 회로 기판 및 전자 시스템이 제공된다. 본 발명의 기술적 사상의 일 실시예에 의한 반도체 소자는, 하부 전극, 상기 하부 전극 상에 형성된 루타일 상의 하부 이산화 바나듐층, 상기 하부 이산화 바나듐층 상에 형성된 루타일 상의 티타늄 산화물층, 및 상기 티타늄 산화물층 상에 형성된 상부 전극을 포함한다.
이산화 바나듐, 티타늄 산화물, 루타일 상

Description

반도체 소자 및 그 제조 방법, 및 그것을 포함하는 반도체 모듈, 전자 회로 기판 및 전자 시스템{Semiconductor Device and Method of Fabricating the Same and Semiconductor Module, Electronic Circuit Board and Electronic System}
본 발명은 커패시터를 포함하는 반도체 소자와 그 제조 방법, 및 그 반도체 소자를 포함하는 반도체 모듈, 전자 회로 기판, 및 전자 시스템에 관한 것이다.
고집적화 되는 반도체 기술에서, 보다 높은 유전율을 가진 커패시터 등을 포함하는 반도체 소자가 요구되고 있다.
본 발명이 해결하고자 하는 과제는 루타일 상의 이산화 바나듐층과 루타일 상의 티타늄 산화물층을 가진 커패시터를 포함하는 반도체 소자를 제공함에 있다.
본 발명이 해결하고자 하는 다른 과제는 루타일 상의 이산화 바나듐층과 루타일 상의 티타늄 산화물층을 가진 커패시터를 포함하는 반도체 소자를 포함하는 반도체 모듈을 제공함에 있다.
본 발명이 해결하고자 하는 또 다른 과제는 루타일 상의 이산화 바나듐층과 루타일 상의 티타늄 산화물층을 가진 커패시터를 포함하는 반도체 소자를 포함하는 전자회로 기판을 제공함에 있다.
본 발명이 해결하고자 하는 또 다른 과제는 루타일 상의 이산화 바나듐층과 루타일 상의 티타늄 산화물층을 가진 커패시터를 포함하는 반도체 소자를 포함하는 전자 시스템을 제공함에 있다.
본 발명이 해결하고자 하는 또 다른 과제는 루타일 상의 이산화 바나듐층과 루타일 상의 티타늄 산화물층을 가진 커패시터를 포함하는 반도체 소자를 제조하는 방법을 제공함에 있다.
본 발명이 해결하고자 하는 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당 업자에게 명확하게 이해될 수 있을 것이다.
상기 해결하고자 하는 과제를 달성하기 위한 본 발명의 기술적 사상의 일 실시예에 의한 반도체 소자는, 하부 전극, 상기 하부 전극 상에 형성된 루타일 상의 하부 이산화 바나듐층, 상기 하부 이산화 바나듐층 상에 형성된 루타일 상의 티타늄 산화물층, 및 상기 티타늄 산화물층 상에 형성된 상부 전극을 포함한다.
상기 해결하고자 하는 과제를 달성하기 위한 본 발명의 기술적 사상의 다른 실시예에 의한 반도체 소자는, 하부 전극, 상기 하부 전극 상에 형성된 루타일 상의 티타늄 산화물층, 상기 티타늄 산화물층 상에 형성된 루타일 상의 상부 이산화 바나듐층, 및 상기 상부 이산화 바나듐층 상에 형성된 상부 전극을 포함한다.
상기 해결하고자 하는 다른 과제를 달성하기 위한 본 발명의 기술적 사상의 일 실시예에 의한 반도체 소자의 제조 방법은, 하부 전극을 형성하고, 상기 하부 전극 상에 루타일 상의 하부 이산화 바나듐층 형성하고, 상기 하부 이산화 바나듐층 상에 루타일 상의 티타늄 산화물층을 형성하고, 및 상기 티타늄 산화물층 상에 상부 전극을 형성하는 것을 포함한다.
상기 해결하고자 하는 다른 과제를 달성하기 위한 본 발명의 기술적 사상의 다른 실시예에 의한 반도체 소자의 제조 방법은, 하부 전극을 형성하고, 상기 하부 전극 상에 비정질 상을 포함하는 티타늄 산화물 층을 형성하고, 상기 티타늄 산화물층 상에 루타일 상의 상부 이산화 바나듐층을 형성하고, 및 상기 상부 이산화 바나듐층 상에 상부 전극을 형성하는 것을 포함한다.
상기 해결하고자 하는 또 다른 과제를 달성하기 위한 본 발명의 기술적 사상의 일 실시예에 의한 반도체 모듈은, 모듈 기판, 상기 모듈 기판 상에 배치된 복수 개의 반도체 소자들, 및 상기 모듈 기판의 한 모서리에 나란히 형성되고, 상기 반도체 소자들과 전기적으로 연결되는 모듈 접촉 단자들을 포함하고, 상기 반도체 소자들 중 적어도 하나는 하부 전극, 상기 하부 전극 상에 형성된 루타일 상의 하부 이산화 바나듐층, 상기 하부 이산화 바나듐층 상에 형성된 루타일 상의 티타늄 산화물층, 및 상기 티타늄 산화물층 상에 형성된 상부 전극을 포함한다.
상기 해결하고자 하는 또 다른 과제를 달성하기 위한 본 발명의 기술적 사상의 일 실시예에 의한 전자 회로 기판은, 회로 기판, 상기 회로 기판 상에 배치된 마이크로 프로세서, 상기 마이크로 프로세서와 통신하는 주 기억회로, 및 부 기억 회로, 상기 마이크로 프로세서로 명령을 보내는 입력 신호 처리 회로, 상기 마이크로 프로세서로부터 명령을 받는 출력 신호 처리 회로 및 다른 회로 기판들과 전기 신호를 주고 받는 통신 신호 처리 회로를 포함하고, 상기 주 기억회로, 부 기억회로, 입력 신호 처리회로, 출력 신호 처리 회로, 및 통신 신호 처리 회로들 중, 적어도 하나는 하부 전극, 상기 하부 전극 상에 형성된 루타일 상의 하부 이산화 바나듐층, 상기 하부 이산화 바나듐층 상에 형성된 루타일 상의 티타늄 산화물층, 및 상기 티타늄 산화물층 상에 형성된 상부 전극을 포함한다.
상기 해결하고자 하는 또 다른 과제를 달성하기 위한 본 발명의 기술적 사상의 일 실시예에 의한 전자 시스템은, 제어부, 입력부, 출력부, 및 저장부를 포함하고, 상기 제어부, 입력부, 출력부 및 저장부 중 적어도 하나는 하부 전극, 상기 하부 전극 상에 형성된 루타일 상의 하부 이산화 바나듐층, 상기 하부 이산화 바나듐층 상에 형성된 루타일 상의 티타늄 산화물층, 및 상기 티타늄 산화물층 상에 형성 된 상부 전극을 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
상술한 바와 같이 본 발명의 기술적 사상에 의하면, 고유전율을 가진 루타일 상의 티타늄 산화물을 포함하는 커패시터를 포함하는 반도체 소자를 저온에서 형성할 수 있으므로 공정 안정성이 향상되므로, 반도체 소자의 특성이 우수해지고, 생산성이 높아진다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 개략도인 평면도 및 단면도를 참고하여 설명될 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이고, 발명의 범주를 제한하기 위한 것은 아니다.
도 1a 내지 1k는 본 발명의 기술적 사상의 다양한 실시예들에 의한 반도체 소자에 포함된 구조물들을 설명하기 위한 도면들이다. 도 1a를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 반도체 소자에 포함된 구조물(100a)은, 하부층(110) 상에 형성된 하부 전극(120), 상기 하부 전극(120) 상에 형성된 루타일 상의 하부 이산화 바나듐층(150), 상기 루타일 상의 하부 이산화 바나듐층(150) 상에 형성된 루타일 상의 티타늄 산화물층(160), 및 상기 루타일 상의 티타늄 산화물층(160) 상에 형성된 상부 전극(180)을 포함한다.
도 1b를 참조하면, 본 발명의 기술적 사상의 다른 실시예에 의한 반도체 소자에 포함된 구조물(100b)은, 하부층(110) 상에 형성된 하부 전극(120), 상기 하부 전극(120) 상에 형성된 루타일 상의 하부 이산화 바나듐층(150), 상기 루타일 상의 하부 이산화 바나듐층(150) 상에 형성된 루타일 상의 티타늄 산화물층(160), 상기 루타일 상의 티타늄 산화물층(160) 상에 형성된 루타일 상의 상부 이산화 바나듐층(170), 및 상기 루타일 상의 상부 이산화 바나듐층(170) 상에 형성된 상부 전극(180)을 포함한다.
도 1c를 참조하면, 본 발명의 기술적 사상의 다른 실시예에 의한 반도체 소자에 포함된 구조물(100c)은, 하부층(110) 상에 형성된 바나듐을 포함하는 물질 층(145), 상기 바나듐을 포함하는 물질층(145) 상에 형성된 루타일 상의 하부 이산화 바나듐층(150), 상기 루타일 상의 하부 이산화 바나듐층(150) 상에 형성된 루타일 상의 티타늄 산화물층(160), 및 상기 티타늄 산화물층(160) 상에 형성된 상부 전극(180)을 포함한다. 상기 바나듐을 포함하는 물질층(145)은 바나듐 또는 바나듐 질화물일 수 있다. 상기 바나듐을 포함하는 물질층(145)은 하부 전극(도 1a, 및 1b의 120)으로 사용될 수 있다.
도 1d를 참조하면, 본 발명의 기술적 사상의 다른 실시예에 의한 반도체 소자에 포함된 구조물(100d)은, 하부층(110) 상에 형성된 바나듐을 포함하는 물질층(145), 상기 바나듐을 포함하는 물질층(145) 상에 형성된 루타일 상의 하부 이산화 바나듐층(150), 상기 루타일 상의 하부 이산화 바나듐층(150) 상에 형성된 루타일 상의 티타늄 산화물층(160), 상기 루타일 상의 티타늄 산화물층(160) 상에 형성된 루타일 상의 상부 이산화 바나듐층(170), 및 상기 루타일 상의 상부 이산화 바나듐층(170) 상에 형성된 상부 전극(180)을 포함한다. 상기 바나듐을 포함하는 물질층(145)은 바나듐 또는 바나듐 질화물일 수 있다. 상기 바나듐을 포함하는 물질층(145)은 하부 전극(도 1a, 및 1b의 120)으로 사용될 수 있다.
도 1e를 참조하면, 본 발명의 기술적 사상의 다른 실시예에 의한 반도체 소자에 포함된 구조물(100e)은, 하부층(110) 상에 형성된 하부 전극(120), 상기 하부 전극(120) 상에 형성된 바나듐을 포함하는 물질층(145), 상기 바나듐을 포함하는 물질층(1450) 상에 형성된 루타일 상의 하부 이산화 바나듐층(150), 상기 루타일 상의 하부 이산화 바나듐층(150) 상에 형성된 루타일 상의 티타늄 산화물층(160), 및 상기 루타일 상의 티타늄 산화물층(160) 상에 형성된 상부 전극(180)을 포함한다. 상기 바나듐을 포함하는 물질층(145)은 바나듐 또는 바나듐 질화물일 수 있다.
도 1f를 참조하면, 본 발명의 기술적 사상의 다른 실시예에 의한 반도체 소자에 포함된 구조물(100f)은, 하부층(110) 상에 형성된 하부 전극(120), 상기 하부 전극(120) 상에 형성된 바나듐을 포함하는 물질층(145), 상기 바나듐을 포함하는 물질층(145) 상에 형성된 루타일 상의 하부 이산화 바나듐층(150), 상기 루타일 상의 하부 이산화 바나듐층(150) 상에 형성된 루타일 상의 티타늄 산화물층(160), 상기 루타일 상의 티타늄 산화물층(160) 상에 형성된 루타일 상의 상부 이산화 바나듐층(170), 및 상기 루타일 상의 상부 이산화 바나듐층(170) 상에 형성된 상부 전극(180)을 포함한다. 상기 바나듐을 포함하는 물질층(145)은 바나듐 또는 바나듐 질화물일 수 있다.
도 1g를 참조하면, 본 발명의 기술적 사상의 다른 실시예에 의한 반도체 소자에 포함된 구조물(100g)은, 하부층(110) 상에 형성된 바나듐층(130), 상기 바나듐층(130) 상에 형성된 바나듐 질화물층(140), 상기 바나듐 질화물층(140) 상에 형성된 루타일 상의 하부 이산화 바나듐층(150), 상기 루타일 상의 하부 이산화 바나듐층(150) 상에 형성된 루타일 상의 티타늄 산화물층(160), 및 상기 루타일 상의 티타늄 산화물층(160) 상에 형성된 상부 전극(180)을 포함한다.
도 1h를 참조하면, 본 발명의 기술적 사상의 다른 실시예에 의한 반도체 소자에 포함된 구조물(100h)은, 하부층(110) 상에 형성된 바나듐층(130), 상기 바나듐층(130) 상에 형성된 바나듐 질화물층(140), 상기 바나듐 질화물층(140) 상에 형 성된 루타일 상의 하부 이산화 바나듐층(150), 상기 루타일 상의 하부 이산화 바나듐층(150) 상에 형성된 루타일 상의 티타늄 산화물층(160), 상기 루타일 상의 티타늄 산화물층(160) 상에 형성된 루타일 상의 상부 이산화 바나듐층(170), 및 상기 루타일 상의 상부 이산화 바나듐층(170) 상에 형성된 상부 전극(180)을 포함한다.
도 1i를 참조하면, 본 발명의 기술적 사상의 다른 실시예에 의한 반도체 소자에 포함된 구조물(100i)은, 하부층(110) 상에 형성된 하부 전극(120), 상기 하부 전극(120) 상에 형성된 바나듐층(130), 상기 바나듐층(130) 상에 형성된 바나듐 질화물층(140), 상기 바나듐 질화물층(140) 상에 형성된 루타일 상의 하부 이산화 바나듐층(150), 상기 루타일 상의 하부 이산화 바나듐층(150) 상에 형성된 루타일 상의 티타늄 산화물층(160), 및 상기 루타일 상의 티타늄 산화물층(160) 상에 형성된 상부 전극(180)을 포함한다.
도 1j를 참조하면, 본 발명의 기술적 사상의 다른 실시예에 의한 반도체 소자에 포함된 구조물(100j)은, 하부층(110) 상에 형성된 하부 전극(120), 상기 하부 전극(120) 상에 형성된 바나듐층(130), 상기 바나듐층(130) 상에 형성된 바나듐 질화물층(140), 상기 바나듐 질화물층(140) 상에 형성된 루타일 상의 하부 이산화 바나듐층(150), 상기 루타일 상의 하부 이산화 바나듐층(150) 상에 형성된 루타일 상의 티타늄 산화물층(160), 상기 루타일 상의 티타늄 산화물층(160) 상에 형성된 루타일 상의 상부 이산화 바나듐층(170), 및 상기 루타일 상의 상부 이산화 바나듐층(170) 상에 형성된 상부 전극(180)을 포함한다.
도 1k를 참조하면, 본 발명의 기술적 사상의 다른 실시예에 의한 반도체 소 자에 포함된 구조물(100k)은, 하부층(110) 상에 형성된 하부 전극(120), 상기 하부 전극(120) 상에 형성된 루타일 상의 티타늄 산화물층(160), 상기 루타일 상의 티타늄 산화물층(160) 상에 형성된 루타일 상의 상부 이산화 바나듐층(170), 및 상기 루타일 상의 상부 이산화 바나듐층(170) 상에 형성된 상부 전극(180)을 포함한다.
상기 티타늄 산화물층(160)은 이산화 티타늄층일 수 있다. 상기 하부 전극(120) 및 상부 전극(180)은 금속, 금속 실리사이드, 금속 합금, 또는 금속 화합물로 형성될 수 있다. 예를 들어, 구리, 텅스텐, 코발트, 니켈, 텅스텐 실리사이드, 코발트 실리사이드, 니켈 실리사이드, 티타늄 실리사이드, 텅스텐 질화물, 티타늄 질화물, 또는 기타 난반응성 금속(refractory metals)을 포함하는 전도체로 형성될 수 있다. 본 명세서에서는 예시적으로 티타늄 질화물이 적용된 것으로 설명한다. 이것은 사용되는 금속의 종류를 단순화할 수 있기 때문이며, 본 발명의 기술적 사상의 범주를 한정하는 것으로 해석되지 않는다.
도 2a 내지 2g는 본 발명의 기술적 사상의 실시예들에 의한 반도체 소자에 포함된 구조물들을 형성하는 방법을 설명하기 위한 플로우 차트들이다. 도 2a를 참조하면, 본 발명의 기술적 사상의 실시예들에 의한 반도체 소자에 포함된 구조물들을 형성하는 방법은 루타일 상의 하부 이산화 바나듐층을 형성하는 단계(S110)와 루타일 상의 티타늄 산화물층을 형성하는 단계(S120)를 포함한다. 도 2b를 참조하면, 본 발명의 기술적 사상의 실시예들에 의한 반도체 소자에 포함된 구조물들을 형성하는 방법은 루타일 상의 하부 이산화 바나듐층을 형성하는 단계(S210), 루타일 상의 티타늄 산화물층을 형성하는 단계(S220), 및 루타일 상의 상부 이산화 바 나듐층을 형성하는 단계(S230)를 포함한다. 도 2c를 참조하면, 본 발명의 기술적 사상의 실시예들에 의한 반도체 소자에 포함된 구조물들을 형성하는 방법은 바나듐층 또는 바나듐 질화물층을 형성하는 단계(S310), 루타일 상의 하부 이산화 바나듐층을 형성하는 단계(S320), 및 루타일 상의 티타늄 산화물층을 형성하는 단계(S330)를 포함한다. 도 2d를 참조하면, 본 발명의 기술적 사상의 실시예들에 의한 반도체 소자에 포함된 구조물들을 형성하는 방법은 바나듐층 또는 바나듐 질화물층을 형성하는 단계(S410), 루타일 상의 하부 이산화 바나듐층을 형성하는 단계(S420), 루타일 상의 티타늄 산화물층을 형성하는 단계(S430), 및 루타일 상의 상부 이산화 바나듐층을 형성하는 단계(S440)를 포함한다. 도 2e를 참조하면, 본 발명의 기술적 사상의 실시예들에 의한 반도체 소자에 포함된 구조물들을 형성하는 방법은 바나듐층을 형성하는 단계(S510), 바나듐 질화물층을 형성하는 단계(S520), 루타일 상의 하부 이산화 바나듐층을 형성하는 단계(S530), 및 루타일 상의 티타늄 산화물층을 형성하는 단계(S540)를 포함한다. 도 2f를 참조하면, 본 발명의 기술적 사상의 실시예들에 의한 반도체 소자에 포함된 구조물들을 형성하는 방법은 바나듐층을 형성하는 단계(S610), 바나듐 질화물층을 형성하는 단계(S620), 루타일 상의 하부 이산화 바나듐층을 형성하는 단계(S630), 루타일 상의 티타늄 산화물층을 형성하는 단계(S640), 및 루타일 상의 상부 이산화 바나듐층을 형성하는 단계(S650)를 포함한다. 도 2a 내지 2f에 제시된 본 발명의 기술적 사상의 실시예들에 의한 반도체 소자에 포함된 커패시터 구조물들을 형성하는 방법들은, 각각 하부 전극을 형성하는 단계와 상부 전극을 형성하는 단계들을 포함할 수 있다. 도 2g를 참조하 면, 본 발명의 기술적 사상의 실시예들에 의한 반도체 소자에 포함된 커패시터 구조물들을 형성하는 방법은 하부 전극을 형성하는 단계(S710), 비정질 상의 티타늄 산화물층을 형성하는 단계(S720), 상부 루타일 상의 이산화 바나듐층을 형성하는 단계(S730), 및 상부 전극을 형성하는 단계(S740)를 포함한다. 도 2a 내지 2g에 제안된 방법들은 이하에서 보다 상세하게 설명된다.
도 3a 내지 3d는 본 발명의 기술적 사상의 실시예들에 의한 반도체 소자에 포함된 구조물들을 형성하는 방법을 설명하기 위한 도면들이다. 도 3a를 참조하면, 하부층(210) 상에 하부 전극(220)이 형성되고, 상기 하부 전극(220) 상에 루타일 상의 하부 이산화 바나듐층(250)이 형성된다. 상기 루타일 상의 하부 이산화 바나듐층(250)은 물리적 기상 증착법(PVD, physical vapor deposition), 화학적 기상 증착법(CVD, chemical vapor deposition), 또는 원자층 증착법(ALD, atomic layered deposition)을 이용하여 형성될 수 있다. 예를 들어, 바나듐 전구체와 산화제가 동시에 반응 챔버 내에 공급되는 화학적 기상 증착법에 의하여 상기 하부 전극(220) 상에 상기 루타일 상의 하부 이산화 바나듐층(250)이 형성될 수 있다. 또는, 바나듐을 포함하는 물질층을 먼저 형성한 후, 그 표면을 산화시켜 상기 루타일 상의 하부 이산화 바나듐층(250)이 형성될 수 있다. 원자층 증착법을 이용하여 상기 루타일 상의 하부 이산화 바나듐층(250)이 형성될 경우, 상기 루타일 상의 이산화 바나듐층(250)이 형성될 반도체 기판 상에 바나듐 전구체가 일정시간 공급되어 상기 기판 표면 상에 단위 화학적 흡착층이 형성되고, 상기 기판 표면 상에 물리적 흡착 상태인 과잉 바나듐 전구체가 퍼지 가스의 공급에 의하여 제거되고, 산 화제를 포함하는 반응 가스가 상기 단위 화학적 흡착층 상으로 공급되어 루타일 상의 단위 이산화 바나듐층이 형성되고, 잔류 산화제 및 부산물이 퍼지 가스의 공급에 의하여 제거될 수 있다. 상기 산화제로는 오존(O3), 수증기(H2O), 산소(O2), 아산화 질소(N2O), 또는 산소 플라즈마 등이 사용될 수 있다. 산소 플라즈마는 상기 원자층 증착법이 플라즈마 에너지를 이용한 플라즈마 원자층 증착법일 경우 선택될 수 있다. 상기 퍼지 가스로는 아르곤 등의 불활성 가스가 사용될 수 있다. 상기 루타일 상의 하부 이산화 바나듐층(250)을 형성하는 공정은 이후에 진행될 루타일 상의 티타늄 산화물을 형성하는 공정과 연관을 가질 수 있으며, 특히 온도 조건에 민감할 수 있다. 본 발명의 기술적 사상에 의하면, 상기 루타일 상의 이산화 바나듐을 형성하는 공정은 500℃이하의 온도에서 수행될 수 있다. 이 온도는 루타일 상의 티타늄 산화물을 형성하는 기술에서 매우 중요한 의미를 갖는다. 이것은 루타일 상의 티타늄 산화물을 형성하는 공정에서 보다 상세하게 설명된다. 상기 하부층(210)은 반도체 기판, 하부 층간 절연막, 하부 캡핑막, 하부 전도성 배선, 또는 하부 비아 플러그일 수 있다.
도 3b를 참조하면, 상기 루타일 상의 하부 이산화 바나듐층(250) 상에 루타일 상의 티타늄 산화물층(260)이 형성된다. 상기 루타일 상의 티타늄 산화물층(260)도 물리적 기상 증착법, 화학적 기상 증착법, 또는 원자층 증착법을 이용하여 형성될 수 있다. 예를 들어, 티타늄 전구체와 산화제가 동시에 반응 챔버 내에 공급되는 화학적 기상 증착법으로 상기 루타일 상의 티타늄 산화물층(260)이 형성될 수 있다. 원자층 증착법을 이용하여 상기 루타일 상의 티타늄 산화물층(260)이 형성될 경우, 티타늄 전구체가 기판 상에 일정시간 공급되어 기판 상에 단위 화학적 흡착층이 형성된 후, 기판 상에 물리적 흡착 상태인 과잉 티타늄 전구체가 퍼지 가스 공급에 의하여 제거되고, 산화제를 포함하는 반응 가스가 상기 단위 화학적 흡착층 상으로 공급되어 루타일 상의 단위 티타늄 산화물층이 형성되고, 잔류하는 산화제를 포함하는 반응 가스 및 부산물이 퍼지 가스의 공급에 의하여 제거될 수 있다. 상기 티타늄 전구체로는 티타늄 염화물(TiCl4)과 같은 할라이드 계열의 화합물 및 금속 유기화합물 이 사용될 수 있다. 상기 반응 가스에 포함된 산화제로는 오존, 수증기, 산소, 또는 아산화 질소 등이 사용될 수 있다. 상기 퍼지 가스로는 아르곤 등의 불활성 가스가 사용될 수 있다. 상기 루타일 상의 하부 이산화 바나듐층(250) 상에 상기 루타일 상의 티타늄 산화물층(260)이 형성될 때, 저온에서도 상기 티타늄 산화물층(260)이 루타일 상으로 형성될 수 있다. 일반적으로, 티타늄 산화물은 아나타제 상이 형성되기 쉬우며, 아나타제 상으로 형성된 티타늄 산화물층을 루타일 상으로 상변이시키기 위해서는 상기 아나타제 상의 티타늄 산화물이 800℃ 이상의 고온에서 열처리 되어야 한다. 800℃ 이상으로 루타일 상의 티타늄 산화물을 형성 또는 상변이시키는 공정은 하부 전극(220) 등에 열적 부담을 너무 크게 주기 때문에 수행되기 어렵다. 그러나, 본 발명의 기술적 사상에 의해, 상기 루타일 상의 하부 이산화 바나듐층(250) 형성됨으로써, 상기 루타일 상의 하부 이산화 바나듐층(250) 상에 상기 티타늄 산화물층(260)이 600℃ 이하의 온도에서도 루타일 상으로 형성될 수 있다. 본 발명의 기술적 사상에 따른 실험 결과, 500℃ 이하의 상대적으로 매우 낮은 온도에서 루타일 상의 티타늄 산화물층(260)을 형성하는 것 이 가능하였다. 본 발명의 기술적 사상을 보다 최적화시킬 경우, 보다 낮은 온도에서도 루타일 상의 티타늄 산화물이 형성될 수 있을 것이다. 이것은 공정 온도를 낮추어 공정 안정성을 높이고, 하부 전극(220)과 같은 다른 물질막들에 대한 열적 부담을 줄여 주기 때문에 반도체 소자의 특성 및 생산 성 등에 좋은 영향을 미친다.
도 3c를 참조하면, 상기 루타일 상의 티타늄 산화물층(260) 상에 상부 전극(280)이 형성될 수 있다. 상기 상부 전극(280)은 금속, 금속 화합물 또는 금속 합금 등으로 형성될 수 있다. 상기 상부 전극(280)은 매우 다양한 금속으로 형성될 수 있으므로, 상세한 설명이 생략된다. 본 실시예에서는, 예시적으로 티타늄 질화물이 적용되었으며, 티타늄 질화물을 전극으로 형성하는 방법은 잘 알려져 있으므로 상세한 설명이 생략된다.
도 3d를 참조하면, 상기 상부 전극(280)이 형성되기 전에, 상기 티타늄 산화물층(260) 상에 루타일 상의 상부 이산화 바나듐층(270)이 형성될 수 있다. 상기 루타일 상의 상부 이산화 바나듐층(270)을 형성하는 방법은 상기 루타일 상의 하부 이산화 바나듐층(250)을 형성하는 방법이 응용될 수 있다. 이때, 상기 티타늄 산화물층(260)의 상부는 상대적으로 루타일 상이 덜 이루어진 상태일 수 있다. 예를 들어, 비정질 상이거나 비정질 상을 포함한 상태일 수 있다. 이 경우, 상기 루타일 상의 상부 이산화 바나듐층(270)이 상기 티타늄 산화물층(260)의 상부로부터 루타일 상으로 상변이되도록 할 수 있다. 예를 들어, 상기 상부 이산화 바나듐층(270)을 루타일 상으로 형성하는 공정으로부터 영향을 받을 수 있다. 일반적으로, 티타늄 산화물은 증착된 후, 비정질 상을 가질 수도 있고, 아나타제 상을 가질 수 있 다. 이것은 증착 공정 조건이나 증착 두께 등에 의한 결정 및 결정화 안정성이 차이를 갖기 때문이다. 예를 들어, 상대적으로 높은 공정 온도, 충분한 공정 시간 등, 티타늄 산화물이 스스로 결정화 안정을 찾을 수 있는 공정 조건이 충족될 경우, 티타늄 산화물은 결정 상, 즉 아나타제 상을 갖게 된다. 티타늄 산화물 증착 조건을 달리하여, 상대적으로 낮은 공정 온도 및 짧은 시간 동안 티타늄 산화물을 형성할 경우, 증착된 티타늄 산화물은 비정질 상을 갖게 된다. 비정질 상의 티타늄 산화물 상에 루타일 상의 이산화 바나듐을 형성하여 상기 티타늄 산화물이 루타일 상으로 결정화되도록 상변이를 유도할 수 있다.
부가하여, 상기 루타일 상의 하부 이산화 바나듐층(250)을 형성하는 것을 생략하고, 상기 하부 전극(220) 상에 상기 비정질 상의 티타늄 산화물층(260)을 형성하고, 상기 비정질 상의 티타늄 산화물층(260) 상에 상기 루타일 상의 상부 이산화 바나듐층(270)을 형성함으로써, 상기 비정질 상의 티타늄 산화물층(260)이 루타일 상으로 형성, 상변이될 수 있다. 상기 티타늄 산화물층(260)은 이산화 티타늄층일 수 있다.
도 4a 내지 4d는 본 발명의 기술적 사상의 실시예들에 의한 반도체 소자에 포함된 구조물들을 형성하는 방법을 설명하기 위한 도면들이다. 도 4a를 참조하면, 하부층(210) 상에 하부 전극(220)이 형성되고, 상기 하부 전극(220) 상에 바나듐을 포함하는 물질층(245)이 형성된다. 상기 바나듐을 포함하는 물질층(245)을 형성하는 방법은 도 3a 및 그 설명을 참조하여 이해될 수 있다.
도 4b를 참조하면, 상기 바나듐을 포함하는 물질층(245) 상에 루타일 상의 하부 이산화 바나듐층(250)이 형성된다. 상기 루타일 상의 하부 이산화 바나듐층(250)은 상기 바나듐을 포함하는 물질층(245)의 상부 표면을 산화시킴으로써 형성될 수 있다. 상기 바나듐을 포함하는 물질층(245)이 모두 산화될 경우, 상기 도 3a에 도시된 모양처럼 루타일 상의 하부 이산화 바나듐층(250) 만이 남게 될 것이고, 상기 바나듐을 포함하는 물질층(245)의 상부 일부만이 산화될 경우, 상기 바나듐을 포함하는 물질층(145)과 상기 루타일 상의 하부 이산화 바나듐층(250)이 형성될 수 있다. 이것은 도 3b에 도시된 모양을 참조하여 이해될 수 있다.
도 4c를 참조하면, 상기 루타일 상의 하부 이산화 바나듐층(250) 상에 루타일 상의 티타늄 산화물층(260)이 형성된다. 또, 상기 루타일 상의 티타늄 산화물층(260) 상에 상부 전극(280)이 형성될 수 있다. 이것은 도 3b 및 3c와 그 설명들을 참조하여 이해될 수 있다.
도 4d를 참조하면, 상기 상부 전극(280)이 형성되기 전에, 상기 티타늄 산화물층(260) 상에 루타일 상의 상부 이산화 바나듐층(270)이 형성될 수 있다. 이것은 도 3d 및 그 설명을 참조하여 이해될 수 있다.
도 4a 내지 4d에서, 상기 바나듐을 포함하는 물질층(245)은 바나듐 또는 바나듐 질화물로 형성될 수 있다. 상기 바나듐 질화물층(240)은 상기 바나듐을 포함하는 물질층(245)을 형성하고 상기 바나듐을 포함하는 물질층(245)의 표면을 질화처리 함으로써 형성될 수도 있고, 바나듐 전구체와 질화제를 동시에 반응시켜 곧장 형성될 수도 있다. 이것은 증착 장비의 종류와 성능, 형성하고자 하는 막질의 두께, 연관되는 다른 막질의 반응성 및 온도에 따른 특성 등, 다양한 변수에 의해 선 택될 수 있다. 본 실시예에서, 상기 하부 전극(220)은 생략될 수 있다. 상기 티타늄 산화물층(260)은 이산화 티타늄층일 수 있다.
도 5a 내지 5e는 본 발명의 기술적 사상의 실시예들에 의한 반도체 소자에 포함된 커패시터 구조물을 형성하는 방법을 설명하기 위한 도면들이다. 도 5a를 참조하면, 하부층(210) 상에 하부 전극(220)이 형성되고, 상기 하부 전극(220) 상에 바나듐층(230)이 형성되고, 상기 바나듐층(230) 상에 바나듐 질화물층(240)이 형성된다. 상기 바나듐층(230)은 물리적 기상 증착법, 화학적 기상 증착법 또는 원자층 증착법 등을 이용하여 형성될 수 있다. 예를 들어, 상기 물리적 기상 증착법을 이용하여 형성될 경우 바나듐 타겟을 질화 가스를 이용하여 스퍼터링하여 증착하거나 바나듐 질화막 타겟을 비활성 가스를 사용하여 스퍼터링 하여 증착하는 방법 등으로 증착될 수 있다. 화학적 기상 증착법을 이용하여 형성될 경우, 반응 챔버 내에 바나듐 전구체와 환원제를 동시에 공급하여 바나듐 금속을 형성하거나, 상기 바나듐 전구체와 질화제가 동시에 공급되어 형성될 수 있다. 원자층 증착법을 이용하여 형성될 경우, 반도체 기판 상에 일정 시간 동안 바나듐 전구체가 공급되어 단위 화학적 흡착층이 형성되고, 퍼지 가스가 공급되어 물리적 흡착 상태인 바나듐 전구체가 제거되고, 환원제가 공급되어 상기 단위 화학적 흡착층이 바나듐 금속 상태로 형성되고, 및 퍼지 가스가 공급되어 잔류 환원제와 부산물이 제거될 수 있다. 상기 바나듐 질화물층(240)은 상기 바나듐층(230)의 표면을 질화시킴으로써 형성될 수도 있고, 상기 바나듐층(230) 상에 별도의 바나듐 질화물층(240)이 직접적으로 형성될 수도 있다. 도 4d의 설명에서 언급되었듯이, 이것은 다양한 공정 변수들을 고려하 여 선택될 수 있는 것이고, 어느 것이 좋다고 정의될 수는 없다. 일반적으로 잘 알려져 있는 티타늄과 티타늄 질화물의 관계를 고려하여 선택될 수 있다. 다만, 보다 순수한 막질을 얻는데 유리한 방법은 상기 바나듐(230)을 형성하는 것을 생략하고, 상기 바나듐 질화물층(240)을 직접 형성하는 것이다. 이것은 바나듐과 질소가 보다 물질 내에서 안정적인 결합을 이루는 정도가 고르게 분포되는 것에 따른 평가로 이해될 수 있다.
도 5b를 참조하면, 상기 바나듐 질화물층(240) 상에 루타일 상의 하부 이산화 바나듐층(250)이 형성된다. 상기 루타일 상의 하부 이산화 바나듐층(250)은 상기 바나듐 질화물의 표면을 산화시킴으로써 형성될 수도 있고, 상기 바나듐 질화물층(240) 상에 직접적으로 형성될 수도 있다. 상기 루타일 상의 하부 이산화 바나듐층(250)이 상기 바나듐 질화물층(240) 상에 직접적으로 형성될 경우, 물리적 기상 증착법, 화학적 기상 증착법, 또는 원자층 증착법 등을 이용하여 형성될 수 있다.
도 5c를 참조하면, 상기 루타일 상의 하부 이산화 바나듐층(250) 상에 루타일 상의 티타늄 산화물층(260)이 형성된다. 또, 상기 루타일 상의 티타늄 산화물층(260) 상에 상부 전극(280)이 형성될 수 있다.
도 5d를 참조하면, 상기 상부 전극(280)이 형성되기 전에, 상기 티타늄 산화물층(260) 상에 루타일 상의 상부 이산화 바나듐층(270)이 형성될 수 있다. 이때, 상기 티타늄 산화물층(260)의 상부는 상대적으로 루타일 상이 덜 이루어진 상태일 수 있다. 예를 들어, 비정질 상이거나 비정질 상을 포함한 상태일 수 있다.
도 5e를 별도로 참조하면, 하부층(210) 상에 하부 전극(220)을 형성하고, 상 기 하부 전극(220) 상에 비정질 상의 티타늄 산화물층(260)을 형성하고, 및 상기 티타늄 산화물층(260) 상에 루타일 상의 상부 이산화 바나듐층(270)이 형성된다. 이때, 상기 티타늄 산화물층(260)은 비정질 상태 또는 비정질을 포함하는 상태에서 루타일 상으로 변화될 수 있다.
루데늄 또는 이리듐을 이용하여 루타일 상의 티타늄 산화물층(260)을 형성하는 기술이 제안된 바 있으나, 그 물질들은 산화 공정에서 과산화되기 쉽고 물질의 조성이 변질되기 쉬우며, 또한 쉽게 휘발해버리는 단점 때문에 안정된 공정을 얻기가 매우 어렵다. 본 발명의 기술적 사상에 의한 루타일 상의 이산화 바나듐은 티타늄 산화물과 격자 상수(lattice constant)가 비슷하기 때문에 상대적으로 쉽고 안정적으로 루타일 상의 티타늄 산화물이 형성될 수 있다.
도 5a 내지 5e에서, 상기 하부 이산화 바나듐층(250), 상기 티타늄 산화물층(260), 및 상기 상부 이산화 바나듐층(270)은 하나의 유전층으로 명명될 수 있다. 상기 티타늄 산화물층(260)은 이산화 티타늄층일 수 있다.
도 6a 및 6b는 본 발명의 기술적 사상에 의한 루타일 상의 이산화 바나듐층과 루타일 상의 티타늄 산화물층을 포함하는 반도체 소자들을 개략적으로 예시한 도면들이다. 도 6a는 예시적으로 디램 반도체 소자로 이해될 수 있고, 도 6b는 플래시 메모리 소자로 이해될 수 있다. 도 6a를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 반도체 소자(300)는, 반도체 기판(305), 소자 분리 영역들(310, isolation region), 게이트들(315), 제1 층간 절연막(320), 비트 라인 컨택(325), 비트 라인(330), 제2 층간 절연막(335), 스토리지 컨택(340), 및 스토리지(350)를 포함할 수 있고, 상기 스토리지(350)는 하부 전극(360), 스토리지 유전층(370), 및 상부 전극(380)을 포함할 수 있으며, 상기 스토리지 유전층(370)은 루타일 상의 이산화 바나듐층과 루타일 상의 티타늄 산화물층을 포함한다. 구체적으로 설명되지 않은 구성 요소들은 그 구조와 기능 등이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 충분히 이해될 수 있을 것이다. 부가하여, 상기 스토리지(350)의 모양만을 고려하면, MIM(metal-insulator-metal) 커패시터를 포함하는 로직 반도체 소자, 에스램 반도체 소자, 플래시 메모리 소자, 저항 변화 반도체 소자, 위상 변이 반도체 소자, 자기 변화 반도체 소자 또는 기타 다른 반도체 소자로 이해될 수 있다.
도 6b를 참조하면, 본 발명의 기술적 사상의 다른 실시예에 의한 반도체 소자(400)는, 반도체 기판(405) 상에 형성된 다수 개의 게이트들(410)을 포함할 수 있고, 상기 게이트들(410)은 게이트 절연막(420), 하부 게이트 전극(430), 게이트간 유전층(440, inter-gate dielectric layer), 및 상부 게이트 전극(450)을 포함할 수 있으며, 상기 게이트간 유전층(440)은 루타일 상의 이산화 바나듐층과 루타일 상의 티타늄 산화물층을 포함한다. 상기 하부 게이트 전극(430) 및 상기 상부 게이트 전극(450)은 본 명세서에서 하부 전극(120, 220) 및 상부 전극(180, 280)으로 설명된 구성 요소와 유사한 것으로 이해될 수 있다. 상기 하부 게이트 전극(430)은 플로팅 게이트 전극일 수 있고, 상기 상부 게이트 전극(450)은 컨트롤 게이트 전극일 수 있다. 또는 CTF, 즉 전하 포획 플래시(charge trap flash)일 경우, 상기 도면의 좌측에 도시된 전하 포획 게이트 구조(460)를 포함할 수 있다. 상 기 전하 포획 게이트 구조(460)는 전하 포획 유전층(470) 및 게이트 전극(480)을 포함할 수 있다. 상기 전하 포획 유전층(470)은 루타일 상의 이산화 바나듐층과 루타일 상의 티타늄 산화물층을 포함한다. 구체적으로 설명되지 않은 구성 요소들은 그 구조와 기능 등이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 충분히 이해될 수 있을 것이다.
도 7a는 본 발명의 기술적 사상에 의한 루타일 상의 이산화 바나듐층과 루타일 상의 티타늄 산화물층을 가진 커패시터를 포함하는 반도체 소자를 포함하는 반도체 모듈을 개략적으로 도시한 도면이다. 도 7a를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 반도체 모듈(500)은 모듈 기판(510), 상기 모듈 기판(510) 상에 배치된 복수 개의 반도체 소자들(520), 상기 모듈 기판(510)의 한 모서리(edge)에 나란히 형성되고 상기 반도체 소자들(520)과 전기적으로 각각 연결되는 모듈 접촉 단자들(530)을 포함한다. 상기 모듈 기판(510)은 인쇄 회로 기판(PCB, printed circuit board)일 수 있다. 상기 모듈 기판(510)이 양면이 모두 사용될 수 있다. 즉, 상기 모듈 기판(510)의 앞면 및 뒷면에 모두 상기 반도체 소자들(520)이 배치될 수 있다. 도 7a에는 상기 모듈 기판(510)의 앞면에 8개의 상기 반도체 소자들(520)이 배치된 것으로 보여지나, 이것은 예시적인 것이다. 또, 반도체 소자들 또는 반도체 패키지들을 컨트롤하기 위한 별도의 반도체 소자를 더 포함할 수 있다. 따라서, 도 7a에 도시된 반도체 소자들(520)의 수가 반드시 상기 하나의 반도체 모듈(500)을 구성하기 위한 필수적인 모양은 아니다. 상기 반도체 소자들(520)은 적어도 하나가 본 발명의 기술적 사상의 루타일 상의 이산화 바나듐층과 루타일 상의 티타늄 산화물층을 가진 커패시터를 포함할 수 있다. 상기 모듈 접촉 단자들(530)은 금속으로 형성될 수 있고, 내산화성을 가질 수 있다. 상기 모듈 접촉 단자들(530)은 상기 반도체 모듈(500)의 표준 규격에 따라 다양하게 설정될 수 있다. 그러므로, 도시된 모듈 접촉 단자들(530)의 개수는 특별한 의미를 갖지 않는다.
도 7b는 본 발명의 기술적 사상에 의한 루타일 상의 이산화 바나듐층과 루타일 상의 티타늄 산화물층을 가진 커패시터를 포함하는 반도체 소자를 포함하는 전자 회로 기판을 개략적으로 도시한 블록 다이어그램이다. 도 7b를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 전자 회로 기판(600, electronic circuit board)은 회로 기판(610, circuit board) 상에 배치된 마이크로프로세서(620, microprocessor), 상기 마이크로프로세서(620)와 통신하는 주 기억 회로(630, main storage circuit) 및 부 기억 회로(640, supplementary storage circuit), 상기 마이크로프로세서(620)로 명령을 보내는 입력 신호 처리 회로(650, input signal processing circuit), 상기 마이크로프로세서(620)로부터 명령을 받는 출력 신호 처리 회로(660, output signal processing circuit) 및 다른 회로 기판들과 전기 신호를 주고 받는 통신 신호 처리 회로(670, communicating signal processing circuit)를 포함한다. 화살표들은 전기적 신호가 전달될 수 있는 경로를 의미하는 것으로 이해될 수 있다. 상기 마이크로프로세서(620)는 각종 전기 신호를 받아 처리 하고 처리 결과를 출력할 수 있으며, 상기 전자 회로 기판(610)의 다른 구성 요소들을 제어할 수 있다. 상기 마이크로프로세서(620)는 예를 들어, 중앙 처리 장치(CPU: central processing unit), 및/또는 주 제어 장치(MCU: main control unit) 등으로 이해될 수 있다. 상기 주 기억 회로(630)는 상기 마이크로프로세서(620)가 항상 또는 빈번하게 필요로 하는 데이터 또는 프로세싱 전후의 데이터를 임시로 저장할 수 있다. 상기 주 기억 회로(630)는 빠른 응답이 필요하므로, 반도체 메모리로 구성될 수 있다. 보다 상세하게, 상기 주 기억 회로(630)는 캐시(cache)로 불리는 반도체 메모리일 수도 있고, SRAM(static random access memory), DRAM(dynamic random access memory), RRAM(resistive random access memory) 및 그 응용 반도체 메모리들, 예를 들어 Utilized RAM, Ferro-electric RAM, Fast cycle RAM, Phase changeable RAM, Magnetic RAM, 기타 다른 반도체 메모리로 구성될 수 있다. 부가하여, 상기 주 기억 회로는 휘발성/비휘발성과 관계가 없으며, 랜덤 억세스 메모리를 포함할 수 있다. 본 실시예에서, 상기 주 기억 회로(630)는 본 발명의 기술적 사상에 의한 루타일 상의 이산화 바나듐층과 루타일 상의 티타늄 산화물층을 가진 커패시터를 포함하는 반도체 소자 또는 반도체 모듈(500)을 적어도 하나 이상 포함할 수 있다. 상기 부 기억 회로(640)는 대용량 기억 소자이고, 플래시 메모리 같은 비휘발성 반도체 메모리이거나 마그네틱 필드를 이용한 하드 디스크 드라이브일 수 있다. 또는 빛을 이용한 컴팩트 디스크 드라이브일 수 있다. 상기 부 기억 회로(640)는 상기 주 기억 회로(630)에 비하여, 빠른 속도를 원하지 않는 대신, 대용량의 데이터를 저장하고자 할 경우 사용될 수 있다. 상기 부 기억 회로(640)는 랜덤/비랜덤과 관계가 없으며, 비휘발성 기억 소자를 포함할 수 있다. 상기 부 기억 회로(640)는 본 발명의 기술적 사상에 의한 루타일 상의 이산화 바나듐층과 루타일 상의 티타늄 산화물층을 가진 커패시터를 포함하는 반도체 소자 또는 반도체 모듈(500)을 적어도 하나 이상 포함할 수 있다. 상기 입력 신호 처리 회로(650)는 외부의 명령을 전기적 신호로 바꾸거나, 외부로부터 전달된 전기적 신호를 상기 마이크로프로세서(620)로 전달할 수 있다. 상기 외부로부터 전달된 명령 또는 전기적 신호는 동작 명령일 수도 있고, 처리해야 할 전기 신호일 수도 있고, 저장해야 할 데이터일 수도 있다. 상기 입력 신호 처리 회로(650)는 예를 들어 키보드, 마우스, 터치 패드, 이미지 인식장치 또는 다양한 센서들로부터 전송되어 온 신호를 처리하는 단말기 신호 처리 회로(terminal signal processing circuit), 스캐너 또는 카메라의 영상 신호 입력을 처리하는 영상 신호 처리 회로(image signal processing circuit) 또는 여러 가지 센서 또는 입력 신호 인터페이스 등일 수 있다. 상기 입력 신호 처리 회로(650)는 본 발명의 기술적 사상에 의한 루타일 상의 이산화 바나듐층과 루타일 상의 티타늄 산화물층을 가진 커패시터를 포함하는 반도체 소자 또는 반도체 모듈(500)을 적어도 하나 이상 포함할 수 있다. 상기 출력 신호 처리 회로(660)는 상기 마이크로 프로세서(620)에서 처리된 전기 신호를 외부로 전송하기 위한 구성 요소일 수 있다. 예를 들어, 출력 신호 처리 회로(660)는 그래픽 카드, 이미지 프로세서, 광학 변환기, 빔 패널 카드, 또는 다양한 기능의 인터페이스 회로 등일 수 있다. 상기 출력 신호 처리 회로(660)는 본 발명의 기술적 사상에 의한 루타일 상의 이산화 바나듐층과 루타일 상의 티타늄 산화물층을 가진 커패시터를 포함하는 반도체 소자 또는 반도체 모듈(500)을 적어도 하나 이상 포함할 수 있다. 상기 통신 회로(670)는 다른 전자 시스템 또는 다른 회로 기판과 전기적 신호를 상기 입력 신호 처리 회로(650) 또는 출력 신호 처리 회로(660)를 통하지 않고 직접적으로 주고 받기 위한 구성 요소이다. 예를 들어, 통신 회로(670)는 개인 컴퓨터 시스템의 모뎀, 랜카드, 또는 다양한 인터페이스 회로 등일 수 있다. 상기 통신 회로(670)는 본 발명의 기술적 사상에 의한 루타일 상의 이산화 바나듐층과 루타일 상의 티타늄 산화물층을 가진 커패시터를 포함하는 반도체 소자 또는 반도체 모듈(500)을 적어도 하나 이상 포함할 수 있다.
도 7c는 본 발명의 기술적 사상의 일 실시예에 의한 루타일 상의 이산화 바나듐층과 티타늄 루타일 상의 티타늄 산화물층을 가진 커패시터를 포함하는 반도체 소자 또는 반도체 모듈을 포함하는 전자 시스템을 개략적으로 도시한 블록 다이어그램이다. 도 7c를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 전자 시스템(700)은, 제어부(710, control unit), 입력부(720, input unit), 출력부(730, output unit), 및 저장부(740, storage unit)를 포함하고, 통신부(750, communication unit) 및/또는 기타 동작부(760, operation unit)를 더 포함할 수 있다. 상기 제어부(710)는 상기 전자 시스템(700) 및 각 부분들을 총괄하여 제어할 수 있다. 상기 제어부(710)는 중앙 처리부 또는 중앙 제어부로 이해될 수 있으며, 본 발명의 기술적 사상의 일 실시예에 의한 상기 전자 회로 기판(600)을 포함할 수 있다. 또, 상기 제어부(710)는 본 발명의 기술적 사상에 의한 루타일 상의 이산화 바나듐층과 루타일 상의 티타늄 산화물층을 가진 커패시터를 포함하는 반도체 소자 또는 반도체 모듈(500)을 적어도 하나 이상 포함할 수 있다. 상기 입력부(720)는 상기 제어부(710)로 전기적 명령 신호를 보낼 수 있다. 상기 입력부(720)는 키보드, 키패드, 마우스, 터치 패드, 스캐너 같은 이미지 인식기, 또는 다양한 입력 센 서들일 수 있다. 상기 입력부(720)는 본 발명의 기술적 사상에 의한 루타일 상의 이산화 바나듐층과 루타일 상의 티타늄 산화물층을 가진 커패시터를 포함하는 반도체 소자 또는 반도체 모듈(500)을 적어도 하나 이상 포함할 수 있다. 상기 출력부(730)는 상기 제어부(710)로부터 전기적 명령 신호를 받아 상기 전자 시스템(700)이 처리한 결과를 출력할 수 있다. 상기 출력부(730)는 모니터, 프린터, 빔 조사기, 또는 다양한 기계적 장치일 수 있다. 상기 출력부(730)는 본 발명의 기술적 사상에 의한 루타일 상의 이산화 바나듐층과 루타일 상의 티타늄 산화물층을 가진 커패시터를 포함하는 반도체 소자 또는 반도체 모듈(500)을 적어도 하나 이상 포함할 수 있다. 상기 저장부(740)는 상기 제어부(710)가 처리할 전기적 신호 또는 처리한 전기적 신호를 임시적 또는 영구적으로 저장하기 위한 구성 요소일 수 있다. 상기 저장부(740)는 상기 제어부(710)와 물리적, 전기적으로 연결 또는 결합될 수 있다. 상기 저장부(740)는 반도체 메모리, 하드 디스크 같은 마그네틱 저장 장치, 컴팩트 디스크 같은 광학 저장 장치, 또는 기타 데이터 저장 기능을 갖는 서버일 수 있다. 또, 상기 저장부(740)는 본 발명의 기술적 사상에 의한 루타일 상의 이산화 바나듐층 및 루타일 상의 티타늄 산화물층을 가진 커패시터를 포함하는 반도체 소자 또는 반도체 모듈(500)을 적어도 하나 이상 포함할 수 있다. 상기 통신부(750)는 상기 제어부(710)로부터 전기적 명령 신호를 받아 다른 전자 시스템으로 전기적 신호를 보내거나 받을 수 있다. 상기 통신부(750)는 모뎀, 랜카드 같은 유선 송수신 장치, 와이브로 인터페이스 같은 무선 송수신 장치, 또는 적외선 포트 등일 수 있다. 또, 상기 통신부(750)는 본 발명의 기술적 사상에 의한 루타일 상의 이산화 바나듐층과 루타일 상의 티타늄 산화물층을 가진 커패시터를 포함하는 반도체 소자 또는 반도체 모듈(500)을 적어도 하나 이상 포함할 수 있다. 상기 동작부(760)는 상기 제어부(710)의 명령에 따라 물리적 또는 기계적인 동작을 할 수 있다. 예를 들어, 상기 동작부(760)는 플로터, 인디케이터, 업/다운 오퍼레이터 등, 기계적인 동작을 하는 구성 요소일 수 있다. 본 발명의 기술적 사상에 의한 전자 시스템은 컴퓨터, 네트웍 서버, 네트워킹 프린터 또는 스캐너, 무선 컨트롤러, 이동 통신용 단말기, 교환기, 또는 기타 프로그램된 동작을 하는 전자 제품일 수 있다.
도 8은 본 발명의 기술적 사상에 의하여 형성된 티타늄 산화물층이 루타일 상으로 형성된 것을 보여주는 측정 결과 그래프이다. X축은 티타늄 산화물층의 두께(Å)이고, Y축은 등가 산화막으로 환산된 두께(Å)이다. 이 그래프의 기울기로부터 유전막의 유전율이 계산될 수 있다. 도 8을 참조하면, 티타늄 산화물층의 두께가 약 110Å일 경우, 등가 산화막으로는 약 5Å인 것으로 환산되고, 두께가 약 130Å일 경우, 등가 산화막으로는 약 10Å인 것으로 환산되고, 및 두께가 약 160Å일 경우, 등가 산화막으로는 약 12Å인 것으로 환산된다. 등가 산화막은 실리콘 산화막을 기준으로 환산된 유전막의 두께를 의미하며 실리콘 산화막의 유전율이 약 3.9이므로 이로부터 계산된 티타늄 산화물층의 유전율은 약 98정도로 환산될 수 있다. 유전율이 100에 가깝다는 것은 티타늄 산화물층이 루타일 상으로 형성되어 있다는 증거이다. 본 실험에서, 실험의 안정성을 위하여 티타늄 산화물 상에 보호층을 형성하였다. 상기 보호층은 상기 티타늄 산화물층에 염소 등의 반응기나 이물질이 침 투하는 것을 막아주며, 예시적으로 지르코늄 산화물(ZrO2)이 사용되었다. 즉, 도 8의 실험 결과는 티타늄 산화물층과 지르코늄 산화물층이 더해진 두께일 수 있다.
도 9는 본 발명의 기술적 사상에 의하여 형성된 티타늄 산화물층이 루타일 상으로 형성된 것을 보여주는 X-ray 회절 분석에 따른 결과 그래프이다. X축은 2θ(회절각)이며, Y축은 회절되어 나오는 X-ray의 강도(intensity)이다. 굵은 선은 바나듐 질화물층 및 루타일 상의 이산화 바나듐을 증착한 후, 그 막들을 분석한 X-ray 회절 분석 결과이며 가는 선은 굵은 선으로 표시된 바나듐 질화물, 루타일 상의 이산화 바나듐층 상에 티타늄 산화물층을 형성한 후, 그 막들을 분석한 X-ray 회절 분석 결과이다. 도 9를 참조하면, 약 27.5° 부근에서 가는 선의 X선 세기가 훨씬 높은 것을 알 수 있다. 이것은 그 부근에 형성된 티타늄 산화물층이 루타일 상으로 형성되었다는 증거이다.
도 10의 (a)는 본 발명의 기술적 사상에 의하여 형성된 티타늄 산화물층이 루타일 상으로 형성된 것을 보여주는 TEM 이미지이고, 도 10의 (b)는 그 회절 패턴 분석의 결과 이미지이다. 도 10의 (a) 및 (b)를 참조하면, 본 발명의 기술적 사상에 의하여 형성된 티타늄 산화물층은 TEM 회절 패턴 방향이 <110> 및 <200> 방향으로 나타난다. 각 물질들은 그 결정 상에 따라 고유한 회절 패턴 방향을 보인다. <110> 및 <200> 방향으로 회절되는 것은 본 발명의 기술적 사상에 의하여 형성된 티타늄 산화물층이 루타일 상이라는 것을 설명한다.
그 외, 도면에 참조 부호가 표시되지 않은 구성 요소들은 본 명세서의 다른 도면들 및 그 설명들로부터 그 이름과 기능 등이 쉽게 이해될 수 있을 것이다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 개략적으로 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해하여야 한다.
도 1a 내지 1k는 본 발명의 기술적 사상의 다양한 실시예들에 의한 반도체 소자에 포함된 구조물들을 설명하기 위한 도면들이다.
도 2a 내지 2g는 본 발명의 기술적 사상의 실시예들에 의한 반도체 소자에 포함된 구조물들을 형성하는 방법을 설명하기 위한 플로우 차트들이다.
도 3a 내지 5e는 본 발명의 기술적 사상의 실시예들에 의한 반도체 소자에 포함된 구조물들을 형성하는 방법을 설명하기 위한 도면들이다.
도 6a 및 6b는 본 발명의 기술적 사상에 의한 이산화 바나듐층과 티타늄 산화물층을 포함하는 반도체 소자들을 개략적으로 예시한 도면들이다.
도 7a는 본 발명의 기술적 사상에 의한 이산화 바나듐층과 티타늄 산화물층을 포함하는 반도체 소자를 포함하는 반도체 모듈을 개략적으로 도시한 도면이다.
도 7b는 본 발명의 기술적 사상에 의한 이산화 바나듐층과 티타늄 산화물층을 포함하는 반도체 소자를 포함하는 전자 회로 기판을 개략적으로 도시한 블록 다이어그램이다.
도 7c는 본 발명의 기술적 사상의 일 실시예에 의한 이산화 바나듐층과 티타늄 산화물층을 포함하는 반도체 소자 또는 반도체 모듈을 포함하는 전자 시스템을 개략적으로 도시한 블록 다이어그램이다.
도 8은 본 발명의 기술적 사상에 의하여 형성된 티타늄 산화물층이 루타일 상으로 형성된 것을 보여주는 측정 결과 그래프이다.
도 9는 본 발명의 기술적 사상에 의하여 형성된 티타늄 산화물층이 루타일 상으로 형성된 것을 보여주는 X-ray 회절 분석에 따른 결과 그래프이다.
도 10의 (a)는 본 발명의 기술적 사상에 의하여 형성된 티타늄 산화물층이 루타일 상으로 형성된 것을 보여주는 TEM 이미지이고, 도 10의 (b)는 그 회절 패턴 분석의 결과 이미지이다.
(도면의 주요부분에 대한 부호의 설명)
100: 구조물
110, 210: 하부층
120, 220: 하부 전극
130, 230: 바나듐층
140, 240: 바나듐 질화물층
145, 245: 바나듐을 포함하는 물질층
150, 250: 하부 이산화 바나듐층
160, 260: 티타늄 산화물층
170, 270: 상부 이산화 바나듐층
180, 280: 상부 전극
300: 반도체 소자
305: 반도체 기판
310: 소자 분리 영역
320: 제1 층간 절연막
325: 비트 라인 컨택
330: 비트 라인
335: 제2 층간 절연막
340: 스토리지 컨택
350: 스토리지
360: 하부 전극
370: 스토리지 유전층
380: 상부 전극
400: 반도체 소자
405: 반도체 기판
410: 게이트
420: 게이트 절연막
430: 하부 게이트 전극
440: 게이트간 절연막
450: 상부 게이트 전극
460: 전하 포획 게이트
470: 전하 포획 유전막
480: 게이트 전극

Claims (10)

  1. 하부 전극;
    상기 하부 전극 상에 형성된 루타일 상의 하부 이산화 바나듐층;
    상기 하부 이산화 바나듐층 상에 형성된 루타일 상의 티타늄 산화물층; 및
    상기 티타늄 산화물층 상에 형성된 상부 전극을 포함하는 반도체 소자.
  2. 제1항에서,
    상기 하부 전극은 바나듐을 포함하는 반도체 소자.
  3. 제1항에서,
    상기 티타늄 산화물층과 상기 상부 전극 사이에 형성된 루타일 상의 상부 이산화 바나듐층을 더 포함하는 반도체 소자.
  4. 하부 전극;
    상기 하부 전극 상에 형성된 루타일 상의 티타늄 산화물층;
    상기 티타늄 산화물층 상에 형성된 루타일 상의 상부 이산화 바나듐층; 및
    상기 상부 이산화 바나듐층 상에 형성된 상부 전극을 포함하는 반도체 소자.
  5. 하부 전극을 형성하고,
    상기 하부 전극 상에 루타일 상의 하부 이산화 바나듐층 형성하고,
    상기 하부 이산화 바나듐층 상에 루타일 상의 티타늄 산화물층을 형성하고, 및
    상기 티타늄 산화물층 상에 상부 전극을 형성하는 것을 포함하는 반도체 소자의 제조 방법.
  6. 제5항에서,
    상기 하부 전극은 바나듐을 포함하는 반도체 소자의 제조 방법.
  7. 제6항에서,
    상기 하부 이산화 바나듐층은 상기 바나듐을 포함하는 하부 전극의 표면을 산화시켜 형성되는 반도체 소자의 제조 방법.
  8. 제5항에서,
    상기 티타늄 산화물층은 500℃ 이하에서 형성되는 반도체 소자의 제조 방법.
  9. 하부 전극을 형성하고,
    상기 하부 전극 상에 비정질 상을 포함하는 티타늄 산화물 층을 형성하고,
    상기 티타늄 산화물층 상에 루타일 상의 상부 이산화 바나듐층을 형성하고, 및
    상기 상부 이산화 바나듐층 상에 상부 전극을 형성하는 것을 포함하는 반도체 소자의 제조 방법.
  10. 제 9항에서,
    상기 티타늄 산화물층이 상기 상부 이산화 바나듐이 형성될 때, 루타일 상으로 상변이되는 반도체 소자의 제조 방법.
KR1020090129209A 2009-12-22 2009-12-22 반도체 소자 및 그 제조 방법, 및 그것을 포함하는 반도체 모듈, 전자 회로 기판 및 전자 시스템 KR20110072331A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090129209A KR20110072331A (ko) 2009-12-22 2009-12-22 반도체 소자 및 그 제조 방법, 및 그것을 포함하는 반도체 모듈, 전자 회로 기판 및 전자 시스템
US12/855,191 US20110151639A1 (en) 2009-12-22 2010-08-12 Semiconductor device, method of fabricating the same, semiconductor module, electronic circuit board, and electronic system including the device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090129209A KR20110072331A (ko) 2009-12-22 2009-12-22 반도체 소자 및 그 제조 방법, 및 그것을 포함하는 반도체 모듈, 전자 회로 기판 및 전자 시스템

Publications (1)

Publication Number Publication Date
KR20110072331A true KR20110072331A (ko) 2011-06-29

Family

ID=44151695

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090129209A KR20110072331A (ko) 2009-12-22 2009-12-22 반도체 소자 및 그 제조 방법, 및 그것을 포함하는 반도체 모듈, 전자 회로 기판 및 전자 시스템

Country Status (2)

Country Link
US (1) US20110151639A1 (ko)
KR (1) KR20110072331A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9627490B1 (en) * 2015-12-18 2017-04-18 Wisconsin Alumni Research Foundation Epitaxial growth of high quality vanadium dioxide films with template engineering
US10216013B2 (en) 2017-03-07 2019-02-26 Wisconsin Alumni Research Foundation Vanadium dioxide-based optical and radiofrequency switches
US11335781B2 (en) 2017-05-10 2022-05-17 Wisconsin Alumni Research Foundation Vanadium dioxide heterostructures having an isostructural metal-insulator transition
KR102650214B1 (ko) * 2018-09-19 2024-03-21 삼성전자주식회사 집적회로 소자 및 그 제조 방법
TW202217037A (zh) * 2020-10-22 2022-05-01 荷蘭商Asm Ip私人控股有限公司 沉積釩金屬的方法、結構、裝置及沉積總成
KR102707431B1 (ko) * 2021-06-23 2024-09-20 포항공과대학교 산학협력단 기판 상에 배치되는 이종의 단결정 전이 금속 산화물 층을 포함하는 전자 소자 및 이의 제조 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2809388B1 (fr) * 2000-05-23 2002-12-20 Saint Gobain Vitrage Vitrage comprenant au moins une couche a proprietes thermochromes
GB0108502D0 (en) * 2001-04-04 2001-05-23 Isis Innovation Structure with variable emittance
JP2003002791A (ja) * 2001-06-15 2003-01-08 Zenji Hiroi 転移温度が制御された部材
KR100914982B1 (ko) * 2008-01-02 2009-09-02 주식회사 하이닉스반도체 반도체 소자의 금속배선 및 그 형성방법
KR20090117103A (ko) * 2008-05-08 2009-11-12 삼성전자주식회사 상변화 메모리 장치

Also Published As

Publication number Publication date
US20110151639A1 (en) 2011-06-23

Similar Documents

Publication Publication Date Title
US11404217B2 (en) Methods of incorporating leaker devices into capacitor configurations to reduce cell disturb, and capacitor configurations incorporating leaker devices
KR20110072331A (ko) 반도체 소자 및 그 제조 방법, 및 그것을 포함하는 반도체 모듈, 전자 회로 기판 및 전자 시스템
US20200235111A1 (en) Methods of incorporating leaker-devices into capacitor configurations to reduce cell disturb, and capacitor configurations incorporating leaker-devices
KR100468852B1 (ko) 캐패시터 구조체 형성 방법
JP6017138B2 (ja) 半導体装置の作製方法
US6664578B2 (en) Ferroelectric memory device and method of forming the same
KR101666645B1 (ko) 다양한 소자 분리 영역들을 갖는 반도체 소자의 제조 방법
KR20110064269A (ko) 반도체 소자 및 그것의 제조 방법, 및 그것을 포함하는 반도체 모듈, 전자 회로 기판 및 전자 시스템
CN101714579B (zh) 铁电体电容器、铁电体电容器的制造方法、铁电体存储器
JP2000031430A (ja) 半導体メモリ装置及びその製造方法
JP2006073648A (ja) 半導体装置及びその製造方法
KR20230074757A (ko) 반도체 장치
US20210391343A1 (en) Methods of Incorporating Leaker Devices into Capacitor Configurations to Reduce Cell Disturb, and Capacitor Configurations Incorporating Leaker Devices
JP2006261443A (ja) 半導体装置及びその製造方法
US20070158715A1 (en) Ferroelectric capacitor and method for fabricating the same
JP2005086085A (ja) 半導体装置及びその製造方法
US11444243B2 (en) Electronic devices comprising metal oxide materials and related methods and systems
JP2006245383A (ja) 半導体集積回路用キャパシタ
KR20090090002A (ko) 상변화 메모리 소자 제조 방법
US20070161126A1 (en) Ferroelectric capacitor and method for fabricating the same
JP4716938B2 (ja) 半導体装置の製造方法
JP2006165237A (ja) 強誘電体メモリとその製造方法、強誘電体メモリ装置とその製造方法、及び電子機器
CN117219623A (zh) 电容器、包括其的电子器件及制备所述电容器的方法
KR20110111141A (ko) 커패시터 및 그 형성 방법
KR20020010307A (ko) 캐패시터의 하부전극 형성 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid