CN110931466B - 集成电路器件及其制造方法 - Google Patents

集成电路器件及其制造方法 Download PDF

Info

Publication number
CN110931466B
CN110931466B CN201910312232.3A CN201910312232A CN110931466B CN 110931466 B CN110931466 B CN 110931466B CN 201910312232 A CN201910312232 A CN 201910312232A CN 110931466 B CN110931466 B CN 110931466B
Authority
CN
China
Prior art keywords
film
dielectric film
dielectric
metal
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910312232.3A
Other languages
English (en)
Other versions
CN110931466A (zh
Inventor
文瑄敏
金洙焕
金铉埈
朴成律
朴瑛琳
蒋在完
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110931466A publication Critical patent/CN110931466A/zh
Application granted granted Critical
Publication of CN110931466B publication Critical patent/CN110931466B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

本公开提供了集成电路器件及其制造方法。在集成电路器件的电容器中，电介质结构包括通过氧化电极的表面获得的结晶诱导膜以及形成在结晶诱导膜上的电介质膜，以减少电介质膜中产生的缺陷密度，改善泄漏电流，并减小等效氧化物厚度。

Description

集成电路器件及其制造方法
技术领域
本公开的方法和装置涉及一种集成电路器件以及制造该集成电路器件的方法，更具体地，涉及具有电介质膜的集成电路器件以及制造具有该电介质膜的集成电路器件的方法。
背景技术
随着电子技术的进步，半导体器件已经迅速按比例缩小。因此，构成电子器件的图案已经相应地减小。此外，需要开发一种结构，即使具有相对小的厚度的电介质膜形成在精细尺寸的电容器中，该结构也能够减少来自精细尺寸的电容器的泄漏电流并保持期望的电特性。
发明内容
本公开的实施方式提供一种集成电路器件，其可以减少来自电容器的泄漏电流并保持期望的电特性。
本公开的实施方式还提供一种制造集成电路器件的方法，其可以减少来自电容器的泄漏电流并保持期望的电特性。
根据本公开的一实施方式，提供一种集成电路器件，该集成电路器件包括：电极，包含第一金属；设置在电极上的缓冲层，该缓冲层包括第一金属、氧原子和氮原子；以及设置在缓冲层上的电介质结构，其中电介质结构包括：设置在缓冲层上的结晶诱导膜，该结晶诱导膜包括第一金属氧化物膜，该第一金属氧化物膜包括第一金属；和设置在结晶诱导膜上的第一电介质膜，该第一电介质膜包括第二金属氧化物膜，该第二金属氧化物膜包括第二金属，其中第二金属不同于第一金属。
根据本公开的一实施方式，提供一种集成电路器件，该集成电路器件包括：基板；设置在基板之上的底电极，该底电极包括第一金属；设置在底电极之上的顶电极；电介质结构，设置在底电极和顶电极之间；以及设置在底电极和电介质结构之间的缓冲层，该缓冲层包括第一金属、氧原子和氮原子，其中电介质结构包括：设置在缓冲层上的结晶诱导膜；和设置在结晶诱导膜上的第一电介质膜，该第一电介质膜包括第二金属氧化物膜，该第二金属氧化物膜包括第二金属，其中第二金属不同于第一金属。
根据本公开的一实施方式，提供一种集成电路器件，该集成电路器件包括：基板；设置在基板之上的底电极，该底电极包括第一金属；顶电极，设置在底电极之上；电介质结构，设置在底电极和顶电极之间，该电介质结构包括结晶诱导膜、设置在结晶诱导膜上的第一电介质膜和设置在第一电介质膜上的第二电介质膜，该结晶诱导膜包括第一金属氧化物膜，该第一金属氧化物膜包括第一金属，并且该结晶诱导膜设置在底电极的表面之上，第一电介质膜具有第一带隙，该第二电介质膜具有大于第一带隙的第二带隙；以及缓冲层，设置在底电极和结晶诱导膜之间，该缓冲层包括第一金属、氧原子和氮原子。
根据本公开的一实施方式，提供一种制造集成电路器件的方法，该方法包括：在基板之上形成电极，该电极包括第一金属；部分地氧化该电极以在电极的表面上形成结晶诱导膜，该结晶诱导膜包括第一金属氧化物膜，该第一金属氧化物膜包括第一金属；以及在结晶诱导膜上形成第一电介质膜，该第一电介质膜包括第二金属氧化物膜，该第二金属氧化物膜包括第二金属，其中第二金属不同于第一金属。
附图说明
从以下结合附图的详细描述，本公开的实施方式将被更清楚地理解，附图中：
图1是示出根据一实施方式的集成电路器件的主要构造的剖视图；
图2是示出根据一实施方式的集成电路器件的主要构造的剖视图；
图3是示出一根据实施方式的集成电路器件的主要构造的剖视图；
图4A和图4B是剖视图，每个示出根据一实施方式的集成电路器件的主要构造；
图5是示出根据一实施方式的集成电路器件的主要构造的剖视图；
图6A是示出根据一实施方式的集成电路器件的剖视图，图6B是图6A的局部区域的放大剖视图；
图7A是示出根据一实施方式的集成电路器件的剖视图，图7B是图7A的局部区域的放大剖视图；
图8A是示出根据一实施方式的集成电路器件的剖视图，图8B是图8A的局部区域的放大剖视图；
图9A是示出根据一实施方式的集成电路器件的剖视图，图9B是图9A的局部区域的放大剖视图；以及
图10A、图10B、图10C、图10D、图10E、图10F、图10G、图10H和图10I是示出根据一实施方式的制造集成电路器件的方法的顺序工艺的剖视图。
具体实施方式
在下文，将参照附图详细描述本公开的实施方式。在整个说明书中，相同的部件将由相同的附图标记表示，并且将省略其重复的描述。诸如“……中的至少一个”的表述当在一列元件之后时修饰整列元件而不是修饰该列中的各个元件。例如，表述“a、b和c中的至少一个”、“a、b或c中的至少一个”和“a、b和/或c中的至少一个”应当被理解为包括仅a、仅b、仅c、a和b两者、a和c两者、b和c两者、或a、b和c的全部。
图1是示出根据一实施方式的集成电路器件100的主要构造的剖视图。
参照图1，集成电路器件100包括基板110、在基板110上的下部结构120、以及设置在下部结构120上的电容器C1。
基板110可以包括诸如Si或Ge的元素半导体、或诸如SiC、GaAs、InAs或InP的化合物半导体。基板110可以包括半导体基板和包含布置在该半导体基板之上的至少一个绝缘膜或至少一个导电区域的结构。导电区域可以包括例如杂质掺杂的阱或杂质掺杂的结构。在一些实施方式中，基板110可以具有各种器件隔离结构，诸如浅沟槽隔离(STI)结构。
在一些实施方式中，下部结构120可以包括绝缘膜。在一些其它的实施方式中，下部结构120可以包括各种导电区域(例如布线层、接触插塞、晶体管等)以及使这些导电区域彼此绝缘的绝缘膜。
电容器C1可以包括彼此相对的底电极130和顶电极140、以及设置在底电极130和顶电极140之间的电介质结构DS1。
底电极130和顶电极140中的每个可以包括：包含第一金属的金属膜、包含第一金属的金属氧化物膜、包含第一金属的金属氮化物膜、包含第一金属的金属氮氧化物膜、或其组合。
在一些实施方式中，第一金属可以是过渡金属或后过渡金属。例如，第一金属可以是Ti、Co、Nb或Sn。在一些实施方式中，底电极130和顶电极140中的每个可以包括Ti、Ti氧化物、Ti氮化物、Ti氮氧化物、Co、Co氧化物、Co氮化物、Co氮氧化物、Nb、Nb氧化物、Nb氮化物、Nb氮氧化物、Sn、Sn氧化物、Sn氮化物、Sn氮氧化物、或其组合。例如，尽管底电极130和顶电极140中的每个可以包括TiN、CoN、NbN、SnO2或其组合，但是底电极130和顶电极140中的每个的构成材料不限于此。
在一些实施方式中，电介质结构DS1可以包括结晶诱导膜150、第一电介质膜160和第二电介质膜170。结晶诱导膜150可以布置在底电极130和第一电介质膜160之间。第一电介质膜160的底表面可以接触结晶诱导膜150的顶表面，并且第一电介质膜160的顶表面可以接触第二电介质膜170的底表面。第二电介质膜170可以布置在第一电介质膜160和顶电极140之间。在某些实施方式中，第二电介质膜170可以被省略。
结晶诱导膜150可以包括包含第一金属的第一金属氧化物膜。在一些实施方式中，结晶诱导膜150可以包括Ti氧化物膜、Co氧化物膜、Nb氧化物膜或Sn氧化物膜。在一些实施方式中，构成结晶诱导膜150的第一金属氧化物膜可以包括结晶金属氧化物。例如，第一金属氧化物膜可以具有金红石结构。结晶诱导膜150可以具有约3埃
Figure BDA0002031903250000041
至约
Figure BDA0002031903250000042
的厚度TH11。在第一金属氧化物膜包括具有金红石结构的TiO2膜的情况下，即使具有约
Figure BDA0002031903250000043
或更小的相对低的厚度，结晶诱导膜150也可以具有约80至约130的相对高的介电常数。具有金红石结构的TiO2膜可以具有约3.1eV的带隙。
第一电介质膜160可以包括包含第二金属的第二金属氧化物膜。第二金属可以与底电极130和结晶诱导膜150中包含的第一金属不同。例如，第二金属可以是Hf、Zr、Nb、Ce或Ti。在一些实施方式中，第一电介质膜160可以包括HfO2、ZrO2、Nb2O5、CeO2或TiO2。在一些其它的实施方式中，第一电介质膜160可以包括准金属氧化物。例如，第一电介质膜160可以包括GeO2。
结晶诱导膜150的厚度TH11可以小于第一电介质膜160的厚度TH12。在一些实施方式中，结晶诱导膜150的厚度TH11可以在从约
Figure BDA0002031903250000044
至约
Figure BDA0002031903250000045
的范围内，第一电介质膜160的厚度TH12可以在从约
Figure BDA0002031903250000046
至约
Figure BDA0002031903250000047
的范围内，而不限于此。
结晶诱导膜150可以提供表面应力，使得直接布置在结晶诱导膜150上的第一电介质膜160具有四方相的优选取向。由于在结晶诱导膜150的与第一电介质膜160的底表面接触的顶表面处的界面能量特性，第一电介质膜160可以保持四方相的晶体结构。在一些实施方式中，第一电介质膜160的所有部分可以包括四方相。在一些其它的实施方式中，大部分的第一电介质膜160可以包括四方相，并且第一电介质膜160的与结晶诱导膜150间隔开设置而不接触的一些部分可以包括单斜相。基于第一电介质膜160的总体积，第一电介质膜160的包括单斜相的部分可以以约0体积百分比(vol％)至约20体积百分比的量存在。
在一些实施方式中，底电极130可以包括TiN膜，结晶诱导膜150可以包括具有金红石结构的TiO2膜，第一电介质膜160可以包括具有四方相的HfO2膜。具有四方相的HfO2膜可以具有约70的相对高的介电常数，其高于具有单斜相的HfO2膜的介电常数。因此，第一电介质膜160可以具有四方相并提供相对高的介电常数，从而有助于减小电介质结构DS1的等效氧化物厚度。具体地，在第一电介质膜160包括具有四方相的HfO2膜的情况下，即使第一电介质膜160的厚度TH12为约
Figure BDA0002031903250000051
或具有大于约
Figure BDA0002031903250000052
的相对高的值，HfO2膜也保持四方相并因此具有相对高的介电常数，从而电介质结构DS1可以具有增大的介电常数。结果，即使当第一电介质膜160的厚度TH12相对高时，也可以减小电介质结构DS1的等效氧化物厚度。
在一些实施方式中，构成结晶诱导膜150的第一金属氧化物膜的第一晶格常数与构成第一电介质膜160的第二金属氧化物膜的第二晶格常数之间的差异(晶格失配)可以等于或小于第一晶格常数和第二晶格常数之一的约15％。也就是，构成结晶诱导膜150的第一金属氧化物膜的第一晶格常数与构成第一电介质膜160的第二金属氧化物膜的第二晶格常数之间的差异可以为约15％或更小。例如，第一金属氧化物膜和第二金属氧化物膜之间的晶格失配可以为约5％或更小。
在一些实施方式中，底电极130和顶电极140中的每个可以具有约3.5eV或更小的带隙，并且第一电介质膜160可以具有约3.5eV或更大的带隙。
在一些实施方式中，第一电介质膜160的带隙可以大于结晶诱导膜150的带隙。例如，结晶诱导膜150可以包括TiO2膜，第一电介质膜160可以包括HfO2膜。在这种情况下，HfO2膜可以具有约5.68eV的带隙，其大于TiO2膜的带隙(约3.1eV)。因此，由于可以增大底电极130和电介质结构DS1之间的势垒以及顶电极140和电介质结构DS1之间的势垒，所以可以抑制电介质结构DS1中的氧转移到底电极130和/或顶电极140。因此，可以防止电介质结构DS1的电特性的劣化并可以提供相对高的电容，同时抑制来自电容器C1的泄漏电流的产生。
第二电介质膜170可以与底电极130相对，而使结晶诱导膜150和第一电介质膜160设置在它们之间。第二电介质膜170的带隙可以大于第一电介质膜160的带隙。第二电介质膜170可以包括金属氧化物，并且构成第二电介质膜170的金属可以与第一金属和第二金属不同。在一些实施方式中，第二电介质膜170可以包括ZrO2、Al2O3、Nb2O5、CeO2、La2O3、Ta2O3、TiO2或其组合。第二电介质膜170可以包括包含选自上述示例材料中的一种的单层，或者其中堆叠多个层的多层，该堆叠的层包括选自上述示例材料中的不同材料。
在一些实施方式中，当第二电介质膜170是多层时，第二电介质膜170的与第一电介质膜160的顶表面接触的部分可以包括包含四方相或单斜相的ZrO2膜。例如，第一电介质膜160可以包括HfO2膜，第二电介质膜170可以包括与第一电介质膜160接触的ZrO2膜。在这种情况下，在接触第一电介质膜160的顶表面时，第二电介质膜170可以向第一电介质膜160提供表面应力，使得第一电介质膜160可以保持四方相。此外，ZrO2膜可以具有约7.8eV的带隙，其大于HfO2膜的带隙(约5.68eV)。因此，穿过电介质结构DS1的泄漏电流的产生可以由第二电介质膜170抑制，因此可以提供具有相对高的电容的电容器C1。
第二电介质膜170的厚度TH13可以大于第一电介质膜160的厚度TH12。在一些实施方式中，第二电介质膜170的厚度TH13可以在从约
Figure BDA0002031903250000061
至约
Figure BDA0002031903250000062
的范围内，而不限于此。
集成电路器件100的电容器C1还可以包括在底电极130和结晶诱导膜150之间的缓冲层132。缓冲层132可以包括第一金属、氧原子和氮原子。例如，当底电极130和结晶诱导膜150包括Ti时，缓冲层132也可以包括Ti。在一些实施方式中，底电极130可以包括TiN膜，结晶诱导膜150可以包括TiO2膜，缓冲层132可以包括TiON膜。缓冲层132中的氮原子含量可以在缓冲层132的厚度方向上变化。例如，缓冲层132中的氮原子含量可以随着与结晶诱导膜150的距离减小而逐渐减小，并可以随着与底电极130的距离减小而逐渐增大。如这里所用的，术语“氮原子含量”是指每单位体积的氮原子的量。
缓冲层132可以用作防止氧从电介质结构DS1朝向底电极130扩散的阻挡物。这样，缓冲层132布置在底电极130和电介质结构DS1之间，从而可以防止高电阻材料(其可能由于扩散到底电极130中的氧原子而形成在底电极130的一些区域中)被形成，因此可以抑制底电极130的电阻的增大。
在一些实施方式中，缓冲层132的厚度TH14可以等于或小于结晶诱导膜150的厚度TH11。例如，缓冲层132的厚度TH14可以在从约
Figure BDA0002031903250000071
至约
Figure BDA0002031903250000072
的范围内。结晶诱导膜150的厚度TH11和缓冲层132的厚度TH14中的每个可以根据电容器C1要表现出的电特性而适应性地确定。
图2是示出根据一实施方式的集成电路器件200的主要构造的剖视图。在图2中，与图1中的相同的附图标记分别表示相同的构件，并将省略其详细说明。
参照图2，集成电路器件200的电容器C2具有与图1所示的集成电路器件100的电容器C1基本上相同的构造。然而，在集成电路器件200中，电容器C2的电介质结构DS2包括设置在第一电介质膜160和顶电极140之间的第二电介质膜270。
第二电介质膜270可以具有包括ZrO2膜的单层结构。第二电介质膜270可以包括四方相或单斜相。构成第二电介质膜270的ZrO2膜可以接触第一电介质膜160的顶表面并因此向第一电介质膜160提供表面应力，使得第一电介质膜160可以保持四方相。第二电介质膜270的顶表面可以接触顶电极140的底表面。对于第二电介质膜270的更多描述，可以参考已经参照图1给出的第二电介质膜170的描述。
图3是示出根据一实施方式的集成电路器件300的主要构造的剖视图。在图3中，与图1中的相同的附图标记分别表示相同的构件，并将省略其详细说明。
参照图3，集成电路器件300的电容器C3具有与图1所示的集成电路器件100的电容器C1基本上相同的构造。然而，在集成电路器件300中，电容器C3的电介质结构DS3包括设置在第一电介质膜160和顶电极140之间的复合电介质膜结构370。复合电介质膜结构370包括包含彼此不同的材料的多个电介质膜。
复合电介质膜结构370可以包括顺序地堆叠在第一电介质膜160上的第二电介质膜370A和第三电介质膜370B，即第二电介质膜370A堆叠在第一电介质膜160上，第三电介质膜370B堆叠在第二电介质膜370A上。第二电介质膜370A可以与底电极130相对而使缓冲层132、结晶诱导膜150和第一电介质膜160设置在第二电介质膜370A和底电极130之间，并且第二电介质膜370A可以与顶电极140相对而使第三电介质膜370B设置在第二电介质膜370A和顶电极140之间。第二电介质膜370A的底表面可以接触第一电介质膜160的顶表面，并且第二电介质膜370A的顶表面可以接触第三电介质膜370B的底表面。第三电介质膜370B的顶表面可以接触顶电极140的底表面。对于第二电介质膜370A的更多描述，可以参考已经参照图1给出的第二电介质膜170的描述。
在一些实施方式中，第二电介质膜370A和第三电介质膜370B可以分别包括从ZrO2膜、Al2O3膜、Nb2O5膜、CeO2膜、La2O3膜、Ta2O3膜和TiO2膜当中选择的不同膜。
第二电介质膜370A的厚度可以大于第三电介质膜370B的厚度。在一些实施方式中，第二电介质膜370A的厚度可以在从约
Figure BDA0002031903250000081
至约
Figure BDA0002031903250000082
的范围内，第三电介质膜370B的厚度可以在从约
Figure BDA0002031903250000083
至约
Figure BDA0002031903250000084
的范围内，而不限于此。
第二电介质膜370A的带隙可以与第三电介质膜370B的带隙不同。在一些实施方式中，第三电介质膜370B的带隙可以大于第二电介质膜370A的带隙。例如，第二电介质膜370A可以包括ZrO2膜，第三电介质膜370B可以包括Al2O3膜。Al2O3膜的带隙为约8.7eV，其大于约7.8eV的ZrO2膜的带隙。复合电介质膜结构370包括具有相对宽的带隙的第三电介质膜370B，从而可以抑制来自电容器C3的泄漏电流的产生并可以提供相对高的电容。
图4A是示出根据一实施方式的集成电路器件400A的主要构造的剖视图。在图4A中，与图1中的相同的附图标记分别表示相同的构件，并将省略其详细说明。
参照图4A，集成电路器件400A的电容器C4A具有与图1所示的集成电路器件100的电容器C1基本上相同的构造。然而，在集成电路器件400A中，电容器C4A的电介质结构DS4A包括设置在第一电介质膜160和顶电极140之间的复合电介质膜结构4P1。复合电介质膜结构4P1包括包含彼此不同的材料的多个电介质膜。
复合电介质膜结构4P1可以包括彼此间隔开设置的两个第二电介质膜470A和彼此间隔开设置的两个第三电介质膜470B。在复合电介质膜结构4P1中，所述两个第二电介质膜470A和所述两个第三电介质膜470B可以在第一电介质膜160上一个接一个地交替堆叠。所述两个第二电介质膜470A当中的最靠近底电极130的第二电介质膜470A的底表面接触第一电介质膜160的顶表面。所述两个第三电介质膜470B当中的距底电极130最远的第三电介质膜470B的顶表面接触顶电极140的底表面。在一些实施方式中，每个第二电介质膜470A和每个第三电介质膜470B可以分别包括从ZrO2膜、Al2O3膜、Nb2O5膜、CeO2膜、La2O3膜、Ta2O3膜和TiO2膜当中选择的不同膜。
每个第二电介质膜470A的厚度可以大于每个第三电介质膜470B的厚度。所述两个第二电介质膜470A可以具有彼此相等或彼此不同的厚度。所述两个第三电介质膜470B可以具有彼此相等或彼此不同的厚度。在一些实施方式中，每个第二电介质膜470A的厚度可以从约
Figure BDA0002031903250000091
至约
Figure BDA0002031903250000092
的范围选择，并且每个第三电介质膜470B的厚度可以从约
Figure BDA0002031903250000093
至约
Figure BDA0002031903250000094
的范围选择，而不限于此。
每个第二电介质膜470A和每个第三电介质膜470B可以具有彼此不同的带隙。在一些实施方式中，每个第三电介质膜470B的带隙可以大于每个第二电介质膜470A的带隙。例如，每个第二电介质膜470A可以包括ZrO2膜，并且每个第三电介质膜470B可以包括Al2O3膜。复合电介质膜结构4P1包括具有相对宽的带隙的多个第三电介质膜470B，从而可以抑制来自电容器C4A的泄漏电流的产生并可以提供相对高的电容。
尽管图4A示出其中复合电介质膜结构4P1包括所述两个第二电介质膜470A和所述两个第三电介质膜470B的示例，但是实施方式不限于此。例如，复合电介质膜结构4P1可以包括至少三个第二电介质膜470A和至少三个第三电介质膜470B，并可以具有其中所述至少三个第二电介质膜470A和所述至少三个第三电介质膜470B一个接一个地交替堆叠在第一电介质膜160上的结构。然而，实施方式不限于此，第二电介质膜470A和第三电介质膜470B的数量可以大于三。
图4B是示出根据一实施方式的集成电路器件400B的主要构造的剖视图。在图4B中，与图4A中的相同的附图标记分别表示相同的构件，并将省略其详细说明。
参照图4B，集成电路器件400B的电容器C4B具有与已经参照图4A描述的集成电路器件400A的电容器C4A基本上相同的构造。然而，在集成电路器件400B中，电容器C4B的电介质结构DS4B包括复合电介质膜结构4P2。复合电介质膜结构4P2可以包括包含彼此不同的材料的多个电介质膜。
复合电介质膜结构4P2可以包括彼此间隔开设置的三个第二电介质膜470A和彼此间隔开设置的三个第三电介质膜470B。在复合电介质膜结构4P2中，所述三个第二电介质膜470A和所述三个第三电介质膜470B可以在第一电介质膜160上一个接一个地交替堆叠。所述三个第二电介质膜470A当中的最靠近底电极130的第二电介质膜470A的底表面接触第一电介质膜160的顶表面，所述三个第三电介质膜470B当中的最远离底电极130的第三电介质膜470B的顶表面接触顶电极140的底表面。所述三个第二电介质膜470A可以具有彼此相等或彼此不同的厚度。所述三个第三电介质膜470B可以具有彼此相等或彼此不同的厚度。对于每个第二电介质膜470A和每个第三电介质膜470B的更多描述，可以参考参照图4A对其给出的描述。
图5是示出根据一实施方式的集成电路器件500的主要构造的剖视图。在图5中，与图1中的相同的附图标记分别表示相同的构件，并将省略其详细说明。
参照图5，集成电路器件500的电容器C5具有与图1所示的集成电路器件100的电容器C1基本上相同的构造。然而，在集成电路器件500中，电容器C5还包括设置在电介质结构DS1和顶电极140之间的界面膜580。
界面膜580可以包括包含第三金属的第三金属氧化物膜。第三金属可以与包括在底电极130和结晶诱导膜150中的第一金属不同。在一些实施方式中，第三金属可以是Ti或Zr。例如，界面膜580可以包括TiO2膜或ZrO2膜。界面膜580可以具有约
Figure BDA0002031903250000101
至约
Figure BDA0002031903250000102
的厚度，而不限于此。界面膜580的厚度可以根据电容器C5要呈现的电特性而适应性地确定。
界面膜580可以用作防止氧从电介质结构DS1朝向顶电极140扩散的阻挡物。因此，界面膜580布置在顶电极140和电介质结构DS1之间，从而可以抑制顶电极140的电阻的增大。
已经参照图5描述了一个示例，其中集成电路器件500的电容器C5还包括电介质结构DS1和顶电极140之间的界面膜580，尽管具有与图1所示的集成电路器件100的电容器C1基本上相同的构造。然而，根据实施方式，包括界面膜580的构造不限于图5所示的示例。作为示例，在图2所示的集成电路器件200中，参照图5描述的界面膜580可以布置在电介质结构DS2的第二电介质膜270和顶电极140之间。作为另一示例，在图3所示的集成电路器件300中，参照图5描述的界面膜580可以布置在电介质结构DS3的第三电介质膜370B和顶电极140之间。作为另一示例，在图4A所示的集成电路器件400A和图4B所示的集成电路器件400B的每个中，参照图5描述的界面膜580可以布置在电介质结构DS4A和DS4B的每个中包括的所述多个第三电介质膜470B当中的最接近顶电极140的第三电介质膜470B和顶电极140之间。
图6A是示出根据一实施方式的集成电路器件600的剖视图，图6B是由图6A的“Q1”表示的局部区域的放大剖视图。在图6A和图6B中，与图1中的相同的附图标记分别表示相同的构件，并将省略其详细说明。
参照图6A和图6B，集成电路器件600包括基板610和在基板610上的层间电介质620，基板610包括多个有源区AC。多个导电区域624可以穿过层间电介质620连接到所述多个有源区AC。
基板610具有与参照图1描述的基板110基本上相同的构造。在基板610中，所述多个有源区AC可以由多个器件隔离区612限定。所述多个器件隔离区612中的每个可以包括氧化物膜、氮化物膜或其组合。层间电介质620可以包括硅氧化物膜。所述多个导电区域624中的每个可以包括多晶硅、金属、导电金属氮化物、金属硅化物或其组合。
具有多个开口626H的绝缘图案626P可以形成在层间电介质620和所述多个导电区域624上。绝缘图案626P可以包括硅氮化物、硅氮氧化物或其组合。
相应的多个电容器C6可以分别形成在所述多个导电区域624上。所述多个电容器C6可以包括多个底电极630和顶电极640。所述多个电容器C6可以共用一个顶电极640。所述多个底电极630中的每个可以具有圆筒形或杯形，其具有面对基板610的封闭底部。所述多个底电极630和顶电极640的更详细描述与已经参照图1给出的底电极130和顶电极140的描述基本上相同。
所述多个电容器C6中的每个还可以包括布置在每个底电极630和顶电极640之间的缓冲层132和电介质结构DS1。电介质结构DS1可以包括结晶诱导膜150、第一电介质膜160和第二电介质膜170。
缓冲层132和结晶诱导膜150中的每个可以布置在绝缘图案626P上以覆盖每个底电极630的表面，而绝缘图案626P的顶表面的与每个底电极630间隔开的部分可以不被缓冲层132和结晶诱导膜150的每个覆盖。因此，缓冲层132和结晶诱导膜150中的每个可以以与每个底电极630一一对应的方式形成，并可以不布置在两个相邻的底电极630之间的区域中。
第一电介质膜160和第二电介质膜170中的每个可以在基板610之上连续地延伸，以覆盖所述多个底电极630中的每个的表面以及所述多个底电极630之间的绝缘图案626P的顶表面。因此，第一电介质膜160和第二电介质膜170中的每个可以包括与相应的多个底电极630相对的部分以及与基板610相对并同时在水平方向(X方向或Y方向)上与相应的多个底电极630间隔开的部分。
参照图6B，第一电介质膜160可以包括第一局部区域160A，该第一局部区域160A与所述多个底电极630相对而使缓冲层132和结晶诱导膜150在第一局部区域160A和所述多个底电极630之间。如图6B所示，第一局部区域160A与结晶诱导膜150平行且接触地设置。第一电介质膜160还可以包括第二局部区域160B，该第二局部区域160B一体地连接到第一局部区域160A并与基板610、层间电介质620和绝缘图案626P相对且同时与结晶诱导膜150间隔开设置。如图6B所示，第二局部区域160B设置在第一电介质膜160的垂直于结晶诱导膜150的远端，并且第二局部区域160B由于第一局部区域160A的存在而不接触结晶诱导膜150。第一电介质膜160的第一局部区域160A可以接触结晶诱导膜150。尽管缓冲层132和结晶诱导膜150中的每个可以布置在每个底电极630和第一电介质膜160的第一局部区域160A之间，但是缓冲层132和结晶诱导膜150中的每个可以不布置在基板610和第一电介质膜160的第二局部区域160B之间。
第二电介质膜170可以包括第一局部区域170A和第二局部区域170B，该第一局部区域170A与所述多个底电极630相对而使缓冲层132、结晶诱导膜150和第一电介质膜160在第一局部区域170A和所述多个底电极630之间，该第二局部区域170B一体地连接到第一局部区域170A并与基板610、层间电介质620和绝缘图案626P相对且同时与结晶诱导膜150间隔开设置。第二电介质膜170的第一局部区域170A可以接触第一电介质膜160的第一局部区域160A。
电介质结构DS1的布置在每个底电极630和顶电极640之间的第一部分可以具有第一厚度D11，电介质结构DS1的第二部分(不布置在每个底电极630和顶电极640之间并包括第一电介质膜160的第二局部区域160B和第二电介质膜170的第二局部区域170B)可以具有小于第一厚度D11的第二厚度D12。第一厚度D11和第二厚度D12之间的差可以对应于结晶诱导膜150的厚度TH11(见图1)。
如在由虚线R1标记的区域中所示，台阶ST1可以形成在每个底电极630的外壁处，该外壁与绝缘图案626P的开口626H相邻。每个底电极630的填充绝缘图案626P的开口626H的部分的水平方向(例如X方向)宽度W11可以在远离基板610的方向上经过台阶ST1减小。也就是，每个底电极630的比台阶ST1更靠近层间电介质620设置的部分的水平方向宽度W11可以大于每个底电极630的在从底电极630到顶电极640的方向上比台阶ST1的位置设置得更远离层间电介质620的部分的宽度。
每个底电极630和电介质结构DS1之间的缓冲层132的端部132T可以接触每个底电极630的台阶ST1。缓冲层132的端部132T可以比绝缘图案626P的开口626H的内壁更靠近每个底电极630在水平方向上的中心定位。
在参照6A和图6B描述的集成电路器件600中，构成所述多个电容器C6的电介质结构DS1包括顺序地堆叠在每个底电极630上的结晶诱导膜150、第一电介质膜160和第二电介质膜170，第一电介质膜160的底表面与结晶诱导膜150接触，并且第一电介质膜160的顶表面与第二电介质膜170接触。因此，结晶诱导膜150可以向第一电介质膜160的底表面提供表面应力使得第一电介质膜160具有四方晶相，第二电介质膜170可以向第一电介质膜160的顶表面提供表面应力使得第一电介质膜160具有四方晶相。结果，第一电介质膜160可以保持有利于提供高介电常数的晶相结构，并且所述多个电容器C6中的每个可以提供相对高的电容并同时抑制从其产生泄漏电流。
图7A是示出根据一实施方式的集成电路器件700的剖视图，图7B是由图7A的“Q2”表示的局部区域的放大剖视图。在图7A和图7B中，与图1至图6B中的相同的附图标记分别表示相同的构件，并将省略其详细说明。
参照图7A和图7B，集成电路器件700可以具有与参照图6A和图6B描述的集成电路器件600基本上相同的构造，并可以提供与其基本上相同的效果。然而，包括在集成电路器件700中的多个电容器C7还包括设置在电介质结构DS1和顶电极640之间的界面膜580。界面膜580用作防止氧从电介质结构DS1朝向顶电极640扩散的阻挡物，从而可以抑制顶电极640的电阻增大。
图8A是示出根据一实施方式的集成电路器件800的剖视图，图8B是由图8A的“Q3”表示的局部区域的放大剖视图。在图8A和图8B中，与图1至6B中的相同的附图标记分别表示相同的构件，并将省略其详细说明。
参照8A和图8B，集成电路器件800可以具有与参照6A和图6B描述的集成电路器件600基本上相同的构造，并可以提供与其基本上相同的效果。然而，包括在集成电路器件800中的多个电容器C8可以包括多个底电极830以及顶电极840。所述多个电容器C8可以共用一个顶电极840。所述多个电容器C8中的每个可以具有柱形。所述多个底电极830和顶电极840的更详细描述与已经参照图1给出的底电极130和顶电极140的描述基本上相同。
所述多个电容器C8中的每个可以包括缓冲层132和电介质结构DS1，缓冲层132和电介质结构DS1布置在每个底电极830和顶电极840之间。电介质结构DS1可以包括结晶诱导膜150、第一电介质膜160和第二电介质膜170。
缓冲层132和结晶诱导膜150中的每个可以布置在绝缘图案626P上以覆盖每个底电极830的表面，而绝缘图案626P的顶表面的与每个底电极830间隔开设置的部分可以不被缓冲层132和结晶诱导膜150中的每个覆盖。因此，缓冲层132和结晶诱导膜150中的每个可以以与每个底电极830一一对应的方式形成，并且可以不布置在两个相邻的底电极830之间的区域中。
第一电介质膜160可以包括第一局部区域160A和第二局部区域160B，该第一局部区域160A与所述多个底电极830相对而使缓冲层132和结晶诱导膜150在第一局部区域160A和所述多个底电极830之间，该第二局部区域160B一体地连接到第一局部区域160A并与基板610、层间电介质620和绝缘图案626P相对且同时与结晶诱导膜150间隔开。尽管缓冲层132和结晶诱导膜150的每个可以布置在每个底电极830和第一电介质膜160的第一局部区域160A之间，但是缓冲层132和结晶诱导膜150中的每个可以不布置在基板610和第一电介质膜160的第二局部区域160B之间。
第二电介质膜170可以包括第一局部区域170A和第二局部区域170B，该第一局部区域170A与所述多个底电极830相对而使缓冲层132、结晶诱导膜150和第一电介质膜160设置在第一局部区域170A和所述多个底电极830之间，第二局部区域170B一体地连接到第一局部区域170A并与基板610、层间电介质620和绝缘图案626P相对且同时与结晶诱导膜150间隔开设置。
如在由虚线R2标记的区域中所示，台阶ST2可以形成在每个底电极830的外壁处，该外壁与绝缘图案626P的开口626H相邻。每个底电极830的填充绝缘图案626P的开口626H的部分的水平方向(例如X方向)宽度可以在远离基板610的方向上经过台阶ST2减小。也就是，每个底电极830的比台阶ST2更靠近层间电介质620设置的部分的水平方向宽度可以大于每个底电极830的比台阶ST2的位置设置得更远离层间电介质620的部分的宽度。
每个底电极830和电介质结构DS1之间的缓冲层132的端部132T可以接触每个底电极830的台阶ST2。缓冲层132的端部132T可以比绝缘图案626P的开口626H的内壁更靠近每个底电极830在水平方向上的中心定位。
图9A是示出根据一实施方式的集成电路器件900的剖视图，图9B是由图9A的“Q4”表示的局部区域的放大剖视图。在图9A和图9B中，与图1至图8B中的相同的附图标记分别表示相同的构件，并将省略其详细说明。
参照图9A和图9B，集成电路器件900可以具有与参照图8A和图8B描述的集成电路器件800基本上相同的构造，并可以提供与其基本上相同的效果。然而，包括在集成电路器件900中的多个电容器C9还包括电介质结构DS1和顶电极840之间的界面膜580。界面膜580用作防止氧从电介质结构DS1朝向顶电极840扩散的阻挡物，从而可以抑制顶电极840的电阻增大。
尽管已经参照图6A至图9B描述了每个包括电介质结构DS1的集成电路器件600、700、800和900的示例结构，但是可以对图6A至图9B所示的构造进行各种改变和修改，而没有脱离本公开的精神和范围。例如，集成电路器件600、700、800和900中的每个可以包括图2、图3、图4A或图4B所示的电介质结构DS2、DS3、DS4A或DS4B或者具有在没有脱离本公开的精神和范围的情况下对它们进行各种改变和修改的结构的电介质结构，来代替电介质结构DS1。
图10A至图10I是示出根据一实施方式的制造集成电路器件的方法的顺序工艺的剖视图。将参照图10A至图10I描述制造图6A和图6B所示的集成电路器件的示例方法。
参照图10A，层间电介质620形成在其中所述多个有源区AC由器件隔离区612限定的基板610上，随后形成穿过层间电介质620连接到所述多个有源区AC的所述多个导电区624。
参照图10B，在层间电介质620和所述多个导电区域624上依次形成绝缘层626和模制膜628。
绝缘层626可以用作蚀刻停止层。绝缘层626可以包括相对于层间电介质620和模制膜628具有蚀刻选择性的绝缘材料。在一些实施方式中，绝缘层626可以包括硅氮化物、硅氮氧化物或其组合。
模制膜628可以包括氧化物膜。在一些实施方式中，模制膜628可以包括至少一个支撑膜。所述至少一个支撑膜可以包括相对于模制膜628具有蚀刻选择性的材料。
参照图10C，在模制膜628上依次形成牺牲膜SL和掩模图案MP。
牺牲膜SL可以包括氧化物膜。掩模图案MP可以包括氧化物膜、氮化物膜、多晶硅膜、光致抗蚀剂膜、或其组合。其中将形成电容器的底电极的区域可以由掩模图案MP限定。
参照图10D，在图10C的所得产物中，通过使用掩模图案MP作为蚀刻掩模并使用绝缘层626作为蚀刻停止层，各向异性地蚀刻牺牲膜SL、模制膜628和绝缘层626，从而形成牺牲图案SLP、模制图案628P和绝缘图案626P，其限定多个孔BEH。所述多个开口626H可以形成在绝缘图案626P中，所述多个开口626H分别暴露所述多个导电区域624。
参照图10E，从图10D的所得产物去除掩模图案MP，接着形成底电极形成导电膜630L，其覆盖相应多个孔BEH内的多个导电区域624的表面、绝缘图案626P的表面、以及牺牲图案SLP的表面。底电极形成导电膜630L可以共形地覆盖所述多个孔BEH的内侧壁，使得所述多个孔BEH中的每个的内部空间可以部分地保留。
底电极形成导电膜630L的构成材料的描述与已经参照图1给出的底电极130的构成材料的描述相同。为了形成底电极形成导电膜630L，可以使用化学气相沉积(CVD)、金属有机CVD(MOCVD)或原子层沉积(ALD)工艺。
参照图10F，从图10E的所得产物部分地去除底电极形成导电膜630L的上部分，从而将底电极形成导电膜630L分离成所述多个底电极630。
为了形成所述多个底电极630，可以通过回蚀刻工艺或化学机械抛光(CMP)工艺去除底电极形成导电膜630L的上部分和牺牲图案SLP(见图10E)使得模制图案628P的顶表面被暴露。
参照图10G，从图10F的所得产物去除模制图案628P，从而暴露所述多个底电极630的外表面和绝缘图案626P的顶表面，所述多个底电极630中的每个具有圆筒形状。
参照图10H，所述多个底电极630中的每个的暴露表面被氧化，从而在所述多个底电极630中的每个的表面上形成结晶诱导膜150。在形成结晶诱导膜150的同时，缓冲层132可以形成在结晶诱导膜150和所述多个底电极630中的每个之间。
在一些实施方式中，为了形成结晶诱导膜150，所述多个底电极630可以在氧化气氛中在约100℃至约600℃的温度经历热处理。该热处理可以通过退火工艺诸如快速热退火(RTA)工艺、等离子体退火工艺或其组合来执行，而不限于此。
在一些实施方式中，为了形成结晶诱导膜150，氧化反应气体可以被供应到所述多个底电极630中的每个的暴露表面。氧化反应气体可以包括O2、O3、H2O、NO、NO2、N2O、CO2、H2O2、HCOOH、CH3COOH、(CH3CO)2O、O2等离子体、O2远程等离子体、N2O等离子体、H2O等离子体、或其组合，而不限于此。
包含在所述多个底电极630中的第一金属被从供应到所述多个底电极630中的每个的暴露表面的氧化反应气体获得的氧原子氧化，从而可以形成包括第一金属的氧化物的结晶诱导膜150。对于第一金属的更多描述，可以参考参照图1对其给出的描述。在所述多个底电极630中的每个包括金属氮化物膜的情况下，在形成结晶诱导膜150的同时，可以在所述多个底电极630中的每个的表面的一部分上形成包括第一金属、氧原子和氮原子的缓冲层132，该部分与结晶诱导膜150相邻。缓冲层132中包括的第一金属和氮原子可以是在形成结晶诱导膜150之前所述多个底电极630的每个中包括的第一金属和氮原子。在形成结晶诱导膜150和缓冲层132之后，缓冲层132中的氮原子含量可以随着与结晶诱导膜150的距离减小而逐渐减小。
如由图10H中的虚线R1标记的区域所示，在形成结晶诱导膜150和缓冲层132之后，台阶ST1可以形成在每个底电极630的外壁处，该外壁与绝缘图案626P的开口626H相邻，并且缓冲层132的端部132T可以接触每个底电极630的台阶ST1。
参照图10I，在图10H的其中形成结晶诱导膜150和缓冲层132的所得产物上依次形成第一电介质膜160和第二电介质膜170。
在一些实施方式中，为了形成第一电介质膜160和第二电介质膜170，可以使用原子层沉积(ALD)工艺。
用于形成第一电介质膜160的ALD工艺可以通过以下示例工艺来执行。首先，在基板610的结晶诱导膜150被暴露时，可以将包含第二金属的前体供应到反应空间中的基板610上，从而可以在结晶诱导膜150的表面和绝缘图案626P的表面上形成包含第二金属的金属前体层。对于第二金属的更多描述，可以参考参照图1对其给出的描述。
反应空间可以由用于执行ALD工艺的腔室提供。包含第二金属的前体可以以蒸发状态供应到基板610上。当包含第二金属的前体被供应到基板610上时，反应空间的内部可以保持在从约100℃至约600℃的范围选出的第一温度，例如在约150℃至约400℃的温度。将包含第二金属的前体以蒸发状态供应到基板610上，从而可以在结晶诱导膜150的表面和绝缘图案626P的表面上形成包含第二金属的前体的化学吸附层和物理吸附层。接下来，可以在反应空间的内部保持在第一温度的同时将吹扫气体供应到基板610上，从而可以去除基板610上的不需要的副产物。这里，残留在基板610上的前体的物理吸附层也可以被去除。作为吹扫气体，可以例如使用惰性气体(诸如Ar、He或Ne)、N2气体等。
接下来，氧化反应气体可以被供应到基板610上，从而可以从包含第二金属的前体的化学吸附层形成包括第二金属氧化物的金属氧化物膜，该第二金属氧化物是第二金属的氧化物。氧化反应气体可以包括O2、O3、O2等离子体、H2O、NO2、NO、N2O、CO2、H2O2、HCOOH、CH3COOH、(CH3CO)2O或其组合，而不限于此。接下来，可以将吹扫气体供应到基板610上，从而可以去除基板610上的不需要的副产物。
接下来，可以重复上述ALD工艺，从而获得具有期望厚度的第一电介质膜160。
在一些实施方式中，第一电介质膜160可以包括HfO2膜。这里，在结晶诱导膜150包括具有金红石结构的TiO2膜的情况下，结晶诱导膜150可以提供表面应力使得构成形成在结晶诱导膜150上的第一电介质膜160的HfO2膜具有四方相的优选取向，从而与结晶诱导膜150接触的第一电介质膜160可以以四方相结晶。
用于形成第二电介质膜170的ALD工艺可以以与用于形成第一电介质膜160的ALD工艺类似的方式执行。然而，代替包含第二金属的前体，可以使用包含与第一金属和第二金属不同的金属的前体。在一些实施方式中，为了形成第二电介质膜170，可以使用包含Zr、Al、Nb、Ce、La、Ta或Ti的前体。
包括结晶诱导膜150、第一电介质膜160和第二电介质膜170的电介质结构DS1可以通过形成第二电介质膜170来获得。在一些实施方式中，其中形成电介质结构DS1的所得产物可以在约500℃至约1150℃的温度退火。
接下来，顶电极640可以形成在图10I的所得产物上以覆盖电介质结构DS1，从而制造图6A和图6B所示的集成电路器件600。为了形成顶电极640，可以使用化学气相沉积(CVD)、金属有机化学气相沉积(MOCVD)、物理气相沉积(PVD)或ALD工艺。
为了制造图7A和图7B所示的集成电路器件700，可以使用与参照图10A至图10I描述的方法相同的方法。然而，在工艺被执行直到根据参照图10I描述的方法形成第二电介质膜170的工艺之后，在形成顶电极640之前，可以进一步执行形成界面膜580的工艺。为了形成界面膜580，可以使用ALD工艺。
为了制造图8A和图8B所示的集成电路器件800，可以使用与参照图10A至图10I描述的方法相同的方法。然而，在参照图10E和图10F描述的工艺中，可以形成所述多个底电极830(每个具有柱形形状)，而不是形成所述多个底电极630(每个具有圆筒形状)。接下来，缓冲层132、结晶诱导膜150、第一电介质膜160和第二电介质膜170可以形成在其中以参照图10H和图10I描述的方式形成所述多个底电极830的所得产物上，然后顶电极840可以形成为覆盖电介质结构DS1。
为了制造图9A和图9B所示的集成电路器件900，可以使用与制造图8A和图8B所示的集成电路器件800的方法类似的方法。然而，在工艺被执行直到根据参照图10I描述的方法形成第二电介质膜170的工艺之后，在形成顶电极640之前，可以进一步执行形成界面膜580的工艺。
至此，尽管已经参照图10A至图10I描述了制造图6A至图9B所示的集成电路器件600、700、800和900的示例方法，但是本领域技术人员将理解，图1至图5所示的集成电路器件100、200、300、400A、400B和500或者具有与其类似的结构的各种集成电路器件可以通过应用不脱离本公开的精神和范围的各种变化和修改从参照图10A至图10I给出的描述来制造。
尽管已经参照本公开的实施方式具体示出和描述了本公开，但是将理解，在没有脱离权利要求书的精神和范围的情况下，可以在其中进行形式和细节上的各种改变。
本申请要求于2018年9月19日在韩国知识产权局提交的韩国专利申请第10-2018-0112381的优先权，其公开内容通过引用整体地结合于此。

Claims (25)

1.一种集成电路器件，包括：
电极，所述电极包括第一金属；
缓冲层，设置在所述电极上，所述缓冲层包括所述第一金属、氧原子和氮原子；以及
电介质结构，设置在所述缓冲层上，其中所述电介质结构包括：
结晶诱导膜，设置在所述缓冲层上，所述结晶诱导膜包括第一金属氧化物膜，所述第一金属氧化物膜包括所述第一金属；和
第一电介质膜，设置在所述结晶诱导膜上，所述第一电介质膜包括第二金属氧化物膜，所述第二金属氧化物膜包括第二金属，其中所述第二金属不同于所述第一金属。
2.根据权利要求1所述的集成电路器件，其中所述第一金属包括过渡金属或后过渡金属。
3.根据权利要求1所述的集成电路器件，其中所述结晶诱导膜的第一厚度小于所述第一电介质膜的第二厚度。
4.根据权利要求1所述的集成电路器件，其中所述第一电介质膜的一部分或全部具有四方相。
5.根据权利要求1所述的集成电路器件，其中所述第一金属氧化物膜和所述第二金属氧化物膜之间的晶格失配为15％或更小。
6.根据权利要求1所述的集成电路器件，其中所述电极包括包含所述第一金属的金属膜、包含所述第一金属的金属氧化物膜、包含所述第一金属的金属氮化物膜和包含所述第一金属的金属氮氧化物膜中的至少一种。
7.根据权利要求1所述的集成电路器件，其中所述第一电介质膜包括：
第一局部区域，设置在所述结晶诱导膜上；和
第二局部区域，一体地连接到所述第一局部区域并设置在所述第一电介质膜的与所述结晶诱导膜间隔开的远端。
8.根据权利要求1所述的集成电路器件，其中所述缓冲层中的氮原子含量在所述缓冲层的厚度方向上变化。
9.根据权利要求1所述的集成电路器件，其中所述电介质结构还包括：
第二电介质膜，设置在所述第一电介质膜上，所述第二电介质膜具有比所述第一电介质膜的第一带隙大的第二带隙。
10.根据权利要求1所述的集成电路器件，其中所述电介质结构还包括：
第二电介质膜，设置在所述第一电介质膜上，所述第二电介质膜具有比所述第一电介质膜的第一带隙大的第二带隙；和
第三电介质膜，设置在所述第二电介质膜上，所述第三电介质膜具有比所述第二带隙大的第三带隙。
11.一种集成电路器件，包括：
基板；
底电极，设置在所述基板之上，所述底电极包括第一金属；
顶电极，设置在所述底电极之上；
电介质结构，设置在所述底电极和所述顶电极之间；以及
缓冲层，设置在所述底电极和所述电介质结构之间，所述缓冲层包括所述第一金属、氧原子和氮原子，
其中所述电介质结构包括：
结晶诱导膜，设置在所述缓冲层上；和
第一电介质膜，设置在所述结晶诱导膜上，所述第一电介质膜包括第二金属氧化物膜，所述第二金属氧化物膜包括第二金属，其中所述第二金属不同于所述第一金属。
12.根据权利要求11所述的集成电路器件，其中所述第一电介质膜包括：
第一局部区域，设置在所述底电极和所述顶电极之间，所述第一局部区域设置在所述结晶诱导膜上；和
第二局部区域，一体地连接到所述第一局部区域并设置在所述第一电介质膜的与所述结晶诱导膜间隔开的远端。
13.根据权利要求12所述的集成电路器件，其中所述电介质结构包括：
具有第一厚度的第一部分，所述第一部分设置在所述底电极和所述顶电极之间；和
具有比所述第一厚度小的第二厚度的第二部分，所述第二部分包括所述第二局部区域。
14.根据权利要求11所述的集成电路器件，其中所述电介质结构还包括设置在所述第一电介质膜上的第二电介质膜，并且
其中所述第二电介质膜的第二带隙大于所述第一电介质膜的第一带隙。
15.根据权利要求11所述的集成电路器件，其中所述电介质结构还包括：
复合电介质膜结构，设置在所述第一电介质膜上，其中所述复合电介质膜结构包括：
至少一个第二电介质膜，具有比所述第一电介质膜的带隙大的带隙；和
至少一个第三电介质膜，具有比所述至少一个第二电介质膜的带隙大的带隙，
其中所述至少一个第二电介质膜当中的第二电介质膜与所述至少一个第三电介质膜中的第三电介质膜交替地堆叠在所述第一电介质膜上。
16.根据权利要求11所述的集成电路器件，其中所述缓冲层中的所述氮原子的氮原子含量随着与所述底电极的距离减小而逐渐增大。
17.根据权利要求11所述的集成电路器件，还包括：
界面膜，设置在所述电介质结构和所述顶电极之间，所述界面膜包括第三金属氧化物膜，所述第三金属氧化物膜包括第三金属，其中所述第三金属不同于所述第二金属，
其中所述第三金属包括Ti或Zr。
18.一种集成电路器件，包括：
基板；
底电极，设置在所述基板之上，所述底电极包括第一金属；
顶电极，设置在所述底电极之上；
电介质结构，设置在所述底电极和所述顶电极之间，所述电介质结构包括：
结晶诱导膜，包括第一金属氧化物膜，所述第一金属氧化物膜包括所述第一金属，并且所述结晶诱导膜设置在所述底电极的表面之上；
第一电介质膜，设置在所述结晶诱导膜上，所述第一电介质膜具有第一带隙；和
第二电介质膜，设置在所述第一电介质膜上，所述第二电介质膜具有比所述第一带隙大的第二带隙；以及
缓冲层，设置在所述底电极和所述结晶诱导膜之间，所述缓冲层包括所述第一金属、氧原子和氮原子。
19.根据权利要求18所述的集成电路器件，其中所述第一电介质膜包括：
第一局部区域，设置在所述结晶诱导膜上；和
第二局部区域，一体地连接到所述第一局部区域并设置在所述第一电介质膜的与所述结晶诱导膜间隔开的远端。
20.根据权利要求18所述的集成电路器件，其中所述底电极具有外壁，该外壁具有台阶，并且
所述缓冲层的端部接触所述台阶。
21.一种制造集成电路器件的方法，所述方法包括：
在基板之上形成电极，所述电极包括第一金属；
部分地氧化所述电极以在所述电极的表面上形成结晶诱导膜，所述结晶诱导膜包括第一金属氧化物膜，所述第一金属氧化物膜包括所述第一金属；以及
在所述结晶诱导膜上形成第一电介质膜，所述第一电介质膜包括第二金属氧化物膜，所述第二金属氧化物膜包括第二金属，其中所述第二金属不同于所述第一金属。
22.根据权利要求21所述的方法，其中形成所述第一电介质膜包括在所述结晶诱导膜上直接形成所述第一电介质膜，并且
其中所述第一电介质膜的一部分或全部具有四方相。
23.根据权利要求21所述的方法，其中形成所述第一电介质膜包括在所述结晶诱导膜上直接形成所述第一电介质膜，并且
其中所述第一金属氧化物膜和所述第二金属氧化物膜之间的晶格失配为15％或更小。
24.根据权利要求21所述的方法，还包括：
在所述结晶诱导膜上形成所述第一电介质膜之后，在所述第一电介质膜上形成第二电介质膜，
其中所述第二电介质膜的第二带隙大于所述第一电介质膜的第一带隙。
25.根据权利要求21所述的方法，还包括：
在所述结晶诱导膜上形成所述第一电介质膜之后，在所述第一电介质膜上形成第二电介质膜；以及
在所述第二电介质膜上形成第三电介质膜，
其中所述第一电介质膜、所述第二电介质膜和所述第三电介质膜包括彼此不同的金属，
其中所述第一电介质膜的厚度小于所述第二电介质膜的厚度，并且
其中所述第三电介质膜的厚度小于所述第一电介质膜的厚度。
CN201910312232.3A 2018-09-19 2019-04-18 集成电路器件及其制造方法 Active CN110931466B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0112381 2018-09-19
KR1020180112381A KR102650214B1 (ko) 2018-09-19 2018-09-19 집적회로 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN110931466A CN110931466A (zh) 2020-03-27
CN110931466B true CN110931466B (zh) 2023-04-07

Family

ID=69773304

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910312232.3A Active CN110931466B (zh) 2018-09-19 2019-04-18 集成电路器件及其制造方法

Country Status (4)

Country Link
US (1) US10847603B2 (zh)
KR (1) KR102650214B1 (zh)
CN (1) CN110931466B (zh)
TW (1) TWI742365B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102645594B1 (ko) * 2019-03-29 2024-03-11 에스케이하이닉스 주식회사 반도체장치 및 그 제조 방법
KR20210057888A (ko) * 2019-11-12 2021-05-24 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR20210085161A (ko) * 2019-12-30 2021-07-08 삼성전자주식회사 커패시터 구조물, 이의 제조 방법, 상기 커패시터 구조물을 포함하는 반도체 장치 및 이의 제조 방법
CN111900150B (zh) * 2020-06-29 2022-06-03 中国科学院微电子研究所 电容及其制备方法、应用
US11430729B2 (en) * 2020-09-16 2022-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. MIM capacitor with a symmetrical capacitor insulator structure
KR20220048302A (ko) 2020-10-12 2022-04-19 삼성전자주식회사 집적 회로 소자
US20220344451A1 (en) * 2021-04-21 2022-10-27 Micron Technology, Inc. Dielectric Materials, Capacitors and Memory Arrays
KR20230039440A (ko) * 2021-09-14 2023-03-21 삼성전자주식회사 커패시터 및 이를 포함하는 전자 장치
US20230123402A1 (en) * 2021-10-18 2023-04-20 Globalfoundries Singapore Pte. Ltd. Three electrode capacitor structure using spaced conductive pillars

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1358326A (zh) * 1999-06-10 2002-07-10 塞姆特里克斯公司 高介电常数的金属氧化物薄膜
CN1649174A (zh) * 2003-11-22 2005-08-03 三星Sdi株式会社 薄膜晶体管及其制造方法
JP2011054708A (ja) * 2009-09-01 2011-03-17 Elpida Memory Inc 絶縁膜およびその製造方法、半導体装置、ならびにデータ処理システム
TW201349238A (zh) * 2012-05-30 2013-12-01 Ind Tech Res Inst 電阻式隨機存取記憶體之記憶胞及其製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6943392B2 (en) 1999-08-30 2005-09-13 Micron Technology, Inc. Capacitors having a capacitor dielectric layer comprising a metal oxide having multiple different metals bonded with oxygen
KR20110004670A (ko) 2009-07-08 2011-01-14 삼성전자주식회사 반도체 소자 및 그 제조 방법
US20090309187A1 (en) 2005-08-24 2009-12-17 Jae-Hyoung Choi Semiconductor Device and Method of Fabricating the Same
KR100881730B1 (ko) 2007-03-16 2009-02-06 주식회사 하이닉스반도체 캐패시터 및 그 제조 방법
KR100965771B1 (ko) 2007-05-07 2010-06-24 주식회사 하이닉스반도체 탄탈륨산화막을 구비한 유전막 제조 방법 및 그를 이용한캐패시터 제조 방법
KR100996884B1 (ko) 2008-04-16 2010-11-26 한양대학교 산학협력단 Ｅｃｒ-ａｌｄ법으로 제조된 산화막이 구비된 반도체 소자,이의 제조방법, 및 이의 용도
KR20110072331A (ko) * 2009-12-22 2011-06-29 삼성전자주식회사 반도체 소자 및 그 제조 방법, 및 그것을 포함하는 반도체 모듈, 전자 회로 기판 및 전자 시스템
KR20110103534A (ko) 2010-03-15 2011-09-21 삼성전자주식회사 유전막 구조물 형성 방법, 이를 이용한 커패시터 제조 방법 및 커패시터
KR20150037009A (ko) * 2013-09-30 2015-04-08 에스케이하이닉스 주식회사 고유전층을 포함하는 반도체장치 및 그 제조 방법
US10453913B2 (en) * 2017-04-26 2019-10-22 Samsung Electronics Co., Ltd. Capacitor, semiconductor device and methods of manufacturing the capacitor and the semiconductor device
KR102378427B1 (ko) * 2017-07-07 2022-03-25 삼성전자주식회사 커패시터를 포함하는 반도체 소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1358326A (zh) * 1999-06-10 2002-07-10 塞姆特里克斯公司 高介电常数的金属氧化物薄膜
CN1649174A (zh) * 2003-11-22 2005-08-03 三星Sdi株式会社 薄膜晶体管及其制造方法
JP2011054708A (ja) * 2009-09-01 2011-03-17 Elpida Memory Inc 絶縁膜およびその製造方法、半導体装置、ならびにデータ処理システム
TW201349238A (zh) * 2012-05-30 2013-12-01 Ind Tech Res Inst 電阻式隨機存取記憶體之記憶胞及其製造方法

Also Published As

Publication number Publication date
US10847603B2 (en) 2020-11-24
TW202013615A (zh) 2020-04-01
TWI742365B (zh) 2021-10-11
US20200091279A1 (en) 2020-03-19
KR20200033013A (ko) 2020-03-27
CN110931466A (zh) 2020-03-27
KR102650214B1 (ko) 2024-03-21

Similar Documents

Publication Publication Date Title
CN110931466B (zh) 集成电路器件及其制造方法
JP4596756B2 (ja) 誘電膜蒸着方法
KR101368147B1 (ko) 커패시터들을 형성하는 방법
KR20020094933A (ko) 반도체장치 및 그 제조방법
KR20050074850A (ko) 불균일하게 분포된 결정 영역을 갖는 유전막을 포함하는캐패시터 및 그 제조 방법
US20080116543A1 (en) Semiconductor devices and methods of manufacture thereof
JP2002343889A (ja) 半導体素子のキャパシタ及びその製造方法
TW201739050A (zh) 半導體元件及其製造方法
US20070026625A1 (en) Method of fabricating metal-insulator-metal capacitor
KR102466330B1 (ko) 커패시터 및 그 제조 방법
JP2010010211A (ja) 半導体装置の製造方法、及び半導体装置
KR100693890B1 (ko) 반응 장벽막을 갖는 반도체 장치의 제조 방법
JP2008288408A (ja) 半導体装置及びその製造方法
JP2002343888A (ja) 半導体素子のキャパシタ及びその製造方法
KR20080093624A (ko) 반도체 소자용 다층 유전막 및 그 제조 방법
JP5373619B2 (ja) キャパシタとそれを有する半導体装置およびキャパシタの製造方法
US20210140049A1 (en) Thin film structure including dielectric material layer, and method of manufacturing the same, and electronic device employing the same
US11784213B2 (en) Integrated circuit device
KR100677773B1 (ko) 반도체 소자의 캐패시터 형성방법
US11862666B2 (en) Capacitor structure and manufacturing method thereof
US20240145531A1 (en) Semiconductor device including capacitor and method for fabricating the same
US20230105195A1 (en) Integrated circuit device
KR20030003353A (ko) 반도체 소자의 커패시터 제조 방법
TW202405912A (zh) 半導體元件的製造方法
CN116896872A (zh) 集成电路器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant