KR20210057888A - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20210057888A
KR20210057888A KR1020190144440A KR20190144440A KR20210057888A KR 20210057888 A KR20210057888 A KR 20210057888A KR 1020190144440 A KR1020190144440 A KR 1020190144440A KR 20190144440 A KR20190144440 A KR 20190144440A KR 20210057888 A KR20210057888 A KR 20210057888A
Authority
KR
South Korea
Prior art keywords
layer
hafnium oxide
booster
oxide layer
seed
Prior art date
Application number
KR1020190144440A
Other languages
English (en)
Inventor
강세훈
김한준
임기빈
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020190144440A priority Critical patent/KR20210057888A/ko
Priority to US16/865,957 priority patent/US11410813B2/en
Priority to TW109117330A priority patent/TW202119483A/zh
Priority to CN202010452675.5A priority patent/CN112864134A/zh
Publication of KR20210057888A publication Critical patent/KR20210057888A/ko
Priority to US17/860,367 priority patent/US20220351903A1/en

Links

Images

Classifications

    • H01L27/108—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/10—Metal-oxide dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1272—Semiconductive ceramic capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/20—Dielectrics using combinations of dielectrics from more than one of groups H01G4/02 - H01G4/06
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 기술은 고유전율 및 낮은 누설전류를 갖는 유전층 스택을 구비한 반도체 장치 및 그 제조 방법에 관한 것으로, 본 기술에 따른 반도체 장치는, 제1전극; 제2전극; 및 상기 제1전극과 제2전극 사이에 위치하는 정방정계 결정구조의 하프늄산화물층을 포함하는 다층 레이어드 스택을 포함하고, 상기 다층 레이어드 스택은 상기 하프늄산화물층의 정방정계 결정화를 촉진시키며, 정방정계 결정구조를 갖는 시드층; 및 상기 하프늄산화물층의 유전율을 증폭시키는 부스터층을 포함할 수 있다.

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 반도체 장치에 관한 것으로, 상세하게는 유전층을 구비하는 반도체 장치 및 그 제조 방법에 관한 것이다.
최근 반도체 메모리의 고집적화가 가속화됨에 따라 단위 셀 면적이 감소하면서, 동작 전압의 저전압화가 이루어지고 있다. 이에 따라, 높은 캐패시턴스 및 낮은 누설전류를 갖는 고유전율 물질(High-k material)이 요구되고 있다.
고유전율 물질로서 지르코늄산화물(ZrO2)이 캐패시터의 유전층으로 사용되었으나, 지르코늄산화물로는 캐패시턴스를 증가시키는데 한계가 있다.
본 발명의 실시예들은 고유전율 및 낮은 누설전류를 갖는 유전층을 포함하는 반도체 장치 및 그 제조 방법을 제공한다.
본 발명의 실시예에 따른 반도체 장치는 제1전극; 제2전극; 및 상기 제1전극과 제2전극 사이에 위치하는 정방정계 결정구조의 하프늄산화물층을 포함하는 다층 레이어드 스택을 포함하고, 상기 다층 레이어드 스택은 상기 하프늄산화물층의 정방정계 결정화를 촉진시키며, 정방정계 결정구조를 갖는 시드층; 및 상기 하프늄산화물층의 유전율을 증폭시키는 부스터층을 포함할 수 있다.
본 발명의 실시예에 따른 반도체 장치 제조 방법은 제1전극 상부에 부스터층, 도핑층이 임베디드된 시드층 및 초기 하프늄산화물층의 다층 레이어드 스택을 형성하는 단계; 상기 초기 하프늄산화물층을 정방정계 하프늄산화물로 결정화하기 위해, 상기 다층 레이어드 스택 상에 써멀소스층을 형성하는 단계; 및 상기 써멀소스층 상에 제2전극을 형성하는 단계를 포함할 수 있다.
본 기술은 시드층 및 써멀소스층을 이용하므로, 저온에서 정방정계 하프늄산화물을 용이하게 형성할 수 있다.
본 기술은, 높은 유전율 및 낮은 누설전류를 갖는 정방정계 하프늄산화물을 포함하므로, 캐패시터의 캐패시턴스를 증가시킬 수 있다.
본 기술은, 부스터층에 의해 하프늄산화물층의 유전율을 증폭시키므로, 캐패시터의 캐패시턴스를 더욱 증가시킬 수 있다.
도 1a 내지 도 1c는 일 실시예에 따른 반도체 장치를 설명하기 위한 도면이다.
도 2a는 다른 실시예에 따른 반도체 장치를 설명하기 위한 도면이다.
도 2b는 시드층의 상세도이다.
도 2c는 비교예에 따른 시드층을 설명하기 위한 도면이다.
도 3은 도 2a의 변형예에 따른 반도체 장치를 설명하기 위한 도면이다.
도 4a 내지 도 13b는 반도체 장치의 다양한 변형예들을 설명하기 위한 도면이다.
도 14a 및 도 14b는 반도체 장치를 형성하는 방법의 일 예를 설명하기 위한 도면이다.
도 15a 및 도 15b는 반도체 장치를 형성하는 방법의 다른 예를 설명하기 위한 도면이다.
도 16a 및 도 16b는 반도체 장치를 형성하는 방법의 다른 예를 설명하기 위한 도면이다.
도 17a 및 도 17b는 도 14a 내지 도 16b의 시드층을 형성하는 방법의 일 예들을 설명하기 위한 도면이다.
도 18a는 도 14a 내지 도 16b의 초기 하프늄산화물층을 형성하는 방법의 일 예를 설명하기 위한 도면이다.
도 18b는 도 14a 내지 도 16b의 시드층과 초기 하프늄산화물층의 스택을 형성하는 방법의 일 예를 설명하기 위한 도면이다.
도 19a 및 19b는 비교예들에 따른 초기 하프늄산화물의 결정화 방법을 설명하기 위한 도면이다.
도 20a 내지 도 20c는 메모리 셀을 도시한 도면이다.
도 21a 내지 도 21f는 메모리셀의 캐패시터의 응용예들을 도시한 도면이다.
도 22a 내지 도 22d는 다른 실시예에 따른 캐패시터의 제조 방법을 설명하기 위한 도면이다.
본 명세서에서 기재하는 실시예들은 본 발명의 이상적인 개략도인 단면도, 평면도 및 블록도를 참고하여 설명될 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이고, 발명의 범주를 제한하기 위한 것은 아니다.
정방정계 결정 구조(tetragonal crystal structure)를 갖는 하프늄산화물(이하, '정방정계 하프늄산화물(tetragonal Hafnium oxide)'이라고 약칭함)은 약 60 이상의 고유전율을 가지면서 높은 밴드갭을 갖는다. 정방정계 하프늄산화물은 정방정계 지르코늄산화물(tetragonal Zriconium oxide)보다 유전율이 더 크다.
정방정계 하프늄산화물을 형성하기 위해, 초기 하프늄산화물(initial hafnium oxide)을 증착한 후에 약 900℃ 이상의 고온 결정화 열처리(high temperature crystallization annealing)를 수행하고 있다. 그러나, 고온 결정화 열처리에 의해 이웃하는 구조물들이 열화될 수 있다.
이하, 실시예들은 고온 결정화 열처리를 수행하지 않고, 정방정계 하프늄산화물을 형성할 수 있는 방법들을 제안한다.
하프늄산화물의 단일층을 이용하여 순수 정방정계 하프늄산화물을 형성하기 어려우므로, 실시예들은 시드층을 결정화 촉진층으로 사용하여 저온에서 순수 정방정계 하프늄산화물을 형성할 수 있다.
후술하겠지만, 시드층(seed layer), 도핑층(Doped layer) 및 써멀소스층(thermal source layer)에 의해 500℃ 이하의 저온에서 정방정계 하프늄산화물을 용이하게 형성할 수 있다.
하프늄산화물층과 지르코늄산화물층을 포함하는 다층 레이어드 스택은, 하프늄산화물층과 지르코늄산화물층의 접촉에 의해 분극 현상이 유도되며, 이러한 분극 현상에 의해 높은 유전율을 얻을 수 있다. 하프늄산화물층의 분극 활성화를 위한 버퍼층으로서 부스터층(KBL)이 제안된다. 부스터층(KBL)은 하프늄산화물층 또는 지르코늄산화물층의 아래에 위치하거나, 하프늄산화물층과 지르코늄산화물층 사이에 위치할 수 있다.
도 1a는 일 실시예에 따른 반도체 장치를 설명하기 위한 도면이다.
도 1a를 참조하면, 반도체 장치(100)는 극고유전율 구조물(Ultra-High k structure, ULKS)을 포함할 수 있다. 극고유전율 구조물(ULKS)은 적어도 2 이상의 층이 적층된 다층 레이어드 스택(multiple-layered stack)을 포함할 수 있다. 예를 들어, 극고유전율 구조물(ULKS)은 부스터층(Booster layer, KBL) 및 유전층(DE)을 포함할 수 있다. 부스터층(KBL)은 유전층(DE)보다 얇을 수 있다.
유전층(DE)은 싱글 레이어드 물질(single-layered material), 다층-레이어드 물질(multiple-layered material), 라미네이트 물질(laminated material), 상호믹싱 물질(intermixing material) 또는 이들의 조합을 포함할 수 있다. 유전층(DE)은 약 7 이상의 높은 유전율을 가질 수 있다. 유전층(DE)은 적어도 하나의 고유전율 물질(High-k material)을 포함할 수 있다. 고유전율 물질은 실리콘산화물(silicon oxide) 및 실리콘질화물(silicon nitride)보다 유전율(dielectric constant)이 큰 물질을 지칭할 수 있다. 유전층(DE)은 적어도 하나의 극고유전율(ultra high-k) 물질을 포함할 수 있다. 극고유전율 물질은 고유전율 물질보다 유전율이 높은 물질일 수 있다. 극고유전율 물질은 약 60 이상의 높은 유전율을 가질 수 있다. 유전층(DE)은 적어도 하나의 강유전물질(ferroelectric material) 또는 반강유전물질(anti-ferroelectric material)을 포함할 수 있다.
유전층(DE)은 하프늄산화물-베이스 구조일 수 있다. 예를 들어, 유전층(DE)은 적어도 하나의 하프늄산화물층을 포함할 수 있다. 유전층(DE)은 적어도 하나의 하프늄산화물층을 포함하는 다층 레이어드 구조일 수 있다.
도 1a에 도시된 바와 같이, 극고유전율 구조물(ULKS)은 부스터층(KBL) 및 유전층(DE)의 스택을 포함할 수 있다. 부스터층(KBL)과 유전층(DE)은 직접 접촉할 수 있다. 부스터층(KBL)은 유전층(DE)의 아래에 형성될 수 있다.
부스터층(KBL)은 유전층(DE)의 유전율을 증폭시키는(boosting) 역할을 할 수 있다. 즉, 부스터층(KBL)은 유전율 부스터(Dielectric constant booster; k-booster)로 사용될 수 있다. 부스터층(KBL)에 의해 유전층(DE)은 증가된 유전율을 가질 수 있다. 예를 들어, 유전층(DE) 단독의 경우 약 60의 유전율을 갖지만, 유전층(DE)과 부스터층(KBL)이 접촉하면 유전층(DE)은 60보다 큰 유전율을 가질 수 있다. 부스터층(KBL)은 유전층(DE)의 분극을 강화시키는 분극강화층(polarization enhancement layer) 역할을 하고, 강화된 분극에 의해 유전층(DE)의 유전율이 증가될 수 있다.
부스터층(KBL)은 금속을 포함할 수 있다. 부스터층(KBL)의 금속(metal)은 원자가 2가의 금속, 원자가 3가의 금속 또는 원자가 5가의 금속을 포함할 수 있다. 원자가 2가의 금속 및 원자가 3가의 금속은 전자 친화도가 높을 수 있다.
부스터층(KBL)과 유전층(DE)은 서로 다른 물질일 수 있다. 유전층(DE)은 제1금속을 함유할 수 있고, 부스터층(KBL)은 제2금속을 함유할 수 있다. 제1금속과 제2금속은 서로 다를 수 있다. 제1금속은 하프늄, 지르코늄, 알루미늄 및 티타늄 중에서 선택된 적어도 하나를 포함할 수 있다. 제2금속은 니오븀, 탄탈륨 및 바나듐 중에서 선택된 적어도 하나를 포함할 수 있다. 유전층(DE)은 제1금속의 산화물을 포함할 수 있고, 부스터층(KBL)은 제2금속의 산화물을 포함할 수 있다. 다른 실시예에서 유전층(DE)은 제1금속의 산화물일 수 있고, 부스터층(KBL)은 제2금속의 산화질화물일 수 있다. 유전층(HK)은 하프늄산화물, 지르코늄산화물, 알루미늄산화물, 티타늄산화물 또는 이들의 조합을 포함할 수 있다. 부스터층(KBL)은 니오븀산화물, 니오븀산화질화물, 탄탈륨산화물, 탄탈륨산화질화물, 바나듐산화물 또는 바나듐산화질화물을 포함할 수 있다. 일부 실시예에서, 유전층(HK)은 하프늄산화물일 수 있고, 부스터층(KBL)은 니오븀산화물 또는 니오븀산화질화물일 수 있다.
상술한 바와 같이, 부스터층(KBL)은 제2금속과 산소를 함유할 수 있다. 또한, 부스터층(KBL)은 제2금속, 산소 및 질소를 함유할 수 있다. 유전층(DE)의 유전율을 증폭시키기 위해 부스터층(KBL)의 산소함량 및 질소함량이 조절될 수 있다. 예를 들어, 부스터층(KBL)이 제2금속의 산화물을 포함하는 경우, 산소함량은 1~50at% 범위 내에서 조절될 수 있다. 부스터층(KBL)이 제2금속의 산화질화물을 포함하는 경우, 산소함량은 질소함량보다 클 수 있고, 산소와 질소의 총 함량은 60~70at% 범위일 수 있다. 부스터층(KBL)의 산소함량을 조절하므로써 유전층(DE)의 유전율을 증폭시키는데 유리하다.
부스터층(KBL)은 유전층(DE)보다 얇을 수 있다. 부스터층(KBL)은 0.1Å~5Å의 두께일 수 있다.
다른 실시예에서, 유전층(DE)은 정방정계 결정구조를 갖는 고유전율 물질을 포함할 수 있다. 이하, 정방정계 결정구조를 갖는 고유전율 물질을 정방정계 고유전율 물질(Tetragonal high k material)이라고 약칭한다. 정방정계 고유전율 물질은 비-정방정계 고유전율 물질보다 유전율이 더 클 수 있다. 비-정방정계 고유전율 물질은 비정질 또는 단사정계 등의 결정구조를 가질 수 있다.
정방정계 고유전율 물질은 정방정계 하프늄산화물을 포함할 수 있다. 정방정계 하프늄산화물은 약 60의 유전율을 가질 수 있다. 유전층(DE)은 증가된 유전율을 갖는 정방정계 하프늄산화물을 포함할 수 있다. 즉, 부스터층(KBL)에 의해 정방정계 하프늄산화물의 유전율이 증가될 수 있다. 예를 들어, 정방정계 하프늄산화물이 약 60의 유전율을 갖는 경우, 부스터층(KBL)에 정방정계 하프늄산화물의 유전율은 60보다 큰 값으로 증가될 수 있다.
이와 같이, 유전층(DE)이 정방정계 결정구조를 가짐에 따라 높은 유전율을 가질 수 있고, 아울러 부스터층(KBL)에 의해 유전율을 더욱 증폭시킬 수 있다.
도 1b 및 도 1c는 도 1a의 변형예에 따른 반도체장치를 설명하기 위한 도면이다. 도 1a 및 도 1b는 싱글 부스터층의 예이고, 도 1c는 더블 부스터층의 예이다.
도 1b를 참조하면, 반도체 장치(100A)는 극고유전율 구조물(ULKS)을 포함할 수 있다. 극고유전율 구조물(ULKS)은 유전층(DE)과 부스터층(KBL)의 스택을 포함할 수 있다. 부스터층(KBL)은 유전층(DE)의 상부에 형성될 수 있다. 부스터층(KBL)이 유전층(DE)의 상부에 형성됨에 따라 유전층(DE)의 유전율을 증폭시킬 수 있다.
도 1c를 참조하면, 반도체 장치(100B)는 극고유전율 구조물(ULKS)을 포함할 수 있다. 극고유전율 구조물(ULKS)은 제1부스터층(KBL1), 유전층(DE) 및 제2부스터층(KBL2)의 스택을 포함할 수 있다. 유전층(DE)의 하부에 제1부스터층(KBL1)이 형성되고, 유전층(DE)의 상부에 제2부스터층(KBL2)이 형성될 수 있다. 제1부스터층(KBL1) 및 제2부스터층(KBL2)은 도 1a 및 도 1b의 부스터층(KBL)과 동일한 물질일 수 있다.
제1부스터층(KBL1)과 제2부스터층(KBL2)은 동일 물질이거나 서로 다른 물질일 수 있다. 제1부스터층(KBL1)과 제2부스터층(KBL2)은 모두 니오븀산화물일 수 있다. 제1부스터층(KBL1)은 니오븀산화물일 수 있고, 제2부스터층(KBL2)은 니오븀산화질화물, 탄탈륨산화물, 탄탈륨산화질화물, 바나듐산화물 또는 바나듐산화질화물을 포함할 수 있다. 제1부스터층(KBL1)은 니오븀산화질화물일 수 있고, 제2부스터층(KBL2)은 니오븀산화물, 탄탈륨산화물, 탄탈륨산화질화물, 바나듐산화물 또는 바나듐산화질화물을 포함할 수 있다. 제1부스터층(KBL1)은 니오븀산화물, 탄탈륨산화물, 탄탈륨산화질화물, 바나듐산화물 또는 바나듐산화질화물을 포함할 수 있고, 제2부스터층(KBL2)은 니오븀산화질화물일 수 있다. 제1부스터층(KBL1)은 니오븀산화질화물, 탄탈륨산화물, 탄탈륨산화질화물, 바나듐산화물 또는 바나듐산화질화물을 포함할 수 있고, 제2부스터층(KBL2)은 니오븀산화물일 수 있다.
다른 실시예에서, 제1부스터층(KBL1)과 제2부스터층(KBL2)의 산소함량은 동일하거나 서로 다를 수 있다. 제1부스터층(KBL1)은 제2부스터층(KBL2)보다 산소함량이 더 클 수 있다. 제1부스터층(KBL1)은 제2부스터층(KBL2)보다 산소함량이 작을 수 있다.
상술한 바와 같이, 제1부스터층(KBL1) 및 제2부스터층(KBL2)에 의해 유전층(DE)의 유전율을 증폭시킬 수 있다. 싱글 부스터층(KBL)보다 더블 부스터층(KBL1, KBL2)에 의해 유전율 증폭 효과가 더 클 수 있다. 예를 들어, 유전층(DE)이 정방정계 하프늄산화물을 포함하는 경우, 더블 부스터층에 정방정계 하프늄산화물의 유전율은 약 150으로 증가될 수 있다.
도 2a는 다른 실시예에 따른 반도체 장치를 설명하기 위한 도면이다.
도 2a을 참조하면, 반도체 장치(110)는 캐패시터(111)를 포함할 수 있다. 캐패시터(111)는 제1전극(first electrode, 101), 다층 레이어드 스택(DE11) 및 제2전극(second electrode, 102)을 포함할 수 있다. 캐패시터(111)는 다층 레이어드 스택(DE11)과 제2전극(102) 사이의 써멀소스층(103)을 더 포함할 수 있다. 다층 레이어드 스택(DE11)은 부스터층(KBL)을 포함할 수 있다. 부스터층(KBL)은 다층 레이어드 스택(DE11)의 가장 아래 부분에 위치할 수 있다. 다층 레이어드 스택(DE11)은 도 1a의 극고유전율 구조물(ULKS)에 대응될 수 있다.
제1전극(101)은 금속함유물질(metal-containing material)을 포함할 수 있다. 제1전극(101)은 금속(Metal), 금속질화물(Metal nitride), 금속탄화물(Metal carbide), 도전성 금속질화물(conducitve metal nitride), 도전성 금속산화물(conductive metal oxide) 또는 이들의 조합을 포함할 수 있다. 제1전극(101)은 티타늄(Ti), 티타늄질화물(TiN), 탄탈륨질화물(TaN), 텅스텐(W), 텅스텐질화물(WN), 루테늄(Ru), 이리듐(Ir), 루테늄산화물(RuO2), 이리듐산화물(IrO2), 니오븀질화물(NbN), 몰리브덴질화물(MoN) 또는 이들의 조합을 포함할 수 있다. 다른 실시예에서, 제1전극(101)은 실리콘함유물질(silicon-containing material)을 포함할 수 있다. 제1전극(101)은 실리콘, 실리콘저마늄 또는 이들의 조합을 포함할 수 있다. 다른 실시예에서, 제1전극(101)은 금속함유물질과 실리콘함유물질의 스택을 포함할 수 있다. 제1전극(101)은 '하부 전극(bottom electrode) 또는 스토리지노드(storage node)'라고 지칭될 수 있다.
제2전극(102)은 실리콘함유물질, 저마늄함유물질, 금속함유물질 또는 이들의 조합을 포함할 수 있다. 제2전극(102)은 금속, 금속질화물, 금속탄화물, 도전성 금속질화물, 도전성 금속산화물 또는 이들의 조합을 포함할 수 있다. 제2전극(102)은 티타늄(Ti), 티타늄질화물(TiN), 탄탈륨질화물(TaN), 티타늄탄소질화물(TiCN), 탄탈륨탄소질화물(TaCN), 텅스텐(W), 텅스텐질화물(WN), 루테늄(Ru), 이리듐(Ir), 루테늄산화물(RuO2), 니오븀질화물(NbN), 몰리브덴질화물(MoN), 이리듐산화물(IrO2), 실리콘(Si), 저마늄(Ge), 실리콘저마늄(SiGe) 또는 이들의 조합을 포함할 수 있다. 제2전극(102)은 실리콘 상에 실리콘저마늄이 적층된 'Si/SiGe 스택'을 포함할 수 있다. 제2전극(102)은 저마늄 상에 실리콘저마늄이 적층된 'Ge/SiGe' 스택을 포함할 수 있다. 제2전극(102)은 금속질화물 상에 실리콘저마늄을 적층하여 형성할 수 있다. 예컨대, 제2전극(102)은 티타늄질화물(TiN) 상에 실리콘저마늄(SiGe)을 적층하여 형성할 수 있다. 다른 실시예에서, 제2전극(102)은 티타늄질화물(TiN), 실리콘저마늄(SiGe) 및 텅스텐(W)의 순서로 적층될 수도 있다. 다른 실시예에서, 제2전극(102)은 티타늄질화물(TiN), 실리콘저마늄(SiGe) 및 텅스텐질화물(WN)의 순서로 적층될 수도 있다.
다층 레이어드 스택(DE11)은 부스터층(KBL), 극고유전율층(105), 시드층(106) 및 누설방지층(107)의 스택을 포함할 수 있다. 시드층(106) 및 극고유전율층(105)은 각각 정방정계 결정구조를 가질 수 있다.
시드층(106)은 극고유전율층(105)의 결정화를 촉진시키는 시드 역할을 할 수 있다.
부스터층(KBL)은 극고유전율층(105)의 유전율을 증폭시키는(boosting) 역할을 할 수 있다. 즉, 부스터층(KBL)은 유전율 부스터(Dielectric constant booster)로 사용될 수 있다. 부스터층(KBL)에 의해 극고유전율층(105)은 증가된 유전율을 가질 수 있다. 예를 들어, 극고유전율층(105)은 부스터층(KBL)에 의해 약 150의 유전율을 가질 수 있다.
부스터층(KBL)과 극고유전율층(105)은 서로 다른 물질일 수 있다. 극고유전율층(105)은 제1금속을 함유할 수 있고, 부스터층(KBL)은 제2금속을 함유할 수 있다. 제1금속과 제2금속은 서로 다를 수 있다. 극고유전율층(105)은 제1금속의 산화물일 수 있고, 부스터층(KBL)은 제2금속의 산화물일 수 있다. 다른 실시예에서 극고유전율층(105)은 제1금속의 산화물일 수 있고, 부스터층(KBL)은 제2금속의 산화질화물일 수 있다. 극고유전율층(105)은 하프늄산화물, 지르코늄산화물, 알루미늄산화물, 티타늄산화물 또는 이들의 조합을 포함할 수 있다. 부스터층(KBL)은 니오븀산화물, 니오븀산화질화물, 탄탈륨산화물, 탄탈륨산화질화물, 바나듐산화물 또는 바나듐산화질화물을 포함할 수 있다. 일부 실시예에서, 극고유전율층(105)은 하프늄산화물일 수 있고, 부스터층(KBL)은 니오븀산화물 또는 니오븀산화질화물일 수 있다. 일 실시예에서, 시드층(106)은 정방정계 지르코늄산화물을 포함할 수 있고, 극고유전율층(105)은 극고유전율 하프늄산화물(Ultra high-k hafnium oxide)을 포함할 수 있다. 극고유전율 하프늄산화물은 정방정계 하프늄산화물을 포함하되, 약 150 이상의 유전율을 가질 수 있다.
상술한 바와 같이 부스터층(KBL)은 제2금속과 산소를 함유할 수 있다. 또한, 부스터층(KBL)은 제2금속, 산소 및 질소를 함유할 수 있다. 극고유전율층(105)의 유전율을 증폭시키기 위해 부스터층(KBL1)의 산소함량 및 질소함량이 조절될 수 있다. 예를 들어, 부스터층(KBL)이 제2금속의 산화물을 포함하는 경우, 산소함량은 1~50% 범위 내에서 조절될 수 있다. 부스터층(KBL)이 제2금속의 산화질화물을 포함하는 경우, 질소함량은 산소함량보다 낮을 수 있다. 부스터층(KBL)의 산소함량을 조절하므로써 극고유전율층(105)의 유전율을 증폭시키는데 유리하다.
부스터층(KBL)은 극고유전율층(105)보다 얇을 수 있다. 부스터층(KBL)은 0.1Å~5Å의 두께일 수 있다.
극고유전율층(105)은 저온 써멀에 의해 정방정계 결정 구조로 결정화된 물질을 포함할 수 있다. 여기서, 저온 써멀은 약 300~500℃의 범위에서 제공될 수 있으며, 저온 써멀은 써멀소스층(103)의 형성 동안에 제공될 수 있다. 저온 써멀은 별도의 고온 결정화 열처리를 지칭하는 것은 아니다.
극고유전율층(105)은 '하프늄산화물-베이스 유전층'이라고 지칭할 수 있다. 이하, 극고유전율층(105)을 하프늄산화물층(105)이라고 약칭한다. 하프늄산화물층(105) 및 시드층(106)은 각각 정방정계 결정 구조를 가질 수 있다. 누설방지층(107)은 다층 레이어드 스택(DE11)의 누설전류를 감소시킬 수 있다.
써멀소스층(103)은 하프늄산화물층(105)의 결정화(crystallization)를 위한 저온 써멀을 제공할 수 있다. 즉, 써멀소스층(103)은 하프늄산화물층(105)을 정방정계 결정 구조로 결정화시키기 위한 열원(Thermal source)의 역할을 할 수 있다. 써멀소스층(103)은 300~500℃의 저온 써멀을 제공할 수 있다. 써멀소스층(103)은 강한 인장 스트레스(tensile stress)를 가질 수 있다. 예컨대, 0.5GPa~2.0Gpa 크기의 인장 스트레스를 가질 수 있다. 이와 같은, 강한 인장 스트레스에 의해 하프늄산화물층(105)의 정방정계 결정화를 촉진시킬 수 있다.
써멀소스층(103)은 도전물질일 수 있다. 써멀소스층(103)은 제2전극(102)에 직접 접촉될 수 있다. 써멀소스층(103)은 금속-베이스 물질(metal-base material)일 수 있다. 써멀소스층(103)은 금속, 금속질화물 또는 금속실리콘질화물을 포함할 수 있다. 써멀소스층(103)은 티타늄질화물(TiN), 티타늄실리콘질화물(TiSiN), 텅스텐(W), 텅스텐질화물(WN), 몰리브덴질화물(MoN) 또는 니오븀질화물(NbN)을 포함할 수 있다.
써멀소스층(103) 및 시드층(106)에 의해 하프늄산화물층(105)의 정방정계 결정화를 위한 고온 결정화 열처리를 수행하지 않아도 된다. 예를 들어, 시드층(106)이 존재하므로, 써멀소스층(103) 증착시의 저온 써멀에서도 하프늄산화물층(105)이 정방정계 결정구조로 결정화될 수 있다. 써멀소스층(103)은 원자층증착(ALD)에 의해 형성될 수 있으며, 300~500℃의 온도에서 증착될 수 있다. 써멀소스층(103)을 증착하는 동안에 시드층(106)도 정방정계 결정구조로 결정화될 수 있다. 결국, 써멀소스층(103)의 저온 써멀에 의해 하프늄산화물층(105) 및 시드층(106)이 정방정계 결정구조로 결정화될 수 있다.
써멀소스층(103)은 제2전극(102)의 일부에 해당할 수도 있다. 예를 들어, 제2전극(102)으로서 티타늄질화물(TiN)과 실리콘저마늄(SiGe)을 적층하는 경우, 티타늄질화물(TiN)은 써멀소스층(103)의 역할을 할 수 있다.
하프늄산화물층(105)은 부스터층(KBL) 및 시드층(106)에 직접 접촉할 수 있다. 부스터층(KBL) 상에 하프늄산화물층(105)이 형성될 수 있고, 하프늄산화물층(105) 상에 시드층(106)이 형성될 수 있다. 부스터층(KBL)과 하프늄산화물층(105)은 직접 접촉할 수 있다. 시드층(106)은 하프늄산화물층(105)과 누설방지층(107) 사이에 형성될 수 있다. 부스터층(KBL), 하프늄산화물층(105), 시드층(106) 및 누설방지층(107)은 원자층증착(ALD)에 의해 순차적으로 증착될 수 있다.
시드층(106)은 써멀소스층(103)을 형성하는 동안에, 하프늄산화물층(105)의 정방정계 결정화를 촉진시키는 결정화시드 역할을 할 수 있다. 즉, 시드층(106)은 하프늄산화물층(105)이 정방정계 결정구조로 결정화(crystallize)하는데 도움을 줄 수 있다. 시드층(106)이 40 이상의 고유전율을 가지므로 캐패시터(111)의 캐패시턴스를 증가시킬 수 있고, 하프늄산화물층(105)이 약 150의 고유전율을 가지므로 캐패시터(111)의 캐패시턴스를 더욱 증가시킬 수 있다. 시드층(106)은 유전층 스택(DE11)의 누설전류를 억제하는 역할을 할 수도 있다.
시드층(106)은 정방정계 결정 구조를 갖는 고유전율 물질을 포함할 수 있다. 시드층(106)은 지르코늄산화물(Zirconium oxide)-베이스 물질을 포함할 수 있다. 시드층(106)은 정방정계 지르코늄산화물을 포함할 수 있다. 다른 실시예로서, 시드층(106)은 정방정계 지르코늄산화물 외에 정방정계 결정구조를 갖는 물질을 포함할 수도 있다. 예를 들어, 시드층(106)은 니오븀산화물(niobium oxide), 저마늄산화물(Germanium oxide), 주석산화물(tin oxide), 몰리브덴산화물(molybdenum oxide), 탄탈륨 산화물(Tantalum oxide) 또는 티타늄 산화물(titanium oxide)을 포함할 수 있다.
하프늄산화물층(105)은 시드층(106)보다 유전율이 더 클 수 있다. 예를 들어, 시드층(106)은 약 40의 유전율을 가질 수 있고, 하프늄산화물층(105)은 약 150의 유전율을 가질 수 있다. 시드층(106)으로서 정방정계 지르코늄산화물은 약 40의 유전율을 가질 수 있다. 하프늄산화물층(105) 및 시드층(106)을 포함하는 캐패시터(111)는 높은 캐패시턴스를 가질 수 있다. 하프늄산화물층(105) 및 시드층(106)을 포함하는 캐패시터(111)는 시드층(106)만을 포함하는 캐패시터보다 높은 캐패시턴스를 가질 수 있다. 결국, 시드층(106)보다 유전율이 큰 정방정계 결정구조의 하프늄산화물층(105)을 적용하여 캐패시터(111)의 캐패시턴스를 증가시킬 수 있다
하프늄산화물층(105)은 시드층(106)보다 밴드갭이 더 클 수 있다. 이로써, 하프늄산화물층(105)을 포함하는 유전층 스택(DE11)은 누설전류를 억제하는데 유리할 수 있다. 하프늄산화물층(105)은 제2전극(102)과 다층 레이어드 스택(DE11) 사이의 유효 일함수(effective work function, eWF)를 개선시킬 수도 있다. 예를 들어, 제2전극(102)으로서 티타늄질화물(TiN)이 적용되는 경우, 하프늄산화물층(105)에 의해 약 4.7eV의 유효일함수를 얻을 수 있다. 한편, 정방정계 지르코늄산화물(Tetragonal ZrO2)은 약 4.5eV의 유효일함수를 얻을 수 있다. 따라서, 하프늄산화물층(105)에 의해 정방정계 지르코늄산화물보다 더 높은 유효일함수를 얻을 수 있으므로, 다층 레이어드 스택(DE11)의 누설전류를 억제할 수 있다.
하프늄산화물층(105)은 시드층(106)보다 더 얇을 수 있다. 하프늄산화물층(105)은 얇은 두께를 갖더라도 약 60 이상의 고유전율을 가질 수 있다.
하프늄산화물층(105)과 시드층(106)은 직접 접촉할 수 있고, 이에 따라, 하프늄산화물층(105)을 정방정계 결정 구조로 결정화시키는데 유리하다.
다층 레이어드 스택(DE11)은, 부스터층(KBL)과 하프늄산화물층(105)이 직접 접촉하는(directly contacted) 다층 레이어드 구조(multi-layered structure)를 포함할 수 있다. 다층 레이어드 스택(DE11)은, 적어도 하나 이상의 다이렉트 접촉 인터페이스(directly contacted interface)를 포함할 수 있다.
다층 레이어드 스택(DE11)은, 부스터층(KBL1)과 하프늄산화물층(105)이 직접 접촉된 다이렉트 접촉 인터페이스를 포함할 수 있다. 부스터층(KBL)이 니오븀산화물을 포함하는 경우, 부스터층(KBL1)과 하프늄산화물층(105)의 순서로 적층된 스택은 'N-H 스택'이라고 지칭할 수 있다. 다이렉트 접촉 인터페이스는 N-H 스택 내에 위치할 수 있다. 다층 레이어드 스택(DE11)은, 적어도 하나 이상의 다이렉트 접촉 인터페이스를 포함할 수도 있다. 예컨대, 다층 레이어드 스택(DE11)은 적어도 하나 이상의 N-H 스택을 포함할 수 있다.
하프늄산화물층(105)은 순수(pure) 정방정계 결정 구조를 가질 수 있다. 즉, 하프늄산화물층(105)의 결정 구조는 비정질, 단사정계 결정 구조(mono-clinic cystal structure) 및 정방정계 결정 구조가 혼재된 것이 아니라, 정방정계 결정 구조로만 이루어질 수 있다. 순수 정방정계 결정구조를 갖는 하프늄산화물층(105)은 결정 구조가 혼재된 하프늄산화물층보다 유전율이 더 높을 수 있다. 순수 정방정계 결정구조를 갖는 하프늄산화물층(105)은 단사정계 결정 구조를 갖는 하프늄산화물층보다 유전율이 더 높을 수 있다. 단사정계 결정 구조를 갖는 하프늄산화물층의 유전율은 약 40일 수 있고, 정방정계 결정구조를 갖는 하프늄산화물층의 유전율은 약 60일 수 있다.
하프늄산화물층(105)은 결정화를 촉진시킬 수 있는 도펀트(dopant)를 더 포함할 수 있다. 결정화 촉진 도펀트는 스트론튬(Sr), 란탄늄(La), 가돌리늄(Gd), 알루미늄(Al), 실리콘(Si), 이트륨(Y), 지르코늄(Zr), 니오븀(Nb), 비스무스(Bi), 저마늄(Ge), 디스프로슘(Dy), 티타늄(Ti), 세륨(Ce), 마그네슘(Mg), 질소(N) 또는 이들의 조합을 포함할 수 있다. 하프늄산화물층(105)은 도펀트가 도핑된 정방정계 결정 구조를 가질 수 있다. 예를 들어, 하프늄산화물층(105)은 란탄늄 도프드-정방정계 하프늄산화물층(La doped-tetragonal HfO2)일 수 있다. 결정화 촉진 도펀트에 의해 하프늄산화물층(105)의 결정화가 촉진될뿐만 아니라 유전율이 증가될 수 있다. 결정화 촉진 도펀트는 하프늄산화물층(105)의 분극 특성을 더욱 활성화할 수 있다.
위와 같이, 하프늄산화물층(105)은 극히 높은 유전율, 낮은 누설전류 및 높은 유효 일함수를 제공할 수 있다.
유전층 스택(DE11)은 도핑층(104)을 더 포함할 수 있다. 도핑층(104)에 의해 하프늄산화물층(105)의 결정화를 더욱 촉진시킬 수 있고, 유전층 스택(DE11)의 누설전류를 더욱 억제할 수 있다.
도핑층(104)은 시드층(106) 내에 극히 얇게 임베디드(embedded)될 수 있다. 도핑층(104)은 시드층(106)의 결정립들(crystal grain)을 분리(separate)시키지 않을 수 있다. 즉, 도핑층(104)이 임베디드되더라도 시드층(106)의 정방정계 결정구조가 분리되지 않을 수 있다. 도핑층(104)은 시드층(106) 내에 도핑되어 형성될 수 있다.
시드층(106)이 정방정계 지르코늄산화물을 포함하는 경우, 도핑층(104)은 도펀트로 도핑된 정방정계 지르코늄산화물을 포함할 수 있다. 도핑층(104)의 도펀트는 알루미늄(Al) 또는 베릴륨(Be)을 포함할 수 있다. 예를 들어, 도핑층(104)은 알루미늄 도프드(aluminum-doped) 정방정계 지르코늄산화물 또는 베릴륨 도프드(Beryllium-doped) 정방정계 지르코늄산화물을 포함할 수 있다.
도핑층(104)에 의해 하프늄산화물층(105) 및 시드층(106)의 두께 조절이 가능하다. 도핑층(104)을 포함하므로, 일정 두께 이상의 하프늄산화물층(105)을 형성할 수 있다. 도핑층(104)에 의해 충분히 결정화되는 하프늄산화물층(105)의 두께 조절이 가능하다. 예를 들어, 하프늄산화물층(105)의 결정화되는 두께를 20~80Å으로 조절할 수 있다. 시드층(106)은 하프늄산화물층(105)보다 더 두꺼울 수 있다. 시드층(106)으로서 사용되는 지르코늄산화물은 증착시의 높은 두께에 의해 정방정계 결정구조를 용이하게 얻을 수 있다. 시드층(106)은 증착시의 두께에 정방정계 결정구조를 가질 수 있고, 후속 저온 써멀에 의해 정방정계 결정구조가 더욱 촉진될 수 있다. 하프늄산화물층(105)은 증착시에 비-정방정계 결정구조를 갖도록 얇게 형성될 수 있고, 시드층(106) 및 후속 저온 써멀에 의해 정방정계 결정구조로 결정화될 수 있다.
도핑층(104)은 시드층(106) 및 하프늄산화물층(105)보다 밴드갭이 더 클 수 있다. 하프늄산화물층(105)은 약 6eV의 밴드갭을 가질 수 있고, 시드층(106)은 약 5.8eV의 밴드갭을 가질 수 있다. 도핑층(104)은 약 8.8eV~10.6eV의 밴드갭을 가질 수 있다.
이와 같이, 도핑층(104)에 의해 하프늄산화물층(105)의 결정화를 더욱 촉진시킬 수 있을 뿐만 아니라, 도핑층(104)의 높은 밴드갭은 캐패시터(111)의 누설전류를 억제할 수 있다.
누설방지층(107)은 고밴드갭 물질(High band gap material)을 포함할 수 있다. 누설방지층(107)은 시드층(106) 및 하프늄산화물층(105)보다 밴드갭이 큰 물질을 포함할 수 있다. 누설방지층(107), 시드층(106) 및 하프늄산화물층(105)은 서로 다른 물질일 수 있다. 누설방지층(107)은 고유전율 물질을 포함하되, 하프늄산화물층(105) 및 시드층(106)보다 낮은 유전율을 가질 수 있다. 누설방지층(107)은 실리콘산화물 및 실리콘질화물보다 높은 유전율을 가질 수 있다. 누설방지층(107)은 알루미늄산화물(Aluminum oxide) 또는 베릴륨산화물(Beryllim Oxide)을 포함할 수 있다. 베릴륨산화물은 비정질일 수 있다. 베릴륨산화물은 우르자이트(wurtzite) 결정 구조 또는 암염(rocksalt) 구조일 수 있다. 누설방지층(107)은 원자층증착(ALD)에 의해 형성될 수 있다. 누설방지층(107)은 시드층(106) 및 하프늄산화물층(105)보다 극히 얇을 수 있다. 누설방지층(107)과 도핑층(104)은 동일 두께일 수 있다. 누설방지층(107)이 시드층(106) 및 하프늄산화물층(105)보다 상대적으로 낮은 유전율을 가지므로, 캐패시터(111)의 캐패시턴스 증가를 위해 누설방지층(107)과 도핑층(104)은 극히 얇게 형성될 수 있다. 누설방지층(107)은 도핑층(104)보다 더 두꺼울 수도 있다.
다른 실시예에서, 누설방지층(107)은 도핑층(104)과 동일한 물질로 형성될 수 있다. 예를 들어, 누설방지층(107)은 알루미늄-도프드 지르코늄산화물 또는 베릴륨-도프드 지르코늄산화물을 포함할 수 있다. 이 경우, 누설방지층(107)은 정방정계 결정구조를 가질 수 있다.
도 2b는 시드층의 상세도이다.
도 2b를 참조하면, 도핑층(104)이 임베디드된 시드층(106)은 시드층(106)의 내부에 도핑층(104)이 임베디드될 수 있다. 도핑층(104)이 임베디드된 시드층(106)은, 언도프드 하부 시드층(Undoped lower seed layer, 106L), 도핑층(104) 및 언도프드 상부 시드층(undoped upper seed layer, 106U)으로 정의될 수 있다. 언도프드 하부 시드층(106L), 도핑층(104) 및 언도프드 상부 시드층(106U)은 각각 정방정계 결정구조를 가질 수 있다. 언도프드 하부 시드층(106L), 도핑층(104) 및 언도프드 상부 시드층(106U)은 결정립들(106G)이 분리되지 않고 연속될 수 있다. 도핑층(104)은 언도프드 하부 시드층(106L)의 결정립들(106G)과 언도프드 상부 시드층(106U)의 결정립들(106G)을 분리시키지 않을 수 있다. 언도프드 상부 시드층(106U)은 언도프드 하부 시드층(106L)보다 더 두꺼울 수 있고(T2 > T1), 도핑층(104)은 언도프드 상부 시드층(106U) 및 언도프드 하부 시드층(106L)보다 극히 얇을 수 있다. 도핑층(104)은 언도프드 하부 시드층(106L)과 언도프드 상부 시드층(106U) 사이에 위치하되, 언도프드 하부 시드층(106L)의 결정립들과 언도프드 상부 시드층(106U)의 결정립들을 분리시키지 않는 극히 얇은 두께를 가질 수 있다.
언도프드 하부 시드층(106L) 및 언도프드 상부 시드층(106U)은 각각 도펀트가 비도핑된 정방정계 지르코늄산화물(Undoped tetragonal zirconium oxide)일 수 있고, 도핑층(104)은 도펀트가 도핑된 정방정계 지르코늄산화물(doped tetragonal hafnium oxide)일 수 있다. 도핑층(104)은 도펀트로서 알루미늄 또는 베릴륨을 포함할 수 있다. 결정립들(106G)은 정방정계 지르코늄산화물의 결정립들일 수 있다.
위와 같이, 도핑층(104)이 도펀트를 포함하고 있으나, 도핑층(104)은 도펀트의 산화물층이 아닐 수 있다. 예컨대, 도핑층(104)은 알루미늄산화물층(Al2O3 layer)이 아니라 알루미늄 도프드(aluminum-doped) 정방정계 지르코늄산화물일 수 있다. 또한, 도핑층(104)은 베릴륨산화물층이 아니라 베릴륨 도프드(beryllium-doped) 정방정계 지르코늄산화물일 수 있다.
언도프드 하부 시드층(106L), 도핑층(104) 및 언도프드 상부 시드층(106U)은 각각 제1지르코늄산화물층, 알루미늄 도프드 지르코늄산화물층, 제2지르코늄산화물층이라고 지칭할 수 있다. 도핑층(104)이 임베디드된 시드층(106)은 제1지르코늄산화물층, 알루미늄 도프드 지르코늄산화물층 및 제2지르코늄산화물층의 순서로 적층된 'Z-AZ-Z 스택'을 포함할 수 있다.
다른 실시예에서, 도핑층(104)은 불연속되는 극히 얇은 두께를 갖는 알루미늄산화물층을 포함할 수 있다. 여기서, 불연속되는 극히 얇은 두께는 언도프드 하부 시드층(106L)의 결정립들과 언도프드 상부 시드층(106U)의 결정립들을 분리시키지 않는 두께일 수 있다.
도 2c는 비교예에 따른 시드층(106')을 설명하기 위한 도면이다.
도 2c를 참조하면, 시드층(106')은 언도프드 하부 시드층(106L)과 언도프드 상부 시드층(106U) 사이에 알루미늄산화물층(Al2O3, 104')이 형성될 수 있다. 알루미늄산화물층(Al2O3, 104')은 연속되는 두께를 가질 수 있고, 이에 따라 알루미늄산화물층(104')에 의해, 언도프드 하부 시드층(106L)의 결정립들(106G)과 언도프드 상부 시드층(106U)의 결정립들(106G)은 분리(도면부호 '106S' 참조)될 수 있다. 시드층(106')의 결정립들(106G)이 알루미늄산화물층(104')에 의해 수직하게 분리된다. 알루미늄산화물층(Al2O3, 104')은 도핑층(104)보다 더 두꺼울 수 있고, 연속된 층일 수 있다. 시드층(106')은 'Z-A-Z 스택'이라고 지칭할 수 있다.
이와 같이, 시드층(106')의 결정립들(106G)이 알루미늄산화물층(104')에 의해 분리되는 경우, 시드층(106')의 유전율이 감소한다. 시드층(106')의 유전율이 감소하면, 등가산화막두께(Tox)를 작게 할 수 없다.
상술한 바에 따르면, 도핑층(104)이 임베디드된 시드층(106) 및 써멀소스층(103)에 의해 하프늄산화물층(105)이 정방정계 결정 구조로 결정화되는 것을 촉진시킬 수 있다. 또한, 시드층(106)에 의해 저온 써멀에서도 하프늄산화물층(105)을 정방정계 결정 구조로 결정화시킬 수 있다. 또한, 도핑층(104)이 임베디드된 시드층(106) 및 하프늄산화물층(105)에 의해 유전층 스택(DE11)의 유전율을 증가시키면서 등가산화막두께(Tox)를 낮출 수 있다. 도핑층(104) 및 누설방지층(107)에 의해 다층 레이어드 스택(DE11)의 누설전류를 억제할 수 있다. 아울러, 부스터층(KBL1)에 의해 하프늄산화물층(105)의 증가된 유전율을 더욱 증폭시킬 수 있다.
상술한 바와 같이, 시드층(106)은 하프늄산화물층(105)이 정방정계 결정구조로 결정화되는 것을 촉진시키고, 부스터층(KBL)은 하프늄산화물층(105)의 분극을 강화시킬 수 있다. 결국, 하프늄산화물층(105)은 정방정계 결정구조의 촉진에 의해 증가된 유전율을 갖고, 아울러 분극 강화에 의해 증가된 유전율이 증폭될 수 있다.
다층 레이어드 스택(DE11)이 부스터층(KBL)이 없고 시드층(106)을 포함하는 제1스택(하프늄산화물층(105)-시드층(106) 스택)을 포함하는 경우, 하프늄산화물층(105)은 정방정계 결정구조를 갖기 때문에 약 60의 유전율을 가질 수 있다. 다층 레이어드 스택(DE11)이 부스터층(KBL) 및 시드층(106)을 모두 포함하는 제2스택(부스터층(KBL)-하프늄산화물층(105)-시드층(106) 스택)을 포함하는 경우, 하프늄산화물층(105)은 약 150의 유전율을 가질 수 있다.
하프늄산화물층(105)은 외부로부터 인가된 전계에 의해 변화하는 다이폴(dipole)를 통해 유전율이 조절될 수 있다. 부스터층(KBL)은 하프늄산화물층(105)의 유전율을 증폭(Boosting)시킬 수 있다.
도 3은 도 2a의 변형예에 따른 반도체 장치를 설명하기 위한 도면이다.
도 3을 참조하면, 캐패시터(111')는 도 2a의 캐패시터(111)와 유사할 수 있다. 캐패시터(111')는 제1전극(101), 제2전극(102) 및 제1전극(101)과 제2전극(102) 사이의 다층 레이어드 스택(DE11')을 포함할 수 있다. 캐패시터(111')는 다층 레이어드 스택(DE11')과 제2전극(102) 사이의 써멀소스층(103)을 더 포함할 수 있다.
다층 레이어드 스택(DE11')은 부스터층(KBL), 하프늄산화물층(105), 도핑층(104)이 임베디드된 시드층(106), 누설방지층(107) 및 계면제어층(108)의 스택을 포함할 수 있다. 시드층(106) 및 하프늄산화물층(105)은 각각 정방정계 결정구조를 가질 수 있다. 시드층(106)은 정방정계 지르코늄산화물을 포함할 수 있다. 하프늄산화물층(105)은 극고유전율 하프늄산화물(Ultra high-k hafnium oxide)을 포함하되, 극고유전율 하프늄산화물은 정방정계 결정구조를 가질 수 있다. 시드층(106)은 하프늄산화물층(105)의 결정화를 촉진시키는 시드 역할을 할 수 있고, 부스터층(KBL)은 하프늄산화물층(105)의 유전율을 증폭시키는 역할을 할 수 있다.
계면제어층(108)은 제2전극(102) 및 써멀소스층(103) 형성시 하프늄산화물층(105) 및 시드층(106)을 보호하는 역할을 할 수 있다. 더불어, 계면제어층(108)은 다층 레이어드 스택(DE11')의 누설전류를 감소시킬 수 있다.
계면제어층(108)은 써멀소스층(103) 및 제2전극(102) 증착시 하프늄산화물층(105) 및 시드층(106)보다 먼저 환원되는 물질일 수 있다. 계면제어층(108)은 유효일함수(effective work function, eWF)가 크며 컨덕선밴드오프셋(Conduction Band Offset, CBO)이 큰 누설전류장벽(Leakage current barrier) 역할을 할 수 있다. 또한, 계면제어층(108)은 다층 레이어드 스택(DE11')의 등가산화막두께(Tox)를 증가시키지 않을 수 있다.
계면제어층(108)은 제2전극(102)의 일부로서 역할을 할 수도 있다.
계면제어층(108)은 전기음성도(Electronegativity)가 큰 물질일 수 있다. 계면제어층(108)은 하프늄산화물층(105)보다 폴링 전기음성도(Pauling Electronegativity)가 클 수 있다. 계면제어층(108)은 하프늄산화물층(105) 및 시드층(106)에 비하여 폴링 전기음성도(이하, '전기음성도'라고 약칭함)가 큰 물질을 포함할 수 있다. 전기음성도가 크면 산화되기 어렵고 환원되기 쉽다. 따라서, 계면제어층(108)이 하프늄산화물층(105) 및 시드층(106)을 대신하여 산소를 빼앗길 수 있다. 결국, 계면제어층(108)은 하프늄산화물층(105) 및 시드층(106)의 산소 손실(oxygen loss)을 방지할 수 있다.
계면제어층(108)은 전기음성도가 큰 원자, 예컨대, 금속원자, 실리콘원자 또는 저마늄원자를 포함할 수 있다. 계면제어층(108)은 티타늄(Ti), 탄탈륨(Ta), 알루미늄(Al), 주석(Sn), 몰리브덴(Mo), 루테늄(Ru), 이리듐(Ir), 니오븀(Nb), 저마늄(Ge), 실리콘(Si), 니켈(Ni) 또는 이들의 조합을 포함할 수 있다. 계면제어층(108)은 몰리브덴과 몰리브덴질화물의 스택(Mo/MoN) 또는 텅스텐과 텅스텐질화물의 스택(W/WN)을 포함할 수도 있다.
계면제어층(108)은 티타늄산화물(Titanium oxide), 탄탈륨산화물(Tantalum oxide), 니오븀산화물(Niobium oxide), 알루미늄산화물(Aluminum oxide), 실리콘산화물(Silicon oxide, SiO2), 주석산화물(Tin oxide), 저마늄산화물(Germanium oxide), 이산화몰리브덴(molybdenum dioxide), 삼산화몰리브덴(molybdenum trioxide), 이리듐산화물(Iridium oxide), 루테늄산화물(Ruthenium oxide), 니켈산화물(nickel oxide) 또는 이들의 조합을 포함할 수 있다.
누설방지층(107) 및 계면제어층(108)은 하프늄산화물층(105) 및 시드층(106)보다 상위 레벨에 위치할 수 있다.
도 4a 내지 도 13b는 반도체 장치의 다양한 변형예들을 설명하기 위한 도면이다. 이하, 실시예들에서 반도체 장치(112A~120B)는 캐패시터일 수 있다. 다층 레이어드 스택(DE12~DE39)은 적어도 하나 이상의 하프늄산화물층, 적어도 하나 이상의 부스터층 및 적어도 하나 이상의 시드층을 포함할 수 있다. 다층 레이어드 스택은, 적어도 하나 이상의 다이렉트 접촉 인터페이스를 포함할 수 있고, 다이렉트 접촉 인터페이스는 하프늄산화물층과 부스터층이 직접 접촉된 다이렉트 접촉 인터페이스를 포함할 수 있다. 부스터층은 하프늄산화물층의 아래에 위치할 수 있다.
도 4a를 참조하면, 반도체 장치(112A)는 도 2a의 캐패시터(111)와 유사할 수 있다. 반도체 장치(112A)는 제1전극(101), 제2전극(102) 및 제1전극(101)과 제2전극(102) 사이의 다층 레이어드 스택(DE12)을 포함할 수 있다. 반도체 장치(112A)는 다층 레이어드 스택(DE12)과 제2전극(102) 사이의 써멀소스층(103)을 더 포함할 수 있다.
다층 레이어드 스택(DE12)은 제1부스터층(KBL1), 제1하프늄산화물층(105A), 시드층(106), 제2부스터층(KBL2), 제2하프늄산화물층(105B) 및 누설방지층(107)의 순서로 적층될 수 있다. 제1부스터층(KBL1)은 제1전극(101)과 제1하프늄산화물층(105A) 사이에 형성될 수 있고, 시드층(106)은 제1하프늄산화물층(105A)과 제2하프늄산화물층(105B) 사이에 형성될 수 있으며, 제2부스터층(KBL2)은 시드층(106)과 제2하프늄산화물층(105B) 사이에 형성될 수 있다. 제1하프늄산화물층(105A)의 아래에 제1부스터층(KBL1)이 형성될 수 있고, 제2하프늄산화물층(105B)의 아래에 제2부스터층(KBL2)이 형성될 수 있다.
제1하프늄산화물층(105A)은 제1부스터층(KBL1) 및 시드층(106)에 직접 접촉할 수 있고, 제2하프늄산화물층(105B)은 제2부스터층(KBL2) 및 누설방지층(107)에 직접 접촉할 수 있다. 제1하프늄산화물층(105A)과 시드층(106)이 직접 접촉할 수 있고, 시드층(106)과 제2하프늄산화물층(105B)이 직접 접촉할 수 있다.
제1하프늄산화물층(105A)은 제2하프늄산화물층(105B)보다 더 두꺼울 수 있다. 이에 따라, 다층 레이어드 스택(DE12) 내에서 제1하프늄산화물층(105A)의 점유량이 제2하프늄산화물층(105B)보다 더 클 수 있다.
제1하프늄산화물층(105A)과 제2하프늄산화물층(105B)은 순수 정방정계 결정구조를 가질 수 있고, 이에 따라 제1하프늄산화물층(105A)과 제2하프늄산화물층(105B)은 동일 유전율을 가질 수 있다. 제1하프늄산화물층(105A)과 제2하프늄산화물층(105B)은 시드층(106)보다 높은 유전율을 가질 수 있다.
다른 실시예에서, 제1하프늄산화물층(105A)은 순수 정방정계 결정구조를 가질 수 있고, 제2하프늄산화물층(105B)은 정방정계 결정구조 및 단사정계 결정구조가 혼재될 수 있다. 제1하프늄산화물층(105A)은 제2하프늄산화물층(105B)보다 높은 유전율을 가질 수 있다. 이와 같이, 제2하프늄산화물층(105B)이 제1하프늄산화물층(105A)보다 낮은 유전율을 갖더라도, 제2하프늄산화물층(105B)은 시드층(106)보다 높은 유전율을 가질 수 있다. 제2하프늄산화물층(105B)이 정방정계 결정구조 및 단사정계 결정구조가 혼재되더라도, 제2하프늄산화물층(105B)은 단사정계 결정구조보다 정방정계 결정구조가 지배적일 수 있다. 제1하프늄산화물층(105A)이 제2하프늄산화물층(105B)보다 더 두꺼우므로, 유전층 스택(DE12) 내에서 정방정계 결정구조가 지배적일 수 있다.
다층 레이어드 스택(DE12)은 도핑층(104)을 더 포함할 수 있다. 도핑층(104)은 시드층(106) 내에 극히 얇게 임베디드될 수 있다. 도핑층(104)에 의해 제1 및 제2하프늄산화물층(105A, 105B)의 결정화를 더욱 촉진시킬 수 있고, 다층 레이어드 스택(DE12)의 누설전류를 더욱 억제할 수 있다. 도핑층(104)은 시드층(106), 제1하프늄산화물층(105A) 및 제2하프늄산화물층(105B)보다 밴드갭이 더 클 수 있다. 제1 및 제2하프늄산화물층(105A, 105B)은 약 6eV의 밴드갭을 가질 수 있고, 시드층(106)은 약 5.8eV의 밴드갭을 가질 수 있다. 도핑층(104)은 약 8.8eV~10.6eV의 밴드갭을 가질 수 있다.
다층 레이어드 스택(DE12)은 적어도 하나 이상의 다이렉트 접촉 인터페이스를 포함할 수 있다. 예를 들어, 다층 레이어드 스택(DE12)은 제1부스터층(KBL1)과 제1하프늄산화물층(105A)의 다이렉트 접촉 인터페이스 및 제2부스터층(KBL2)과 제2하프늄산화물층(105B)의 다이렉트 접촉 인터페이스를 포함할 수 있다.
또한, 다층 레이어드 스택(DE12)은 제1하프늄산화물층(105A)과 시드층(106)의 다이렉트 접촉 인터페이스 및 시드층(106)과 제2하프늄산화물층(105B)의 다이렉트 접촉 인터페이스를 더 포함할 수 있다. 시드층(106)이 정방정계 지르코늄산화물을 포함하는 경우, 제1하프늄산화물층(105A)과 시드층(106)의 스택은 'H-Z 스택'이라고 지칭할 수 있고, 시드층(106)과 제2하프늄산화물층(105B)의 스택은 'Z-H 스택'이라고 지칭할 수 있다.
시드층(106)에 의해 제1 및 제2하프늄산화물층(105A, 105B)의 결정화가 촉진될 수 있다. 제1부스터층(KBL1)에 의해 제1하프늄산화물층(105A)의 유전율을 증폭시킬 수 있다. 제2부스터층(KBL2)에 의해 제2하프늄산화물층(105B)의 유전율을 증폭시킬 수 있다.
도 4b를 참조하면, 반도체 장치(112B)는 도 4a의 반도체 장치(112A)와 유사할 수 있다. 이하, 중복되는 구성요소들에 대한 자세한 설명은 생략하기로 한다.
반도체 장치(112B)는 제1전극(101), 다층 레이어드 스택(DE13), 써멀소스층(103) 및 제2전극(102)을 포함할 수 있다. 다층 레이어드 스택(DE13)은 제1부스터층(KBL1), 제1하프늄산화물층(105A), 도핑층(104)이 임베디드된 시드층(106), 제2부스터층(KBL2), 제2하프늄산화물층(105B), 누설방지층(107) 및 계면제어층(108)의 순서로 적층될 수 있다.
제1하프늄산화물층(105A)의 아래에 제1부스터층(KBL1)이 형성될 수 있고, 제2하프늄산화물층(105B)의 아래에 제2부스터층(KBL2)이 형성될 수 있다. 제1하프늄산화물층(105A)과 제1부스터층(KBL1)이 직접 접촉될 수 있고, 제2하프늄산화물층(105B)과 제2부스터층(KBL2)이 직접 접촉될 수 있다.
시드층(106)에 의해 제1 및 제2하프늄산화물층(105A, 105B)의 결정화가 촉진될 수 있다. 제1부스터층(KBL1)에 의해 제1하프늄산화물층(105A)의 유전율을 증폭시킬 수 있다. 제2부스터층(KBL2)에 의해 제2하프늄산화물층(105B)의 유전율을 증폭시킬 수 있다.
도 4c를 참조하면, 반도체 장치(112C)는, 도 4a의 반도체 장치(112A)와 유사할 수 있다. 반도체 장치(112C)는 제1전극(101), 다층 레이어드 스택(DE14), 써멀소스층(103) 및 제2전극(102)을 포함할 수 있다. 이하, 중복되는 구성요소들에 대한 자세한 설명은 생략하기로 한다.
다층 레이어드 스택(DE13)은 제1부스터층(KBL1), 제1하프늄산화물층(105A), 도핑층(104)이 임베디드된 제1시드층(106A), 제2부스터층(KBL2), 제2하프늄산화물층(105B), 제2시드층(106B) 및 누설방지층(107)의 순서로 적층될 수 있다. 제1하프늄산화물층(105A)의 아래에 제1부스터층(KBL1)이 형성될 수 있고, 제2하프늄산화물층(105B)의 아래에 제2부스터층(KBL2)이 형성될 수 있다. 제1하프늄산화물층(105A)과 제1부스터층(KBL1)이 직접 접촉될 수 있고, 제2하프늄산화물층(105B)과 제2부스터층(KBL2)이 직접 접촉될 수 있다.
제1시드층(106A)과 제2시드층(106B)은 동일 물질일 수 있다. 제1시드층(106A) 및 제2시드층(106B)은 정방정계 결정구조를 가질 수 있다. 제1시드층(106A) 및 제2시드층(106B)은 정방정계 지르코늄산화물을 포함할 수 있다. 제1시드층(106A)은 도핑층(104)이 임베디드된 정방정계 지르코늄산화물일 수 있고, 제2시드층(106B)은 언도프드 정방정계 지르코늄산화물을 포함할 수 있다. 여기서, 언도프드 정방정계 지르코늄산화물 내에는 도핑층(104)이 존재하지 않을 수 있다. 제1시드층(106A)은 제2시드층(106B)보다 더 두꺼울 수 있고, 이에 따라 유전층 스택(DE14) 내에서 제1시드층(106A)의 점유량이 더 클 수 있다.
위와 같이, 제1시드층(106A)은 도핑층(104)이 임베디드되고, 제2시드층(106B)은 도핑층(104)이 임베디드되지 않을 수 있다. 제1시드층(105A) 및 제2시드층(106B)에 의해 제2하프늄산화물층(105B)의 결정화를 더욱 촉진시킬 수 있다.
다른 실시예에서, 누설방지층(107)은 제2시드층(106B) 내에 임베디드될 수 있다.
제1시드층(106A) 및 제2시드층(106B)에 의해 제1 및 제2하프늄산화물층(105A, 105B)의 결정화가 촉진될 수 있다. 제1부스터층(KBL1)에 의해 제1하프늄산화물층(105A)의 유전율을 증폭시킬 수 있다. 제2부스터층(KBL2)에 의해 제2하프늄산화물층(105B)의 유전율을 증폭시킬 수 있다.
도 4d를 참조하면, 반도체 장치(112D)는, 도 4c의 반도체 장치(112C)와 유사할 수 있다. 반도체 장치(112D)는 제1전극(101), 다층 레이어드 스택(DE15), 써멀소스층(103) 및 제2전극(102)을 포함할 수 있다. 이하, 중복되는 구성요소들에 대한 자세한 설명은 생략하기로 한다.
다층 레이어드 스택(DE15)은 제1부스터층(KBL1), 제1하프늄산화물층(105A), 도핑층(104)이 임베디드된 제1시드층(106A), 제2부스터층(KBL2), 제2하프늄산화물층(105B), 제2시드층(106B), 누설방지층(107) 및 계면제어층(108)의 순서로 적층될 수 있다.
제1하프늄산화물층(105A)의 아래에 제1부스터층(KBL1)이 형성될 수 있고, 제2하프늄산화물층(105B)의 아래에 제2부스터층(KBL2)이 형성될 수 있다. 제1하프늄산화물층(105A)과 제1부스터층(KBL1)이 직접 접촉될 수 있고, 제2하프늄산화물층(105B)과 제2부스터층(KBL2)이 직접 접촉될 수 있다.
제1시드층(106A) 및 제2시드층(106B)에 의해 제1 및 제2하프늄산화물층(105A, 105B)의 결정화가 촉진될 수 있다. 제1부스터층(KBL1)에 의해 제1하프늄산화물층(105A)의 유전율을 증폭시킬 수 있다. 제2부스터층(KBL2)에 의해 제2하프늄산화물층(105B)의 유전율을 증폭시킬 수 있다.
도 4c 및 도 4d에서, 제1시드층(106A), 제2시드층(106B) 및 써멀소스층(103)은 제1하프늄산화물층(105A) 및 제2하프늄산화물층(105B)의 정방정계 결정화를 촉진시킬 수 있다. 써멀소스층(103)은 제1하프늄산화물층(105A) 및 제2하프늄산화물층(105B)이 정방정계 결정 구조로 결정화될 수 있는 저온 써멀을 제공할 수 있다. 제1시드층(106A)에 의해 제1하프늄산화물층(105A) 및 제2하프늄산화물층(105B)이 정방정계 결정 구조로 결정화될 수 있다. 제2시드층(106B)에 의해 제2하프늄산화물층(105B)이 정방정계 결정 구조로 결정화될 수 있다. 제1시드층(106A) 및 제2시드층(106B)에 의해 제2하프늄산화물층(105B)이 정방정계 결정 구조로 결정화될 수 있다.
제1하프늄산화물층(105A) 및 제2하프늄산화물층(105B)은 모두 순수 정방정계 결정 구조를 가질 수 있다.
다른 실시예에서, 제1하프늄산화물층(105A)은 순수 정방정계 결정구조를 가질 수 있고, 제2하프늄산화물층(105B)은 정방정계 결정구조 및 단사정계 결정구조가 혼재될 수 있다. 제1하프늄산화물층(105A)은 제2하프늄산화물층(105B)보다 높은 유전율을 가질 수 있다. 이와 같이, 제2하프늄산화물층(105B)이 제1하프늄산화물층(105A)보다 낮은 유전율을 갖더라도, 제2하프늄산화물층(105B)은 제1 및 제2시드층(106A, 106B)보다 높은 유전율을 가질 수 있다. 제2하프늄산화물층(105B)이 정방정계 결정구조 및 단사정계 결정구조가 혼재되더라도, 제2하프늄산화물층(105B)은 단사정계 결정구조보다 정방정계 결정구조가 지배적일 수 있다. 제1하프늄산화물층(105A)이 제2하프늄산화물층(105B)보다 더 두꺼우므로, 다층 레이어드 스택(DE14, DE15) 내에서 정방정계 결정구조가 지배적일 수 있다.
도 4a 내지 도 4d에서, 제1하프늄산화물층(105A) 및 제2하프늄산화물층(105B)은 각각 결정화 촉진을 위한 도펀트(dopant)를 더 포함할 수 있다. 여기서, 도펀트는 도핑층(104)의 도펀트와 동일 물질이거나 서로 다른 물질일 수 있다. 도펀트는 스트론튬(Sr), 란탄늄(La), 가돌리늄(Gd), 알루미늄(Al), 실리콘(Si), 이트륨(Y), 지르코늄(Zr), 니오븀(Nb), 비스무스(Bi), 저마늄(Ge), 디스프로슘(Dy), 티타늄(Ti), 세륨(Ce), 마그네슘(Mg) 또는 질소(N)를 포함할 수 있다. 제1 및 제2하프늄산화물층(105A, 105B)은 도펀트가 도핑된 정방정계 결정 구조를 가질 수 있다.
도 5a를 참조하면, 반도체 장치(113A)는 제1전극(101), 다층 레이어드 스택(DE16), 써멀소스층(103) 및 제2전극(102)을 포함할 수 있다.
다층 레이어드 스택(DE16)은 제1부스터층(KBL1), 제1하프늄산화물층(115A), 제1시드층(116A), 제2부스터층(KBL2), 제2하프늄산화물층(115B), 도핑층(104)이 임베디드된 제2시드층(116B), 제3부스터층(KBL3), 제3하프늄산화물층(115C) 및 누설방지층(107)의 순서로 적층될 수 있다.
제1시드층(116A) 및 제2시드층(116B)에 의해 제1 내지 제3하프늄산화물층(115A, 115B, 115C)의 결정화가 촉진될 수 있다. 제1부스터층(KBL1)에 의해 제1하프늄산화물층(115A)의 유전율을 증폭시킬 수 있다. 제2부스터층(KBL2)에 의해 제2하프늄산화물층(115B)의 유전율을 증폭시킬 수 있다. 제3부스터층(KBL3)에 의해 제3하프늄산화물층(115C)의 유전율을 증폭시킬 수 있다.
제1부스터층(KBL1)은 제1하프늄산화물층(115A)의 아래에 형성될 수 있고, 제2부스터층(KBL2)은 제2하프늄산화물층(115B)의 아래에 형성될 수 있고, 제3부스터층(KBL3)은 제3하프늄산화물층(115C)의 아래에 형성될 수 있다. 제1부스터층(KBL1)은 제1하프늄산화물층(115A)에 직접 접촉할 수 있고, 제2부스터층(KBL2)은 제2하프늄산화물층(115B)에 직접 접촉할 수 있으며, 제3부스터층(KBL3)은 제3하프늄산화물층(115C)에 직접 접촉할 수 있다.
제1시드층(116A)은 도핑층(104)이 임베디드되지 않을 수 있고, 제2시드층(116B)은 도핑층(104)이 임베디드될 수 있다. 제1시드층(116A)은 제2시드층(116B)보다 더 얇을 수 있다.
제1하프늄산화물층(115A)은 제2하프늄산화물층(115B) 및 제3하프늄산화물층(115C)보다 더 두꺼울 수 있다. 다른 실시예에서, 제1하프늄산화물층(115A), 제2하프늄산화물층(115B) 및 제3하프늄산화물층(115C)은 동일 두께일 수도 있다.
도 5b를 참조하면, 반도체 장치(113B)는 도 5a의 반도체 장치(113A)와 유사할 수 있다. 이하, 중복되는 구성요소들에 대한 자세한 설명은 생략하기로 한다.
반도체 장치(113B)는 제1전극(101), 다층 레이어드 스택(DE17), 써멀소스층(103) 및 제2전극(102)을 포함할 수 있다. 다층 레이어드 스택(DE17)은 제1부스터층(KBL1), 제1하프늄산화물층(115A), 제1시드층(116A), 제2부스터층(KBL2), 제2하프늄산화물층(115B), 도핑층(104)이 임베디드된 제2시드층(116B), 제3부스터층(KBL3), 제3하프늄산화물층(115C) 및 누설방지층(107)의 순서로 적층될 수 있다. 다층 레이어드 스택(DE7)은 누설방지층(107)과 써멀소스층(103) 사이의 계면제어층(108)을 더 포함할 수 있다.
제1시드층(116A) 및 제2시드층(116B)에 의해 제1 내지 제3하프늄산화물층(115A, 115B, 115C)의 결정화가 촉진될 수 있다. 제1부스터층(KBL1)에 의해 제1하프늄산화물층(115A)의 유전율을 증폭시킬 수 있다. 제2부스터층(KBL2)에 의해 제2하프늄산화물층(115B)의 유전율을 증폭시킬 수 있다. 제3부스터층(KBL3)에 의해 제3하프늄산화물층(115C)의 유전율을 증폭시킬 수 있다.
제1부스터층(KBL1)은 제1하프늄산화물층(115A)의 아래에 형성될 수 있고, 제2부스터층(KBL2)은 제2하프늄산화물층(115B)의 아래에 형성될 수 있고, 제3부스터층(KBL3)은 제3하프늄산화물층(115C)의 아래에 형성될 수 있다. 제1부스터층(KBL1)은 제1하프늄산화물층(115A)에 직접 접촉할 수 있고, 제2부스터층(KBL2)은 제2하프늄산화물층(115B)에 직접 접촉할 수 있으며, 제3부스터층(KBL3)은 제3하프늄산화물층(115C)에 직접 접촉할 수 있다.
도 5a 및 도 5b에서, 제1시드층(116A), 제2시드층(116B) 및 써멀소스층(103)은 제1하프늄산화물층(115A), 제2하프늄산화물층(115B) 및 제3하프늄산화물층(115C)의 정방정계 결정화를 촉진시킬 수 있다. 써멀소스층(103)은 제1하프늄산화물층(115A), 제2하프늄산화물층(115B) 및 제3하프늄산화물층(115C)이 정방정계 결정 구조로 결정화될 수 있는 저온 써멀을 제공할 수 있다. 제1시드층(116A)에 의해 제1하프늄산화물층(115A) 및 제2하프늄산화물층(115B)이 정방정계 결정 구조로 결정화될 수 있다. 제2시드층(116B)에 의해 제2하프늄산화물층(115B) 및 제3하프늄산화물층(115C)이 정방정계 결정 구조로 결정화될 수 있다.
제1하프늄산화물층(115A), 제2하프늄산화물층(115B) 및 제3하프늄산화물층(115C)은 모두 순수 정방정계 결정 구조를 가질 수 있다. 다른 실시예에서, 제1하프늄산화물층(115A) 및 제2하프늄산화물층(115B)은 순수 정방정계 결정 구조를 가질 수 있고, 제3하프늄산화물층(115C)은 단사정계 결정구조 및 정방정계 결정구조가 혼재될 수 있다. 제3하프늄산화물층(115C)은 정방정계 결정구조가 지배적일 수 있다.
도 5c를 참조하면, 반도체 장치(113C)는 도 5a의 반도체 장치(113A)와 유사할 수 있다. 이하, 중복되는 구성요소들에 대한 자세한 설명은 생략하기로 한다.
반도체 장치(113C)는 제1전극(101), 다층 레이어드 스택(DE18), 써멀소스층(103) 및 제2전극(102)을 포함할 수 있다. 다층 레이어드 스택(DE18)은 제1부스터층(KBL1), 제1하프늄산화물층(115A), 제1시드층(116A), 제2부스터층(KBL2), 제2하프늄산화물층(115B), 도핑층(104)이 임베디드된 제2시드층(116B), 제3부스터층(KBL3), 제3하프늄산화물층(115C), 제3시드층(116C) 및 누설방지층(107)의 순서로 적층될 수 있다.
제3시드층(116C)은 제3하프늄산화물층(115C)과 누설방지층(107) 사이에 위치할 수 있다. 제1시드층(116A), 제2시드층(116B) 및 제3시드층(116C)은 동일 물질일 수 있다. 제1시드층(116A), 제2시드층(116B) 및 제3시드층(116C)은 정방정계 결정구조를 가질 수 있다. 제1시드층(116A), 제2시드층(116B) 및 제3시드층(116C)은 정방정계 지르코늄산화물을 포함할 수 있다. 제2시드층(116B)은 도핑층(104)이 임베디드된 정방정계 지르코늄산화물일 수 있고, 제1시드층(116A) 및 제3시드층(116C)은 언도프드 정방정계 지르코늄산화물을 포함할 수 있다. 여기서, 언도프드 정방정계 지르코늄산화물 내에는 도핑층(104)이 존재하지 않을 수 있다.
위와 같이, 제2시드층(116B)은 도핑층(104)이 임베디드되고, 제1시드층(116A) 및 제3시드층(116C)은 도핑층(104)이 임베디드되지 않을 수 있다. 제3시드층(116C) 및 제2시드층(116B)에 의해 제3하프늄산화물층(115C)의 결정화를 더욱 촉진시킬 수 있다.
다른 실시예에서, 누설방지층(107)은 제3시드층(116C) 내에 임베디드될 수 있다.
제1시드층(116A) 내지 제3시드층(116C)에 의해 제1 내지 제3하프늄산화물층(115A, 115B, 115C)의 결정화가 촉진될 수 있다. 제1부스터층(KBL1)에 의해 제1하프늄산화물층(115A)의 유전율을 증폭시킬 수 있다. 제2부스터층(KBL2)에 의해 제2하프늄산화물층(115B)의 유전율을 증폭시킬 수 있다. 제3부스터층(KBL3)에 의해 제3하프늄산화물층(115C)의 유전율을 증폭시킬 수 있다.
제1부스터층(KBL1)은 제1하프늄산화물층(115A)의 아래에 형성될 수 있고, 제2부스터층(KBL2)은 제2하프늄산화물층(115B)의 아래에 형성될 수 있고, 제3부스터층(KBL3)은 제3하프늄산화물층(115C)의 아래에 형성될 수 있다. 제1부스터층(KBL1)은 제1하프늄산화물층(115A)에 직접 접촉할 수 있고, 제2부스터층(KBL2)은 제2하프늄산화물층(115B)에 직접 접촉할 수 있으며, 제3부스터층(KBL3)은 제3하프늄산화물층(115C)에 직접 접촉할 수 있다.
도 5d를 참조하면, 반도체 장치(113D)는 도 5c의 반도체 장치(113C)와 유사할 수 있다. 이하, 중복되는 구성요소들에 대한 자세한 설명은 생략하기로 한다.
반도체 장치(113D)는 제1전극(101), 다층 레이어드 스택(DE19), 써멀소스층(103) 및 제2전극(102)을 포함할 수 있다. 다층 레이어드 스택(DE19)은 제1부스터층(KBL1), 제1하프늄산화물층(115A), 제1시드층(116A), 제2부스터층(KBL2), 제2하프늄산화물층(115B), 도핑층(104)이 임베디드된 제2시드층(116B), 제3부스터층(KBL3), 제3하프늄산화물층(115C), 제3시드층(116C) 및 누설방지층(107)의 순서로 적층될 수 있다. 다층 레이어드 스택(DE7)은 누설방지층(107)과 써멀소스층(103) 사이의 계면제어층(108)을 더 포함할 수 있다.
제1시드층(116A) 내지 제3시드층(116C)에 의해 제1 내지 제3하프늄산화물층(115A, 115B, 115C)의 결정화가 촉진될 수 있다. 제1부스터층(KBL1)에 의해 제1하프늄산화물층(115A)의 유전율을 증폭시킬 수 있다. 제2부스터층(KBL2)에 의해 제2하프늄산화물층(115B)의 유전율을 증폭시킬 수 있다. 제3부스터층(KBL3)에 의해 제3하프늄산화물층(115C)의 유전율을 증폭시킬 수 있다.
제1부스터층(KBL1)은 제1하프늄산화물층(115A)의 아래에 형성될 수 있고, 제2부스터층(KBL2)은 제2하프늄산화물층(115B)의 아래에 형성될 수 있고, 제3부스터층(KBL3)은 제3하프늄산화물층(115C)의 아래에 형성될 수 있다. 제1부스터층(KBL1)은 제1하프늄산화물층(115A)에 직접 접촉할 수 있고, 제2부스터층(KBL2)은 제2하프늄산화물층(115B)에 직접 접촉할 수 있으며, 제3부스터층(KBL3)은 제3하프늄산화물층(115C)에 직접 접촉할 수 있다.
도 5a 내지 5d에서, 제1 내지 제3하프늄산화물층(105A, 105B, 105C)은 각각 도펀트(dopant)를 더 포함할 수 있다. 도펀트는 스트론튬(Sr), 란탄늄(La), 가돌리늄(Gd), 알루미늄(Al), 실리콘(Si), 이트륨(Y), 지르코늄(Zr), 니오븀(Nb), 비스무스(Bi), 저마늄(Ge), 디스프로슘(Dy), 티타늄(Ti), 세륨(Ce), 마그네슘(Mg) 또는 질소(N)를 포함할 수 있다. 제1 내지 제3하프늄산화물층(105A, 105B, 105C)은 각각 도펀트가 도핑된 정방정계 결정 구조를 가질 수 있다.
도 6a를 참조하면, 반도체 장치(114A)는 제1전극(101), 다층 레이어드 스택(DE20), 써멀소스층(103) 및 제2전극(102)을 포함할 수 있다.
다층 레이어드 스택(DE20)은 제1시드층(116A), 제1부스터층(KBL1), 제1하프늄산화물층(115A), 도핑층(104)이 임베디드된 제2시드층(116B), 제2부스터층(KBL2), 제2하프늄산화물층(115B) 및 누설방지층(107)의 순서로 적층될 수 있다.
제1시드층(116A)과 제2시드층(116B)은 동일 물질일 수 있다. 제1시드층(116A) 및 제2시드층(116B)은 정방정계 결정구조를 가질 수 있다. 제1시드층(116A) 및 제2시드층(116B)은 정방정계 지르코늄산화물을 포함할 수 있다. 제1시드층(116A)은 언도프드 정방정계 지르코늄산화물을 포함할 수 있고, 제2시드층(116B)은 도핑층(104)이 임베디드된 정방정계 지르코늄산화물을 포함할 수 있다. 여기서, 언도프드 정방정계 지르코늄산화물 내에는 도핑층(104)이 존재하지 않을 수 있다.
위와 같이, 제2시드층(116B)은 도핑층(104)이 임베디드되고, 제1시드층(116A)은 도핑층(104)이 임베디드되지 않을 수 있다. 제2시드층(116B)에 의해 제2하프늄산화물층(115B)의 결정화를 촉진시킬 수 있다. 제1시드층(116A) 및 제2시드층(116B)에 의해 제1하프늄산화물층(115A)의 결정화를 더욱 촉진시킬 수 있다.
제1시드층(116A) 및 제2시드층(116B)에 의해 제1 및 제2하프늄산화물층(115A, 115B)의 결정화가 촉진될 수 있다. 제1부스터층(KBL1)에 의해 제1하프늄산화물층(115A)의 유전율을 증폭시킬 수 있다. 제2부스터층(KBL2)에 의해 제2하프늄산화물층(115B)의 유전율을 증폭시킬 수 있다.
제1부스터층(KBL1)은 제1하프늄산화물층(115A)의 아래에 형성될 수 있고, 제2부스터층(KBL2)은 제2하프늄산화물층(115B)의 아래에 형성될 수 있다. 제1부스터층(KBL1)은 제1하프늄산화물층(115A)에 직접 접촉할 수 있고, 제2부스터층(KBL2)은 제2하프늄산화물층(115B)에 직접 접촉할 수 있다.
도 6b를 참조하면, 반도체 장치(114B)는 제1전극(101), 다층 레이어드 스택(DE21), 써멀소스층(103) 및 제2전극(102)을 포함할 수 있다.
다층 레이어드 스택(DE21)은 제1시드층(116A), 제1부스터층(KBL1), 제1하프늄산화물층(115A), 도핑층(104)이 임베디드된 제2시드층(116B), 제2부스터층(KBL2), 제2하프늄산화물층(115B), 제3시드층(116C) 및 누설방지층(107)의 순서로 적층될 수 있다.
제1시드층(116A), 제2시드층(116B) 및 제3시드층(116C)은 동일 물질일 수 있다. 제1 내지 제3시드층(161A, 116B, 116C)은 정방정계 결정구조를 가질 수 있다.
제1 내지 제3시드층(116A, 116B, 116C)은 정방정계 지르코늄산화물을 포함할 수 있다. 제2시드층(116B)은 도핑층(104)이 임베디드된 정방정계 지르코늄산화물을 포함할 수 있고, 제1 및 제3시드층(116A, 116C)은 언도프드 정방정계 지르코늄산화물을 포함할 수 있다. 여기서, 언도프드 정방정계 지르코늄산화물 내에는 도핑층(104)이 존재하지 않을 수 있다.
위와 같이, 제2시드층(116B)은 도핑층(104)이 임베디드되고, 제1 및 제3시드층(116A, 116C)은 도핑층(104)이 임베디드되지 않을 수 있다. 제1 및 제2시드층(116A, 116B)에 의해 제1하프늄산화물층(115A)의 결정화를 더욱 촉진시킬 수 있다. 제2 및 제3시드층(116B, 116C)에 의해 제2하프늄산화물층(115B)의 결정화를 더욱 촉진시킬 수 있다.
다른 실시예에서, 누설방지층(107)은 제3시드층(116C) 내에 임베디드될 수 있다.
제1시드층(116A) 내지 제3시드층(116C)에 의해 제1 및 제2하프늄산화물층(115A, 115B)의 결정화가 촉진될 수 있다. 제1부스터층(KBL1)에 의해 제1하프늄산화물층(115A)의 유전율을 증폭시킬 수 있다. 제2부스터층(KBL2)에 의해 제2하프늄산화물층(115B)의 유전율을 증폭시킬 수 있다.
제1부스터층(KBL1)은 제1하프늄산화물층(115A)의 아래에 형성될 수 있고, 제2부스터층(KBL2)은 제2하프늄산화물층(115B)의 아래에 형성될 수 있다. 제1부스터층(KBL1)은 제1하프늄산화물층(115A)에 직접 접촉할 수 있고, 제2부스터층(KBL2)은 제2하프늄산화물층(115B)에 직접 접촉할 수 있다.
도 6a 및 도 6b의 다층 레이어드 스택(DE20, DE21)는 각각 누설방지층(107)과 써멀소스층(103) 사이의 계면제어층(도시 생략)을 더 포함할 수 있다. 여기서, 계면제어층은 전술한 실시예들의 계면제어층(108)에 대응될 수 있다.
도 6a 및 도 6b에서, 제1 및 제2하프늄산화물층(115A, 105B)은 각각 도펀트(dopant)를 더 포함할 수 있다. 도펀트는 스트론튬(Sr), 란탄늄(La), 가돌리늄(Gd), 알루미늄(Al), 실리콘(Si), 이트륨(Y), 지르코늄(Zr), 니오븀(Nb), 비스무스(Bi), 저마늄(Ge), 디스프로슘(Dy), 티타늄(Ti), 세륨(Ce), 마그네슘(Mg) 또는 질소(N)를 포함할 수 있다. 제1 및 제2하프늄산화물층(115A, 115B)은 각각 도펀트가 도핑된 정방정계 결정 구조를 가질 수 있다.
도 7a를 참조하면, 반도체 장치(115)는 제1전극(101), 다층 레이어드 스택(DE22), 써멀소스층(103) 및 제2전극(102)을 포함할 수 있다. 제1전극(101), 누설방지층(107), 써멀소스층(103) 및 제2전극(102)에 대한 설명은 전술한 실시예들을 참조하기로 한다.
다층 레이어드 스택(DE22)은 시드층(206), 부스터층(KBL), 하프늄산화물층(205) 및 도핑층(204)을 포함할 수 있다. 부스터층(KBL)은 시드층(206)과 하프늄산화물층(205) 사이에 형성될 수 있다. 시드층(206)은 제1전극(101) 및 부스터층(KBL)에 직접 접촉할 수 있고, 부스터층(KBL)과 제1전극(101) 사이에 형성될 수 있다.
부스터층(KBL)은 하프늄산화물층(205)과 직접 접촉할 수 있고, 이에 따라, 하프늄산화물층(205)의 유전율을 증폭시키는데 유리하다.
하프늄산화물층(205)은 순수(pure) 정방정계 결정 구조를 가질 수 있다.
다층 레이어드 스택(DE22)은 도핑층(204)을 더 포함할 수 있다. 도핑층(204)에 의해 하프늄산화물층(205)의 결정화를 더욱 촉진시킬 수 있고, 다층 레이어드 스택(DE22)의 누설전류를 더욱 억제할 수 있다. 도핑층(204)은 하프늄산화물층(205) 내에 극히 얇게 임베디드(embedded)될 수 있다. 도핑층(204)은 하프늄산화물층(205)의 결정립들(crystal grain)을 분리(separate)시키지 않을 수 있다. 즉, 하프늄산화물층(205)의 정방정계 결정구조를 분리시키지 않을 수 있다. 도핑층(204)은 하프늄산화물층(205) 내에 도펀트를 도핑하여 형성할 수 있다. 도핑층(204)은 부스터층(KBL)으로부터 이격되어 하프늄산화물층(205) 내에 임베디드될 수 있다.
하프늄산화물층(205)이 정방정계 하프늄산화물을 포함하는 경우, 도핑층(204)은 도펀트로 도핑된 정방정계 하프늄산화물을 포함할 수 있다. 도핑층(204)의 도펀트는 알루미늄(Al) 또는 베릴륨(Be)을 포함할 수 있다. 예를 들어, 도핑층(204)은 알루미늄 도프드(aluminum-doped) 정방정계 하프늄산화물 또는 베릴륨 도프드(Beryllium-doped) 정방정계 하프늄산화물을 포함할 수 있다.
하프늄산화물층(205)은 시드층(206) 및 써멀소스층(103)에 의해 정방정계 결정구조로 결정화될 수 있다.
도핑층(204)은 시드층(206) 및 하프늄산화물층(205)보다 밴드갭이 더 클 수 있다.
이와 같이, 도핑층(204)에 의해 하프늄산화물층(205)의 결정화를 더욱 촉진시킬 수 있을 뿐만 아니라, 도핑층(204)의 높은 밴드갭은 반도체 장치(115)의 누설전류를 억제할 수 있다.
누설방지층(107)은 하프늄산화물층(205)과 써멀소스층(103) 사이에 형성될 수 있다. 누설방지층(107)은 알루미늄산화물 또는 베릴륨산화물을 포함할 수 있다.
다른 실시예에서, 누설방지층(107)은 하프늄산화물층(205)의 상부 표면에 임베디드될 수 있다. 누설방지층(107)은 알루미늄-도프드 하프늄산화물 또는 베릴륨-도프드 하프늄산화물을 포함할 수 있다.
도 7b는 하프늄산화물층(205)의 상세도이다.
도 7b를 참조하면, 도핑층(204)이 임베디드된 하프늄산화물층(205)은, 하프늄산화물층(205)의 내부에 도핑층(204)이 임베디드될 수 있다. 도핑층(204)이 임베디드된 하프늄산화물층(205)은, 언도프드 하부 하프늄산화물층(205L), 도핑층(204) 및 언도프드 상부 하프늄산화물층(205U)으로 정의될 수 있다. 언도프드 하부 하프늄산화물층(205L), 도핑층(204) 및 언도프드 상부 하프늄산화물층(205U)은 각각 정방정계 결정구조를 가질 수 있다. 언도프드 하부 하프늄산화물층(205L), 도핑층(204) 및 언도프드 상부 하프늄산화물층(205U)은 결정립들(205G)이 분리되지 않고 연속될 수 있다. 도핑층(204)은 언도프드 하부 하프늄산화물층(205L)의 결정립들(205G)과 언도프드 상부 하프늄산화물층(205U)의 결정립들(205G)을 분리시키지 않을 수 있다. 언도프드 하부 하프늄산화물층(205L)은 언도프드 상부 하프늄산화물층(205U)보다 더 두꺼울 수 있고(T21 > T22), 도핑층(204)은 언도프드 상부 하프늄산화물층(205U) 및 언도프드 하부 하프늄산화물층(205L)보다 극히 얇을 수 있다. 도핑층(204)은 언도프드 하부 하프늄산화물층(205L)과 언도프드 상부 하프늄산화물층(205U) 사이에 위치하되, 언도프드 하부 하프늄산화물층(205L)의 결정립들과 언도프드 상부 하프늄산화물층(205U)의 결정립들을 분리시키지 않는 극히 얇은 두께를 가질 수 있다. 다른 실시예에서, 언도프드 하부 하프늄산화물층(205L)과 언도프드 상부 하프늄산화물층(205U)은 동일 두께일 수 있다. 또다른 실시예에서, 언도프드 하부 하프늄산화물층(205L)은 언도프드 상부 하프늄산화물층(205U)보다 더 얇을 수 있다.
다른 실시예에서, 도핑층(204)은 불연속되는 극히 얇은 두께를 갖는 알루미늄산화물층을 포함할 수 있다. 여기서, 불연속되는 극히 얇은 두께는 언도프드 하부 하프늄산화물층(205L)의 결정립들과 언도프드 상부 하프늄산화물층(205U)의 결정립들을 분리시키지 않는 두께일 수 있다.
언도프드 하부 하프늄산화물층(205L) 및 언도프드 상부 하프늄산화물층(205U)은 각각 도펀트가 비도핑된 정방정계 하프늄산화물(Undoped tetragonal hafnium oxide)일 수 있고, 도핑층(204)은 도펀트가 도핑된 정방정계 하프늄산화물(doped tetragonal hafnium oxide)일 수 있다. 도핑층(204)은 도펀트로서 알루미늄 또는 베릴륨을 포함할 수 있다.
위와 같이, 도핑층(204)이 도펀트를 포함하고 있으나, 도핑층(204)은 도펀트의 산화물층이 아닐 수 있다. 예컨대, 도핑층(204)은 알루미늄산화물층(Al2O3 layer)이 아니라 알루미늄 도프드(aluminum-doped) 정방정계 하프늄산화물일 수 있다. 또한, 도핑층(204)은 베릴륨산화물층이 아니라 베릴륨 도프드(beryllium-doped) 정방정계 하프늄산화물일 수 있다.
언도프드 하부 하프늄산화물층(205L), 도핑층(204) 및 언도프드 상부 하프늄산화물층(205U)은 각각 제1하프늄산화물층, 알루미늄 도프드 하프늄산화물층, 제2하프늄산화물층이라고 지칭할 수 있다. 도핑층(204)이 임베디드된 하프늄산화물(205)은 제1하프늄산화물층, 알루미늄 도프드 하프늄산화물층 및 제2하프늄산화물층의 순서로 적층된 'H-AH-H 스택'을 포함할 수 있다.
도 8a를 참조하면, 반도체 장치(115A)는 제1전극(101), 다층 레이어드 스택(DE23), 써멀소스층(103) 및 제2전극(102)을 포함할 수 있다. 제1전극(101), 누설방지층(107), 써멀소스층(103) 및 제2전극(102)에 대한 설명은 전술한 실시예들을 참조하기로 한다.
다층 레이어드 스택(DE23)은 제1시드층(206A), 부스터층(KBL), 하프늄산화물층(205), 도핑층(204) 및 제2시드층(206B)을 포함할 수 있다.
제1시드층(206A) 및 제2시드층(206B)은 하프늄산화물층(205)을 정방정계 결정 구조로 결정화시키는데 유리하다.
하프늄산화물층(205)은 순수(pure) 정방정계 결정 구조를 가질 수 있다.
다층 레이어드 스택(DE23)은 도핑층(204)을 더 포함할 수 있다. 도핑층(204)에 의해 하프늄산화물층(205)의 결정화를 더욱 촉진시킬 수 있다. 도핑층(204)은 하프늄산화물층(205) 내에 극히 얇게 임베디드(embedded)될 수 있다. 도핑층(204)은 하프늄산화물층(205)의 결정립들(crystal grain)을 분리(separate)시키지 않을 수 있다. 즉, 하프늄산화물층(205)의 정방정계 결정구조를 분리시키지 않을 수 있다. 도핑층(204)은 하프늄산화물층(205) 내에 도펀트를 도핑하여 형성할 수 있다.
하프늄산화물층(205)이 정방정계 하프늄산화물을 포함하는 경우, 도핑층(204)은 도펀트로 도핑된 정방정계 하프늄산화물을 포함할 수 있다. 도핑층(204)의 도펀트는 알루미늄(Al) 또는 베릴륨(Be)을 포함할 수 있다. 예를 들어, 도핑층(204)은 알루미늄 도프드(aluminum-doped) 정방정계 하프늄산화물 또는 베릴륨 도프드(Beryllium-doped) 정방정계 하프늄산화물을 포함할 수 있다.
하프늄산화물층(205)은 제1,2시드층(206A, 206B) 및 써멀소스층(103)에 의해 정방정계 결정구조로 결정화될 수 있다.
도핑층(204)은 제1,2시드층(206A, 206B) 및 하프늄산화물층(205)보다 밴드갭이 더 클 수 있다.
이와 같이, 도핑층(204)에 의해 하프늄산화물층(205)의 결정화를 더욱 촉진시킬 수 있을 뿐만 아니라, 도핑층(204)의 높은 밴드갭은 반도체 장치(115A)의 누설전류를 억제할 수 있다.
누설방지층(107)은 제2시드층(206B)과 써멀소스층(103) 사이에 형성될 수 있다. 누설방지층(107)은 알루미늄산화물 또는 베릴륨산화물을 포함할 수 있다.
다른 실시예에서, 누설방지층(107)은 제2시드층(206B)의 상부 표면에 임베디드될 수 있다. 누설방지층(107)은 알루미늄-도프드 지르코늄산화물 또는 베릴륨-도프드 지르코늄산화물을 포함할 수 있다.
제1 및 제2시드층(206A, 206B)에 의해 하프늄산화물층(205)의 결정화가 촉진될 수 있다. 부스터층(KBL)에 의해 하프늄산화물층(205)의 유전율을 증폭시킬 수 있다. 부스터층(KBL)은 하프늄산화물층(205)의 아래에 형성될 수 있다. 부스터층(KBL)은 하프늄산화물층(205)에 직접 접촉할 수 있다.
도 8b를 참조하면, 반도체 장치(115B)는 도 8a의 반도체 장치(115A)와 유사할 수 있다. 이하, 중복되는 구성요소들에 대한 자세한 설명은 생략하기로 한다.
반도체 장치(115B)는 제1전극(101), 다층 레이어드 스택(DE24), 써멀소스층(103) 및 제2전극(102)을 포함할 수 있다. 다층 레이어드 스택(DE24)은 제1시드층(206A), 부스터층(KBL), 도핑층(204)이 임베디드된 하프늄산화물층(205), 제2시드층(206B), 누설방지층(107) 및 계면제어층(108)의 스택을 포함할 수 있다.
제1 및 제2시드층(206A, 206B)에 의해 하프늄산화물층(205)의 결정화가 촉진될 수 있다. 부스터층(KBL)에 의해 하프늄산화물층(205)의 유전율을 증폭시킬 수 있다. 부스터층(KBL)은 하프늄산화물층(205)의 아래에 형성될 수 있다. 부스터층(KBL)은 하프늄산화물층(205)에 직접 접촉할 수 있다.
도 8c를 참조하면, 반도체 장치(115C)는 도 8a의 반도체 장치(115A)와 유사할 수 있다. 이하, 중복되는 구성요소들에 대한 자세한 설명은 생략하기로 한다.
반도체 장치(115C)는 제1전극(101), 다층 레이어드 스택(DE25), 써멀소스층(103) 및 제2전극(102)을 포함할 수 있다. 다층 레이어드 스택(DE25)은 제1시드층(206A), 부스터층(KBL), 도핑층(204)이 임베디드된 제1하프늄산화물층(205A), 제2시드층(206B), 제2부스터층(KBL2), 제2하프늄산화물층(205B) 및 누설방지층(107)의 스택을 포함할 수 있다.
제1하프늄산화물층(205A)과 제2하프늄산화물층(205B)은 동일 물질일 수 있다. 제1하프늄산화물층(205A) 및 제2하프늄산화물층(205B)은 정방정계 결정구조를 가질 수 있다. 제1하프늄산화물층(205A) 및 제2하프늄산화물층(205B)은 정방정계 하프늄산화물을 포함할 수 있다. 제1하프늄산화물층(205A)은 도핑층(204)이 임베디드된 정방정계 하프늄산화물을 포함할 수 있고, 제2하프늄산화물층(205B)은 언도프드 정방정계 하프늄산화물을 포함할 수 있다. 여기서, 언도프드 정방정계 하프늄산화물 내에는 도핑층(204)이 존재하지 않을 수 있다.
위와 같이, 제1하프늄산화물층(205A)은 도핑층(204)이 임베디드되고, 제2하프늄산화물층(205B)은 도핑층(204)이 임베디드되지 않을 수 있다. 제2하프늄산화물층(205B)에 의해 유전층 스택(DE25)의 캐패시턴스를 더욱 증가시킬 수 있다.
제1 및 제2시드층(206A, 206B)에 의해 제1,2하프늄산화물층(205A, 205B)의 결정화가 촉진될 수 있다. 제1부스터층(KBL1)에 의해 제1하프늄산화물층(205A)의 유전율을 증폭시킬 수 있다. 제2부스터층(KBL2)에 의해 제2하프늄산화물층(205B)의 유전율을 증폭시킬 수 있다. 제1부스터층(KBL1)은 제1하프늄산화물층(205A)의 아래에 형성될 수 있다. 제2부스터층(KBL2)은 제2하프늄산화물층(205B)의 아래에 형성될 수 있다. 제1부스터층(KBL1)은 제1하프늄산화물층(205A)에 직접 접촉할 수 있다. 제2부스터층(KBL2)은 제2하프늄산화물층(205B)에 직접 접촉할 수 있다.
도 8d를 참조하면, 반도체 장치(115D)는 도 8c의 반도체 장치(115C)와 유사할 수 있다. 이하, 중복되는 구성요소들에 대한 자세한 설명은 생략하기로 한다.
반도체 장치(115D)는 제1전극(101), 다층 레이어드 스택(DE26), 써멀소스층(103) 및 제2전극(102)을 포함할 수 있다. 다층 레이어드 스택(DE26)은 제1시드층(206A), 제1부스터층(KBL1), 도핑층(204)이 임베디드된 제1하프늄산화물층(205A), 제2시드층(206B), 제2부스터층(KBL2), 제2하프늄산화물층(205B), 누설방지층(107) 및 계면제어층(108)의 스택을 포함할 수 있다.
제1 및 제2시드층(206A, 206B)에 의해 제1,2하프늄산화물층(205A, 205B)의 결정화가 촉진될 수 있다. 제1부스터층(KBL1)에 의해 제1하프늄산화물층(205A)의 유전율을 증폭시킬 수 있다. 제2부스터층(KBL2)에 의해 제2하프늄산화물층(205B)의 유전율을 증폭시킬 수 있다. 제1부스터층(KBL1)은 제1하프늄산화물층(205A)의 아래에 형성될 수 있다. 제2부스터층(KBL2)은 제2하프늄산화물층(205B)의 아래에 형성될 수 있다. 제1부스터층(KBL1)은 제1하프늄산화물층(205A)에 직접 접촉할 수 있다. 제2부스터층(KBL2)은 제2하프늄산화물층(205B)에 직접 접촉할 수 있다.
도 9a를 참조하면, 반도체 장치(116A)는 제1전극(101), 다층 레이어드 스택(DE27), 써멀소스층(103) 및 제2전극(102)을 포함할 수 있다.
다층 레이어드 스택(DE27)은 제1시드층(216A), 제1부스터층(KBL1), 제1하프늄산화물층(215A), 제2시드층(216B), 제2부스터층(KBL2), 도핑층(204)이 임베디드된 제2하프늄산화물층(215B), 제3시드층(216C) 및 누설방지층(107)의 스택을 포함할 수 있다.
제1하프늄산화물층(215A)은 언도프드 정방정계 하프늄산화물을 포함할 수 있다. 제1하프늄산화물층(215A)은 제2하프늄산화물층(215B)보다 더 얇을 수 있다.
제1 내지 제3시드층(216A, 216B, 216C)에 의해 제1,2하프늄산화물층(215A, 215B)의 결정화가 촉진될 수 있다. 제1부스터층(KBL1)에 의해 제1하프늄산화물층(215A)의 유전율을 증폭시킬 수 있다. 제2부스터층(KBL2)에 의해 제2하프늄산화물층(215B)의 유전율을 증폭시킬 수 있다. 제1부스터층(KBL1)은 제1하프늄산화물층(215A)의 아래에 형성될 수 있다. 제2부스터층(KBL2)은 제2하프늄산화물층(215B)의 아래에 형성될 수 있다. 제1부스터층(KBL1)은 제1하프늄산화물층(215A)에 직접 접촉할 수 있다. 제2부스터층(KBL2)은 제2하프늄산화물층(215B)에 직접 접촉할 수 있다.
도 9b를 참조하면, 반도체 장치(116B)는 도 9a의 반도체 장치(116A)와 유사할 수 있다. 이하, 중복되는 구성요소들에 대한 자세한 설명은 생략하기로 한다.
반도체 장치(116B)는 제1전극(101), 다층 레이어드 스택(DE28), 써멀소스층(103) 및 제2전극(102)을 포함할 수 있다. 다층 레이어드 스택(DE28)은 제1시드층(216A), 제1부스터층(KBL1), 제1하프늄산화물층(215A), 제2시드층(216B), 제1부스터층(KBL2), 도핑층(204)이 임베디드된 제2하프늄산화물층(215B), 제3시드층(216C), 누설방지층(107) 및 계면제어층(108)의 스택을 포함할 수 있다.
제1 내지 제3시드층(216A, 216B, 216C)에 의해 제1,2하프늄산화물층(215A, 215B)의 결정화가 촉진될 수 있다. 제1부스터층(KBL1)에 의해 제1하프늄산화물층(215A)의 유전율을 증폭시킬 수 있다. 제2부스터층(KBL2)에 의해 제2하프늄산화물층(215B)의 유전율을 증폭시킬 수 있다. 제1부스터층(KBL1)은 제1하프늄산화물층(215A)의 아래에 형성될 수 있다. 제2부스터층(KBL2)은 제2하프늄산화물층(215B)의 아래에 형성될 수 있다. 제1부스터층(KBL1)은 제1하프늄산화물층(215A)에 직접 접촉할 수 있다. 제2부스터층(KBL2)은 제2하프늄산화물층(215B)에 직접 접촉할 수 있다.
도 9c를 참조하면, 반도체 장치(116C)는 도 9a의 반도체 장치(116A)와 유사할 수 있다. 이하, 중복되는 구성요소들에 대한 자세한 설명은 생략하기로 한다.
반도체 장치(116C)는 제1전극(101), 다층 레이어드 스택(DE29), 써멀소스층(103) 및 제2전극(102)을 포함할 수 있다. 다층 레이어드 스택(DE29)은 제1시드층(216A), 제1부스터층(KBL1), 제1하프늄산화물층(215A), 제2시드층(216B), 제2부스터층(KBL2), 도핑층(204)이 임베디드된 제2하프늄산화물층(215B), 제3시드층(216C), 제3부스터층(KBL3), 제3하프늄산화물층(215C) 및 누설방지층(107)의 스택을 포함할 수 있다.
제1하프늄산화물층(215A), 제2하프늄산화물층(215B) 및 제3하프늄산화물층(215C)은 동일 물질일 수 있다. 제1하프늄산화물층(215A), 제2하프늄산화물층(215B) 및 제3하프늄산화물층(215C)은 정방정계 결정구조를 가질 수 있다. 제1하프늄산화물층(215A), 제2하프늄산화물층(215B) 및 제3하프늄산화물층(215C)은 정방정계 하프늄산화물을 포함할 수 있다. 제1 및 제3하프늄산화물층(215A, 215C)은 언도프드 정방정계 하프늄산화물을 포함할 수 있다. 여기서, 언도프드 정방정계 하프늄산화물 내에는 도핑층(204)이 존재하지 않을 수 있다.
위와 같이, 제2하프늄산화물층(215B)은 도핑층(204)이 임베디드되고, 제1하프늄산화물층(215A) 및 제3하프늄산화물층(215C)은 도핑층(204)이 임베디드되지 않을 수 있다. 제3하프늄산화물층(215C)에 의해 다층 레이어드 스택(DE29)의 캐패시턴스를 더욱 증가시킬 수 있다.
제1 내지 제3시드층(216A, 216B, 216C)에 의해 제1 내지 제3하프늄산화물층(215A, 215B, 215C)의 결정화가 촉진될 수 있다. 제1부스터층(KBL1)에 의해 제1하프늄산화물층(215A)의 유전율을 증폭시킬 수 있다. 제2부스터층(KBL2)에 의해 제2하프늄산화물층(215B)의 유전율을 증폭시킬 수 있다. 제3부스터층(KBL3)에 의해 제3하프늄산화물층(215C)의 유전율을 증폭시킬 수 있다. 제1부스터층(KBL1)은 제1하프늄산화물층(215A)의 아래에 형성될 수 있다. 제2부스터층(KBL2)은 제2하프늄산화물층(215B)의 아래에 형성될 수 있다. 제3부스터층(KBL3)은 제3하프늄산화물층(215C)의 아래에 형성될 수 있다. 제1부스터층(KBL1)은 제1하프늄산화물층(215A)에 직접 접촉할 수 있다. 제2부스터층(KBL2)은 제2하프늄산화물층(215B)에 직접 접촉할 수 있다. 제3부스터층(KBL3)은 제3하프늄산화물층(215C)에 직접 접촉할 수 있다.
도 9d를 참조하면, 반도체 장치(116D)는 도 9c의 반도체 장치(116C)와 유사할 수 있다. 이하, 중복되는 구성요소들에 대한 자세한 설명은 생략하기로 한다.
반도체 장치(116D)는 제1전극(101), 다층 레이어드 스택(DE30), 써멀소스층(103) 및 제2전극(102)을 포함할 수 있다. 다층 레이어드 스택(DE30)은 제1시드층(216A), 제1부스터층(KBL1), 제1하프늄산화물층(215A), 제2시드층(216B), 제2부스터층(KBL2), 도핑층(204)이 임베디드된 제2하프늄산화물층(215B), 제3시드층(216C), 제3부스터층(KBL3), 제3하프늄산화물층(215C), 누설방지층(107) 및 계면제어층(108)의 스택을 포함할 수 있다.
제1 내지 제3시드층(216A, 216B, 216C)에 의해 제1 내지 제3하프늄산화물층(215A, 215B, 215C)의 결정화가 촉진될 수 있다. 제1부스터층(KBL1)에 의해 제1하프늄산화물층(215A)의 유전율을 증폭시킬 수 있다. 제2부스터층(KBL2)에 의해 제2하프늄산화물층(215B)의 유전율을 증폭시킬 수 있다. 제3부스터층(KBL3)에 의해 제3하프늄산화물층(215C)의 유전율을 증폭시킬 수 있다. 제1부스터층(KBL1)은 제1하프늄산화물층(215A)의 아래에 형성될 수 있다. 제2부스터층(KBL2)은 제2하프늄산화물층(215B)의 아래에 형성될 수 있다. 제3부스터층(KBL3)은 제3하프늄산화물층(215C)의 아래에 형성될 수 있다. 제1부스터층(KBL1)은 제1하프늄산화물층(215A)에 직접 접촉할 수 있다. 제2부스터층(KBL2)은 제2하프늄산화물층(215B)에 직접 접촉할 수 있다. 제3부스터층(KBL3)은 제3하프늄산화물층(215C)에 직접 접촉할 수 있다.
도 10a를 참조하면, 반도체 장치(117A)는 제1전극(101), 다층 레이어드 스택(DE31), 써멀소스층(103) 및 제2전극(102)을 포함할 수 있다. 다층 레이어드 스택(DE31)은 제1부스터층(KBL1), 제1하프늄산화물층(225A), 제1시드층(226A), 제2부스터층(KBL2), 도핑층(204)이 임베디드된 제2하프늄산화물층(225B), 제2시드층(226B) 및 누설방지층(107)의 스택을 포함할 수 있다.
제1하프늄산화물층(225A) 및 제2하프늄산화물층(225B)은 동일 물질일 수 있다. 제1하프늄산화물층(225A) 및 제2하프늄산화물층(225B)은 정방정계 결정구조를 가질 수 있다. 제1하프늄산화물층(225A) 및 제2하프늄산화물층(225B)은 정방정계 하프늄산화물을 포함할 수 있다. 제1하프늄산화물층(225A)은 언도프드 정방정계 하프늄산화물을 포함할 수 있다. 여기서, 언도프드 정방정계 하프늄산화물 내에는 도핑층(204)이 존재하지 않을 수 있다.
제2하프늄산화물층(225B)은 도핑층(204)이 임베디드될 수 있고, 제1하프늄산화물층(225A)은 도핑층이 임베디드되지 않을 수 있다. 제2하프늄산화물층(225B)은 제1하프늄산화물층(225A)보다 더 두꺼울 수 있다.
제1 및 제2시드층(226A, 226B)에 의해 제1 및 제2하프늄산화물층(225A, 225B)의 결정화가 촉진될 수 있다. 제1부스터층(KBL1)에 의해 제1하프늄산화물층(225A)의 유전율을 증폭시킬 수 있다. 제2부스터층(KBL2)에 의해 제2하프늄산화물층(225B)의 유전율을 증폭시킬 수 있다. 제1부스터층(KBL1)은 제1하프늄산화물층(225A)의 아래에 형성될 수 있다. 제2부스터층(KBL2)은 제2하프늄산화물층(225B)의 아래에 형성될 수 있다. 제1부스터층(KBL1)은 제1하프늄산화물층(225A)에 직접 접촉할 수 있다. 제2부스터층(KBL2)은 제2하프늄산화물층(225B)에 직접 접촉할 수 있다.
도 10b를 참조하면, 반도체 장치(117B)는 도 10a의 반도체 장치(117A)와 유사할 수 있다. 이하, 중복되는 구성요소들에 대한 자세한 설명은 생략하기로 한다.
반도체 장치(117B)는 제1전극(101), 다층 레이어드 스택(DE32), 써멀소스층(103) 및 제2전극(102)을 포함할 수 있다. 다층 레이어드 스택(DE32)은 제1부스터층(KBL1), 제1하프늄산화물층(225A), 제1시드층(226A), 제2부스터층(KBL2), 도핑층(204)이 임베디드된 제2하프늄산화물층(225B), 제2시드층(226B), 제3부스터층(KBL3), 제3하프늄산화물층(225C) 및 누설방지층(107)의 스택을 포함할 수 있다.
제1하프늄산화물층(225A), 제2하프늄산화물층(225B) 및 제3하프늄산화물층(225C)은 동일 물질일 수 있다. 제1하프늄산화물층(225A), 제2하프늄산화물층(225B) 및 제3하프늄산화물층(225C)은 정방정계 결정구조를 가질 수 있다. 제1하프늄산화물층(225A), 제2하프늄산화물층(225B) 및 제3하프늄산화물층(225C)은 정방정계 하프늄산화물을 포함할 수 있다. 제1 및 제3하프늄산화물층(225A, 225C)은 언도프드 정방정계 하프늄산화물을 포함할 수 있다. 여기서, 언도프드 정방정계 하프늄산화물 내에는 도핑층(204)이 존재하지 않을 수 있다.
제2하프늄산화물층(225B)은 도핑층(204)이 임베디드될 수 있고, 제1하프늄산화물층(225A) 및 제3하프늄산화물층(225C)은 도핑층이 임베디드되지 않을 수 있다.
제1 및 제2시드층(226A, 226B)에 의해 제1 내지 제3하프늄산화물층(225A, 225B, 225C)의 결정화가 촉진될 수 있다. 제1부스터층(KBL1)에 의해 제1하프늄산화물층(225A)의 유전율을 증폭시킬 수 있다. 제2부스터층(KBL2)에 의해 제2하프늄산화물층(225B)의 유전율을 증폭시킬 수 있다. 제3부스터층(KBL3)에 의해 제3하프늄산화물층(225C)의 유전율을 증폭시킬 수 있다. 제1부스터층(KBL1)은 제1하프늄산화물층(225A)의 아래에 형성될 수 있다. 제2부스터층(KBL2)은 제2하프늄산화물층(225B)의 아래에 형성될 수 있다. 제3부스터층(KBL3)은 제3하프늄산화물층(2253)의 아래에 형성될 수 있다. 제1부스터층(KBL1)은 제1하프늄산화물층(225A)에 직접 접촉할 수 있다. 제2부스터층(KBL2)은 제2하프늄산화물층(225B)에 직접 접촉할 수 있다. 제3부스터층(KBL3)은 제3하프늄산화물층(225C)에 직접 접촉할 수 있다.
도 10a 및 도 10b에서 누설방지층(107)과 써멀소스층(103) 사이에 계면제어층(도시 생략)이 더 형성될 수 있다. 계면제어층은 전술한 실시예들을 참조하기로 한다.
도 11a를 참조하면, 반도체 장치(118A)는, 제1전극(101), 다층 레이어드 스택(DE33), 써멀소스층(103) 및 제2전극(102)을 포함할 수 있다.
다층 레이어드 스택(DE33)은 제1시드층(236A), 제1부스터층(KBL1), 제1하프늄산화물층(235A), 도핑층(204), 제2시드층(236B), 제2부스터층(KBL2), 제2하프늄산화물층(235B) 및 누설방지층(107)의 스택을 포함할 수 있다. 제1시드층(236A)과 제2시드층(236B)이 정방정계 지르코늄산화물을 포함하는 경우, 제1시드층(236A)과 제1하프늄산화물층(235A) 사이에 제1부스터층(KBL1)이 형성될 수 있고, 제2시드층(236B)과 제2하프늄산화물층(235B) 사이에 제2부스터층(KBL2)이 형성될 수 있다.
도핑층(234)은 제1하프늄산화물층(235A)과 제2시드층(236B) 사이에 위치할 수 있다. 즉, 도핑층(234)은 제1하프늄산화물층(235A)의 결정립들과 제2시드층(236B)의 결정립들을 분리시키지 않을 수 있다. 제1하프늄산화물층(235A)과 제2시드층(236B)은 동일 두께일 수 있고, 도핑층(234)은 제1하프늄산화물층(235A) 및 제2시드층(236B)보다 극히 얇은 두께일 수 있다.
도핑층(234)은 제2시드층(236B)에 임베디드될 수 있다. 즉, 제1하프늄산화물층(235A)과 접촉하는 제2시드층(236B)의 최하부면에 임베디드될 수 있다. 도핑층(234)은 알루미늄-도프드 정방정계 지르코늄산화물 또는 베릴륨-도프드 정방정계 지르코늄산화물일 수 있다.
다른 실시예에서, 도핑층(234)은 제1하프늄산화물층(235A)의 최상부면에 임베디드될 수도 있다. 이에 따라, 도핑층(234)은 알루미늄-도프드 정방정계 하프늄산화물 또는 베릴륨-도프드 정방정계 하프늄산화물일 수 있다. 도핑층(234)은 제1하프늄산화물층(235A)과 제2시드층(236B)의 다이렉트 접촉 인터페이스에 접촉하여 제1하프늄산화물층(235A) 내에 임베디드될 수 있다.
제1 및 제2시드층(236A, 236B)에 의해 제1 및 제2하프늄산화물층(235A, 235B)의 결정화가 촉진될 수 있다. 제1부스터층(KBL1)에 의해 제1하프늄산화물층(235A)의 유전율을 증폭시킬 수 있다. 제2부스터층(KBL2)에 의해 제2하프늄산화물층(235B)의 유전율을 증폭시킬 수 있다. 제1부스터층(KBL1)은 제1하프늄산화물층(235A)의 아래에 형성될 수 있다. 제2부스터층(KBL2)은 제2하프늄산화물층(235B)의 아래에 형성될 수 있다. 제1부스터층(KBL1)은 제1하프늄산화물층(235A)에 직접 접촉할 수 있다. 제2부스터층(KBL2)은 제2하프늄산화물층(235B)에 직접 접촉할 수 있다.
도 11b를 참조하면, 반도체 장치(118A')는, 제1전극(101), 다층 레이어드 스택(DE33'), 써멀소스층(103) 및 제2전극(102)을 포함할 수 있다.
다층 레이어드 스택(DE33')은 제1시드층(236A), 제1부스터층(KBL1), 제1하프늄산화물층(235A), 도핑층(204), 제2시드층(236B), 제2부스터층(KBL2), 제2하프늄산화물층(235B), 제3시드층(236C) 및 누설방지층(107)의 스택을 포함할 수 있다. 제1시드층(236A) 및 제2시드층(236B)이 정방정계 지르코늄산화물을 포함하는 경우, 제1시드층(236A)과 제1하프늄산화물층(235A) 사이에 제1부스터층(KBL1)이 형성될 수 있고, 제2시드층(236B)과 제2하프늄산화물층(235B) 사이에 제2부스터층(KBL2)이 형성될 수 있다. 제3시드층(236C)은 제2하프늄산화물층(235B)과 누설방지층(107) 사이에 형성될 수 있고, 제3시드층(236C)은 정방정계 지르코늄산화물을 포함할 수 있다.
도핑층(234)은 제1하프늄산화물층(235A)과 제2시드층(236B) 사이에 위치할 수 있다. 즉, 도핑층(234)은 제1하프늄산화물층(235A)의 결정립들과 제2시드층(236B)의 결정립들을 분리시키지 않을 수 있다. 제1하프늄산화물층(235A)과 제2시드층(236B)은 동일 두께일 수 있고, 도핑층(234)은 제1하프늄산화물층(235A) 및 제2시드층(236B)보다 극히 얇은 두께일 수 있다.
도핑층(234)은 제2시드층(236B)에 임베디드될 수 있다. 즉, 제1하프늄산화물층(235A)과 접촉하는 제2시드층(236B)의 최하부면에 임베디드될 수 있다. 도핑층(234)은 알루미늄-도프드 정방정계 지르코늄산화물 또는 베릴륨-도프드 정방정계 지르코늄산화물일 수 있다.
다른 실시예에서, 도핑층(234)은 제1하프늄산화물층(235A)의 최상부면에 임베디드될 수도 있다. 이에 따라, 도핑층(234)은 알루미늄-도프드 정방정계 하프늄산화물 또는 베릴륨-도프드 정방정계 하프늄산화물일 수 있다.
제1 및 제2시드층(236A, 236B)에 의해 제1 및 제2하프늄산화물층(235A, 235B)의 결정화가 촉진될 수 있다. 제1부스터층(KBL1)에 의해 제1하프늄산화물층(235A)의 유전율을 증폭시킬 수 있다. 제2부스터층(KBL2)에 의해 제2하프늄산화물층(235B)의 유전율을 증폭시킬 수 있다. 제1부스터층(KBL1)은 제1하프늄산화물층(235A)의 아래에 형성될 수 있다. 제2부스터층(KBL2)은 제2하프늄산화물층(235B)의 아래에 형성될 수 있다. 제1부스터층(KBL1)은 제1하프늄산화물층(235A)에 직접 접촉할 수 있다. 제2부스터층(KBL2)은 제2하프늄산화물층(235B)에 직접 접촉할 수 있다.
도 11c를 참조하면, 반도체 장치(118B)는, 제1전극(101), 다층 레이어드 스택(DE34), 써멀소스층(103) 및 제2전극(102)을 포함할 수 있다.
다층 레이어드 스택(DE34)은 제1부스터층(KBL1), 제1하프늄산화물층(245A), 제1시드층(246A), 제2부스터층(KBL2), 제2하프늄산화물층(245B), 도핑층(234), 제2시드층(246B), 제3부스터층(KBL3), 제3하프늄산화물층(245C) 및 누설방지층(107)의 스택을 포함할 수 있다.
도핑층(234)은 제2하프늄산화물층(245B)과 제2시드층(246B) 사이에 위치할 수 있다. 즉, 도핑층(234)은 제2하프늄산화물층(245B)의 결정립들과 제2시드층(246B)의 결정립들을 분리시키지 않을 수 있다.
도핑층(234)은 제2시드층(246B)에 임베디드될 수 있다. 즉, 제2하프늄산화물층(245A)과 접촉하는 제2시드층(246B)의 최하부면에 임베디드될 수 있다. 이에 따라, 도핑층(234)은 알루미늄-도프드 정방정계 지르코늄산화물 또는 베릴륨-도프드 정방정계 지르코늄산화물일 수 있다.
다른 실시예에서, 도핑층(234)은 제2하프늄산화물층(245B)의 최상부면에 임베디드될 수도 있다. 이에 따라, 도핑층(234)은 알루미늄-도프드 정방정계 하프늄산화물 또는 베릴륨-도프드 정방정계 하프늄산화물일 수 있다.
제1 및 제2시드층(246A, 246B)에 의해 제1 내지 제3하프늄산화물층(245A, 245B, 245C)의 결정화가 촉진될 수 있다. 제1부스터층(KBL1)에 의해 제1하프늄산화물층(245A)의 유전율을 증폭시킬 수 있다. 제2부스터층(KBL2)에 의해 제2하프늄산화물층(245B)의 유전율을 증폭시킬 수 있다. 제3부스터층(KBL3)에 의해 제3하프늄산화물층(245C)의 유전율을 증폭시킬 수 있다. 제1부스터층(KBL1)은 제1하프늄산화물층(245A)의 아래에 형성될 수 있다. 제2부스터층(KBL2)은 제2하프늄산화물층(245B)의 아래에 형성될 수 있다. 제3부스터층(KBL2)은 제3하프늄산화물층(245C)의 아래에 형성될 수 있다. 제1부스터층(KBL1)은 제1하프늄산화물층(245A)에 직접 접촉할 수 있다. 제2부스터층(KBL2)은 제2하프늄산화물층(245B)에 직접 접촉할 수 있다. 제3부스터층(KBL3)은 제3하프늄산화물층(245C)에 직접 접촉할 수 있다.
도 11d를 참조하면, 반도체 장치(118C)는, 제1전극(101), 다층 레이어드 스택(DE35), 써멀소스층(103) 및 제2전극(102)을 포함할 수 있다.
다층 레이어드 스택(DE35)은 제1부스터층(KBL1), 제1하프늄산화물층(245A), 제1시드층(246A), 제2부스터층(KBL2), 제2하프늄산화물층(245B), 도핑층(234), 제2시드층(246B), 제3부스터층(KBL3), 제3하프늄산화물층(245C), 제3시드층(246C) 및 누설방지층(107)의 스택을 포함할 수 있다.
도핑층(234)은 제2하프늄산화물층(245B)과 제2시드층(246B) 사이에 위치할 수 있다. 즉, 도핑층(234)은 제2하프늄산화물층(245B)의 결정립들과 제2시드층(246B)의 결정립들을 분리시키지 않을 수 있다.
도핑층(234)은 제2시드층(246B)에 임베디드될 수 있다. 즉, 제2하프늄산화물층(245A)과 접촉하는 제2시드층(246B)의 최하부면에 임베디드될 수 있다. 이에 따라, 도핑층(234)은 알루미늄-도프드 정방정계 지르코늄산화물 또는 베릴륨-도프드 정방정계 지르코늄산화물일 수 있다.
다른 실시예에서, 도핑층(234)은 제2하프늄산화물층(245B)의 최상부면에 임베디드될 수도 있다. 이에 따라, 도핑층(234)은 알루미늄-도프드 정방정계 하프늄산화물 또는 베릴륨-도프드 정방정계 하프늄산화물일 수 있다.
제1 내지 제3시드층(246A, 246B, 246C)에 의해 제1 내지 제3하프늄산화물층(245A, 245B, 245C)의 결정화가 촉진될 수 있다. 제1부스터층(KBL1)에 의해 제1하프늄산화물층(245A)의 유전율을 증폭시킬 수 있다. 제2부스터층(KBL2)에 의해 제2하프늄산화물층(245B)의 유전율을 증폭시킬 수 있다. 제3부스터층(KBL3)에 의해 제3하프늄산화물층(245C)의 유전율을 증폭시킬 수 있다. 제1부스터층(KBL1)은 제1하프늄산화물층(245A)의 아래에 형성될 수 있다. 제2부스터층(KBL2)은 제2하프늄산화물층(245B)의 아래에 형성될 수 있다. 제3부스터층(KBL2)은 제3하프늄산화물층(245C)의 아래에 형성될 수 있다. 제1부스터층(KBL1)은 제1하프늄산화물층(245A)에 직접 접촉할 수 있다. 제2부스터층(KBL2)은 제2하프늄산화물층(245B)에 직접 접촉할 수 있다. 제3부스터층(KBL3)은 제3하프늄산화물층(245C)에 직접 접촉할 수 있다.
도 12a를 참조하면, 반도체 장치(119A)는, 제1전극(101), 다층 레이어드 스택(DE36), 써멀소스층(103) 및 제2전극(102)을 포함할 수 있다.
다층 레이어드 스택(DE36)은 제1부스터층(KBL1), 제1하프늄산화물층(255A), 제1시드층(256A), 도핑층(254), 제2부스터층(KBL2), 제2하프늄산화물층(255B), 제2시드층(256B) 및 누설방지층(107)의 스택을 포함할 수 있다.
제1시드층(256A)과 제2하프늄산화물층(255B) 사이에 제2부스터층(KBL2)이 위치할 수 있고, 도핑층(254)은 제1시드층(256A)과 제2부스터층(KBL2) 사이에 위치할 수 있다. 도핑층(254)은 제1시드층(256A)의 최상부면에 임베디드될 수 있다. 따라서, 제2부스터층(KBL2)은 도핑층(254)이 임베디드된 제1시드층(256A)과 제2하프늄산화물층(255B) 사이에 위치할 수 있다. 도핑층(254)은 제2부스터층(KBL2) 및 제2하프늄산화물층(255B)보다 극히 얇은 두께일 수 있다.
제1 및 제2시드층(256A, 256B)에 의해 제1 및 제2하프늄산화물층(255A, 255B)의 결정화가 촉진될 수 있다. 제1부스터층(KBL1)에 의해 제1하프늄산화물층(255A)의 유전율을 증폭시킬 수 있다. 제2부스터층(KBL2)에 의해 제2하프늄산화물층(255B)의 유전율을 증폭시킬 수 있다. 제1부스터층(KBL1)은 제1하프늄산화물층(255A)의 아래에 형성될 수 있다. 제2부스터층(KBL2)은 제2하프늄산화물층(255B)의 아래에 형성될 수 있다. 제1부스터층(KBL1)은 제1하프늄산화물층(255A)에 직접 접촉할 수 있다. 제2부스터층(KBL2)은 제2하프늄산화물층(255B)에 직접 접촉할 수 있다.
도 12b를 참조하면, 반도체 장치(119A')는, 제1전극(101), 다층 레이어드 스택(DE36'), 써멀소스층(103) 및 제2전극(102)을 포함할 수 있다.
다층 레이어드 스택(DE36')은 제1부스터층(KBL1), 제1하프늄산화물층(255A), 제1시드층(256A), 도핑층(254), 제2부스터층(KBL2), 제2하프늄산화물층(255B), 제2시드층(256B), 제3하프늄산화물층(255C) 및 누설방지층(107)의 스택을 포함할 수 있다.
제1시드층(256A)과 제2하프늄산화물층(255B) 사이에 제2부스터층(KBL2)이 위치할 수 있고, 도핑층(254)은 제1시드층(256A)과 제2부스터층(KBL2) 사이에 위치할 수 있다. 도핑층(254)은 제1시드층(256A)의 최상부면에 임베디드될 수 있다. 따라서, 제2부스터층(KBL2)은 도핑층(254)이 임베디드된 제1시드층(256A)과 제2하프늄산화물층(255B) 사이에 위치할 수 있다. 도핑층(254)은 제2부스터층(KBL2) 및 제2하프늄산화물층(255B)보다 극히 얇은 두께일 수 있다.
제1 및 제2시드층(256A, 256B)에 의해 제1 내지 제3하프늄산화물층(255A, 255B, 255C)의 결정화가 촉진될 수 있다. 제1부스터층(KBL1)에 의해 제1하프늄산화물층(255A)의 유전율을 증폭시킬 수 있다. 제2부스터층(KBL2)에 의해 제2하프늄산화물층(255B)의 유전율을 증폭시킬 수 있다. 제1부스터층(KBL1)은 제1하프늄산화물층(255A)의 아래에 형성될 수 있다. 제2부스터층(KBL2)은 제2하프늄산화물층(255B)의 아래에 형성될 수 있다. 제1부스터층(KBL1)은 제1하프늄산화물층(255A)에 직접 접촉할 수 있다. 제2부스터층(KBL2)은 제2하프늄산화물층(255B)에 직접 접촉할 수 있다. 다른 실시예에서, 제2시드층(256B)과 제3하프늄산화물층(255C) 사이에 제3부스터층이 더 형성될 수 있다.
도 12c를 참조하면, 반도체 장치(119B)는, 제1전극(101), 다층 레이어드 스택(DE37), 써멀소스층(103) 및 제2전극(102)을 포함할 수 있다.
다층 레이어드 스택(DE37)은 제1시드층(266A), 제1부스터층(KBL1), 제1하프늄산화물층(265A), 제2시드층(266B), 도핑층(254), 제2부스터층(KBL2), 제2하프늄산화물층(265B), 제2시드층(266C), 제3부스터층(KBL3), 제3하프늄산화물층(265C) 및 누설방지층(107)의 스택을 포함할 수 있다.
제2시드층(266B)과 제2하프늄산화물층(265B) 사이에 제2부스터층(KBL2)이 위치할 수 있고, 도핑층(254)은 제2시드층(266B)과 제2부스터층(KBL2) 사이에 위치할 수 있다. 도핑층(254)은 제2시드층(266B)의 최상부면에 임베디드될 수 있다. 따라서, 제2부스터층(KBL2)은 도핑층(254)이 임베디드된 제2시드층(266B)과 제2하프늄산화물층(265B) 사이에 위치할 수 있다. 도핑층(254)은 제2부스터층(KBL2) 및 제2하프늄산화물층(265B)보다 극히 얇은 두께일 수 있다.
제1 내지 제3시드층(266A, 266B, 266C)에 의해 제1 내지 제3하프늄산화물층(265A, 265B, 265C)의 결정화가 촉진될 수 있다. 제1부스터층(KBL1)에 의해 제1하프늄산화물층(265A)의 유전율을 증폭시킬 수 있다. 제2부스터층(KBL2)에 의해 제2하프늄산화물층(265B)의 유전율을 증폭시킬 수 있다. 제3부스터층(KBL3)에 의해 제3하프늄산화물층(265C)의 유전율을 증폭시킬 수 있다. 제1부스터층(KBL1)은 제1하프늄산화물층(265A)의 아래에 형성될 수 있다. 제2부스터층(KBL2)은 제2하프늄산화물층(265B)의 아래에 형성될 수 있다. 제3부스터층(KBL3)은 제3하프늄산화물층(265C)의 아래에 형성될 수 있다. 제1부스터층(KBL1)은 제1하프늄산화물층(265A)에 직접 접촉할 수 있다. 제2부스터층(KBL2)은 제2하프늄산화물층(265B)에 직접 접촉할 수 있다. 제3부스터층(KBL3)은 제3하프늄산화물층(265C)에 직접 접촉할 수 있다.
도 13a를 참조하면, 반도체 장치(120A)는, 제1전극(101), 다층 레이어드 스택(DE38), 써멀소스층(103) 및 제2전극(102)을 포함할 수 있다.
다층 레이어드 스택(DE38)은 교번스택과 누설방지층(107)의 스택을 포함할 수 있다. 교번스택은 부스터층(KBL), 하프늄산화물층(275) 및 시드층(276)이 교대로 번갈아 적층될 수 있다. 하프늄산화물층들(275) 각각의 아래에 부스터층(KBL)이 형성될 수 있다. 부스터층(KBL)과 시드층(276) 사이에 하프늄산화물층(275)이 위치할 수 있다. 교번스택은 부스터층(KBL), 하프늄산화물층(275) 및 시드층(276)이 적어도 2회 이상 교대로 번갈아 적층될 수 있다. 도 13a는 부스터층(KBL), 하프늄산화물층(275) 및 시드층(276)이 3회 교대로 번갈아 적층된 경우이다.
부스터층들(KBL)은 하프늄산화물층들(275)에 직접 접촉할 수 있다. 시드층들(276)에 의해 하프늄산화물층들(275)의 결정화가 촉진될 수 있다. 부스터층들(KBL)에 의해 하프늄산화물층들(275)의 유전율을 증폭시킬 수 있다.
도 13b를 참조하면, 반도체 장치(120B)는, 제1전극(101), 다층 레이어드 스택(DE39), 써멀소스층(103) 및 제2전극(102)을 포함할 수 있다.
다층 레이어드 스택(DE39)은 교번스택, 누설방지층(107) 및 계면제어층(108)의 스택을 포함할 수 있다. 교번스택은 부스터층(KBL), 하프늄산화물층(275) 및 시드층(276)이 복수회 교대로 번갈아 적층될 수 있다. 하프늄산화물층들(275) 각각의 아래에 부스터층(KBL)이 형성될 수 있다.
부스터층들(KBL)은 하프늄산화물층들(275)에 직접 접촉할 수 있다. 시드층들(276)에 의해 하프늄산화물층들(275)의 결정화가 촉진될 수 있다. 부스터층들(KBL)에 의해 하프늄산화물층들(275)의 유전율을 증폭시킬 수 있다.
도 14a 및 도 14b는 반도체 장치를 형성하는 방법의 일 예를 설명하기 위한 도면이다.
도 14a를 참조하면, 기판(10) 상부에 제1전극(11)이 형성되고, 제1전극(11) 상에 부스터층(KBL)이 형성될 수 있다. 부스터층(KBL)은 니오븀산화질화물로 형성될 수 있다. 부스터층(KBL)은 원자층증착(ALD)에 의해 형성될 수 있다. 예를 들어, 니오븀산화질화물의 원자층 증착은, 니오븀소스물질 공급, 퍼지, 산화가스 공급, 퍼지, 질화가스 공급 및 퍼지의 순서로 이루어지는 단위사이클을 포함할 수 있다. 니오븀소스물질은 시클로펜타디에닐(Cp) 계열의 알킬-아미드(Alkyl-Amide) 소스 또는 Cl계열 소스를 포함할 수 있다. 산화가스는 O2 또는 O3를 포함할 수 있고, 질화가스는 NH3, N2 또는 N2/H2 플라즈마를 포함할 수 있다. 니오븀산화질화물의 원자층 증착은 250~400℃의 온도 및 0.5~2Torr의 압력에서 수행될 수 있다.
부스터층(KBL) 상에 초기 하프늄산화물층(initial hafnium oxide, 12')이 형성될 수 있다. 초기 하프늄산화물층(12')은 원자층증착(ALD)에 의해 증착될 수 있다. 예를 들어, 제1전극(11)이 형성된 기판(10)을 원자층증착챔버 내에 로딩한 후에 부스터층(KBL) 및 초기 하프늄산화물층(12')의 증착 공정이 수행될 수 있다.
초기 하프늄산화물층(12')은 비정질, 단사정계(Mono-clinic) 결정 구조 또는 이들이 불균일 또는 균일하게 혼합된 혼합 결정 구조를 포함할 수 있다.
위와 같이, 초기 하프늄산화물층(12')은 비-정방정계 결정 구조를 갖고 형성될 수 있다.
다음으로, 초기 하프늄산화물층(12') 상에 시드층(13)이 형성될 수 있다. 시드층(13)은 지르코늄산화물을 포함할 수 있다. 시드층(13)은 원자층증착에 의해 형성될 수 있다. 시드층(13)은 초기 하프늄산화물층(12')보다 더 두꺼울 수 있다. 전술한 실시예들에 기재된 바와 같이, 시드층(13)은 도핑층이 임베디드되어 형성되거나, 도핑층이 임베디드되어 형성되지 않을 수 있다.
시드층(13)이 형성된 이후에, 초기 하프늄산화물층(12')은 상전이없이 초기 결정 구조를 유지할 수 있다. 시드층(13)의 증착 온도에 의해, 초기 하프늄산화물층(12')이 정방정계 결정 구조로 결정화되지 않을 수 있다.
도 14b에 도시된 바와 같이, 시드층(13) 상에 써멀소스층(14)이 형성될 수 있다. 써멀소스층(14)은 초기 하프늄산화물층(12')이 정방정계 결정 구조로 결정화될 수 있는 온도에서 형성될 수 있다. 써멀소스층(14)은 초기 하프늄산화물층(12')의 상전이를 제공하도록 써멀을 수반할 수 있다. 써멀소스층(14)은 약 500℃ 이하의 저온에서 원자층증착(ALD)에 의해 형성될 수 있다. 예를 들어, 써멀소스층(14) 증착시 기판(10)에 저온 써멀이 제공되고, 기판(10)에 제공된 저온 써멀 및 시드층(13)에 의해 초기 하프늄산화물층(12')이 정방정계 결정구조로 결정화될 수 있다. 기판(10)에 제공된 저온 써멀에 의해 시드층(13)도 정방정계 결정구조로 결정화될 수 있다.
도시하지 않았으나, 써멀소스층(14) 형성 이후에, 써멀소스층(14) 상에 제2전극(도시 생략)이 형성될 수 있다. 다른 실시예에서, 써멀소스층(14)이 제2전극의 역할을 수행할 수 있다. 다른 실시예에서, 써멀소스층(14) 형성 이전에, 누설방지층 및 계면제어층이 더 형성될 수도 있다.
도 15a 및 도 15b는 반도체 장치를 형성하는 방법의 다른 예를 설명하기 위한 도면이다.
도 15a를 참조하면, 기판(10) 상에 제1전극(11)이 형성되고, 제1전극(11) 상에 시드층(13)이 형성될 수 있고, 시드층(13)은 원자층증착(ALD)에 의해 증착될 수 있다. 예를 들어, 제1전극(11)이 형성된 기판(10)을 원자층증착챔버 내에 로딩한 후에 시드층(13)의 증착 공정이 수행될 수 있다. 시드층(13)은 정방정계 지르코늄산화물을 포함할 수 있다.
시드층(13) 상에 부스터층(KBL) 및 초기 하프늄산화물층(12')이 형성될 수 있다. 부스터층(KBL) 및 초기 하프늄산화물층(12')은 원자층증착(ALD)에 의해 증착될 수 있다. 초기 하프늄산화물층(12')은 비정질, 단사정계(Mono-clinic) 결정 구조 또는 이들이 불균일 또는 균일하게 혼합된 혼합 결정 구조를 포함할 수 있다.
위와 같이, 초기 하프늄산화물층(12')은 비-정방정계 결정 구조를 갖고 형성될 수 있다.
부스터층(KBL) 상에 초기 하프늄산화물층(12')이 증착되더라도, 초기 하프늄산화물층(12')은 상전이없이 초기 결정 구조를 유지할 수 있다. 시드층(13)은 초기 하프늄산화물층(12')보다 더 두꺼울 수 있다. 전술한 실시예들에 기재된 바와 같이, 시드층(13)은 도핑층이 임베디드되어 형성되거나, 도핑층이 임베디드되어 형성되지 않을 수 있다.
도 15b에 도시된 바와 같이, 초기 하프늄산화물층(12') 상에 써멀소스층(14)이 형성될 수 있다. 써멀소스층(14)은 초기 하프늄산화물층(12')이 정방정계 결정 구조로 결정화될 수 있는 온도에서 형성될 수 있다. 써멀소스층(14)은 초기 하프늄산화물층(12')의 상전이를 제공하도록 써멀을 수반할 수 있다. 써멀소스층(14)은 약 500℃ 이하의 저온에서 원자층증착(ALD)에 의해 형성될 수 있다. 예를 들어, 써멀소스층(14) 증착시 기판(10)에 저온 써멀이 제공되고, 기판(10)에 제공된 저온 써멀 및 시드층(13)에 의해 초기 하프늄산화물층(12')이 정방정계 결정구조로 결정화될 수 있다. 기판(10)에 제공된 저온 써멀에 의해 시드층(13)도 정방정계 결정구조로 결정화될 수 있다.
도시하지 않았으나, 써멀소스층(14) 형성 이후에, 써멀소스층(14) 상에 제2전극(도시 생략)이 형성될 수 있다. 다른 실시예에서, 써멀소스층(14)이 제2전극의 역할을 수행할 수 있다. 다른 실시예에서, 써멀소스층(14) 형성 이전에, 누설방지층 및 계면제어층이 더 형성될 수도 있다.
도 14a 내지 도 15b에 도시된 바와 같이, 써멀소스층(14) 형성시, 시드층(13)에 의해 초기 하프늄산화물층(12')의 결정화가 촉진(13S)되어 정방정계 하프늄산화물층(12)으로 결정화될 수 있다.
써멀소스층(14)의 두께에 의해서도, 하프늄산화물층(12)의 결정화도가 의존할 수 있다. 써멀소스층(14)은 20~60Å의 두께일 수 있다.
상술한 바와 같이, 써멀소스층(14)을 증착할 때, 시드층(13)에 의해 초기 하프늄산화물층(12')을 정방정계 결정 구조로 충분히 결정화시킬 수 있다. 아울러, 부스터층(KBL)에 의해 하프늄산화물층(12)의 유전율을 증폭시킬 수 있다.
시드층(13)과 초기 하프늄산화물층(12')의 스택은 다양한 방법에 의해 얻어질 수 있다. 예를 들어, 2층의 초기 하프늄산화물층(12') 사이에 단일층의 시드층(13)을 형성할 수 있다. 2층의 시드층(13) 사이에 단일층의 초기 하프늄산화물층(12')을 형성할 수 있다. 복수의 시드층(13)과 복수의 초기 하프늄산화물층(12')을 번갈아 적층할 수도 있다.
도 16a 및 도 16b는 반도체 장치를 형성하는 방법의 다른 예를 설명하기 위한 도면이다.
도 16a를 참조하면, 기판(10) 상에 제1전극(11)이 형성되고, 제1전극(11) 상에 제1부스터층(KBL1), 제1 초기 하프늄산화물층(12A), 시드층(13), 제2부스터층(KBL2) 및 제2 초기 하프늄산화물층(12B)이 순차적으로 형성될 수 있다. 제1부스터층(KBL1), 제1 초기 하프늄산화물층(12A), 시드층(13), 제2부스터층(KBL2) 및 제2 초기 하프늄산화물층(12B)은 원자층증착(ALD)에 의해 증착될 수 있다. 예를 들어, 제1전극(11)이 형성된 기판(10)을 원자층증착챔버 내에 로딩한 후에 제1부스터층(KBL1), 제1 초기 하프늄산화물층(12A), 시드층(13), 제2부스터층(KBL2) 및 제2 초기 하프늄산화물층(12B)의 원자층 증착이 수행될 수 있다. 시드층(13)은 제1 및 제2 초기 하프늄산화물층(12A, 12B)보다 더 두꺼울 수 있다. 전술한 실시예들에 기재된 바와 같이, 시드층(13)은 도핑층이 임베디드되어 형성되거나, 도핑층이 임베디드되어 형성되지 않을 수 있다.
제1 및 제2 초기 하프늄산화물층(12A, 12B)은 비정질, 단사정계(Mono-clinic) 결정 구조 또는 이들이 불균일 또는 균일하게 혼합된 혼합 결정 구조를 포함할 수 있다.
위와 같이, 제1 및 제2 초기 하프늄산화물층(12A, 12B)은 비-정방정계 결정 구조를 갖고 형성될 수 있다. 시드층(13)은 정방정계 결정구조를 가질 수 있다.
도 16b에 도시된 바와 같이, 제2 초기 하프늄산화물층(12B) 상에 써멀소스층(14)이 형성될 수 있다. 써멀소스층(14)은 제1 및 제2 초기 하프늄산화물층(12A, 12B)이 정방정계 결정 구조로 결정화될 수 있는 온도에서 형성될 수 있다. 써멀소스층(14)은 제1 및 제2 초기 하프늄산화물층(12A, 12B)의 상전이를 제공하도록 써멀을 수반할 수 있다. 써멀소스층(14)은 약 500℃ 이하의 저온에서 원자층증착(ALD)에 의해 형성될 수 있다. 예를 들어, 써멀소스층(14) 증착시 기판(10)에 저온 써멀이 제공되고, 기판(10)에 제공된 저온 써멀 및 시드층(13)에 의해 제1 및 제2 초기 하프늄산화물층(12A, 12B)이 정방정계 결정구조로 결정화될 수 있다. 기판(10)에 제공된 저온 써멀에 의해 시드층(13)도 정방정계 결정구조로 결정화될 수 있다.
도시하지 않았으나, 써멀소스층(14) 형성 이후에, 써멀소스층(14) 상에 제2전극이 형성될 수 있다.
도 16a 및 도 16b에 도시된 바와 같이, 써멀소스층(14) 형성시, 시드층(13)에 의해 제1 및 제2 초기 하프늄산화물층(12A, 12B)의 결정화가 촉진(13S)되어 정방정계 하프늄산화물층(12)으로 결정화될 수 있다. 아울러, 제1,2부스터층(KBL1, KBL2)에 의해 하프늄산화물층(12)의 유전율을 증폭시킬 수 있다.
도 14a 내지 도 16b에서, 써멀소스층(14)은 강한 인장 스트레스(tensile stress)를 가질 수 있다. 예컨대, 0.5GPa~2.0Gpa 크기의 인장 스트레스를 가질 수 있다. 이와 같은, 강한 인장 스트레스에 의해 정방정계 하프늄산화물층(12)의 결정화를 촉진시킬 수 있다.
도 17a 및 도 17b는 도 14a 내지 도 16b의 시드층을 형성하는 방법의 일 예들을 설명하기 위한 도면이다. 시드층(13)은 지르코늄산화물층일 수 있고, 지르코늄산화물층은 원자층증착법(ALD)에 의해 형성될 수 있다. 시드층(13)은 도 2b의 시드층(106)에 대응될 수 있다. 즉, 시드층(13)은 도핑층이 임베디드될 수 있다. 시드층(13)은 제1지르코늄산화물층, 알루미늄 도프드 지르코늄산화물층, 제2지르코늄산화물층의 순서로 적층된 'Z-AZ-Z 스택'을 포함할 수 있다. Z-AZ-Z 스택은 제1지르코늄산화물층, 알루미늄산화물층 및 제2지르코늄산화물층의 순서로 적층된 Z-A-Z 스택과 다르다. Z-AZ-Z 스택은 제1지르코늄산화물층의 결정립들과 제2지르코늄산화물층의 결정립들이 알루미늄 도프드 지르코늄산화물층에 의해 분리되지 않는다. 이에 반해, Z-A-Z 스택은 알루미늄산화물층에 의해 제1지르코늄산화물층의 결정립들과 제2지르코늄산화물층의 결정립들이 분리된다.
도 17a를 참조하여, Z-AZ-Z 스택의 원자층증착법을 설명하면 다음과 같다.
Z-AZ-Z 스택의 원자층 증착법은 250℃~380℃ 에서 복수의 사이클을 반복하여 수행될 수 있다. 여기서, 복수의 사이클은 제1지르코늄산화물층을 증착하기 위한 제1사이클(Z1), 알루미늄-도프드 지르코늄산화물층을 증착하기 위한 제2사이클(Z2), 제2지르코늄산화물층을 증착하기 위한 제3사이클(Z3)을 포함할 수 있다. 제1사이클(Z1)을 A회 반복 수행하여 제1지르코늄산화물층을 증착할 수 있고, 제2사이클(Z2)을 B회 반복 수행하여 알루미늄-도프드 지르코늄산화물층을 증착할 수 있으며, 제3사이클(Z3)을 C회 반복 수행하여 제2지르코늄산화물층을 증착할 수 있다. 여기서, A, B 및 C는 서로 다른 자연수일 수 있으며, B는 A 및 C보다 작을 수 있다. 예컨대, B는 1~10일 수 있고, A 및 C는 10보다 클 수 있다. A와 C를 서로 동일하게 하여 제1지르코늄산화물층과 제2지르코늄산화물층을 동일 두께로 증착할 수 있다. 다른 실시예에서, C를 A보다 더 크게 하여, 제1지르코늄산화물층보다 제2지르코늄산화물층을 더 두껍게 증착할 수 있다.
제1사이클(Z1), 제2사이클(Z2) 및 제3사이클(Z3)은 250℃~380℃ 에서 수행될 수 있으며, 이에 따라 정방정계 결정구조를 갖는 시드층(13)을 용이하게 증착할 수 있다.
제1사이클(Z1)은 Zr 소스 흡착 단계(S1), 퍼지 단계(S2), 반응 가스 공급 단계(S3), 미반응 가스 퍼지 단계(S4)를 포함할 수 있고, 제1사이클(Z1)은 A회 반복 실시할 수 있다. 제1사이클(Z1)에 의해 언도프드 제1지르코늄산화물층을 증착할 수 있다.
제2사이클(Z2)은 Zr 소스 흡착 단계(S21), 퍼지 단계(S22), Al 소스 흡착 단계(S23), 퍼지 단계(S24), 반응가스 공급 단계(S25) 및 미반응 가스 퍼지 단계(S26)를 포함할 수 있고, 제2사이클(Z2)은 B회 반복 실시할 수 있다. 제2사이클(Z2)에 의해 알루미늄-도프드 지르코늄산화물층을 증착할 수 있다.
제3사이클(Z3)은 Zr 소스 흡착 단계(S31), 퍼지 단계(S32), 반응 가스 공급 단계(S33), 미반응 가스 퍼지 단계(S34)를 포함할 수 있고, 제3사이클(Z3)은 C회 반복 실시할 수 있다. 제3사이클(Z3)에 의해 언도프드 제2지르코늄산화물층을 증착할 수 있다.
제1사이클(Z1), 제2사이클(Z2) 및 제3사이클(Z3)에서, Zr 소스는 TEMAZ(Tetrakis EthylMethylAmino Zirconium), TDMAZ(Tetrakis DiMethylAmino Zirconium) 등을 포함할 수 있고, Al 소스는 TMA(Tri Methyl Aluminum)을 포함할 수 있으며, 반응 가스는 산화제를 포함할 수 있다. 산화제는 O3, O2, H2O, H2O2, O2 플라즈마 또는 이들의 조합을 포함할 수 있다. 산화제로서 오존(O3)을 사용하는 경우, 오존의 농도 및 유량을 최적화하여 공급할 수 있다. 예를 들어, 오존 농도는 50g/m3~310g/m3 범위로 사용하며, 오존의 유량은 100sccm~5000sccm 범위일 수 있다. 퍼지 단계는 1초~100초 범위로 충분히 길게 할 수 있다.
제1사이클(Z1), 제2사이클(Z2) 및 제3사이클(Z3)에 의해 지르코늄산화물층 내에 알루미늄(Al)이 도핑된 구조를 얻을 수 있다.
다른 실시예로서, 도 17b를 참조하면, 제2사이클(Z2')은 Al 소스 흡착 단계(S23') 및 퍼지 단계(S24')만을 포함할 수도 있다. 예컨대, 제1사이클(Z1)에 의해 제1지르코늄산화물층을 증착한 후, Al 소스 흡착 단계(S23') 및 퍼지 단계(S24')를 일정 횟수 반복 수행하여 제1지르코늄산화물층의 표면에 알루미늄을 흡착시키고, 이후에 제3사이클(Z3)을 수행하여 제2지르코늄산화물층을 증착할 수 있다. 이와 같이 알루미늄을 흡착시키는 경우에도, 제1지르코늄산화물층의 결정립들과 제2지르코늄산화물층의 결정립들은 분리되지 않을 수 있다.
제1사이클(Z1) 또는 제3사이클(Z3)은 도핑층이 임베디드되지 않은 시드층의 증착에 이용될 수 있다.
도 18a는 도 14a 내지 도 16b의 초기 하프늄산화물층을 형성하는 방법의 일 예를 설명하기 위한 도면이다.
도 18a를 참조하면, 초기 하프늄산화물층(12')은 도핑층이 임베디드된 하프늄산화물층일 수 있다. 초기 하프늄산화물층(12')은 원자층증착법(ALD)에 의해 형성될 수 있다. 초기 하프늄산화물층(12')은 제1하프늄산화물층, 도핑층 및 제2하프늄산화물층의 순서로 적층된 'H-AH-H 스택'을 포함할 수 있다. H-AH-H 스택은 제1하프늄산화물층, 알루미늄산화물층 및 제2하프늄산화물층의 순서로 적층된 H-A-H 스택과 다르다. H-AH-H 스택은 제1하프늄산화물층의 결정립들과 제2하프늄산화물층의 결정립들이 알루미늄 도프드 하프늄산화물층에 의해 분리되지 않는다. 이에 반해, H-A-H 스택은 알루미늄산화물층에 의해 제1하프늄산화물층의 결정립들과 제2하프늄산화물층의 결정립들이 분리된다.
도 18a를 참조하여, 도핑층이 임베디드된 하프늄산화물층으로서 H-AH-H 스택의 원자층증착법을 설명하면 다음과 같다.
H-AH-H 스택의 원자층 증착법은 250℃~380℃ 에서 복수의 사이클을 반복하여 수행될 수 있다. 여기서, 복수의 사이클은 제1하프늄산화물층을 증착하기 위한 제1사이클(H1), 알루미늄-도프드 하프늄산화물층을 증착하기 위한 제2사이클(H2), 제2하프늄산화물층을 증착하기 위한 제3사이클(H3)을 포함할 수 있다. 제1사이클(H1)을 A회 반복 수행하여 제1하프늄산화물층을 증착할 수 있고, 제2사이클(H2)을 B회 반복 수행하여 알루미늄-도프드 하프늄산화물층을 증착할 수 있으며, 제3사이클(H3)을 C회 반복 수행하여 제2하프늄산화물층을 증착할 수 있다. 여기서, A, B 및 C는 서로 다른 자연수일 수 있으며, B는 A 및 C보다 작을 수 있다. 예컨대, B는 1~10일 수 있고, A 및 C는 10보다 클 수 있다. A와 C를 서로 동일하게 하여 제1하프늄산화물층과 제2하프늄산화물층을 동일 두께로 증착할 수 있다. 다른 실시예에서, A를 C보다 더 크게 하여, 제2하프늄산화물층보다 제1하프늄산화물층을 더 두껍게 증착할 수 있다.
제1사이클(H1), 제2사이클(H2) 및 제3사이클(H3)은 250℃~380℃ 에서 수행될 수 있으며, 이에 따라 하프늄산화물층(106)을 용이하게 증착할 수 있다.
제1사이클(H1)은 Hf 소스 흡착 단계(S41), 퍼지 단계(S42), 반응 가스 공급 단계(S43), 미반응 가스 퍼지 단계(S44)를 포함할 수 있고, 제1사이클(H1)은 A회 반복 실시할 수 있다. 제1사이클(H1)에 의해 언도프드 제1하프늄산화물층이 증착될 수 있다.
제2사이클(H2)은 Hf 소스 흡착 단계(S51), 퍼지 단계(S52), Al 소스 흡착 단계(S53), 퍼지 단계(S54), 반응가스 공급 단계(S55) 및 미반응 가스 퍼지 단계(S56)를 포함할 수 있고, 제2사이클(H2)은 B회 반복 실시할 수 있다. 제2사이클(H2)에 의해 알루미늄-도프드 하프늄산화물층을 증착할 수 있다.
제3사이클(H3)은 Hf 소스 흡착 단계(S61), 퍼지 단계(S62), 반응 가스 공급 단계(S63), 미반응 가스 퍼지 단계(S64)를 포함할 수 있고, 제3사이클(H3)은 C회 반복 실시할 수 있다. 제3사이클(H3)에 의해 언도프드 제2하프늄산화물층이 증착될 수 있다.
제1사이클(H1), 제2사이클(H2) 및 제3사이클(H3)에서, Hf 소스는 TEMAH (Tetrakis EthylMethylAmino Hafnium), TDEAH(Tetrakis DiEthylAmino Hafnium), TDMAH(Tetrakis DiMethylAmino Hafnium) 등을 포함할 수 있고, Al 소스는 TMA(Tri Methyl Aluminum)을 포함할 수 있으며, 반응 가스는 산화제를 포함할 수 있다. 산화제는 O3, O2, H2O, H2O2, O2 플라즈마 또는 이들의 조합을 포함할 수 있다. 산화제로서 오존(O3)을 사용하는 경우, 오존의 농도 및 유량을 최적화하여 공급할 수 있다. 예를 들어, 오존 농도는 50g/m3~310g/m3 범위로 사용하며, 오존의 유량은 100sccm~5000sccm 범위일 수 있다. 퍼지 단계는 1초~100초 범위로 충분히 길게 할 수 있다.
제1사이클(H1), 제2사이클(H2) 및 제3사이클(H3)에 의해 하프늄산화물층 내에 알루미늄(Al)이 도핑된 구조를 얻을 수 있다.
제1사이클(H1) 또는 제3사이클(H3)은 도핑층이 임베디드되지 않은 초기 하프늄산화물층의 증착에 이용될 수 있다.
다른 실시예로서, 제2사이클(H2)은 Al 소스 흡착 단계(S53) 및 퍼지 단계(S54)만을 포함할 수도 있다. 예컨대, 제1사이클(H1)에 의해 제1하프늄산화물층을 증착한 후, Al 소스 흡착 단계(S53) 및 퍼지 단계(S54)만을 일정 횟수 반복 수행하여 제1하프늄산화물층의 표면에 알루미늄을 흡착시키고, 이후에 제3사이클(H3)을 수행하여 제2하프늄산화물층을 증착할 수 있다. 이와 같이 알루미늄을 흡착시키는 경우에도, 제1하프늄산화물층의 결정립들과 제2하프늄산화물층의 결정립들은 분리되지 않을 수 있다.
도 18b는 도 14a 내지 도 16b의 시드층과 초기 하프늄산화물층의 스택을 형성하는 방법의 일 예를 설명하기 위한 도면이다. 도 18b는 시드층과 초기 하프늄산화물층의 스택으로서 Z-H 스택의 원자층증착법을 설명하고 있다.
Z-H 스택의 원자층 증착법은 250℃~380℃ 에서 복수의 사이클을 반복하여 수행될 수 있다. 여기서, 복수의 사이클은 시드층(13)으로서 지르코늄산화물층을 증착하기 위한 제1사이클(Z11), 초기 하프늄산화물층(12')을 증착하기 위한 제2사이클(H11)을 포함할 수 있다. 제1사이클(Z11)을 A회 반복 수행하여 지르코늄산화물층을 증착할 수 있고, 제2사이클(H11)을 B회 반복 수행하여 초기 하프늄산화물층을 증착할 수 있다.
제1사이클(Z11)은 Zr 소스 흡착 단계(S1), 퍼지 단계(S2), 반응 가스 공급 단계(S3), 미반응 가스 퍼지 단계(S4)를 포함할 수 있고, 제1사이클(Z11)은 A회 반복 실시할 수 있다. 제1사이클(Z11)에 의해 언도프드 지르코늄산화물층을 증착할 수 있다. 다른 실시예로서, 제1사이클(Z11) 수행 이후에, 도 17a의 제2사이클(Z2) 또는 도 17b의 제2사이클(Z2')을 수행할 수도 있다. 이로써, 알루미늄-도프드 지르코늄산화물층을 증착할 수 있다.
제2사이클(H11)은 Hf 소스 흡착 단계(S41), 퍼지 단계(S42), 반응 가스 공급 단계(S43), 미반응 가스 퍼지 단계(S44)를 포함할 수 있고, 제2사이클(H11)은 B회 반복 실시할 수 있다. 제2사이클(H11)에 의해 언도프드 하프늄산화물층이 증착될 수 있다.
다른 실시예로서, 제1사이클(Z11) 수행 이후에, 도 17a의 제2사이클(Z2) 또는 도 17b의 제2사이클(Z2')을 수행하여, 알루미늄-도프드 지르코늄산화물층을 증착할 수 있다.
다른 실시예로서, 제2사이클(H11) 수행 이전에, 도 18a의 제2사이클(H2)을 수행할 수도 있다. 이로써, 알루미늄-도프드 하프늄산화물층을 증착할 수 있다.
도시하지 않았으나, 도 18a 및 도 18b에서, 하프늄산화물층을 증착하기 위한 사이클(H1, H11) 이전에, 부스터층(KBL)의 증착을 위한 사이클이 수행될 수 있다.
도 17a 내지 도 18b에 도시된 사이클들을 조합하여 전술한 실시예들에 따른 유전층 스택들을 형성할 수 있다. 예를 들어, 도 4a에 도시된 제1하프늄산화물층(105A), 도핑층(104)이 임베디드된 시드층(106) 및 제2하프늄산화물층(105B)의 스택을 형성할 수 있다. 도 18a의 제1사이클(H1)을 수행하여 제1하프늄산화물층(105A) 및 제2하프늄산화물층(105B)의 초기 하프늄산화물층을 증착하고, 도 17a의 제1 내지 제3사이클(Z1~Z3)을 수행하여 도핑층(104)이 임베디드된 시드층(106)을 증착할 수 있다.
도 19a 및 19b는 비교예들에 따른 초기 하프늄산화물의 결정화 방법을 설명하기 위한 도면이다. 비교예들에 따른 초기 하프늄산화물층(12')은 원자층증착(ALD)에 의해 증착될 수 있고, 시드층(13)이 없는 단일 하프늄산화물층(Single HfO2)일 수 있다.
도 19a를 참조하면, 시드층(13) 및 써멀소스층(14)이 없는 비교예1의 경우, 초기 하프늄산화물층(12')을 정방정계 하프늄산화물로 결정화시키기 위해 900℃ 이상의 고온 열처리(12H)가 추가로 필요하다. 고온 열처리(12H)가 수행된다 하더라도, 초기 하프늄산화물층(12')은 순수 정방정계(pure tetragonal) 하프늄산화물로 결정화되기 어렵다. 즉, 고온 열처리(12H) 이후에, 초기 하프늄산화물층(12')은 순수 정방정계 결정 구조가 아닌, 정방정계 결정 구조 및 단사정계 결정구조가 혼재되어 결정화될 수 있다. 또한, 고온 열처리(12H)를 실시하더라도, 정방정계 결정 구조보다는 유전율이 상대적으로 낮은 단사정계 결정 구조로 안정화된다. 또한, 고온 열처리 이후에 빠른 속도 및 시간(약 1ms 이하)의 냉각(Quenching)이 필요하다.
도 19b를 참조하면, 시드층(13)이 없는 비교예2의 경우, 써멀소스층(14) 증착으로는 초기 하프늄산화물층(12')을 정방정계 하프늄산화물로 충분히 결정화시키기 어렵다. 따라서, 비교예2는 초기 하프늄산화물층(12')을 정방정계 하프늄산화물로 결정화시키기 위해서 써멀소스층(14) 증착 후에 약 900℃ 이상의 고온 열처리(12H)가 추가로 필요하다. 비교예2는 비교예1과 다르게, 써멀소스층(14) 및 고온 열처리(12H)에 의해 초기 하프늄산화물층(12')이 순수 정방정계 결정 구조의 하프늄산화물층(12)으로 결정화될 수 있다. 그러나, 비교예2는 고온 열처리(12H)에 의해 캐패시터 및 주변 구조물의 특성을 열화시킬 수 있다.
위와 같이, 단일 하프늄산화물로는 순수한 정방정계 하프늄산화물을 형성하기 어렵다.
실시예들은 시드층(13) 및 써멀소스층(14)을 적용하고, 시드층(13)과 초기 하프늄산화물층(12')이 직접 접촉하도록 형성한다. 이에 따라, 써멀소스층(14) 증착시 초기 하프늄산화물층(12')을 하프늄산화물층(12)으로 충분히 결정화시킬 수 있다.
실시예들은 별도의 고온의 열처리를 수행하지 않아도 저온에서 순수 정방정계 결정 구조를 갖는 하프늄산화물층(12)을 형성할 수 있다. 순수 정방정계 결정 구조의 하프늄산화물층(12)은 약 60 이상의 고유전율을 가질 수 있다.
순수 정방정계 결정 구조의 하프늄산화물층(12)은 정방정계 지르코늄산화물의 유전율(약 40)보다 클 수 있다. 이로써, 캐패시터의 캐패시턴스를 증가시킬 수 있다.
또한, 저온에서 하프늄산화물층(12)을 형성하므로, 캐패시터 및 주변 구조물의 특성을 열화시키지 않을 수 있다.
도 20a 내지 도 20c는 메모리 셀을 도시한 도면이다. 도 20b는 도 20a의 A-A'선에 따른 단면도이다. 도 20c는 도 20a의 B-B'선에 따른 단면도이다
메모리 셀(500)은 매립워드라인(508)을 포함하는 셀트랜지스터, 비트라인(514) 및 캐패시터(600)를 포함할 수 있다. 캐패시터(600)는 유전층 스택을 포함할 수 있고, 유전층 스택은 전술한 실시예들의 유전층 스택들 중 어느 하나를 포함할 수 있다.
메모리 셀(500)을 자세히 살펴보기로 한다.
기판(501)에 소자분리층(503) 및 활성영역(504)이 형성될 수 있다. 소자분리층(503)에 의해 복수의 활성영역(504)이 정의될 수 있다. 기판(501)은 반도체프로세싱에 적합한 물질일 수 있다. 기판(501)은 반도체기판을 포함할 수 있다. 기판(501)은 실리콘을 함유하는 물질로 이루어질 수 있다. 기판(501)은 실리콘, 단결정 실리콘, 폴리실리콘, 비정질 실리콘, 실리콘저마늄, 단결정 실리콘저마늄, 다결정 실리콘저마늄, 탄소 도핑된 실리콘, 그들의 조합 또는 그들의 다층을 포함할 수 있다. 기판(501)은 저마늄과 같은 다른 반도체물질을 포함할 수도 있다. 기판(501)은 Ⅲ/Ⅴ족 반도체기판, 예컨대 GaAs과 같은 화합물반도체기판을 포함할 수도 있다. 기판(501)은 SOI(Silicon On Insulator) 기판을 포함할 수도 있다. 소자분리층(503)은 STI(Shallow Trench Isolation) 공정에 의해 소자분리트렌치(502) 내에 형성될 수 있다.
기판(501)에 워드라인트렌치(506)가 형성될 수 있다. 워드라인트렌치(506)는 게이트트렌치라고 지칭될 수 있다. 워드라인트렌치(506)의 표면 상에 게이트절연층(507)이 형성된다. 게이트절연층(507) 상에 워드라인트렌치(506)를 부분적으로 채우는 매립워드라인(508)이 형성될 수 있다. 매립워드라인(508)은 매립게이트전극이라고 지칭될 수 있다. 매립워드라인(508) 상에 워드라인캡핑층(509)이 형성될 수 있다. 매립워드라인(508)의 상단표면은 기판(501)의 표면보다 낮은 레벨일 수 있다. 매립워드라인(508)은 저저항 금속물질일 수 있다. 매립워드라인(508)은 티타늄질화물과 텅스텐이 차례로 적층될 수 있다. 다른 실시예에서, 매립워드라인(508)은 티타늄질화물 단독(TiN Only)으로 형성될 수 있다.
기판(501)에 제1 및 제2불순물영역(510, 511)이 형성될 수 있다. 제1 및 제2불순물영역(510, 511)은 워드라인트렌치(506)에 의해 서로 이격될 수 있다. 제1 및 제2불순물영역(510, 511)은 제1 및 제2소스/드레인영역이라고 지칭될 수 있다. 제1 및 제2불순물영역(510, 511)은 비소(As) 또는 인(P) 등의 N형 불순물을 포함할 수 있다. 이로써, 매립워드라인(508), 제1 및 제2불순물영역(510, 511)은 셀트랜지스터가 될 수 있다. 셀트랜지스터는 매립워드라인(508)에 의해 숏채널효과를 개선할 수 있다.
기판(501) 상에 비트라인콘택플러그(513)가 형성될 수 있다. 비트라인콘택플러그(513)는 제1불순물영역(510)에 접속될 수 있다. 비트라인콘택플러그(513)는 비트라인콘택홀(512) 내에 위치할 수 있다. 비트라인콘택홀(512)은 하드마스크층(505)에 형성될 수 있다. 하드마스크층(505)은 기판(501) 상에 형성될 수 있다. 비트라인콘택홀(512)은 제1불순물영역(510)을 노출시킬 수 있다. 비트라인콘택플러그(513)의 하부면은 기판(501)의 상부면보다 낮을 수 있다. 비트라인콘택플러그(513)는 폴리실리콘 또는 금속물질로 형성될 수 있다. 비트라인콘택플러그(513)의 일부는 비트라인콘택홀(512)의 직경보다 더 작은 선폭을 가질 수 있다. 비트라인콘택플러그(513) 상에 비트라인(514)이 형성될 수 있다. 비트라인(514) 상에 비트라인하드마스크(515)가 형성될 수 있다. 비트라인(514) 및 비트라인하드마스크(514)의 적층구조물은 비트라인구조물(BL)이라고 지칭할 수 있다. 비트라인(514)은 매립워드라인(508)과 교차하는 방향으로 연장된 라인 형상을 가질 수 있다. 비트라인(514)의 일부는 비트라인콘택플러그(513)와 접속될 수 있다. 비트라인(514)은 금속물질을 포함할 수 있다. 비트라인하드마스크(515)는 절연물질을 포함할 수 있다.
비트라인구조물(BL)의 측벽에 비트라인스페이서(516)가 형성될 수 있다. 비트라인스페이서(516)의 바텀부는 비트라인콘택플러그(513) 양측벽에 형성되도록 연장될 수 있다. 비트라인스페이서(516)는 실리콘산화물, 실리콘질화물 또는 이들의 조합을 포함할 수 있다. 다른 실시예에서, 비트라인스페이서(516)는 에어갭을 포함할 수 있다. 예컨대, 실리콘질화물 사이에 에어갭이 위치하는 NAN(Nitride-Air gap-Nitride) 구조일 수 있다.
이웃하는 비트라인구조물(BL) 사이에 스토리지노드콘택플러그(SNC)가 형성될 수 있다. 스토리지노드콘택플러그(SNC)는 스토리지노드콘택홀(518)에 형성될 수 있다. 스토리지노드콘택플러그(SNC)는 제2불순물영역(511)에 접속될 수 있다. 스토리지노드콘택플러그(SNC)는 하부 플러그(519)와 상부 플러그(521)를 포함할 수 있다. 스토리지노드콘택플러그(SNC)는 하부 플러그(519)와 상부 플러그(521) 사이의 오믹콘택층(520)을 더 포함할 수 있다. 오믹콘택층(520)은 금속실리사이드를 포함할 수 있다. 상부 플러그(521)는 금속물질을 포함할 수 있고, 하부 플러그(519)는 실리콘함유물질을 포함할 수 있다.
비트라인구조물(BL)과 평행하는 방향에서 볼 때, 이웃하는 스토리지노드콘택플러그(SNC) 사이에 플러그분리층(517)이 형성될 수 있다. 플러그분리층(517)은 이웃하는 비트라인구조물(BL) 사이에 형성되며, 하드마스크층(505)과 함께 스토리지노드콘택홀(518)을 제공할 수 있다.
도 21a 내지 도 21f는 메모리셀의 캐패시터(600)의 응용예들을 도시한 도면이다.
도 21a를 참조하면, 캐패시터(611)는 하부전극(601), 다층 레이어드 스택(600D), 써멀소스층(603) 및 상부전극(602)을 포함할 수 있다. 하부전극(601)은 실린더 형상일 수 있다. 하부전극(601) 상에 다층 레이어드 스택(600D)이 형성될 수 있고, 다층 레이어드 스택(600D) 상에 써멀소스층(603)이 형성될 수 있다. 써멀소스층(603) 상에 상부전극(602)이 형성될 수 있다. 다층 레이어드 스택(600D)은 전술한 실시예들의 다층 레이어드 스택들 중에서 어느 하나에 대응될 수 있다. 따라서, 다층 레이어드 스택(600D)은 부스터층, 하프늄산화물층, 시드층 및 누설방지층의 스택을 포함할 수 있다. 다른 실시예에서, 다층 레이어드 스택(600D)은 부스터층, 하프늄산화물층, 시드층, 누설방지층 및 계면제어층의 스택을 포함할 수 있다.
이하, 도 21b 내지 도 21f에서 도 21a의 실시예와 중복되는 내용에 대한 상세한 설명은 생략하기로 한다.
도 21b를 참조하면, 캐패시터(612)는 실린더 형상의 하부전극(601), 다층 레이어드 스택(600D) 및 상부전극(602)을 포함할 수 있다. 캐패시터(612)는 서포터(600S)를 더 포함할 수 있다. 서포터(600S)는 하부전극(601)의 외벽을 지지하는 구조물이다. 서포터(600S)는 실리콘질화물을 포함할 수 있다. 다른 실시예에서, 복수의 서포터(600S)로 이루어진 다층 레벨 서포터가 하부전극(601)을 지지할 수 있다. 예를 들어, 다층 레벨 서포터는 하위 레벨 서포터 및 상위 레벨 서포터로 이루어진 2층 레벨 서포터 구조일 수 있다. 또한, 다층 레벨 서포터는 하위 레벨 서포터, 중간 레벨 서포터 및 상위 레벨 서포터로 이루어진 3층 레벨 서포터 구조일 수 있다.
도 21c 및 도 21d를 참조하면, 캐패시터(613, 614)는 필라 형상의 하부전극(601P), 다층 레이어드 스택(600D), 써멀소스층(603) 및 상부전극(602)을 포함할 수 있다. 도 21d의 캐패시터(614)는 서포터(600S)를 더 포함할 수 있다.
도 21e 및 도 21f를 참조하면, 캐패시터(615, 616)는 필린더 형상의 하부전극(601L), 다층 레이어드 스택(600D), 써멀소스층(603) 및 상부전극(602)을 포함할 수 있다. 도 17f의 캐패시터(616)는 서포터(600S)를 더 포함할 수 있다. 하부전극(601L)은 필라 형상과 실린더 형상이 머지된 하이브리드 구조일 수 있다. 이와 같이, 필라 형상과 실린더 형상의 하이브리드 구조를 필린더 형상(Pylinder-shape)이라고 지칭할 수 있다.
다른 실시예로서, 도 21a 내지 도 21f에서, 실린더 형상 하부전극(601), 필라 형상 하부전극(601P) 또는 필린더 형상 하부전극(601L)을 형성하기 전에 추가 부스터층을 미리 형성할 수도 있다.
도 22a 내지 도 22d는 다른 실시예에 따른 캐패시터의 제조 방법을 설명하기 위한 도면이다. 도 22a 내지 도 22d는 도 21a의 변형예에 따른 캐패시터의 제조 방법의 일예이다.
도 22a를 참조하면, 몰드층(611M)을 형성한 후, 몰드층(611M)의 식각에 의해 캐패시터오프닝(611C)이 형성될 수 있다. 몰드층(611M)은 실리콘산화물을 포함할 수 있다.
캐패시터오프닝(611C)의 바닥면 및 측벽들 상에 컨포멀하게 추가 부스터층(KBL')이 형성될 수 있다. 추가 부스터층(KBL')은 전술한 실시예들의 부스터층들과 동일 물질로 형성될 수 있다.
도 22b를 참조하면, 추가 부스터층(KBL') 상에 실린더 형상의 하부전극(601)이 형성될 수 있다.
도 22c를 참조하면, 딥아웃 공정에 의해 몰드층(611M)을 제거할 수 있다. 추가 부스터층(KBL')은 제거되지 않고 잔류할 수 있다.
도 22d를 참조하면, 하부전극(601) 및 추가 부스터층(KBL') 상에 다층 레이어드 스택(600D)이 형성될 수 있다. 다층 레이어드 스택(600D)은 부스터층(KBL) 및 유전층 스택(DE)을 포함할 수 있다. 유전층 스택(DE)은 하프늄산화물-베이스 물질일 수 있고, 누설방지층 및 계면제어층을 더 포함할 수 있다. 유전층 스택(DE)은 복수의 부스터층을 더 포함할 수도 있다.
다층 레이어드 스택(600D) 상에 써멀소스층(603)이 형성될 수 있다. 써멀소스층(603) 상에 상부전극(602)이 형성될 수 있다.
상술한 바와 같이, 부스터층, 하프늄산화물-베이스 유전층 및 누설방지층을 포함하도록 다층 레이어드 스택(600D)을 형성하고, 다층 레이어드 스택(600D) 상에 써멀소스층(603)을 형성하므로써, 높은 유전율 및 낮은 누설전류를 갖는 캐패시터를 얻을 수 있다. 이에 따라, 리프레쉬 특성 및 신뢰성이 개선된 고집적 DRAM 메모리셀을 제조할 수 있다.
상술한 실시예들에 따른 유전층 스택은 DRAM의 주변회로에 적용될 수 있다. 예를 들어, DRAM은 메모리셀(도 20a의 500)를 포함하는 메모리셀영역 및 주변트랜지스터를 포함하는 주변회로영역을 포함할 수 있고, 메모리셀(500)의 캐패시터(600) 및 주변트랜지스터 중 적어도 하나는 전술한 실시예들의 다층 레이어드 스택들 중에서 어느 하나를 포함할 수 있다. 예를 들어, 하프늄산화물-베이스 유전층 및 누설방지층을 포함하되, 하프늄산화물-베이스 유전층은 정방정계 하프늄산화물층, 정방정계 시드층 및 도핑층을 포함할 수 있다.
상술한 실시예들에 따른 유전층 스택은 MIM(Metal-Insulator-Metal) 캐패시터에 적용될 수 있다. 예를 들어, MIM 캐패시터는 제1금속전극, 제2금속전극, 제1금속전극과 제2금속전극 사이에 형성된 하프늄산화물-베이스 유전층 및 누설방지층을 포함하되, 하프늄산화물-베이스 유전층은 정방정계 하프늄산화물층, 정방정계 시드층 및 도핑층을 포함할 수 있다.
상술한 실시예들에 따른 유전층 스택은 임베디드 DRAM(Embededd DRAM)에 적용될 수 있다. 예를 들어, 임베디드 DRAM은 로직회로 및 임베디드 DRAM을 포함하고, 임베디드 DRAM의 캐패시터는 하프늄산화물-베이스 유전층 및 누설방지층을 포함하되, 하프늄산화물-베이스 유전층은 정방정계 하프늄산화물층, 정방정계 시드층 및 도핑층을 포함할 수 있다.
상술한 실시예들에 따른 유전층 스택은 3D NAND(Three Dimensional NAND)에 적용될 수 있다. 예를 들어, 3D NAND는 필라형 채널층, 필라형 채널층을 에워싸는 워드라인 및 필라형 채널층과 워드라인 사이의 하프늄산화물-베이스 유전층 및 누설방지층을 포함하되, 하프늄산화물-베이스 유전층은 정방정계 하프늄산화물층, 정방정계 시드층 및 도핑층을 포함할 수 있다.
전술한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
101 : 제1전극 102 : 제2전극
104 : 도핑층 105 : 하프늄산화물층
106 : 시드층 107 : 누설방지층
108 : 계면제어층 KBL : 부스터층

Claims (43)

  1. 제1전극;
    제2전극; 및
    상기 제1전극과 제2전극 사이에 위치하는 정방정계 결정구조의 하프늄산화물층을 포함하는 다층 레이어드 스택을 포함하고,
    상기 다층 레이어드 스택은,
    상기 하프늄산화물층의 정방정계 결정화를 촉진시키며, 정방정계 결정구조를 갖는 시드층; 및
    상기 하프늄산화물층의 유전율을 증폭시키는 부스터층
    을 포함하는 반도체 장치.
  2. 제1항에 있어서,
    상기 부스터층은 상기 하프늄산화물층의 아래에 형성되며, 상기 부스터층과 하프늄산화물층은 직접 접촉하는 반도체 장치.
  3. 제1항에 있어서,
    상기 하프늄산화물층은 60∼150의 유전율을 갖는 반도체 장치.
  4. 제1항에 있어서,
    상기 부스터층은 상기 하프늄산화물층보다 얇은 두께를 갖는 반도체 장치.
  5. 제1항에 있어서,
    상기 부스터층은 0.1∼5Å의 두께를 갖는 반도체 장치.
  6. 제1항에 있어서,
    상기 부스터층은 금속산화물을 포함하되, 상기 금속산화물 내 산소함량은 1∼50at% 범위를 갖는 반도체 장치.
  7. 제1항에 있어서,
    상기 부스터층은 금속산화질화물을 포함하되, 상기 금속산화질화물 내 산소함량은 질소함량보다 더 큰 범위를 갖는 반도체 장치.
  8. 제1항에 있어서,
    상기 부스터층은 원자가 2가의 금속, 원자가 3가의 금속 또는 원자가 5가의 금속을 포함하는 반도체 장치.
  9. 제1항에 있어서,
    상기 부스터층은 니오븀, 탄탈륨 및 바나듐 중에서 선택된 적어도 하나를 포함하는 반도체 장치.
  10. 제1항에 있어서,
    상기 부스터층은 니오븀산화물, 니오븀산화질화물, 탄탈륨산화물, 탄탈륨산화질화물, 바나듐산화물 또는 바나듐산화질화물을 포함하는 반도체 장치.
  11. 제1항에 있어서,
    상기 부스터층과 시드층은 서로 다른 물질을 포함하는 반도체 장치.
  12. 제1항에 있어서,
    상기 시드층은 상기 하프늄산화물층보다 유전율이 낮은 반도체 장치.
  13. 제1항에 있어서,
    상기 시드층 내에 임베디드된 도핑층을 더 포함하는 반도체 장치.
  14. 제13항에 있어서,
    상기 도핑층이 임베디드된 시드층은,
    하부 정방정계 시드층; 및
    상부 정방정계 시드층을 포함하고,
    상기 도핑층은 상기 하부 정방정계 시드층과 상부 정방정계 시드층 사이에 위치하되, 상기 하부 정방정계 시드층의 결정립들과 상부 정방정계 시드층의 결정립들을 분리시키지 않는 극히 얇은 두께를 갖는
    반도체 장치.
  15. 제14항에 있어서,
    상기 하부 정방정계 시드층 및 상부 정방정계 시드층은 상기 도핑층보다 더 두껍고, 상기 상부 정방정계 시드층은 상기 하부 정방정계 시드층보다 더 두꺼운
    반도체 장치.
  16. 제14항에 있어서,
    상기 도핑층은 도펀트가 도핑된 도프드 정방정계 지르코늄산화물을 포함하고, 상기 하부 정방정계 시드층 및 상부 정방정계 시드층은 도펀트가 비도핑된 언도프드 정방정계 지르코늄산화물을 포함하되,
    상기 도펀트는 알루미늄 또는 베릴륨을 포함하는 반도체 장치.
  17. 제13항에 있어서,
    상기 도핑층은 상기 하프늄산화물층 및 시드층보다 큰 에너지 밴드갭을 갖는 반도체 장치.
  18. 제1항에 있어서,
    상기 하프늄산화물층은 결정화 촉진 도펀트를 더 포함하는 반도체 장치.
  19. 제18항에 있어서,
    상기 결정화 촉진 도펀트는, 스트론튬(Sr), 란탄늄(La), 가돌리늄(Gd), 알루미늄(Al), 실리콘(Si), 이트륨(Y), 지르코늄(Zr), 니오븀(Nb), 비스무스(Bi), 저마늄(Ge), 디스프로슘(Dy), 티타늄(Ti), 세륨(Ce), 마그네슘(Mg), 질소(N) 또는 이들의 조합을 포함하는 반도체 장치.
  20. 제1항에 있어서,
    복수의 상기 하프늄산화물층, 복수의 상기 부스터층 및 복수의 상기 시드층을 포함하는 다층 레이어드 스택을 포함하되,
    상기 다층 레이어드 스택은, 상기 하프늄산화물층들 각각이 상기 부스터층들 각각에 직접 접촉된 다이렉트 접촉 인터페이스를 포함하고,
    상기 부스터층들 각각은 상기 하프늄산화물층들 각각의 아래에 위치하는 반도체 장치.
  21. 제1항에 있어서,
    상기 다층 레이어드 스택과 제2전극 사이의 써멀소스층을 더 포함하는 반도체 장치.
  22. 제21항에 있어서,
    상기 써멀소스층은 도전물질을 포함하는 반도체 장치.
  23. 제1항에 있어서,
    상기 다층 레이어드 스택은,
    누설방지층; 및
    상기 누설방지층 상의 계면제어층을 더 포함하고,
    상기 누설방지층 및 계면제어층은 상기 하프늄산화물층 및 시드층보다 상위 레벨에 위치하는 반도체 장치.
  24. 제23항에 있어서,
    상기 누설방지층은, 상기 하프늄산화물층 및 시드층보다 낮은 유전율 및 높은 밴드갭을 갖는 물질을 포함하는 반도체 장치.
  25. 제23항에 있어서,
    상기 누설방지층은, 알루미늄함유물질 또는 베릴륨함유물질을 포함하는 반도체 장치.
  26. 제23항에 있어서,
    상기 누설방지층은, 상기 하프늄산화물층 및 시드층보다 얇은 두께를 갖는 반도체 장치.
  27. 제23항에 있어서,
    상기 계면제어층은, 상기 하프늄산화물층보다 전기음성도가 큰 물질을 포함하는 반도체 장치.
  28. 제23항에 있어서,
    상기 계면제어층은, 티타늄산화물, 탄탈륨산화물, 니오븀산화물, 알루미늄산화물, 실리콘산화물, 주석산화물, 저마늄산화물, 이산화몰리브덴, 삼산화몰리브덴, 이리듐산화물, 루테늄산화물, 니켈산화물 또는 이들의 조합을 포함하는 반도체 장치.
  29. 제1전극 상부에 부스터층, 도핑층이 임베디드된 시드층 및 초기 하프늄산화물층의 다층 레이어드 스택을 형성하는 단계;
    상기 초기 하프늄산화물층을 정방정계 하프늄산화물로 결정화하기 위해, 상기 다층 레이어드 스택 상에 써멀소스층을 형성하는 단계; 및
    상기 써멀소스층 상에 제2전극을 형성하는 단계
    를 포함하는 반도체 장치 제조 방법.
  30. 제29항에 있어서,
    상기 다층 레이어드 스택을 형성하는 단계는,
    상기 부스터층을 형성하는 단계;
    상기 부스터층 상에 상기 도핑층이 임베디드되도록 하여 상기 시드층을 형성하는 단계; 및
    상기 시드층 상에 상기 초기 하프늄산화물층을 형성하는 단계를 포함하는
    반도체 장치 제조 방법.
  31. 제29항에 있어서,
    상기 다층 레이어드 스택을 형성하는 단계는,
    상기 부스터층을 형성하는 단계;
    상기 부스터층 상에 상기 초기 하프늄산화물층을 형성하는 단계; 및
    상기 초기 하프늄산화물층 상에 상기 도핑층이 임베디드되도록 하여 상기 시드층을 형성하는 단계
    를 포함하는 반도체 장치 제조 방법.
  32. 제29항에 있어서,
    상기 다층 레이어드 스택은, 적어도 하나 이상의 다이렉트 접촉 인터페이스를 포함하되,
    상기 다이렉트 접촉 인터페이스는 상기 초기 하프늄산화물층과 상기 부스터층이 직접 접촉하는 다이렉트 접촉 인터페이스를 포함하는 반도체 장치 제조 방법.
  33. 제29항에 있어서,
    상기 다층 레이어드 스택을 형성하는 단계는,
    2층의 상기 초기 하프늄산화물층 사이에 단일층의 상기 도핑층이 임베디드된 시드층을 형성하는 단계를 포함하고,
    상기 초기 하프늄산화물층들에 각각 접촉되도록 상기 부스터층을 미리 형성하는 반도체 장치 제조 방법.
  34. 제33항에 있어서,
    상기 시드층은 정방정계 지르코늄산화물을 포함하고,
    상기 도핑층은 상기 정방정계 지르코늄산화물 내에 임베디드된 알루미늄 또는 베릴륨을 포함하는 반도체 장치 제조 방법.
  35. 제29항에 있어서,
    상기 다층 레이어드 스택을 형성하는 단계는,
    원자층증착(ALD)에 의해 수행되는 반도체 장치 제조 방법.
  36. 제29항에 있어서,
    상기 써멀소스층을 형성하는 단계는,
    300~500℃의 온도에서 수행되는 반도체 장치 제조 방법.
  37. 제29항에 있어서,
    상기 부스터층은 니오븀, 탄탈륨 및 바나듐 중에서 선택된 적어도 하나를 포함하는 반도체 장치 제조 방법.
  38. 제29항에 있어서,
    상기 부스터층은 니오븀산화물, 니오븀산화질화물, 탄탈륨산화물, 탄탈륨산화질화물, 바나듐산화물 또는 바나듐산화질화물을 포함하는 반도체 장치 제조 방법.
  39. 제29항에 있어서,
    상기 다층 레이어드 스택을 형성하는 단계는,
    상기 부스터층, 도핑층이 임베디드된 시드층 및 초기 하프늄산화물층보다 상위 레벨에 누설방지층을 형성하는 단계; 및
    상기 누설방지층 상에 계면제어층을 형성하는 단계
    를 더 포함하는 반도체 장치 제조 방법.
  40. 제39항에 있어서,
    상기 누설방지층은, 상기 정방정계 하프늄산화물층 및 시드층보다 낮은 유전율 및 높은 밴드갭을 갖는 물질을 포함하는 반도체 장치 제조 방법.
  41. 제39항에 있어서,
    상기 누설방지층은, 알루미늄함유물질 또는 베릴륨함유물질을 포함하는 반도체 장치 제조 방법.
  42. 제39항에 있어서,
    상기 계면제어층은, 상기 하프늄산화물층 및 시드층보다 전기음성도가 큰 물질을 포함하는 반도체 장치 제조 방법.
  43. 제39항에 있어서,
    상기 계면제어층은, 티타늄산화물, 탄탈륨산화물, 니오븀산화물, 알루미늄산화물, 실리콘산화물, 주석산화물, 저마늄산화물, 이산화몰리브덴, 삼산화몰리브덴, 이리듐산화물, 루테늄산화물, 니켈산화물 또는 이들의 조합을 포함하는 반도체 장치 제조 방법.
KR1020190144440A 2019-11-12 2019-11-12 반도체 장치 및 그 제조 방법 KR20210057888A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020190144440A KR20210057888A (ko) 2019-11-12 2019-11-12 반도체 장치 및 그 제조 방법
US16/865,957 US11410813B2 (en) 2019-11-12 2020-05-04 Semiconductor device with a booster layer and method for fabricating the same
TW109117330A TW202119483A (zh) 2019-11-12 2020-05-25 半導體裝置及其製造方法
CN202010452675.5A CN112864134A (zh) 2019-11-12 2020-05-26 半导体器件及其制造方法
US17/860,367 US20220351903A1 (en) 2019-11-12 2022-07-08 Semiconductor device with a booster layer and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190144440A KR20210057888A (ko) 2019-11-12 2019-11-12 반도체 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20210057888A true KR20210057888A (ko) 2021-05-24

Family

ID=75846830

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190144440A KR20210057888A (ko) 2019-11-12 2019-11-12 반도체 장치 및 그 제조 방법

Country Status (4)

Country Link
US (2) US11410813B2 (ko)
KR (1) KR20210057888A (ko)
CN (1) CN112864134A (ko)
TW (1) TW202119483A (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102645594B1 (ko) * 2019-03-29 2024-03-11 에스케이하이닉스 주식회사 반도체장치 및 그 제조 방법
KR20200122175A (ko) * 2019-04-17 2020-10-27 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR20210057888A (ko) * 2019-11-12 2021-05-24 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR20220048302A (ko) * 2020-10-12 2022-04-19 삼성전자주식회사 집적 회로 소자
CN113054105A (zh) * 2021-03-09 2021-06-29 长鑫存储技术有限公司 半导体结构及其制作方法
CN113539812B (zh) * 2021-07-14 2024-04-26 湘潭大学 一种同质种子层调控氧化铪基铁电薄膜电学性能的方法
TWI786830B (zh) * 2021-09-16 2022-12-11 南亞科技股份有限公司 電容結構及其製造方法
KR20230045291A (ko) * 2021-09-28 2023-04-04 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050132549A1 (en) * 2001-11-16 2005-06-23 Wong-Cheng Shih Method for making metal capacitors with low leakage currents for mixed-signal devices
KR100849854B1 (ko) * 2007-02-23 2008-08-01 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR100968427B1 (ko) * 2007-05-07 2010-07-07 주식회사 하이닉스반도체 불순물이 도핑된 유전막을 포함하는 캐패시터 및 그 제조방법
KR101599724B1 (ko) * 2009-02-16 2016-03-04 삼성전자 주식회사 반도체 장치 및 그 제조 방법
WO2010098121A1 (ja) * 2009-02-27 2010-09-02 キヤノンアネルバ株式会社 誘電体ならびに半導体装置の製造方法、プログラム、および、記録媒体
US20160093625A1 (en) 2014-09-30 2016-03-31 Intermolecular, Inc. Method to Improve DRAM Performance
US9871044B2 (en) 2015-11-06 2018-01-16 Micron Technology, Inc. Enhanced charge storage materials, related semiconductor memory cells and semiconductor devices, and related systems and methods
KR102378427B1 (ko) 2017-07-07 2022-03-25 삼성전자주식회사 커패시터를 포함하는 반도체 소자
CN110828428A (zh) * 2018-08-14 2020-02-21 三星电子株式会社 半导体器件
KR102650214B1 (ko) * 2018-09-19 2024-03-21 삼성전자주식회사 집적회로 소자 및 그 제조 방법
KR20210053378A (ko) * 2019-11-01 2021-05-12 삼성전자주식회사 반도체 메모리 소자 및 그의 제조방법
KR20210057888A (ko) * 2019-11-12 2021-05-24 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
US11410813B2 (en) 2022-08-09
CN112864134A (zh) 2021-05-28
TW202119483A (zh) 2021-05-16
US20210142946A1 (en) 2021-05-13
US20220351903A1 (en) 2022-11-03

Similar Documents

Publication Publication Date Title
KR20210057888A (ko) 반도체 장치 및 그 제조 방법
US20230057319A1 (en) Semiconductor device and method for fabricating the same
CN110718538B (zh) 半导体器件以及用于制造其的方法
US20210359082A1 (en) Semiconductor device
KR101147591B1 (ko) 절연막, 그 제조 방법, 및 반도체 디바이스
US8049268B2 (en) Dielectric structure in nonvolatile memory device and method for fabricating the same
US20070051998A1 (en) Semiconductor memory device with dielectric structure and method for fabricating the same
US7517750B2 (en) Flash memory devices having multilayered inter-gate dielectric layers including metal oxide layers and methods of manufacturing the same
US11251260B2 (en) Capacitor and method for fabricating the same
KR102322960B1 (ko) 반도체 소자 제조 방법
JP5932221B2 (ja) 半導体装置
US8710564B2 (en) Semiconductor device including insulating layer of cubic system or tetragonal system
KR20100093353A (ko) 반도체 장치 및 그 제조 방법
US20220416055A1 (en) Semiconductor device
US20240088203A1 (en) Electrical device and semiconductor apparatus including the same
JP5373619B2 (ja) キャパシタとそれを有する半導体装置およびキャパシタの製造方法
KR20090032971A (ko) 등축정계 또는 정방정계의 절연층을 가지는 반도체 소자
US20230422476A1 (en) Semiconductor device
KR20040077309A (ko) 반도체 장치의 커패시터 및 그 제조방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal