CN1649174A - 薄膜晶体管及其制造方法 - Google Patents

薄膜晶体管及其制造方法 Download PDF

Info

Publication number
CN1649174A
CN1649174A CNA2004101037442A CN200410103744A CN1649174A CN 1649174 A CN1649174 A CN 1649174A CN A2004101037442 A CNA2004101037442 A CN A2004101037442A CN 200410103744 A CN200410103744 A CN 200410103744A CN 1649174 A CN1649174 A CN 1649174A
Authority
CN
China
Prior art keywords
milc
film transistor
thin
channel region
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004101037442A
Other languages
English (en)
Other versions
CN1649174B (zh
Inventor
金勋
李基龙
徐晋旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of CN1649174A publication Critical patent/CN1649174A/zh
Application granted granted Critical
Publication of CN1649174B publication Critical patent/CN1649174B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明涉及一种通过使用金属诱导横向晶化工艺形成的薄膜晶体管及其制造方法。该薄膜晶体管包括绝缘衬底、由多晶硅形成的、并具有源极/漏极区和沟道区的有源层、以及在栅极绝缘层上形成的栅极电极。该有源层具有至少两个金属诱导横向晶化(MILC)区域。

Description

薄膜晶体管及其制造方法
本申请要求2003年11月22日提交的韩国专利申请第10-2003-0083384号的优先权，其在此作为参考引入。
技术领域
本发明涉及一种薄膜晶体管(TFT)及其制造方法，并特别涉及一种通过金属诱导横向晶化(MILC)工艺形成的TFT及其制造方法。
背景技术
可用于TFT的有源层的多晶硅层可通过在绝缘衬底上沉积非晶硅层、然后用热来晶化该层形成。
借助于热处理的固相晶化(SPC)、借助于激光晶化的准分子激光退火(ELA)、以及金属诱导横向晶化(MILC)或其他类似方法可用于晶化非晶硅层。
SPC法要求晶化所需的高温，而ELA法需要昂贵的设备，激光的不稳定性可能在多晶硅中产生与时间和空间有关的不均衡，并且激光可能导致条纹缺陷。
另一方面，使用MILC工艺，可使用传统的热处理设备在相对低的处理温度进行晶化，并且不需要激光，这样避免了激光引起的条纹缺陷。
图1为传统TFT的俯视图，其仅显示了有源层110和栅极电极140。
图1所示的TFT包括具有源极/漏极区S和D以及沟道区C的有源层110、栅极电极140、和用于暴露有源层110的部分源极/漏极区S和D的接触孔120。该有源层110通过MILC工艺晶化，并且MILC面130可在沟道区C的中心形成。
图2A、图2B、图2C和图2D示出了沿着图1的I-I′线截取的横截面图，用于说明制造传统TFT的方法。
参照图2A，非晶硅被沉积在具有缓冲层210的绝缘衬底200上，并且其被构图从而形成有源层220。
然后在衬底上依次形成栅极绝缘层230和栅极电极材料，并且对栅极电极材料构图从而形成栅极电极240。
接下来，利用栅极电极240作为掩模将杂质注入在有源层220中，从而形成源极/漏极区221和225。在源极/漏极区221和225之间的区域作为沟道区223。
参照图2B，接着在衬底上沉积层间绝缘层250，并且形成接触孔251和255从而露出部分源极/漏极区221和225。
然后通过溅射或其他类似方法在衬底上沉积晶化诱导金属层260，其可由镍(Ni)构成。
参照图2C，有源层220的非晶硅层可在炉中进行热处理，从而形成多晶硅层。该晶化可在550℃的温度和3μm/hr的速度下进行。
在这种情况下，下部区域221a和225a的非晶硅通过金属诱导晶化(MIC)工艺被晶化，并且其余的非晶硅区域221b和225b通过MILC工艺被晶化。
参照图2D，晶化诱导金属层260然后被移除，并且形成源极/漏极电极271和275从而形成TFT。
然而，沟道区的电特性可能影响TFT的电特性。在上述形成的TFT中，MILC面(即由于MILC工艺晶体汇合的地方)形成在沟道区223中，并且其可阻碍电荷传输，这将负面影响TFT的电特性。
另外，在用于晶化有源层的热处理中，热处理可能在恒定的温度占用较长的时间。
发明内容
本发明提供了一种TFT及其制造方法，其利用两阶段MILC工艺，在沟道区外侧的区域形成MILC面，并且具有更少的工艺时间。
本发明的附加特征将在下面的说明中描述，并且在某种程度上将从描述中显而易见，或者可以从本发明的实施中获知。
本发明公开了一种包含绝缘衬底、由多晶硅形成并且具有源极/漏极区域及至少一个沟道区和栅极电极的TFT。有源层具有至少两个MILC区域。
本发明还公开了一种TFT，其包含具有源极/漏极区、沟道区、第一MILC区域、第二MILC区域的有源层和栅极电极。部分源极/漏极区通过接触孔暴露，并且从源极区的一接触孔到沟道区的距离不同于从漏极区的接触孔到沟道区的距离。第一和第二MILC区域有彼此不同的晶粒尺寸。
本发明还公开了一种TFT，其包含通过MILC工艺晶化的并具有源极/漏极区和沟道区的有源层和栅极电极。源极/漏极电极与源极/漏极区通过接触孔连接。晶化诱导图案暴露源极区或漏极区的部分有源层，其中该晶化诱导图案将源极区电连接到源极电极，或将漏极区电连到漏极电极。有源层具有第一MILC区域和第二MILC区域，并且第一MILC区域的晶粒尺寸不同于第二MILC区域的晶粒尺寸。
本发明还公开了一种TFT，其包含通过MILC工艺晶化并具有源极/漏极区和沟道区的有源层和双栅极电极。部分源极/漏极区通过接触孔暴露，并且有源层具有第一MILC区域和第二MILC区域，此两MILC区域具有彼此不同的晶粒尺寸。
本发明还公开了一种具有有源层和双栅极电极的TFT，其中该有源层具有源极/漏极区和沟道区并具有第一MILC区域和第二MILC区域。源极/漏极电极与源极/漏极区通过接触孔连接。晶化诱导图案暴露第一接触孔或第二接触孔与沟道区之间的部分有源层。该晶化诱导图案未将源极区电连接到源极电极或将漏极区电连接到漏极电极。第一MILC区域的晶粒尺寸不同于第二MILC的晶粒尺寸。
本发明还公开了一种用于制造TFT的方法，其包括形成具有源极/漏极区和至少一个沟道区的有源层，形成栅极电极，及晶化有源层。晶化通过至少两个MILC阶段进行。
可以理解，前面的概述和下述的详细描述都是示例性的和解释性的，目的是对权利要求所限定的本发明提供进一步的说明。
附图说明
附图被包括进来从而提供对本发明进一步理解，并且附图被结合进本说明书并构成本说明书的一部分，其说明本发明的示例性实施例并且与说明书的描述一起用于解释本发明的原理。
图1为俯视图，示出一种传统的TFT；
图2A、图2B、图2C和图2D为截面图，示出一种用于制造传统TFT的方法；
图3为俯视图，示出一种根据本发明的第一示例性实施例的TFT；
图4A、图4B、图4C、图4D和图4E为截面图，示出一种根据本发明的第一示例性实施例，用于使用MILC工艺制造TFT的方法；
图5A和5B示出根据本发明的第一示例性实施例，使用MILC工艺形成的TFT的扫描电子显微镜(SEM)视图；
图6为俯视图，示出一种根据本发明的第二示例性实施例的TFT；
图7A、图7B和图7C为截面图，示出一种根据本发明的第二示例性实施例，用于制造使用MILC工艺形成的TFT的方法；
图8A和图8B为俯视图，示出一种根据本发明的第三示例性实施例的TFT；
图9为截面图，示出一种根据本发明的第三示例性实施例，使用MILC工艺形成的TFT；
图10A和图10B为俯视图，示出一种根据本发明的第四示例性实施例的TFT；
图11为截面图，示出一种根据本发明的第四示例性实施例，使用MILC工艺形成的TFT。
具体实施方式
现在将参照附图对本发明进行描述，其中本发明的示例性实施例被示出。然而，本发明能够以不同的形式实施，并且不应被理解为仅限于这里提出的示例性实施例。更确切地，提供这些示例性实施例使得本公开更彻底和完整，并向本领域的技术人员充分传达本发明的范围。在附图中，为了清楚，层的厚度和区域被放大。在整个说明书中，同样的附图标记表示同样的元件。如果某项被描述为在另一项上形成，它可直接在其上形成或者它们之间可有其他项。
第一示例性实施例
图3为俯视图，示出根据本发明的第一示例性实施例的TFT，其中仅示出有源层300及其栅极电极330。
参照图3，暴露有源层300的部分源极/漏极区S和D的接触孔311和315彼此非对称设置，并且沟道区C置于其间。换言之，从沟道区C到接触孔311的距离与从沟道区C到接触孔315的距离不同。另外，有源层300有第一MILC区域和第二MILC区域，其中MILC面320位于沟道区C的外侧。第一MILC区域和第二MILC区域通过两阶段MILC形成。
图4A、图4B、图4C、图4D和图4E为截面图，示出一种根据本发明的第一示例性实施例使用MILC工艺的TFT制造方法。
图5A和图5B是根据本发明的第一示例性实施例使用MILC工艺形成的TFT的截面SEM视图。
参照图4A，作为扩散阻挡层(diffusion barrier)的缓冲层410形成在绝缘衬底400上，从而防止杂质例如金属离子从绝缘衬底400扩散进入由多晶硅形成的有源层。
然后非晶硅被沉积在缓冲层410上并被构图以形成非晶硅有源层420。
参照图4B，栅极绝缘层430和栅极电极材料依次在衬底上形成，并且栅极电极材料被构图从而形成栅极电极440。
然后，使用栅极电极440作为掩模注入杂质，从而在有源层420内形成源极/漏极区421和425。源极/漏极区421和425之间的区域作为沟道区423。
参照图4C，层间绝缘层450接着在衬底上被沉积并被构图，并且接触孔451和455在层间绝缘层450中形成从而暴露源极/漏极区421和425。接触孔451和455连接源极/漏极区421和425从而随后分别形成源极/漏极电极。
在这种情况下，接触孔451和455关于沟道区423非对称地设置。换言之，从沟道区423到接触孔451的距离可短于从沟道区423到接触孔455的距离。
如上所述定位接触孔451和455来调整MIC界面(即在沟道区423的两侧MILC开始发生的地方)，从而避免在后来的MILC工艺中在沟道区内形成MILC面。
参照图4D，在形成接触孔451和455后，晶化诱导金属层460沉积在衬底上，其可由具有200厚度的镍构成。晶化诱导金属层460与有源层420反应，从而在晶化工艺中形成硅化物层，但是其不与层间绝缘层450反应。
晶化诱导金属层460沉积之后，其在炉中被热处理从而晶化有源层420，从而由非晶硅形成多晶硅。
利用MILC的非晶硅晶化通过两阶段工艺进行，并且下部区域421a和425a通过MIC工艺晶化，同时有源层420的其余区域421b和425b通过MILC工艺晶化。
第一阶段MILC工艺与后来执行的第二阶段MILC工艺相比，在较低的温度下进行，第二阶段MILC工艺在沟道区423的外侧形成第二MILC区域。
在这种情况下，考虑到工艺余量(process margin)，从沟道区423到第二MILC区域的距离L可在0.1微米到20微米的范围内。由于第一MILC区域和第二MILC区域之间的分界面可作为阻碍TFT的电荷传输的陷阱(trap)，该分界面不应在沟道区423中形成。
进行第一阶段MILC工艺之后，第二阶段MILC工艺在高于第一阶段MILC工艺的温度下进行，从而在有第一MILC区域的有源层中形成第二MILC区域，其导致MILC面在沟道区423外侧形成。第二阶段MILC工艺可在炉中以高的温度进行，或者通过传统的高温热处理方法例如快速热退火(RTA)或其他类似方法进行。
第二阶段MILC工艺的晶化速度比在较低的温度下进行的第一阶段MILC工艺快。另外，如图5A和5B所示，在较低温度下晶化的第一MILC区域，可比在较高温度下晶化的第二MILC区域具有较大的晶粒。
另外，有源层420通过非对称形成的接触孔451和455非对称地晶化，，从而该MILC面位于沟道区423的外侧，这防止TFT的电特性变差。
参照图4E，剩余的晶化诱导金属层460被移除，并且导电材料在衬底上被沉积并被构图从而形成源极/漏极电极471和475，这完成用于平板显示器的TFT。
在本发明的第一示例性实施例中的MILC工艺通过两个阶段进行，其包括低温度第一阶段MILC工艺和高温度第二阶段MILC工艺，因而减少了MILC工艺时间。换言之，高温度第二阶段MILC工艺有较快的晶化速度，其减少了工艺时间。
第二示例性实施例
图6为俯视图，示出一种依照本发明的第二示例性实施例的TFT，其中仅示出其有源层500和栅极电极540。
如图6所示，依照第二示例性实施例使用MILC工艺形成的TFT除了接触孔510和晶化诱导图案520的设置以外具有与第一示例性实施例的TFT相似的结构，该晶化诱导图案可在源极/漏极区S和D的任意一个中形成。在图6中，该晶化诱导图案520在接触孔510和沟道区C之间的源区域S中形成，从而MILC面530在沟道区的外侧形成。
图7A、图7B和图7C为截面图，示出一种依照本发明的第二示例性实施例使用MILC工艺的TFT制造方法。
参照图7A，与第一示例性实施例相同，缓冲层610、非晶硅有源层620、栅极绝缘层630和栅极电极640依次形成在绝缘衬底600上，并且使用栅极电极640作为掩模注入杂质从而在有源层620中形成源极/漏极区621和625。源极/漏极区621和625之间的区域作为沟道区623。
然后层间绝缘层650被沉积在衬底上并被构图，从而形成接触孔651和655，用于暴露部分源极/漏极区621和625。
在该示例性实施例中，在形成接触孔651和655时形成晶化诱导图案657。横向晶化诱导金属可沉积在晶化诱导图案657中，该晶化诱导图案657可被形成从而暴露源极/漏极区621和625中任意一个的部分。在图7A中，晶化诱导图案657暴露部分源极区621。晶化诱导图案657优选地更接近沟道区623而不是接触孔651和655形成。
与第一示例性实施例相似，该MIC界面(即在沟道区623的两侧MILC开始发生的地方)应该被调整为避免在沟道区623内形成MILC面。
另外，晶化诱导图案657可防止由于接触孔651和655比沟道区的宽度小而引起的MILC的不均衡。
参照图7B，在形成接触孔651和655以及晶化诱导图案657后，可在衬底上沉积由镍或其他类似物质形成的晶化诱导金属层660。
晶化诱导金属层660可在炉中被热处理从而使非晶硅有源层620晶化成为多晶硅。
在这种情况下，非晶硅通过两阶段的MILC工艺晶化，如在第一示例性实施例中所做的。下部区域621a和625a(即金属层600在接触孔651和655以及晶化诱导图案657内沉积的地方)通过MIC工艺晶化，其余区域621b和625b通过MILC工艺晶化。
换言之，与第一示例性实施例相似，第一阶段MILC工艺在低温下进行从而形成第一MILC区域，而第二阶段MILC工艺在高温下进行从而形成在沟道区623的外侧形成的第二MILC区域。
与第一示例性实施例相同，考虑到工艺余量，从沟道区623到第二MILC区域的距离L可在0.1微米到20微米的范围内。
如图7B所示，通过更接近沟道区623而不是接触孔651和655形成的晶化诱导图案657，MILC面形成在在沟道区623的外侧。
参照图7C，其余晶化诱导金属层660被去除，并且导电材料被沉积在衬底上并被构图从而形成源极/漏极电极671和675，这完成用于平板显示器的TFT。
在这种情况下，沉积在晶化诱导图案657内的导电材料在构图时可通过蚀刻去除。
换言之，源极/漏极电极671和675与源极/漏极区621和625通过接触孔651和655连接，但未通过晶化诱导图案657与源极/漏极区621和625连接。
第三示例性实施例
图8A和8B为俯视图，示出一种依照本发明的第三示例性实施例的TFT，该图仅示出其有源层700和栅极电极730。
如图8A和8B所示，在依照第三示例性实施例使用MILC工艺形成的TFT中，形成接触孔711和715从而暴露有源层700的部分源极/漏极区S和D，并且第二MILC区域和MILC面720在两沟道C1和C2之间形成。
图9为截面图，示出一种依照本发明的第三示例性实施例使用MILC工艺形成的TFT。
如图9所示，第三示例性实施例的TFT为双栅极TFT，并且它可使用与图4A到4E所示的第一示例性实施例的工艺相似的工艺制造。然而，第三示例性实施例与第一示例性实施例的区别包括将栅极电极材料构图从而形成两栅极电极841和845，并且当进行MILC时第二MILC区域和MILC面在位于两栅极电极下面的两沟道区823和824之间形成。
第四示例性实施例
图10A和10B为俯视图，示出一种依照本发明的第四示例性实施例的TFT，该图仅示出其有源层900和栅极电极940。
如图10A和10B所示，依照第四示例性实施例使用MILC工艺形成的TFT具有与第三示例性实施例相似的结构。然而，它与第三示例性实施例的区别在于晶化诱导图案921和925分别在源极/漏极区S和D中形成。
换言之，形成分别暴露部分源极/漏极区S和D的接触孔911和915、晶化诱导图案921和925，并且在两沟道C1和C2之间形成第二MILC区域和MILC面930。在这种情况下，晶化诱导图案921和925可在接触孔911和915与沟道区C1和C2之间分别形成。
与第二示例性实施例相似，晶化诱导图案921和925可防止由于接触孔911和915的尺寸比有源层900的宽度小而引起的MILC的不均衡。
图11为截面图，示出一种依照本发明的第四示例性实施例使用MILC工艺形成的TFT。
如图11所示，第四示例性实施例的TFT为有双栅极电极1041和1045的双栅极TFT，并且其可使用与第二示例性实施例的工艺相似的工艺制造。与第二示例性实施例的区别包括对栅极电极材料构图从而形成两栅极电极，在形成接触孔1051和1055时形成两晶化诱导图案1057和1058，并且在进行MILC时在位于两栅极电极1041和1045下面的在两沟道1023和1024之间形成MILC面。
根据本发明的示例性实施例的TFT，MILC面在沟道区外侧形成从而防止该TFT的电特性变差。
另外，已经示出和描述使用两MILC区域的TFT，其在有源层中有彼此不同的晶粒尺寸。然而，TFT有源层可有三个或更多MILC区域，其具有彼此不同的晶粒尺寸。
按照上述的本发明的示例性实施例，MILC工艺可通过低温和高温的两阶段进行，从而提供具有有晶粒尺寸彼此不同的多个区域的有源层的TFT。
进而，通过低温和高温两阶段进行MILC工艺，制造TFT需要的时间可被减少。
对于本领域的技术人员而言显然可以在不背离本发明的精神或范围的情况下，对本发明作出各种的修改和变化。因而，本发明覆盖了在附加的权利要求及其等价物所限定的范围内的本发明的各种修改和改变。

Claims (46)

1.一种薄膜晶体管，包括：
有源层，其由多晶硅形成；
在该有源层内的源极区；
在该有源层内的漏极区；
在该有源层内的沟道区；以及
栅极电极，
其中该有源层具有至少两个MILC区域。
2.如权利要求1所述的薄膜晶体管，其中MILC面形成在该沟道区外侧。
3.如权利要求1所述的薄膜晶体管，其中所述MILC区域有不同的晶粒尺寸。
4.如权利要求1所述的薄膜晶体管，其中该有源层有第一MILC区域和第二MILC区域。
5.如权利要求4所述的薄膜晶体管，其中该第二MILC区域形成在该沟道区的外侧。
6.如权利要求5所述的薄膜晶体管，其中从所述沟道区到所述第二MILC区域的距离在0.1微米到20微米的范围内。
7.如权利要求4所述的薄膜晶体管，其中所述第一MILC区域的晶粒尺寸比第二MILC区域的晶粒尺寸大。
8.如权利要求2所述的薄膜晶体管，其中该有源层有第一MILC区域和第二MILC区域。
9.如权利要求8所述的薄膜晶体管，其中所述第二MILC区域形成在所述沟道区外侧。
10.如权利要求9所述的薄膜晶体管，其中从所述沟道区到所述第二MILC区域的距离在0.1微米到20微米的范围内。
11.如权利要求8所述的薄膜晶体管，其中所述第一MILC区域的晶粒尺寸比所述第二MILC区域的晶粒尺寸大。
12.一种薄膜晶体管，包括：
有源层，包括：
源极区，
漏极区，
沟道区，以及
第一MILC区域和第二MILC区域；以及
栅极电极，
其中部分所述源极区和漏极区通过接触孔暴露；
其中从所述源极区的接触孔到所述沟道区的距离与从所述漏极区的接触孔到所述沟道区的距离不同；以及
其中所述第一MILC区域的晶粒尺寸与所述第二MILC区域的晶粒尺寸不同。
13.如权利要求12所述的薄膜晶体管，其中MILC面形成在所述沟道区外侧。
14.如权利要求12所述的薄膜晶体管，其中所述第二MILC区域形成在所述沟道区外侧。
15.如权利要求14所述的薄膜晶体管，其中从所述沟道区到所述第二MILC区域的距离在0.1微米到20微米的范围内。
16.如权利要求12所述的薄膜晶体管，其中所述第一MILC区域的晶粒尺寸比所述第二MILC区域的晶粒尺寸大。
17.如权利要求13所述的薄膜晶体管，其中所述第二MILC区域形成在所述沟道区的外侧。
18.如权利要求17所述的薄膜晶体管，其中从所述沟道区到所述第二MILC区域的距离在0.1微米到20微米的范围内。
19.一种薄膜晶体管，包括：
有源层，其通过MILC工艺晶化并具有源极区、漏极区和沟道区；
栅极电极；
源极电极，其通过第一接触孔与源极区连接；及
漏极电极，其通过第二接触孔与漏极区连接；以及
晶化诱导图案，其暴露源极区或漏极区的部分有源层，
其中该晶化诱导图案没有将该源极区电连接到该源极电极或未将该漏极区电连接到该漏极电极；
其中该有源层具有第一MILC区域和第二MILC区域；以及
其中该第一MILC区域的晶粒尺寸与该第二MILC区域的晶粒尺寸不同。
20.如权利要求19所述的薄膜晶体管，其中MILC面形成在该沟道区外侧。
21.如权利要求19所述的薄膜晶体管，其中所述第二MILC区域形成在沟道区外侧。
22.如权利要求21所述的薄膜晶体管，其中从所述沟道区到所述第二MILC区域的距离在0.1微米到20微米的范围内。
23.如权利要求19所述的薄膜晶体管，其中所述第一MILC区域的晶粒尺寸比所述第二MILC区域的晶粒尺寸大。
24.如权利要求19所述的薄膜晶体管，
其中该晶化诱导图案形成为距所述沟道区比距所述第一接触孔和所述第二接触孔更近；以及
其中该有源层被晶化诱导图案暴露的区域比该有源层被接触孔暴露的区域大。
25.如权利要求20所述的薄膜晶体管，其中所述第二MILC区域形成在所述沟道区的外侧。
26.如权利要求25所述的薄膜晶体管，其中从所述沟道区到所述第二MILC区域的距离在0.1微米到20微米的范围内。
27.一种薄膜晶体管，包括：
有源层，其通过MILC工艺晶化并具有源极区、漏极区和沟道区；以及
双栅极电极，
其中部分该源极区和该漏极区被接触孔暴露；
其中该有源层具有第一MILC区域和第二MILC区域；以及
其中该第一MILC区域的晶粒尺寸不同于该第二MILC区域的晶粒尺寸。
28.如权利要求27所述的薄膜晶体管，其中MILC面形成在所述沟道区外侧。
29.如权利要求27所述的薄膜晶体管，其中所述第二MILC区域形成在所述沟道区外侧。
30.如权利要求29所述的薄膜晶体管，其中从所述沟道区到所述第二MILC的距离在0.1微米到20微米的范围内。
31.如权利要求27所述的薄膜晶体管，其中所述第一MILC区域的晶粒尺寸比所述第二MILC区域的晶粒尺寸大。
32.如权利要求28所述的薄膜晶体管，其中所述第二MILC区域形成在所述沟道区的外侧。
33.如权利要求32所述的薄膜晶体管，其中从所述沟道区到所述第二MILC区域的距离在0.1微米到20微米的范围内。
34.一种薄膜晶体管，包括：
有源层，包括：
源极区，
漏极区，
沟道区，以及
第一MILC区域和第二MILC区域；
双栅极电极；
源极电极，其通过第一接触孔与该源极区连接；
漏极电极，其通过第二接触孔与该漏极区连接；以及
晶化诱导图案，其暴露所述第一接触孔或所述第二接触孔与所述沟道区之间的部分有源层；
其中该晶化诱导图案未将所述源极区电连接到所述源极电极或未将所述漏极区电连接到所述漏极电极；以及
其中所述第一MILC区域的晶粒尺寸与所述第二MILC区域的晶粒尺寸不同。
35.如权利要求34所述的薄膜晶体管，其中MILC面形成在所述沟道区外侧。
36.如权利要求34所述的薄膜晶体管，其中所述第二MILC区域形成在所述沟道区外侧。
37.如权利要求36所述的薄膜晶体管，其中从所述沟道区到所述第二MILC区域的距离在0.1微米到20微米的范围内。
38.如权利要求34所述的薄膜晶体管，其中所述第一MILC区域的晶粒尺寸比所述第二MILC区域的晶粒尺寸大。
39.如权利要求34所述的薄膜晶体管，
其中该晶化诱导图案形成为距所述沟道区比距所述第一接触孔和所述第二接触孔更近；以及
其中该有源层被所述晶化诱导图案暴露的区域比该有源层被接触孔暴露的区域大。
40.如权利要求35所述的薄膜晶体管，其中所述第二MILC区域形成在所述沟道区的外侧。
41.如权利要求40所述的薄膜晶体管，其中从所述沟道区到所述第二MILC区域的距离在0.1微米到20微米的范围内。
42.一种用于制造薄膜晶体管的方法，包括：
形成具有源极区、漏极区和沟道区的有源层；
形成栅极电极；以及
晶化该有源层，
其中该晶化通过至少两个MILC阶段进行。
43.如权利要求42所述的方法，其中MILC面在所述沟道区的外侧形成。
44.如权利要求42所述的方法，其中该晶化通过第一MILC阶段和第二MILC阶段进行。
45.如权利要求44所述的方法，其中所述第二MILC阶段在比所述第一MILC阶段高的温度下进行。
46.如权利要求45所述的方法，其中所述第二MILC阶段在炉中通过高温工艺或快速热退火工艺进行。
CN2004101037442A 2003-11-22 2004-11-22 薄膜晶体管及其制造方法 Active CN1649174B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020030083384A KR100611744B1 (ko) 2003-11-22 2003-11-22 금속 유도 측면 결정화 방법을 이용한 박막 트랜지스터 및그의 제조 방법
KR83384/03 2003-11-22
KR83384/2003 2003-11-22

Publications (2)

Publication Number Publication Date
CN1649174A true CN1649174A (zh) 2005-08-03
CN1649174B CN1649174B (zh) 2010-04-21

Family

ID=34587996

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004101037442A Active CN1649174B (zh) 2003-11-22 2004-11-22 薄膜晶体管及其制造方法

Country Status (4)

Country Link
US (1) US7714391B2 (zh)
JP (1) JP4749691B2 (zh)
KR (1) KR100611744B1 (zh)
CN (1) CN1649174B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013078641A1 (zh) * 2011-11-30 2013-06-06 广东中显科技有限公司 搭桥晶粒多晶硅薄膜晶体管及其制造方法
US8963157B2 (en) 2012-06-29 2015-02-24 Boe Technology Group Co., Ltd. Thin film transistor, array substrate, and manufacturing method thereof
CN110931466A (zh) * 2018-09-19 2020-03-27 三星电子株式会社 集成电路器件及其制造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101035752B1 (ko) * 2005-11-30 2011-05-20 사천홍시현시기건유한공사 다결정 실리콘 박막 트랜지스터 및 그 제조방법
KR100770266B1 (ko) * 2006-11-10 2007-10-25 삼성에스디아이 주식회사 유기전계발광표시장치 및 그 제조방법
KR101125565B1 (ko) 2009-11-13 2012-03-23 삼성모바일디스플레이주식회사 박막트랜지스터, 그를 구비하는 유기전계발광표시장치 및 그들의 제조방법
CN102709184B (zh) * 2011-05-13 2016-08-17 京东方科技集团股份有限公司 含有多晶硅有源层的薄膜晶体管、其制造方法及阵列基板
US8809155B2 (en) * 2012-10-04 2014-08-19 International Business Machines Corporation Back-end-of-line metal-oxide-semiconductor varactors
CN102956649A (zh) * 2012-11-26 2013-03-06 京东方科技集团股份有限公司 阵列基板、阵列基板制作方法及显示装置
CN108320705B (zh) * 2018-02-14 2021-04-27 京东方科技集团股份有限公司 像素单元及其制作方法和阵列基板

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5061864A (en) * 1990-06-18 1991-10-29 National Semiconductor Corporation Monophase logic
JP3424891B2 (ja) * 1996-12-27 2003-07-07 三洋電機株式会社 薄膜トランジスタの製造方法および表示装置
TW379360B (en) * 1997-03-03 2000-01-11 Semiconductor Energy Lab Method of manufacturing a semiconductor device
KR100276378B1 (ko) 1997-11-12 2001-01-15 주승기 박막트랜지스터 및 그 제조방법
US6278130B1 (en) * 1998-05-08 2001-08-21 Seung-Ki Joo Liquid crystal display and fabricating method thereof
JP4841740B2 (ja) * 2000-04-26 2011-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3927756B2 (ja) * 2000-05-16 2007-06-13 シャープ株式会社 半導体装置の製造方法
US7078321B2 (en) * 2000-06-19 2006-07-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
KR100439345B1 (ko) * 2000-10-31 2004-07-07 피티플러스(주) 폴리실리콘 활성층을 포함하는 박막트랜지스터 및 제조 방법
KR100426210B1 (ko) 2000-11-11 2004-04-03 피티플러스(주) 실리콘 박막 결정화 방법
JP4732599B2 (ja) 2001-01-26 2011-07-27 株式会社日立製作所 薄膜トランジスタ装置
KR100477103B1 (ko) * 2001-12-19 2005-03-18 삼성에스디아이 주식회사 금속유도화 측면결정화방법을 이용한 멀티플 게이트 박막트랜지스터 및 그의 제조방법
KR100477102B1 (ko) 2001-12-19 2005-03-17 삼성에스디아이 주식회사 금속유도화 측면결정화방법을 이용한 멀티플 게이트씨모스 박막 트랜지스터 및 그의 제조방법
US6900082B2 (en) * 2003-02-24 2005-05-31 Man Wong, The Hong Kong University Of Science & Technology Methods for forming laterally crystallized polysilicon and devices fabricated therefrom
KR100611224B1 (ko) * 2003-11-22 2006-08-09 삼성에스디아이 주식회사 금속 유도 측면 결정화 방법을 이용한 박막 트랜지스터 및그의 제조 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013078641A1 (zh) * 2011-11-30 2013-06-06 广东中显科技有限公司 搭桥晶粒多晶硅薄膜晶体管及其制造方法
US8963157B2 (en) 2012-06-29 2015-02-24 Boe Technology Group Co., Ltd. Thin film transistor, array substrate, and manufacturing method thereof
CN110931466A (zh) * 2018-09-19 2020-03-27 三星电子株式会社 集成电路器件及其制造方法
CN110931466B (zh) * 2018-09-19 2023-04-07 三星电子株式会社 集成电路器件及其制造方法

Also Published As

Publication number Publication date
US7714391B2 (en) 2010-05-11
JP2005159307A (ja) 2005-06-16
JP4749691B2 (ja) 2011-08-17
KR20050049687A (ko) 2005-05-27
US20050110089A1 (en) 2005-05-26
CN1649174B (zh) 2010-04-21
KR100611744B1 (ko) 2006-08-10

Similar Documents

Publication Publication Date Title
CN1197164C (zh) 具有薄膜晶体管的器件
CN1106694C (zh) 半导体器件
CN1039464C (zh) 半导体器件及其制造方法
CN1187791C (zh) 一种用于结晶硅层的方法
CN1207792C (zh) 利用金属诱导横向结晶的多栅薄膜晶体管及其制造方法
CN1274026C (zh) 非易失性半导体存储器件及其制造方法
CN1691340A (zh) 电子装置及制造该电子装置的方法
CN1719615A (zh) 薄膜晶体管及其制造方法
CN1805153A (zh) 半导体器件及其制造方法
CN1734787A (zh) 薄膜晶体管及其制造方法
CN1716624A (zh) 固态成像装置及其制造方法
CN1502134A (zh) 制造内存胞元数组金属位线之方法,制造内存胞元数组之方法及内存胞元数组
CN1956222A (zh) 半导体装置及其制造方法
CN1240131C (zh) 半导体装置及其制造方法
CN1505155A (zh) 半导体器件及其制造方法
CN1645630A (zh) 薄膜晶体管及其制造方法
CN101038874A (zh) 形成硅氧化物膜的方法和制造电容器与半导体装置的方法
JP2010145984A (ja) 有機電界発光表示装置及びその製造方法
CN1157798C (zh) 半导体器件及其生产方法
CN1649174A (zh) 薄膜晶体管及其制造方法
CN1310339C (zh) 薄膜晶体管及其生产方法
CN101043037A (zh) 半导体器件及其制造方法
CN1738011A (zh) 薄膜晶体管的制造方法
CN1716633A (zh) 薄膜晶体管及其制造方法
CN1835194A (zh) 半导体装置的制造方法及半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20090109

Address after: Gyeonggi Do, South Korea

Applicant after: Samsung Mobile Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Applicant before: Samsung SDI Co., Ltd.

ASS Succession or assignment of patent right

Owner name: SAMSUNG MOBILE DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG SDI CO., LTD.

Effective date: 20090109

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG MOBILE DISPLAY CO., LTD.

Effective date: 20121017

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121017

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Mobile Display Co., Ltd.