CN116896872A - 集成电路器件 - Google Patents

集成电路器件 Download PDF

Info

Publication number
CN116896872A
CN116896872A CN202310261597.4A CN202310261597A CN116896872A CN 116896872 A CN116896872 A CN 116896872A CN 202310261597 A CN202310261597 A CN 202310261597A CN 116896872 A CN116896872 A CN 116896872A
Authority
CN
China
Prior art keywords
metal
lower electrode
dielectric film
dopant
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310261597.4A
Other languages
English (en)
Inventor
朴正敏
林汉镇
丁炯硕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN116896872A publication Critical patent/CN116896872A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

公开了集成电路器件。所述集成电路(IC)器件包括：下电极，在基底上，下电极包括包含第一金属的含金属膜；介电膜，覆盖下电极；以及上电极，面向下电极，介电膜在上电极与下电极之间。下电极包括：主下电极层，不包括与第一金属不同种类的金属掺杂剂，主下电极层与介电膜间隔开；以及界面下电极层，与介电膜接触，并且包括第一金属掺杂剂和第二金属掺杂剂。第一金属掺杂剂处于第一价态并且包括不同于第一金属的第二金属。第二金属掺杂剂处于小于第一价态的第二价态，并且包括不同于第一金属和第二金属的第三金属。

Description

集成电路器件
本申请基于并要求于2022年3月29日在韩国知识产权局提交的第10-2022-0039178号韩国专利申请的优先权，所述韩国专利申请的公开通过引用全部包含于此。
技术领域
实施例涉及集成电路器件(IC器件)。
背景技术
由于电子技术的发展，半导体器件小型化已经迅速进步。因此，包括在电子器件中的图案的微细化正在被微型化。
发明内容
实施例涉及一种IC器件，IC器件包括在基底上的下电极。下电极包括包含第一金属的含金属膜。介电膜覆盖下电极。上电极面向下电极，介电膜在上电极与下电极之间。下电极包括不包含与第一金属不同种类的金属掺杂剂的主下电极层。主下电极层与介电膜间隔开。界面下电极层与介电膜接触，并且包括第一金属掺杂剂和第二金属掺杂剂。第一金属掺杂剂包括第二金属并且处于第一价态。第二金属掺杂剂包括第三金属并且处于第二价态。第二金属不同于第一金属，第三金属不同于第一金属和第二金属，并且第二价态小于第一价态。
实施例涉及一种IC器件，IC器件包括包含有源区域的基底。导电区域形成在有源区域上。电容器形成在导电区域上。绝缘支撑图案支撑电容器的一部分。电容器包括下电极、介电膜和上电极。下电极包括与绝缘支撑图案接触的部分和包括第一金属的含金属膜。介电膜覆盖下电极和绝缘支撑图案。上电极包括第二金属并面向下电极，介电膜在上电极与下电极之间。下电极包括不包含与第一金属不同种类的金属掺杂剂的主下电极层。主下电极层与介电膜间隔开。界面下电极层与介电膜接触，并且包括第一金属掺杂剂和第二金属掺杂剂。第一金属掺杂剂包括第二金属并且处于第一价态。第二金属掺杂剂包括第三金属并且处于第二价态。第二金属不同于第一金属，第三金属不同于第一金属和第二金属，并且第二价态小于第一价态。
实施例涉及一种IC器件，IC器件包括包含有源区域的基底。多个导电区域在有源区域上。多个下电极与所述多个导电区域连接。所述多个下电极中的每个包括包含第一金属的含金属膜。绝缘支撑图案与所述多个下电极中的每个的部分区域接触以支撑所述多个下电极。介电膜覆盖所述多个下电极和绝缘支撑图案。上电极面向所述多个下电极，介电膜在上电极与所述多个下电极之间。所述多个下电极中的每个包括不包含与第一金属不同种类的金属掺杂剂的主下电极层。主下电极层与介电膜间隔开。界面下电极层与介电膜接触并且包括第一金属掺杂剂和第二金属掺杂剂。第一金属掺杂剂包括第二金属并且处于第一价态。第二金属掺杂剂包括第三金属并且处于第二价态。第二金属不同于第一金属，并且第三金属不同于第一金属和第二金属。第二价态小于第一价态。在界面下电极层中，第一金属掺杂剂的第一掺杂剂浓度高于第二金属掺杂剂的第二掺杂剂浓度。
附图说明
通过参照附图详细描述示例实施例，特征对于本领域技术人员将变得清楚，其中：
图1A是根据示例实施例的集成电路(IC)器件的主要组件的剖视图；
图1B是根据示例实施例的图1A的区域“EX1”的放大剖视图；
图2是根据示例实施例的IC器件的主要组件的剖视图；
图3A是根据示例实施例的IC器件的主要组件的剖视图；
图3B是根据示例实施例的图3A的区域“EX2”的放大剖视图；
图4示出根据示例实施例的IC器件的存储器单元阵列区域的一些组件的平面布图；
图5A是图4中示出的IC器件的一些组件的平面图；图5B是沿图5A的线2X-2X'截取的一些组件的剖视图；图5C是图5B的区域“EX21”的放大剖视图。
图6是图5A和图5B中示出的下电极的示例结构的剖视图，图6是图5B的区域“EX22”的放大剖视图；
图7是图5A和图5B中示出的下电极的示例结构的剖视图，图7是图5B的区域“EX22”的放大剖视图；
图8A示出根据示例实施例的IC器件的布图，并且图8B是沿图8A的线X1-X1'和线Y1-Y1'截取的剖视图；以及
图9A至图9F是根据示例实施例的制造IC器件的方法的工艺顺序的剖视图。
具体实施方式
图1A是根据示例实施例的集成电路(IC)器件100A的主要组件的剖视图。
参照图1A，IC器件100A可包括基底102、形成在基底102上的下结构120以及形成在下结构120上的电容器CP1。
基底102可包括半导体元素材料(诸如，硅(Si)或锗(Ge))或化合物半导体(诸如，碳化硅(SiC)、砷化镓(GaAs)、砷化铟(InAs)或磷化铟(InP))。
基底102可包括半导体基底和形成在半导体基底上的包括至少一个导电区域的至少一个绝缘膜或结构。至少一个导电区域可包括例如掺杂阱(doped well)或掺杂结构。基底102可包括各种器件隔离结构(诸如，浅沟槽隔离(STI)结构)。
下结构120可包括绝缘膜。下结构120可包括各种导电区域(例如，布线层、接触插塞和晶体管)，并且可包括被配置为使导电区域彼此电绝缘的绝缘膜。
电容器CP1可包括下电极LE1、覆盖下电极LE1的介电膜160以及覆盖介电膜160并且与下电极LE1间隔开的上电极UE1，介电膜160在上电极UE1与下电极LE1之间。上电极UE1可面向下电极LE1，介电膜160在上电极UE1与下电极LE1之间。
下电极LE1可包括包含第一金属的含金属膜(metal-containing film)。
上电极UE1可包括与下电极LE1的第一金属相同的金属，或者上电极UE1可包括与下电极LE1的第一金属不同的金属。下电极LE1和上电极UE1中的每个可包括金属膜、导电金属氧化物膜、导电金属氮化物膜、导电金属氮氧化物膜或它们的组合。下电极LE1和上电极UE1中的每个可包括钛(Ti)、Ti氧化物、Ti氮化物、Ti氮氧化物、铌(Nb)、Nb氧化物、Nb氮化物、Nb氮氧化物、钴(Co)、Co氧化物、Co氮化物、Co氮氧化物、锡(Sn)、Sn氧化物、Sn氮化物、Sn氮氧化物或它们的组合。下电极LE1和上电极UE1中的每个可包括NbN、TiN、CoN、SnO2或它们的组合。下电极LE1和上电极UE1中的每个可包括TaN、TiAlN、TaAlN、W、Ru、RuO2、SrRuO3、Ir、IrO2、Pt、PtO、SRO(SrRuO3)、BSRO((Ba，Sr)RuO3)、CRO(CaRuO3)、LSCO((La，Sr)CoO3)或它们的组合。
下电极LE1可包括与介电膜160间隔开的主下电极层152以及界面下电极层154，界面下电极层154与主下电极层152接触并且在主下电极层152与介电膜160之间。
界面下电极层154可包括两种类型的金属掺杂剂，两者包括与第一金属的金属元素不同的金属元素。例如，主下电极层152可由第一金属形成，并且界面下电极层154可由掺杂有彼此不同且与第一金属不同的两种金属掺杂剂的第一金属形成。主下电极层152可不包括与第一金属不同类型的金属掺杂剂。
现在将参照图1B进一步描述掺杂，之后将提供图1A的附加描述。
图1B是根据示例实施例的图1A的区域“EX1”的放大剖视图。图1B示出界面下电极层154的构造，界面下电极层154包括第一金属掺杂剂D1、第二金属掺杂剂D2和氧原子D3。
在一个示例实施例中，除了第一金属之外，界面下电极层154可包括第一金属掺杂剂D1和第二金属掺杂剂D2。
第一金属掺杂剂D1可包括与第一金属不同的第二金属(即，包括在第一金属掺杂剂D1中的第二金属可以是与包括在主下电极层152中的第一金属不同的金属元素)。第二金属可处于第一价态。
第二金属掺杂剂D2可包括与第一金属和第二金属不同的第三金属(即，包括在第二金属掺杂剂D2中的第三金属可以是与包括在主下电极层152中的第一金属不同并且与包括在第一金属掺杂剂D1中的第二金属不同的金属元素)。第三金属可处于第二价态。
第三金属的第二价态可小于(例如，在数值上低于)第二金属的第一价态。例如，在一个示例实施例中，第二金属可具有+5的价态，并且第三金属可具有+3的价态。例如，包括在第一金属掺杂剂D1中的第二金属可包括钒(V)、钽(Ta)、铌(Nb)或钼(Mo)，并且包括在第二金属掺杂剂D2中的第三金属可包括铝(Al)、镧(La)、钇(Y)、钒(V)、铬(Cr)、铌(Nb)或钽(Ta)。例如，第一金属可包括钛(Ti)、铌(Nb)、钴(Co)或锡(Sn)。
如下面结合图9A至图9F另外详细描述的，作为第二金属的钒(V)、钽(Ta)、铌(Nb)或钼(Mo)可分别从与界面下电极层154邻近形成的V2O5膜、Ta2O5膜、Nb2O5膜或Mo2O5膜扩散到界面下电极层154中。
如下面结合图9A至图9F另外详细描述的，作为第三金属的铝(Al)、镧(La)、钇(Y)、钒(V)、铬(Cr)、铌(Nb)或钽(Ta)可从与界面下电极层154邻近的Al2O3膜、La2O3膜、Y2O3膜、V2O3膜、Cr2O3膜、Nb2O3膜或Ta2O3膜扩散到界面下电极层154中，。
界面下电极层154可包括单层或可作为单层存在，在单层中第一金属掺杂剂D1和第二金属掺杂剂D2被不均匀地混合。
在界面下电极层154中，第一金属掺杂剂D1的第一浓度可大于第二金属掺杂剂D2的第二浓度。例如，在界面下电极层154中，第一金属掺杂剂D1的第一浓度可在大于0原子百分比(at％)且小于或等于约10at％的范围内，第二金属掺杂剂D2的第二浓度可低于第一浓度并且在大于0at％且小于或等于约5at％的范围内。
界面下电极层154还可包括氧原子D3。例如，当下电极LE1包括诸如氮化钛(TiN)膜的金属氮化物膜时，界面下电极层154可包括被掺杂到金属氮化物膜中的第一金属掺杂剂D1、第二金属掺杂剂D2和氧原子D3。
再次参照图1A，界面下电极层154的厚度TH1可小于介电膜160的厚度TH2并且小于主下电极层152的厚度TH3。界面下电极层154的厚度TH1可在约5埃至约/>的范围内，并且介电膜160的厚度TH2可在约/>至约/>的范围内。主下电极层152的厚度TH3可大于介电膜160的厚度TH2。
介电膜160可包括高k介电膜。如在此使用的，术语“高k介电膜”是指具有比氧化硅膜更大的介电常数的介电膜。介电膜160可包括金属氧化物，该金属氧化物包括选自铪(Hf)、锆(Zr)、铝(Al)、铌(Nb)、铈(Ce)、镧(La)、钽(Ta)和钛(Ti)中的至少一种金属。
高k介电膜可包括HfO2、ZrO2、Al2O3、La2O3、Ta2O3、Nb2O5、CeO2、TiO2、GeO2或它们的组合。介电膜160可包括铁电材料膜、反铁电材料膜和顺电材料膜中的至少一种，例如，介电膜160可包括HfZrO2、ZrO2、PbTiO3、AgNbO3、HfO2、ZrO2、TiO2、Ta2O3、VO2、AlO2、SiO2、SrTiO3、BaTiO3、BiFeO3或它们的组合。
介电膜160可具有包括一个高k介电膜的单层结构，或者介电膜160可具有包括多个高k介电膜的多层结构。介电膜160可包括多层膜，包括不同材料的多个材料膜被堆叠在多层膜中。在包括在介电膜160中的多层膜中，最靠近界面下电极层154的内部介电膜可包括铁电材料膜或反铁电材料膜。介电膜160的内部介电膜可与下电极LE1的界面下电极层154接触。
在参照图1A和图1B描述的IC器件100A中，与介电膜160接触的下电极LE1的界面下电极层154可具有共掺杂结构(co-doping structure)，共掺杂结构包括具有不同价(例如，价态)的第一金属掺杂剂D1和第二金属掺杂剂D2。在界面下电极层154中的第一金属掺杂剂D1和第二金属掺杂剂D2可提供不同的功能，因此，界面下电极层154可用作多功能层。
更具体地，(比第二金属掺杂剂D2)具有相对较大浓度的第一金属掺杂剂D1可具有+5的价态，并且可防止在下电极LE1中出现耗尽区域，并且在电容器CP1中漏电流可被减小。此外，第一金属掺杂剂D1可具有+5的价态，并且第二金属掺杂剂D2可具有+3的价态，因此，由于界面下电极层154，在介电膜160中可发生自发极化。因此，介电膜160可确保高场可调谐性(high field tunability)，电容器CP1可获得期望的电容，并且IC器件100A的可靠性可被提高。
图2是根据示例实施例的IC器件100B的主要组件的剖视图。图2示出与图1A的区域“EX1”对应的区域的放大截面构造。
在图2中，相同的附图标记用于表示与图1A和图1B中相同的元件，并且其重复描述将被省略。
参照图2，除了IC器件100B包括界面下电极层154B之外，IC器件100B可具有与参照图1A和图1B描述的IC器件100A基本相同的构造，界面下电极层154B包括第一界面区域IF1和第二界面区域IF2。第一界面区域IF1可介于第二界面区域IF2与主下电极层152之间。第一界面区域IF1可与介电膜160间隔开，第二界面区域IF2在第一界面区域IF1与介电膜160之间，并且第二界面区域IF2可与介电膜160接触。
在第一界面区域IF1中，第一金属掺杂剂D1可处于比第二金属掺杂剂D2更大的浓度。
在第二界面区域IF2中，第二金属掺杂剂D2可处于比第一金属掺杂剂D1更大的浓度。
在整个界面下电极层154B中，第一金属掺杂剂D1的第一浓度可大于第二金属掺杂剂D2的第二浓度。例如，在界面下电极层154B中，第一金属掺杂剂D1的第一浓度可在大于0at％且小于或等于10at％的范围内，第二金属掺杂剂D2的第二浓度可低于第一浓度并且在大于0at％且小于或等于约5at％的范围内。
IC器件100B的界面下电极层154B还可包括氧原子D3。第一金属掺杂剂D1和第二金属掺杂剂D2的详细描述可与上面参照图1B提供的详细描述相同。
在参照图2描述的IC器件100B中，与介电膜160邻近的下电极LE1的界面下电极层154B可具有共掺杂结构，共掺杂结构包括具有不同价的第一金属掺杂剂D1和第二金属掺杂剂D2。在界面下电极层154B中，包括在第一界面区域IF1中的第一金属掺杂剂D1和包括在第二界面区域IF2中的第二金属掺杂剂D2可提供不同的功能，因此界面下电极层154B可用作多功能层。
更具体地，包括在界面下电极层154B中的第一金属掺杂剂D1可具有+5的价态。因此，第一金属掺杂剂D1可防止在下电极LE1中出现耗尽区域，并且在电容器CP1中漏电流可被减小。此外，在界面下电极层154B中，包括在第一界面区域IF1中的第一金属掺杂剂D1可具有+5的价态，并且包括在第二界面区域IF2中的第二金属掺杂剂D2可具有+3的价态。因此，由于界面下电极层154B，在介电膜160中可发生自发极化。因此，介电膜160可确保高场可调谐性，电容器CP1可获得期望的电容，并且IC器件100B的可靠性可被提高。
图3A是根据示例实施例的IC器件100C的主要组件的剖视图。图3B是图3A的区域“EX2”的放大剖视图。
在图3A和图3B中，相同的附图标记用于表示与图1A和图1B中相同的元件，并且其重复描述将被省略。
参照图3A和图3B，除了IC器件100C可包括介电膜160C来代替介电膜160之外，IC器件100C可具有与参照图1A和图1B描述的IC器件100A基本相同的构造。
介电膜160C可包括与界面下电极层154接触的第一介电膜162、与上电极UE1接触的第二介电膜164以及在第一介电膜162与第二介电膜164之间的插入介电膜166。
第一介电膜162可包括铁电材料膜、反铁电材料膜或它们的组合。第一介电膜162可包括单层，在单层中铁电材料和反铁电材料被不均匀地混合。第一介电膜162可包括包含铁电材料的单膜。第一介电膜162可包括包含反铁电材料的单膜。
第二介电膜164可包括顺电材料膜。
插入介电膜166可包括具有比第一介电膜162和第二介电膜164中的每个的带隙(bandgap)能量大的带隙能量的材料，例如，插入介电膜166可具有至少5电子伏特(eV)的带隙能量。因为插入介电膜166在介电膜160C中具有相对高的带隙能量，所以由介电膜160C产生的漏电流可被减小。
第一介电膜162可包括HfZrO2、ZrO2、PbTiO3、AgNbO3或它们的组合。
第二介电膜164可包括HfO2、ZrO2、TiO2、Ta2O3、VO2、AlO2、SiO2、SrTiO3、BaTiO3、BiFeO3或它们的组合。
插入介电膜166可包括Al2O3、SiO2、BeO2、MoO2或它们的组合。
在沿界面下电极层154与上电极UE1之间的最短距离的方向上，第一介电膜162的厚度TH31和第二介电膜164的厚度TH32中的每个可大于插入介电膜166的厚度TH33。第一介电膜162的厚度TH31可与第二介电膜164的厚度TH32相同或不同。第一介电膜162的厚度TH31和第二介电膜164的厚度TH32中的每个可在约至约/>的范围内。插入介电膜166的厚度TH33可大于约/>且小于约/>
图3B示出IC器件100C的下电极LE1中包括的界面下电极层154具有与参照图1B描述的结构相同的结构的示例，但是IC器件100C的下电极LE1可包括参照图2描述的界面下电极层154B来代替界面下电极层154。
图4示出根据示例实施例的IC器件200的存储器单元阵列区域的一些组件的平面布图。
参照图4，IC器件200可包括多个有源区域AC，在俯视图中，多个有源区域AC在相对于第一横向方向(X方向)和第二横向方向(Y方向)的对角线方向上横向延伸。
多条字线WL可与多个有源区域AC交叉，并且可在第一横向方向(X方向)上彼此平行地延伸。
在多条字线WL上，多条位线BL可在与第一横向方向(X方向)交叉的第二横向方向(Y方向)上彼此平行地延伸。多条位线BL中的每条可通过直接接触件DC连接到有源区域AC。
多个掩埋接触件BC可在多条位线BL中的两条邻近位线之间。
多个导电连接垫(conductive landing pad)LP可分别在多个掩埋接触件BC上。多个导电连接垫LP中的每个可与掩埋接触件BC的至少一部分叠置。
多个下电极LE2可在多个导电连接垫LP上彼此间隔开。多个下电极LE2可穿过多个掩埋接触件BC和多个导电连接垫LP并连接到多个有源区域AC。
图5A是图4中示出的IC器件200的一些组件的平面图。图5B是沿图5A的线2X-2X'截取的一些组件的剖视图。图5C是图5B的区域“EX21”的放大剖视图。
参照图5A至图5C，IC器件200可包括包含多个有源区域AC的基底210和形成在基底210上的下结构220。多个导电区域224可穿过下结构220并且分别连接到多个有源区域AC。
基底210可包括半导体元素(例如，Si和Ge)或化合物半导体(例如，SiC、GaAs、InAs和InP)。
基底210可包括半导体基底和形成在半导体基底上的包括至少一个导电区域的至少一个绝缘膜或结构。导电区域可包括例如掺杂阱或掺杂结构。
限定多个有源区域AC的器件隔离膜212可形成在基底210中。
器件隔离膜212可包括氧化物膜、氮化物膜或它们的组合。
下结构220可包括绝缘膜，该绝缘膜包括氧化硅膜、氮化硅膜或它们的组合。下结构220可包括各种导电区域(例如，布线层、接触插塞、晶体管等)，并且可包括被配置为使布线层、接触插塞和晶体管彼此绝缘的绝缘膜。
多个导电区域224可包括多晶硅、金属、导电金属氮化物、金属硅化物或它们的组合。
下结构220可包括参照图4描述的多条位线BL。
多个导电区域224中的每个可包括参照图4已经描述的掩埋接触件BC和导电连接垫LP。
具有多个开口(opening)226H的绝缘图案226P可在下结构220和多个导电区域224上，并且可在垂直方向(Z方向)上与多个导电区域224叠置。
绝缘图案226P可包括氮化硅(SiN)膜、碳氮化硅(SiCN)膜、氮化硅硼(SiBN)膜或它们的组合。如在此使用的，术语“SiN”、“SiCN”和“SiBN”中的每个是指包括其中包括的元素的材料，而不是指表示化学计量关系的化学式。
多个电容器CP2可分别在多个导电区域224上。多个电容器CP2中的每个可包括下电极LE2、覆盖下电极LE2的介电膜260以及覆盖介电膜260并且与下电极LE2间隔开的上电极UE2，介电膜260在上电极UE2与下电极LE2之间。
下电极LE2可包括与介电膜260间隔开的主下电极层252以及与介电膜260接触的界面下电极层254。
下电极LE2可包括包含第一金属的含金属膜。
主下电极层252可不包括与第一金属不同种类的金属掺杂剂。
界面下电极层254可包括两种类型的金属掺杂剂，两种类型的金属掺杂剂包括与第一金属的金属元素不同的金属元素。
下电极LE2中的主下电极层252和界面下电极层254、介电膜260和上电极UE2的构成材料可分别与参照图1A和图1B描述的下电极LE1中的主下电极层152和界面下电极层154、介电膜160和上电极UE1的构成材料基本相同。
绝缘图案226P可与多个下电极LE2中的每个的下端邻近。
多个下电极LE2中的每个可具有柱(pillar)形状，柱形状从导电区域224的顶表面通过绝缘图案226P的开口226H在垂直方向(Z方向)上远离基底210的方向上延伸较长。
图5B示出多个下电极LE2中的每个具有柱形状的示例，但是多个下电极LE2中的每个可具有杯形截面结构或具有封闭底部的圆柱形截面结构。
多个下电极LE2可由下绝缘支撑图案242P和上绝缘支撑图案244P支撑。多个下电极LE2可面向上电极UE2，介电膜260在下电极LE2与上电极UE2之间。
下电极LE2的界面下电极层254可仅形成在下电极LE2的面向介电膜160的部分上。下电极LE2的面向绝缘图案226P的部分、面向下绝缘支撑图案242P的部分和面向上绝缘支撑图案244P的部分可不包括界面下电极层254。
介电膜260可覆盖下电极LE2、下绝缘支撑图案242P和上绝缘支撑图案244P。介电膜260可包括与下电极LE2的界面下电极层254接触的部分、与绝缘图案226P接触的部分、与下绝缘支撑图案242P接触的部分以及与上绝缘支撑图案244P接触的部分。介电膜260的与下电极LE2接触的部分可与主下电极层252间隔开，界面下电极层254在介电膜260的该部分与主下电极层252之间。
参照图5B，上绝缘支撑图案244P可在围绕多个下电极LE2中的每个的上端的同时，在平行于基底210的横向方向(或沿图5B中的X-Y平面的方向)上延伸。
多个下电极LE2穿过的多个孔244H可形成在上绝缘支撑图案244P中。形成在上绝缘支撑图案244P中的多个孔244H中的每个的内侧壁可与下电极LE2的外侧壁接触。
多个下电极LE2中的每个的顶表面可与上绝缘支撑图案244P的顶表面共面。
下绝缘支撑图案242P可在平行于基底210的横向方向(或在图5B中的X-Y平面中的较长方向)上延伸，并且可在基底210与上绝缘支撑图案244P之间与多个下电极LE2的外侧壁接触。
多个下电极LE2穿过的多个孔242H和多个下孔(参照图9E中的LH)可形成在下绝缘支撑图案242P中。多个下电极LE2可穿过形成在上绝缘支撑图案244P中的多个孔244H和形成在下绝缘支撑图案242P中的多个孔242H并在垂直方向(Z方向)上延伸。
图5A示出上绝缘支撑图案244P和多个下电极LE2中的每个的平面结构。
参照图5A，多个上孔UH可形成在上绝缘支撑图案244P中。图5A示出多个上孔UH中的每个基本上具有菱形平面形状的示例构造，菱形平面形状的顶点分别由四个邻近的下电极LE2形成。
多个下电极LE2可包括朝向上孔UH的中心突出到第一点P1的部分。
具有与多个上孔UH的平面形状对应的平面形状的多个下孔(参照图9E中的LH)可形成在下绝缘支撑图案242P中。
下绝缘支撑图案242P和上绝缘支撑图案244P中的每个可包括氮化硅(SiN)膜、碳氮化硅(SiCN)膜、氮化硅硼(SiBN)膜或它们的组合。下绝缘支撑图案242P可包括与上绝缘支撑图案244P相同的材料。下绝缘支撑图案242P可包括与上绝缘支撑图案244P不同的材料。下绝缘支撑图案242P和上绝缘支撑图案244P中的每个可包括SiCN。下绝缘支撑图案242P可包括SiCN，并且上绝缘支撑图案244P可包括SiBN。
图6是图5A和图5B中示出的下电极LE2的示例结构的剖视图。图6示出图5B的区域“EX22”的放大截面构造。
参照图6，图5A和图5B中示出的下电极LE2的界面下电极层254可包括单层或可以是单层，在单层中第一金属掺杂剂D1和第二金属掺杂剂D2被不均匀地混合。
界面下电极层254可包括第一金属掺杂剂D1和第二金属掺杂剂D2。
第一金属掺杂剂D1可包括与包括在下电极LE2中的第一金属不同的第二金属，并且可处于第一价态。
第二金属掺杂剂D2可包括与第一金属和第二金属不同的第三金属，并且处于第二价态。第二价态可小于(例如，在数值上低于)第一价态。
在界面下电极层254中，第一金属掺杂剂D1可包括具有+5的价态的金属，并且第二金属掺杂剂D2可包括具有+3的价态的金属。
在界面下电极层254中，第一金属掺杂剂D1的第一浓度可大于第二金属掺杂剂D2的第二浓度，例如，在界面下电极层254中，第一金属掺杂剂D1的第一浓度可在大于0at％且等于或小于约10at％的范围内，并且第二金属掺杂剂D2的第二浓度可低于第一浓度并且在大于0at％且等于或小于约5at％的范围内。
界面下电极层254还可包括氧原子D3。例如，当下电极LE2包括金属氮化物膜(例如，TiN)时，界面下电极层254可包括掺杂到金属氮化物膜中的第一金属掺杂剂D1、第二金属掺杂剂D2和氧原子D3。
第一金属掺杂剂D1和第二金属掺杂剂D2的详细描述可与上面参照图1B提供的详细描述相同。
图7是图5A和图5B中示出的下电极LE2的另一示例结构的剖视图。图7示出图5B的区域“EX22”的放大截面构造。
参照图7，图5A和图5B中示出的下电极LE2的界面下电极层254可包括双层，该双层包括第一界面区域IF1和第二界面区域IF2，在第一界面区域IF1中，第一金属掺杂剂D1处于比第二金属掺杂剂D2更大的浓度，在第二界面区域IF2中，第二金属掺杂剂D2处于比第一金属掺杂剂D1更大的浓度大于。
在界面下电极层254中，第一金属掺杂剂D1的第一浓度可大于第二金属掺杂剂D2的第二浓度。例如，在界面下电极层254中，第一金属掺杂剂D1的第一浓度可在大于0at％且小于或等于约10at％的范围内，并且第二金属掺杂剂D2的第二浓度可低于第一浓度并且在大于0at％且小于或等于约5at％的范围内。
界面下电极层254还可包括氧原子D3。
第一金属掺杂剂D1和第二金属掺杂剂D2的详细描述可与上面参照图1B提供的详细描述相同。
第一界面区域IF1可与介电膜260间隔开，第二界面区域IF2在第一界面区域IF1与介电膜260之间。第二界面区域IF2可与介电膜260接触。
第一界面区域IF1和第二界面区域IF2的详细描述可与上面参照图2提供的详细描述相同。
在参照图4至图7描述的IC器件200中，与介电膜260接触的下电极LE2的界面下电极层254可具有共掺杂结构，共掺杂结构包括具有不同价的第一金属掺杂剂D1和第二金属掺杂剂D2。在界面下电极层254中的第一金属掺杂剂D1和第二金属掺杂剂D2可提供不同的功能，因此，界面下电极层254可用作多功能层。
更具体地，在界面下电极层254的第一金属掺杂剂D1和第二金属掺杂剂D2中，(比第二金属掺杂剂D2)具有相对较大浓度的第一金属掺杂剂D1可具有+5的价态。因此，第一金属掺杂剂D1可防止在下电极LE2中出现耗尽区域，并且在电容器CP2中漏电流可被减小。另外，第一金属掺杂剂D1可具有+5的价态，并且第二金属掺杂剂D2可具有+3的价态，因此，由于界面下电极层254，在介电膜260中可发生自发极化。因此，介电膜260可确保高场可调谐性，电容器CP2可获得期望的电容，并且IC器件200的可靠性可被提高。
图8A示出根据示例实施例的IC器件400的布图，并且图8B是沿图8A的线X1-X1'和线Y1-Y1'截取的剖视图。
参照图8A和图8B，IC器件400可包括基底410、多条第一导电线420、沟道层430、栅电极440、栅极绝缘层450和电容器CP4。
IC器件400可包括包含垂直沟道晶体管(VCT)的存储器器件。VCT可表示沟道层430的沟道长度在垂直方向(Z方向)上从基底410延伸的结构。
下绝缘层412可在基底410上。
多条第一导电线420可在第一横向方向(X方向)上在下绝缘层412上彼此间隔开，并且可在第二横向方向(Y方向)上延伸。
多个第一绝缘图案422可在下绝缘层412上，以填充多条第一导电线420之间的相应的空间。多个第一绝缘图案422可在第二横向方向(Y方向)上延伸，并且多个第一绝缘图案422的顶表面可与多条第一导电线420的顶表面处于相同水平。
多条第一导电线420可用作IC器件400的位线。
多条第一导电线420可包括掺杂多晶硅、金属、导电金属氮化物、导电金属硅化物、导电金属氧化物或它们的组合。例如，多条第一导电线420可包括掺杂多晶硅、Al、Cu、Ti、Ta、Ru、W、Mo、Pt、Ni、Co、TiN、TaN、WN、NbN、TiAl、TiAlN、TiSi、TiSiN、TaSi、TaSiN、RuTiN、NiSi、CoSi、IrOx、RuOx或它们的组合。
多条第一导电线420可包括上面描述的材料的单层或多层结构。
多条第一导电线420可包括二维(2D)半导体材料。例如，2D半导体材料可包括石墨烯、碳纳米管或它们的组合。
沟道层430可以以矩阵形式布置在多条第一导电线420上，并且可在第一横向方向(X方向)和第二横向方向(Y方向)上彼此间隔开。沟道层430可具有在第一横向方向(X方向)上的第一宽度和在垂直方向(Z方向)上的第一高度，并且第一高度可大于第一宽度。例如，第一高度可以是第一宽度的约两倍至约10倍。沟道层430的底部可用作第一源极/漏极区域(未示出)，沟道层430的顶部可用作第二源极/漏极区域(未示出)，并且沟道层430的在第一源极/漏极区域与第二源极/漏极区域之间的部分可用作沟道区域(未示出)。
沟道层430可包括氧化物半导体。氧化物半导体可包括InxGayZnzO、InxGaySizO、InxSnyZnzO、InxZnyO、ZnxO、ZnxSnyO、ZnxOyN、ZrxZnySnzO、SnxO、HfxInyZnzO、GaxZnySnzO、AlxZnySnzO、YbxGayZnzO、InxGayO或它们的组合。
沟道层430可包括氧化物半导体的单层或多层结构。
在示例实施例中，沟道层430可具有大于硅的带隙能量的带隙能量。例如，沟道层430可具有约1.5eV至约5.6eV的带隙能量。例如，沟道层430可具有约2.0eV至约4.0eV的带隙能量。
沟道层430可以是多晶硅或非晶硅。沟道层430可包括2D半导体材料。例如，2D半导体材料可包括石墨烯、碳纳米管或它们的组合。
栅电极440可在第一横向方向(X方向)上在沟道层430的两个侧壁上。栅电极440可包括面向沟道层430的第一侧壁的第一子栅电极440P1和面向沟道层430的与第一侧壁背对的第二侧壁的第二子栅电极440P2，使得一个沟道层430在第一子栅电极440P1与第二子栅电极440P2之间，并且IC器件400具有双栅晶体管结构。第二子栅电极440P2可被省略，并且仅包括面向沟道层430的第一侧壁的第一子栅电极440P1的单栅晶体管结构可被实现。
栅电极440可包括掺杂多晶硅、金属、导电金属氮化物、导电金属硅化物、导电金属氧化物或它们的组合。例如，栅电极440可包括掺杂多晶硅、Al、Cu、Ti、Ta、Ru、W、Mo、Pt、Ni、Co、TiN、TaN、WN、NbN、TiAl、TiAlN、TiSi、TiSiN、TaSi、TaSiN、RuTiN、NiSi、CoSi、IrOx、RuOx或它们的组合。
栅极绝缘层450可围绕沟道层430的侧壁，并且可在沟道层430与栅电极440之间。沟道层430的整个侧壁可被栅极绝缘层450围绕，并且栅电极440的侧壁的一部分可与栅极绝缘层450接触。栅极绝缘层450可仅覆盖沟道层430的面向栅电极440的侧壁的部分区域。
栅极绝缘层450可包括氧化硅膜、氧氮化硅膜、高k介电膜或它们的组合，高k介电膜具有比氧化硅膜更大的介电常数。高k介电膜可包括金属氧化物或金属氮氧化物。例如，可用作栅极绝缘层450的高k介电膜可包括HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、ZrO2、Al2O3或它们的组合。
多个第二绝缘图案432可在多个第一绝缘图案422上在第二横向方向(Y方向)上延伸。沟道层430可在多个第二绝缘图案432中的两个邻近的第二绝缘图案之间。
在两个邻近的第二绝缘图案432之间，第一掩埋层434和第二掩埋层436可在两个邻近的沟道层430之间的空间中。第一掩埋层434可在两个邻近的沟道层430之间的空间的底部，并且第二掩埋层436可形成在第一掩埋层434上以填充两个邻近的沟道层430之间的空间的剩余部分。第二掩埋层436的顶表面可与沟道层430的顶表面处于相同的水平，并且第二掩埋层436可覆盖栅电极440的顶表面。在另一种情况下，多个第二绝缘图案432可包括与多个第一绝缘图案422连续的材料层。可选地，第二掩埋层436可包括与第一掩埋层434连续的材料。
电容器接触件464可在沟道层430上。电容器接触件464可在垂直方向(Z方向)上与沟道层430叠置，并且可以以矩阵形式布置并且在第一横向方向(X方向)和第二横向方向(Y方向)上与另一电容器接触件464间隔开。
电容器接触件464可包括掺杂多晶硅、Al、Cu、Ti、Ta、Ru、W、Mo、Pt、Ni、Co、TiN、TaN、WN、NbN、TiAl、TiAlN、TiSi、TiSiN、TaSi、TaSiN、RuTiN、NiSi、CoSi、IrOx、RuOx或它们的组合。
上绝缘层462可在多个第二绝缘图案432和第二掩埋层436上，并且可围绕电容器接触件464的侧壁。
蚀刻停止膜470可在上绝缘层462上。电容器CP4可在蚀刻停止膜470上。
电容器CP4可包括下电极LE4、介电膜460和上电极UE4。
下电极LE4可包括与介电膜460间隔开的主下电极层452，并且可包括与介电膜460接触的界面下电极层454。
下电极LE4可包括包含第一金属的含金属膜。
主下电极层452可不包括与第一金属的类型不同的类型的金属掺杂剂。
界面下电极层454可包括两种类型的金属掺杂剂，两种类型的金属掺杂剂包括与第一金属的金属元素不同的金属元素。
下电极LE4中的主下电极层452和界面下电极层454、介电膜460和上电极UE4的构成材料可分别与参照图1A和图1B已经描述的下电极LE1中的主下电极层152和界面下电极层154、介电膜160和上电极UE1的构成材料基本相同。
在图8B中，区域“EX4”可具有与参照图6或图7描述的基本相同的构造。在示例实施例中，如在参照图6描述的界面下电极层254中一样，下电极LE4的界面下电极层454可包括单层或作为单层存在，在单层中第一金属掺杂剂D1和第二金属掺杂剂D2被不均匀地混合。如在图6中示出的界面下电极层254中一样，界面下电极层454还可包括氧原子D3。在其他示例实施例中，如参照图7描述的界面下电极层254一样，下电极LE4的界面下电极层454可包括双层，该双层包括第一界面区域IF1和第二界面区域IF2，在第一界面区域IF1中，第一金属掺杂剂D1处于比第二金属掺杂剂D2更大的浓度，在第二界面区域IF2中，第二金属掺杂剂D2处于比第一金属掺杂剂D1更大的浓度。在界面下电极层454中，第一金属掺杂剂D1的第一浓度可大于第二金属掺杂剂D2的第二浓度，例如，在界面下电极层454中，第一金属掺杂剂D1的第一浓度可在大于0at％且等于或小于约10at％的范围内，第二金属掺杂剂D2的第二浓度可低于第一浓度并且在大于0at％且等于或小于约5at％的范围内。如在图7中示出的界面下电极层254中一样，界面下电极层454还可包括氧原子D3。
下电极LE4可通过穿过蚀刻停止膜470而与电容器接触件464的顶表面接触，并且可电连接到电容器接触件464。下电极LE4可具有在垂直方向(Z方向)上延伸的柱形状。下电极LE4可在垂直方向(Z方向)上与电容器接触件464叠置，并且多个下电极LE4可以以矩阵形式在第一横向方向(X方向)和第二横向方向(Y方向)上彼此间隔开。在另一种情况下，连接垫(未示出)还可设置在电容器接触件464与下电极LE4之间，并且多个下电极LE4可以以六边形形式布置。
图9A至图9F是根据示例实施例的制造IC器件的方法的工艺顺序的剖视图。
在图9A至图9F中，相同的附图标记用于表示与图4至图7中相同的元件，并且其重复描述将被省略。
参照图9A，下结构220和导电区域224可形成在基底210上，在基底210中有源区域AC由器件隔离膜212限定。导电区域224可穿过下结构220并且连接到有源区域AC。
然后，绝缘膜226可形成，以覆盖下结构220和导电区域224。
绝缘膜226也可在后续工序中用作蚀刻停止层。
绝缘膜226可包括相对于下结构220具有蚀刻选择性的绝缘材料。在一些实施例中，绝缘膜226可包括氮化硅(SiN)膜、碳氮化硅(SiCN)膜、氮化硅硼(SiBN)膜或它们的组合。
参照图9B，模制结构MST可形成在绝缘膜226上。
模制结构MST可包括多个模制膜和多个支撑膜。例如，模制结构MST可包括依次堆叠在绝缘膜226上的第一模制膜232、下绝缘支撑膜242、第二模制膜234和上绝缘支撑膜244。
第一模制膜232和第二模制膜234中的每个可包括相对于蚀刻剂(包括氟化铵(NH4F)、氢氟酸(HF)和水)具有相对高的蚀刻率的材料，并且可通过使用蚀刻剂的剥离工艺而被去除。在一些实施例中，第一模制膜232和第二模制膜234中的每个可包括氧化物膜、氮化物膜或它们的组合。
第一模制膜232可包括硼磷硅酸盐玻璃(BPSG)膜。BPSG膜可包括其中掺杂剂B(硼)的浓度在BPSG膜的厚度方向上变化的第一部分和其中掺杂剂P(磷)的浓度在BPSG膜的厚度方向上变化第二部分中的至少一个。
第二模制膜234可包括氮化硅膜或多层绝缘膜，在多层绝缘膜中，各自具有相对小的厚度的氧化硅膜和氮化硅膜一个接一个地交替和重复地多次堆叠。
下绝缘支撑膜242可包括与上绝缘支撑膜244相同的材料。下绝缘支撑膜242和上绝缘支撑膜244中的每个可包括氮化硅(SiN)膜、碳氮化硅(SiCN)膜、氮化硅硼(SiBN)膜或它们的组合。例如，下绝缘支撑膜242和上绝缘支撑膜244中的每个可包括碳氮化硅(SiCN)膜。
下绝缘支撑膜242可包括与上绝缘支撑膜244不同的材料。例如，下绝缘支撑膜242可包括碳氮化硅(SiCN)膜，并且上绝缘支撑膜244可包括含硼(B)的氮化硅膜。
参照图9C，可在图9B的所得结构中的模制结构MST上形成掩模图案MP。
然后，可使用掩模图案MP作为蚀刻掩模并使用绝缘膜226作为蚀刻停止层来各向异性地蚀刻模制结构MST，以因此形成限定多个孔BH的模制结构图案MSP。
模制结构图案MSP可包括第一模制图案232P、下绝缘支撑图案242P、第二模制图案234P和上绝缘支撑图案244P。
掩模图案MP可包括氮化物膜、氧化物膜、多晶硅膜、光致抗蚀剂膜或它们的组合。
形成多个孔BH的工艺还可包括湿法蚀刻通过对模制结构MST进行各向异性蚀刻而获得的所得结构。在湿法处理通过对模制结构MST进行各向异性蚀刻获得的所得结构的工艺期间，绝缘膜226的部分可一起被蚀刻，因此，具有暴露多个导电区域224的多个开口226H的绝缘图案226P可被获得。可使用包括稀释的硫酸过氧化物(DSP)溶液的蚀刻剂来执行用于湿法处理通过对模制结构MST进行各向异性蚀刻而获得的所得结构的示例工艺。
在模制结构图案MSP中，作为多个孔BH的一部分的多个孔242H可形成在下绝缘支撑图案242P中，并且作为多个孔BH的另一部分的多个孔244H可形成在上绝缘支撑图案244P中。
参照图9D，掩模图案MP可从图9C的所得结构被去除，并且主下电极层252可形成为填充多个孔BH。
在示例实施例中，为了形成主下电极层252，可在图9D的所得结构上形成导电层以填充多个孔BH并覆盖上绝缘支撑图案244P的顶表面。为了形成导电层，可使用化学气相沉积(CVD)工艺、等离子体增强CVD(PECVD)工艺、有机金属CVD(MOCVD)工艺或原子层沉积(ALD)工艺。然后，导电层的一部分可使用回蚀工艺或化学机械抛光(CMP)工艺被去除，因此，上绝缘支撑图案244P的顶表面可被暴露。
参照图9E，可通过从图9D的所得结构去除上绝缘支撑图案244P的部分来形成多个上孔UH。
然后，可通过多个上孔UH湿法去除第二模制图案234P。
接下来，可去除通过多个上孔UH暴露的下绝缘支撑图案242P的部分，以形成多个下孔LH。
然后，可通过多个下孔LH湿法去除第一模制图案232P，以暴露绝缘图案226P的顶表面。
在第一模制图案232P和第二模制图案234P被去除之后，多个主下电极层252的侧壁可被暴露。
可使用包括氟化铵(NH4F)、氢氟酸(HF)和水的蚀刻剂来湿法去除第二模制图案234P和第一模制图案232P，但不限于此。
参照图9F，并且如下面进一步详细描述的，第一金属掺杂剂D1和第二金属掺杂剂D2可从多个主下电极层252的暴露表面(即，从图9E中的结构的暴露表面)扩散到多个主下电极层252中的每个的部分区域中。因此，可在多个主下电极层252的不同位置处形成多个界面下电极层254。多个主下电极层252和多个界面下电极层254可构成多个下电极LE2。
介电膜260可形成为覆盖多个界面下电极层254的暴露表面、下绝缘支撑图案242P和上绝缘支撑图案244P的相应的暴露表面以及绝缘图案226P的暴露表面。
为了在多个主下电极层252的各个位置处形成多个界面下电极层254，可使用ALD工艺顺序地形成第一金属氧化物膜和第二金属氧化物膜(未示出)以覆盖图9E中的结构的暴露表面。
第一金属氧化物膜可包括包含第一金属掺杂剂D1的氧化物薄膜。第一金属氧化物膜可包括V2O5膜、Ta2O5膜、Nb2O5膜或Mo2O5膜。
第二金属氧化物膜可包括包含第二金属掺杂剂D2的氧化物薄膜。第二金属氧化物膜可包括Al2O3膜、La2O3膜、Y2O3膜、V2O3膜、Cr2O3膜、Nb2O3膜或Ta2O3膜。
为了形成第一金属氧化物膜和第二金属氧化物膜，选择性沉积工艺可被执行，使得第一金属氧化物膜和第二金属氧化物膜可仅选择性地形成在图9E的所得结构的暴露表面之中的多个主下电极层252的相应暴露表面上。为此，在第一金属氧化物膜和第二金属氧化物膜被形成之前，沉积抑制工艺可被执行以选择性地抑制在不期望形成第一金属氧化物膜和第二金属氧化物膜的表面(例如，图9E中的结构的暴露表面之中的绝缘图案226P、下绝缘支撑图案242P和上绝缘支撑图案244P中的每个的表面)上的沉积。
例如，当绝缘图案226P、下绝缘支撑图案242P和上绝缘支撑图案244P包括基于氮化硅的材料时，可在绝缘图案226P、下绝缘支撑图案242P和上绝缘支撑图案244P的表面上执行使用O2作为预处理气体的沉积抑制工艺。因此，绝缘图案226P、下绝缘支撑图案242P和上绝缘支撑图案244P中的每个的暴露表面可通过以*-Si-O-Si-*键合结构被终止而被保持在稳定状态。
然后，可在多个主下电极层252中的每个的表面被第一金属氧化物膜和第二金属氧化物膜覆盖的状态下执行退火工艺。退火工艺可使第一金属掺杂剂D1和第二金属掺杂剂D2分别从第一金属氧化物膜和第二金属氧化物膜扩散到多个主下电极层252中的每个中。
退火工艺可在约200℃至约700℃的温度下被执行。
另外，在退火工艺期间，从第一金属氧化物膜和第二金属氧化物膜得到的氧原子D3也可扩散到多个主下电极层252中的每个中。
通过控制第一金属氧化物膜和第二金属氧化物膜中的每个的厚度、退火工艺期间的温度和退火时间，多个界面下电极层254可具有参照图6描述的结构或参照图7描述的结构。
形成介电膜260的工艺可在多个界面下电极层254被形成之后被执行。
可选地，在介电膜260的形成中，介电膜260可形成为覆盖第二金属氧化物膜(在第一金属氧化物膜和第二金属氧化物膜被形成以形成多个界面下电极层254之后)，并且在退火工艺被执行之前(使第一金属掺杂剂D1和第二金属掺杂剂D2从第一金属氧化物膜和第二金属氧化物膜扩散到多个主下电极层252中的每个中)。也就是说，可在形成介电膜260之后执行退火工艺。由于退火工艺，第一金属掺杂剂D1和第二金属掺杂剂D2可分别从第一金属氧化物膜和第二金属氧化物膜扩散到多个主下电极层252中的每个中，并且同时，介电膜260的结晶度可被提高。
然后，上电极UE2可形成在图9F的所得结构上，因此，图4至图7中示出的IC器件200可被制造。在示例实施例中，为了形成上电极UE2，可使用CVD工艺、MOCVD工艺、物理气相沉积(PVD)工艺或ALD工艺。
尽管已经参照图9A至图9F描述了根据示例实施例的制造图4至图7中示出的IC器件200的方法，但是将理解，可通过参照图9A至图9F的描述进行各种修改和改变来制造图1A和图1B中示出的IC器件100A、图2中示出的IC器件100B、图3A和图3B中示出的IC器件100C、图8A和图8B中示出的IC器件400以及具有各种修改结构的IC器件。
通过总结和回顾，期望开发具有能够以减小的尺寸减小电容器中的漏电流并保持期望的电性质的结构的IC器件。
示例实施例可提供具有能够减小电容器中的漏电流并确保期望的电容的结构的集成电路(IC)器件。示例实施例可提供包括电容器的IC器件。
已经在此公开了示例实施例，尽管特定的术语被采用，但是它们仅以一般性和描述性的意义被使用并将被解释，而不出于限制的目的。在一些情况下，对本领域的普通技术人员将清楚的是，除非另有具体地指示，否则自提交本申请起，结合特定实施例描述的特征、特性和/或元件可被单独使用，或者与结合其他实施例描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解，在不脱离所附权利要求中阐述的本发明的精神和范围的情况下，可在形式和细节上进行各种改变。

Claims (20)

1.一种集成电路器件，包括：
下电极，在基底上；
介电膜，覆盖下电极；以及
上电极，面向下电极，介电膜在上电极与下电极之间，
其中，下电极包括：
界面下电极层，与介电膜接触，以及
作为主下电极层的包括第一金属的含金属膜，主下电极层与介电膜间隔开，
界面下电极层包括：第一金属、第一金属掺杂剂以及第二金属掺杂剂，第一金属掺杂剂包括处于第一价态的第二金属，
第二金属掺杂剂包括处于第二价态的第三金属，第二价态小于第一价态，第二金属不同于第一金属，
第三金属不同于第一金属和第二金属，并且
主下电极层不包括与第一金属不同的金属的金属掺杂剂。
2.根据权利要求1所述的集成电路器件，其中，在界面下电极层中：
第二金属处于+5的价态，并且
第三金属处于+3的价态。
3.根据权利要求1所述的集成电路器件，其中，在界面下电极层中：
第一金属掺杂剂以第一浓度存在，
第二金属掺杂剂以第二浓度存在，并且
第一浓度大于第二浓度。
4.根据权利要求1所述的集成电路器件，其中，界面下电极层是单层，在单层中第一金属掺杂剂和第二金属掺杂剂被不均匀地混合。
5.根据权利要求1所述的集成电路器件，其中，界面下电极层包括：
第一界面区域，在第一界面区域中，第一金属掺杂剂以比第二金属掺杂剂更大的浓度存在；以及
第二界面区域，在第二界面区域中，第二金属掺杂剂以比第一金属掺杂剂更大的浓度存在，
第一界面区域与介电膜间隔开，第二界面区域在第一界面区域与介电膜之间，并且
第二界面区域与介电膜接触。
6.根据权利要求1所述的集成电路器件，其中，介电膜包括铁电材料膜、反铁电材料膜和顺电材料膜中的至少一种。
7.根据权利要求1所述的集成电路器件，其中，介电膜包括多层膜，在多层膜中，包括不同材料的多个材料膜被堆叠，并且多层膜的与界面下电极层接触的内部介电膜包括铁电材料膜或反铁电材料膜。
8.根据权利要求1至权利要求7中的任一项所述的集成电路器件，其中，
下电极和上电极中的每个包括包含第一金属的金属氮化物膜，并且
界面下电极层包括被掺杂到金属氮化物膜中的第一金属掺杂剂、第二金属掺杂剂和氧原子。
9.根据权利要求1至权利要求7中的任一项所述的集成电路器件，其中，介电膜包括：
第一介电膜，包括铁电材料膜、反铁电材料膜或它们的组合；
第二介电膜，包括顺电材料膜；以及
插入介电膜，设置在第一介电膜与第二介电膜之间，并且
插入介电膜具有比第一介电膜和第二介电膜中的每个的带隙能量大的带隙能量。
10.一种集成电路器件，包括：
基底，包括有源区域；
导电区域，在有源区域上；
电容器，在导电区域上；以及
绝缘支撑图案，被构造为支撑电容器的一部分，
其中，电容器包括：
下电极，下电极的一部分与绝缘支撑图案接触，
介电膜，介电膜覆盖下电极和绝缘支撑图案，以及
上电极，上电极面向下电极，介电膜在上电极与下电极之间，
下电极包括：
界面下电极层，与介电膜接触，以及
作为主下电极层的包括第一金属的含金属膜，主下电极层与介电膜间隔开，
界面下电极层包括：第一金属、第一金属掺杂剂以及第二金属掺杂剂，第一金属掺杂剂包括处于第一价态的第二金属，
第二金属掺杂剂包括处于第二价态的第三金属，第二价态小于第一价态，第二金属不同于第一金属，
第三金属不同于第一金属和第二金属，并且
主下电极层不包括与第一金属不同的金属的金属掺杂剂。
11.根据权利要求10所述的集成电路器件，其中，
第一金属选自钛、铌、钴和锡，
第二金属选自钒、钽、铌和钼，并且
第三金属选自铝、镧、钇、钒、铬、铌和钽。
12.根据权利要求10所述的集成电路器件，其中，在界面下电极层中：
第一金属掺杂剂的第一浓度在大于0原子百分比且等于或小于10原子百分比的范围内，并且
第二金属掺杂剂的第二浓度低于第一浓度，并且在大于0原子百分比且小于或等于5原子百分比的范围内。
13.根据权利要求10所述的集成电路器件，其中，界面下电极层是单层，在单层中第一金属掺杂剂和第二金属掺杂剂被不均匀地混合。
14.根据权利要求10所述的集成电路器件，其中，界面下电极层包括：
第一界面区域，在第一界面区域中，第一金属掺杂剂以比第二金属掺杂剂更大的浓度存在；以及
第二界面区域，在第二界面区域中，第二金属掺杂剂以比第一金属掺杂剂更大的浓度存在，
第一界面区域与介电膜间隔开，第二界面区域在第一界面区域与介电膜之间，并且
第二界面区域与介电膜接触。
15.一种集成电路器件，包括：
基底，包括有源区域；
多个导电区域，在有源区域上；
多个下电极，分别连接到所述多个导电区域；
绝缘支撑图案，与所述多个下电极中的每个的部分区域接触以支撑所述多个下电极；
介电膜，覆盖所述多个下电极和绝缘支撑图案；以及
上电极，上电极面向所述多个下电极，介电膜在上电极与所述多个下电极之间，
其中，所述多个下电极中的每个包括：
界面下电极层，与介电膜接触，以及
作为主下电极层的包括第一金属的含金属膜，主下电极层与介电膜间隔开，
界面下电极层包括：第一金属、第一金属掺杂剂以及第二金属掺杂剂，第一金属掺杂剂包括处于第一价态的第二金属，
第二金属掺杂剂包括处于第二价态的第三金属，第二价态小于第一价态，第二金属不同于第一金属，
第三金属不同于第一金属和第二金属，并且
在界面下电极层中，第一金属掺杂剂的第一掺杂剂浓度大于第二金属掺杂剂的第二掺杂剂浓度，并且
主下电极层不包括与第一金属不同的金属的金属掺杂剂。
16.根据权利要求15所述的集成电路器件，其中，在界面下电极层中：
第二金属处于+5的价态，并且
第三金属处于+3的价态。
17.根据权利要求15所述的集成电路器件，其中，界面下电极层是单层，在单层中第一金属掺杂剂和第二金属掺杂剂被不均匀地混合。
18.根据权利要求15所述的集成电路器件，其中，界面下电极层包括：
第一界面区域，在第一界面区域中，第一金属掺杂剂以比第二金属掺杂剂更大的浓度存在；以及
第二界面区域，在第二界面区域中，第二金属掺杂剂以比第一金属掺杂剂更大的浓度存在，
第一界面区域与介电膜间隔开，第二界面区域在第一界面区域与介电膜之间，并且
第二界面区域与介电膜接触。
19.根据权利要求15所述的集成电路器件，其中，
下电极和上电极中的每个包括氮化钛膜，
第二金属选自钒、钽、铌和钼，并且
第三金属选自铝、镧、钇、钒、铬、铌和钽。
20.根据权利要求15所述的集成电路器件，其中，在界面下电极层中：
第一金属掺杂剂的第一浓度在大于0原子百分比且等于或小于10原子百分比的范围内，并且
第二金属掺杂剂的第二浓度低于第一浓度，并且在大于0原子百分比且小于或等于5原子百分比的范围内。
CN202310261597.4A 2022-03-29 2023-03-17 集成电路器件 Pending CN116896872A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0039178 2022-03-29
KR1020220039178A KR20230140259A (ko) 2022-03-29 2022-03-29 집적회로 소자

Publications (1)

Publication Number Publication Date
CN116896872A true CN116896872A (zh) 2023-10-17

Family

ID=88192910

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310261597.4A Pending CN116896872A (zh) 2022-03-29 2023-03-17 集成电路器件

Country Status (4)

Country Link
US (1) US20230320075A1 (zh)
KR (1) KR20230140259A (zh)
CN (1) CN116896872A (zh)
TW (1) TW202343722A (zh)

Also Published As

Publication number Publication date
TW202343722A (zh) 2023-11-01
KR20230140259A (ko) 2023-10-06
US20230320075A1 (en) 2023-10-05

Similar Documents

Publication Publication Date Title
US10312243B2 (en) Semiconductor memory device and method of manufacturing the same
US11889682B2 (en) Semiconductor memory devices
CN112542460B (zh) 具有减少的边缘缺陷的铁电存储器件及其制造方法
CN115588659A (zh) 电容器结构和包括该电容器结构的半导体存储器件
CN108807383B (zh) 半导体元件及其制作方法
US20230262959A1 (en) Semiconductor memory device
KR20170069347A (ko) 반도체 장치의 제조 방법
US20230320075A1 (en) Integrated circuit device
CN114628321A (zh) 半导体元件及其制备方法
CN114725070A (zh) 半导体器件及其制造方法
TW201405670A (zh) 半導體積體電路的形成方法
US20230380141A1 (en) Semiconductor devices
TW201714277A (zh) 半導體結構及其製造方法
US20240049440A1 (en) Semiconductor device
US20240128082A1 (en) Method of manufacturing semiconductor device
US20230105195A1 (en) Integrated circuit device
US20240321938A1 (en) Semiconductor device
TWI852569B (zh) 半導體元件
US20240321943A1 (en) Semiconductor memory device
US20230402500A1 (en) Capacitor structure, semiconductor memory device including the structure, and method for manufacturing the structure
US20240268105A1 (en) Semiconductor device including a peripheral circuit device
US20220189967A1 (en) Semiconductor memory device
US20240244830A1 (en) Semiconductor device
US20240130110A1 (en) Semiconductor device
CN117316934A (zh) 半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication