TW202029354A - 半導體元件及其製作方法 - Google Patents

半導體元件及其製作方法 Download PDF

Info

Publication number
TW202029354A
TW202029354A TW108103436A TW108103436A TW202029354A TW 202029354 A TW202029354 A TW 202029354A TW 108103436 A TW108103436 A TW 108103436A TW 108103436 A TW108103436 A TW 108103436A TW 202029354 A TW202029354 A TW 202029354A
Authority
TW
Taiwan
Prior art keywords
side wall
layer
semiconductor device
gate structure
substrate
Prior art date
Application number
TW108103436A
Other languages
English (en)
Other versions
TWI825065B (zh
Inventor
莊惟智
劉家榮
陳廣修
黃仲廷
唐啓軒
王楷翔
江秉样
鄭鈺霖
陳俊仁
林鈺書
黃仲逸
陳朝楠
吳冠穎
Original Assignee
聯華電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯華電子股份有限公司 filed Critical 聯華電子股份有限公司
Priority to TW108103436A priority Critical patent/TWI825065B/zh
Priority to US16/294,877 priority patent/US10943991B2/en
Publication of TW202029354A publication Critical patent/TW202029354A/zh
Priority to US17/160,421 priority patent/US11545560B2/en
Priority to US18/073,539 priority patent/US20230097129A1/en
Application granted granted Critical
Publication of TWI825065B publication Critical patent/TWI825065B/zh

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568Lateral single gate silicon transistors
    • H01L29/66613Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568Lateral single gate silicon transistors
    • H01L29/66636Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本發明揭露一種製作半導體元件的方法。首先形成一閘極結構於一基底上,然後形成第一側壁子以及第二側壁子環繞該閘極結構,形成一凹槽於第二側壁子兩側,進行一清洗製程修整第二側壁子並於第一側壁子及基底間形成一孔洞,之後再形成一磊晶層於凹槽內。

Description

半導體元件及其製作方法
本發明是關於一種製作半導體元件的方法,尤指一種利用清洗製程於側壁子及基底間形成孔洞的方法。
為了能增加半導體結構的載子遷移率,可以選擇對於閘極通道施加壓縮應力或是伸張應力。舉例來說,若需要施加的是壓縮應力,習知技術常利用選擇性磊晶成長(selective epitaxial growth, SEG)技術於一矽基底內形成晶格排列與該矽基底相同之磊晶結構,例如矽鍺(silicon germanium, SiGe)磊晶結構。利用矽鍺磊晶結構之晶格常數(lattice constant)大於該矽基底晶格之特點,對P型金氧半導體電晶體的通道區產生應力,增加通道區的載子遷移率(carrier mobility),並藉以增加金氧半導體電晶體的速度。反之,若是N型半導體電晶體則可選擇於矽基底內形成矽碳(silicon carbide, SiC)磊晶結構,對閘極通道區產生伸張應力。
現今以磊晶成長方式形成具有磊晶層的MOS電晶體過程中通常會先於成長完磊晶層之後再去除部分層間介電層形成接觸洞,然後填入金屬材料形成接觸插塞。然而,此製程順序容易損害已成長的磊晶層表面並影響元件運作。因此,如何改良現有製程技術以解決現有瓶頸即為現今一重要課題。
本發明一實施例揭露一種製作半導體元件的方法。首先形成一閘極結構於一基底上,然後形成第一側壁子以及第二側壁子環繞該閘極結構,形成一凹槽於第二側壁子兩側,進行一清洗製程修整第二側壁子並於第一側壁子及基底間形成一孔洞,之後再形成一磊晶層於凹槽內。
本發明另一實施例揭露一種半導體元件,其主要包含一閘極結構設於基底上,一磊晶層設於閘極結構兩側,第一側壁子設於閘極結構旁,第二側壁子設於第一側壁子側壁,第三側壁子設於第二側壁子側壁,以及一遮蓋層設於磊晶層上,其中遮蓋層包含一平坦上表面以及一傾斜側壁。
請參照第1圖至第6圖,第1圖至第6圖為本發明較佳實施例製作一半導體元件之方法示意圖。如第1圖所示,首先提供一基底12,然後於基底12上形成閘極結構14、16。在本實施例中,形成閘極結構14、16的方式較佳依序形成一閘極介電層、一閘極材料層以及一硬遮罩於基底12上,並利用一圖案化光阻(圖未示)當作遮罩進行一圖案轉移製程,以單次蝕刻或逐次蝕刻步驟,去除部分硬遮罩、部分閘極材料層以及部分閘極介電層,然後剝除圖案化光阻,以於基底12上形成至少由圖案化之閘極介電層18、圖案化之閘極材料層20以及圖案化之硬遮罩22所構成的閘極結構14、16,其中閘極介電層18與閘極材料層20較佳構成閘極電極。需注意的是,為了凸顯後續於閘極結構14、16之間形成磊晶層的相關步驟,本實施例主要以基底12上形成兩個閘極結構14、16為例,並僅繪示兩個閘極結構14、16的部分結構與兩個閘極結構14、16之間的區域。
在本實施例中,基底12例如是矽基底、磊晶矽基底、碳化矽基底或矽覆絕緣(silicon-on-insulator, SOI)基底等之半導體基底,但不以此為限。閘極介電層18可包含二氧化矽(SiO2 )、氮化矽(SiN)或高介電常數(high dielectric constant, high-k)材料;閘極材料層20可包含金屬材料、多晶矽或金屬矽化物(silicide)等導電材料;硬遮罩22可選自由氧化矽、氮化矽、碳化矽(SiC)以及氮氧化矽(SiON)所構成的群組,但不侷限於此。
此外,在一實施例中,還可選擇預先在基底12中形成複數個摻雜井(未繪示)或複數個作為電性隔離之用的淺溝渠隔離(shallow trench isolation, STI)。並且,本實施例雖以平面型電晶體為例,但在其他變化實施例中,本發明之半導體製程亦可應用於非平面電晶體,例如是鰭狀結構場效電晶體(Fin-FET),此時,第1圖所標示之基底12即相對應代表為形成於一基底12上的鰭狀結構。
然後在閘極結構14、16側壁形成至少一側壁子,並選擇性進行一輕摻雜離子佈植,利用約930℃溫度進行一快速升溫退火製程活化植入基底12的摻質,以於側壁子兩側的基底12中形成一輕摻雜汲極24。在本實施例中,側壁子較佳為一複合式側壁子,其可細部包含一側壁子26設於閘極結構14、16或閘極電極側壁、側壁子28設於側壁子26側壁以及側壁子30設於側壁子28側壁,其中最內側的側壁子26較佳包含I形剖面,設於中間的側壁子28較佳包含L形剖面而最外側的側壁子30較佳包含I形剖面。在本實施例中,最內側的側壁子26可分別與中間的側壁子28及最外側的側壁子30包含相同或不同材料且側壁子26可包含氧化矽、氮化矽、氮氧化矽或氮碳化矽,而設於中間的側壁子28與最外側的側壁子30則較佳包含不同材料,例如設於中間的側壁子28較佳包含氧化矽而最外側的側壁子30則較佳由氮化矽所構成。
接著如第2圖所示,進行一蝕刻製程以於側壁子30兩側的基底12中形成凹槽32。舉例來說,該蝕刻製程可包含先進行一乾蝕刻步驟以在閘極結構16兩側的基底12中預先形成一初始溝槽(未繪示),再接著進行一濕蝕刻製程,等向性地加大初始溝槽以形成凹槽32。在本發明一實施例中,濕蝕刻製程可選擇使用例如氫氧化銨(ammonium hydroxide, NH4 OH)或氫氧化四甲基銨(tetramethylammonium hydroxide, TMAH)等蝕刻液體。值得注意的是,形成凹槽32的方式不限於前述乾蝕刻搭配濕蝕刻的方式,亦可以透過單次或多次的乾蝕刻及/或濕蝕刻的方式來形成。例如於一實施例中,凹槽32可具有不同的截面形狀,例如是圓弧、六邊形(hexagon;又稱sigma Σ)或八邊形(octagon)等截面形狀,本實施例是以六邊形的截面形狀為實施樣態說明,但並不以此為限。值得注意的是,本階段所進行的蝕刻製程較佳不去除任何側壁子,因此迨蝕刻製程結束後側壁子30的外側側壁仍較佳切齊中間L形側壁子28的最外側側壁。
如第3圖所示,接著進行一清洗製程34略為修整側壁子30並於側壁子30及基底12間形成一孔洞36。從細部來看,清洗製程34較佳同時去除最外側的部分側壁子30及設於中間的部分側壁子28,使側壁子30的厚度略微變薄而原本呈現L形的側壁子28水平部則略微內縮甚至由L形剖面轉變為I形剖面,如此即於側壁子30及基底12之間形成上述之孔洞36。換句話說,清洗製程34後外側側壁子30的外側側壁較佳不切齊設於中間側壁子28的外側側壁,同時側壁子30可依據中間側壁子28的形狀選擇跨在側壁子28上或不跨在側壁子28上。例如第3圖中所示,若中間的L形側壁子28水平部僅略微內縮但仍呈現L形則外側的側壁子30較佳跨在L形側壁子28的水平部上,但若中間的L形側壁子28水平部在清洗製程中被去除而轉換為I形,則外側側壁子30的內側側壁將較佳切齊轉換為I形的側壁子28外側側壁。
另外需注意的是,本階段所進行的清洗製程34除了削薄最外側的側壁子30厚度外又較佳去除部分與L形側壁子28所接觸的基底12表面,使原本呈現平坦表面的基底12表面形成一傾斜面38,其中傾斜面38與基底12上表面(或側壁子28底部與基底12接觸的表面)之間的夾角較佳大於90度但小於180度。在本實施例中,清洗製程34所使用的清洗溶液可包含但不侷限於稀釋氫氟酸(diluted hydrofluoric acid, dHF)以及/或TMAH。
隨後如第4圖所示,進行一選擇性磊晶成長(selective epitaxial growth, SEG)製程,以於凹槽32中形成選擇性緩衝層(圖未示)以及一磊晶層40。在本實施例中,磊晶層40的整體形狀較佳呈現約略六角形(hexagon;又稱sigma Σ),磊晶層40的頂表面較佳略高於基底12表面,且磊晶層40的側壁較佳於前述所形成的傾斜面38處形成突起部42,其中突起部42較佳呈現約略鋸齒狀並朝磊晶層40的兩側延伸。
在本發明較佳實施例中,磊晶層40根據不同之金氧半導體(MOS)電晶體類型而可以具有不同的材質,舉例來說,若該金氧半導體電晶體為一P型電晶體(PMOS)時,磊晶層40可選擇包含矽化鍺(SiGe)、矽化鍺硼(SiGeB)或矽化鍺錫(SiGeSn)。而於本發明另一實施例中,若該金氧半導體電晶體為一N型電晶體(NMOS)時,磊晶層40可選擇包含碳化矽(SiC)、碳磷化矽(SiCP)或磷化矽(SiP)。此外,選擇性磊晶製程可以用單層或多層的方式來形成,且其異質原子(例如鍺原子或碳原子)亦可以漸層的方式改變,但較佳是使磊晶層40的表面較淡或者無鍺原子,以利後續金屬矽化物層的形成。
後續進行一離子佈植製程,以於磊晶層40的一部分或全部形成一源極/汲極區域44。在另一實施例中,源極/汲極區域44的形成亦可同步(in-situ)於選擇性磊晶成長製程進行,例如金氧半導體是PMOS時,形成鍺化矽磊晶層40並伴隨著注入P型摻質;或是當金氧半導體是NMOS時,形成碳化矽磊晶層40並伴隨著注入N型摻質。藉此可省略後續利用額外離子佈植步驟形成P型/N型電晶體之源極/汲極區域44。此外在另一實施例中,源極/汲極區域44的摻質亦可以漸層的方式形成。
如第5圖所示,接著形成一遮蓋層46於該磊晶層40上並填滿孔洞36。值得注意的是,由於本階段由矽所構成的遮蓋層46較佳沿著由氧化矽所構成的側壁子28側壁向上成長延伸,迨接觸到異質介面例如由氮化矽所構成的側壁子30即轉向成長,因此最終所形成的遮蓋層46較佳包含一平坦上表面48、二傾斜側壁50連接平坦上表面48以及二垂直側壁52接觸側壁子側壁同時又分別連接二傾斜側壁。依據本發明之較佳實施例,利用此方式所成長出的遮蓋層46可使遮蓋層46得到更多的保護,而此設計又可藉此降低元件的重疊電容值(capacitance overlap, Cov )。
接著如第6圖所示,先依序形成一接觸洞蝕刻停止層(圖未示)以及一層間介電層54於各閘極結構14、16上,然後進行一平坦化製程,例如利用化學機械研磨(chemical mechanical polishing, CMP)去除部分層間介電層54與部分接觸洞蝕刻停止層並暴露出由多晶矽材料所構成的閘極材料層20,使各硬遮罩22上表面與層間介電層54上表面齊平。
隨後進行一金屬閘極置換製程將閘極結構14、16轉換為金屬閘極。舉例來說,可先進行一選擇性之乾蝕刻或濕蝕刻製程,例如利用氨水(ammonium hydroxide, NH4 OH)或氫氧化四甲銨(Tetramethylammonium Hydroxide, TMAH)等蝕刻溶液依序去除閘極結構14、16中的硬遮罩22、閘極材料層20甚至閘極介電層18,以於層間介電層54中形成凹槽(圖未示)。之後依序形成一選擇性介質層56或閘極介電層(圖未示)、一高介電常數介電層58、一功函數金屬層60以及一低阻抗金屬層62於各凹槽內,然後進行一平坦化製程,例如利用CMP去除部分低阻抗金屬層62、部分功函數金屬層60與部分高介電常數介電層58以形成金屬閘極64、66所構成的閘極結構14、16。以本實施例利用後高介電常數介電層製程所製作的閘極結構為例,各閘極結構14、16較佳包含一介質層56或閘極介電層(圖未示)、一U型高介電常數介電層58、一U型功函數金屬層60以及一低阻抗金屬層62。
在本實施例中,高介電常數介電層58包含介電常數大於4的介電材料,例如選自氧化鉿(hafnium oxide,HfO2 )、矽酸鉿氧化合物(hafnium silicon oxide, HfSiO4 )、矽酸鉿氮氧化合物(hafnium silicon oxynitride, HfSiON)、氧化鋁(aluminum oxide, Al2 O3 )、氧化鑭(lanthanum oxide, La2 O3 )、氧化鉭(tantalum oxide, Ta2 O5 )、氧化釔(yttrium oxide, Y2 O3 )、氧化鋯(zirconium oxide, ZrO2 )、鈦酸鍶(strontium titanate oxide, SrTiO3 )、矽酸鋯氧化合物(zirconium silicon oxide, ZrSiO4 )、鋯酸鉿(hafnium zirconium oxide, HfZrO4 )、鍶鉍鉭氧化物(strontium bismuth tantalate, SrBi2 Ta2 O9 , SBT)、鋯鈦酸鉛(lead zirconate titanate, PbZrx Ti1-x O3 , PZT)、鈦酸鋇鍶(barium strontium titanate, Bax Sr1-x TiO3 , BST)、或其組合所組成之群組。
功函數金屬層60較佳用以調整形成金屬閘極之功函數,使其適用於N型電晶體(NMOS)或P型電晶體(PMOS)。若電晶體為N型電晶體,功函數金屬層60可選用功函數為3.9電子伏特(eV)~4.3 eV的金屬材料,如鋁化鈦(TiAl)、鋁化鋯(ZrAl)、鋁化鎢(WAl)、鋁化鉭(TaAl)、鋁化鉿(HfAl)或TiAlC (碳化鈦鋁)等,但不以此為限;若電晶體為P型電晶體,功函數金屬層60可選用功函數為4.8 eV~5.2 eV的金屬材料,如氮化鈦(TiN)、氮化鉭(TaN)或碳化鉭(TaC)等,但不以此為限。功函數金屬層60與低阻抗金屬層58之間可包含另一阻障層(圖未示),其中阻障層的材料可包含鈦(Ti)、氮化鈦(TiN)、鉭(Ta)、氮化鉭(TaN)等材料。低阻抗金屬層62則可選自銅(Cu)、鋁(Al)、鎢(W)、鈦鋁合金(TiAl)、鈷鎢磷化物(cobalt tungsten phosphide,CoWP)等低電阻材料或其組合。
之後可選擇性去除部分高介電常數介電層58、部分功函數金屬層60與部分低阻抗金屬層62形成凹槽(圖未示),然後再填入一硬遮罩68於凹槽內並使硬遮罩68與層間介電層54表面齊平,其中硬遮罩68可選自由氧化矽、氮化矽、氮氧化矽以及氮碳化矽所構成的群組。
隨後可進行一接觸插塞製程形成接觸插塞70分別電連接源極/汲極區域44。在本實施例中,形成接觸插塞70的方式可先去除部分層間介電層54與部分接觸洞蝕刻停止層形成接觸洞(圖未示),然後依序沉積一阻隔層(圖未示)與一金屬層(圖未示)於基底12上並填滿接觸洞。接著利用一平坦化製程,例如CMP去除部分金屬層、部分阻隔層甚至部分層間介電層54,以於接觸洞中形成接觸插塞70,其中接觸插塞70上表面較佳與層間介電層54上表面切齊。在本實施例中,阻隔層較佳選自由鈦、鉭、氮化鈦、氮化鉭以及氮化鎢所構成的群組,金屬層較佳選自由鋁、鈦、鉭、鎢、鈮、鉬以及銅所構成的群組,但不侷限於此。
請再參照第6圖及第7圖,第6圖及第7圖另揭露本發明不同實施例之一半導體元件之結構示意圖。如第6圖及第7圖所示,半導體元件主要包含閘極結構14、16設於基底12上、側壁子26設於閘極結構14、16旁、側壁子28設於側壁子26側壁、側壁子30設於側壁子28側壁、磊晶層40設於閘極結構14、16兩側以及遮蓋層46設於磊晶層40上。
從細部來看,第6圖的側壁子26包含I形剖面,側壁子28包含L形剖面,側壁子30包含I形剖面,其中側壁子30下表面較佳高於側壁子26、28下表面,且側壁子26、28下表面分別切齊閘極結構14、16下表面。需注意的是,本實施例中設於中間的側壁子28雖較呈現L形剖面,但依據本發明一實施例如第7圖所示,設於中間的側壁子28又可如左右的側壁子26、30般呈現I形剖面,而在此情況下設於外側的側壁子30內側側壁即切齊中間側壁子28的外側側壁,側壁子30較佳不跨在側壁子28上,且側壁子30的下表面仍高於側壁子28的下表面。
從材料面來看三個側壁子26、28、30均較佳包含不同材料,其中設於中間的側壁子28較佳包含氧化矽,外側的側壁子30較佳包含氮化矽,而內側的側壁子26則可依據製程需求包含氧化矽、氮化矽、氮氧化矽或氮碳化矽。
另外磊晶層40的頂表面較佳略高於基底12表面,且磊晶層40的側壁較佳於前述所形成的傾斜面38處形成突起部42,其中突起部42與磊晶層40的側壁較佳一同呈現約略鋸齒狀並朝磊晶層40的兩側延伸。此外設於磊晶層40上方的遮蓋層46較佳包含一平坦上表面48、二傾斜側壁50連接平坦上表面48以及二垂直側壁52接觸側壁子28側壁同時又分別連接二傾斜側壁50。由於遮蓋層46較佳深入側壁子30正下方,因此部分遮蓋層46較佳同時接觸側壁子28與側壁子30。此外相較於第6圖中遮蓋層46的二垂直側壁52不切齊側壁子28、30的側壁,第7圖的實施例中遮蓋層46的二垂直側壁52較佳切齊側壁子28的外側側壁。
請接著參照第8圖,第8圖另揭露本發明一實施例之一半導體元件之結構示意圖。如第8圖所示,相較於前述實施例的遮蓋層46包含一平坦上表面48、二傾斜側壁50連接平坦上表面以及二垂直側壁52接觸側壁子28側壁,本實施例可於形成遮蓋層46時略為調整通入的氣體流量或配方使遮蓋層46僅包含一平坦上表面48以及二傾斜側壁50連接平坦上表面48且二傾斜側壁50較佳直接接觸側壁子28。如此本實施例遮蓋層46的整體體積即可顯著小於前述實施例的遮蓋層46,代表遮蓋層46中如硼等摻質濃度可隨之降低,藉此改善元件的重疊電容值(capacitance overlap, Cov )。 以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
12:基底 14:閘極結構 16:閘極結構 18:閘極介電層 20:閘極材料層 22:硬遮罩 24:輕摻雜汲極 26:側壁子 28:側壁子 30:側壁子 32:凹槽 34:清洗製程 36:孔洞 38:傾斜面 40:磊晶層 42:突起部 44:源極/汲極區域 46:遮蓋層 48:平坦上表面 50:傾斜側壁 52:垂直側壁 54:層間介電層 56:介質層 58:高介電常數介電層 60:功函數金屬層 62:低阻抗金屬層 64:金屬閘極 66:金屬閘極 68:硬遮罩 70:接觸插塞
第1圖至第6圖為本發明較佳實施例製作一半導體元件之方法示意圖。 第7圖為本發明一實施例之一半導體元件之結構示意圖。 第8圖為本發明一實施例之一半導體元件之結構示意圖。
12:基底
14:閘極結構
16:閘極結構
24:輕摻雜汲極
26:側壁子
28:側壁子
30:側壁子
40:磊晶層
42:突起部
44:源極/汲極區域
46:遮蓋層
48:平坦上表面
50:傾斜側壁
52:垂直側壁
54:層間介電層
56:介質層
58:高介電常數介電層
60:功函數金屬層
62:低阻抗金屬層
64:金屬閘極
66:金屬閘極
68:硬遮罩

Claims (20)

  1. 一種製作半導體元件的方法,其特徵在於,包含: 形成一閘極結構於一基底上; 形成一第一側壁子以及一第二側壁子環繞該閘極結構; 形成一凹槽於該第二側壁子兩側; 進行一清洗製程修整該第二側壁子並於該第一側壁子及該基底間形成一孔洞;以及 形成一磊晶層於該凹槽內。
  2. 如申請專利範圍第1項所述之方法,其中該第一側壁子包含L形且該第二側壁子包含I形。
  3. 如申請專利範圍第1項所述之方法,其中該第一側壁子包含氧化矽且該第二側壁子包含氮化矽。
  4. 如申請專利範圍第1項所述之方法,另包含於形成該第一側壁子之前形成一第三側壁子於該閘極結構旁。
  5. 如申請專利範圍第4項所述之方法,其中該第三側壁子包含I形。
  6. 如申請專利範圍第1項所述之方法,另包含進行該清洗製程去除部分該第二側壁子並使該第二側壁子下表面高於該第一側壁子下表面。
  7. 如申請專利範圍第1項所述之方法,另包含形成一遮蓋層於該磊晶層上並填滿該孔洞。
  8. 如申請專利範圍第7項所述之方法,其中該遮蓋層包含矽。
  9. 如申請專利範圍第7項所述之方法,其中該遮蓋層包含一平坦上表面以及一傾斜側壁。
  10. 如申請專利範圍第9項所述之方法,其中該遮蓋層另包含一垂直側壁連接該傾斜側壁。
  11. 一種半導體元件,其特徵在於,包含: 一閘極結構設於一基底上; 一磊晶層設於該閘極結構兩側;以及 一遮蓋層設於該磊晶層上,其中該遮蓋層包含一平坦上表面以及一傾斜側壁。
  12. 如申請專利範圍第11項所述之半導體元件,另包含: 一第一側壁子設於該閘極結構旁; 一第二側壁子設於該第一側壁子側壁;以及 一第三側壁子設於該第二側壁子側壁。
  13. 如申請專利範圍第12項所述之半導體元件,其中該第一側壁子包含I形,該第二側壁子包含L形,且該第三側壁子包含I形。
  14. 如申請專利範圍第13項所述之半導體元件,其中該第三側壁子下表面高於該第二側壁子下表面。
  15. 如申請專利範圍第13項所述之半導體元件,其中該第一側壁子下表面切齊該閘極結構下表面。
  16. 如申請專利範圍第13項所述之半導體元件,其中該第二側壁子下表面切齊該閘極結構下表面。
  17. 如申請專利範圍第12項所述之半導體元件,其中該第一側壁子包含氧化矽且該第二側壁子包含氮化矽。
  18. 如申請專利範圍第12項所述之半導體元件,其中該遮蓋層直接接觸該第二側壁子及該第三側壁子。
  19. 如申請專利範圍第11項所述之半導體元件,其中該遮蓋層包含矽。
  20. 如申請專利範圍第11項所述之半導體元件,其中該遮蓋層另包含一垂直側壁連接該傾斜側壁。
TW108103436A 2019-01-30 2019-01-30 半導體元件的製作方法 TWI825065B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW108103436A TWI825065B (zh) 2019-01-30 2019-01-30 半導體元件的製作方法
US16/294,877 US10943991B2 (en) 2019-01-30 2019-03-06 Semiconductor device and method for fabricating the same
US17/160,421 US11545560B2 (en) 2019-01-30 2021-01-28 Semiconductor device and method for fabricating the same
US18/073,539 US20230097129A1 (en) 2019-01-30 2022-12-01 Semiconductor device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108103436A TWI825065B (zh) 2019-01-30 2019-01-30 半導體元件的製作方法

Publications (2)

Publication Number Publication Date
TW202029354A true TW202029354A (zh) 2020-08-01
TWI825065B TWI825065B (zh) 2023-12-11

Family

ID=71731968

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108103436A TWI825065B (zh) 2019-01-30 2019-01-30 半導體元件的製作方法

Country Status (2)

Country Link
US (3) US10943991B2 (zh)
TW (1) TWI825065B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020112695A1 (de) * 2019-05-31 2020-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Optimiertes näheprofil für verspanntes source/drain-merkmal und verfahren zu dessen herstellung
CN113130510B (zh) * 2019-11-22 2023-06-13 长江存储科技有限责任公司 存储器件以及其混合间隔物
CN113611736B (zh) * 2020-05-29 2022-11-22 联芯集成电路制造(厦门)有限公司 半导体元件及其制作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101776926B1 (ko) * 2010-09-07 2017-09-08 삼성전자주식회사 반도체 소자 및 그 제조 방법
US8647953B2 (en) * 2011-11-17 2014-02-11 United Microelectronics Corp. Method for fabricating first and second epitaxial cap layers
KR101908451B1 (ko) * 2012-06-04 2018-10-16 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9093468B2 (en) * 2013-03-13 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Asymmetric cyclic depositon and etch process for epitaxial formation mechanisms of source and drain regions
US9105651B2 (en) * 2013-07-11 2015-08-11 United Microelectronics Corp. Method of fabricating a MOS device using a stress-generating material
US9209175B2 (en) * 2013-07-17 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices having epitaxy regions with reduced facets
US9812569B2 (en) * 2014-01-15 2017-11-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and fabricating method thereof
US9214551B2 (en) * 2014-02-19 2015-12-15 United Microelectronics Corp. Method for fabricating semiconductor device, and semiconductor device made thereby
US20160056261A1 (en) * 2014-08-22 2016-02-25 Globalfoundries Inc. Embedded sigma-shaped semiconductor alloys formed in transistors
KR102214023B1 (ko) * 2014-12-03 2021-02-09 삼성전자주식회사 반도체 장치
US10121873B2 (en) * 2016-07-29 2018-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate and contact plug design and method forming same
CN108962754B (zh) * 2017-05-19 2021-11-30 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法

Also Published As

Publication number Publication date
US10943991B2 (en) 2021-03-09
US20230097129A1 (en) 2023-03-30
US20200243664A1 (en) 2020-07-30
US20210151580A1 (en) 2021-05-20
TWI825065B (zh) 2023-12-11
US11545560B2 (en) 2023-01-03

Similar Documents

Publication Publication Date Title
TWI722073B (zh) 半導體元件及其製作方法
CN106803484B (zh) 半导体元件及其制作方法
US8765546B1 (en) Method for fabricating fin-shaped field-effect transistor
US9666715B2 (en) FinFET transistor with epitaxial structures
CN107275210B (zh) 半导体元件及其制作方法
CN106684041B (zh) 半导体元件及其制作方法
KR101757521B1 (ko) 반도체 구조물 및 그 제조 방법
US9070710B2 (en) Semiconductor process
CN107808849B (zh) 半导体元件及其制作方法
CN106920839B (zh) 半导体元件及其制作方法
TWI804632B (zh) 半導體元件及其製作方法
US11545560B2 (en) Semiconductor device and method for fabricating the same
US11948975B2 (en) Semiconductor device and method for fabricating the same
TW201725628A (zh) 半導體元件及其製作方法
TWI728162B (zh) 半導體元件及其製作方法
TWI686879B (zh) 半導體元件及其製作方法
TWI612666B (zh) 一種製作鰭狀場效電晶體的方法
US9685541B2 (en) Method for forming semiconductor structure
CN115692202A (zh) 半导体元件及其制作方法
TWI773873B (zh) 半導體元件及其製作方法
CN113611736B (zh) 半导体元件及其制作方法
CN114121660B (zh) 半导体元件及其制作方法
CN109545747B (zh) 半导体元件及其制作方法
CN116504828A (zh) 半导体元件
TW202347774A (zh) 半導體裝置及其製作方法