CN108807345B - 电容器及制造电容器和半导体器件的方法 - Google Patents

电容器及制造电容器和半导体器件的方法 Download PDF

Info

Publication number
CN108807345B
CN108807345B CN201810369447.4A CN201810369447A CN108807345B CN 108807345 B CN108807345 B CN 108807345B CN 201810369447 A CN201810369447 A CN 201810369447A CN 108807345 B CN108807345 B CN 108807345B
Authority
CN
China
Prior art keywords
layer
electrode
seed
dielectric layer
crystal structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810369447.4A
Other languages
English (en)
Other versions
CN108807345A (zh
Inventor
曹圭镐
姜相列
金洙焕
文瑄敏
朴瑛琳
徐钟汎
全柱炫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020170053872A external-priority patent/KR102466330B1/ko
Priority claimed from KR1020170118877A external-priority patent/KR102428322B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Priority to CN202111189869.1A priority Critical patent/CN113964269A/zh
Publication of CN108807345A publication Critical patent/CN108807345A/zh
Application granted granted Critical
Publication of CN108807345B publication Critical patent/CN108807345B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer

Abstract

电容器包括：彼此间隔开的第一电极和第二电极；电介质层，设置在第一电极和第二电极之间；以及籽晶层，设置在第一电极和电介质层之间。电介质层包括具有四方晶体结构的电介质材料。籽晶层包括满足晶格常数条件或键长条件中的至少一个的籽晶材料。

Description

电容器及制造电容器和半导体器件的方法
相关申请的交叉引用
本专利申请要求分别于2017年4月26日和2017年9月15日向韩国知识产权局提交的韩国专利申请No.10-2017-0053872和No.10-2017-0118877的优先权，其公开内容通过引用整体并入本文中。
技术领域
本发明构思的实施例涉及电容器、半导体器件以及制造电容器和半导体器件的方法。例如，本公开涉及一种包括高k电介质层的电容器及其制造方法。例如，本公开涉及一种包括高k电介质层的半导体器件以及制造这种半导体器件的方法。
背景技术
随着半导体器件高度集成化，要求在有限的区域内具有足够电容的电容器。电容器的电容可以与构成该电容器的电极的表面积和设置在构成该电容器的两个电极之间的电介质层的介电常数成正比，并且可以与电介质层的等效氧化物厚度(EOT)成反比。因此，为了增加有限区域中电容器的电容，可以形成具有三维结构的电容器以增加电极的表面积，可以减小电介质层的等效氧化物厚度，和/或可以使用具有高介电常数的材料作为电介质层。
发明内容
本发明构思的实施例可以提供具有增大电容的电容器。
本发明构思的实施例还可以提供一种制造具有增大电容的电容器的方法，该方法能够简化制造工艺。
本发明构思的实施例还可以包括具有改进可靠性的半导体器件。
在一个方面中，电容器可以包括：彼此间隔开的第一电极和第二电极；电介质层，设置在第一电极和第二电极之间；以及第一籽晶层，设置在第一电极和电介质层之间。电介质层可以包括具有四方晶体结构的电介质材料。第一籽晶层可以包括第一籽晶材料。第一籽晶材料的晶格常数可以与电介质材料的水平晶格常数具有2％或更小的晶格失配。
在一个方面中，电容器可以包括：彼此间隔开的第一电极和第二电极；电介质层，设置在第一电极和第二电极之间；以及金属籽晶层，设置在第一电极和电介质层之间。电介质层可以包括具有四方晶体结构的电介质材料。金属籽晶层可以包括籽晶材料。籽晶材料的金属原子之间的键长与电介质材料的氧原子之间的键长之间的失配可以为5％或更小。
在一个方面中，电容器可以包括：彼此间隔开的第一电极和第二电极；电介质层，设置在第一电极和第二电极之间；以及籽晶层，设置在第一电极和电介质层之间。电介质层可以包括具有四方晶体结构的氧化铪或具有四方晶体结构的氧化锆。籽晶层可以包括钴层、镍层、铜层或CoxN层(其中3.5＜x＜4.5)。
在一个方面中，一种制造电容器的方法可以包括：在衬底上依次形成第一电极、电介质层和第二电极；以及在第一电极和电介质层之间或者在电介质层和第二电极之间形成籽晶层。电介质层可以包括氧化铪或氧化锆。籽晶层可以包括籽晶材料。籽晶材料的晶格常数可以与电介质层中包括的氧化物的四方晶体结构的水平晶格常数具有2％或更小的晶格失配。
在一个方面中，一种制造电容器的方法可以包括：在衬底上依次形成第一电极、电介质层和第二电极；以及在第一电极和电介质层之间或者在电介质层和第二电极之间形成金属籽晶层。电介质层可以包括氧化铪或氧化锆。金属籽晶层可以包括籽晶材料。籽晶材料的金属原子之间的键长与电介质层中包括的氧化物的四方晶体结构的氧原子之间的键长之间的失配可以为5％或更小。
在一些实施例中，一种制造半导体器件的方法包括：在衬底上形成电介质层、第一金属层和第一电极，其中第一金属层介于电介质层和第一电极之间，其中第一金属层包括具有立方晶体结构的第一金属，其中电介质层包括具有四方晶体结构的材料。
附图说明
鉴于附图和所附具体实施方式，本发明构思将变得清楚。
图1是示出了根据本发明构思的一些实施例的电容器的横截面图。
图2A示出了根据本发明构思的一些实施例的电介质材料的四方晶体结构。
图2B示出了根据本发明构思的一些实施例的籽晶材料的立方晶体结构。
图3是示出了根据本发明构思的一些实施例的制造电容器的方法的流程图。
图4A至图4C是示出了根据本发明构思的一些实施例的制造电容器的方法的横截面图。
图5是示出了根据本发明构思的一些实施例的电容器的横截面图。
图6是示出了根据本发明构思的一些实施例的制造电容器的方法的流程图。
图7A至图7C是示出了根据本发明构思的一些实施例的制造电容器的方法的横截面图。
图8是示出了根据本发明构思的一些实施例的电容器的横截面图。
图9是示出了根据本发明构思的一些实施例的制造电容器的方法的流程图。
图10A至图10C是示出了根据本发明构思的一些实施例的制造电容器的方法的横截面图。
图11A是示出了在一般电极(例如，在氧化铪和电极之间没有籽晶层的电极)上形成的氧化铪的晶体结构的X射线衍射分析结果的曲线图。
图11B是示出了根据本发明构思的一些实施例的在籽晶层上形成的氧化铪的晶体结构的X射线衍射分析结果的曲线图。
图11C是示出了分别在一般电极(例如，在氧化铪和电极之间没有籽晶层的电极)上形成、并且具有彼此不同厚度的氧化锆层的晶体结构的X射线衍射分析结果的曲线图。
图11D是示出了根据本发明构思的实施例的具有彼此不同厚度的氧化锆层的晶体结构的X射线衍射分析结果的曲线图。
图11E是示出了根据本发明构思的实施例的具有彼此不同厚度的氧化锆层的晶体结构的X射线衍射分析结果的曲线图。
图11F是示出了分别在彼此不同的温度下在一般电极(例如，在氧化铪和电极之间没有籽晶层的电极)上形成的氧化锆层的晶体结构的X射线衍射分析结果的曲线图。
图11G是示出了分别在彼此不同的温度下在籽晶层上形成的氧化锆层的晶体结构的X射线衍射分析结果的曲线图。
图11H是示出了分别在彼此不同的温度下在籽晶层上形成的氧化锆层的晶体结构的X射线衍射分析结果的曲线图。
图12A至图12C是示出了根据本发明构思的一些实施例的半导体器件的电容器的形状的示例的横截面图。
图13A是示出了根据本发明构思的一些实施例的半导体器件的横截面图。
图13B是示出了根据本发明构思的一些实施例的半导体器件的横截面图。
具体实施方式
在下文中，将参考附图详细描述本发明构思的实施例。贯穿本公开，相同的附图标记或相同的附图指示符可以表示相同的元件。
图1是示出了根据本发明构思的一些实施例的电容器的横截面图。图2A示出了根据本发明构思的一些实施例的电介质材料的四方晶体结构。图2B示出了根据本发明构思的一些实施例的籽晶材料的立方晶体结构。
参考图1，可以提供衬底100。衬底100可以是半导体衬底。例如，衬底100可以是硅衬底、锗衬底或硅锗衬底。
选择元件(未示出)可以设置在衬底100上。在一些实施例中，选择元件可以是晶体管。在这些实施例中，晶体管的一些部件(例如，源区和漏区)可以设置在衬底100中。
层间绝缘层110可以设置在衬底100上。层间绝缘层110可以覆盖选择元件。例如，层间绝缘层110可以包括氧化硅、氮化硅或氮氧化硅中的至少一种。
接触插塞112可以设置在层间绝缘层110中。接触插塞112可以电连接到选择元件。接触插塞112可以包括导电材料。例如，接触插塞112可以包括以下至少一项：掺杂有掺杂剂的半导体(例如，掺杂硅、掺杂锗、或掺杂硅锗)、金属(例如，钛、钽或钨)、导电金属氮化物(例如，氮化钛或氮化钽)、和/或金属半导体化合物(例如，金属硅化物)。
电容器CA1可以设置在层间绝缘层110上。电容器CA1可以包括第一电极E1、第二电极E2、电介质层DL和籽晶层SL。
第一电极E1可以设置在层间绝缘层110上。第一电极E1可以通过接触插塞112电连接到选择元件。第一电极E1可以包括导电材料。例如，第一电极E1可以包括以下至少一项：掺杂有掺杂剂(例如，杂质)的半导体、金属、导电金属氮化物、和/或金属半导体化合物。例如，半导体的掺杂剂可以是硼、磷、砷、锑、镓、铝等中的一种或多种。
第二电极E2可以与第一电极E1间隔开。例如，第二电极E2可以与第一电极E1在竖直方向上间隔开，如图1所示。然而，本发明构思的实施例不限于此。第二电极E2可以包括导电材料。例如，第二电极E2可以包括以下至少一项：掺杂有掺杂剂的半导体、金属、导电金属氮化物、和/或金属半导体化合物。
电介质层DL可以设置在第一电极E1和第二电极E2之间。电介质层DL可以包括具有四方晶体结构(如图2A所示)的电介质材料。例如，电介质层DL可以包括具有四方晶体结构的氧化铪(即，HfO2)或具有四方晶体结构的氧化锆(即，ZrO2)。具有四方晶体结构的电介质材料的晶格常数中的两个可以彼此相等。例如，电介质层DL的四方晶体结构可以具有三个晶格常数，并且三个晶格常数中的两个可以相等，并且另外一个晶格常数可以与这两个相等的晶格常数不同。例如，电介质层DL的四方晶体结构可以是简单/原始的四方晶体结构。在本公开中，将具有四方晶体结构的电介质材料的两个相同的晶格常数a1定义为水平晶格常数，并且将电介质材料的另一晶格常数c1定义为竖直晶格常数。
与具有单斜晶体结构的氧化铪(m-HfO2)相比，具有四方晶体结构的氧化铪(t-HfO2)可以具有更高的介电常数。例如，具有四方晶体结构的氧化铪的介电常数可以在大约40至大约60的范围内，并且具有单斜晶体结构的氧化铪的介电常数可以为大约20。类似地，与具有单斜晶体结构的氧化锆(m-ZrO2)相比，具有四方晶体结构的氧化锆(t-ZrO2)可以具有更高的介电常数。例如，具有四方晶体结构的氧化锆的介电常数可以为大约40，并且具有单斜晶体结构的氧化锆的介电常数可以为大约20。
根据一些实施例的具有四方晶体结构的氧化铪(t-HfO2)和具有四方晶体结构的氧化锆(t-ZrO2)的一些特性如下表1所示。
[表1]
Figure BDA0001637599950000061
籽晶层SL可以设置在第一电极E1和电介质层DL之间。籽晶层SL的厚度可以在大约
Figure BDA0001637599950000071
至大约
Figure BDA0001637599950000072
的范围内。
籽晶层SL可以包括有助于将电介质材料结晶成四方晶体结构的籽晶材料。籽晶材料可以满足以下晶格常数条件或以下键长条件中的至少一个。
[晶格常数条件]
籽晶材料的晶格常数可以与电介质材料的水平晶格常数具有大约2％或更小的晶格失配(例如，在室温下)。籽晶材料可以具有立方晶体结构(如图2B所示)，因此籽晶材料的晶格常数a2可以彼此相等。例如，籽晶材料可以具有面心立方晶体结构。在某些实施例中，籽晶材料可以具有简单的立方晶体结构或体心立方晶体结构。在本公开中，籽晶材料的晶格常数与电介质材料的水平晶格常数之间的晶格失配(即，籽晶材料的晶格常数与电介质材料的水平晶格常数的晶格失配)由以下等式1定义。
[等式1]
Figure BDA0001637599950000073
在等式1中，“LS”是晶格失配，“a1”是具有四方晶体结构的电介质材料的水平晶格常数，并且“a2”是籽晶材料的晶格常数。例如，a1可以是电介质材料的四方晶体结构的两个相等的晶格常数。
当满足晶格常数条件(例如，2％或更小的晶格失配)时，同籽晶材料的晶格常数与具有单斜晶体结构的电介质材料的晶格常数a1、b1或c1之间的晶格失配相比，籽晶材料的晶格常数与具有四方晶体结构的电介质材料的水平晶格常数之间的晶格失配可以更小。例如，当满足晶格常数条件时，同籽晶材料的晶格常数与电介质材料的单斜晶体结构的晶格常数(或水平晶格常数)中的每一个(或平均值)之间的晶格失配相比，具有立方晶体结构的籽晶材料的晶格常数与电介质材料的四方晶体结构的水平晶格常数之间的晶格失配可以更小。
[键长条件]
籽晶材料可以是金属。籽晶材料中包括的金属原子之间的键长与具有四方晶体结构的电介质材料中包括的氧原子之间的键长之间的失配可以是大约5％或更小(例如，在室温下)。在本公开中，籽晶材料中包括的金属原子之间的键长与具有四方晶体结构的电介质材料中包括的氧原子之间的键长之间的失配由以下等式2定义。
[等式2]
Figure BDA0001637599950000081
在等式2中，“BM”是键长之间的失配，“BL1”是具有四方晶体结构的电介质材料中包括的氧原子之间的键长，并且“BL2”是籽晶材料中包括的金属原子之间的键长。
当满足键长条件(例如，5％或更少的键长失配)时，同籽晶材料中包括的金属原子之间的键长与具有单斜晶体结构的电介质材料中包括的氧原子之间的键长之间的失配相比，籽晶材料中包括的金属原子之间的键长与具有四方晶体结构的电介质材料中包括的氧原子之间的键长之间的失配可以更小。
当满足键长条件时，籽品材料中包括的金属原子可以分别与电介质材料中包括的氧原子相互作用。此时，籽晶材料的金属原子可以是暴露在籽晶层SL的顶表面处的金属原子。例如，当满足键长条件时，籽晶层SL的金属原子可以(例如，通过电动力和/或通过原子的组合)影响电介质层在籽晶层SL与电介质层DL之间的边界处的氧原子的排布。例如，籽晶材料可以在预定的温度条件(例如，240摄氏度或更高的温度)下将电介质材料结晶成四方晶体结构。
根据一些实施例，籽晶材料可以满足以下导电条件、以下功函数条件、和/或以下氧化物带隙条件。
[导电条件]
籽晶材料可以具有导电性。例如，籽晶层中包括的籽晶材料可以是导体。
[氧化物带隙条件]
籽晶材料的氧化物的带隙(例如，能带隙)可以是大约3eV或更小。
[功函数条件]
籽晶材料的功函数可以是大约4.7eV或更大。
当籽晶材料满足导电条件时，籽晶层SL可以用作电容器CA1中的电极，这可以有利于减少或抑制电容器CA1的等效氧化物厚度的增加。例如，在某些实施例中，籽晶材料可以是导体，并且籽晶层SL用作电容器CA1的电极。因此，电容器CA1可以具有薄绝缘层，这有利于得到更大电容的电容器CA1。例如，籽晶层SL以及与籽晶层SL接触的电极E1或E2可以共同用作电容器CA1的电极。例如，在某些实施例中，电极可以包括彼此接触的掺杂半导体层和金属层。
在一些实施例中，电容器CA1可以包括设置在籽晶层SL与电介质层DL之间的副氧化物层SOL，如图1所示。副氧化物层SOL的厚度可以在大约
Figure BDA0001637599950000091
至大约
Figure BDA0001637599950000092
的范围内。可以氧化籽晶层SL的一部分来形成副氧化物层SOL。例如，副氧化物层SOL可以包括与籽晶层SL中包括的金属相同的金属。当籽晶材料满足氧化物带隙条件时，副氧化物层SOL可以用作电容器CA1中的电极，这可以有利于减少或抑制电容器CA1的等效氧化物厚度的增加。
在某些实施例中，与图1不同，电容器CA1可以不包括副氧化物层SOL。
当籽晶材料满足功函数条件时，籽晶层SL可以抑制电容器CA1中发生漏电流或者可以减小电容器CA1中的漏电流。
在一些实施例中，籽晶层SL可以具有大约
Figure BDA0001637599950000093
至大约
Figure BDA0001637599950000094
的厚度。当籽晶层SL的厚度大于
Figure BDA0001637599950000095
时，可能难以减小电容器CA1的大小。当籽晶层SL的厚度小于
Figure BDA0001637599950000096
时，可能难以将电介质层DL结晶为四方晶体结构。然而，根据本发明构思的一些实施例，籽晶层SL可以将电介质层DL结晶为四方晶体结构，并且因此电介质层DL可以具有高k介电特性。例如，根据本公开的一些实施例，可以减小或最小化电容器CA1的大小。
籽晶材料可以包括钴、镍、铜或氮化钴。氮化钴可以是Co4N，或者可以具有与Co4N的组成比类似的组成比。例如，籽晶材料可以包括CoxN，其中3.5＜x＜4.5。钴、镍、铜和Co4N中的每一种都可以满足上述条件中的至少一个。钴、镍、铜和C04N可以具有下表2所示的特性。
[表2]
Figure BDA0001637599950000101
参考表2，可以认识到，相对于具有四方晶体结构的氧化铪(t-HfO2)，钴、镍、铜和Co4N中的每一种都满足晶格常数条件或者键长条件中的至少一个。例如，相对于具有四方晶体结构的氧化铪(t-HfO2)，钴、镍、铜和Co4N满足晶格常数条件。相对于具有四方晶体结构的氧化铪(t-HfO2)，钴、镍和铜满足键长条件。
同钴、镍、铜和Co4N中的每一种的晶格常数与具有单斜晶体结构的氧化铪(m-HfO2)的晶格常数之间的晶格失配相比，钴、镍、铜和Co4N中的每一种的晶格常数与具有四方晶体结构的氧化铪(t-HfO2)的水平晶格常数之间的晶格失配更小。同钴、镍和铜中的每一种的金属原子之间的键长与具有单斜晶体结构的氧化铪(m-HfO2)的氧原子之间的键长之间的失配相比，钴、镍和铜中的每一种的金属原子之间的键长与具有四方晶体结构的氧化铪(t-HfO2)的氧原子之间的键长之间的失配更小。
可以认识到，相对于具有四方晶体结构的氧化锆(t-ZrO2)，钴、镍、铜和Co4N中的每一种都满足晶格常数条件或者键长条件中的至少一个。例如，相对于具有四方晶体结构的氧化锆(t-ZrO2)，铜和Co4N满足品格常数条件。相对于具有四方晶体结构的氧化锆(t-ZrO2)，钴、镍和铜满足键长条件。
同钴、镍、铜和Co4N中的每一种的晶格常数与具有单斜晶体结构的氧化锆(m-ZrO2)的晶格常数之间的晶格失配相比，钴、镍、铜和Co4N中的每一种的晶格常数与具有四方晶体结构的氧化锆(t-ZrO2)的水平晶格常数之间的晶格失配更小。同钴、镍和铜中的每一种的金属原子之间的键长与具有单斜晶体结构的氧化锆(m-ZrO2)的氧原子之间的键长之间的失配相比，钴、镍和铜中的每一种的金属原子之间的键长与具有四方晶体结构的氧化锆(t-ZrO2)的氧原子之间的键长之间的失配更小。
钴、镍、铜和Co4N中的每一种都可以具有导电性，并且可以具有4.7eV或更高的功函数。钴、镍、铜和Co4N中的每一种的氧化物可以具有3eV或更小的带隙。例如，钴、镍、铜和Co4N中的每一种都可以满足导电条件、氧化物带隙条件和功函数条件。
在本公开中，将钴、镍、铜和Co4N描述为籽晶材料的示例。然而，本发明构思的实施例不限于此。在某些实施例中，满足上述条件的其它材料可以用作籽晶材料。
导电互连线(未示出)可以设置在电容器CA1上。导电互连线可以电连接到第二电极E2。例如，导电互连线可以包括以下至少一项：掺杂有掺杂剂的半导体、金属、导电金属氮化物、和/或金属半导体化合物。
根据本发明构思的一些实施例，电介质层DL可以包括具有高介电常数的四方晶体结构的氧化铪或四方晶体结构的氧化锆。因此，可以提高电容器CA1的电容。
根据本发明构思的一些实施例，籽晶层SL和通过氧化籽晶层SL的一部分而形成的副氧化物层SOL可以用作电极，这可以有利于减少或抑制电容器CA1的等效氧化物厚度的增加。
根据本发明构思的一些实施例，籽晶层SL可以包括功函数大约为4.7eV或更大的籽晶材料。例如，籽晶层SL可以抑制电容器CA1中发生漏电流或者可以减小电容器CA1中的漏电流。
根据本发明构思的一些实施例，电介质层DL可以具有大约
Figure BDA0001637599950000121
至大约
Figure BDA0001637599950000122
的厚度。当电介质层DL的厚度小于
Figure BDA0001637599950000123
时，可以发生漏电流通过该电介质层DL。当电介质层DL的厚度大于
Figure BDA0001637599950000124
时，可能难以减小电容器CA1的大小。
图3是示出了根据本发明构思的一些实施例的制造电容器的方法的流程图。图4A至图4C是示出了根据本发明构思的一些实施例的制造电容器的方法的横截面图。例如，图3和图4A至图4C可以是示出了制造参考图1描述的电容器的方法的图。在下文中，参考图1描述的相同元件或组件可以由相同的附图标记或相同的附图指示符指示，并且为了便于说明，将省略或简要提及对其的描述。
参考图3和图4A，可以在衬底100上形成层间绝缘层110。层间绝缘层110可以覆盖形成在衬底100上的选择元件(未示出)。例如，与关于图1所述类似地，选择元件可以是晶体管。
可以在层间绝缘层110中形成接触插塞112。接触插塞112可以电连接到选择元件。接触插塞112的形成可以包括：在层间绝缘层110中形成接触孔110a；形成填充接触孔110a的导电层(未示出)；以及对导电层执行平坦化工艺。
可以在层间绝缘层110上依次形成第一电极E1和籽晶层SL(S10)。
可以在层间绝缘层110上形成第一电极E1。第一电极E1可以电连接到接触插塞112。例如，可以使用化学气相沉积(CVD)工艺或原子层沉积(ALD)工艺来形成第一电极E1。
可以在第一电极E1上形成籽晶层SL。例如，可以使用CVD工艺或ALD工艺来形成籽晶层SL。
籽晶层SL可以包括有助于将后继工艺中要形成的电介质层DL中所包括的电介质材料结晶成四方晶体结构的籽晶材料。籽晶材料可以与以上参考图1描述的籽晶材料实质上相同。例如，籽晶材料可以满足上述晶格常数条件或上述键长条件中的至少一个。例如，籽晶材料可以满足上述导电条件、上述功函数条件、和/或上述氧化物带隙条件。例如，籽晶材料可以包括钴、镍、铜或氮化钴。氮化钴可以是Co4N，或者可以具有与Co4N的组成比类似的组成比。例如，籽晶材料可以包括CoxN，其中3.5＜x＜4.5。籽晶层SL可以形成为具有大约
Figure BDA0001637599950000131
至大约
Figure BDA0001637599950000132
的厚度。
参考图3和图4B，可以在籽晶层SL上形成电介质层DL(S11)。例如，可以通过CVD工艺或ALD工艺来形成电介质层DL。在一些实施例中，紧接在籽晶层SL上形成电介质层DL之后，电介质层DL可以包括非晶电介质材料。例如，当电介质层形成在籽晶层SL上时，电介质层DL可以是至少部分非晶的电介质层。例如，电介质层DL可以包括非晶氧化铪或非晶氧化锆。
电介质层DL中包括的非晶电介质材料可以受到籽晶层SL的影响，因此，可以在例如大约240摄氏度或更高的相对低温度下将非晶电介质材料结晶成四方晶体结构。例如，可以在大约240摄氏度至大约600摄氏度的温度下结晶非晶电介质材料。例如，可以在大约240摄氏度至大约400摄氏度的温度下结晶非晶电介质材料。
在某些实施例中，电介质层DL的至少一部分可以在沉积工艺期间结晶成四方晶体结构。电介质层DL可以在大约240摄氏度或更高的温度下形成或沉积。例如，电介质层DL可以在大约240摄氏度至大约290摄氏度的温度下形成或沉积。在这些温度条件下，籽晶层SL可以帮助或诱导电介质材料结晶成四方晶体结构。紧接在形成电介质层DL之后，电介质层DL可以包括具有四方晶体结构的电介质材料和非晶电介质材料。例如，电介质层DL可以在CVD工艺或ALD工艺期间被形成为具有四方晶体结构。例如，籽晶层SL可以有助于在CVD工艺或ALD工艺期间和/或紧接在CVD工艺或ALD工艺之后使电介质层DL具有四方晶体结构。
在一些实施例中，通过形成电介质层DL的工艺可以形成副氧化物层SOL，如图4B所示。在形成电介质层DL的工艺中，籽晶层SL的一部分可以氧化而形成副氧化物层SOL。例如，副氧化物层SOL可以包括与籽晶层SL中包括的金属相同的金属。副氧化物层SOL的厚度可以在大约
Figure BDA0001637599950000142
至大约
Figure BDA0001637599950000141
的范围内。
在某些实施例中，与图4B不同，可以不形成副氧化物层SOL。例如，在某些实施例中，籽晶层SL可以接触电介质层DL。
参考图3和图4C，可以在电介质层DL上形成第二电极E2(S12)。第二电极E2可以形成为与第一电极E1间隔开，电介质层DL和籽晶层SL介于它们之间。例如，可以使用CVD工艺或ALD工艺来形成第二电极E2。
可以在大约240摄氏度或更高的温度(例如，大约240摄氏度至大约400摄氏度的温度)下执行形成第二电极E2的工艺。电介质层DL的至少一部分可以在形成第二电极E2的工艺期间结晶。例如，形成第二电极E2的温度可以有助于电介质层DL结晶。由于包括上述籽晶材料的籽晶层SL与电介质层DL相邻，因此可以将电介质材料结晶成四方晶体结构。当在低于大约240摄氏度的温度下执行形成第二电极E2的工艺时，可能难以形成第二电极E2或结晶电介质层DL。然而，根据一些实施例，可以在大约240摄氏度或更高的温度下执行形成第二电极E2的工艺，以在形成第二电极E2期间使电介质层DL结晶。例如，可以在大约400摄氏度或更低的温度下执行形成第二电极E2的工艺，这会有益于减少或防止漏电流流过电介质层DL。
参考图1和图3，可以执行随后的热处理工艺(S13)。例如，随后的热处理工艺可以诱导电介质层DL中的进一步结晶。在某些实施例中，可以通过随后的热处理工艺来完成将电介质材料结晶成四方晶体结构。例如，随后的热处理工艺可以对应于在电容器CA1上形成导电互连线(未示出)的工艺，并且可以在大约240摄氏度或更高的温度(例如，大约240摄氏度至大约400摄氏度的温度)下执行。例如，当形成电连接到第二电极E2的导电互连线时，可以将电介质材料结晶成四方晶体结构。在某些实施例中，随后的热处理工艺可以是与形成导电互连线不同的工艺。
根据本发明构思的实施例，非晶电介质材料可以受到籽晶层SL的影响，因此，可以在相对低的温度下将非晶电介质材料结晶成四方晶体结构。例如，可以在大约240摄氏度或更高的温度下结晶非晶电介质材料。例如，可以在大约240摄氏度至大约600摄氏度的温度下结晶非晶电介质材料。例如，可以在大约240摄氏度至大约400摄氏度的温度下结晶非晶电介质材料。电介质材料的结晶温度可以对应于以下各项：电介质材料的沉积温度、形成第二电极E2的工艺的温度、和/或后继热处理工艺(例如，形成随后的导电互连线(未示出)的工艺)的温度。例如，可以在没有附加高温热处理工艺的情况下将电介质材料结晶成四方晶体结构，这有利于简化电容器CA1和/或包括电容器CA1在内的半导体器件的制造工艺。当在高温下形成电介质层DL、第二电极E2和随后的导电互连线时，可能对电介质层DL施加热应力。然而，根据本发明构思的实施例，可以在低温下形成电介质层DL、第二电极E2和随后的导电互连线，这可以有利于减少、抑制或防止由于热应力导致的漏电流通过电介质层DL。此外，可以简化用于制造电容器CA1的工艺。
图5是示出了根据本发明构思的一些实施例的电容器的横截面图。在下文中，参考图1描述的相同元件或组件可以由相同的附图标记或相同的附图指示符指示，并且为了便于说明，将省略或简要提及对其的描述。
参考图5，层间绝缘层110可以设置在衬底100上，并且接触插塞112可以设置在层间绝缘层110中。
电容器CA2可以设置在层间绝缘层110上。电容器CA2可以包括第一电极E1、第二电极E2、电介质层DL和籽晶层SL。第一电极E1、第二电极E2和电介质层DL可以与参考图1描述的这些部件实质上相同。
籽晶层SL可以设置在电介质层DL和第二电极E2之间。籽晶层SL可以包括有助于将电介质层DL中包括的电介质材料结晶成四方晶体结构的籽晶材料。籽晶材料可以与参考图1描述的籽晶材料实质上相同。在电介质层DL中诱导四方晶体结构的机制与参考图1描述的机制相同。
在一些实施例中，籽晶层SL可以与电介质层DL接触，如图5所示。例如，参考图1描述的副氧化物层可以不设置在籽晶层SL和电介质层DL之间。在某些实施例中，副氧化物层可以很薄，因此可能在籽晶层SL和电介质层DL之间不能观察到该副氧化物层。
在某些实施例中，与图5不同，参考图1描述的副氧化物层SOL可以设置在籽晶层SL与电介质层DL之间。
图6是示出了根据本发明构思的一些实施例的制造电容器的方法的流程图。图7A至图7C是示出了根据本发明构思的一些实施例的制造电容器的方法的横截面图。例如，图6和图7A至图7C可以是示出了制造参考图5描述的电容器的方法的图。在下文中，参考图1和图5描述的相同元件或组件可以由相同的附图标记或相同的附图指示符指示，并且为了便于说明，将省略或简要提及对其的描述。
参考图6和图7A，可以在衬底100上形成层间绝缘层110和接触插塞112。层间绝缘层110和接触插塞112的形成可以与参考图3和图4A描述的这两项的形成实质上相同。
可以在层间绝缘层110上依次形成第一电极E1和电介质层DL(S20)。
可以在层间绝缘层110上形成第一电极E1。第一电极E1可以电连接到接触插塞112。例如，可以使用CVD工艺或ALD工艺来形成第一电极E1。
可以在第一电极E1上形成电介质层DL。紧接在形成电介质层DL之后，电介质层DL可以包括非晶电介质材料。例如，电介质层DL可以包括非晶氧化铪或非晶氧化锆。例如，可以通过CVD工艺或ALD工艺来形成电介质层DL。
参考图6和图7B，可以在电介质层DL上形成籽晶层SL(S21)。例如，可以使用CVD工艺或ALD工艺来形成籽晶层SL。
籽晶层SL可以包括有助于将电介质层DL中包括的电介质材料结晶成四方晶体结构的籽晶材料。籽晶材料可以与以上参考图1描述的籽晶材料实质上相同。例如，籽晶材料可以满足上述晶格常数条件或上述键长条件中的至少一个。例如，籽晶材料可以满足上述导电条件、上述功函数条件、和/或上述氧化物带隙条件。例如，籽晶材料可以包括钴、镍、铜或Co4N。备选地，籽晶材料可以包括组成比与Co4N的组成比类似的氮化钴。例如，籽晶材料可以包括CoxN，其中3.5＜x＜4.5。
与参考图4B描述的工艺不同，在籽晶层SL与电介质层DL之间可以不形成副氧化物层。备选地，在籽晶层SL和电介质层DL之间可以形成非常薄的副氧化物层，因此可能不会观察到该副氧化物层。这可能是因为形成籽晶层SL的工艺的温度低于形成电介质层DL的工艺的温度。
参考图6和图7C，可以在籽晶层SL上形成第二电极E2(S22)。第二电极E2可以形成为与第一电极E1间隔开，籽晶层SL和电介质层DL介于它们之间。例如，可以使用CVD工艺或ALD工艺来形成第二电极E2。
电介质层DL中包括的非晶电介质材料可以受到籽晶层SL的影响，因此，可以在相对低的温度下将非晶电介质材料结晶成四方晶体结构。例如，可以在大约240摄氏度或更高的温度(例如，大约240摄氏度至大约400摄氏度的温度)下结晶非晶电介质材料。
可以在大约240摄氏度或更高的温度(例如，大约240摄氏度至大约400摄氏度的温度)下执行形成第二电极E2的工艺。例如，电介质层DL的至少一部分可以在形成第二电极E2的工艺期间结晶。由于包括上述籽晶材料的籽晶层SL与电介质层DL相邻，因此可以将电介质材料结晶成四方晶体结构。
参考图5和图6，可以执行随后的热处理工艺(S23)。例如，随后的热处理工艺可以诱导电介质层DL中的进一步结晶。在某些实施例中，可以通过随后的热处理工艺来完成将电介质材料结晶成四方晶体结构。例如，随后的热处理工艺可以对应于在电容器CA2上形成导电互连线(未示出)的工艺，并且可以在大约240摄氏度或更高的温度(例如，大约240摄氏度至大约400摄氏度)下执行。例如，当形成电连接到第二电极E2的导电互连线时，可以将电介质材料结晶成四方晶体结构。在某些实施例中，随后的热处理工艺可以是与形成导电互连线不同的工艺。
图8是示出了根据本发明构思的一些实施例的电容器的横截面图。在下文中，参考图1和/或图5描述的相同元件或组件可以由相同的附图标记或相同的附图指示符指示，并且为了便于说明，将省略或简要提及对其的描述。
参考图8，层间绝缘层110可以设置在衬底100上，并且接触插塞112可以设置在层间绝缘层110中。
电容器CA3可以设置在层间绝缘层110上。电容器CA3可以包括第一电极E1、第二电极E2、电介质层DL、第一籽晶层SL1和第二籽晶层SL2。第一电极E1、第二电极E2和电介质层DL可以与参考图1描述的这些部件实质上相同。
第一籽晶层SL1可以设置在第一电极E1与电介质层DL之间。第一籽晶层SL1可以与参考图1描述的籽晶层SL实质上相同。
第二籽晶层SL2可以设置在第二电极E2和电介质层DL之间。第二籽晶层SL2可以与参考图5描述的籽晶层SL实质上相同。
在一些实施例中，电容器CA3可以包括设置在第一籽晶层SL1与电介质层DL之间的副氧化物层SOL，如图8所示。副氧化物层SOL可以与参考图1描述的副氧化物层SOL实质上相同。
在某些实施例中，与图8不同，电容器CA3可以不包括副氧化物层SOL。
图9是示出了根据本发明构思的一些实施例的制造电容器的方法的流程图。图10A至图10C是示出了根据本发明构思的一些实施例的制造电容器的方法的横截面图。例如，图9和图10A至图10C可以是示出了制造参考图8描述的电容器的方法的图。在下文中，参考图1、图5和图8描述的相同元件或组件可以由相同的附图标记或相同的附图指示符指示，并且为了便于说明，将省略或简要提及对其的描述。
参考图9和图10A，可以在衬底100上形成层间绝缘层110和接触插塞112。层间绝缘层110和接触插塞112的形成可以与参考图3和图4A描述的这两项的形成实质上相同。
可以在层间绝缘层110上依次形成第一电极E1和第一籽晶层SL1(S30)。形成第一电极E1和第一籽晶层SL1的工艺可以与参考图3和图4A描述的形成第一电极E1和籽晶层SL的工艺实质上相同。第一籽晶层SL1可以包括有助于使随后的工艺中要形成的电介质层DL中所包括的电介质材料结晶为四方晶体结构的籽晶材料。例如，可以通过与籽晶材料的相互作用来将电介质层DL中的电介质材料形成为四方晶体结构。
可以在第一籽晶层SL1上形成电介质层DL(S31)。形成电介质层DL的工艺可以与参考图3和图4B描述的形成电介质层DL的工艺实质上相同。紧接在形成电介质层DL之后，电介质层DL可以包括非晶电介质材料。例如，电介质层DL可以包括非晶氧化铪或非晶氧化锆。在某些实施例中，电介质层DL的至少一部分可以在沉积工艺期间结晶成四方晶体结构。在这种情况下，紧接在形成电介质层DL之后，电介质层DL可以包括非晶电介质材料和具有四方晶体结构的电介质材料两者。可以在大约240摄氏度或更高的温度(例如，大约240摄氏度至290摄氏度的温度)下形成电介质层DL。
参考图9和图10B，可以在电介质层DL上形成第二籽晶层SL2(S32)。形成第二籽晶层SL2的工艺可以与参考图6和图7B描述的形成籽晶层SL的工艺实质上相同。第二籽晶层SL2可以包括有助于将电介质层DL中包括的电介质材料结晶成四方晶体结构的籽晶材料。
参考图9和图10C，可以在第二籽晶层SL2上形成第二电极E2(S33)。形成第二电极E2的工艺可以与参考图6和图7C描述的形成第二电极E2的工艺实质上相同。电介质层DL的至少一部分可以通过形成第二电极E2的工艺来结晶。由于包括上述籽晶材料的第一籽晶层SL1和第二籽晶层SL2与电介质层DL相邻，因此可以将电介质材料结晶成四方晶体结构。
参考图8和图9，可以执行随后的热处理工艺(S34)。例如，随后的热处理工艺可以诱导电介质层DL中的进一步结晶。在某些实施例中，可以通过随后的热处理工艺来完成将电介质材料结晶成四方晶体结构。例如，随后的热处理工艺可以对应于在电容器CA3上形成导电互连线(未示出)的工艺，并且可以在大约240摄氏度或更高的温度(例如，大约240摄氏度至大约400摄氏度)下执行。例如，当形成电连接到第二电极E2的导电互连线时，可以将电介质材料结晶成四方晶体结构。在某些实施例中，随后的热处理工艺可以是与形成导电互连线不同的工艺。
[氧化铪的晶体结构的分析结果]
图11A是示出了在一般电极上形成的氧化铪的晶体结构的X射线衍射分析结果的曲线图。例如，一般电极可以与本公开中描述的电极E1和E2之一实质上相同，但在该电极和氧化铪层之间并不包括籽晶层。例如，氧化铪形成在氮化钛上，并且在某一温度下进行热处理(或退火)。之后，通过X射线衍射分析对氧化铪进行分析。例如，图11A示出了在氧化铪层和氮化钛电极之间没有籽晶层的情况下、在氮化钛电极上形成的氧化铪层中的氧化铪结构的分布。在测量氧化铪结构之前，在不同温度下对氮化钛电极和在氮化钛上形成的氧化铪层进行热处理(或退火)。
参考图11A，可以认识到，当在一般电极上形成了氧化铪层，并且在大约240摄氏度至大约600摄氏度的温度下进行热处理(或退火)时，具有单斜晶体结构的氧化铪(m-HfO2)和具有四方晶体结构的氧化铪(t-HfO2)一起存在于氧化铪层中。
图11B是示出了根据本发明构思的一些实施例的在籽晶层上形成的氧化铪层的晶体结构的X射线衍射分析结果的曲线图。例如，氧化铪层形成在Co4N上，并且在某一温度下进行热处理(或退火)。之后，通过X射线衍射分析对氧化铪进行分析。
参考图11B，可以认识到，当在根据本发明构思的某些实施例在籽晶层上形成了氧化铪层，并且在大约240摄氏度至大约600摄氏度的温度下进行热处理(或退火)时，氧化铪层中主要形成了具有四方晶体结构的氧化铪(t-HfO2)。
[氧化锆的晶体结构根据厚度的分析结果]
图11C是示出了分别在一般电极上形成并且具有彼此不同厚度的氧化锆层的晶体结构的X射线衍射分析结果的曲线图。例如，每个一般电极可以与本公开中描述的电极E1和E2之一实质上相同，但在该电极和氧化锆层之间并不包括籽晶层。例如，分别在氮化钛电极上形成厚度分别为
Figure BDA0001637599950000211
和
Figure BDA0001637599950000212
的氧化锆层，并且在某一温度下对氮化钛电极和在氮化钛电极上形成的氧化锆层进行热处理(即退火)。之后，通过X射线衍射分析对氧化锆层进行分析。在图11C中，样品c1、c2、c3、c4和c5分别示出了厚度为
Figure BDA0001637599950000213
Figure BDA0001637599950000214
和
Figure BDA0001637599950000215
的氧化锆层的分析结果。
参考图11C，当氧化锆层的厚度相对较小如样品c1、c2和c3(例如，
Figure BDA0001637599950000216
或更小)时，不形成具有四方晶体结构的氧化锆(t-ZrO2)。然而，当氧化锆层的厚度相对较大如样品c4和c5(例如，大于
Figure BDA00016375999500002113
)时，形成具有四方晶体结构的氧化锆(t-ZrO2)。
图11D是示出了根据本发明构思的实施例的具有彼此不同厚度的氧化锆层的晶体结构的X射线衍射分析结果的曲线图。在图11D中，氧化锆层分别形成在籽晶层上。例如，分别在钴(Co)层上形成厚度分别为
Figure BDA0001637599950000217
和
Figure BDA0001637599950000218
的氧化锆层，并且对钴层和分别在钴层上形成的氧化锆层进行热处理(即，退火)。之后，通过X射线衍射分析对钴层上的氧化锆层进行分析。这里，每个钴层的厚度大约为
Figure BDA0001637599950000219
在图11D中，样品e11、e12和e13分别示出了厚度分别为
Figure BDA00016375999500002110
Figure BDA00016375999500002111
和
Figure BDA00016375999500002112
的氧化锆层的分析结果。
参考图11D，当在籽晶层上形成氧化锆时，无论氧化锆的厚度如何，均形成具有四方晶体结构的氧化锆(t-ZrO2)。例如，在氧化锆层的厚度相对较小如样品e11(例如，
Figure BDA0001637599950000221
或更小)以及在氧化锆层的厚度相对较大如样品e12和e13(例如，大于
Figure BDA0001637599950000222
)这两种情况下，均观察到了具有四方晶体结构的氧化锆(t-ZrO2)。
图11E是示出了根据本发明构思的实施例的具有彼此不同厚度的氧化锆层的晶体结构的X射线衍射分析结果的曲线图。在图11E中，氧化锆层形成在籽晶层上。例如，分别在镍(Ni)层上形成厚度分别为
Figure BDA0001637599950000223
和
Figure BDA0001637599950000224
的氧化锆层，并且对镍层和分别在镍层上形成的氧化锆层进行热处理(即，退火)。之后，通过X射线衍射分析对镍层上的氧化锆层进行分析。这里，每个镍层的厚度是
Figure BDA0001637599950000225
在图11E中，样品e21、e22和e23分别示出了厚度分别为
Figure BDA0001637599950000226
和
Figure BDA0001637599950000227
的氧化锆层的分析结果。
参考图11E，当在籽晶层上形成氧化锆时，无论氧化锆的厚度如何，均形成具有四方晶体结构的氧化锆(t-ZrO2)。例如，在氧化锆层的厚度相对较小如样品e21和e22(例如，
Figure BDA0001637599950000228
或更小)以及在氧化锆层的厚度相对较大如样品e23(例如，大于
Figure BDA0001637599950000229
)这两种情况下，均观察到了具有四方晶体结构的氧化锆(t-ZrO2)。
[氧化锆的晶体结构根据温度条件的分析结果]
图11F是示出了分别在彼此不同的温度下在一般电极上形成的氧化锆层的晶体结构的X射线衍射分析结果的曲线图。例如，每个一般电极可以与本公开中描述的电极E1和E2之一实质上相同，但在该电极和氧化锆之间并不包括籽晶层。例如，在250℃、275℃和300℃下在氮化钛电极上形成(沉积)氧化锆层，并且通过X射线衍射分析对形成的氧化锆层进行分析。这里，每个氧化锆层的厚度为
Figure BDA00016375999500002210
未形成籽晶层。在图11F中，样品c11、c12和c13分别示出了在250℃、275℃和300℃下形成的氧化锆层的分析结果。
参考图11F，当氧化锆层在相对较低的温度(例如，290℃或更小)下形成如样品c11、c12时，氧化锆层中未形成具有四方晶结构的氧化锆(t-ZrO2)。然而，当氧化锆层在相对较高的温度(例如，大于290℃)下形成如样品c13时，形成了具有四方晶结构的氧化锆(t-ZrO2)。
图11G是示出了分别在彼此不同的温度下在籽晶层上形成的氧化锆层的晶体结构的X射线衍射分析结果的曲线图。例如，分别在250℃、275℃和300℃下在钴(Co)层上形成(沉积)氧化锆层，并且通过X射线衍射分析对形成的氧化锆层进行分析。在样品e31、e32和e33中，每个钴层的厚度是
Figure BDA0001637599950000231
样品e31、e32和e33分别示出了在250℃、275℃和300℃下在厚度为
Figure BDA0001637599950000232
的钴层上形成的氧化锆层的分析结果。在样品e41、e42和e43中，每个钴层的厚度是
Figure BDA0001637599950000233
样品e41、e42和e43分别示出了在250℃、275℃和300℃下在厚度为
Figure BDA0001637599950000234
的钴层上形成的氧化锆层的分析结果。这里，样品e31、e32、e33、e41、e42和e43的氧化锆层的厚度分别为
Figure BDA0001637599950000235
和
Figure BDA0001637599950000236
参考图11G，当氧化锆层在相对较低的温度(例如，290℃或更少)下形成如样品e31、e32、e41、e42时，形成了具有四方晶体结构的氧化锆(t-ZrO2)。当氧化锆层在相对较高的温度(例如，大于290℃)下形成如样品e33和e43时，形成了具有四方晶体结构的氧化锆(t-ZrO2)。例如，即使籽晶层(即，钴层)相对较薄如样品e41、e42和e43，也形成了具有四方晶体结构的氧化锆(t-ZrO2)。
图11H是示出了分别在彼此不同的温度下在籽晶层上形成的氧化锆层的晶体结构的X射线衍射分析结果的曲线图。例如，分别在250℃、275℃和300℃下在镍(Ni)层上形成(沉积)氧化锆层，并且通过X射线衍射分析对形成的氧化锆层进行分析。在样品e51、e52和e53中，每个镍层的厚度是
Figure BDA0001637599950000237
样品e51、e52和e53分别示出了在250℃、275℃和300℃下在厚度为
Figure BDA0001637599950000238
的镍层上形成的氧化锆层的分析结果。在样品e61、e62和e63中，每个镍层的厚度是
Figure BDA0001637599950000239
样品e61、e62和e63分别示出了在250℃、275℃和300℃下在厚度为
Figure BDA00016375999500002310
的镍层上形成的氧化锆层的分析结果。这里，样品e51、e52、e53、e61、e62和e63的氧化锆层的厚度分别为
Figure BDA00016375999500002311
和
Figure BDA00016375999500002312
参考图11H，当氧化锆层在相对较低的温度(例如，290℃或更少)下形成如样品e51、e52、e61、e62时，形成了具有四方晶体结构的氧化锆(t-ZrO2)。当氧化锆层在相对较高的温度(例如，大于290℃)下形成如样品e53和e63时，形成了具有四方晶体结构的氧化锆(t-ZrO2)。此外，即使籽晶层(即，镍层)相对较薄如样品e61、e62和e63，也形成了具有四方晶体结构的氧化锆(t-ZrO2)。
图12A至图12C是示出了根据本发明构思的一些实施例的半导体器件的电容器的形状的示例的横截面图。电容器可以与参考图1、图5和/或图8描述的电容器实质上相同，除了它们的形状之外。
参考图12A至图12C，层间绝缘层110可以设置在衬底100上。层间绝缘层110可以覆盖设置在衬底100上的选择元件(未示出)。
接触插塞112可以设置在层间绝缘层110中。接触插塞112可以分别电连接到选择元件。
电容器CA3可以设置在层间绝缘层110上。电容器CA3可以分别电连接到接触插塞112。图12A至图12C示出了参考图8描述的电容器CA3。然而，本发明构思的实施例不限于此。在某些实施例中，可以利用参考图1描述的电容器CA1或者参考图5描述的电容器CA2来代替每个电容器CA3。每个电容器CA3可以包括第一电极E1、第二电极E2、电介质层DL、第一籽晶层SL1、第二籽晶层SL2和副氧化物层SOL。第一电极E1可以分别设置在电容器CA3中，并且可以彼此间隔开。另一方面，第二电极E2、电介质层DL、第一籽晶层SL1、第二籽晶层SL2和副氧化物层SOL可以由多个电容器CA3共享。
在一些实施例中，每个第一电极E1可以为柱状，如图12A所示。第一籽晶层SL1、副氧化物层SOL、电介质层DL、第二籽晶层SL2和第二电极E2可共形地覆盖第一电极E1的侧壁和顶表面以及层间绝缘层110的顶表面。
在某些实施例中，第一电极E1可以设置在形成在层间绝缘层110上的上绝缘层120中，如图12B所示。每个第一电极E1可以是底端封闭的中空柱状，并且第一电极E1的外侧壁可以与上绝缘层120接触。第一籽晶层SL1、副氧化物层SOL、电介质层DL、第二籽晶层SL2和第二电极E2可共形地覆盖第一电极E1的内表面以及上绝缘层120的顶表面。
在某些实施例中，每个第一电极E1可以是底端封闭的中空柱状，如图12C所示。第一籽晶层SL1、副氧化物层SOL、电介质层DL、第二籽晶层SL2和第二电极E2可共形地覆盖第一电极E1的内表面和外侧壁以及层间绝缘层110的顶表面。
图13A是示出了根据本发明构思的一些实施例的半导体器件的横截面图。在下文中，为了便于说明的目的，将省略或简要提及对与上述实施例中相同技术特征的描述。
参考图13A，半导体器件1可以包括衬底100、电介质层DL、籽晶层SL和栅电极层EL。衬底100可以是半导体衬底。例如，衬底100可以是硅衬底、锗衬底或硅锗衬底。备选地，衬底100可以是绝缘体上硅(SOI)衬底。衬底100可以具有源/漏区SDR和沟道区。衬底100的源/漏区SDR可以是掺杂有掺杂剂的区域。电介质层DL、籽晶层SL和栅电极层EL可以露出衬底100的源/漏区SDR。衬底100设置在栅电极层EL下方的部分可以用作沟道区。衬底100的沟道区可以设置在源/漏区SDR之间。
可以在衬底100上形成电介质层DL。电介质层DL可以包括氧化锆和/或氧化铪。电介质层DL可以具有大约
Figure BDA0001637599950000251
至大约
Figure BDA0001637599950000252
的厚度。电介质层DL可以以非晶态沉积在衬底100上。可以通过例如CVD工艺或ALD工艺来形成电介质层DL。电介质层DL可以用作栅绝缘层。
可以在电介质层DL上形成籽晶层SL。例如，可以通过CVD工艺或ALD工艺来形成籽晶层SL。籽晶层SL可以包括有助于将电介质层DL中包括的电介质材料结晶成四方晶体结构的籽晶材料。籽晶材料可以与参考图1描述的籽晶材料实质上相同。例如，籽晶材料可以满足上述晶格常数条件或上述键长条件中的至少一个。例如，籽晶材料可以满足上述导电条件、上述功函数条件、和/或上述氧化物带隙条件。例如，籽晶材料可以包括钴、镍、铜和Co4N。
可以在籽晶层SL上形成栅电极层EL。例如，可以通过CVD工艺或ALD工艺来形成栅电极层EL。栅电极层EL可以包括导电材料。例如，栅电极层EL可以包括以下至少一项：掺杂有掺杂剂的半导体材料、金属、导电金属氮化物、和/或金属半导体化合物。可以在大约240摄氏度或更高的温度(例如，大约240摄氏度至大约400摄氏度的温度)下执行形成栅电极层EL的工艺。电介质层DL中包括的非晶电介质材料在温度条件下可以受到籽晶层SL的影响，并且例如可以在形成栅电极层EL的工艺期间结晶电介质层DL。由于籽晶层SL与电介质层DL相邻，因此可以将电介质材料结晶成四方晶体结构。
之后，可以执行随后的热处理工艺。可以通过随后的热处理工艺来完成将电介质层DL中包括电介质材料结晶成四方晶体结构。随后的热处理工艺可以对应于例如在栅电极层EL上形成导电互连线(未示出)的工艺，并且可以在大约240摄氏度或更高的温度(例如，大约240摄氏度至大约400摄氏度)下执行。
图13B是示出了根据本发明构思的一些实施例的半导体器件的横截面图。在下文中，为了便于说明的目的，将省略或简要提及对与上述实施例中相同技术特征的描述。
参考图13B，半导体器件2可以包括衬底100、电介质层DL、籽晶层SL和栅电极层EL。图13B的电介质层DL、籽晶层SL和栅电极层EL可以分别与图13A的电介质层DL、籽晶层SL和栅电极层EL实质上相同。然而，图13B的栅电极层EL可以埋置在衬底100中。
根据本发明构思的一些实施例，可以在衬底100中形成沟槽101。可以在沟槽101的内表面上共形地形成电介质层DL。电介质层DL可以包括与参考图1描述的电介质层DL实质上相同的材料。电介质层DL可以以非晶态沉积在衬底100上。例如，紧接在电介质层DL沉积在衬底100上之后，电介质层DL中包括的电介质材料的至少一部分可以处于非晶态。在某些实施例中，当电介质材料沉积在衬底100上时，电介质层DL中包括的电介质材料可以实质上处于非晶态。可以在电介质层DL上形成籽晶层SL。籽晶层SL可以包括有助于将电介质层DL中包括的电介质材料结晶成四方晶体结构的籽晶材料。籽晶材料可以与参考图1描述的籽晶材料实质上相同。可以在籽晶层SL上形成栅电极层EL以填充沟槽101。可以在大约240摄氏度或更高的温度(例如，大约240摄氏度至大约400摄氏度的温度)下执行形成栅电极层EL的工艺。例如，可以在形成栅电极层EL的工艺期间将电介质层DL结晶成四方晶体结构。可以在衬底100中栅电极层EL的两侧处设置源/漏区SDR。
之后，可以执行随后的热处理工艺。可以通过随后的热处理工艺来完成将电介质层DL中包括电介质材料结晶成四方晶体结构。随后的热处理工艺可以对应于例如在栅电极层EL上形成导电互连线(未示出)的工艺，并且可以在大约240摄氏度或更高的温度(例如，大约240摄氏度至大约400摄氏度)下执行。随后的热处理工艺可以是形成电连接到栅电极层EL的导电互连线的工艺，或者可以是与形成导电互连线不同的工艺。可以在随后的热处理工艺中施加240摄氏度和400摄氏度之间的温度，从而在电介质层DL中诱导四方晶体结构。
根据本发明构思的一些实施例，电介质层可以包括具有高介电常数的四方晶体结构的氧化铪或四方晶体结构的氧化锆。因此，可以提高电容器的电容。
根据本发明构思的一些实施例，可以在没有附加的高温热处理工艺的情况下将电介质材料结晶成四方晶体结构。因此，可以简化用于制造电容器的工艺。
根据本发明构思的一些实施例，可以在低温条件下将电介质材料结晶成四方晶体结构。因此，可以简化用于制造电容器的工艺，并且可以减少或防止漏电流流过电介质层。
根据本发明构思的一些实施例，电介质层可以具有相对较薄的厚度，并且可以在保持适当电容以便使电容器和/或半导体器件合适工作的同时减小或最小化电容器的大小。
尽管已经参考示例实施例描述了本发明构思，但是本领域技术人员应清楚，在不脱离本发明构思的精神和范围的情况下，可以进行各种改变和修改。因此，应当理解，上述实施例不是限制性的，而是说明性的。

Claims (23)

1.一种电容器，包括：
彼此间隔开的第一电极和第二电极；
电介质层，设置在所述第一电极和所述第二电极之间；
第一籽晶层，设置在所述第一电极和所述电介质层之间，以及
第二籽晶层，设置在所述第二电极和所述电介质层之间，
其中，所述电介质层包括具有四方晶体结构的电介质材料，
其中，所述第一籽晶层包括第一籽晶材料，
其中，所述第一籽晶材料的晶格常数与所述电介质材料的水平晶格常数具有0.28％至0.5％的晶格失配；
其中，所述第二籽晶层包括第二籽晶材料，以及
其中，所述第二籽晶材料的品格常数与所述电介质材料的水平晶格常数具有0.28％至0.5％的晶格失配。
2.根据权利要求1所述的电容器，其中，所述第一籽晶材料和第二籽晶材料中的每一个包括导体。
3.根据权利要求1所述的电容器，其中，所述第一籽晶材料和第二籽晶材料中的每一个的氧化物的带隙为3eV或更小。
4.根据权利要求1所述的电容器，其中，所述第一籽晶材料和第二籽晶材料中的每一个的功函数为4.7eV或更大。
5.根据权利要求1所述的电容器，其中，所述第一籽晶材料和第二籽晶材料中的每一个具有立方晶体结构。
6.根据权利要求1所述的电容器，其中，所述第一籽晶材料和第二籽晶材料中的每一个包括钴、镍、铜或CoxN，其中3.5＜x＜4.5。
7.根据权利要求1所述的电容器，其中，所述电介质层包括具有四方晶体结构的氧化铪或具有四方晶体结构的氧化锆。
8.根据权利要求1所述的电容器，还包括：
副氧化物层，设置在所述电介质层和所述第一籽晶层之间，
其中，所述副氧化物层包括与所述第一籽晶层中包括的金属元素相同的金属元素。
9.根据权利要求8所述的电容器，其中，所述副氧化物层的厚度在从
Figure FDA0003496327890000021
至
Figure FDA0003496327890000022
的范围内。
10.一种电容器，包括：
彼此间隔开的第一电极和第二电极；
电介质层，设置在所述第一电极和所述第二电极之间；以及
金属籽晶层，设置在所述第一电极和所述电介质层之间，
其中，所述电介质层包括具有四方晶体结构的氧化物的电介质材料，
其中，所述金属籽晶层包括籽晶材料，以及
其中，所述籽晶材料的金属原子之间的键长与所述电介质材料的氧原子之间的键长之间的失配为5％或更小。
11.根据权利要求10所述的电容器，其中，所述籽晶材料的氧化物的带隙为3eV或更小。
12.根据权利要求10所述的电容器，其中，所述籽晶材料的功函数为4.7eV或更大。
13.根据权利要求10所述的电容器，其中，所述籽晶材料具有立方晶体结构。
14.一种电容器，包括：
彼此间隔开的第一电极和第二电极；
电介质层，设置在所述第一电极和所述第二电极之间；以及
导电籽晶层，设置在所述第一电极和所述电介质层之间，
副氧化物层，设置在所述电介质层和所述导电籽晶层之间，
上导电籽晶层，设置在所述第二电极和所述电介质层之间，
其中，所述电介质层包括具有四方晶体结构的氧化铪或具有四方晶体结构的氧化锆，
其中，所述导电籽晶层包括钴层、镍层、铜层或CoxN层，其中3.5＜x＜4.5，以及
其中，所述导电籽晶层的所述钴层、镍层、铜层或CoxN层的晶格常数与所述电介质层的所述氧化铪或所述氧化锆的水平晶格常数具有2％或更小的晶格失配，以及
其中，所述上导电籽晶层的晶格常数与所述电介质层的所述氧化铪或所述氧化锆的水平晶格常数具有2％或更小的晶格失配，
其中，所述副氧化物层包括与所述导电籽晶层中包括的金属元素相同的金属元素。
15.一种制造电容器的方法，所述方法包括：
在衬底上依次形成第一电极、电介质层和第二电极；
在所述第一电极与所述电介质层之间形成第一籽晶层；以及
在所述电介质层与所述第二电极之间形成第二籽晶层，
其中，所述电介质层包括氧化铪或氧化锆，
其中，所述第一籽晶层包括第一籽晶材料，
其中，所述第二籽晶层包括第二籽晶材料，
其中，所述第一籽晶材料的晶格常数与所述电介质层中包括的氧化物的四方晶体结构的水平晶格常数具有0.28％至0.5％的晶格失配，以及
其中，所述第二籽晶材料的晶格常数与所述电介质层中包括的氧化物的四方晶体结构的水平晶格常数具有0.28％至0.5％的晶格失配。
16.根据权利要求15所述的方法，其中，所述第一籽晶材料和所述第二籽晶材料中的每一个包括导体。
17.根据权利要求15所述的方法，其中，所述第一籽晶材料和所述第二籽晶材料中的每一个的氧化物的带隙为3eV或更小。
18.根据权利要求15所述的方法，其中，所述电介质层的至少一部分在形成所述第二电极的工艺期间被结晶成四方晶体结构。
19.根据权利要求18所述的方法，其中，形成所述第二电极的工艺在大约240摄氏度至大约400摄氏度的温度下执行。
20.一种制造电容器的方法，所述方法包括：
在衬底上依次形成第一电极、电介质层和第二电极；以及
在所述第一电极与所述电介质层之间或者在所述电介质层与所述第二电极之间形成金属籽晶层，
其中，所述电介质层包括氧化铪或氧化锆，
其中，所述金属籽晶层包括籽晶材料，以及
其中，所述籽晶材料的金属原子之间的键长与所述电介质层中包括的氧化物的四方晶体结构的氧原子之间的键长之间的失配为5％或更小。
21.根据权利要求20所述的方法，其中，所述电介质层的至少一部分在形成所述第二电极的工艺期间被结晶成四方晶体结构。
22.根据权利要求21所述的方法，其中，形成所述第二电极的工艺在大约240摄氏度至大约400摄氏度的温度下执行。
23.一种制造半导体器件的方法，所述方法包括：
在衬底上形成第一电极、第一金属层、副氧化物层、电介质层、第二金属层和第二电极，
其中，所述第一金属层介于所述电介质层与所述第一电极之间，
其中，所述副氧化物层设置在所述电介质层和所述第一金属层之间，
其中，所述第二金属层介于所述电介质层和所述第二电极之间，
其中，所述第一金属层包括具有立方晶体结构的第一金属，
其中，所述电介质层包括具有四方晶体结构的材料，以及
其中，所述电介质层包括氧化铪或氧化锆，
其中，所述第二金属层包括与所述第一金属相同的第二金属，
其中，所述第一金属层和所述第二金属层具有导电性，以及
其中，所述第一金属层和所述第二金属层中的每一个的晶格常数与所述电介质层的所述氧化铪或所述氧化锆的水平晶格常数具有2％或更小的晶格失配。
CN201810369447.4A 2017-04-26 2018-04-23 电容器及制造电容器和半导体器件的方法 Active CN108807345B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111189869.1A CN113964269A (zh) 2017-04-26 2018-04-23 电容器及制造电容器和半导体器件的方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020170053872A KR102466330B1 (ko) 2017-04-26 2017-04-26 커패시터 및 그 제조 방법
KR10-2017-0053872 2017-04-26
KR1020170118877A KR102428322B1 (ko) 2017-09-15 2017-09-15 커패시터의 제조 방법 및 반도체 소자
KR10-2017-0118877 2017-09-15

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202111189869.1A Division CN113964269A (zh) 2017-04-26 2018-04-23 电容器及制造电容器和半导体器件的方法

Publications (2)

Publication Number Publication Date
CN108807345A CN108807345A (zh) 2018-11-13
CN108807345B true CN108807345B (zh) 2022-03-22

Family

ID=63797232

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202111189869.1A Pending CN113964269A (zh) 2017-04-26 2018-04-23 电容器及制造电容器和半导体器件的方法
CN201810369447.4A Active CN108807345B (zh) 2017-04-26 2018-04-23 电容器及制造电容器和半导体器件的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202111189869.1A Pending CN113964269A (zh) 2017-04-26 2018-04-23 电容器及制造电容器和半导体器件的方法

Country Status (3)

Country Link
US (2) US10453913B2 (zh)
CN (2) CN113964269A (zh)
DE (1) DE102018108206B4 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3920200A1 (en) 2014-05-05 2021-12-08 3D Glass Solutions, Inc. 2d and 3d inductors antenna and transformers fabricating photoactive substrates
US10453913B2 (en) * 2017-04-26 2019-10-22 Samsung Electronics Co., Ltd. Capacitor, semiconductor device and methods of manufacturing the capacitor and the semiconductor device
US10854227B2 (en) * 2017-07-19 2020-12-01 Fujifilm Corporation Magnetic recording medium having characterized magnetic layer
CA3084818C (en) 2017-12-15 2023-01-17 3D Glass Solutions, Inc. Coupled transmission line resonate rf filter
KR102600200B1 (ko) 2018-01-04 2023-11-10 3디 글래스 솔루션즈 인코포레이티드 고효율 ｒｆ 회로들을 위한 임피던스 정합 도전성 구조
KR102656062B1 (ko) * 2018-09-19 2024-04-11 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102650214B1 (ko) * 2018-09-19 2024-03-21 삼성전자주식회사 집적회로 소자 및 그 제조 방법
KR102613029B1 (ko) 2018-10-17 2023-12-12 삼성전자주식회사 커패시터 구조물 및 이를 구비하는 반도체 소자
CA3107810A1 (en) 2018-12-28 2020-07-02 3D Glass Solutions, Inc. Heterogenous integration for rf, microwave and mm wave systems in photoactive glass substrates
WO2020206323A1 (en) 2019-04-05 2020-10-08 3D Glass Solutions, Inc. Glass based empty substrate integrated waveguide devices
US11038013B2 (en) * 2019-07-24 2021-06-15 International Business Machines Corporation Back-end-of-line compatible metal-insulator-metal on-chip decoupling capacitor
KR20210075727A (ko) 2019-12-13 2021-06-23 삼성전자주식회사 하프늄 산화물을 포함하는 박막 구조체, 이를 포함하는 전자 소자 및 그 제조 방법
CN111900149A (zh) * 2020-06-24 2020-11-06 中国科学院微电子研究所 电容器及其制备方法
CN111900150B (zh) * 2020-06-29 2022-06-03 中国科学院微电子研究所 电容及其制备方法、应用
CN113054105A (zh) * 2021-03-09 2021-06-29 长鑫存储技术有限公司 半导体结构及其制作方法
WO2022265783A1 (en) * 2021-06-15 2022-12-22 3D Glass Solutions, Inc. Radio frequency (rf) integrated power-conditioning capacitor
CN116056558B (zh) * 2023-03-28 2023-08-29 长鑫存储技术有限公司 一种半导体结构的制作方法及其结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101034722A (zh) * 2006-02-28 2007-09-12 索尼株式会社 半导体装置及制造该半导体装置的方法
KR100849854B1 (ko) * 2007-02-23 2008-08-01 삼성전자주식회사 반도체 소자 및 그 제조 방법
CN101546807A (zh) * 2008-03-27 2009-09-30 株式会社东芝 磁阻元件和磁存储器
KR20120009893A (ko) * 2010-07-22 2012-02-02 서울대학교산학협력단 반도체 소자의 커패시터 및 그 제조 방법
CN103985760A (zh) * 2009-12-25 2014-08-13 株式会社半导体能源研究所 半导体装置
CN105264682A (zh) * 2013-04-19 2016-01-20 苏黎世联邦理工学院 应变多层阻变存储元件

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100493040B1 (ko) * 2002-12-30 2005-06-07 삼성전자주식회사 반도체 소자의 커패시터 및 그 제조방법
US6785120B1 (en) 2003-07-03 2004-08-31 Micron Technology, Inc. Methods of forming hafnium-containing materials, methods of forming hafnium oxide, and capacitor constructions comprising hafnium oxide
KR20060037970A (ko) 2004-10-29 2006-05-03 삼성전자주식회사 반도체 장치의 커패시터 형성 방법
KR100716654B1 (ko) * 2006-04-04 2007-05-09 주식회사 하이닉스반도체 정방정계 구조의 지르코늄산화막 형성 방법 및 그를 구비한캐패시터의 제조 방법
JP4438963B2 (ja) 2006-11-29 2010-03-24 セイコーエプソン株式会社 強誘電体キャパシタ
KR100806034B1 (ko) * 2006-12-05 2008-02-26 동부일렉트로닉스 주식회사 Ｍｉｍ 캐패시터를 가지는 반도체 소자 및 그 제조방법
KR100971415B1 (ko) 2008-04-21 2010-07-21 주식회사 하이닉스반도체 결정화도움막을 구비하는 캐패시터 및 그 제조 방법
KR20090114994A (ko) 2008-04-30 2009-11-04 주식회사 하이닉스반도체 유전막 및 캐패시터의 제조방법
KR101046729B1 (ko) 2008-04-30 2011-07-05 주식회사 하이닉스반도체 캐패시터 및 그의 제조 방법
US8969188B2 (en) * 2008-09-26 2015-03-03 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor devices
KR101607263B1 (ko) * 2009-02-06 2016-03-30 삼성전자주식회사 유전층의 전기적 특성을 향상시킬 수 있는 반도체 소자의 제조방법
US8247317B2 (en) 2009-09-16 2012-08-21 Applied Materials, Inc. Methods of solid phase recrystallization of thin film using pulse train annealing method
JP5613910B2 (ja) 2011-05-17 2014-10-29 三菱マテリアル株式会社 Ｐｚｔ強誘電体薄膜の製造方法
US20130001746A1 (en) * 2011-07-01 2013-01-03 Texas Instruments Incorporated Multi-finger capacitor with reduced series resistance
US8866367B2 (en) * 2011-10-17 2014-10-21 The United States Of America As Represented By The Secretary Of The Army Thermally oxidized seed layers for the production of {001} textured electrodes and PZT devices and method of making
US8435854B1 (en) 2011-11-11 2013-05-07 Intermolecular, Inc. Top electrode templating for DRAM capacitor
US8901706B2 (en) 2012-01-06 2014-12-02 International Business Machines Corporation Thermally stable high-K tetragonal HFO2 layer within high aspect ratio deep trenches
JP5882075B2 (ja) 2012-02-06 2016-03-09 東京エレクトロン株式会社 キャパシタの製造方法、キャパシタ、およびそれに用いられる誘電体膜の形成方法
KR101902468B1 (ko) 2012-04-19 2018-11-13 삼성전자주식회사 커패시터, 이를 포함하는 반도체 장치, 커패시터 형성 방법 및 이를 이용한 반도체 장치 제조 방법
US8765570B2 (en) 2012-06-12 2014-07-01 Intermolecular, Inc. Manufacturable high-k DRAM MIM capacitor structure
US20140144681A1 (en) * 2012-11-27 2014-05-29 Qualcomm Mems Technologies, Inc. Adhesive metal nitride on glass and related methods
KR20140103551A (ko) 2013-02-18 2014-08-27 삼성전자주식회사 캐패시터 및 이를 이용한 반도체 소자
KR102148338B1 (ko) 2013-05-03 2020-08-26 삼성전자 주식회사 반도체 소자 및 이의 제조 방법
US8969169B1 (en) 2013-09-20 2015-03-03 Intermolecular, Inc. DRAM MIM capacitor using non-noble electrodes
KR102056657B1 (ko) 2015-06-05 2019-12-17 쇼와 덴코 가부시키가이샤 오프셋 인쇄에 의한 절연성 보호막 형성용 조성물
KR101948760B1 (ko) 2015-11-09 2019-04-19 주식회사 씨티엘 스마트 하체운동기
US10453913B2 (en) * 2017-04-26 2019-10-22 Samsung Electronics Co., Ltd. Capacitor, semiconductor device and methods of manufacturing the capacitor and the semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101034722A (zh) * 2006-02-28 2007-09-12 索尼株式会社 半导体装置及制造该半导体装置的方法
KR100849854B1 (ko) * 2007-02-23 2008-08-01 삼성전자주식회사 반도체 소자 및 그 제조 방법
CN101546807A (zh) * 2008-03-27 2009-09-30 株式会社东芝 磁阻元件和磁存储器
CN103985760A (zh) * 2009-12-25 2014-08-13 株式会社半导体能源研究所 半导体装置
KR20120009893A (ko) * 2010-07-22 2012-02-02 서울대학교산학협력단 반도체 소자의 커패시터 및 그 제조 방법
CN105264682A (zh) * 2013-04-19 2016-01-20 苏黎世联邦理工学院 应变多层阻变存储元件

Also Published As

Publication number Publication date
US20200013853A1 (en) 2020-01-09
CN113964269A (zh) 2022-01-21
CN108807345A (zh) 2018-11-13
US10453913B2 (en) 2019-10-22
US10658454B2 (en) 2020-05-19
US20180315811A1 (en) 2018-11-01
DE102018108206B4 (de) 2023-01-19
DE102018108206A1 (de) 2018-10-31

Similar Documents

Publication Publication Date Title
CN108807345B (zh) 电容器及制造电容器和半导体器件的方法
US9401417B2 (en) Method of manufacturing a semiconductor device
KR102434699B1 (ko) 확산방지층을 포함하는 다층구조체 및 이를 구비하는 소자
US10304936B2 (en) Protection of high-K dielectric during reliability anneal on nanosheet structures
US7700438B2 (en) MOS device with nano-crystal gate structure
US11735637B2 (en) Semiconductor device and method of manufacturing the same
TWI512979B (zh) 含氧阻障層的金屬閘極堆疊的場效電晶體裝置
US9627402B2 (en) Semiconductor memory device and method for manufacturing the same
TW201330268A (zh) 具有不對稱閘極的垂直電晶體
US9029959B2 (en) Composite high-k gate dielectric stack for reducing gate leakage
CN110911492A (zh) 电子器件和制造该电子器件的方法
KR102466330B1 (ko) 커패시터 및 그 제조 방법
TWI742529B (zh) 半導體記憶裝置
US20070052043A1 (en) Multilayer gate electrode, semiconductor device having the same and method of fabricating the same
JP4635070B2 (ja) 半導体装置
KR102428322B1 (ko) 커패시터의 제조 방법 및 반도체 소자
US20230290823A1 (en) Nanosheet with early isolation
US11664422B2 (en) Nanosheet transistor with ultra low-k spacer and improved patterning robustness
TWI678728B (zh) 半導體裝置及其製造方法
US20240079330A1 (en) Integrated circuit devices including a back side power distribution network structure and methods of forming the same
TW202347786A (zh) 半導體元件
TW202312436A (zh) 半導體裝置、半導體記憶裝置及半導體裝置之製造方法
JP5372394B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant