CN101034722A - 半导体装置及制造该半导体装置的方法 - Google Patents

半导体装置及制造该半导体装置的方法 Download PDF

Info

Publication number
CN101034722A
CN101034722A CNA2007101006217A CN200710100621A CN101034722A CN 101034722 A CN101034722 A CN 101034722A CN A2007101006217 A CNA2007101006217 A CN A2007101006217A CN 200710100621 A CN200710100621 A CN 200710100621A CN 101034722 A CN101034722 A CN 101034722A
Authority
CN
China
Prior art keywords
film
dielectric film
semiconductor device
continuous face
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101006217A
Other languages
English (en)
Other versions
CN100570899C (zh
Inventor
堀内悟志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101034722A publication Critical patent/CN101034722A/zh
Application granted granted Critical
Publication of CN100570899C publication Critical patent/CN100570899C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

提供一种半导体装置，其具有在电极之间具有钙钛矿结构的结晶介电膜。该半导体装置至少包括在结晶介电膜的柱形晶体部分中的不连续界面，通过该界面结晶性变为不连续的。

Description

半导体装置及制造该半导体装置的方法
技术领域
本发明涉及一种使用结晶金属氧化物膜作为介电膜的半导体装置，以及制造该半导体装置的方法。
背景技术
迄今为止氮化硅(Si3N4)膜或氧化硅(SiO2)膜被用来作为制造电容器装置的介电膜和大规模集成电路(下文称“LSI”)中晶体管的栅极绝缘膜。
由于LSI日益变得更加密集，由电容器装置占据的面积必须减小。另一方面，为了应用的多样化和降低电容器装置的成本以便适用于LSI更加复杂的功能，LSI的远外用电容器被结合到LSI中，呈现出LSI的容量增加的趋势。为了确保当限制电容器装置的占用时的容量需求，有效的是使用具有高介电常数的材料作为用来形成电容器装置的介电膜。
作为具有高介电常数的介电膜，近来引人注目的有氧化钽(Ta2O5)、氧化铪(HfO2)、氧化锆(ZrO2)、氧化铝(Al2O3)等。对它们不仅作为栅极绝缘膜而且作为电容器装置的介电膜的应用进行了积极的研究。这些材料通常以非晶相使用。例如，尽管氧化铪(HfO2)等易于结晶，但是它们通常与加入到其中的例如硅的元素一起使用以便防止其结晶。
下面示出了这些材料的典型介电常数。这些近似值以非晶相获得，因为介电常数实际取决于膜的杂质浓度和膜密度，对形成膜的材料有贡献。
[表1]
  材料名   介电常数
  氧化硅(SiO2)   约4
  氮化硅(Si3N4)   约7
  氧化铝(Al2O3)   约9
  氧化锆(ZrO2)   15-22
  氧化铪(HfO2)   15-22
  氧化钽(Ta2O3)   22-30
作为呈现出比上述材料更高的介电性能的材料，已知有结晶介电膜。例如，钛酸锶(SrTiO3，下文缩写为STO)、钛酸钡(BaTiO3，下文缩写为BTO)、与BTO混合为晶体的钛酸锶钡(BaxSr1-xTiO3，下文缩写为BST)、具有优异铁电性能的钛酸铅锆(PbZrxTi1-xO3，下文缩写为PZT)等正在被研发，并基于此针对它们的实际应用对其物理性能进行着研究。
这些结晶介电膜具有被称为钙钛矿结构的晶体结构，并且已知其介电常数取决于其结晶性(见例如下面的非专利文献1)
[非专利文献1]Tsuyoshi HORIKAWA，Noboru MIKAMI，Hiromi ITO，Yoshikazu OHNO，Tetsuro MAKITA，Kazunao SATO，“(Ba0.75Sr0.25)TiO3 Films for256Mbit DRAM”，(The Institute of Electronics，Information and CommunicationEngineers)TRANS ELECTRON，Vol.E77-C，No.3，pp.385-391，1994。
在钙钛矿结构中，较好的结晶性呈现出较高的介电常数。这被理解为离子极化现象。由于晶体介电膜的介电常数分别表现为很大地取决于结晶性，因此难以概括地给出其介电常数。但是，如果膜如此结晶使得其表现出作为高介质薄膜的优越性，则其介电常数为约50到100。
当通过使用该晶体介电膜形成具有高电容密度的电容器装置时，必须形成具有符合要求的结晶性的膜。为此，必须满足两方面需求。
第一需求是在足够高的温度下形成膜，这是对任何结晶生长的共同需求。尽管温度与结晶性的关系取决于所使用的材料，但存在许多报道：在STO和BST膜的情况中，其成膜温度通常为约500-800℃，包括随后的热处理。
第二需求是膜与成膜基材的表面材料的晶格匹配。以该观点考虑使用结晶介电膜形成电容器装置，优选呈现出与结晶介电膜相匹配的符合需求的晶格的材料作为下电极的表面材料。通常，使用例如铂(Pt)或钌(Ru)的金属材料，或例如氧化钌(RuO2)膜、氧化钌锶(SrRuO3)膜等的导电氧化物膜。公开的实例说明了晶格常数和与下层的晶格匹配的重要性(见例如专利文件1)。
[专利文件1]日本专利申请公开No.11-204745
但是，即使使用表现出令人满意的晶格匹配的这种材料来形成下电极，但是通常已知结晶介电膜具有其结晶性一开始不令人满意但是此后在成膜中通过其自身的晶格匹配来逐步改善的趋势。因此，膜在其最初生长时呈现低的介电常数和较少的结晶区域，而在其上层具有改进了结晶性的高介电常数。
目的在于降低LSI表面积的形成电容器装置的方法包括在互连工艺之后形成的层之间形成电容器装置。如此，甚至在电容器装置之下也能够形成例如晶体管的其它器件，并因此该方法是有效的。而且，层之间电容器装置的形成使得使用上下电极或存在互连的部分的MIM(金属绝缘体金属)结构易于形成。这实现了足够低的互连电阻，并由此有利于高频器件的应用。
但是，在互连工艺之后形成电容器装置时，最高器件形成温度受到限制，由此考虑到互连的可靠性和其它器件的性能波动的问题，器件必须在350-400℃以下形成。但是，在上述范围的温度内，与在高温时形成的相比，结晶介电膜的结晶性被削弱了，且由此降低了介电常数。
具有钙钛矿结构的结晶介电膜表现出如上所述的优异介电常数。为了获得这种结晶介电膜，开发了包括使用有机材料的方法的工艺，例如化学气相沉积(CVD)法(见例如专利文献2)、原子层沉积(ALD)法和溶胶-凝胶工艺(见例如专利文献3)。
[专利文献2]日本专利申请公开No.2002-353208
[专利文献3]日本专利公开No.3152135
当使用有机材料的这些成膜方法具有优异的步骤范围的特征时，它们也存在成膜材料中包含的例如碳或氢的有机组分残留于膜中的问题。例如，在使用有机材料形成介电膜时，通常已知的是例如碳和氢的杂质增加了漏电流。此外，这些杂质的存在阻止了结晶生长，并引起介电常数降低。
由于在低温成膜过程中有机组分残留得更加显著，所以必须在高温下形成膜。但是，由于涉及高温处理，所以难以在现有的互连工艺之后在制造的层之间形成电容器装置。同时，考虑到能够避免残留的有机组分的影响，在晶体生长中基于溅射方法的形成膜(见例如专利文献4)是有效的。
[专利文献4]日本专利申请公开No.2003-224123
结晶介电膜的结晶性最初是不令人满意的，但是此后在成膜过程中通过自身的晶格匹配逐步地改善。膜在其最初生长阶段呈现低的介电常数和较小的结晶区域，而在其上层展现出高介电常数及改进了的结晶性。此外，已知结晶介电膜具有漏电流特性取决于结晶性的趋势。例如，当注意到BST作为结晶介电材料时，报道了许多实验实示例，其中介电常数随着成膜温度的增加而增加，且漏电流也如此(见例如非专利文献2)。换句话说，初始生长的膜呈现漏电流降低的性能。该趋势在更低的结晶介电膜形成温度下变得更加显著。而且在已知作为优异的低温成膜法的RF溅射方法中观察到相似的趋势。
[非专利文献2]Tsuyoshi HORIKAWA，Junji TANIMURA，TakaakiKAWAHARA，Mikio YAMAMURA，Masayoshi TARUTANI，Kouichi ONO，“Effective of Post-Annealing on Dielectric Properties of(Ba，Sr)TiO3 Thin FilmsPrepared by Liquid Source Chemical Vapor Deposition”，IEICE(The Institute ofElectronics，Information and Communication Engineers)TRANS ELECTRON，Vol.E81-C，No.4，pp.497-504，1998.
当使用结晶介电膜作为电容器绝缘膜来形成电容器装置时，结晶介电膜(例如BST膜等)的结晶性在下电极界面和上电极界面处不同，在上电极界面处的结晶性比在下电极界面处的结晶性更令人满意。这导致了漏电流特性对施加在电极上的偏压方向的依赖性。从下电极注入电子的方向，即施加在上电极上的正向偏压的情形被称为“正偏压”，而施加在上电极的负向偏压的情形被称为“负偏压”。
图1中示出了评估其漏电流特性的电容器装置的结构，其为示出常规结构的截面图。图3示出了基于偏压方向的电子注入方向。图4示出了漏电流特性对偏压依赖性的实例。
如图1所示，电容器装置具有其中BST膜130插入在下电极120与上电极140之间的结构。作为BST膜130，使用400℃或更低的RF-溅射的膜，并使用铂制造下电极120和上电极140。同样如图3所示，关于偏压方向与电子注入方向之间的关系，在正偏压下电子从下电极120注入到上电极140，而在负偏压下电子从上电极140注入到下电极120。评估了这种电容器装置的漏电流特性，且图4示出了其结果。
如图4所示，漏电流特性清楚地表现出对偏压方向的依赖性。在正偏压下，漏电流/电容密度随电压升高而显示轻微向上的曲线，而在负偏压下，可见漏电流/电容密度随电压(绝对值)的升高突然地升高。这证明了由于BST膜的结晶性引起的趋势。
此外，图2示出了其上进行了上述测量的BST膜130的截面图的透射电子显微镜(TEM)照片。BST膜130在其形成的初始相，即与下电极120的界面处为非晶相，而其上层，即与上电极140的界面处为多晶相。
在例如于低温形成的BST膜的结晶介电膜中，从初始生长的区域与此后膜形成过程中生长的上层之间的差异可看出其漏电流特性对偏压的依赖性显著。因此，负偏压处漏电流特性的恶化产生了可靠性的问题。而且，其对偏压方向的依赖性导致了例如RF(射频)带处的信号失真的问题。因此要求对漏电流特性的改进。并且如果通过不引起电容器装置的单元电容降低的方法能够改进漏电流特性，由由于结晶介电膜的性能不会削弱，该方法是合适的。
发明内容
考虑到单元电容是对于使用结晶介电膜作为电容器绝缘膜的电容器装置中的电极泄漏特性的折衷的事实，要解决的问题是改进漏电流特性同时保持单元电容的困难。
本发明的目的是通过降低负偏压下漏电流而改进击穿电压，同时保持单元电容。
依照本发明的一个实施方案，半导体装置具有在第一电极和第二电极之间具有钙钛矿结构的结晶介电膜。该半导体装置在结晶介电膜的柱形晶体部分至少具有不连续界面，通过该界面结晶性变为不连续的。
依照本发明的一个实施方案，通过其结晶性变为不连续的不连续界面位于结晶介电膜的柱形晶体部分。由此，例如当负偏压施加到电极之一上时，在不连续界面处阻塞了电子从一个电极向与其相对的电极的注入，由此降低漏电流。
依照本发明的另一个实施方案，提供一种制造半导体装置的方法，该半导体装置具有在第一电极与第二电极之间具有钙钛矿结构的结晶介电膜。该方法包括在形成结晶介电膜的过程中，在结晶介电膜的柱型晶体部分形成不连续界面的步骤，通过该界面结晶性变为不连续的。
依照本发明的另一个实施方案，在形成结晶介电膜的过程中，在结晶介电膜的柱型晶体部分形成不连续界面，通过该界面结晶性变为不连续的。因此，例如当负偏压施加到电极之一上时，形成结晶介电膜，其中在不连续界面处阻塞了电子从一个电极向与其相对的电极的注入，由此能够制造漏电流降低的半导体装置。
依照本发明的一个实施方案，通过其结晶性变为不连续的不连续界面位于具有钙钛矿结构的结晶介电膜的柱型晶体区域中。因此，在本发明的结晶介电膜中，与具有相同厚度的单层结晶介电膜相比能够降低漏电流。因此，有利于实现高度可靠的电容器装置。此外，通过在不连续界面上提供一层结晶介电膜(例如多晶膜)，不必降低单元电容就能够降低漏电流。此外，能够减低负偏压处的漏电流，并实际上在正偏压和负偏压下都能获得相同的泄漏特性。因此，不仅能够改进电容器装置的可靠性，而且随着抑制RF(射频)频带处的信号失真，能够获得稳定的性能。
依照本发明的另一个实施方案，通过其结晶性变为不连续的不连续界面形成于具有钙钛矿结构的结晶介电膜的柱型晶体区域中。因此，在本发明的结晶介电膜中，与具有相同厚度的单层结晶介电膜相比能够降低漏电流。因此，能够形成高度可靠的电容器装置。此外，通过在不连续界面之上形成一层结晶介电膜(例如多晶膜)，不必降低单元电容就能够形成降低漏电流的电容器。此外，在制造的半导体装置中，能够降低负偏压下的漏电流，并实际上在正偏压和负偏压下都能获得相同的泄漏特性。因此，不仅能够改进电容器装置的可靠性，而且随着抑制RF(射频)频带处的信号失真，能够获得稳定的性能。
附图说明
结合附图，通过下面对本发明的实施方案和实施例的详细说明将更加容易地观察和理解本发明，其中：
图1是示出相关技术的电容器装置结构构造的截面示意图；
图2是示出相关技术的电容器装置结构的TEM截面照片的图；
图3是示出基于偏压方向的电子注入方向的图；
图4是相关技术中漏电流/电容密度与偏压的关系图；
图5是示出实施方案(第一实施方案)的截面示意图；
图6是图5中部分A的放大TEM照片的图；
图7是比较本发明与相关技术的漏电流/电容密度与偏压的关系图；
图8A是电容器绝缘膜的截面的亮区TEM照片的图；
图8B是电容器绝缘膜的截面的暗区TEM照片的图；
图8C是图8A中部分A的电子衍射照片的图；
图8D是图8A中部分B的电子衍射照片的图；
图9是在泄漏击穿电压和单元电容方面比较本发明与相关技术的图；
图10是泄漏击穿电压与第二层的厚度的关系图；
图11是泄漏击穿电压与非晶层的厚度的关系图；
图12是示出本发明的第二实施方案即半导体装置的截面示意图；
图13是示出本发明的第三实施方案即半导体装置的截面示意图；和
图14是示出本发明的第四实施方案即半导体装置的截面示意图。
具体实施方式
将参照图5和6描述本发明的一个实施方案(第一实施方案)。图5是示出作为电容器装置实例的电容器的截面示意图，而图6示出了图5中部分A的放大TEM照片的图。
如图5和6所示，在基材10上形成第一电极20，未示出。考虑到在电容器绝缘膜30的结晶生长期间的晶格匹配，该第一电极20的至少一个表面优选由金属材料、合金材料或导电氧化物形成。金属材料包括铂(Pt)和钌(Ru)。合金材料由选自镍(Ni)、钽(Ta)和铌(Nb)的至少一种与铝(Al)相混合而制备以匹配其晶格常数。导电氧化物包括氧化钌(RuO2)、氧化钌锶(SrRuO3)和含镧的氧化物(例如La1-xSrxMnO3)。注意基材10上形成有集成电路，且例如晶体管和互连的器件可以由此形成在第一电极20之下的层中。同样，第一电极20的下层可以理想地为绝缘膜，未示出，例如通过化学机械抛光(CMP)等平坦化的层。
在第一电极20上形成电容器绝缘膜30。该电容器绝缘膜30主要由具有钙钛矿结构的结晶介电膜形成，例如钛酸锶(SrTiO3，下文缩写为STO)、钛酸钡(BaTiO3，下文缩写为BTO)、钛酸锶钡(BaxSr1-xTiO3，下文缩写为BST)、或钛酸铅锆(PbZrxTi1-xO3，下文缩写为PZT)。在下面的说明中，以BST为例。此由BST制成的电容器绝缘膜30为例如100nm厚。并且成膜温度不会导致在膜之前形成的晶体管和互连的可靠性下降或性能波动是重要的。通常，尽管也取决于基材结构，但温度为350-400℃或更低。
在电容器绝缘膜30中，通过其结晶性变为不连续的不连续界面33形成在结晶介电膜的柱型晶体部分中。即，电容器绝缘膜30的主要部分具有由结晶介电膜的第一层(下文称“第一层”)32、不连续界面33和结晶介电膜的第二层(下文称“第二层”)34形成的叠层结构。同样，在第一层32之下，形成当第一层32生长时制造的非晶层31。因此，电容器绝缘膜30实质上是包含非晶层31的膜。
在电容器绝缘膜30上形成第二电极40。面对电容器绝缘膜30的所述第二电极40的至少一侧由与电容器绝缘膜30呈现令人满意的晶格匹配的膜形成。该膜可以由例如金属材料、合金材料或导电氧化物形成。金属材料包括铂(Pt)和钌(Ru)。合金材料由选自镍(Ni)、钽(Ta)和铌(Nb)的至少一种与铝(Al)相混合而制备以匹配其晶格常数。导电氧化物包括氧化钌(RuO2)、氧化钌锶(SrRuO3)和含镧的氧化物(例如La1-xSrxMnO3)。
因此，第一电极20和第二电极40的整个部分可以由上述金属材料或导电氧化物制成。
当在400℃或更低温度形成电容器绝缘膜30时，膜的结晶性最初被削弱，但是此后在膜形成工艺中逐步地改进。因此，电容器绝缘膜30的最下层(面对第一电极20的一侧)为非晶层31。从该非晶层31引起漏电流对偏压的依赖性。此外，在极低温度处(例如50℃或更低)，主要形成电容器绝缘膜30的结晶介电膜的随后晶体生长变得非常慢或甚至不进行。因此，为了获得结晶介电膜的铁电性能的优点，包括后处理的成膜温度可以优选为200℃或更高。
在上述半导体装置1中，提供叠层结构，其中不连续的界面33插入到第一层32和第二层34之间。即，不连续界面33形成在第一层32和第二层34的柱形晶体中。这里，关于先前在图1所示的不具有不连续界面的相关技术结构和依照本发明的半导体装置1的结构，来测试漏电流/电容密度与电压之间的关系。
参照图7说明该结果。注意，BST膜用作其结晶介电膜。相关技术的结晶介电膜为100nm厚，而本发明的结晶介电膜总厚度为100nm，包含70nm的第一层32和30nm的第二层。注意，在成膜工艺中最初形成的非晶层具有相等的厚度。
如图7所示，在正偏压下，依照相关技术的结构和依照本发明的结构都呈现出基本相等的漏电流特性，而在负偏压下，依照本发明的结构呈现出对偏压依赖性的改进，并获得与在正偏压下获得的漏电流水平基本相同的漏电流水平。这里，如果把泄漏击穿电压定义为正向或负向偏压达到1×10-2(1E-2)nA/pF的漏电流/电容密度的电压，由相关技术结构获得的泄漏击穿电压为约15V，而从半导体装置1能够获得30V(绝对值)或更高的泄漏击穿电压。
这里，分别测试在不连续界面33的上面和下面形成的第一层32和第二层34的晶体结构。参照图8A-8D来描述结果。图8A是电容器绝缘膜30的截面的亮区TEM照片的图；图8B是电容器绝缘膜30的截面的暗区TEM照片的图；图8C是图8A中部分A的电子衍射照片的图；图8D是图8A中部分B的电子衍射照片的图。
如图8A-8D所示，部分A是第一层32的一部分，部分B是第二层34的一部分。因此，通过透射电子显微镜来观察在第一层32和第二层34之间形成的不连续界面33之上和之下区域中的两点。从图8C和图8D显然可见，从在两个观察点中发现衍射斑的事实能够理解，两个部分都结晶化。此外，从其衍射图形中发现的明显不同也可以看出，在第一层32和第二层34之间的晶向中存在差异。因此，在以不连续界面33为边界的结晶介电膜中发现晶向差异的条件下可以形成不连续界面33。同样，从图8B所示的暗区照片图中，甚至在不连续界面之上和之下的相邻柱形晶体区域之间可见相反的明显差异，电子衍射分析中注意到此点，且由此也可以看出存在其晶向差异。
因此，在不连续界面33上形成的第二层34由具有晶体结构的结晶介电膜制成且至少一部分第二层34(或至少第一层32的一部分)包括其中晶向与第一层32(或第二层34)的晶向不同的区域的条件下，可以形成不连续界面33。并且通过以在由第一层32和第二层34界定的整个区域上扩展的方式形成不连续界面33，能够改进泄漏击穿电压。
此外，在不连续界面之上和之下的两层都结晶的叠层结构的优点中，存在单元电容不降低的事实。这里，在泄漏击穿电压和单元电容方面来比较相关技术的结构和本发明的半导体装置。参考图9描述其结果。
如图9所示，本发明的半导体装置(显示为实心圆和实心方块)显示单元电容基本等于相关技术结构的单元电容，而相关技术的结构(显示为空心圆和空心方块)显示泄漏击穿电压从约15V到30V的改进。
同样，如何有效地降低负偏压下的漏电流取决于不连续界面33的位置。具体地，存在对不连续界面33上的结晶介电膜部分最小厚度的要求。因此，测试泄漏击穿电压与结晶介电膜的第二层的厚度之间的关系。图10示出了结果。图10中，纵坐标指示泄漏击穿电压而横坐标指示第二层的厚度。此外，使用BST结晶介电膜。在第一层与第二层的结合厚度为100nm的条件下，改变第二层的厚度来进行泄漏击穿电压的测量。此外，与上述相似，将泄漏击穿电压定义为正向或负向偏压达到1×10-2nA/pF的漏电流/电容密度的电压。
如图10所示，泄漏击穿电压随着第二层厚度的增加而提高。可以看出当第二层为20nm厚时泄漏击穿电压为约27V。因此，如果把最小厚度设置为20nm或更厚，就可能有效地降低负偏压下的漏电流。注意，当第二层的厚度为0时，即当仅仅存在第一层时，这是相关技术的结构的情况。此时，泄漏击穿电压为约15V。因此，通过在第一和第二层之间提供不连续界面和设置第二层的厚度为20nm或更大，泄漏击穿电压改进为由相关技术结构提供的泄漏击穿电压的约两倍。当考虑到使用结晶介电膜作为电容器装置的介电膜的事实，并且进一步由于作为电容器绝缘膜的膜的厚度通常为约200nm或更小，可以从200nm或更小的结晶介电膜的总厚度来决定第二层的最大厚度。附带地，当第一层为70nm厚时，第二层应当是130nm厚或更小。
同样，当第二层变得比第一层越厚，即膜中第二层比第一层的百分比越大时，泄漏击穿电压变得越好。如图10所示，第二层优选具有第一和第二层结合厚度的至少20％或更大的厚度。
此外，在第一层32形成期间，在第一电极20上形成非晶膜31。尽管由于降低介电常数而希望该非晶膜31薄，但从泄漏击穿电压的观点来说应要求具有一定的厚度。因此，测试泄漏击穿电压与非晶膜的厚度之间的关系，图11示出了结果。与上述相似，将泄漏击穿电压定义为正向或负向偏压达到1×10-2nA/pF的漏电流/电容密度的电压。
如图11所示，当非晶层的厚度为28nm时，泄漏击穿电压达到30V。因此，从泄漏击穿电压的观点来说，非晶层为约30nm厚就足够了。即使非晶层比30nm更薄，通过形成不连续界面能够确保约30V的泄漏击穿电压。此外，该非晶层31导致在400℃或更低的低温形成结晶介电膜。重要的是通过在具有钙钛矿结构的结晶介电膜的柱形晶体中具有不连续界面实现了降低漏电流。因此，甚至通过在高温形成的结晶介电膜的柱形晶体中形成不连续界面，能够由此提供相同的优点。
为此一种技术是形成多个不连续界面。此外，有效的是形成不连续界面，例如具有与结晶介电膜的组成相似的组成的非晶层，或例如导电化合物膜的金属膜或金属性导电膜，可靠地确保泄漏击穿电压。下面将描述这些工艺。
首先，参照示出常规构造的截面示意图的图12描述第二实施方案，即具有多个不连续界面的本发明的半导体装置2。图12示出的结构为其中形成有多个不连续界面，例如此处两个不连续界面的实例。
虽然前面已描述了其中在两层结晶介电膜之间插入不连续界面的叠层结构，但也可以通过增加不连续界面的层数来获得相似的优点。此外，虽然上述实施方案中已描述了在低温形成的膜的实例，但在本发明中重要的是通过在具有钙钛矿结构的结晶介电膜的柱形晶体中提供其中形成不连续界面的叠层结构来实现降低漏电流。因此，甚至通过在高温下形成的柱形晶体能够提供相似的优点。例如，如图12所示，在其中未形成非晶层31的高温成膜的情况中，在整个厚度区域上生长柱形晶体。接着，通过在第一电极20和第二电极40附近分别形成不连续界面61、62，可能降低两种偏压下的漏电流，同时保持单元电容。下面具体地描述该构造。
在基材10上形成第一电极20，未示出。考虑到电容器绝缘膜50的晶体生长期间的晶格匹配，该第一电极20的至少一个表面优选由金属材料、合金材料或导电氧化物形成。金属材料包括铂(Pt)和钌(Ru)。合金材料由选自镍(Ni)、钽(Ta)和铌(Nb)的至少一种与铝(Al)相混合而制备以匹配其晶格常数。导电氧化物包括氧化钌(RuO2)、氧化钌锶(SrRuO3)和含镧的氧化物(例如La1-xSrxMnO3)。注意，基材10可以具有形成于其上的集成电路，并且可由此在第一电极20之下的层中形成例如晶体管和互连的器件。同样，第一电极20的下层可以理想地是绝缘膜，未示出，例如由化学机械抛光(CMP)等平坦化的一层。
在第一电极20上形成电容器绝缘膜50。该电容器绝缘膜50主要由具有钙钛矿结构的结晶介电膜形成，例如钛酸锶(SrTiO3，下文缩写为STO)、钛酸钡(BaTiO3，下文缩写为BTO)、钛酸锶钡(BaxSr1-xTiO3，下文缩写为BST)、或钛酸铅锆(PbZrxTi1-xO3，下文缩写为PZT)。下面的说明中以BST为例。由BST制成的该电容器绝缘膜50为例如100nm厚。并且重要的是其成膜温度不会导致在膜之前形成的晶体管和互连的可靠性下降或性能波动。通常，尽管也取决于基材结构，但该温度为350-400℃或更低。
在电容器绝缘膜50中，在第一和第二电极20、40附近的结晶介电膜的柱形晶体部分中分别形成通过其结晶性变得不连续的多个(这里是两个)不连续界面61、62。与前面参照图10所述的情形相似，这些不连续界面61、62以20nm或更大的间隔分别与第一和第二电极20、40隔开。
因此，电容器绝缘膜50的主要部分具有由结晶介电膜的第一层(下文称“第一层”)51、不连续界面61和、结晶介电膜的第二层(下文称“第二层”)52、不连续界面62和结晶介电膜的第三层(下文称“第二层”)53形成的叠层结构。
在电容器绝缘膜50上形成第二电极40。面向电容器绝缘膜50的该第二电极40的至少一侧由与电容器绝缘膜50呈现令人满意的晶格匹配的膜形成。该膜可以是由例如金属材料、合金材料或导电氧化物制成。金属材料包括铂(Pt)和钌(Ru)。合金材料由选自镍(Ni)、钽(Ta)和铌(Nb)的至少一种与铝(Al)相混合而制备以匹配其晶格常数。导电氧化物包括氧化钌(RuO2)、氧化钌锶(SrRuO3)和含镧的氧化物(例如La1-xSrxMnO3)。
因此，第一电极20和第二电极40的整个部分可以由上述金属材料或导电氧化物制成。
在上述半导体装置2中，为了降低负偏压下的漏电流，提供叠层结构，其中结晶介电膜的第一层51、第二层52和第三层53中分别插入不连续界面61、62。即，不连续界面61、62形成在第一层51到第三层53的柱形晶体部分中。因此，通过不连续界面61、62改善了泄漏击穿电压。同样，由于第一层51到第三层53构成结晶介电膜，所以当与其中电容器绝缘膜50形成为单层结晶介电膜的结构相比时，叠层结构显示几乎没有降低单元电容。
接着，将参照示出常规构造的截面示意图的图13描述第三实施方案，即本发明的半导体装置3。图13所示的结构是其中不连续界面由非晶层形成的实例。
如图13所示，在基材10上形成第一电极20，未示出。考虑到电容器绝缘膜30的晶体生长期间的晶格匹配，该第一电极20的至少一个表面优选由金属材料、合金材料或导电氧化物形成。金属材料包括铂(Pt)和钌(Ru)。合金材料由选自镍(Ni)、钽(Ta)和铌(Nb)的至少一种与铝(Al)相混合而制备以匹配其晶格常数。导电氧化物包括氧化钌(RuO2)、氧化钌锶(SrRuO3)和含镧的氧化物(例如La1-xSrxMnO3)。注意，基材10可以具有形成于其上的集成电路，并且可由此在第一电极20之下的层中形成例如晶体管和互连的器件。同样，第一电极20的下层可以理想地是绝缘膜，未示出，例如由化学机械抛光(CMP)等平坦化的一层。
在第一电极20上形成电容器绝缘膜30。该电容器绝缘膜30主要由具有钙钛矿结构的结晶介电膜形成，例如钛酸锶(SrTiO3，下文缩写为STO)、钛酸钡(BaTiO3，下文缩写为BTO)、钛酸锶钡(BaxSr1-xTiO3，下文缩写为BST)、或钛酸铅锆(PbZrxTi1-xO3，下文缩写为PZT)。下面的说明中以BST为例。由BST制成的电容器绝缘膜30为例如100nm厚。并且重要的是其成膜温度不会导致在膜之前形成的晶体管和互连的可靠性下降或性能波动。通常，尽管也取决于基材结构，但该温度为350-400℃或更低。
在电容器绝缘膜30中，在结晶介电膜的柱形晶体部分中形成通过其结晶性变为不连续的非晶层35。该非晶层35为具有与结晶介电膜的组成相似的组成的非晶层。因此，电容器绝缘膜30的主要部分具有由结晶介电膜的第一层32、非晶层35和结晶介电膜的第二层34形成的叠层结构。
在电容器绝缘膜30上形成第二电极40。面向电容器绝缘膜30的该第二电极40的至少一侧由与电容器绝缘膜30呈现令人满意的的晶格匹配的膜形成。该膜可以由例如金属材料、合金材料或导电氧化物制成。金属材料包括铂(Pt)和钌(Ru)。合金材料由选自镍(Ni)、钽(Ta)和铌(Nb)的至少一种与铝(Al)相混合而制备以匹配其晶格常数。导电氧化物包括氧化钌(RuO2)、氧化钌锶(SrRuO3)和含镧的氧化物(例如La1-xSrxMnO3)。
因此，第一电极20和第二电极40的整个部分由上述金属材料或导电氧化物制成。
在上述半导体装置3中，为了降低负偏压下的漏电流，提供叠层结构，其中结晶介电膜的第一层32和第二层34中插入作为不连续界面的非晶层35。即，非晶层35作为不连续界面形成在第一层32和第二层34的柱形晶体部分中。因此，通过非晶层35改善了泄漏击穿电压。同样，由于第一层32和第二层34构成结晶介电膜，所以当与其中电容器绝缘膜30由单层结晶介电膜形成的结构相比时，叠层结构显示几乎没有降低单元电容。
接着，将参照示出常规构造的截面示意图的图14描述第四实施方案，即本发明的半导体装置4。图14中所示的结构是其中不连续界面由金属性导电膜形成的实例。
如图14所示，在基材10上形成第一电极20，未示出。考虑到电容器绝缘膜30的晶体生长期间的晶格匹配，该第一电极20的至少一个表面优选由金属材料、合金材料或导电氧化物形成。金属材料包括铂(Pt)和钌(Ru)。合金材料由选自镍(Ni)、钽(Ta)和铌(Nb)的至少一种与铝(Al)相混合而制备以匹配其晶格常数。导电氧化物包括氧化钌(RuO2)、氧化钌锶(SrRuO3)和含镧的氧化物(例如La1-xSrxMnO3)。注意，基材10可以具有形成于其上的集成电路，并且可由此在第一电极20之下的层中形成例如晶体管和互连的器件。同样，第一电极20的下层可以理想地是绝缘膜，未示出，例如由化学机械抛光(CMP)等平坦化的一层。
在第一电极20上形成电容器绝缘膜30。该电容器绝缘膜30主要由具有钙钛矿结构的结晶介电膜形成，例如钛酸锶(SrTiO3，下文缩写为STO)、钛酸钡(BaTiO3，下文缩写为BTO)、钛酸锶钡(BaxSr1-xTiO3，下文缩写为BST)或钛酸铅锆(PbZrxTi1-xO3，下文缩写为PZT)。下面的说明中以BST为例。由BST制成的电容器绝缘膜30为例如100nm厚。重要的是其成膜温度不会导致在膜之前形成的晶体管和互连的可靠性下降或性能波动。通常，尽管也取决于基材结构，但该温度为350-400℃或更低。
在电容器绝缘膜30中，在结晶介电膜的柱形晶体部分中形成通过其结晶性变为不连续的金属性导电膜36。该金属性导电膜36由例如金属膜、导电氧化物膜等制成。例如，可以使用例如铂(Pr)或钌(Ru)的金属材料，或通过选自镍(Ni)、钽(Ta)和铌(Nb)的至少一种与铝(Al)相混合而制备以匹配其晶格常数的合金材料，或者例如氧化钌(RuO2)、氧化钌锶(SrRuO3)和含镧的氧化物(例如La1-xSrxMnO3)的导电氧化物。
因此，电容器绝缘膜30的主要部分具有由结晶介电膜的第一层32、金属性导电膜36和结晶介电膜的第二层34形成的叠层结构。
在电容器绝缘膜30上形成第二电极40。面向电容器绝缘膜30的该第二电极40的至少一侧由与电容器绝缘膜30呈现令人满意的的晶格匹配的膜形成。该膜可以由例如金属材料、合金材料或导电氧化物形成。金属材料包括铂(Pt)和钌(Ru)。合金材料由选自镍(Ni)、钽(Ta)和铌(Nb)的至少一种与铝(Al)相混合而制备以匹配其晶格常数。导电氧化物包括氧化钌(RuO2)、氧化钌锶(SrRuO3)和含镧的氧化物(例如La1-xSrxMnO3)。
因此，第一电极20和第二电极40的整个部分由上述金属材料或导电氧化物制成。
在上述半导体装置4中，为了降低负偏压下的漏电流，提供叠层结构，其中结晶介电膜的第一层32和第二层34中插入作为不连续界面的金属性导电膜36。即，在第一层32和第二层34的柱形晶体部分形成作为不连续界面的金属性导电膜36。因此，通过金属性导电膜36改善了泄漏击穿电压。同样，由于第一层32和第二层34构成结晶介电膜，所以当与其中电容器绝缘膜30由单层结晶介电膜形成的结构相比时，叠层结构显示几乎没有降低单元电容。
下面，将参照先前所示的图5描述本发明的实施方案(第五实施方案)。
如图5所示，在基材10上形成第一电极20，未示出。考虑到电容器绝缘膜30的晶体生长期间的晶格匹配，该第一电极20的至少一个表面优选由金属材料、合金材料或导电氧化物形成。金属材料包括铂(Pt)和钌(Ru)。合金材料由选自镍(Ni)、钽(Ta)和铌(Nb)的至少一种与铝(Al)相混合而制备以匹配其晶格常数。导电氧化物包括氧化钌(RuO2)、氧化钌锶(SrRuO3)和含镧的氧化物(例如La1-xSrxMnO3)。注意，基材10可以具有形成于其上的集成电路，并且可由此在第一电极20之下的层中形成例如晶体管和互连的器件。同样，第一电极20的下层可以理想地是绝缘膜，未示出，例如由化学机械抛光(CMP)等平坦化的一层。
接着，在第一电极20上形成电容器绝缘膜30。该电容器绝缘膜30主要由具有钙钛矿结构的结晶介电膜形成，例如钛酸锶(SrTiO3，下文缩写为STO)、钛酸钡(BaTiO3，下文缩写为BTO)、钛酸锶钡(BaxSr1-xTiO3，下文缩写为BST)或钛酸铅锆(PbZrxTi1-xO3，下文缩写为PZT)。下面的说明中以BST为例。由BST制成的电容器绝缘膜30为例如100nm厚。并且因为重要的是其成膜温度不会导致在膜之前形成的晶体管和互连的可靠性下降或性能波动，所以尽管也取决于基材结构，但该温度通常为350-400℃或更低。
在该温度范围内形成的BST膜的结晶性最初不令人满意，但是此后逐步地改进，由此发生其漏电流对偏压的依赖性，如先前参照图4所示。但是，在极低的温度下，甚至不能进行随后的晶体生长。在这种情况下，不能得到结晶介电膜的铁电性能的优点，并且因此包括后处理的成膜温度优选为200℃或更高。
在电容器绝缘膜30中，通过其结晶性变为不连续的不连续界面33形成在结晶介电膜的柱形晶体部分中。下面将描述形成该不连续界面33的方法。
如下获得不连续界面33。在结晶介电膜的形成期间，在将形成不连续界面的位置暂时地停止膜的形成，并降低基材温度。降低20℃左右是适当的。此后，重新开始形成结晶介电膜，由此获得不连续界面33。具体地，以下的工艺是可用的。
在结晶介电膜形成期间，加热其上形成膜的基材10。当膜的形成中断时，将基材从成膜室中取出以降低基材温度。此后，再次把基材放入成膜室中以重新开始形成结晶介电膜。把基材从成膜室中取出的步骤可以通过把基材从成膜室中完全地取出来而有效地进行，但是从基材的生产率和污染的观点来看该工艺是不理想的。基于此点，可以使用其它有效的工艺，例如包括取出基材至输送室例如载荷锁存室(load-lock chamber)以降低基材温度，把基材放入到系统中其温度比成膜温度更低的另一个处理室中，并冷却基材支撑台以降低基材温度。注意，在降低台的温度的情况下，通过在重新开始成膜时的台内提供的台加热装置来使台可加热可能是理想的。
在降低基材温度的这些工艺中，由于伴随着基材和结晶介电膜的温度变化引起的热收缩、热膨胀等，难以如实地再现就在成膜中断之前的成膜条件。这就是为什么当重新开始形成结晶介电膜的膜时，能够在重新开始成膜的之前和之后在结晶介电膜的界面处有效地形成结晶不连续表面。
如上所述，基材的有效温度变化是下述因素之一：通过该因素在形成和随后重新开始形成期间，通过第一次中断结晶介电膜的形成来形成降低漏电流的双层结构。例如，通过等离子体等中电子温度的影响，基材的表面温度在成膜期间比开始时变得更高。在该工艺这一点，成膜被暂时地中断。接着，极难如实地正确恢复相同的条件使表面温度调节到中断之前。该温度变化是形成在结晶介电膜的柱形晶体部分中具有不连续界面的叠层结构的一个因素。为了获得本实施方案所述的泄漏击穿电压的改进，优选在成膜中断和重新开始形成期间降低20℃或更高的基材的有效表面温度。
如先前所述的，用于形成具有不连续结晶性界面的叠层结构的一种有效工艺是改变结晶介电膜形成期间的成膜温度。如果，例如成膜系统使用电阻加热型台式加热器作为基材加热装置，则当通过自然冷却方式在叠层结构中形成不连续的界面时，生产率很可能大大地削弱。例如，如果甚至当基材自然地冷却30分钟时漏电流也不能充分地降低，则基材需要冷却更多。该问题的解决方案可以使用例如以下装置：具有较小热容量的台式加热器，或具有高冷却效率的台式结构，例如通过在台内循环冷却剂(例如冷却水、冷却气体、液化气体等)。
此外，在成膜期间和成膜的中断期间能够改变冷却剂的流速的机构、或者通过诸如冷却风扇的装置在成膜中断期间增加温度变化的机构也是有效的。而且，甚至通过现有的系统也能够进行例如在成膜中断期间关断静电卡盘、或者通过传输机构暂时地从台上提升基材的测量。
同时，通过以灯泡进行加热能够实现有效的温度变化。在使用灯泡加热的情况下，温度如此平缓地变化使得其成为有效形成不连续界面的有效装置。具体地，当中断成膜时或者降低灯泡的输出或者临时关断灯泡，通过这样做，能够快速和有效地降低基材的有效温度。
作为用于在更高控制力下形成不连续界面的另外的方式，在结晶介电膜的两层之间有效地形成结晶性令人极不满意的薄膜是有效的。即，例如其中在参照图13先前描述的结晶介电膜(第一层32和第二层34之间)中形成薄非晶层35的结构。
用于形成该非晶层35的工艺是降低例如RF磁控管溅射系统的RF功率。具体地，RF功率降低至2/3或更低。当降低功率时，成膜率降低。因此，当非晶层35厚时，生产率显著地下降。此外，为了获得充分降低漏电流而抑制单元电容降低的优点，该非晶层35理想地形成为至少不小于3nm厚也不大于10nm厚。如果非晶层35小于3nm厚，则厚度控制力削弱，而如果大于10nm厚，则介电常数过度地下降。因此，非晶层35的厚度优选在上述范围内。
此外，使用除RF功率以外的参数能够形成非晶层。例如，非晶层35可以通过改变成膜温度或真空度来有效地形成。具体地，如果真空度极大地破坏，则用于溅射靶的氩(Ar)粒子的入射速率或者从靶释放的溅射粒子的能量降低，并可由此形成较小的结晶膜。
另一个工艺可用来形成比非晶层更加完全的不连续界面。即，当中断结晶介电膜(第一层32)的成膜之后，使用例如金属材料、合金材料或导电氧化物来形成金属性导电膜36。金属材料包括铂(Pt)和钌(Ru)。合金材料由选自镍(Ni)、钽(Ta)和铌(Nb)的至少一种与铝(Al)相混合而制备以匹配其晶格常数。导电氧化物包括氧化钌(RuO2)、氧化钌锶(SrRuO3)和含镧的氧化物(例如La1-xSrxMnO3)。此后，在金属性导电膜36上再次形成结晶介电膜(第二层34)，由此可形成更加显著的不连续界面。该工艺有效地消除了当形成非晶层35时发生的介电常数降低而导致的单元电容降低问题。为了获得不连续性而形成金属性导电膜36，由此其理想地为50nm厚或更小。即使金属性导电膜36为约5nm厚或更小时，也能够提供有效降低漏电流的优点。
尽管在上述实施方案的每一个中描述了由BST制成的结晶介电膜的情况，但是由其它材料制成的结晶介电膜也能够提供与BST提供的优点相似的优点。
本发明包含涉及2006年2月28日在日本专利局申请的日本专利申请No.JP2006-051895的主题，将其全部内容引入于此作为参考。

Claims (15)

1.一种半导体装置，其具有在第一电极和第二电极之间具有钙钛矿结构的结晶介电膜，该半导体装置包括在结晶介电膜的柱形晶体部分中的不连续界面，通过该界面结晶性变为不连续的。
2.根据权利要求1的半导体装置，其中在不连续界面上层叠的区域具有晶体结构，和
具有晶体结构的该区域的厚度为20nm或更大，且结晶介电膜的总厚度为200nm或更小。
3.根据权利要求1的半导体装置，其中在不连续界面上层叠的区域具有晶体结构，和
不连续界面之上和之下的至少部分区域具有晶向不同的区域。
4.根据权利要求1的半导体装置，其中至少部分不连续界面由非晶层形成。
5.根据权利要求1的半导体装置，其中至少部分不连续界面由金属膜或导电氧化物膜形成。
6.根据权利要求1的半导体装置，其中形成多个不连续界面。
7.根据权利要求1的半导体装置，其中在第一电极和结晶介电膜之间形成非晶膜。
8.一种制造半导体装置的方法，该方法包括在第一电极和第二电极之间形成具有钙钛矿结构的结晶介电膜的步骤，该方法包括在形成结晶介电膜中，在结晶介电膜的柱形晶体部分中形成不连续界面的步骤，通过该界面结晶性变为不连续的。
9.根据权利要求8的制造半导体装置的方法，其中通过在形成结晶介电膜期间暂时地降低温度，且此后重新开始形成来形成不连续界面。
10.根据权利要求8的制造半导体装置的方法，其中在通过RF溅射法形成结晶介电膜时，通过在形成结晶介电膜期间改变成膜压力来形成不连接界面。
11.根据权利要求8的制造半导体装置的方法，其中具有晶体结构的区域形成在不连续界面之上，且
在不连续界面之上和之下的至少部分区域中形成晶向不同的区域。
12.根据权利要求8的制造半导体装置的方法，其中至少部分不连续界面由非晶层形成。
13.根据权利要求8的制造半导体装置的方法，其中至少部分不连续界面由金属性导电膜形成。
14.根据权利要求8的制造半导体装置的方法，其中形成多个不连续界面。
15.根据权利要求8的制造半导体装置的方法，其中具有不连续界面的结晶介电膜在400℃或更低温度形成，和
在第一电极和结晶介电膜之间形成非晶膜。
CNB2007101006217A 2006-02-28 2007-02-28 半导体装置及制造该半导体装置的方法 Expired - Fee Related CN100570899C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006051895A JP2007234726A (ja) 2006-02-28 2006-02-28 半導体装置および半導体装置の製造方法
JP2006051895 2006-02-28

Publications (2)

Publication Number Publication Date
CN101034722A true CN101034722A (zh) 2007-09-12
CN100570899C CN100570899C (zh) 2009-12-16

Family

ID=38479466

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007101006217A Expired - Fee Related CN100570899C (zh) 2006-02-28 2007-02-28 半导体装置及制造该半导体装置的方法

Country Status (5)

Country Link
US (1) US7893471B2 (zh)
JP (1) JP2007234726A (zh)
KR (1) KR20070089638A (zh)
CN (1) CN100570899C (zh)
TW (1) TWI335659B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108807345A (zh) * 2017-04-26 2018-11-13 三星电子株式会社 电容器及制造电容器和半导体器件的方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8796804B2 (en) * 2008-04-22 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Forming sensing elements above a semiconductor substrate
WO2011043794A2 (en) * 2009-09-29 2011-04-14 Yale University Ferroelectric devices including a layer having two or more stable configurations
JP2011155033A (ja) * 2010-01-26 2011-08-11 Hitachi Kokusai Electric Inc 半導体デバイスの製造方法および半導体デバイス
JP5499811B2 (ja) 2010-03-19 2014-05-21 富士通株式会社 キャパシタ及び半導体装置
US8847196B2 (en) * 2011-05-17 2014-09-30 Micron Technology, Inc. Resistive memory cell

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6331325B1 (en) * 1994-09-30 2001-12-18 Texas Instruments Incorporated Barium strontium titanate (BST) thin films using boron
JPH11204745A (ja) 1998-01-08 1999-07-30 Taiyo Yuden Co Ltd 誘電体素子
JP2002353208A (ja) 2001-05-28 2002-12-06 Fujitsu Ltd 半導体装置の製造方法及び製造装置
JP3615188B2 (ja) 2002-01-28 2005-01-26 株式会社東芝 半導体装置の製造方法
JP3986859B2 (ja) * 2002-03-25 2007-10-03 富士通株式会社 薄膜キャパシタ及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108807345A (zh) * 2017-04-26 2018-11-13 三星电子株式会社 电容器及制造电容器和半导体器件的方法
CN108807345B (zh) * 2017-04-26 2022-03-22 三星电子株式会社 电容器及制造电容器和半导体器件的方法

Also Published As

Publication number Publication date
US20070212843A1 (en) 2007-09-13
TWI335659B (en) 2011-01-01
TW200742037A (en) 2007-11-01
JP2007234726A (ja) 2007-09-13
KR20070089638A (ko) 2007-08-31
CN100570899C (zh) 2009-12-16
US7893471B2 (en) 2011-02-22

Similar Documents

Publication Publication Date Title
CN101034722A (zh) 半导体装置及制造该半导体装置的方法
CN1271463C (zh) 图像显示装置及其制造方法
CN1295710C (zh) 薄膜电容元件用组合物、绝缘膜、薄膜电容元件和电容器
CN1210814C (zh) 薄膜晶体管及矩阵显示装置
CN1165925C (zh) 薄膜电容器及其制造方法
US7508649B2 (en) Multi-layered dielectric film of microelectronic device and method of manufacturing the same
CN1290194C (zh) 电容元件、半导体存储器及其制备方法
CN1231973C (zh) 薄膜电容器及其制造方法
US20170004967A1 (en) Method of fabricating hafnium oxide layer and semiconductor device having the same
CN1416303A (zh) 复合基片，用它的el面板及其制造方法
TW200901291A (en) Amorphous insulator film and thin-film transistor
KR20180135981A (ko) 디스플레이 디바이스들에서 활용되는 지르코늄 산화물을 포함하는 하이브리드 하이-k 유전체 재료 막 스택들
CN1819117A (zh) 半导体器件及其制造方法
CN1790569A (zh) 电介质薄膜、薄膜电介质元件及其制造方法
CN1469479A (zh) 半导体装置及其制造方法
CN1674286A (zh) 铁电存储器元件及其制造方法
CN1578994A (zh) 薄膜电容元件用组合物、高电容率绝缘膜、薄膜电容元件和薄膜叠层电容器
CN1165974C (zh) 微电子结构,其制法及其在存储单元内的应用
CN1311896A (zh) 制造叠层超晶格材料和制造包括该材料的电子器件的低温处理方法
CN1117401C (zh) 二端非线性元件及其制造方法和液晶显示屏
CN100352007C (zh) 电极膜及其制造方法和强电介质存储器及半导体装置
CN1714453A (zh) 半导体器件的制造方法
CN1532936A (zh) 半导体器件及其制造方法
CN1309078C (zh) 铁电电容元件
JP2009054753A (ja) 強誘電体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091216

Termination date: 20130228