TWI335659B

TWI335659B - Semiconductor apparatus and method of manufacturing said semiconductor apparatus

Info

Publication number: TWI335659B
Application number: TW096106872A
Authority: TW
Inventors: Satoshi Horiuchi
Original assignee: Sony Corp
Priority date: 2006-02-28
Filing date: 2007-02-27
Publication date: 2011-01-01
Also published as: CN101034722A; JP2007234726A; CN100570899C; KR20070089638A; US20070212843A1; US7893471B2; TW200742037A

Description

1335659 Π) 九、發明說明【發明所屬之技術領域】本發明係相關於使用結晶金屬氧化膜當作導體裝置，及製造半導體裝置之方法。【先前技術】氮化矽（ShN4 )膜或氧化矽（Si〇2 )膜迄用當作介電膜’該介電膜被用於製造電容器裝置積體電路（下面稱作“LSI”）中的電晶體之閘極!, 當LSI逐漸變得密集時，需要降低電容器裝的面積。另一方面’旨在使電容器的應用多樣化電容器的成本，藉以適合更複雜的LSI功能，目 LSI外部的電容器已併入到LSI，出現LSI中的之趨勢。爲了在限制電容器裝置的佔有面積之同電容需求，使用具有高介電常數的材料當作形成置的介電膜是有效的。當作具有高介電常數的介電膜/進來已將注氧化鉅（Ta205) ’氧化耠（Hf02)，氧化結（氧化銘（A!2〇3 )等。已積極發展將它們不僅應絕緣膜而且也應用到當作電容器裝置的介電膜。晶相使用這些材料。例如，雖然氧化鈴（Hf02 ) 晶’但是它們通常與諸如添加在其中的矽（Si) 起使用以防止它們的結晶作用。這些材料的典型的介電常數圖示如下。這些電膜之半

今已被使和大規模 §緣膜。置所佔用並且降低前爲止在電容漸增時也確保電容器裝意力放在 Zr02)，用到閘極通常以非等容易結等元素一是在非晶

L -4- 1335659 瓤 ~ - (2) 相中所獲得的大約値，因爲介電常數事實上視胃中的雜質濃度和膜密度而定，可歸因於形成膜的材料。 [表格1] 材料名稱介電常數氧化矽（Si〇2) 約4 氮化砂（s i 3 N 4) 約7 氧化銘（Al2〇3) 約9 氧化錐（Zr02) 15 到 22 氧化鈴（Hf02) 15 到 22 氧化鉅（Ta203) 22 到 30

已知結晶介電膜當作顯現甚至比上述材料高的介電特性之材料。例如’鈦酸緦（S r T i 0 3，下面簡稱作s T 0 )，鈦酸鋇（BaTi03，下面簡稱作BTO)，混合有BT0之晶 φ 體的鈦酸鋇緦（BaxSri-xTi03，下面簡稱作BST )，具有絕佳鐵電特性之鈦酸锆鉛（PbzrxTh_x03，下面簡稱作 PZT )等。已在硏發中，並且據此，已朝實際的應用進行硏究它們的物理特性。這些結晶介電膜具有稱作鈣鈦礦結構的晶體結構，及已知它們的介電常數視它們的晶性而定（見例如下面非專利文件1 )。 [非專利文件 UTsuyoshi HORIKAWA，Noboru MIKAMI. Hiromi 1T0. Yoshikazu OHNO, Tetsuro (3) (3)1335659 MAKITA, Kazunao SATO，“ 用於 25 6 Mbit DRAM 的 (Β3〇.753Γ().25)Ή03膜”，IEICE (電子，資訊，及通訊工程協會）TRANS ELECTRON, Vol. E77-C，No.3，pp.3 8 5 - 3 9 1， 1994 在鈣鈦礦結構中，較好的晶性呈現較高的介電常數。此被認爲是離子極化的現象。因爲結晶介電膜的介電常數分別呈現對晶性的相依性大，所以難以槪要地指定它們的介電常數。然而，若該膜是如此結晶以致於它們呈現此種能夠成爲高介電薄膜的絕佳性，則它們的介電常數大約是 5 0 到 1 0 0 〇當欲藉由使用此種結晶介電膜形成具有高電容密度的電容器裝置時，必須形成具有令人滿意的晶性之膜。爲了如此，必須滿足兩要求。第一要求是在夠高的溫度中形成膜，此乃任何晶性生長共有的要求。雖然溫度與晶性的關係視所使用的材料而定’但是已有許多報告說明在STO和BST膜的例子中，它們的膜形成溫度通常大約500 - 8 00°C，包括隨後的熱處理。第二要求是膜與膜形成基體的表面材料之晶格匹配。從此觀點考慮使用結晶介電膜的電容器裝置之形成，與結晶介電膜呈現令人滿意的晶格匹配之材料當作下電極的表面材料最佳。通常，使用諸如鈾（Pt)或釕（Ru)等金屬材料’或諸如氧化釕膜（Ru02 )，氧化緦釕（SrRu03 ) 等導電氧化膜等。已有揭示表示晶格常數和與下層的晶格 -6- (4) (4)1335659 之重要性的例子（見例如專利文件1 )。 [專利文件1]匹配日本專利申請出版號碼11-2〇4745 然而，即使使用呈現令人滿意的晶格匹配之材料形成下電極，已知結晶介電膜通常仍具有其晶性最初並不令人滿意，但是之後在膜形成中經由其本身的晶格匹配逐漸提高之傾向。因此，膜在其最初生長時呈現低的介電常數，較少的結晶區，卻在其具有改良的晶性之上層中呈現高介電常數。形成旨在減少LSI的表面積之電容器裝置的方法包含在互連處理之後已形成的層之間形成電容器裝置。藉由如此作，甚至在電容器裝置下方可形成諸如電晶體等其他裝置，因此，此種方法有效。再者，在層之間形成電容器裝置能夠在使用現存互連或上及下電極的部分中容易形成 MIM (金屬絕緣體金屬）結構。此實施足夠低的互連電阻，因此有利於高頻裝置應用。然而，在互連處理之後形成電容器裝置時，最大的裝置形成溫度被限制，因此考慮到有關互連的可靠性和其他裝置的性能波動之問題，必須在3 50 - 400 °C下形成裝置。然而，在上述範圍內的溫度中，與在高溫所形成的結晶介電膜之晶性比較，該結晶介電膜的晶性被削弱’因此介電常數被降低。如上述，具有鈣鈦礦結構之結晶介電膜呈現絕佳的介電常數。爲了獲得此種結晶介電膜，已發展包含使用有機材料之方法的技術，諸如化學汽相澱積（CVD )法（見例 (5) (5)1335659 如專利文件2) ’原子層澱積（ALD)法，及溶膠凝膠處理（見例如專利文件3 )。 [專利文件2]日本專利申請出版號碼2002-3 5 3 208 [專利文件3 ]日本專利出版號碼3 1 5 2 1 3 5 儘管利用有機材料的這些膜形成法具有絕佳的步驟涵蓋範圍，但是它們也具有諸如含在膜形成材料中的碳和氫等有機成分餘留在膜中的問題。例如，在使用有機材料形成介電膜時，一般都知道諸如碳和氫等雜質會增加漏流。此外，此種雜質的存在會妨礙晶體生長，致使介電常數降低。因爲在低溫膜形成中，有機成分的餘留更明顯，所以必須在高溫形成膜。但是，如此變得難以在現存互連處理之後所產生的層之間形成電容器裝置，因爲包含高溫處理。同時，由於能夠避免餘留的有機成分之影響，所以依據濺鍍法的膜形成（見例如專利文件4)對晶體生長有效。 [專利文件4]日本專利申請出版號碼2003-224 1 23 結晶介電膜的晶性最初令人不滿意，但是之後在膜形成中經由自身的晶格匹配逐漸改良。膜在其最初生長時呈現低的介電常數，較少的結晶區，卻在其具有改良的晶性之上層中呈現高介電常數。而且，已知結晶介電膜具有其電流漏洩特性視晶性而定之傾向。例如，當將焦點放在當作結晶介電材料的BST時，許多實驗例子報告隨著增加的膜形成溫度介電常數增加，漏流也增加（見例如非專利文件2 )。換言之，最初生長的膜呈現降低漏流的品質。 * 8 - (6) (6)1335659 在較低結晶介電膜形成溫度中，此傾向變得更加明顯。也在已知當作絕佳低溫膜形成法的RF濺鑛法中觀察到類似傾向。 [非專利文件 2]Tsuyoshi HORIKAWA，Junji TANIMURA, Takaaki KAWAHARA, Mikio YAMAMURA, Masayoshi TARUTANI, Kouichi ONO，“後退火對液體源化學汽相澱積所備製的（Ba，Sr ) Ti03薄膜之介電特性的影響”，IEICE (電子，資訊，及通訊工程協會）TRANS ELECTRON, Vol. E81-C, No. 4, pp. 497-504, 1 998 當欲使用結晶介電膜當作電容器絕緣膜形成電容器裝置時，結晶介電膜的晶性（例如，B S T膜等）在下電極介面和上電極介面不同，上電極介面中的晶性比下電極介面中的晶性較令人滿意。因此出現電流漏洩特性對在電極上施加偏壓的方向之相依性。從下電極注入電子之方向，即在上電極上施加正偏壓的狀態被表示作“正偏壓”，反之，在上電極上施加負偏壓之狀態被表示作“負偏壓”。圖1圖示評估電流漏洩特性的電容器裝置之結構，圖 1是一般配置的橫剖面圖。圖3圖示依據偏壓方向的電子注入方向。圖4圖示電流漏洩特性對偏壓的相依性之例子〇如圖1所示，電容器裝置具有BST膜130插入在下電極120和上電極140之間的結構。使用在400°C或更低溫度中所RF濺鍍的膜當作BST膜130，及使用鉑製造下電極120和上電極140。再者，如圖3所示，有關偏壓方 -9- (7) (7)1335659 向和電子注入方向之間的關係，在正偏壓中，從下電極 120注入電子到上電極140，反之，在負偏壓中，從上電極140注入電子到下電極12〇。此種電容器裝置的電流漏洩特性被評估，及將結果圖示在圖4。如圖4所示，電流漏洩特性呈現對偏壓方向明顯的相依性。在正偏壓中，隨著電壓增加，在漏流/電容密度中可見到溫和向上曲線，反之在負偏壓中，隨著電壓（絕對値）增加，可見到漏流/電容密度突然增加。此說明由於 B ST膜的晶性所導致的傾向。此外，圖2圖示進行上述量測的BST膜130之橫剖面、傳輸電子顯微鏡（TEM)照片圖。BST膜130在其形成的最初相（即在與下電極1 20的介面中）是非晶的，而在其上層（即在與上電極140的介面中）是複晶的。在諸如以低溫形成的BST膜等結晶介電膜中，從最初生長的區和之後在膜形成中所生長的上層之間的晶性差可明顯看出其電流漏洩特性對偏壓的相依性。如此，負壓中的電流漏洩特性之退化引起可靠性的問題。再者，其對偏壓方向的相依性也引起諸如在RF (射頻）帶的信號失真等問題。因此需要改良電流漏洩特性。若可藉由不引起電容器裝置的單元電容降低之方法改良電流漏洩特性’則因爲不削弱結晶介電膜的性能，所以此種方法是適當的。【發明內容】鑑於在使用結晶介電膜當作電容器絕緣膜的電容器裝 -10- * (8) 13.35659 置中單元電容是電極的漏洩特性之權衡交換，故欲解決的問題係在維持單元電容的同時提高電流漏洩特性之困難。本發明的目的係藉由在維持單元電容的同時減少負偏壓的漏流以提高破壞電壓。根據本發明的一實施例，在第一電極和第二電極之間 ’半導體裝置設置有具有鈣鈦礦結構的結晶介電膜。在結晶介電膜的柱狀晶體部位中，半導體裝置至少具有晶性經 g 此變得不連續的不連續介面。根據本發明的一實施例，晶性經此變得不連續之不連續介面被設置在結晶介電膜的柱狀晶體部位。因此，例如，當施加負偏壓在電極的其中之一時，在不連續介面中阻隔注入來自電極的其中之一的電子到相對的電極，藉以減少電流漏拽。根據本發明的另一實施例，提供有製造在第一電極和第二電極之間設置有具有鈣鈦礦結構的結晶介電膜之半導 φ 體裝置之方法。該方法包括在形成結晶介電膜時，在結晶介電膜的柱狀晶體部位中形成晶性經此變得不連續之不連續介面的步驟。根據本發明的另一實施例，在形成結晶介電膜時，將晶性經此變得不連續的不連續介面形成在結晶介電膜的柱狀晶體部位。因此，例如，當施加負電壓在電極的其中之一上時，形成結晶介電膜，其中在不連續介面中阻隔注入來自電極的其中之一的電子到相對的電極，藉以能夠製造降低電流漏洩的半導體裝置。 -11 - (9) (9)1335659 根據本發明的一實施例’晶性經此變得不連續之不連續介面被設置在具有鈣鈦礦結構的結晶介電膜之柱狀晶體區。因此’在本發明的結晶介電膜中，與具有相同厚度的單層結晶介電膜比較，能夠降低漏流。結果，具有能夠實施可靠性高的電容器裝置之優點。而且，藉由設置一層結晶介電膜（例如複晶膜）在不連續介面之上，可減少漏流卻不會使單元電容退化。而且，可降低負偏壓中的漏流，並且在正及負偏壓二者中可獲得大體上相同的漏洩特性。因此，不僅可提高電容器裝置的可靠性，並且也能夠由於 RF (射頻）帶的抑制信號失真獲得穩定的性能。根據本發明的另一實施例，晶性經此變得不連續之不連續介面形成在具有鈣鈦礦結構的結晶介電膜之柱狀晶體區。根據本發明的另一實施例，晶性經此變得不連續之不連續介面形成在具有鈣鈦礦結構的結晶介電膜之柱狀晶體區。因此，在本發明的結晶介電膜中，與具有相同厚度的單層結晶介電膜比較，可降低漏流。結果，能夠形成可靠性高的電容器裝置。而且，藉由形成一層結晶介電膜（如、複晶膜）在不連續介面之上，可減少漏流卻不會使單元電容退化。而且，在所製造的半導體裝置中’可降低負偏壓中的漏流，並且在正及負偏壓二者中可獲得大體上相同的漏洩特性。因此，不僅可提高電容器裝置的可靠性，並且也能夠由於RF (射頻）帶的抑制信號失真獲得穩定的性能。 -12- (10) 1335659 【實施方式】將參考圖5及6說明本發明的一實施例（第 )。圖5爲當作電容器裝置的例子之電容器的槪圖’及圖6爲圖5的部位A之放大TEM照片圖。如圖5及6所示，第一電極20形成在基體圖示）。考量到其電容器絕緣膜3 0的晶體生長格匹配’此第一電極20的至少一表面係由金屬金材料’或導電氧化物形成較佳。金屬材料包括及釕（Ru )。合金材料係藉由混合選自鎳（N i Ta) ’及鈮（Nb)的至少其中一種與鋁（Al) 匹配它們的晶格常數。導電氧化物包括氧化釕，氧化緦釕（SrRU〇3 )，及含鑭氧化物（如'

La, -xSrxMn03 )。需注意基體10可具有形成在體電路，及因此諸如電晶體的裝置和互連可形成極20下面的層中。再者，第一電極2〇的底層理是絕緣膜（未圖示）’諸如藉由化學機械拋光（平面化者等。電容器絕緣膜30形成在第一電極20上。此緣膜30主要係由具有鈣鈦礦結構的結晶介電膜如鈦酸緦（SrTi〇3，下面簡稱作STO)，鈦酸鋇，下面簡稱作BTO)，鈦酸鋇緦（BaxSn.xTi03 稱作BST) ’或駄酸鉻鉛（PbzrxTh.xO;，下ΐ ΡΖΤ )等。在下面說明中，採用BST當作例子製成的此電容器絕緣膜30是例如i00nm厚。並一實施例要橫剖面 1 0上（未期間之晶材料，合鉑（pt) )，鉅（所備製以 (Ru〇2) 其上的積在第一電想上可以 CPM)所電容器絕形成，諸 (BaTi03 ，下面簡 S簡稱作。由 BST 且，重要 -13- 1335659 ' ' (11) 的是其膜形成溫度不會導致可靠性退化或在膜之育的互連及電晶體之性能波動。通常，溫度是350 . 或更低’但是也視基體結構而定。在電容器絕緣膜3 0中，晶性經此變得不連續續介面3 3形成在結晶介電膜的柱狀晶體部位。也 ’電容器絕緣膜30的主要部位具有疊層結構，該構係由結晶介電膜的第一層（下面稱作“第一層’’） φ 連續介面33，及結晶介電膜的第二層（下面稱作‘ ”）34所形成。再者’在第一層32下面，形成當 —層32時所產生的非晶層31。因此，電容器絕g 實際上是含有非晶層3 I的膜。第二電極40形成在電容器絕緣膜30上。面對絕緣膜30的此第二電極40之至少一側係由與電容膜30呈現令人滿意的晶格匹配之膜形成。此種膜由金屬材料，合金材料，或導電氧化物形成。金屬 φ 括鉑（Pt )及釕（RU )。合金材料係藉由混合選自 )，鉅（Ta)，及鈮（Nb)的至少其中一種與鋁所備製以匹配它們的晶格常數。導電氧化物包括氧 Ru02 )，氧化緦釕（SrRu03 )，及含鑭氧化物（如 La】.xSrxMn〇3)。因此，第一電極20和第二電極40的整個部分述金屬材料或導電氧化物製成。當在400°C或更低的溫度中形成電容器絕緣膜，膜的晶性最初被削弱，但是之後在膜形成處理中所形成 -4 00 °C 之不連就是說疊層結 32，不第二層生長第会膜30 電容器器絕緣可例如材料包鎳（Ni (A1 ) 化釕（、可由上 30時逐漸提 -14- 13.35659 .. (12) 高。因此’電容器絕緣膜30的最下層（面對第一電極2〇的一側）是非晶層3 1。從此非晶層31出現漏流對偏壓的相依性。而且，在極低溫度中（如、5 01或更低），主要形成電容器絕緣膜3 0的結晶介電膜之隨後晶體生長變得非常慢或甚至不再進行。因此，爲了獲得結晶介電膜的鐵電特性之優點，包括後處理之膜形成的溫度是200 t或更筒較佳。 φ 在上述半導體裝置1中，設置不連續介面33插入在第一層32和第二層34之間的疊層結構。也就是說，不連續介面33形成在第一層32和第二層34的柱狀晶體中。此處，關於如圖1所示的未具有不連續介面之習知技術結構和根據本發明的半導體裝置1之結構，檢查漏流/電容密度與電壓的關係。將參考圖7說明該結果。需注意的是，BST膜被使用當作它們的結晶介電膜。習知技術的結晶介電膜是1 〇〇 n m φ 厚’而本發明的結晶介電膜是總共是1 OOnm厚，包括第 —層32的70nm和第二層34的30nm。需注意的是，最初以膜形成處理所形成之它們的非晶層具有相同厚度。如圖7所示’在正偏壓中，根據習知技術的結構和根據本發明的結構二者大體上呈現相等的洩漏電流特性，而在負偏壓中，根據本發明的結構呈現對偏壓的相依性之提高，及獲得的漏流位準大體上與正偏壓中所獲得的漏流位準相同。此處’若漏洩破壞電壓被定義當作正或負偏壓到達lxl(T2(lE-2)nA/pF的漏洩電流/電容密度之電壓，則 -15- (13) (13)1335659 從習知技術結構所獲得的漏洩破壞電壓大約是15V，而從半導體裝置1可獲得30V (絕對値）或更高。此處，分別檢査在不連續介面3 3的上面和下面所形成之第一層32和第二層34的晶體結構。將參考圖8A-8D 說明該結果。圖8A爲電容器絕緣膜3 0的橫剖面之明視場TEM照片圖；圖8B爲電容器絕緣膜30的橫剖面之暗視場TEM照片圖；圖8C爲圖8A的部位A之電子繞射照片圖；及圖8D爲圖8A的部位B之電子繞射照片圖。如圖8A-8D所示，部位A是第一層32的一部分，及部位B是第二層34的一部分。因此，經由傳輸電子顯微鏡觀察形成在第一層32和第二層34之間的不連續介面 33之上和之下的區域中之兩點。從圖8C及8D可知’在兩觀察點發現繞射光點，表示兩部位被結晶化。此外’從繞射圖型中所發現的明顯差異又可看出第一層32和第二層34之間的晶體取向之差異。因此，可在具有不連續介面3 3當作邊界的結晶介電膜中發現不同的晶體取向之條件上形成不連續介面3 3。再者，從圖8 B所示的暗視場照片圖，甚至在焦點放在電子繞射分析之不連續介面的上面和下面之鄰近柱狀晶體區之間可發現反差明顯不同’因此，又可看出它們晶體取向的差異。因此，可在形成在不連續介面33上面的第二層34係由具有晶體結構的結晶介電膜，並且第二層34的至少一部分（或第一層32的至少一部分）包括晶體取向不同於第一層32 (或第二層34)的區域之條件上形成不連續介 -16- (14) (14)1335659 面33。再者，藉由以延伸在由第一層32和第二層34做爲邊界的整個區域上之方式形成不連續介面33，可提高漏洩破壞電壓。此外，在不連續介面的上面和下面之兩層被結晶化的疊層之優點之一是單元電容不會降低。此處’習知技術的結構與本發明的半導體裝置比較有關漏洩破壞電壓和單元電容。將參考圖9說明該結果。如圖9所示，本發明的半導體裝置（以實心圓形和實心方形表示）呈現出大體上等於習知技術的結構之單元電容的單元電容，而習知技術的結構（以空心圓形和空心方形表示）呈現出漏洩破壞電壓從大約15V提高到30V » 再者，負偏壓中的漏流如何有效降低則視不連續介面 3 3的所在位置而定。尤其是，不連續介面3 3上面的結晶介電膜部位具有最小的厚度要求。因此，檢查漏洩破壞電壓與結晶介電膜的第二層厚度之關係。圖圖示結果。在圖10中，縱座標表示漏洩破壞電壓及橫座標表示第二層的厚度。而且，使用BST結晶介電膜。在第一層和第二層的組合厚度是l〇〇nm之下’第二層的厚度被改變以進行漏洩破壞電壓的量測。而且，類似上述’漏洩破壞電壓被定義作正或負偏壓到達lx〗〇'2 ηΑ/pF的漏洩電流/電容密度之電壓。如圖10所示，漏洩破壞電壓隨著第二層的厚度增加而提高。可看出當第二層是20nm厚時漏洩破壞電壓大約是2：7V。因此，若最小厚度被設定成20nm或更多，則能 -17- (15) (15)1335659 夠有效降低負偏壓中的漏流。需注意的是’當第一層的厚度是0時（即當只有第一層時）’這是習知技術的結構之例子。在此例中，漏洩破壞電壓大約是15V。因此，藉由在第一和第二層之間設置不連續介面和設定第二層的厚度爲2 Onm或更多，漏洩破壞電壓大約提高到習知技術的結構所提供的漏洩破壞電壓兩倍。當考慮到使用結晶介電膜當作電容器裝置的介電膜時’並且因爲膜充作電容器絕緣膜的厚度通常大約是200nm或更少’所以可從200nm或更少之結晶介電膜的總厚度決定第二層的最大厚度。順便 —提的是，當第一層是7 〇nm厚時，第二層應是13 Onm厚或更少。再者，第二層比第一層越厚（即膜中的第二層之百分比比第一層月大），則漏洩破壞電壓越好。從上面圖10 可見，第二層的厚度是第一和第二層的組合厚度之至少 20%或更多較佳。而且，在形成第一層3 2期間，將非晶膜3 1形成在第一電極20上。雖然因爲非晶膜3 1會降低介電常數，所以此非晶膜31理想上是薄的，但是從漏洩破壞電壓的角度看來其理想上應具有特定厚度。因此，檢查漏洩破壞電壓與非晶膜的厚度之關係，圖】1圖示結果。類似上述，漏洩破壞電壓被定義當作正或負偏壓到達lxl〇_2 nA/pF的漏洩電流/電容密度之電壓。如同從圖1 1所見一般’當非晶層是2 8 n m厚時，漏洩破壞電壓到達3 0 V。因此’從漏洩破壞電壓角度看來， -18 - (16) (16)13.35659 非晶層大約3 Onm厚是足夠的。即使非晶層薄於此，藉由形成不連續介面仍可確保大約30V的漏洩破壞電壓。此外，由於在4 0 0 °C或更低的低溫中形成結晶介電膜產生此種非晶層31。最重要的是，藉由在具有鈣鈦礦結構之結晶介電膜的柱狀晶體中具有不連續介面之疊層結構實現漏流的降低。因此’甚至藉由在以高溫所形成的結晶介電膜之柱狀晶體中形成不連續介面，仍可提供類似優點。因此其中一技術係形成複數不連續介面。此外，形成例如具有組成類似於結晶介電膜或諸如導電化合物膜等金屬膜或金屬導電膜的組成之非晶層的不連續介面，確實保證漏洩破壞電壓。下面將說明這些技術。首先，將參考圖示一般配置的槪要橫剖面之圖12說明具有複數不連續介面之本發明的半導體裝置2之第二實施例。圖1 2所示的結構是複數不連續介面的例子，尤其是，例如此處形成兩不連續介面。儘管上面已說明在結晶介電膜的兩層中插入不連續介面的疊層結構，但是藉由增加不連續介面的層數也可獲得類似優點。而且，儘管上述實施例已說明以低溫所形成的膜之例子，但是本發明最重要的是藉由設置在具有鈣鈦礦結構之結晶介電膜的柱狀晶體中形成不連續介面之疊層結構實現漏流的降低。因此，甚至藉由以高溫形成的柱狀晶體也可提供類似優點。例如，如圖1 2所示，在未形成非晶層3〗之以高溫形成膜的例子中，柱狀晶體生長在整個厚度方向的區域上。然後，藉由分別形成不連續介面6 1 -19- - (17) 1335659 ，62接近第一電極20和第二電極40，能夠在維持單元電容的同時降低兩偏壓中的漏流。下面將特別說明該配置。第一電極20形成在基體】0上（未圖示）。考量其在電容器絕緣膜5 0的晶體生長期間之晶格匹配，此第一電極20的至少一表面係由金屬，合金材料，或導電氧化物形成較佳。金屬材料包括鉑（Pt )及釕（RU )。合金材料係藉由混合選自鎳（Ni )，鉬（Ta )，及鈮（Nb )的至 g 少其中一種與鋁（A1 )所備製以匹配它們的晶格常數。導電氧化物包括氧化釕（Ru02 )，氧化緦釕（SrRu03 )，及含鑭氧化物（如、La|-xSrxMn03)。需注意基體1〇可具有形成在其上的積體電路，及因此諸如電晶體的裝置和互連可形成在第一電極20下面的層中。再者，第一電極 20的底層理想上可以是絕緣膜（未圖示），諸如藉由化學機械拋光（CPM)所平面化者等。電容器絕緣膜50形成在第一電極20上。此電容器絕 φ 緣膜50主要係由具有鈣鈦礦結構的結晶介電膜形成，諸如鈦酸緦（SrTi03，下面簡稱作STO )，鈦酸鋇（BaTi03 ，下面簡稱作BTO )，鈦酸鋇緦（BaxSn.xTiCh，下面簡稱作BST )，或鈦酸鍩鉛（PbzrxTi^Ch，下面簡稱作 PZT)等。在下面說明中，採用BST當作例子。由BST 製成的此電容器絕緣膜50是例如l〇〇nm厚。重要的是，其膜形成溫度不會導致可靠性退化或在膜之前所形成的互連及電晶體之性能波動。通常，溫度是350— 400 °C或更低，但是也視基體結構而定。 -20- 1335659 • - (18) 在電容器絕緣膜50中，晶性經此變得不連續之複數 (此處爲二）不連續介面61’ 62分別形成在接近第一和 . 第一電極20 ’ 40的結晶介電膜之柱狀晶體部位。這些不連續介面61 ’62分別位在距離第—和第二電極2〇，4〇 20nm或更多之處。類似於早先參考圖1〇所說明的例子。因此’電容器絕緣膜5 0的主要部位具有疊層結構，該疊層結構係由結晶介電膜的第一層（下面稱作“第—層，， φ ) 5 1 ’不連續介面61，結晶介電膜的第二層（下面稱作“ 第二層”）52，不連續介面62，及結晶介電膜的第三層（下面稱作“第三層”）53所形成。第二電極40形成在電容器絕緣膜50上。面對電容器絕緣膜50的此第二電極40之至少一側係由與電容器絕緣膜5 0呈現令人滿意的晶格匹配之膜形成。此種膜可例如由金屬材料，合金材料，或導電氧化物形成。金屬材料包括鉑（Pt )及釕（Ru )。合金材料係藉由混合選自鎳（Ni φ )，钽（Ta )，及鈮（Nb )的至少其中一種與鋁（A1 ) 所備製以匹配它們的晶格常數。導電氧化物包括氧化釕（ Ru02 )，氧化緦釕（SrRu03 )，及含鑭氧化物（如、

La 卜 xSrxMn〇3)。因此，第一電極20和第二電極40的整個部分可由上述金屬材料或導電氧化物製成。在上述半導體裝置2中’設置結晶介電膜的第一層 51，第二層52，及第三層53分別插入不連續介面61，62 之疊層結構以減少負偏壓中的漏流。也就是說’不連續介 -21 - (19) 1335659 面61 ’ 62形成在第一層51到第三層53的柱中。因此，以不連續介面61，62提高漏洩破者’因爲第一層51到第三層53由結晶介電膜當與電容器絕緣膜50被形成當作單層結晶介比較時，疊層結構呈現單元電容幾乎未減少》接著’將參考圖示一般配置的槪要橫剖隹說明本發明的半導體裝置3之第三實施例。圖結構是不連續介面由非晶層形成之例子。如圖13所示，第一電極20形成在基體] 示）。考量到其電容器絕緣膜30的晶體生長匹配’此第一電極20的至少一表面係由金屬材料，或導電氧化物形成較佳。金屬材料包括釕（Ru )。合金材料係藉由混合選自鎳（Ni )，及鈮（Nb )的至少其中一種與鋁（a]) 配它們的晶格常數。導電氧化物包括氧化釕氧化緦釕（SrRu03 )，及含鑭氧化物（如、l )。需注意基體1〇可具有形成在其上的積體此諸如電晶體的裝置和互連可形成在第一電極層中。再者，第一電極20的底層理想上可以未圖示），諸如藉由化學機械拋光（CPM)所〇電容器絕緣膜30形成在第一電極20上。緣膜30主要係由具有鈣鈦礦結構的結晶介電如鈦酸緦（SrTi〇3 ’下面簡稱作STO )，鈦酸狀晶體部位壞電壓。再組成，所以電膜之結構 δ圖之圖1 3 I 13所示的【〇上（未圖期間之晶格材料，合金鉑（Pt)及 )，鉅（Ta 所備製以匹 (Ru〇2)， 3i-xSrxMn〇3 電路，及因 20下面的是絕緣膜（平面化者等此電容器絕膜形成，諸鋇（BaTi03 -22- (20) (20)1335659 ’下面簡稱作BTO )，鈦酸鋇緦（BaxSri-xTi03，下面簡稱作 BST )，或鈦酸銷鉛（PbzrxTinCh，下面簡稱作 PZT )等》在下面說明中，採用BST當作例子。由BST 製成的此電容器絕緣膜30是例如lOOnm厚。並且，重要的是’其膜形成溫度不會導致可靠性退化或在膜之前所形成的互連及電晶體之性能波動。通常，溫度是3 50 - 4 00 °C或更低，但是也視基體結構而定。在電容器絕緣膜3 0中，晶性經此變得不連續之非晶層3 5形成在結晶介電膜的柱狀晶體部位。此非晶層3 5的組成類似於結晶介電膜的組成。因此，電容器絕緣膜30 的主要部位具有疊層結構，該疊層結構由結晶介電膜的第一層32，非晶層35，及結晶介電膜的第二層34形成。第二電極40形成在電容器絕緣膜30上。面對電容器絕緣膜30的此第二電極40之至少一側係由與電容器絕緣膜3 0呈現令人滿意的晶格匹配之膜形成。此種膜可例如由金屬材料，合金材料，或導電氧化物形成。金屬材料包括鉑（Pt )及釕（Ru )。合金材料係藉由混合選自鎳（Ni )，鉬（Ta )，及鈮（Nb )的至少其中一種與鋁（A1 ) 所備製以匹配它們的晶格常數。導電氧化物包括氧化釕（ Ru02 )，氧化緦釕（SrRu03 )，及含鑭氧化物（如、 Lai.xSrxMn〇3)。因此，第一電極20和第二電極40的整個部分可由上述金屬材料或導電氧化物製成。在上述半導體裝置3中，設置結晶介電膜的第一層 -23- (21) (21)1335659 3 2和第二層3 4插入不連續介面的非晶層3 5之曼層結構以減少負偏壓中的漏流。也就是說，不連續介面的非晶層 35形成在第一層32和第二層34的柱狀晶體部位中。因此，以非晶層35提高漏洩破壞電壓。再者，因爲第一層 32和第二層34由結晶介電膜組成，所以當與電容器絕緣膜30被形成當作單層結晶介電膜之結構比較時，疊層結構呈現單元電容幾乎未減少。接著’將參考圖示一般配置的槪要橫剖面圖之圖14 說明本發明的半導體裝置4之第四實施例。圖14所示的結構是不連續介面由金屬導電膜形成之例子。如圖14所示’第一電極20形成在基體1〇上（未圖示）。考量到其電容器絕緣膜3 0的晶體生長期間之晶格匹配，此第一電極20的至少一表面係由金屬材料，合金材料，或導電氧化物形成較佳。金屬材料包括鈾（Pt)及釕（Ru)。合金材料係藉由混合選自鎳（Ni)，钽（Ta )，及鈮（Nb)的至少其中一種與鋁（a丨）所備製以匹配它們的晶格常數。導電氧化物包括氧化釕（Ru02 )，氧化總I了（ SrRu〇3 )，及含鑭氧化物（如、La^xSrxMnC^ )。需注意基體10可具有形成在其上的積體電路，及因此諸如電晶體的裝置和互連可形成在第一電極20下面的層中。再者’第一電極20的底層理想上可以是絕緣膜（未圖示），諸如藉由化學機械拋光（CPM)所平面化者等〇電容器絕緣膜30形成在第一電極20上。此電容器絕 -24 - (22) 1335659 緣膜30主要係由具有耗欽礦結構的結晶介電膜形成，諸如鈦酸緦（S r T i Ο 3，下面簡稱作S Τ Ο )，鈦酸鋇（B a T i 0 3 ，下面簡稱作Β Τ Ο ) ’鈦酸鋇緦（B a x S r , · x T i Ο 3，下面簡稱作 BST)，或鈦酸锆鉛（PbzrxTh.x03，下面簡稱作 PZT)等。在下面說明中，採用BST當作例子。由BST 製成的此電容器絕緣膜30是例如l〇〇nm厚。並且，重要的是’其膜形成溫度不會導致可靠性退化或在膜之前所形 B 成的互連及電晶體之性能波動。通常，溫度是3 50 - 4 00 °C或更低，但是也視基體結構而定。在電容器絕緣膜3 0中，晶性經此變得不連續之金屬導電膜3 6形成在結晶介電膜的柱狀晶體部位。此金屬導電膜36由例如金屬膜，導電氧化膜等製成。例如，可使用諸如鈾（Pt)及釕（Ru)等金屬材料，或係藉由混合選自鎳（Ni)，鉬（Ta)，及鈮（Nb)的至少其中一種與鋁（A1 )所備製以匹配它們的晶格常數之合金材料，或諸 φ 如氧化釕（RU〇2 )，氧化緦釕（SrRu03 )，及含鑭氧化物（如、La|.xSrxMn03)等導電氧化物。因此，電容器絕緣膜30的主要部位具有疊層結構，該疊層結構係由結晶介電膜的第一層32，金屬導電膜36 ’及結晶介電膜的第二層34所形成》第二電極40形成在電容器絕緣膜30上。面對電容器絕緣膜30的此第二電極40之至少一側係由與電容器絕緣膜3 0呈現令人滿意的晶格匹配之膜形成。此種膜可例如由金屬材料，合金材料，或導電氧化物形成。金屬材料包 -25- (23) (23)1335659 括鉑（Pt)及釕（Ru)。合金材料係藉由混合選自鎳（Ni )’鉅（Ta)，及鈮（Nb)的至少其中—種與鋁（A1) 所備製以匹配它們的晶格常數。導電氧化物包括氧化釕（ Ru02 ) ’氧化緦釕（SrRu03 )，及含鑭氧化物（如、

Lai.xSrxMn〇3 )。因此，第一電極20和第二電極40的整個部分可由上述金屬材料或導電氧化物製成。在上述半導體裝置4中，設置結晶介電膜的第一層 32和第二層34插入不連續介面的金屬導電膜36之疊層結構以減少負偏壓中的漏流。也就是說，不連續介面的金屬導電膜36形成在第一層32和第二層34的柱狀晶體部位中。因此，以金屬導電膜36提高漏洩破壞電壓。再者，因爲第一層32和第二層34由結晶介電膜組成，所以當與電容器絕緣膜3 0被形成當作單層結晶介電膜之結構比較時，疊層結構呈現單元電容幾乎未減少。接著，將參考稍早圖示的圖5說明本發明的實施例（第五實施例）。如圖5所示，第一電極20形成在基體10上（未圖示 )。考量到其電容器絕緣膜3 0的晶體生長期間之晶格匹配，此第一電極20的至少一表面係由金屬材料，合金材料，或導電氧化物形成較佳。金屬材料包括鉑（Pt)及钌 (Ru )。合金材料係藉由混合選自鎳（Ni )，鉅（Ta ) ，及鈮（Nb)的至少其中一種與鋁（A1)所備製以匹配它們的晶格常數。導電氧化物包括氧化釕（Ru〇2 )，氧 -26- (24) (24)1335659 化緦釕（SrRu〇3 )，及含鑭氧化物（如、Lai-xSrxMn03 ) 。需注意基體1〇可具有形成在其上的積體電路，及因此諸如電晶體的裝置和互連可形成在第一電極20下面的層中。再者，第一電極20的底層理想上可以是絕緣膜（未圖示），諸如藉由化學機械拋光（CPM)所平面化者等。然後，電容器絕緣膜30形成在第一電極20上。此電容器絕緣膜30主要係由具有鈣鈦礦結構的結晶介電膜形成，諸如鈦酸緦（SrTi03，下面簡稱作STO )，鈦酸鋇（ BaTi03，下面簡稱作BTO)，鈦酸鋇緦（BaxSr】-xTi03, 下面簡稱作BST)，或鈦酸鍩鉛（PbzrxTh-xC^，下面簡稱作PZT )等。在下面說明中，採用 BST當作例子。由 BST製成的此電容器絕緣膜30是例如lOOnm厚。並且，重要的是，其膜形成溫度不會導致可靠性退化或在膜之前所形成的互連及電晶體之性能波動。通常，溫度是350 -4〇〇°C或更低，但是也視基體結構而定。在此溫度範圍內所形成的BST膜之晶性最初令人不滿意，但是之後由於如早先參考圖4所示一般其漏流對偏壓的相依性出現而逐漸改善。然而，在極低溫度中，其接下來的晶體生長甚至無法進行。在此例中，無法獲得結晶介電膜的鐵電特性之優點，因此，包括後處理的膜形成之溫度爲200°C或更高較佳。在電容器絕緣膜30中，晶性經此變得不連續之不連續介面3 3形成在結晶介電膜的柱狀晶體部位。下面將說明形成此不連續介面3 3之方法。 -27- • (25) 1335659 如下獲得不連續介面3 3。在，在欲形成不連續介面的位置暫時度下降。下降大約20 °C是足夠的介電膜的形成，如此獲得不連續f 用到下面技術》在結晶介電膜的形成期間，加 10。並且’當中斷膜形成時，從膜 g 基體溫度。之後，將基體再次放入晶介電膜的形成。可藉由將基體完效實施從膜形成室取出基體的處理產力和污染角度看來此技術並不理他有效的技術，包括取出基體到諸以降低基體溫度，將基體放入溫度度之另一處理室，及冷卻基體支撐需注意的是，在降低台溫度的例子 Φ 時，藉由設置在台內的台加熱機構在降低基體溫度的這些技術中電膜的溫度變化有關之熱收縮，熱製緊接在中斷膜形成之前的膜形成開始結晶介電膜的膜形成時，這是成之前和之後可有效在結晶介電膜不連續表面之原因。如上述，基體的有效溫度變化中斷結晶介電膜的形成然後重新開結晶介電膜的形成期間停止膜形成，及基體溫。之後，重新開始結晶 <面3 3。尤其是，可利熱形成膜在其上的基體形成室取出基體以降低膜形成室以重新開始結全從膜形成室取出以有步驟，但是從基體的生想。鑑於此，可利用其如真空隔絕室等運送室低於系統中的膜形成溫台以降低基體溫度等。中，在重新開始膜形成使台可加熱較理想。，由於與基體和結晶介膨脹等，所以要忠實複條件是困難的。當重新爲什麼在重新開始膜形的介面中有效形成結晶是藉由在形成期間首先始形成以形成用以減少 -28- (26) (26)1335659 漏流之兩層結構的因素之一。例如，在電漿的電子溫度等影響之下’基體的表面溫度在膜形成期間比在一開始高。在處理的此刻，暫時中斷膜形成。然後，變得極難以忠實準確恢復中斷之前調整表面溫度的相同條件。此溫度變化是形成具有不連續介面在結晶介電膜的柱狀晶體部位之疊層結構的因素之一。爲了獲得本實施例所說明的漏洩破壞電壓之提高，在膜形成的中斷和重新開始之間以20 t或以上降低基體的有效表面溫度較佳。如上述，用以形成具有晶性是不連續之介面的疊層結構之一有效技術係在結晶介電膜的形成期間改變膜形成溫度。若例如膜形成系統使用電阻發熱型台式加熱器當作基體加熱機構，則當以自然冷卻將不連續介面形成在疊層結構中時，可能大幅削弱生產力。例如，若甚至在基體被自然冷卻30分鐘時仍無法充分降低漏流，則基體需要被冷卻更久。此問題的解決方案可使用諸如具有較小熱容量的台式加熱器，或具有高冷卻效率的台式結構等，諸如藉由在台內循環冷卻劑（如、冷卻水，冷卻氣體，液化氣體等 )等。而且，也可使用在膜形成期間和膜形成中斷期間可改變冷卻劑的流率之機構，或在膜形成中斷期間藉由諸如冷卻扇等機構增加溫度變化之機構。並且，甚至以現存系統可採用諸如在膜形成中斷期間關掉靜電夾盤或利用運送機構暫時從台舉起基體等之措施。同時，藉由以燈加熱可實施有效的溫度變化。在已燈 -29- (27) (27)1335659 加熱的例子中，溫度變化如此平順，使得這成爲有效形成不連續介面的有效機構。尤其是，當中斷膜形成時減少燈的輸出或暫時關掉燈，並且藉由如此作，可快速且有效地降低基體的有效溫度。當作在更高可控制性之下用以形成不連續介面之另一機制，在結晶介電膜的兩層之間形成晶性令人極度不滿意的薄膜是有效的。例如早先參考圖1 3所說明的薄非晶層 35形成在結晶介電膜（第一層32和第二層34之間）之結構。用以形成此非晶層3 5的技術係降低例如RF磁控管濺鍍系統的RF功率。尤其是，將RF功率降到2/3或更低。當降低功率時，膜形成率也同樣降低。因此，當非晶層35是厚的時，生產力明顯退化。而且，爲了在抑制單元電容減少的同時獲得充分降低漏流的優點，此非晶層 35理想上被形成至少不低於3nm厚也不大於l〇nm厚。若此非晶層3 5小於3 nm厚，則厚度的可控制性被削弱，反之若其大於I 〇nm，則介電常數大幅下降。因此’非晶層35的厚度在上述範圍較佳。而且，也可使用除了 RF功率之外的參數形成非晶層。例如，藉由改變膜形成溫度或真空程度以有效形成非晶層35。尤其是，若真空程度下降很快，則用以濺鍍目標的氬（Ar)粒子之入射速度或從目標釋出的濺鍍粒子之能量降低，因此能夠形成較少的結晶膜。可利用另一技術形成比非晶層更完全的不連續介面。 -30- (28) 1335659 也就是說’在中斷結晶介電膜（第一層32)的膜形成之後’使用例如金屬材料’合金材料，或導電氧化物形成金屬導電膜36。金屬材料包括鉑（Pt)及釕（RU)。合金材料係藉由混合選自鎳（Ni)，鉅（Ta)，及鈮（Nb) 的至少其中一種與鋁（A1 )所備製以匹配它們的晶格常數 °導電氧化物包括氧化釕（Ru02 )，氧化緦釕（SrRu03 )，及含鑭氧化物（如、Lai-xSrxMn03 )。之後，在金屬 φ 導電膜36上，再次形成結晶介電膜（第二層34)，藉以可形成更明顯的不連續介面。此技術有效消除由於形成非晶層35時所發生的介電常數之降低所導致的單元電容之降低的問題。爲了獲得不連續性形成金屬導電膜3 6，因此其理想上是50nm厚或更少。甚至大約5nm厚或更少的金屬導電膜36可提供充分降低漏流的優點。儘管在各個上述實施例中已說明結晶介電膜由BST 製成的例子，但是尤其他材料製成的結晶介電膜也可提供 φ 類似於BST所提供的優點之優點。本發明包含有關日本專利局於2006，2，28發表的日本專利申B靑遗碼]Ρ2006·051895之主題，併入其全文做爲參考。【圖式簡單說明】從下面連同附圖的本發明之例子和實施例的詳細說明可更容易明白本發明，其中：圖1爲習知技術的電容器裝置結構之配置的槪要橫剖 -31 - (29) (29)1335659 面圖；圖2爲習知技術的電容器裝置結構之TEM橫剖面照片圖；圖3爲依據偏壓方向的電子注入之方向圖；圖4爲習知技術中與偏壓有關的漏流/電容密度圖；圖5爲實施例（第一實施例）的槪要橫剖面圖；圖6爲圖5的部位A之放大TEM照片圖；圖7爲本發明和習知技術之間的比較之與偏壓有關的漏流/電容密度圖；圖8A爲電容器絕緣膜的一區之明視場TEM照片圖；圖8B爲電容器絕緣膜的該區之暗視場TEM照片圖；圖8C爲圖8A的部位A之電子繞射照片圖；圖8D爲圖8A的部位B之電子繞射照片圖：圖9爲比較本發明與習知技術的漏洩破壞電壓和單元電容之圖；圖10爲漏洩破壞電壓與第二層的厚度之圖；圖Π爲漏洩破壞電壓與非晶層的厚度之圖；圖12爲本發明的半導體裝置之第二實施例的槪要橫剖面圖，圖13爲本發明的半導體裝置之第三實施例的槪要橫剖面圖；及圖14爲本發明的半導體裝置之第四實施例的槪要橫剖面圖。 -32 - (30) 1335659 【主要元件符號說明】 1 :半導體裝置 2 :半導體裝置 3 :半導體裝置 4 :半導體裝置 10 :基體

20 :第一電極 3 0 :電容器絕緣膜 3 1 :非晶層 32 :第一層 3 3 :不連續介面 34 :第二層 3 5 :非晶層 36 :金屬導電膜 40 :第二電極 5 0 :電容器絕緣膜 5 1 :第一層 52 :第二層 53 :第三層 6 1 :不連續介面 62 :不連續介面 ]2 0 :下電極 1 3 0 :鈦酸鋇緦膜 1 4 0 :上電極 -33

Claims

1335659 乃年K月％曰修正本十、申請專利範圍第96 1 068 7 2號專利申請案中文申請專利範圍修正本民國99年5月4日修正 1-—種半導體裝置，其在第一和第二電極之間設置有具有#5欽礦結構的結晶介電膜，在該結晶介電膜的柱狀晶體部位中’該半導體裝置包含晶性經此變得不連續之不 φ 連續介面，其中該不連續介面的至少一部分係由非晶層形成。 2.根據申請專利範圍第1項之半導體裝置，其中疊層在該不連續介面之上的區域具有晶體結構，及具有該晶體結構的該區域之厚度是20 nm或更多，及該結晶介電膜的總厚度是200 nm或更少。 3·根據申請專利範圍第1項之半導體裝置，其中疊層在該不連續介面之上的區域具有晶體結構，及 9 在該不連續介面之下的區域和之上的該區域之至少一部分具有晶體方向不同的區域。 4. 根據申請專利範圍第1項之半導體裝置，其中該不連續介面的至少一部分係由金屬膜或導電氧化膜形成。 5. 根據申請專利範圍第1項之半導體裝置，其中形成複數不連續介面。 6.根據申請專利範圍第1項之半導體裝置，其中將非晶膜形成在該第一電極和該結晶介電膜之間。 7. 一種製造半導體裝置之方法，包括在第一電極和 1335659 第二電極之間形成具有鈣鈦礦結構的結晶介電膜之步驟，該方法包含在形成該結晶介電膜時，在該結晶介電膜的柱狀晶體部位中形成晶性經此變得不連續之不連續介面的步驟。 8.根據申請專利範圍第7項之製造半導體裝置的方法，其中該不連續介面係由在形成該結晶介電膜期間暫時減少溫度，然後恢復該形成加以形成。

9·根據申請專利範圍第7項之製造半導體裝置的方法’其中該不連續介面係由在以RF濺鍍法形成該結晶介時’在該結晶介電膜形成期間改變膜形成壓力加以形成。 iO·根據申請專利範圍第7項之製造半導體裝置的方 & ’其中將具有晶體結構的區域形成在該不連續介面之上，及

將晶體方向不同的區域形成在該不連續介面之下的區域和之上的該區域之至少一部分。 n.根據申請專利範圍第7項之製造半導體裝置的方法’其中該不連續介面的至少一部分係由非晶層形成。 12·根據申請專利範圍第7項之製造半導體裝置的方法’其中該不連續介面的至少一部分係由金屬導電膜形成 13·根據申請專利範圍第 & 中形成複數不連續介面 14.根據申請專利範圍第 7項之製造半導體裝置的方 f 7項之製造半導體裝置的方 -2- 133.5659 法，其中以400°C或更低形成具有該不連續介面之該結晶介電膜，及將非晶膜形成在該第一電極和該結晶介電膜之間。