TW202347786A - 半導體元件 - Google Patents

半導體元件 Download PDF

Info

Publication number
TW202347786A
TW202347786A TW112114269A TW112114269A TW202347786A TW 202347786 A TW202347786 A TW 202347786A TW 112114269 A TW112114269 A TW 112114269A TW 112114269 A TW112114269 A TW 112114269A TW 202347786 A TW202347786 A TW 202347786A
Authority
TW
Taiwan
Prior art keywords
film
substrate
buffer
insulating film
gate insulating
Prior art date
Application number
TW112114269A
Other languages
English (en)
Inventor
李氣炘
金容錫
金炫哲
河大元
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202347786A publication Critical patent/TW202347786A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the three-dimensional arrangements, e.g. with cells on different height levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本發明提供一種包含鐵電場效電晶體（FeFET）的半導體裝置。半導體裝置包含：基底；閘極電極膜，包含金屬元素，位於基底上；閘極絕緣膜，包含鐵電材料，位於基底與閘極電極膜之間；以及緩衝氧化膜，包含半導體材料的氧化物，位於閘極絕緣膜與閘極電極膜之間，所述緩衝氧化膜與閘極絕緣膜接觸。

Description

半導體元件
本揭露是關於半導體裝置及其製造方法。
相關申請案的交叉引用
本申請案主張2022年5月24日在韓國智慧財產局申請的韓國專利申請案第10-2022-0063238號的優先權及自其產生的所有權益，所述申請案的內容以全部引用的方式併入本文中。
本揭露是關於半導體裝置及其製造方法。鐵電體為具有鐵電性的材料，其中內部電偶極矩對準且即使在不施加外部電場時仍維持自發極化。此外，鐵電體的極化可藉由施加高於矯頑場的外部電場而改變，且其狀態可經由諸如鄰近金屬及半導體的材料的變化而電讀取。因此，正在進行用於藉由將此鐵電性施加至半導體裝置來改良效能的研究。
特別地，當研究鉿類氧化物的鐵電性時，可研發利用鉿類氧化物的鐵電場效電晶體（ferroelectric field effect transistor；FeFET）。由於鉿類氧化物對半導體製程友好且即使在極薄的膜中仍可維持鐵電性，因此期望其有助於半導體裝置的小型化。
本發明概念的態樣提供一種包含具有改良特性的鐵電場效電晶體（FeFET）的半導體裝置。
本發明概念的態樣亦提供一種用於製造包含具有改良特性的鐵電場效電晶體（FeFET）的半導體裝置的方法。
然而，本發明概念的態樣並不受限於本文中所闡述的態樣。藉由參考下文給出的本發明概念的詳細描述，本發明概念的上述及其他態樣將對於本發明概念涉及的所屬技術領域中具有通常知識者變得更顯而易見。
根據本發明概念的態樣，提供一種半導體裝置，包括：基底；閘極電極膜，包含金屬元素，位於基底上；閘極絕緣膜，包含鐵電材料，位於基底與閘極電極膜之間；以及緩衝氧化膜，包含半導體材料的氧化物，位於閘極絕緣膜與閘極電極膜之間，所述緩衝氧化膜與閘極絕緣膜接觸。
根據本發明概念的態樣，提供一種半導體裝置，包括：基底，包含第一半導體材料；閘極電極膜，包含金屬元素，位於基底上；閘極絕緣膜，包含鐵電材料，位於基底與閘極電極膜之間；界面膜，包含第一半導體材料的氧化物，位於閘極絕緣膜與基底之間；以及緩衝氧化膜，包含第二半導體材料的氧化物，位於閘極絕緣膜與閘極電極膜之間，其中界面膜的厚度小於緩衝氧化膜的厚度。
根據本發明概念的態樣，提供一種半導體裝置，包括基底，包含第一半導體材料；閘極電極膜，包含金屬元素，位於基底上；閘極絕緣膜，包含鐵電材料，位於基底與閘極電極膜之間；緩衝膜，包含第二半導體材料，位於閘極絕緣膜與閘極電極膜之間；以及緩衝氧化膜，包含第二半導體材料的氧化物，位於閘極絕緣膜與緩衝膜之間。
根據本發明概念的態樣，提供一種半導體裝置，包括：基底，包含矽（Si）；閘極電極膜，包含金屬元素，位於基底上；閘極絕緣膜，包含具有鐵電性的鉿類氧化物，位於基底與閘極電極膜之間；緩衝膜，包含Si，位於閘極絕緣膜與閘極電極膜之間；以及緩衝氧化膜，包含氧化Si膜，位於閘極絕緣膜與緩衝膜之間。
根據本發明概念的態樣，提供一種用於製造半導體裝置的方法，所述方法包括：設置包含第一半導體材料的基底；在基底上形成包含鐵電材料的閘極絕緣膜；在閘極絕緣膜上形成包含第二半導體材料的緩衝膜；在緩衝膜上形成包含金屬元素的閘極電極膜；以及執行退火製程。
在本說明書中，儘管諸如第一及第二的術語用於描述各種元件或組件，但不言而喻，此等元件或組件不受此等術語限制。此等術語僅用於將單個元件或組件與其他元件或組件區分開來。因此，不言而喻，下文提及的第一元件或組件可為本發明概念的範疇內的第二元件或組件。
下文將參考圖1至圖15描述根據實例實施例的半導體裝置。
圖1為用於解釋根據一些實施例的半導體裝置的實例橫截面圖。圖2為用於解釋圖1的區R1的放大圖。
參考圖1及圖2，根據一些實施例的半導體裝置包含基底100、第一源極/汲極區102、第一閘極結構GS1、第一層間絕緣膜180、源極/汲極接點192以及閘極接點194。
基底100可包含第一半導體材料。基底100可包含例如作為元素半導體材料的矽或鍺。替代地，第一半導體材料可包含第IV-IV族化合物半導體或第III-V族化合物半導體。第IV-IV族化合物半導體可包含例如包含碳（C）、矽（Si）、鍺（Ge）以及錫（Sn）中的至少兩者或大於兩者的二元化合物或三元化合物，或藉由將此等元素與第IV族元素摻雜而獲得的化合物。第III-V族化合物半導體可為例如二元化合物、三元化合物或四元化合物中的至少一者，所述二元化合物、三元化合物或四元化合物藉由組合作為第III族元素的鋁（Al）、鎵（Ga）或銦（In）中的至少一者與作為第V族元素的磷（P）、砷（As）或銻（Sb）中的一者而形成。
舉例而言，基底100可為塊體矽或絕緣體上矽（silicon-on-insulator；SOI）。替代地，基底100可為形成於基礎基底上的磊晶層。為方便解釋起見，基底100可在本文中描述為矽基底。
在一些實施例中，基底100可包含摻雜有第一導電性類型的雜質元素的第一半導體材料。舉例而言，若根據一些實施例的半導體裝置為NFET，則基底100可包含摻雜有p型雜質（例如，硼（B）、鋁（Al）、銦（In）、鎵（Ga）等）的矽（Si）。替代地，舉例而言，若根據一些實施例的半導體裝置為PFET，則基底100可包含摻雜有n型雜質（例如，磷（P）或砷（As）等）的矽（Si）。
第一閘極結構GS1可形成於基底100上。在一些實施例中，第一閘極結構GS1可包含依序堆疊於基底100上的閘極絕緣膜120、緩衝氧化膜135、緩衝膜130以及閘極電極膜140。
閘極絕緣膜120可堆疊於基底100上。此外，閘極絕緣膜120可插入於基底100與閘極電極膜140之間。閘極絕緣膜120可包含具有滯後特性的鐵電材料。舉例而言，閘極絕緣膜120可包含氧化鉿、氧化鋯、釔摻雜氧化鋯、釔摻雜氧化鉿、鎂摻雜氧化鋯、鎂摻雜氧化鉿、矽摻雜氧化鉿、矽摻雜氧化鋯、鋇摻雜氧化鈦或其組合中的至少一者。
在一些實施例中，閘極絕緣膜120可包含具有鐵電性的鉿類氧化物。舉例而言，閘極絕緣膜120可包含氧化鉿（HfO 2），其中摻雜矽（Si）、鋯（Zr）、釔（Y）、鍶（Sr）、鑭（La）、釓（Gd）以及鋁（Al）中的至少一個元素。此氧化鉿可藉由具有斜方晶相（O-相）而展現鐵電性。
在一些實施例中，界面膜105可形成於基底100與閘極絕緣膜120之間，如圖2中所繪示。界面膜105可包含基底100的第一半導體材料的氧化物。舉例而言，界面膜105可為藉由氧化基底100的鄰近於閘極絕緣膜120的表面（例如，上部側面）而形成的氧化膜。作為實例，若基底100包含矽（Si），則界面膜105可包含氧化矽膜。
在一些實施例中，界面膜105可與閘極絕緣膜120接觸。亦即，界面膜105可直接形成於閘極絕緣膜120下方，且基底100可直接形成於界面膜105下方。
在一些其他實施例中，界面膜105可不存在於基底100與閘極絕緣膜120之間。此處，不存在界面膜105的含義不僅包含界面膜105根本不存在於基底100與閘極絕緣膜120之間的情況，而且包含界面膜105以低於使用透射電子顯微鏡（transmission electron microscope；TEM）影像分析或類似者的量測限制的厚度極略微地存在的情況。
界面膜105的厚度T1可小於約1奈米（nm）。較佳地，界面膜105的厚度T1可為約5埃（Å）或小於5埃。在以上範圍內，可改良包含閘極絕緣膜120的鐵電場效電晶體（FeFET）的特性。舉例而言，界面膜105的厚度T1可在約0.01埃與約5埃之間。更佳地，界面膜105的厚度T1可為約1埃或小於1埃。
緩衝膜130可堆疊於閘極絕緣膜120上。此外，緩衝膜130可插入於閘極絕緣膜120與閘極電極膜140之間。緩衝膜130可包含第二半導體材料。第二半導體材料可包含例如作為元素半導體材料的矽（Si）或鍺（Ge）。替代地，第二半導體材料可包含第IV-IV族化合物半導體或第III-V族化合物半導體。第IV-IV族化合物半導體可包含例如包含碳（C）、矽（Si）、鍺（Ge）以及錫（Sn）中的至少兩者或大於兩者的二元化合物或三元化合物，或藉由將此等元素與第IV族元素摻雜而獲得的化合物。第III-V族化合物半導體可為例如二元化合物、三元化合物或四元化合物中的至少一者，所述二元化合物、三元化合物或四元化合物藉由組合作為第III族元素的鋁（Al）、鎵（Ga）或銦（In）中的至少一者與作為第V族元素的磷（P）、砷（As）或銻（Sb）中的一者而形成。作為實例，緩衝膜130可包含多晶矽或非晶矽。
緩衝膜130的厚度T3可小於約10奈米。緩衝膜130可在以上範圍內阻礙/防止半導體裝置的特性的劣化。較佳地，緩衝膜130的厚度T3可為約5奈米或小於5奈米。舉例而言，緩衝膜130的厚度T3可在大致0.01奈米與大致5奈米之間。更佳地，緩衝膜130的厚度T3可為約1奈米或小於1奈米。根據一些實施例，緩衝膜130的厚度T3可能厚於緩衝氧化膜135的厚度T2。
在一些實施例中，第一半導體材料及第二半導體材料可彼此相同。作為實例，基底100及緩衝膜130可各自包含矽（Si）。
在一些實施例中，緩衝膜130的熱膨脹係數（coefficient of thermal expansion；CTE）可小於閘極絕緣膜120的熱膨脹係數（CTE）。舉例而言，若閘極絕緣膜120包含鉿類氧化物，則緩衝膜130可包含矽（Si）。緩衝膜130可藉由將機械應力施加至閘極絕緣膜120而增加閘極絕緣膜120的鐵電性。舉例而言，在閘極絕緣膜120的退火製程中，緩衝膜130可將包含鉿類氧化物的閘極絕緣膜120的晶體結構誘導為斜方晶相。
緩衝氧化膜135可形成於閘極絕緣膜120與緩衝膜130之間。緩衝氧化膜135可包含緩衝膜130的第二半導體材料的氧化物。舉例而言，緩衝氧化膜135可為藉由氧化緩衝膜130的鄰近於閘極絕緣膜120的表面（例如底部表面）而形成的氧化膜。舉例而言，若緩衝膜130包含矽（Si），則緩衝氧化膜135可包含氧化矽。
在一些實施例中，緩衝氧化膜135可與閘極絕緣膜120接觸。亦即，緩衝氧化膜135可直接形成於閘極絕緣膜120上方，且緩衝膜130可直接形成於緩衝氧化膜135上方。
在一些實施例中，界面膜105的厚度T1可小於緩衝氧化膜135的厚度T2。較佳地，緩衝氧化膜135的厚度T2可為約5埃或大於5埃。舉例而言，緩衝氧化膜135的厚度T2可在約5埃與約15埃之間。
在一些實施例中，界面膜105的厚度T1及緩衝氧化膜135的厚度T2的總和T1+T2可為約5埃至約15埃。
閘極電極膜140可堆疊於緩衝膜130上。閘極電極膜140可包含金屬元素。舉例而言，閘極電極膜140可包含金屬膜或導電金屬氮化膜。舉例而言，閘極電極膜140可包含但不限於鎢（W）、鋁（Al）、銅（Cu）、鈦（Ti）、鉭（Ta）、氮化鈦（TiN）、氮化鉭（TaN）、氮化鎢（WN）、碳氮化鎢（WCN）或其組合中的至少一者。
在一些實施例中，閘極電極膜140的熱膨脹係數（CTE）可小於閘極絕緣膜120的熱膨脹係數（CTE）。舉例而言，當閘極絕緣膜120包含鉿類氧化物時，閘極電極膜140可包含鎢（W）或氮化鈦（TiN）中的至少一者。此閘極電極膜140可藉由將機械應力施加至閘極絕緣膜120而增加閘極絕緣膜120的鐵電性。舉例而言，在閘極絕緣膜120的退火製程中，閘極電極膜140可將閘極絕緣膜120的晶體結構誘導成斜方晶相。
儘管閘極電極膜140僅繪示為單一膜，但此僅為實例。不同於所繪示實例，閘極電極膜140可藉由堆疊多種導電材料而形成。舉例而言，閘極電極膜140可包含調整功函數的功函數調整膜，及填充由功函數調整膜形成的空間的填充導電膜。功函數調整膜可包含例如TiN、TaN、碳化鈦（TiC）、碳化鉭（TaC）、碳化鈦鋁（TiAlC）或其組合中的至少一者。填充導電膜可包含例如W或Al。
在一些實施例中，第一閘極結構GS1可更包含閘極間隔物160。閘極間隔物160可位於閘極電極膜140的側面上（例如，可覆蓋所述側面）。舉例而言，閘極間隔物160可沿著閘極絕緣膜120的側面、緩衝氧化膜135的側面、緩衝膜130的側面以及閘極電極膜140的側面延伸。閘極間隔物160可包含但不限於絕緣材料，例如氧化矽、氮化矽、氮氧化矽或其組合中的至少一者。
第一源極/汲極區102可在第一閘極結構GS1的側面上形成於基底100內部（或其上）。第一源極/汲極區102可為藉由將雜質植入至基底100中而形成的雜質區，或可為形成於基底100上的磊晶層。
第一源極/汲極區102可具有不同於第一導電性類型的第二導電性類型。舉例而言，若根據一些實施例的半導體裝置為NFET，則第一源極/汲極區102可包含n型雜質或用於阻礙/防止n型雜質擴散的雜質。舉例而言，第一源極/汲極區102可包含P、Sb、As或其組合中的至少一者。替代地，舉例而言，若根據一些實施例的半導體裝置為PFET，則第一源極/汲極區102可包含p型雜質或用於阻礙/防止p型雜質擴散的雜質。舉例而言，第一源極/汲極區102可包含B、In、Ga或Al或其組合中的至少一者。
上文所描述的基底100、第一源極/汲極區102以及第一閘極結構GS1可形成鐵電場效電晶體（FeFET）。形成鐵電場效電晶體的基底100的區在本文中亦可稱為主動區（或主動圖案）。
第一層間絕緣膜180可形成於基底100上。第一層間絕緣膜180可位於第一閘極結構GS1及第一源極/汲極區102上（例如，可覆蓋第一閘極結構GS1及第一源極/汲極區102）。第一層間絕緣膜180可包含例如氧化矽、氮化矽、氮氧化矽或具有比氧化矽更低的介電常數的低介電常數（低k）材料中的至少一者。低介電常數材料可包含例如可流動氧化物（Flowable Oxide；FOX）、東燃矽氮烷（Torene SilaZene；TOSZ）、未摻雜矽石玻璃（Undoped Silica Glass；USG）、硼矽玻璃（Borosilica Glass；BSG）、磷矽玻璃（PhosphoSilica Glass；PSG）、硼磷矽玻璃（BoroPhosphoSilica Glass；BPSG）、電漿增強正矽酸四乙酯（Plasma Enhanced Tetra Ethyl Ortho Silicate；PETEOS）、氟化物矽酸鹽玻璃（Fluoride Silicate Glass；FSG）、摻碳氧化矽（Carbon Doped silicon Oxide；CDO）、乾凝膠、氣凝膠、氟化非晶碳、有機矽酸鹽玻璃（Organo Silicate Glass；OSG）、聚對二甲苯、雙苯并環丁烯（bis-benzocyclobutenes；BCB）、SiLK、聚醯亞胺、多孔聚合材料或其組合中的至少一者。
源極/汲極接點192可電連接至第一源極/汲極區102。舉例而言，源極/汲極接點192可穿透第一層間絕緣膜180且電連接至第一源極/汲極區102。
閘極接點194可電連接至閘極電極膜140。舉例而言，閘極接點194可穿透第一層間絕緣膜180且電連接至閘極電極膜140。
源極/汲極接點192及閘極接點194可各自包含例如但不限於導電材料，例如金屬、導電金屬氮化物、導電金屬碳氮化物、導電金屬碳化物、金屬矽化物、摻雜半導體材料、導電金屬氮氧化物、導電金屬氧化物或二維材料（2D材料）中的至少一者。
圖3為用於解釋根據一些實施例的半導體裝置的實例橫截面圖。圖4為用於解釋圖3的區R1的放大圖。為方便解釋起見，將簡要地解釋或省略上文使用圖1及圖2所解釋的內容的重複部分。
參考圖3及圖4，在根據一些實施例的半導體裝置中，第一閘極結構GS1可包含依序堆疊於基底100上的閘極絕緣膜120、緩衝氧化膜135以及閘極電極膜140。
舉例而言，緩衝氧化膜135可與閘極電極膜140接觸。亦即，緩衝氧化膜135可直接形成於閘極絕緣膜120上方，且閘極電極膜140可直接形成於緩衝氧化膜135上方。因此，上文使用圖1及圖2所描述的緩衝膜130可不插入（亦即，可不存在）於緩衝氧化膜135與閘極電極膜140之間。
在一些實施例中，界面膜105可形成於基底100與閘極絕緣膜120之間，如圖4中所繪示。在一些實施例中，界面膜105的厚度T1可小於緩衝氧化膜135的厚度T2。
圖5為用於解釋根據一些實施例的半導體裝置的實例橫截面圖。為方便解釋起見，將簡要地解釋或省略上文使用圖1及圖2所解釋的內容的重複部分。
參考圖5，在根據一些實施例的半導體裝置中，閘極絕緣膜120、緩衝氧化膜135以及緩衝膜130中的各者可進一步沿著閘極間隔物160的內部側面延伸（例如，可豎直地延伸）。
舉例而言，閘極絕緣膜120、緩衝氧化膜135以及緩衝膜130可分別沿著基底100的上部側面及閘極間隔物160的內部側面共形地延伸。包含閘極絕緣膜120、緩衝氧化膜135以及緩衝膜130的第一閘極結構GS1可藉由例如替換製程形成，但不限於此。
圖6為用於解釋根據一些實施例的半導體裝置的實例佈局圖。圖7及圖8為沿圖6的A-A截取的各種示意性橫截面圖。為方便解釋起見，將簡要地解釋或省略上文使用圖1至圖5所解釋的內容的重複部分。
參考圖6至圖8，根據一些實施例的半導體裝置包含基底100、第一主動圖案AP1、場絕緣膜115以及第二閘極結構GS2。
第一主動圖案AP1可形成於基底100上。第一主動圖案AP1可在平行於基底100的上部側面（例如，上部表面）的第一方向X1上延伸。第一主動圖案AP1可為基底100的一部分，或可包含自基底100生長的磊晶層。第一主動圖案AP1可包含例如作為元素半導體材料的矽或鍺。替代地，第一主動圖案AP1可包含化合物半導體，例如第IV-IV族化合物半導體或第III-V族化合物半導體。
場絕緣膜115可形成於基底100上。場絕緣膜115可位於第一主動圖案AP1的側面的至少一部分上（例如，可覆蓋所述至少一部分）。場絕緣膜115可包含例如但不限於氧化矽（SiO 2）、氮氧化矽（SiON）、氧碳氮化矽（SiOCN）或其組合中的至少一者。
第二閘極結構GS2可形成於第一主動圖案AP1及場絕緣膜115上。此外，第二閘極結構GS2可與第一主動圖案AP1相交。舉例而言，第二閘極結構GS2可在平行於基底100的上部側面且與第一方向X1相交的第二方向Y1上延伸。
在一些實施例中，第二閘極結構GS2可包含依序堆疊於第一主動圖案AP1上的閘極絕緣膜120、緩衝氧化膜135、緩衝膜130以及閘極電極膜140。因此，第一主動圖案AP1及第二閘極結構GS2可形成沿著第一方向X1形成通道的鐵電場效電晶體（FeFET）。
儘管未具體地繪示，但界面膜（圖2的105）可形成於第一主動圖案AP1與閘極絕緣膜120之間。此外，不同於所繪示實例，緩衝膜130可不插入於緩衝氧化膜135與閘極電極膜140之間。
參考圖6及圖7，在根據一些實施例的半導體裝置中，第一主動圖案AP1可包含鰭片圖案。
舉例而言，第一主動圖案AP1可自基底100的上部側面突出（例如，在與第一方向X1及第二方向Y1相交的第三方向Z1上突出）且在第一方向X1上延伸較長。第二閘極結構GS2可沿著鰭形第一主動圖案AP1的三個側面（例如，相對側面及上部側面）延伸。舉例而言，閘極絕緣膜120、緩衝氧化膜135以及緩衝膜130可各自沿著第一主動圖案AP1的相對側面及上部側面共形地延伸。
在一些實施例中，閘極絕緣膜120、緩衝氧化膜135以及緩衝膜130可進一步沿著場絕緣膜115的上部側面延伸。
參考圖6及圖8，在根據一些實施例的半導體裝置中，第一主動圖案AP1可包含多個薄片圖案。
舉例而言，第一主動圖案AP1可包含沿著第三方向Z1配置且彼此間隔開的第一薄片圖案SP1、第二薄片圖案SP2以及第三薄片圖案SP3。第一薄片圖案SP1、第二薄片圖案SP2以及第三薄片圖案SP3可各自在第一方向X1上延伸且穿透第二閘極結構GS2。舉例而言，閘極絕緣膜120、緩衝氧化膜135以及緩衝膜130可沿著第一薄片圖案SP1、第二薄片圖案SP2以及第三薄片圖案SP3中的各者的周邊共形地延伸。
在一些實施例中，第一主動圖案AP1可更包含自基底100的上部側面突出且在第一方向X1上延伸的鰭片圖案FP。第一薄片圖案SP1、第二薄片圖案SP2以及第三薄片圖案SP3可依序配置於鰭片圖案FP上。
在一些實施例中，閘極絕緣膜120、緩衝氧化膜135以及緩衝膜130可進一步沿著鰭片圖案FP的上部側面及場絕緣膜115的上部側面延伸。
圖9為用於解釋根據一些實施例的半導體裝置的實例佈局圖。圖10為沿圖9的B-B截取的示意性橫截面圖。為方便解釋起見，將簡要地解釋或省略上文使用圖1至圖5所解釋的內容的重複部分。
參考圖9及圖10，根據一些實施例的半導體裝置包含基底100、下部源極/汲極區102B、間隔物圖案116、第二主動圖案AP2、第三閘極結構GS3以及上部源極/汲極區102U。
下部源極/汲極區102B可形成於基底100上。下部源極/汲極區102B可為藉由將雜質植入至基底100中而形成的雜質區，或可為形成於基底100上的磊晶層。
下部源極/汲極區102B可具有第二導電性類型。舉例而言，若根據一些實施例的半導體裝置為NFET，則下部源極/汲極區102B可包含n型雜質或用於阻礙/防止n型雜質擴散的雜質。替代地，舉例而言，若根據一些實施例的半導體裝置為PFET，則下部源極/汲極區102B可包含p型雜質或用於阻礙/防止p型雜質擴散的雜質。
間隔物圖案116可覆蓋下部源極/汲極區102B的第一部分。下部源極/汲極區102B的其他部分可由間隔物圖案116暴露。下部源極/汲極區102B的自間隔物圖案116暴露的第二部分可包含但不限於在第四方向X2上延伸的長側面及在第五方向Y2上延伸的短側面。儘管間隔物圖案116的上部側面僅繪示為與下部源極/汲極區102B的上部側面共面，但此僅為實例。間隔物圖案116可包含絕緣材料，例如但不限於氧化矽、氮化矽、氮氧化矽或其組合中的至少一者。
第二主動圖案AP2可形成於下部源極/汲極區102B上。舉例而言，第二主動圖案AP2可電連接至下部源極/汲極區102B的上部側面。第二主動圖案AP2可在與第四方向X2及第五方向Y2相交的第六方向Z2上自下部源極/汲極區102B的自間隔物圖案116暴露的部分延伸。
第三閘極結構GS3可形成於間隔物圖案116上。此外，第三閘極結構GS3可形成於第二主動圖案AP2的側面上。舉例而言，第三閘極結構GS3可包圍第二主動圖案AP2的側面。
上部源極/汲極區102U可形成於第二主動圖案AP2上。舉例而言，上部源極/汲極區102U可電連接至第二主動圖案AP2的上部側面。亦即，第二主動圖案AP2可插入於下部源極/汲極區102B與上部源極/汲極區102U之間。
上部源極/汲極區102U可具有第二導電性類型。舉例而言，若根據一些實施例的半導體裝置為NFET，則上部源極/汲極區102U可包含n型雜質或用於阻礙/防止n型雜質擴散的雜質。替代地，舉例而言，若根據一些實施例的半導體裝置為PFET，則上部源極/汲極區102U可包含p型雜質或用於阻礙/防止p型雜質擴散的雜質。
在一些實施例中，第三閘極結構GS3可包含依序堆疊於第二主動圖案AP2的側面上的閘極絕緣膜120、緩衝氧化膜135、緩衝膜130以及閘極電極膜140。因此，第二主動圖案AP2、第三閘極結構GS3、下部源極/汲極區102B以及上部源極/汲極區102U可形成沿著第六方向Z2形成通道的鐵電場效電晶體（FeFET）。在一些實施例中，閘極絕緣膜120、緩衝膜130、緩衝氧化膜135以及閘極電極膜140可進一步沿著間隔物圖案116的上部側面延伸。
儘管未具體地繪示，但界面膜（例如，圖2的膜105）可形成於第二主動圖案AP2與閘極絕緣膜120之間。此外，不同於所繪示實例，緩衝膜130可不插入於緩衝氧化膜135與閘極電極膜140之間。
圖11為用於解釋根據一些實施例的半導體裝置的實例佈局圖。圖12為沿圖11的C-C截取的示意性橫截面圖。圖13為用於解釋圖12的區R2的放大圖。為方便解釋起見，將簡要地解釋或省略上文使用圖1至圖5所解釋的內容的重複部分。
參考圖11至圖13，根據一些實施例的半導體裝置包含基底100、元件隔離膜117、第二源極/汲極區104、字元線WL、位元線BL、位元線接點DC、電容器結構290以及電容器接點CP。
元件隔離膜117可界定基底100內部的多個第三主動圖案AP3。元件隔離膜117可包含但不限於絕緣材料，例如氧化矽、氮化矽、氮氧化矽或其組合中的至少一者。
第三主動圖案AP3可在基底100內部在第七方向W上延伸。第三主動圖案AP3可呈在彼此平行的方向上延伸的多個條的形式。在一些實施例中，一個第三主動圖案AP3的中心部分可置放為鄰近於另一（例如鄰近）第三主動圖案AP3的遠端部分。
第二源極/汲極區104可形成於第三主動圖案AP3內部。第二源極/汲極區104可為藉由將雜質植入至基底100中而形成的雜質區，或形成於基底100上的磊晶層。第二源極/汲極區104可具有第二導電性類型。
字元線WL可形成於基底100及元件隔離膜117上。字元線WL可在不同於第七方向W的第九方向Y3上延伸較長。此外，字元線WL可與位元線接點DC與電容器接點CP之間的第三主動圖案AP3相交。舉例而言，字元線WL可傾斜地與第三主動圖案AP3相交且可豎直地與位元線BL相交。多個字元線WL彼此平行延伸且可以相等間隔彼此間隔開。
在一些實施例中，字元線WL可對應於上文使用圖1及圖2所描述的閘極電極膜140。舉例而言，閘極絕緣膜120、緩衝氧化膜135以及緩衝膜130可插入於第三主動圖案AP3與字元線WL之間。閘極絕緣膜120、緩衝氧化膜135以及緩衝膜130可依序堆疊於第三主動圖案AP3上。
如圖13中所繪示，界面膜（例如，圖2的膜105）可形成於第三主動圖案AP3與閘極絕緣膜120之間。此外，不同於所繪示實例，緩衝膜130可不插入於緩衝氧化膜135與閘極電極膜140之間。
在一些實施例中，字元線WL可嵌入於基底100內部。舉例而言，基底100可包含在第九方向Y3上延伸的閘極溝渠100t。閘極絕緣膜120、緩衝氧化膜135以及緩衝膜130可沿著閘極溝渠100t的輪廓延伸。閘極電極膜140（或字元線WL）可填充閘極溝渠100t的在緩衝膜130（或緩衝氧化膜135）上的至少一部分。因此，第三主動圖案AP3、字元線WL以及第二源極/汲極區104可形成包含沿著閘極溝渠100t的輪廓形成的通道的鐵電場效電晶體（FeFET）。
在一些實施例中，封蓋圖案145可形成於閘極電極膜140（或字元線WL）上。封蓋圖案145可沿著閘極電極膜140的上部側面延伸。舉例而言，封蓋圖案145可填充閘極溝渠100t的在閘極電極膜140上方的另一部分。在此情況下，閘極電極膜140的上部側面可形成為低於第三主動圖案AP3的上部側面。封蓋圖案145可包含但不限於絕緣材料，例如氧化矽、氮化矽、氮氧化矽或其組合中的至少一者。
位元線BL可形成於基底100及元件隔離膜117上。舉例而言，可形成覆蓋基底100、元件隔離膜117以及封蓋圖案145的第二層間絕緣膜282。位元線BL可形成於第二層間絕緣膜282上。位元線BL可在不同於第七方向W及第九方向Y3的第八方向X3上延伸較長。舉例而言，位元線BL可傾斜地與第三主動圖案AP3相交且可豎直地與字元線WL相交。多個位元線BL彼此平行延伸且可以相等間隔彼此間隔開。
在一些實施例中，位元線BL可包含依序堆疊於第三主動圖案AP3上的第一導電線242、第二導電線244以及第三導電線246。第一導電線242、第二導電線244以及第三導電線246可各自包含但不限於導電材料，例如多晶矽、TiN、氮化鈦矽（TiSiN）、鎢、矽化鎢或其組合中的至少一者。在實例中，第一導電線242可包含多晶矽，第二導電線244可包含TiSiN，且第三導電線246可包含鎢。
位元線接點DC可電連接第三主動圖案AP3與位元線BL。舉例而言，位元線接點DC可穿透第二層間絕緣膜282且電連接第三主動圖案AP3與位元線BL。在一些實施例中，位元線接點DC可電連接至第三主動圖案AP3的中心部分（例如，中心點）。
電容器結構290可形成於基底100及元件隔離膜117上。舉例而言，可形成依序堆疊於第二層間絕緣膜282上的第三層間絕緣膜284及第四層間絕緣膜286。電容器結構290可形成於第四層間絕緣膜286上。
電容器結構290可由字元線WL及位元線BL控制以儲存資料。舉例而言，電容器結構290可包含依序堆疊於第四層間絕緣膜286上的下部電極292、電容器介電膜294以及上部電極296。電容器結構290可使用在下部電極292與上部電極296之間產生的電位差將電荷（亦即，資料）儲存於電容器介電膜294中。
下部電極292及上部電極296可包含例如但不限於摻雜多晶矽、金屬或金屬氮化物。另外，電容器介電膜294可包含例如但不限於氧化矽或高介電常數材料。
電容器接點CP可電連接第三主動圖案AP3與電容器結構290。舉例而言，電容器接點CP穿透第二層間絕緣膜282、第三層間絕緣膜284以及第四層間絕緣膜286，且可電連接第三主動圖案AP3與下部電極292。在一些實施例中，電容器接點CP可電連接至第三主動圖案AP3的相對端部分。
圖14為用於解釋根據一些實施例的半導體裝置的實例透視圖。圖15為用於解釋圖14的區R3的放大圖。為方便解釋起見，將簡要地解釋或省略上文使用圖1至圖5所解釋的內容的重複部分。
參考圖14及圖15，根據一些實施例的半導體裝置包含基底100、模具結構MS以及豎直結構VC。
模具結構MS可包含交替地堆疊於基底100上的多個模具絕緣膜310及多個閘極電極膜140。模具絕緣膜310及閘極電極膜140可各自具有平行於基底100的上部側面延伸的分層結構。閘極電極膜140藉由模具絕緣膜310彼此間隔開，且可依序堆疊於基底100上。
模具絕緣膜310可包含但不限於絕緣材料，例如氧化矽、氮化矽或氮氧化矽中的至少一者。舉例而言，模具絕緣膜310可包含氧化矽膜。
豎直結構VC可形成於基底100上。豎直結構VC可在與基底100的上部側面相交的方向（例如，豎直方向）上延伸且穿透模具結構MS。作為實例，豎直結構VC可為豎直延伸的柱狀（例如，圓柱形）結構。
豎直結構VC可包含第四主動圖案AP4。第四主動圖案AP4可豎直地延伸且與多個閘極電極膜140相交。舉例而言，第四主動圖案AP4可具有各種形狀，諸如杯形、圓柱形、方形桶形以及中空填充形。第四主動圖案AP4可包含例如但不限於半導體材料，諸如單晶矽、多晶矽、有機半導體以及碳奈米結構。
在一些實施例中，閘極絕緣膜120、緩衝氧化膜135以及緩衝膜130可插入於第四主動圖案AP4與閘極電極膜140之間。閘極絕緣膜120、緩衝氧化膜135以及緩衝膜130可依序堆疊於第四主動圖案AP4的外部側面上。因此，第四主動圖案AP4及閘極電極膜140可形成沿著豎直方向配置的多個鐵電場效電晶體（FeFET）。
如圖15中所繪示，界面膜（例如，圖2的膜105）可形成於第四主動圖案AP4與閘極絕緣膜120之間。此外，不同於所繪示實例，緩衝膜130可不插入於緩衝氧化膜135與閘極電極膜140之間。
在一些實施例中，豎直結構VC可更包含填充圖案315。填充圖案315可形成為例如填充杯形第四主動圖案AP4的內部。填充圖案315可包含但不限於絕緣材料，諸如氧化矽。
下文現參考圖16至圖22描述用於製造根據實例實施例的半導體裝置的方法。
圖16至圖20為用於解釋用於製造根據一些實施例的半導體裝置的方法的中間製程圖。為方便解釋起見，將簡要地解釋或省略上文使用圖1至圖15所解釋的內容的重複部分。
參考圖16及圖17，閘極絕緣膜120形成於基底100上。為了參考，圖17為用於解釋圖16的區R1的放大圖。
基底100可包含第一半導體材料。在實例中，第一半導體材料可為矽（Si）。在一些實施例中，基底100可包含摻雜有第一導電性類型的雜質元素的第一半導體材料。
閘極絕緣膜120可藉由例如但不限於原子層沈積（atomic layer deposition；ALD）類型的沈積來沈積。閘極絕緣膜120可包含具有滯後特性的鐵電材料。在一些實施例中，閘極絕緣膜120可包含具有鐵電性的鉿類氧化物。
當閘極絕緣膜120形成於基底100上時，界面膜105可形成於基底100與閘極絕緣膜120之間。界面膜105可為藉由氧化基底100的鄰近於閘極絕緣膜120的表面（例如，上部側面）而形成的自然氧化膜。舉例而言，界面膜105可藉由將閘極絕緣膜120中所含有的氧原子擴散至基底100中來形成。界面膜105的厚度T4可為例如約5埃至約15埃。
參考圖18，緩衝膜130及閘極電極膜140依序形成於閘極絕緣膜120上。
緩衝膜130可堆疊於閘極絕緣膜120上。在一些實施例中，緩衝膜130可直接堆疊於閘極絕緣膜120上方。緩衝膜130可包含第二半導體材料。在實例中，第二半導體材料可為矽（Si）。在一些實施例中，第一半導體材料及第二半導體材料可彼此相同。
緩衝膜130的厚度T5可小於約10奈米。緩衝膜130可在以上範圍內阻礙/防止半導體裝置的特性的劣化。較佳地，緩衝膜130的厚度T5可為約5奈米或小於5奈米。舉例而言，緩衝膜130的厚度T5可在大致0.01奈米與大致5奈米之間。更佳地，緩衝膜130的厚度T5可為約1奈米或小於1奈米。
閘極電極膜140可堆疊於緩衝膜130上。在一些實施例中，閘極電極膜140可直接堆疊於緩衝膜130上方。閘極電極膜140可包含金屬元素。舉例而言，閘極電極膜140可包含金屬膜或導電金屬氮化膜。
參考圖19及圖20，執行退火製程。因此，可製造上文使用圖1及圖2所描述的半導體裝置。
退火製程可包含例如但不限於快速熱退火（Rapid Thermal Annealing；RTA）製程。當執行退火製程時，可薄化或移除界面膜105。具體而言，界面膜105中所含有的氧原子可在退火製程中經由閘極絕緣膜120移動至緩衝膜130。移動至緩衝膜130的氧原子可形成閘極絕緣膜120與緩衝膜130之間的緩衝氧化膜135。
此可理解為經由閘極絕緣膜120形成於界面膜105與緩衝膜130之間的氧原子的平衡。作為實例，由於閘極絕緣膜120中所含有的鉿原子具有比界面膜105中所含有的矽原子更高的配位數，因此閘極絕緣膜120的鄰近於界面膜105的表面上的鉿原子可另外鍵結至氧原子。另外鍵結的氧原子與在閘極絕緣膜120中形成晶體結構的氧原子建立平衡，且可朝向具有相對低濃度的氧原子的緩衝膜130傳輸。亦即，歸因於緩衝膜130的存在，界面膜105的至少一部分可在退火製程中消失。
界面膜105的減小的厚度T1可為小於約1奈米。較佳地，界面膜105的厚度T1可為約5埃或小於5埃。可在以上範圍內改良包含閘極絕緣膜120的鐵電場效電晶體（FeFET）的特性。舉例而言，當調整退火製程的製程變量時，界面膜105的厚度T1可控制為約0.01埃至約5埃。更佳地，界面膜105的厚度T1可為約1埃或小於1埃。
在一些實施例中，界面膜105的減小的厚度T1可小於緩衝氧化膜135的厚度T2。舉例而言，由於基底100含有雜質元素，因此界面膜105的減小的厚度T1可小於待形成的緩衝氧化膜135的厚度T2。在一些實施例中，界面膜105的厚度T1及緩衝氧化膜135的厚度T2的總和T1+T2可為約5埃至約15埃。
在一些其他實施例中，界面膜105可不存在於基底100與閘極絕緣膜120之間。此處，不存在界面膜105不僅意謂界面膜105根本不存在於基底100與閘極絕緣膜120之間的情況，而且意謂界面膜105以低於使用透射電子顯微鏡（TEM）影像分析或類似者的量測限制的厚度極略微地存在的情況。舉例而言，當調整退火製程的製程變量時，界面膜105可完全消失。
在一些實施例中，當執行退火製程時，可增強閘極絕緣膜120的鐵電性。舉例而言，藉由在退火製程中將機械應力施加至閘極絕緣膜120，緩衝膜130及閘極電極膜140可將含有鉿類氧化物的閘極絕緣膜120的晶體結構誘導為斜方晶相。
正在進行用於藉由將鐵電體的特性應用於半導體裝置來改良效能的研究。特別地，隨著鉿類氧化物的鐵電性的發現，正在研發使用鉿類氧化物作為閘極絕緣膜的鐵電場效電晶體（FeFET）。由於鉿類氧化物對半導體製程友好（亦即，有利）且即使在極薄的膜中仍可維持鐵電性，因此期望其有助於半導體裝置的小型化。
然而，在形成閘極絕緣膜的製程中自然產生的界面膜可導致鐵電場效電晶體（FeFET）的特性的劣化。舉例而言，在沈積包含鉿類氧化物的閘極絕緣膜120的製程中，閘極絕緣膜120中所含有的氧原子可擴散至基底100中以在基底100與閘極絕緣膜120之間形成約1奈米的界面膜105。此界面膜105可能導致電荷捕獲、擊穿以及類似者，且可能劣化包含鐵電場效電晶體（FeFET）的半導體裝置的特性，例如耐久性（例如，程式化/抹除循環耐久性）及記憶體窗以及類似者。
相反，根據一些實施例的半導體裝置可藉由消除界面膜105的至少一部分而具有改良特性。具體而言，如上文所描述，形成於基底100與閘極絕緣膜120之間的界面膜105的至少部分可歸因於形成於閘極絕緣膜120上的緩衝膜130的存在而消失（例如，界面膜105可控制為約5埃或小於5埃的厚度，或可消除至低於使用透射電子顯微鏡（TEM）影像分析的量測限制的厚度）。因此，有可能提供一種包含鐵電場效電晶體（FeFET）的半導體裝置，其中改良諸如耐久性及記憶體窗的特性，及其製造方法。
圖21及圖22為用於描述用於製造根據一些實施例的半導體裝置的方法的中間步驟圖。為方便解釋起見，將簡要地解釋或省略上文使用圖1至圖20所解釋的內容的重複部分。為了參考，圖21為用於解釋圖17之後的步驟的中間步驟圖。
參考圖21，緩衝膜130及閘極電極膜140依序形成於閘極絕緣膜120上。由於緩衝膜130及閘極電極膜140的形成可類似於上文使用圖18所描述的形成，因此下文將不提供其詳細描述。
在一些實施例中，緩衝膜130的厚度T6可形成為相對較薄，為大致15埃或小於15埃。舉例而言，緩衝膜130的厚度T6可為約1埃至約15埃。較佳地，緩衝膜130的厚度T6可為約1埃至約10埃。
參考圖22，執行退火製程。因此，可製造上文使用圖3及圖4所描述的半導體裝置。由於退火製程的執行可類似於上文使用圖19及圖20所描述的執行，因此下文將不提供其詳細描述。
當執行退火製程時，可薄化或移除界面膜105。此外，緩衝氧化膜135可形成於閘極絕緣膜120與閘極電極膜140之間。舉例而言，當圖21的緩衝膜130形成為相對較薄時，整個緩衝膜130可經氧化以形成緩衝氧化膜135。在此情況下，緩衝膜130可不插入於緩衝氧化膜135與閘極電極膜140之間。
雖然本發明概念已參考其實例實施例特定地繪示及描述，但所屬技術領域中具有通常知識者應理解，可在不脫離如藉由以下申請專利範圍界定的本發明概念的範疇的情況下在其中進行形式及細節的各種改變。因此需要本實施例在所有態樣中皆被視為說明性而非限制性的，參考所附申請專利範圍而非前文描述來指示本發明的範疇。
100:基底 100t:閘極溝渠 102:第一源極/汲極區 102B:下部源極/汲極區 102U:上部源極/汲極區 104:第二源極/汲極區 105:界面膜 115:場絕緣膜/場介電膜 116:間隔物圖案 117:元件隔離膜 120:閘極絕緣膜 130:緩衝膜 135:緩衝氧化膜 140:閘極電極膜 145:封蓋圖案 160:閘極間隔物 180:第一層間絕緣膜 192:源極/汲極接點 194:閘極接點 242:第一導電線 244:第二導電線 246:第三導電線 282:第二層間絕緣膜 284:第三層間絕緣膜 286:第四層間絕緣膜 290:電容器結構 292:下部電極 294:電容器介電膜 296:上部電極 310:模具絕緣膜 315:填充圖案 A-A、B-B、C-C:線 AP1:第一主動圖案 AP2:第二主動圖案 AP3:第三主動圖案 AP4:第四主動圖案 BL:位元線 CP:電容器接點 DC:位元線接點 FP:鰭片圖案 GS1:第一閘極結構 GS2:第二閘極結構 GS3:第三閘極結構 MS:模具結構 R1、R2、R3:區 SP1:第一薄片圖案 SP2:第二薄片圖案 SP3:第三薄片圖案 T1、T2、T3、T4、T5、T6:厚度 VC:豎直結構 W:第七方向 WL:字元線 X1:第一方向 X2:第四方向 X3:第八方向 Y1:第二方向 Y2:第五方向 Y3:第九方向 Z1:第三方向 Z2:第六方向 Z3:第十方向
本發明概念的上述及其他態樣及特徵將藉由參考隨附圖式詳細描述其實例實施例而變得更顯而易見，在隨附圖式中： 圖1為用於解釋根據一些實施例的半導體裝置的實例橫截面圖。 圖2為用於解釋圖1的區R1的放大圖。 圖3為用於解釋根據一些實施例的半導體裝置的實例橫截面圖。 圖4為用於解釋圖3的區R1的放大圖。 圖5為用於解釋根據一些實施例的半導體裝置的實例橫截面圖。 圖6為用於解釋根據一些實施例的半導體裝置的實例佈局圖。 圖7及圖8為沿圖6的A-A截取的各種示意性橫截面圖。 圖9為用於解釋根據一些實施例的半導體裝置的實例佈局圖。 圖10為沿圖9的B-B截取的示意性橫截面圖。 圖11為用於解釋根據一些實施例的半導體裝置的實例佈局圖。 圖12為沿圖11的C-C截取的示意性橫截面圖。 圖13為用於解釋圖12的區R2的放大圖。 圖14為用於解釋根據一些實施例的半導體裝置的實例透視圖。 圖15為用於解釋圖14的區R3的放大圖。 圖16至圖20為用於解釋用於製造根據一些實施例的半導體裝置的方法的中間製程圖。 圖21及圖22為用於描述用於製造根據一些實施例的半導體裝置的方法的中間步驟圖。
100:基底
102:第一源極/汲極區
120:閘極絕緣膜
130:緩衝膜
135:緩衝氧化膜
140:閘極電極膜
160:閘極間隔物
180:第一層間絕緣膜
192:源極/汲極接點
194:閘極接點
GS1:第一閘極結構
R1:區

Claims (20)

  1. 一種半導體裝置，包括： 基底； 閘極電極膜，包含金屬元素，位於所述基底上； 閘極絕緣膜，包含鐵電材料，位於所述基底與所述閘極電極膜之間；以及 緩衝氧化膜，包含半導體材料的氧化物，位於所述閘極絕緣膜與所述閘極電極膜之間，所述緩衝氧化膜與所述閘極絕緣膜接觸。
  2. 如請求項1所述的半導體裝置，其中所述閘極絕緣膜包含具有鐵電性的鉿類氧化物。
  3. 如請求項1所述的半導體裝置，其中所述閘極電極膜包含： 鎢； 氮化鈦；或 鎢及氮化鈦。
  4. 如請求項1所述的半導體裝置，其中所述基底包含矽（Si），且所述緩衝氧化膜包含氧化Si膜。
  5. 如請求項4所述的半導體裝置，更包括： 緩衝膜，包含Si，位於所述緩衝氧化膜與所述閘極電極膜之間。
  6. 如請求項1所述的半導體裝置，更包括： 界面膜，位於所述基底與所述閘極絕緣膜之間， 其中所述界面膜包含所述基底中所包含的半導體材料的氧化物。
  7. 如請求項6所述的半導體裝置，其中所述基底包含矽（Si），且所述界面膜包含氧化Si膜。
  8. 如請求項1所述的半導體裝置，其中所述緩衝氧化膜的厚度為5埃（Å）至15埃。
  9. 一種半導體裝置，包括： 基底，包含第一半導體材料； 閘極電極膜，包含金屬元素，位於所述基底上； 閘極絕緣膜，包含鐵電材料，位於所述基底與所述閘極電極膜之間； 界面膜，包含所述第一半導體材料的氧化物，位於所述閘極絕緣膜與所述基底之間；以及 緩衝氧化膜，包含第二半導體材料的氧化物，位於所述閘極絕緣膜與所述閘極電極膜之間， 其中所述界面膜的厚度小於所述緩衝氧化膜的厚度。
  10. 如請求項9所述的半導體裝置，其中所述閘極絕緣膜包含具有鐵電性的鉿類氧化物。
  11. 如請求項9所述的半導體裝置，其中所述第一半導體材料及所述第二半導體材料為彼此相同的材料。
  12. 如請求項11所述的半導體裝置，其中所述第一半導體材料及所述第二半導體材料各自包含矽（Si）。
  13. 如請求項9所述的半導體裝置，其中所述緩衝氧化膜與所述閘極絕緣膜接觸。
  14. 如請求項9所述的半導體裝置，其中所述緩衝氧化膜的厚度為5埃（Å）至15埃。
  15. 如請求項9所述的半導體裝置，其中所述界面膜的厚度為5埃（Å）或小於5埃。
  16. 如請求項15所述的半導體裝置，其中所述界面膜的厚度為1埃或小於1埃。
  17. 如請求項9所述的半導體裝置，其中所述閘極電極膜與所述緩衝氧化膜接觸。
  18. 一種半導體裝置，包括： 基底，包含矽（Si）； 閘極電極膜，包含金屬元素，位於所述基底上； 閘極絕緣膜，包含具有鐵電性的鉿類氧化物，位於所述基底與所述閘極電極膜之間； 緩衝膜，包含Si，位於所述閘極絕緣膜與所述閘極電極膜之間；以及 緩衝氧化膜，包含氧化Si膜，位於所述閘極絕緣膜與所述緩衝膜之間。
  19. 如請求項18所述的半導體裝置，更包括： 界面膜，包含氧化矽膜，位於所述基底與所述閘極絕緣膜之間。
  20. 如請求項19所述的半導體裝置，其中所述界面膜的厚度小於所述緩衝氧化膜的厚度。
TW112114269A 2022-05-24 2023-04-17 半導體元件 TW202347786A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220063238A KR20230163667A (ko) 2022-05-24 2022-05-24 반도체 장치 및 그의 제조 방법
KR10-2022-0063238 2022-05-24

Publications (1)

Publication Number Publication Date
TW202347786A true TW202347786A (zh) 2023-12-01

Family

ID=85704651

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112114269A TW202347786A (zh) 2022-05-24 2023-04-17 半導體元件

Country Status (5)

Country Link
US (1) US20230387297A1 (zh)
EP (1) EP4283683A1 (zh)
KR (1) KR20230163667A (zh)
CN (1) CN117116988A (zh)
TW (1) TW202347786A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8772116B2 (en) * 2012-11-20 2014-07-08 International Business Machines Corporation Dielectric equivalent thickness and capacitance scaling for semiconductor devices
US9793397B1 (en) * 2016-09-23 2017-10-17 International Business Machines Corporation Ferroelectric gate dielectric with scaled interfacial layer for steep sub-threshold slope field-effect transistor
KR102527568B1 (ko) * 2018-06-22 2023-05-03 에스케이하이닉스 주식회사 강유전성 반도체 소자

Also Published As

Publication number Publication date
CN117116988A (zh) 2023-11-24
KR20230163667A (ko) 2023-12-01
US20230387297A1 (en) 2023-11-30
EP4283683A1 (en) 2023-11-29

Similar Documents

Publication Publication Date Title
US10600913B2 (en) Semiconductor device and method for fabricating the same
TWI701725B (zh) 負電容場效電晶體及製造負電容結構的方法
US20200020780A1 (en) Semiconductor device and method for fabricating the same
TW201705475A (zh) 半導體元件
US11410813B2 (en) Semiconductor device with a booster layer and method for fabricating the same
TW202339206A (zh) 半導體裝置
CN108735739A (zh) 半导体器件
US20190304972A1 (en) Semiconductor device
US10147808B1 (en) Techniques for forming vertical tunneling FETS
US11869938B2 (en) Semiconductor device
EP4283683A1 (en) Semiconductor devices and methods for fabricating the same
WO2023103535A1 (en) Contact and isolation in monolithically stacked vtfet
TWI834216B (zh) 半導體裝置
US20240008242A1 (en) Stacked fet sram
US20240145541A1 (en) Semiconductor device
US20230402500A1 (en) Capacitor structure, semiconductor memory device including the structure, and method for manufacturing the structure
US20230090346A1 (en) Stacked FET with Independent Gate Control
US20240128333A1 (en) Direct backside self-aligned contact
US20230411529A1 (en) Semiconductor device and method for fabricating the same
US20220376046A1 (en) Semiconductor device
US20230343699A1 (en) Field effect transistor with source/drain via and method
US20230328962A1 (en) Semiconductor device
US20230065208A1 (en) Field effect transistor with inner spacer liner layer and method
US20230108041A1 (en) Semiconductor device
US20230122250A1 (en) Field effect transistor with multiple hybrid fin structure and method