JP4635070B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4635070B2 JP4635070B2 JP2008086029A JP2008086029A JP4635070B2 JP 4635070 B2 JP4635070 B2 JP 4635070B2 JP 2008086029 A JP2008086029 A JP 2008086029A JP 2008086029 A JP2008086029 A JP 2008086029A JP 4635070 B2 JP4635070 B2 JP 4635070B2
- Authority
- JP
- Japan
- Prior art keywords
- silicide layer
- metal element
- gate electrode
- source
- drain region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 44
- 229910052751 metal Inorganic materials 0.000 claims description 118
- 239000002184 metal Substances 0.000 claims description 117
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 102
- 229910021332 silicide Inorganic materials 0.000 claims description 101
- 239000013078 crystal Substances 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 25
- 239000000203 mixture Substances 0.000 claims description 8
- 229910052720 vanadium Inorganic materials 0.000 claims description 4
- 229910052741 iridium Inorganic materials 0.000 claims description 3
- 229910052738 indium Inorganic materials 0.000 claims description 2
- 229910052763 palladium Inorganic materials 0.000 claims description 2
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- 229910052703 rhodium Inorganic materials 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 93
- 238000002955 isolation Methods 0.000 description 12
- 238000005229 chemical vapour deposition Methods 0.000 description 11
- 239000012535 impurity Substances 0.000 description 11
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 10
- 238000004151 rapid thermal annealing Methods 0.000 description 10
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 239000011259 mixed solution Substances 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 238000005204 segregation Methods 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- 229910004541 SiN Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910006501 ZrSiO Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007670 refining Methods 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
- H01L29/66507—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide providing different silicide thicknesses on the gate and on source or drain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
Description
本発明は、半導体装置に関する。
従来の半導体装置として、ゲート電極とソース・ドレイン領域のコンタクト抵抗を低下させるために、ゲート電極とソース・ドレイン領域の表面に金属シリサイド層を設けたものが知られている（例えば、特許文献１参照）。
この半導体装置によると、半導体基板上に形成された第１の金属層と、第１の金属層を被覆するように第２の金属層を形成し、第１の熱処理を行った後、シリサイド化されなかった第１の金属層および第２の金属層をエッチングによって除去した後に第１の熱処理よりも高い温度で第２の熱処理を行って、第１の金属層と第２の金属層の少なくとも一方とＳｉを含む半導体領域をシリサイド化することにより、グレインサイズが小さく均一な金属シリサイド層が得られる。
特開２００７−２１４２６９号公報
本発明の目的は、シリサイド層を設ける場所に応じて適切な特性を有するシリサイド層を備える半導体装置を提供することにある。
本発明の一態様は、半導体基板と、前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極上に形成された第１のシリサイド層と、前記ゲート電極下方の前記半導体基板内に形成されたチャネル領域と、前記半導体基板内の前記チャネル領域を挟んだ領域に形成されるソース・ドレイン領域と、前記ソース・ドレイン領域上に形成されて前記第１のシリサイド層よりも結晶粒径の平均値が小さい、または結晶粒内の組成境界数の平均値が多い第２のシリサイド層と、を有し、前記第１および第２のシリサイド層を構成する結晶粒の少なくとも一部は、第１の金属元素およびＳｉからなる結晶子と第２の金属元素およびＳｉからなる結晶子とを含み、前記第２のシリサイド層に含まれる前記第２の金属元素の元素濃度は、前記第１のシリサイド層に含まれる前記第２の金属元素の元素濃度よりも大であることを特徴とする半導体装置を提供する。
本発明によれば、シリサイド層を設ける場所に応じて適切な特性を有するシリサイド層を備える半導体装置を提供することができる。
〔第１の実施の形態〕
（半導体装置の構成）
図１は、本発明の第１の実施の形態に係る半導体装置の断面図である。この半導体装置１は、Ｓｉ基板２上に形成されたウェル２０と、Ｓｉ基板２上にゲート絶縁膜３を介して形成されたゲート電極４と、ゲート電極４の上面に形成された第１のシリサイド層５と、ゲート電極４の側面に形成されたゲート側壁６と、Ｓｉ基板２内のゲート電極４の下方に形成されたチャネル領域７と、Ｓｉ基板２の表面近傍に形成されたエクステンション領域８ａを含むソース・ドレイン領域８と、ソース・ドレイン領域８の上面に形成された第２のシリサイド層９と、Ｓｉ基板２内に形成された素子分離領域１０と、を有して概略構成される。
（半導体装置の構成）
図１は、本発明の第１の実施の形態に係る半導体装置の断面図である。この半導体装置１は、Ｓｉ基板２上に形成されたウェル２０と、Ｓｉ基板２上にゲート絶縁膜３を介して形成されたゲート電極４と、ゲート電極４の上面に形成された第１のシリサイド層５と、ゲート電極４の側面に形成されたゲート側壁６と、Ｓｉ基板２内のゲート電極４の下方に形成されたチャネル領域７と、Ｓｉ基板２の表面近傍に形成されたエクステンション領域８ａを含むソース・ドレイン領域８と、ソース・ドレイン領域８の上面に形成された第２のシリサイド層９と、Ｓｉ基板２内に形成された素子分離領域１０と、を有して概略構成される。
ゲート絶縁膜３は、例えば、ＳｉＯ２、ＳｉＮ、ＳｉＯＮや、高誘電材料（例えば、ＨｆＳｉＯＮ、ＨｆＳｉＯ、ＨｆＯ等のＨｆ系材料、ＺｒＳｉＯＮ、ＺｒＳｉＯ、ＺｒＯ等のＺｒ系材料、Ｙ２Ｏ３等のＹ系材料）からなる。
ゲート電極４は、例えば導電型不純物を含む多結晶シリコンまたは多結晶シリコンゲルマニウムからなる。導電型不純物には、ｐ型トランジスタの場合はＢ、ＢＦ２等のｐ型不純物イオン、ｎ型トランジスタの場合はＡｓ、Ｐ等のｎ型不純物イオンが用いられる。また、ゲート電極４の上面には、Ｖ、Ｔｉ、Ｃｏ、Ｎｉ等の金属とシリコンとの化合物である第１のシリサイド層５が形成されている。
ゲート側壁６は、例えばＳｉＮからなる単層構造や、ＳｉＮ、ＳｉＯ２、ＴＥＯＳ（Tetraethoxysilane）等の複数種の絶縁材料からなる２層構造、更には３層以上の構造であってもよい。
エクステンション領域８ａを含むソース・ドレイン領域８は、ｐ型トランジスタの場合はＢ、ＢＦ２等のｐ型不純物イオン、ｎ型トランジスタの場合はＡｓ、Ｐ等のｎ型不純物イオンをＳｉ基板２の表面近傍に注入することにより形成される。
素子分離領域１０は、例えば、ＳｉＯ２等の絶縁材料からなる。
第２のシリサイド層９を構成する結晶粒は、例えば、Ｖ、Ｔｉ、Ｃｏ、Ｎｉ等の第１の金属元素とＳｉからなる結晶子と、Ｐｄ、Ｐｔ、Ｒｈ、Ｉｎ、Ｉｒ、Ｒｕ等の第２の金属元素とＳｉからなる結晶子を含む。
第１のシリサイド層５を構成する結晶粒は、例えば、Ｖ、Ｔｉ、Ｃｏ、Ｎｉ等の第１の金属元素とＳｉからなる結晶子を含む。なお、第１のシリサイド層５はゲート電極４の上部をシリサイド化することにより形成されるが、ゲート電極４の全てをシリサイド化して、フルシリサイドゲート電極を形成してもよい。
ここで、第２のシリサイド層９を構成する結晶粒については、第２の金属元素が第１の金属元素と同じシリサイド構造を有し、第１の金属元素に対して原子半径が大で、かつ周期律表で１段以上離れたものを選択することが好ましい。
なお、第２のシリサイド層９に含まれる第２の金属元素の元素濃度は、ベースとなる第１の金属元素に対して１０〜５０原子％であることが好ましい。また、第２の金属元素を加えることで得られるシリサイドの結晶粒径は１００ｎｍ以下が好ましく、より好ましくはソース・ドレイン領域８の上面に形成された第２のシリサイド層９の８０％以上の領域で２０ｎｍ以下の結晶粒径を有することである。
第１のシリサイド層５は、ＡＣ特性を劣化させないために低抵抗のシリサイド層であることが好ましい。このことからゲート電極４上のシリサイドは第２の金属元素の元素濃度が小であるシリサイド層とすることが好ましい。また、第２の金属元素を含む場合は、第１のシリサイド層５に含まれる第２の金属元素の元素濃度は、第１の金属元素に対して５原子％以下であることが好ましい。さらに、第２の金属元素は、実質的に含まないことがより好ましい。
図２（ａ）は、第２のシリサイド層を構成する結晶粒９０の概念図である。この結晶粒９０は、第１の結晶子（Ｎｉシリサイド）９１と第２の結晶子（Ｉｒシリサイド）９２とを含んでいる。ここで、図２（ｂ）に示すように、隣接する第１の結晶子９１の群と、隣接する第２の結晶子９２の群との境界を組成境界９３とする。
図２（ｃ）に示すように、シリサイド層に含まれる第２の金属元素の元素濃度が大になると、結晶粒９０の粒径が小さくなる傾向にある。結晶粒径が小さくなると、結晶粒境界が増加する。そのため、シリサイド層に含まれる第２の金属元素やドーパント等の不純物の拡散が促進され、シリサイド層とソース・ドレイン領域の界面に偏析しやすくなる。また、結晶粒９０の粒径が小さくなることにより、成膜性に優れたシリサイド層が得られる。
また、図２（ｄ）に示すように、シリサイド層に含まれる第２の金属元素の元素濃度が大になると、結晶粒９０の含有する第２の結晶子９２の割合が増加する場合がある。同図に示すように、結晶粒９０内の第２の結晶子９２の割合が大きくなると、図２（ｅ）に示すように組成境界９３の数が増加する。シリサイド層に含まれる第２の金属元素やドーパント等の不純物は組成境界９３や結晶粒境界に沿って拡散するため、各結晶粒９０の組成境界９３の数が増加すると、不純物の拡散が促進され、シリサイド層とソース・ドレイン領域の界面に偏析しやすくなる。
図３は、シリサイド層への第２の金属元素混入濃度に対する結晶粒径の変化と抵抗値の変化の一例を示したグラフである。ここではＮｉ等の第１の金属元素、Ｉｒ等の第２の金属元素を混入させた第２のシリサイド層９について示している。
図３に示すように、第１の金属元素に対して第２の金属元素の元素濃度が大になると、結晶粒の微細化が促進され、これに伴い結晶粒径のばらつきも小になる。シリサイド層の結晶粒が微細化することで、シリサイドの成膜異常が抑制され、リーク電流経路の形成を抑制できる一方、シリサイド層内の抵抗値は増大する傾向を示す。
図４（ａ）および（ｂ）は、ソース・ドレイン領域におけるシリサイド層周辺の寄生抵抗（Ｒｐａｒａ）の変化を示すグラフである。図４（ａ）はシリサイド層の界面抵抗（Ｒｃ）について、図４（ｂ）はシリサイド層のシート抵抗（Ｒｓ）について示している。ここでシート抵抗とは、第２のシリサイド層９内における任意の２点間の抵抗値を示す。上記したように、Ｓｉ基板２と第２のシリサイド層９との界面に第２の金属元素、ソース・ドレイン領域８に含まれる導電型不純物、さらにＳｉ基板２内に不可避的に含まれる不純物が偏析すると、抵抗Ｒｃが小になり、そのことによってシリサイド層の周囲の寄生抵抗（Ｒｐａｒａ）を低下させる。この寄生抵抗（Ｒｐａｒａ）の低減は、図４（ｂ）に示すようにシリサイド層のシート抵抗を低減させた場合よりも顕著に現れる。つまり、第２の金属元素を加えることによる結晶粒の微細化により、第２のシリサイド層９のシート抵抗が増大したとしても、第２の金属元素やドーパント等の不純物の拡散が促進され、Ｓｉ基板２と第２のシリサイド層９との界面に偏析することによって界面における仕事関数が変化し、界面抵抗（Ｒｃ）の低減が図られる。このことによってシリサイド層周辺の寄生抵抗（Ｒｐａｒａ）を低減することができる。
（半導体装置の製造）
図５Ａ（ａ）〜（ｃ）および図５Ｂ（ｄ）〜（ｆ）は、本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図である。
図５Ａ（ａ）〜（ｃ）および図５Ｂ（ｄ）〜（ｆ）は、本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図である。
まず、図５Ａ（ａ）に示すように、半導体基板２上に素子分離領域１０、ゲート絶縁膜３、ゲート電極４、エクステンション領域８ａを含むソース・ドレイン領域８、ゲート側壁６等を形成し、ゲート電極４上にＳｉとエッチング時の加工上選択性を有する、例えばＳｉＯ２からなる酸化膜やＳｉＮからなる窒化膜等のマスク膜１１を形成する。次に、ソース・ドレイン領域８の上面、素子分離領域１０の上面、ゲート側壁６の上面、およびマスク膜１１の上面の露出部分を覆うように第１の金属元素であるＮｉとＩｒ等の第２の金属元素からなる第１の金属膜１２をスパッタリングにより堆積させる。次に、４００〜５００℃のＲＴＡ(Rapid Thermal Annealing)を行い、第１の金属膜１２とソース・ドレイン領域８とをシリサイド化反応させることで、ソース・ドレイン領域８の上面に第２のシリサイド層９を形成する。
次に、図５Ａ（ｂ）に示すように、シリサイド化反応において未反応の第１の金属膜１２を、硫酸と過酸化水素水の混合溶液により除去する。
次に、図５（ｃ）に示すように、第２のシリサイド層９を形成されたソース・ドレイン領域８の上面、素子分離領域１０の上面、ゲート側壁６の上面、およびマスク膜１１の上面の露出部分を覆うようにＳｉＯ２等の絶縁膜１３をＣＶＤ（Chemical Vapor Deposition）法等によって堆積させる。次に、絶縁膜１３をＣＭＰ（Chemical Mechanical Polishing）等により、マスク膜１１が露出するまで平坦化する。
次に、図５Ｂ（ｄ）に示すように、ゲート電極４の上面を覆うマスク膜をＲＩＥ（Reactive Ion Etching）法等によって除去することにより、絶縁膜１３に溝１４を形成する。
次に、図５Ｂ（ｅ）に示すように、溝１４および絶縁膜１３の上面を覆うようにＮｉ等からなる第２の金属膜１５をスパッタリングにより堆積させる。この第２の金属膜１５は、第１の金属膜１２と異なり、第２の金属元素を含まない金属膜である。
次に、図５Ｂ（ｆ）に示すように、４００〜５００℃のＲＴＡを行って第２の金属膜１５とゲート電極４とをシリサイド化反応させることで、ゲート電極４の上面に第１のシリサイド層５を形成する。この場合、第１のシリサイド層５は実質的に第２の金属元素を含まない。次に、シリサイド化反応において未反応の第２の金属膜１５を硫酸と過酸化水素水の混合溶液により除去し、絶縁膜１３をＲＩＥ法によって除去することにより、図１に示した半導体装置１を得る。
（第１の実施の形態の効果）
本発明の第１の実施の形態によれば、ソース・ドレイン領域８の上面に設けられる第２のシリサイド層９と、ゲート電極４の上面に設けられる第１のシリサイド層５とで第２の金属元素の元素濃度を変えることにより、ゲート電極４上に低抵抗の第１のシリサイド層５が設けられ、ソース・ドレイン領域８上に成膜性に優れる第２のシリサイド層９が設けられるので、シリサイド層を設ける場所に応じて適切な特性を有するシリサイド層を備えた半導体装置１が得られる。
本発明の第１の実施の形態によれば、ソース・ドレイン領域８の上面に設けられる第２のシリサイド層９と、ゲート電極４の上面に設けられる第１のシリサイド層５とで第２の金属元素の元素濃度を変えることにより、ゲート電極４上に低抵抗の第１のシリサイド層５が設けられ、ソース・ドレイン領域８上に成膜性に優れる第２のシリサイド層９が設けられるので、シリサイド層を設ける場所に応じて適切な特性を有するシリサイド層を備えた半導体装置１が得られる。
〔第２の実施の形態〕
図６（ａ）〜（ｃ）は、本発明の第２の実施の形態に係る半導体装置の製造工程を示す断面図である。第２の実施の形態では、スパッタリングによる第１の金属膜１２および第２の金属膜１５の形成に代えて、ＣＶＤ法により第２の金属元素を含まないＮｉ等の第１の金属元素からなる第２の金属膜１５を形成し、更に第２の金属膜１５を覆うようにＣＶＤ法により第２の金属元素からなる第３の金属膜１６を設ける点において第１の実施の形態と異なる。なお、第１の実施の形態と同様の点については、簡単のために説明を省略する。
図６（ａ）〜（ｃ）は、本発明の第２の実施の形態に係る半導体装置の製造工程を示す断面図である。第２の実施の形態では、スパッタリングによる第１の金属膜１２および第２の金属膜１５の形成に代えて、ＣＶＤ法により第２の金属元素を含まないＮｉ等の第１の金属元素からなる第２の金属膜１５を形成し、更に第２の金属膜１５を覆うようにＣＶＤ法により第２の金属元素からなる第３の金属膜１６を設ける点において第１の実施の形態と異なる。なお、第１の実施の形態と同様の点については、簡単のために説明を省略する。
まず、図６（ａ）に示すように、ソース・ドレイン領域８の上面、素子分離領域１０の上面、ゲート側壁６の上面、およびマスク膜１１の上面の露出部分を覆うようにＮｉ等からなる第２の金属膜１５をＣＶＤ法により形成する。次に、第２の金属膜１５の上面を覆うようにＩｒ等の第２の金属元素からなる第３の金属膜１６をＣＶＤ法により形成する。次に、４００〜５００℃のＲＴＡを行って第２の金属膜１５および第３の金属膜１６とソース・ドレイン領域８とをシリサイド化反応させることで、ソース・ドレイン領域８の上面に第２のシリサイド層９を形成する。この後、第１の実施の形態と同様に未反応の金属膜の除去、絶縁膜１３の堆積、および絶縁膜１３への溝１４の形成を行う。
次に、図６（ｂ）に示すように、ゲート電極４上の溝および絶縁膜１３の上面を覆うようにＮｉ等からなる第２の金属膜１５をスパッタリングにより堆積させる。次に、４００〜５００℃のＲＴＡを行って第２の金属膜１５とゲート電極４の上面をシリサイド化反応させることで、ゲート電極４の上面に第１のシリサイド層５を形成する。
次に、図６（ｃ）に示すように、次に、シリサイド化反応において未反応の第２の金属膜１５を硫酸と過酸化水素水の混合溶液により除去し、絶縁膜１３をＲＩＥ法によって除去する。
（第２の実施の形態の効果）
本発明の第２の実施の形態によれば、第１の実施の形態と同様にシリサイド層を設ける場所に応じて適切な特性を有するシリサイド層を備えた半導体装置１が得られる。
本発明の第２の実施の形態によれば、第１の実施の形態と同様にシリサイド層を設ける場所に応じて適切な特性を有するシリサイド層を備えた半導体装置１が得られる。
なお、第２の実施の形態では、ソース・ドレイン領域８の上面、素子分離領域１０の上面、ゲート側壁６の上面、およびマスク膜１１の上面の露出部分を覆うようにＮｉからなる第２の金属膜１５を形成した後、Ｉｒ等の第２の金属元素からなる第３の金属膜１６をＣＶＤ法により形成する工程について説明したが、第３の金属膜１６を先に成膜し、その上面を覆うように第２の金属膜１５を形成した後にＲＴＡを行って第３の金属膜１６および第２の金属膜１５とソース・ドレイン領域８とをシリサイド化反応させることも可能である。
〔第３の実施の形態〕
図７（ａ）〜（ｃ）は、本発明の第３の実施の形態に係る半導体装置の製造工程を示す断面図である。第３の実施の形態は、ソース・ドレイン領域８の上面およびゲート電極４の上面に第２の金属元素を含まない第２の金属膜１５を設けてシリサイド層を形成した後、ソース・ドレイン領域８にイオン注入によって第２の金属元素を混入させる点において第１の実施の形態と異なる。なお、第１の実施の形態と同様の点については、簡単のために説明を省略する。
図７（ａ）〜（ｃ）は、本発明の第３の実施の形態に係る半導体装置の製造工程を示す断面図である。第３の実施の形態は、ソース・ドレイン領域８の上面およびゲート電極４の上面に第２の金属元素を含まない第２の金属膜１５を設けてシリサイド層を形成した後、ソース・ドレイン領域８にイオン注入によって第２の金属元素を混入させる点において第１の実施の形態と異なる。なお、第１の実施の形態と同様の点については、簡単のために説明を省略する。
まず、図７（ａ）に示すように、ソース・ドレイン領域８の上面、素子分離領域１０の上面、ゲート側壁６の上面、およびゲート電極４の上面の露出部分を覆うようにＮｉからなる第２の金属膜１５をＣＶＤ法により形成する。次に、４００〜５００℃のＲＴＡを行って第２の金属膜１５とゲート電極４の上面、および第２の金属膜１５とソース・ドレイン領域８をシリサイド化反応させることで、ゲート電極４の上面およびソース・ドレイン領域８の上面に第１のシリサイド層５を形成する。
次に、図７（ｂ）に示すように、未反応の第２の金属膜１５を除去し、ゲート電極４の上面に設けられる第１のシリサイド層５を覆うようにマスク膜１１を形成する。次に、ソース・ドレイン領域８に対してＩｒ等の第２の金属元素をイオン注入することによってソース・ドレイン領域８上に第２のシリサイド層９を形成する。
次に、図７（ｃ）に示すように、ゲート電極４の第１のシリサイド層５上に設けられるマスク膜１１を除去する。
（第３の実施の形態の効果）
本発明の第３の実施の形態によれば、ゲート電極４およびソース・ドレイン領域８に対するシリサイド層の形成後に、ソース・ドレイン領域８に選択的に第２の金属元素をイオン注入することによって、第１の実施の形態と同様にシリサイド層を設ける場所に応じて適切な特性を有するシリサイド層を備えた半導体装置１が得られる。
本発明の第３の実施の形態によれば、ゲート電極４およびソース・ドレイン領域８に対するシリサイド層の形成後に、ソース・ドレイン領域８に選択的に第２の金属元素をイオン注入することによって、第１の実施の形態と同様にシリサイド層を設ける場所に応じて適切な特性を有するシリサイド層を備えた半導体装置１が得られる。
なお、第３の実施の形態では、ソース・ドレイン領域８に形成された第１のシリサイド層５に対してイオン注入により第２の金属元素を混入させるものとしたが、例えば、マスク膜１１の上面、ソース・ドレイン領域８の上面、素子分離領域１０の上面、およびゲート側壁６の上面の露出部分を覆うようにＩｒ等の第２の金属元素からなる第３の金属膜１６をＣＶＤ法により形成した後にＲＴＡを行って第３の金属膜１６とソース・ドレイン領域８とをシリサイド化反応させることも可能である。
〔第４の実施の形態〕
図８（ａ）〜（ｃ）は、本発明の第４の実施の形態に係る半導体装置の製造工程を示す断面図である。第４の実施の形態では、ゲート電極４の上面にマスク膜１１を形成し、第２の金属元素からなる第３の金属膜１６の成膜に基づくソース・ドレイン領域８の上面のシリサイド化反応を行った後、第２の金属膜１５の成膜に基づくゲート電極４の上面およびソース・ドレイン領域８の上面のシリサイド化反応を行う点において第１の実施の形態と異なる。なお、第１の実施の形態と同様の点については、簡単のために説明を省略する。
図８（ａ）〜（ｃ）は、本発明の第４の実施の形態に係る半導体装置の製造工程を示す断面図である。第４の実施の形態では、ゲート電極４の上面にマスク膜１１を形成し、第２の金属元素からなる第３の金属膜１６の成膜に基づくソース・ドレイン領域８の上面のシリサイド化反応を行った後、第２の金属膜１５の成膜に基づくゲート電極４の上面およびソース・ドレイン領域８の上面のシリサイド化反応を行う点において第１の実施の形態と異なる。なお、第１の実施の形態と同様の点については、簡単のために説明を省略する。
まず、図８（ａ）に示すように、ゲート電極４の上面を覆うようにマスク膜１１を形成する。次に、ゲート電極４上のマスク膜１１の上面、ソース・ドレイン領域８の上面、素子分離領域１０の上面、およびゲート側壁６の上面の露出部分を覆うようにＩｒ等の第２の金属元素からなる第３の金属膜１６をＣＶＤ法により形成する。次に、ＲＴＡを行って第３の金属膜１６とソース・ドレイン領域８とをシリサイド化反応させることにより、ソース・ドレイン領域８の上面に第３のシリサイド層１８を形成する。次に、シリサイド化反応において未反応の第３の金属膜１６を硫酸と過酸化水素水の混合溶液により除去し、ゲート電極４上のマスク膜１１を除去する。
次に、図８（ｂ）に示すように、第３のシリサイド層１８を有するソース・ドレイン領域８の上面、素子分離領域１０の上面、ゲート側壁６の上面、およびゲート電極４の上面の露出部分を覆うようにＮｉからなる第２の金属膜１５をＣＶＤ法により形成する。次に、４００〜５００℃のＲＴＡを行って第２の金属膜１５とゲート電極４の上面、および第２の金属膜１５と第３のシリサイド層１８をシリサイド化反応させる。このことにより、ゲート電極４の上面に第１のシリサイド層５を形成し、ソース・ドレイン領域８の上面に第２のシリサイド層９を形成する。
次に、図８（ｃ）に示すように、次に、シリサイド化反応において未反応の第２の金属膜１５を硫酸と過酸化水素水の混合溶液により除去する。
（第４の実施の形態の効果）
本発明の第４の実施の形態によれば、Ｉｒ等の第２の金属元素からなる第３の金属膜１６によってソース・ドレイン領域８に対する第３のシリサイド層１８を形成した後に、第２の金属膜１５によるシリサイド化反応をゲート電極４の上面およびソース・ドレイン領域８に対して行うことで、第１の実施の形態と同様にシリサイド層を設ける場所に応じて適切な特性を有するシリサイド層を備えた半導体装置１が得られる。
本発明の第４の実施の形態によれば、Ｉｒ等の第２の金属元素からなる第３の金属膜１６によってソース・ドレイン領域８に対する第３のシリサイド層１８を形成した後に、第２の金属膜１５によるシリサイド化反応をゲート電極４の上面およびソース・ドレイン領域８に対して行うことで、第１の実施の形態と同様にシリサイド層を設ける場所に応じて適切な特性を有するシリサイド層を備えた半導体装置１が得られる。
〔他の実施の形態〕
本発明は、上記各実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。
本発明は、上記各実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。
また、発明の主旨を逸脱しない範囲内において上記各実施の形態の構成要素を任意に組み合わせることができる。
１ 半導体装置。 ２ Ｓｉ基板。 ３ ゲート絶縁膜。 ５ 第１のシリサイド層。 ７ チャネル領域。 ９ 第２のシリサイド層。 １０ 素子分離領域。 ９０ 結晶粒。 ９１ 第１の結晶子。 ９２ 第２の結晶子。 ９３ 組成境界。
Claims (4)
- 半導体基板と、
前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、
前記ゲート電極上に形成された第１のシリサイド層と、
前記ゲート電極下方の前記半導体基板内に形成されたチャネル領域と、
前記半導体基板内の前記チャネル領域を挟んだ領域に形成されるソース・ドレイン領域と、
前記ソース・ドレイン領域上に形成されて前記第１のシリサイド層よりも結晶粒径の平均値が小さい、または結晶粒内の組成境界数の平均値が多い第２のシリサイド層と、
を有し、
前記第１および第２のシリサイド層を構成する結晶粒の少なくとも一部は、第１の金属元素およびＳｉからなる結晶子と第２の金属元素およびＳｉからなる結晶子とを含み、
前記第２のシリサイド層に含まれる前記第２の金属元素の元素濃度は、前記第１のシリサイド層に含まれる前記第２の金属元素の元素濃度よりも大であることを特徴とする半導体装置。 - 半導体基板と、
前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、
前記ゲート電極上に形成された第１のシリサイド層と、
前記ゲート電極下方の前記半導体基板内に形成されたチャネル領域と、
前記半導体基板内の前記チャネル領域を挟んだ領域に形成されるソース・ドレイン領域と、
前記ソース・ドレイン領域上に形成されて前記第１のシリサイド層よりも結晶粒径の平均値が小さい、または結晶粒内の組成境界数の平均値が多い第２のシリサイド層と、
を有し、
前記第２のシリサイド層を構成する結晶粒の少なくとも一部は、第１の金属元素およびＳｉからなる結晶子と第２の金属元素およびＳｉからなる結晶子とを含み、
前記第１のシリサイド層は、前記第２の金属元素を含まないことを特徴とする半導体装置。 - 前記第２のシリサイド層は、前記第２の金属元素の元素濃度が前記第１の金属元素に対して１０〜５０原子％であることを特徴とする請求項１または２に記載の半導体装置。
- 前記第１の金属元素は、Ｖ、Ｔｉ、Ｃｏ、またはＮｉであり、
前記第２の金属元素は、Ｐｄ、Ｐｔ、Ｒｈ、Ｉｎ、Ｉｒ、またはＲｕであることを特徴とする請求項１から３のいずれかに記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008086029A JP4635070B2 (ja) | 2008-03-28 | 2008-03-28 | 半導体装置 |
| US12/410,560 US20090243002A1 (en) | 2008-03-28 | 2009-03-25 | Semiconductor device and method of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008086029A JP4635070B2 (ja) | 2008-03-28 | 2008-03-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009239172A JP2009239172A (ja) | 2009-10-15 |
| JP4635070B2 true JP4635070B2 (ja) | 2011-02-16 |
Family
ID=41115803
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008086029A Expired - Fee Related JP4635070B2 (ja) | 2008-03-28 | 2008-03-28 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20090243002A1 (ja) |
| JP (1) | JP4635070B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5611574B2 (ja) | 2009-11-30 | 2014-10-22 | 株式会社東芝 | 抵抗変化メモリ及びその製造方法 |
| JP5439147B2 (ja) * | 2009-12-04 | 2014-03-12 | 株式会社東芝 | 抵抗変化メモリ |
| JP5161911B2 (ja) | 2010-03-25 | 2013-03-13 | 株式会社東芝 | 抵抗変化メモリ |
| US8470700B2 (en) * | 2010-07-22 | 2013-06-25 | Globalfoundries Singapore Pte. Ltd. | Semiconductor device with reduced contact resistance and method of manufacturing thereof |
| WO2016147316A1 (ja) | 2015-03-17 | 2016-09-22 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP6435030B2 (ja) * | 2017-09-29 | 2018-12-05 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005019943A (ja) * | 2003-06-27 | 2005-01-20 | Samsung Electronics Co Ltd | ニッケル合金サリサイド工程、それを用いて半導体素子を製造する方法、これにより形成されたニッケル合金シリサイド膜及びそれを用いて製造された半導体素子 |
| JP2005150267A (ja) * | 2003-11-13 | 2005-06-09 | Fujitsu Ltd | 半導体装置とその製造方法 |
| JP2007053394A (ja) * | 2006-10-13 | 2007-03-01 | Fujitsu Ltd | 半導体装置とその製造方法 |
| JP2008060101A (ja) * | 2006-08-29 | 2008-03-13 | Toshiba Corp | 半導体装置およびその製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6620718B1 (en) * | 2000-04-25 | 2003-09-16 | Advanced Micro Devices, Inc. | Method of forming metal silicide regions on a gate electrode and on the source/drain regions of a semiconductor device |
| US6376320B1 (en) * | 2000-11-15 | 2002-04-23 | Advanced Micro Devices, Inc. | Method for forming field effect transistor with silicides of different thickness and of different materials for the source/drain and the gate |
| JP2007214269A (ja) * | 2006-02-08 | 2007-08-23 | Sony Corp | 金属シリサイド形成方法および半導体装置の製造方法 |
| JP2007335834A (ja) * | 2006-05-15 | 2007-12-27 | Toshiba Corp | 半導体装置およびその製造方法 |
| US20070296052A1 (en) * | 2006-06-26 | 2007-12-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods of forming silicide regions and resulting MOS devices |
| US7737015B2 (en) * | 2007-02-27 | 2010-06-15 | Texas Instruments Incorporated | Formation of fully silicided gate with oxide barrier on the source/drain silicide regions |
-
2008
- 2008-03-28 JP JP2008086029A patent/JP4635070B2/ja not_active Expired - Fee Related
-
2009
- 2009-03-25 US US12/410,560 patent/US20090243002A1/en not_active Abandoned
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005019943A (ja) * | 2003-06-27 | 2005-01-20 | Samsung Electronics Co Ltd | ニッケル合金サリサイド工程、それを用いて半導体素子を製造する方法、これにより形成されたニッケル合金シリサイド膜及びそれを用いて製造された半導体素子 |
| JP2005150267A (ja) * | 2003-11-13 | 2005-06-09 | Fujitsu Ltd | 半導体装置とその製造方法 |
| JP2008060101A (ja) * | 2006-08-29 | 2008-03-13 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2007053394A (ja) * | 2006-10-13 | 2007-03-01 | Fujitsu Ltd | 半導体装置とその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009239172A (ja) | 2009-10-15 |
| US20090243002A1 (en) | 2009-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10818767B2 (en) | Semiconductor device having a metal gate electrode stack | |
| US9059313B2 (en) | Replacement gate having work function at valence band edge | |
| US9034747B2 (en) | Semiconductor device with metal gates and method for fabricating the same | |
| US20150380512A1 (en) | Metal gate structure and manufacturing method thereof | |
| JP2007243105A (ja) | 半導体装置およびその製造方法 | |
| US8716118B2 (en) | Replacement gate structure for transistor with a high-K gate stack | |
| US8384166B2 (en) | Method for manufacturing semiconductor device and semiconductor device | |
| US20070221970A1 (en) | Manufacturing method of semiconductor device and semiconductor device | |
| JP4635070B2 (ja) | 半導体装置 | |
| US10217640B2 (en) | Methods of fabricating semiconductor devices | |
| US10727310B2 (en) | Contact formation on germanium-containing substrates using hydrogenated silicon | |
| US7618855B2 (en) | Manufacturing method of semiconductor device | |
| JP3998665B2 (ja) | 半導体装置およびその製造方法 | |
| JP2013026466A (ja) | 半導体装置及びその製造方法 | |
| US9525020B2 (en) | Semiconductor device and method for forming the same | |
| JP4163169B2 (ja) | 半導体装置およびその製造方法 | |
| US8008728B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| JP2007134650A (ja) | 半導体装置及びその製造方法 | |
| CN109037046B (zh) | 金属栅极、半导体器件及其制造方法 | |
| JP2008205065A (ja) | 半導体装置及びその製造方法 | |
| US20080023765A1 (en) | Semiconductor Devices and Methods of Fabricating the Same | |
| JP5194732B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| TWI811991B (zh) | 半導體裝置及其製造方法 | |
| TWI490949B (zh) | 具有金屬閘極之電晶體及其製作方法 | |
| TW202320238A (zh) | 半導體裝置及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100301 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100622 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100820 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100924 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101029 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101119 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131126 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |