CN102184965B - 驱动晶体管的方法和包含由该方法驱动的晶体管的器件 - Google Patents

驱动晶体管的方法和包含由该方法驱动的晶体管的器件 Download PDF

Info

Publication number
CN102184965B
CN102184965B CN201110007382.7A CN201110007382A CN102184965B CN 102184965 B CN102184965 B CN 102184965B CN 201110007382 A CN201110007382 A CN 201110007382A CN 102184965 B CN102184965 B CN 102184965B
Authority
CN
China
Prior art keywords
insulating barrier
voltage
layer
semiconductor layer
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110007382.7A
Other languages
English (en)
Other versions
CN102184965A (zh
Inventor
清水久恵
安部胜美
林享
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN102184965A publication Critical patent/CN102184965A/zh
Application granted granted Critical
Publication of CN102184965B publication Critical patent/CN102184965B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Abstract

本发明涉及驱动晶体管的方法和包含由该方法驱动的晶体管的器件，所述晶体管包括：半导体层、第一绝缘层、第二绝缘层、第一导电层和第二导电层，使得所述半导体层被布置在第一和第二绝缘层之间，所述第一绝缘层的一个表面与第一导电层接触，与所述第一绝缘层的所述一个表面相反的另一表面与半导体层接触，所述第二绝缘层的一个表面与第二导电层接触，与所述第二绝缘层的所述一个表面相反的另一表面与半导体层接触。所述方法包括：将电压VBG施加到第二导电层，所述电压VBG满足VBG≤VON1×C1/(C1+C2)的关系。

Description

驱动晶体管的方法和包含由该方法驱动的晶体管的器件
技术领域
本发明涉及驱动晶体管的方法和包含由该方法驱动的晶体管的器件。根据本发明的所述驱动方法和包含由该方法驱动的晶体管的器件特别适用于一种发光显示器和驱动该显示器的方法，该发光显示器包含以矩阵布置的像素，各像素包含发光元件和用于将电流供给到发光元件的驱动电路。作为发光元件，例如，适于使用有机电致发光(以下，简称为“EL”)元件。
背景技术
包括有机EL元件作为发光元件的有机EL显示器的研究和开发在近些年有所进展。为了延长有机EL元件的寿命并且获得高的图像质量，典型的有机EL显示器是其中各像素包括驱动电路的有源矩阵(此后称为“AM”)型的有机EL显示器。该驱动电路包括薄膜晶体管(此后，也简称为“TFT”)，所述薄膜晶体管例如被形成在玻璃或塑料基板上。
在有机EL显示器中，包括基板和驱动电路的部分被称作“背板(backplane)”。对于用于有机EL显示背板的TFT的沟道材料，例如已研究了非晶硅(此后，简称为“a-Si”)和多晶硅(此后，简称为“p-Si”)。此外，已新提出了非晶氧化物半导体(此后，简称为“AOS”)。AOS材料例如包括铟(In)镓(Ga)锌(Zn)氧化物(非晶In-Ga-Zn-O；此后，简称为“a-IGZO”)以及锌(Zn)铟(In)氧化物(非晶Zn-In-O；此后，简称为“a-ZIO”)。因为AOS TFT具有高于a-Si TFT的迁移率的十倍的迁移率，并且由于其非晶特性而表现出高的均一性，因此，AOS TFT作为用于显示背板的TFT具有很大的潜力。包含AOS的沟道层的TFT例如在Nomura等人，“Nature”，Vol.432，pp.488-492，2004和Yabuta等人，APL，89，112123，2006中公开。
在AM有机EL显示器中实现高质量显示的挑战包括例如(1)有机EL元件的电压-亮度特性随时间变化，(2)各自用作驱动电路的部件的TFT的特性的差异，和(3)由电应力引起的TFT的特性的变化。
由于AOS TFT的均一性高，并且，使用用于控制从AOS TFT向有机EL元件供给的电流的驱动电路，因此，当在各驱动电路中包括AOS TFT时，可以解决上述挑战(1)和(2)。
然而，由于存在由电应力引起的AOS TFT的特性变化，主要是阈值电压的变化，因此，上述的挑战(3)仍未解决。
发明内容
本发明提供一种在降低由电应力引起的阈值电压的变化的同时驱动薄膜晶体管的方法，以及包含由该方法驱动的晶体管的器件。
本发明提供一种驱动晶体管的方法，所述晶体管包含：半导体层，所述半导体层连接到所述晶体管的源电极和漏电极；第一绝缘层；第二绝缘层；第一导电层；和第二导电层，使得所述半导体层被布置在第一绝缘层和第二绝缘层之间，所述第一绝缘层的一个表面与第一导电层接触，与所述第一绝缘层的所述一个表面相反的另一表面与半导体层接触，所述第二绝缘层的一个表面与第二导电层接触，与所述第二绝缘层的所述一个表面相反的另一表面与半导体层接触，以及，第一导电层用作晶体管的栅电极，所述方法包括：将电压VBG施加到第二导电层，所述电压VBG满足VBG≤VON1×C1/(C1+C2)的关系，其中，C1表示第一绝缘层的每单位面积的电容，C2表示第二绝缘层的每单位面积的电容，VON1表示当源极电压被设为基准电压并且施加到第二导电层的电压被设为0V时在晶体管的传送特性中漏极电流上升时的导通电压。
本发明还提供一种驱动晶体管的方法，所述晶体管包含：半导体层，所述半导体层连接到所述晶体管的源电极和漏电极；第一绝缘层；第二绝缘层；第一导电层；和第二导电层，使得所述半导体层被布置在第一绝缘层和第二绝缘层之间，所述第一绝缘层的一个表面与第一导电层接触，与所述第一绝缘层的所述一个表面相反的另一表面与半导体层接触，所述第二绝缘层的一个表面与第二导电层接触，与所述第二绝缘层的所述一个表面相反的另一表面与半导体层接触，以及，第一导电层用作晶体管的栅电极，所述方法包括：将电压VBG施加到第二导电层，所述电压VBG满足VBG≤VT1×C1/(C1+C2)的关系，其中，C1表示第一绝缘层的每单位面积的电容，C2表示第二绝缘层的每单位面积的电容，VT1表示所述晶体管的平带电压(flat bandvoltage)。
根据本发明，由电应力引起的TFT的阈值电压的变化可减小。减小由电应力引起的TFT的阈值电压的变化可允许包含该TFT的器件长时间地维持其性能。此外，用于补偿TFT的阈值电压的变化的附加手段可被省略。因而，能够以较低成本提供该器件。
从参照附图的示例性实施例的以下描述，本发明的其他特征将变得清晰。
附图说明
图1是包含根据本发明的薄膜晶体管的显示器件的截面图。
图2是本发明中的TFT的截面图。
图3是根据本发明的实施例的TFT的截面图。
图4示出现有技术TFT的截面图和根据实施例的TFT的截面图。
图5A和5B各自示出背栅电压和漏极-源极电压的变化量之间的关系。
图6示出背栅电压和阈值电压之间的关系。
图7A和7B各自示出本发明的示例1中的用于测量的等效电路。
图8A和8B分别示出现有技术TFT的传送特性和根据示例1的TFT的传送特性。
图9示出根据示例1的有机EL显示器的每个像素的等效电路。
图10A和10B分别示出现有技术TFT的传送特性和根据本发明的示例1的TFT的传送特性。
图11示出根据示例2的有机EL显示器的每个像素的等效电路。
具体实施方式
通过详细评估AOS TFT的特性，发明人已获得了以下的发现。
典型的AOS TFT的电特性在操作期间随着时间而变化。具体地，AOS TFT具有由于在操作期间被施加的电应力而改变阈值电压的性质。对于AOS TFT的实际应用，这是要解决的重大挑战之一。
关于这个挑战，发明人发现，在包括三个端子即源电极、漏电极和栅电极并且还包括作为第四端子的背栅电极的AOS TFT中，当将某个范围内的电压施加到背栅电极时，由电应力引起的阈值电压的变化可减小。根据本发明，AOS TFT包含：半导体层，所述半导体层连接到所述AOS TFT的源电极和漏电极；第一绝缘层；第二绝缘层；第一导电层；和第二导电层。所述半导体层被布置在第一绝缘层和第二绝缘层之间。所述第一绝缘层的一个表面与第一导电层接触，与该一个表面相反的另一表面与半导体层接触。所述第二绝缘层的一个表面与第二导电层接触，与该一个表面相反的另一表面与半导体层接触。第一导电层用作栅电极。此外，第二导电层用作背栅电极。将在后面描述的范围内的电压被施加到第二导电层，由此减小由电应力引起的阈值电压的变化。背栅电极被配置为控制背沟道。如上所述，背栅电极被设置在半导体层的与栅电极相反的侧。背沟道是半导体层中的在与栅电极相反的侧的区域。
阈值电压变化的因素
考虑由电应力引起的TFT的阈值电压变化的以下因素。
半导体层(沟道层)包含诸如a-Si或AOS之类的非晶材料的TFT的阈值电压变化可被大体上归因于在陷阱能级(trap level)捕获载流子。在陷阱能级当中，特别地，被捕获的载流子难以被释放的深能级能够引起TFT的阈值电压的变化。
为了将载流子捕获到陷阱能级中，陷阱能级必须存在，并且，载流子必须出现在陷阱能级附近。因此，在陷阱能级捕获的载流子的量与陷阱能级密度和载流子密度的乘积相关。因此，可通过减小陷阱能级密度或载流子密度来减小捕获的载流子的量。
发明人已注意到半导体层的背栅电极侧的陷阱能级密度高于半导体层的栅电极侧的陷阱能级密度的事实，并且，提出了应通过减小半导体层的背栅电极侧的载流子密度而减小TFT的阈值电压的变化量。
引起阈值电压的变化的载流子密度的减小
上述的陷阱能级可在TFT的制造过程中被引起，并且可在制造完成时出现。作为替代，可在TFT的驱动过程中由热、电场或电流引起所述陷阱能级。因此，陷阱能级密度还取决于半导体层的配置、器件的配置或制造工艺。例如，当半导体层包含许多杂质时，陷阱能级密度在TFT的制造完成时会是高的，作为替代，可在TFT的驱动过程中形成新的陷阱。如果在半导体层上形成另一层时或者在蚀刻时半导体层被损坏，则在TFT的制造完成时陷阱能级密度会是高的，或者会在TFT的驱动过程中形成新的陷阱。
当第一导电层、第一绝缘层、半导体层、第二绝缘层和第二导电层从底部开始被依次层叠在基板上时，如图3所示，半导体层中的与第二导电层相邻的区域的陷阱能级密度可以高于与第一导电层相邻的区域的陷阱能级密度，这是因为，在形成第二绝缘层时半导体层已被损坏。在这种情况下，减小具有高陷阱能级密度的区域、即半导体层的背栅电极侧(与第二导电层相邻，当第一导电层用作栅电极时，所述第二导电层用作背栅电极)的区域的载流子密度对于减小TFT的阈值电压的变化是有效的。
平带电压
对于减小半导体层的背栅电极侧的区域的载流子密度有效的方式之一是使用施加到背栅电极的电压(背栅电压)来控制载流子密度。为了讨论有效背栅电压，引入TFT的平带电压的概念。
图4示出第一晶体管的配置和第二晶体管的配置。第一晶体管是现有技术的三端TFT，其不包括第二导电层但包括用作栅电极的第一导电层。第二晶体管是四端TFT，其包括用作栅电极的第一导电层和用作背栅电极的第二导电层。各晶体管的源电极和漏电极未在图4中示出。
在第一晶体管中，当σ表示半导体层特有的电导率，W表示TFT的沟道宽度，L表示其沟道长度，ts表示半导体层的厚度，VD表示漏极电压时，将如下式表示的电流定义为平带电流。
IFB＝ts×W×σ×VD/L  ......(1)
在这种情况下，平带电压VFB0可被如下定义。
VFB0＝(供给平带电流IFB所需的栅极电压)......(2)
在第一晶体管中，通过施加到第一导电层的电压与半导体层中的电压之间的差而在半导体层中感生的载流子的密度确定在半导体层中的漏极和源极之间流动的漏极电流。当平带电压VFB0被施加到用作第一晶体管的栅电极的第一导电层时，除了半导体层的本征载流子以外不感生任何新的载流子，并且，与平带电流IFB相同的漏极电流流动。
在第二晶体管中，通过施加到第一导电层和第二导电层中的每一个的电压与半导体层中的电压之间的差而在半导体层中感生的载流子的密度确定在半导体层中的漏极和源极之间流动的漏极电流。当平带电压VFB0被施加到用作第二晶体管的背栅电极的第二导电层时，不由背栅电极向半导体层中感生载流子，并且，载流子密度是半导体层的本征载流子密度。此时，由施加到第一导电层的电压与半导体层中的电压之间的差而感生的载流子的数量确定漏极电流。因此，在向背栅电极施加平带电压VFB0时的第二晶体管的传送特性(IDS-VGS特性)与第一晶体管的该传送特性相同。符号“IDS”表示漏极-源极电流，符号“VGS”表示栅极-源极电压。此外，由于第一晶体管中的半导体层的载流子密度与第二晶体管中的相同，第一晶体管中的由电应力导致的阈值电压的变化量也可与第二晶体管中的相同。
电应力
关于电应力的施加，将在下面分别描述持续地允许恒定电流在TFT的漏极和源极之间流动(恒定电流应力)和持续向TFT的各电极端子施加恒定电压(恒定电压应力)。
恒定电流应力的施加
图5A示出在图4中的第二晶体管中测量的背栅电压VBG和与电应力导致的阈值电压的变化对应的漏极-源极电压的变化量ΔVDS之间的关系。在图5A中，空心圆圈表示图4中的不具有背栅电极的第一晶体管中的栅极电压和其漏极-源极电压的变化量ΔVDS之间的关系。假设源极电压是基准电压，VG表示栅极电压，VD表示漏极电压。图5A示出基于当VG＝VD＝0V时4μA的漏极-源极电流IDS作为恒定电流流动以引起电应力的条件、即施加恒定电流应力3162秒的数据。参照图5A，发现可通过向第二晶体管的背栅电极施加比由上述式(2)定义的平带电压VFB0低的电压，与第一晶体管的阈值电压的变化量相比减小第二晶体管的阈值电压的变化量。原因可以是，当低于平带电压VFB0的电压被施加到第二晶体管的背栅电极时，半导体层的背栅电极(第二绝缘层)侧的区域的载流子密度低于第一晶体管中的半导体层的第二绝缘层侧的载流子密度。
换言之，从图5A所示的测量结果发现，当在将由下式表示的背栅电压VBG施加到该TFT的同时驱动第二晶体管时，第二晶体管中的由电应力引起的阈值电压的变化量可低于第一晶体管中的由电应力引起的阈值电压的变化量。
VBG≤VFB0......(3)
然而，必须进一步研究当电流大时施加的恒定电流应力。原因是，当电流大时，半导体层的栅电极侧的区域的载流子密度的作用变得不可被忽略。
假设在当VG＝VD＝0V时供给作为上述条件中的漏极-源极电流的十倍高的40μA的漏极-源极电流IDS的条件下引起电应力。在这种情况下，令VG_1表示在第一晶体管中获得此电流所需的栅极电压，令VG_2表示在第二晶体管中获得此电流所需的栅极电压。由于满足式(3)的背栅电压VBG被施加到第二晶体管，因此，供给与第一晶体管中的IDS相同的IDS所需的栅极电压增大，使得VG_2＞VG_1。因此，当比较第一和第二晶体管的半导体层的栅电极侧的区域的载流子密度时，第二晶体管中的载流子密度高于第一晶体管中的载流子密度。第二晶体管中的由电应力引起的阈值电压的变化增大。
具体地，关于由恒定电流的施加引起的电应力，用于控制背沟道而施加背栅电压VBG引起减小半导体层的背栅电极侧的区域中的阈值电压的变化的效果和增大半导体层的栅电极侧的阈值电压的变化的效果之间的对立。在某个电压处，一个效果胜过另一个效果。换言之，在某个背栅电压VBG处，阈值电压的变化量具有最小值。
图5B示出当通过允许40μA的恒定电流在漏极和源极之间流动而施加电应力时获得的测量结果。图5B示出相对于背栅电压VBG绘制的与阈值电压的变化相对应的漏极-源极电压的变化量ΔVDS。在图5B中，空心矩形表示图4中的不具有背栅电极的第一晶体管中的栅极电压与其漏极-源极电压的变化量ΔVDS之间的关系。从图5B中发现，当背栅电压VBG减小时，变化量ΔVDS也减小到某个值，并且，当背栅电压VBG进一步减小时，变化量ΔVDS相反地增大。换言之，为了减小在具有大电流的恒定电流应力施加时的阈值电压的变化，可以将满足式(3)并且在适当范围内的电压选择作为背栅电压VBG。所述适当范围内的电压取决于恒定电流应力的电流。
如上所述，将背栅电极放置在半导体层的高陷阱能级密度侧以及向背栅电极施加用于减小载流子密度的电压对于减小由电应力引起的阈值电压的变化是有效的。
恒定电压应力的施加
对于通过向源电极、漏电极和栅电极施加恒定电压引起的“恒定电压应力”，随着漏极电压更高，反向偏压被施加在半导体层的背栅电极侧的区域中的背栅极和漏极之间。因而，可减小载流子密度。因此，在比由式(3)表示的范围宽的范围上的背栅电极VBG对于减小阈值电压的变化是有效的。
图6示出当VD＝VG＝20V被持续施加3162秒时的背栅电压VBG和阈值电压的变化量之间的关系。参照图6，对于减小阈值电压的变化有效的背栅电压VBG的值处于比由式(3)表示的范围宽的范围中，并且由下式表示。
VBG＜VFB0+Vα......(4)
在这种情况下，式(4)中的值Vα被如下确定。
当L表示四端子TFT的沟道长度，VT表示阈值电压时，在TFT的饱和区域中分析的电压分布被表达为V(x)＝(VG-VT)[1-{1-(x/L)}1/(γ+2)]，其中γ是“0”或更大的参数并且表示从TFT的理想特性的偏离。理想特性为γ＝0。在该式中，x表示在电流方向上的沟道中的位置。在源极端，x＝0。在漏极端，x＝L。当从x＝0到x＝L执行积分，并且将获得的值除以L时，得出被表达为Vave＝∫(V(x)/L)dx＝(VG-VT)/(3+γ)的平均电压。在图6中的测量结果中，VG＝(VD＝)20V并且VT＝0。假设γ为0，Vave＝6V。当假设平带电压VFB0由于漏极电压的作用而偏移6V时，该假设与图6中所示的恒定电压应力的测量结果相符。换言之，漏极-源极电压分布V(x)的平均值Vave对应于式(4)中的值Vα。对于恒定电压应力，对于减小阈值电压的变化有效的背栅电压VBG的范围被表达为VBG＜VFB0+Vave。
现在将描述获得平带电压VFB0的具体方法。
获得三端子TFT中的平带电压的方法
将描述获得与不具有背栅电极的三端子TFT中的平带电压VFB0对应的、四端子TFT中的电压的方法。假设施加到四端子TFT的栅电极的平带电压VFB0与施加到背栅电极的平带电压相同。该假设对于没有例如固定电荷的作用的理想情况是有效的。在这种情况下，用于使得与在栅极电压Vg’施加到三端子TFT时的漏极和源极之间流动的漏极电流相同的电流能够在四端子TFT的漏极和源极之间流动的背栅电压VBG和栅极电压Vg之间的关系由下式表示。
Vg＝VFB0+φs-Qsc/C1-(C2/C1)×(VBG-VFB0)＝Vg1-(C2/C1)×(VBG-VFB0)t......(5)
其中
Qsc：半导体层的每单位面积的载流子密度；
栅绝缘层和半导体层之间的界面处的电势；
C1：第一绝缘层的每单位面积的电容；以及
C2：第二绝缘层的每单位面积的电容。
在实际测量中已确认了栅极电压Vg以(C2/C1)×VBG的方式依赖于背栅电压VBG的事实。此外，由于传送特性相对于背栅电压VBG并行偏移，因此平带电压VFB0也可类似地满足上述的依赖性。由于在平带电压VFB0处，Qsc＝0且因此获得以下的表达式。
Vg＝VFB0-(C2/C1)×(VBG-VFB0)......(6)
为了使用式(6)获得平带电压VFB0，背栅电压VBG为0V时的平带电压被定义为VT1。注意，需要将当半导体层的比电导率(specific electrical conductivity)高时的平带电压VT1和当半导体层的比电导率低时的平带电压VT1彼此区别地进行考虑。原因如下：当半导体层的比电导率低时，在一些情况下，不从关于TFT的传送特性的测量中获得与由式(1)定义的平带电流IFB对应的电流。例如，这种情况对应于截止(OFF)电流大并且最小漏极电流等于或大于平带电流IFB的情况或者平带电流IFB相对于测量设备的测量精度为小的情况。在这种情况下，利用了漏极电流在传送特性中急剧上升时的栅极-源极电压(导通电压)VON1基本上对应于平带电压VT1的事实。
具体地，当像a-Si那样，半导体层的比电导率低时(IFB＜10-12A，VD＝0.1V)，由漏极电流在VBG＝0V时的传送特性中上升时的导通电压VON1给出从式(6)得出的平带电压VFB0。当像AOS那样，比电导率高时(IFB＞10-12A，VD＝0.1V)，可由VBG＝0V时的平带电压VT1给出平带电压VFB0。
半导体层的低比电导率(IFB＜10-12A，VD＝0.1V)
从式(6)中如下导出漏极电流在VBG＝0V时的传送特性中上升时的导通电压。
VON1＝VFB0-(C2/C1)×(0-VFB0)
因而，获得下式。
VFB0＝VON1×C1/(C1+C2)......(7)
半导体层的高比电导率(IFB＞10-12A，VD＝0.1V)
从式(6)中如下导出VBG＝0V时的平带电压VT1。
VT1＝VFB0-(C2/C1)×(0-VFB0)
因而，获得下式。
VFB0＝VT1×C1/(C1+C2)......(8)
用于减小由电应力引起的阈值电压的变化的驱动条件
根据上述的考虑和测量，只要以下范围中的任何一个范围内的背栅电压VBG被施加到四端子TFT的背栅电极，就可获得对于减小由电应力引起的TFT的阈值电压的变化量有效的本发明的优点。
当半导体层的比电导率低时(IFB＜10-12A，VD＝0.1V)，可以施加基于式(3)、式(7)以及漏极电流在VBG＝0V时的传送特性中上升时的导通电压VON1的以下范围内的背栅电压VBG。
VBG ≤VON1×C1/(C1+C2)......(9)
当半导体层的比电导率高时(IFB＞10-12A，VD＝0.1V)，可以施加基于式(3)、式(8)以及在VGB＝0V时的平带电压VT1的以下范围内的背栅电压VBG。
VBG ≤VT1×C1/(C1+C2).....(10)
现在将描述根据本发明的实施例的发光显示器件即有机EL显示器，所述发光显示器件包括驱动电路并且包括有机EL元件作为发光元件，每个所述驱动电路包含AOS TFT，所述AOS TFT包含由a-IGZO(包含In、Ga和Zn的非晶氧化物半导体)制成的沟道层。在本申请文件中，术语“非晶”是指其中在X射线衍射中观察不到任何明显的晶体衍射峰的状态。
根据本发明的本实施例的有机EL显示器包括多个像素，各像素包括有机EL元件和驱动所述有机EL元件的驱动电路。驱动电路至少包括供给数据信号的开关a-IGZO TFT和控制供给到有机EL元件的电流的驱动a-IGZO TFT。至少这些a-IGZO TFT中的电流控制驱动晶体管是除了栅电极、漏电极和源电极以外还包括背栅电极的四端子TFT。满足上述的式(10)的电压被施加到背栅电极。此外，各像素中的其他晶体管，例如开关晶体管可具有四端子配置。电压可被施加到晶体管的背沟道控制电极。在一些情况下，背沟道控制电极还具有用于晶体管的遮光功能。
已作为示例描述了包括a-IGZO TFT的有机EL显示器。本发明可应用于包括a-IGZO以外的AOS作为半导体的发光显示器件以及包括有机EL元件以外的发光元件(例如，无机EL元件)的发光显示器件。本发明还可应用于例如液晶显示器的控制光透射率或反射率的显示器件。
此外，本发明可被广泛应用于各自包含TFT的电路。具体地，本发明可被应用于显示器件以外的矩阵驱动器件，例如包括压敏元件的压力传感器、包含感光元件的光学传感器以及存储器阵列。可获得与上述的优点相同的优点。
示例
以下将描述本发明的示例。
示例1
将参照图2描述在前述实施例中使用的包含由a-IGZO制成的沟道层的TFT的制造方法。
图2示出包含单个沟道保护层14的底栅共面型氧化物半导体TFT。
首先，通过RF溅射，在玻璃基板10(由Corning Inc.生产的1737)上形成用于栅电极11的电极层(第一导电层)。使用钼(Mo)作为用于电极的材料，并且，该电极层的厚度被设为100nm。此后，通过光刻法对电极层进行图案化，由此形成栅电极11。
接着，通过等离子CVD形成厚度为200nm的硅氧化物膜作为栅绝缘层12(第一绝缘层)。利用等离子CVD设备以340℃的基板温度形成硅氧化物膜。使用SiH4气体和N2O气体作为源气体，使得气流比被设为1∶25并且输入RF功率被设为0.9W。在硅氧化物膜形成气氛(atmosphere)中，总压力被设为173Pa。
随后，形成厚度为30nm的非晶IGZO膜作为氧化物半导体层13。以室温(25℃)的基板温度利用DC溅射设备形成该氧化物半导体层。使用直径为4英寸并且组分为InGaZnO4的多晶陶瓷作为溅射靶，并且，输入DC功率被设为150W。在膜形成气氛中，总压力被设为0.5Pa，并且，此时的Ar与O2的气流比被设为80∶20。此后，通过光刻法将该膜图案化，由此形成氧化物半导体层13。
通过溅射，在氧化物半导体层13上形成厚度为100nm的硅氧化物膜作为沟道保护层14。以室温的基板温度利用RF溅射设备形成硅氧化物膜。使用直径为4英寸的SiO2靶，并且，输入RF功率被设为500W。在硅氧化物膜形成气氛中，总压力被设为0.5Pa，并且，Ar与O2的气流比被设为90∶10。
此外，通过等离子CVD形成厚度为300nm的硅氮化物膜作为层间绝缘层15。通过等离子CVD形成硅氮化物膜时的基板温度被设为250℃。对于处理气体，使用SiH4、NH3和N2。SiH4、NH3和N2的气流比被设为1∶2.5∶25。输RF功率被设为0.9W，压力被设为150Pa。与形成层间绝缘层15同时地，氧化物半导体层13的不被覆盖有沟道保护层14的部分用作漏极13a和源极13b。此后，通过光刻法和蚀刻在层间绝缘层15中形成接触孔。在此示例中，沟道保护层14和层间绝缘层15对应于第二绝缘层。
随后，通过RF溅射形成用于形成漏极配线(interconnect)16、源极配线17和遮光层18(第二导电层2)的电极层。使用Mo作为用于电极层的材料，并且，该层的厚度被设为100nm。此后，通过光刻法对电极层进行图案化，由此形成漏极配线16和源极配线17。
最后，在200℃的气氛中在炉中执行退火0.5小时，以去除由例如干法蚀刻引起的损坏。
以这种方式，可以制造具有图2所示的截面的a-IGZO TFT。
与制造图2的TFT同时地，制造不包含遮光层18的现有技术TFT。
图7A和7B示出在电应力的施加下的上述制造的a-IGZO TFT的等效电路。图8A和8B示出在施加电应力之前和之后的TFT的传送特性(IDS-VGS特性)。
图7A和8A关于不包括遮光层18的现有技术三端子TFT。图7B和8B关于包括遮光层18的四端子TFT。
关于电应力的施加，源极电压被设为基准电压，并且，20V的电压被施加到漏电极和栅电极的端子被短路的节点。在包括遮光层的TFT中，被施加到与背栅电极对应的遮光层18的电压被固定为1V。当上述的值被应用于上述式(8)时，由于C1＝C2，在上述处理中，VFB0＝1/2·VT1。在此示例中，使用满足VBG≤1/2·VT1的1V的电压作为施加到遮光层18的背栅电压VBG。
当比较图8A和8B时，ΔVth_1＞ΔVth_2。关于施加电应力之前和之后的传送特性中的栅极-源极电压的变化量，发现，将1V施加到遮光层18的TFT中的变化量小于不包含遮光层18的现有技术TFT中的变化量。
现在将参照图1描述包含有机EL元件作为发光元件的显示器件的制造。
首先，通过等离子CVD在图2的氧化物半导体TFT上形成硅氮化物膜作为绝缘层128。之后，通过光刻在绝缘层128中形成接触孔。然后，形成电极130，并且，将电极130通过绝缘层128中的接触孔连接到源极配线17。关于电极130，使用通过溅射制成的铟锡氧化物(ITO)。接着，通过蒸镀而在电极130上形成空穴传输层131a和发光层131b。关于这些层的材料，对于空穴传输层131a使用α-NPD，对于发光层131b使用Alq3。此外，通过蒸镀而在发光层131b上形成电极132。作为用于电极132的材料，使用MgAg。以这种方式，制造包含有机EL元件作为发光元件的显示器件(图1)。
图9示出所制造的有机EL显示器的每个像素的等效电路。
用作三个TFT中的每一个TFT的背栅电极的遮光层18连接到背栅电压VBG。对于背栅电压VBG，施加满足上述的式(9)或(10)的电压。
在根据此示例的包括具有上述连接的这种像素电路的有机EL显示器中，a-IGZO TFT可以操作为使得由电应力引起的TFT的阈值电压的变化量处于或低于预定值。因此，可以防止由电应力引起的图像质量的下降。
示例2
除了在制造a-IGZO TFT的方法中形成氧化物半导体层13时的Ar与O2的气流比被设为98∶2以外，示例2中的TFT与示例1中的TFT相同。此外，同时制造不包含遮光层18的TFT。
图10A和10B示出在施加电应力之前和之后的上述a-IGZO TFT的传送特性(IDS-VGS特性)。
图10A关于不包含遮光层18的现有技术三端子TFT。图10B关于包含遮光层18的四端子TFT。
关于电应力的施加，源极电压被设为基准电压，并且，20V的电压被施加到漏电极和栅电极的端子被短路的节点。在包括遮光层的TFT中，被施加到与背栅电极对应的遮光层18的电压被固定为0V。
当比较图10A和10B时，ΔVth_3＞ΔVth_4。关于施加电应力之前和之后的传送特性中的栅极-源极电压的变化量，发现，将0V施加到遮光层18的TFT中的变化量小于不包含遮光层的现有技术TFT中的变化量。
此外，与示例1类似地制造有机EL显示器。
图11示出所制造的有机EL显示器的每个像素的等效电路。
用作三个TFT中的每一个TFT中的背栅电极的遮光层18连接到0V(GND)。因此，配线的数量小于示例1中的配线的数量，因而增大开口率。
在根据此示例的包括具有上述连接的这种像素电路的有机EL显示器中，a-IGZO TFT可以操作为使得由电应力引起的TFT的阈值电压的变化量处于或低于预定值。因此，在示例2中也可以防止由电应力引起的图像质量的下降。
本发明被应用于包含AOS TFT的发光显示器件，在所述AOSTFT中，用于发光元件的驱动电路包括由AOS制成的沟道层。此外，本发明还可应用于发光显示器件之外的矩阵驱动器件，例如，包括压敏元件的压力传感器阵列、包含感光元件的光学传感器阵列以及存储器阵列。
虽然已参照示例性实施例描述了本发明，但是应该理解，本发明不限于所公开的示例性实施例。以下的权利要求的范围应被给予最宽的解释，以便包含所有这样的变更方式以及等同的结构和功能。

Claims (8)

1.一种驱动底栅型晶体管的方法，所述底栅型晶体管包含：半导体层，所述半导体层连接到所述底栅型晶体管的源电极和漏电极；第一绝缘层；第二绝缘层；第一导电层；和第二导电层，使得所述半导体层被布置在第一绝缘层和第二绝缘层之间，所述第一绝缘层的一个表面与第一导电层接触，与所述第一绝缘层的所述一个表面相反的另一表面与半导体层接触，所述第二绝缘层的一个表面与第二导电层接触，与所述第二绝缘层的所述一个表面相反的另一表面与半导体层接触，第二绝缘层从半导体层侧起依次包括硅氧化物层和硅氮化物层，源电极和漏电极被布置在第二绝缘层上，以及，第一导电层用作所述底栅型晶体管的栅电极，所述方法包括：
将电压VBG施加到第二导电层，所述电压VBG满足VBG≤VON1×C1/(C1+C2)的关系，其中，C1表示第一绝缘层的每单位面积的电容，C2表示第二绝缘层的每单位面积的电容，VON1表示当源极电压被设为基准电压并且施加到第二导电层的电压被设为0V时在底栅型晶体管的传送特性中漏极电流上升时的导通电压。
2.如权利要求1所述的方法，其中，所述底栅型晶体管包括沟道层，所述沟道层包含非晶氧化物半导体。
3.一种矩阵驱动的器件，包含：
底栅型晶体管，所述底栅型晶体管包含：半导体层，所述半导体层连接到所述底栅型晶体管的源电极和漏电极；第一绝缘层；第二绝缘层；第一导电层；和第二导电层，使得所述半导体层被布置在第一绝缘层和第二绝缘层之间，所述第一绝缘层的一个表面与第一导电层接触，与所述第一绝缘层的所述一个表面相反的另一表面与半导体层接触，所述第二绝缘层的一个表面与第二导电层接触，与所述第二绝缘层的所述一个表面相反的另一表面与半导体层接触，第二绝缘层从半导体层侧起依次包括硅氧化物层和硅氮化物层，源电极和漏电极被布置在第二绝缘层上，以及，第一导电层用作所述底栅型晶体管的栅电极，以及
电压施加装置，被配置为将电压VBG施加到所述底栅型晶体管的第二导电层，所述电压VBG满足VBG≤VON1×C1/(C1+C2)的关系，其中，C1表示第一绝缘层的每单位面积的电容，C2表示第二绝缘层的每单位面积的电容，VON1表示当源极电压被设为基准电压并且施加到第二导电层的电压被设为0V时在底栅型晶体管的传送特性中漏极电流上升时的导通电压。
4.如权利要求3所述的矩阵驱动的器件，其中，所述底栅型晶体管包括沟道层，所述沟道层包含非晶氧化物半导体。
5.一种驱动底栅型晶体管的方法，所述底栅型晶体管包含：半导体层，所述半导体层连接到所述底栅型晶体管的源电极和漏电极；第一绝缘层；第二绝缘层；第一导电层；和第二导电层，使得所述半导体层被布置在第一绝缘层和第二绝缘层之间，所述第一绝缘层的一个表面与第一导电层接触，与所述第一绝缘层的所述一个表面相反的另一表面与半导体层接触，所述第二绝缘层的一个表面与第二导电层接触，与所述第二绝缘层的所述一个表面相反的另一表面与半导体层接触，第二绝缘层从半导体层侧起依次包括硅氧化物层和硅氮化物层，源电极和漏电极被布置在第二绝缘层上，以及，第一导电层用作所述底栅型晶体管的栅电极，所述方法包括：
将电压VBG施加到第二导电层，所述电压VBG满足VBG≤VT1×C1/(C1+C2)的关系，其中，C1表示第一绝缘层的每单位面积的电容，C2表示第二绝缘层的每单位面积的电容，VT1表示所述底栅型晶体管的平带电压。
6.如权利要求5所述的方法，其中，所述底栅型晶体管包括沟道层，所述沟道层包含非晶氧化物半导体。
7.一种矩阵驱动的器件，包含：
底栅型晶体管，所述底栅型晶体管包含：半导体层，所述半导体层连接到所述底栅型晶体管的源电极和漏电极；第一绝缘层；第二绝缘层；第一导电层；和第二导电层，使得所述半导体层被布置在第一绝缘层和第二绝缘层之间，所述第一绝缘层的一个表面与第一导电层接触，与所述第一绝缘层的所述一个表面相反的另一表面与半导体层接触，所述第二绝缘层的一个表面与第二导电层接触，与所述第二绝缘层的所述一个表面相反的另一表面与半导体层接触，第二绝缘层从半导体层侧起依次包括硅氧化物层和硅氮化物层，源电极和漏电极被布置在第二绝缘层上，以及，第一导电层用作所述底栅型晶体管的栅电极，以及
电压施加装置，被配置为将电压VBG施加到所述底栅型晶体管的第二导电层，所述电压VBG满足VBG≤VT1×C1/(C1+C2)的关系，其中，C1表示第一绝缘层的每单位面积的电容，C2表示第二绝缘层的每单位面积的电容，VT1表示所述底栅型晶体管的平带电压。
8.如权利要求7所述的矩阵驱动的器件，其中，所述底栅型晶体管包括沟道层，所述沟道层包含非晶氧化物半导体。
CN201110007382.7A 2010-01-15 2011-01-14 驱动晶体管的方法和包含由该方法驱动的晶体管的器件 Active CN102184965B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010006862A JP5743407B2 (ja) 2010-01-15 2010-01-15 トランジスタの駆動方法及び該方法で駆動されるトランジスタを含む表示装置
JP2010-006862 2010-01-15

Publications (2)

Publication Number Publication Date
CN102184965A CN102184965A (zh) 2011-09-14
CN102184965B true CN102184965B (zh) 2014-12-10

Family

ID=44277197

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110007382.7A Active CN102184965B (zh) 2010-01-15 2011-01-14 驱动晶体管的方法和包含由该方法驱动的晶体管的器件

Country Status (3)

Country Link
US (1) US9373724B2 (zh)
JP (1) JP5743407B2 (zh)
CN (1) CN102184965B (zh)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102334169B1 (ko) 2010-08-27 2021-12-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치, 반도체 장치
US8728860B2 (en) * 2010-09-03 2014-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9087744B2 (en) * 2010-11-05 2015-07-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving transistor
US9024317B2 (en) 2010-12-24 2015-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit, method for driving the same, storage device, register circuit, display device, and electronic device
JP6099336B2 (ja) * 2011-09-14 2017-03-22 株式会社半導体エネルギー研究所 発光装置
JP5832399B2 (ja) 2011-09-16 2015-12-16 株式会社半導体エネルギー研究所 発光装置
DE112012007294B3 (de) * 2011-09-29 2019-05-29 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
TWI515911B (zh) 2012-06-07 2016-01-01 群創光電股份有限公司 薄膜電晶體基板及其製作方法以及顯示器
CN103474430B (zh) * 2012-06-07 2016-08-17 群康科技(深圳)有限公司 薄膜晶体管基板及其制作方法以及显示器
KR102080696B1 (ko) 2012-06-29 2020-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20140032155A (ko) * 2012-09-06 2014-03-14 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법
JP6121149B2 (ja) * 2012-11-28 2017-04-26 富士フイルム株式会社 酸化物半導体素子、酸化物半導体素子の製造方法、表示装置及びイメージセンサ
TW201426709A (zh) 2012-12-26 2014-07-01 Sony Corp 顯示裝置、顯示裝置之驅動方法及電子機器
US20140268275A1 (en) * 2013-03-15 2014-09-18 Pixtronix, Inc. Display apparatus incorporating an interconnect-supporting elevated aperture layer
JP5874670B2 (ja) * 2013-03-28 2016-03-02 ソニー株式会社 撮像装置および撮像表示システム
TWI742574B (zh) 2013-05-16 2021-10-11 日商半導體能源研究所股份有限公司 半導體裝置
TWI624936B (zh) 2013-06-05 2018-05-21 半導體能源研究所股份有限公司 顯示裝置
CN103311312A (zh) 2013-06-07 2013-09-18 京东方科技集团股份有限公司 薄膜场效应晶体管及其驱动方法、阵列基板、显示装置
TW202339281A (zh) 2013-10-10 2023-10-01 日商半導體能源研究所股份有限公司 液晶顯示裝置
KR102159684B1 (ko) 2014-02-17 2020-09-25 삼성디스플레이 주식회사 박막 트랜지스터
KR102340936B1 (ko) * 2014-04-29 2021-12-20 엘지디스플레이 주식회사 산화물 트랜지스터를 이용한 쉬프트 레지스터 및 그를 이용한 표시 장치
US20170090229A1 (en) * 2014-06-06 2017-03-30 Sharp Kabushiki Kaisha Semiconductor device, display device and method for manufacturing semiconductor device
US10141342B2 (en) * 2014-09-26 2018-11-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
TWI578544B (zh) * 2014-12-02 2017-04-11 鴻海精密工業股份有限公司 薄膜電晶體及使用該薄膜電晶體之顯示陣列基板
EP3089144B1 (en) 2015-04-29 2018-04-11 LG Display Co., Ltd. Shift register using oxide transistor and display device using the same
JP6901831B2 (ja) 2015-05-26 2021-07-14 株式会社半導体エネルギー研究所 メモリシステム、及び情報処理システム
CN105161496A (zh) * 2015-07-30 2015-12-16 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板及其制造方法、显示装置
WO2017068478A1 (en) * 2015-10-22 2017-04-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or memory device including the semiconductor device
KR20230168285A (ko) * 2016-02-12 2023-12-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 상기 반도체 장치를 포함하는 표시 장치
SG10201701689UA (en) 2016-03-18 2017-10-30 Semiconductor Energy Lab Semiconductor device, semiconductor wafer, and electronic device
CN105742364A (zh) * 2016-04-12 2016-07-06 中山大学 一种抑制有源沟道区光致漏电流产生的mos管及应用
JP2016213508A (ja) * 2016-09-07 2016-12-15 株式会社ジャパンディスプレイ 薄膜トランジスタ回路基板
CN106920804B (zh) * 2017-04-28 2020-03-24 厦门天马微电子有限公司 一种阵列基板、其驱动方法、显示面板及显示装置
JP2019161182A (ja) * 2018-03-16 2019-09-19 株式会社リコー 電界効果型トランジスタ及びその製造方法、表示素子、表示装置、システム
CN108630663B (zh) * 2018-04-27 2019-11-05 京东方科技集团股份有限公司 阵列基板及其制备方法、应用和性能改善方法
CN111613637B (zh) * 2019-02-26 2022-10-28 京东方科技集团股份有限公司 一种显示基板及其不良调整方法和显示装置
CN109767730A (zh) * 2019-03-29 2019-05-17 上海天马微电子有限公司 一种像素驱动电路、显示面板及显示装置
CN110707095A (zh) * 2019-09-04 2020-01-17 深圳市华星光电半导体显示技术有限公司 显示面板
CN111402799B (zh) * 2020-04-09 2021-07-06 武汉天马微电子有限公司 一种发光驱动电路及驱动方法、有机发光显示面板及装置
KR20220037659A (ko) * 2020-09-18 2022-03-25 엘지디스플레이 주식회사 게이트 드라이버를 갖는 디스플레이 장치
KR20220037660A (ko) * 2020-09-18 2022-03-25 엘지디스플레이 주식회사 게이트 드라이버를 갖는 디스플레이 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1941399A (zh) * 2005-09-26 2007-04-04 三洋电机株式会社 有机电致发光显示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088433A (ja) * 1994-06-16 1996-01-12 Semiconductor Energy Lab Co Ltd 非単結晶シリコン薄膜トランジスタの動作方法
JPH0990405A (ja) 1995-09-21 1997-04-04 Sharp Corp 薄膜トランジスタ
US6392277B1 (en) * 1997-11-21 2002-05-21 Hitachi, Ltd. Semiconductor device
JP3699823B2 (ja) 1998-05-19 2005-09-28 株式会社東芝 半導体装置
JP2001284592A (ja) 2000-03-29 2001-10-12 Sony Corp 薄膜半導体装置及びその駆動方法
JP3439444B2 (ja) 2000-09-07 2003-08-25 鹿児島日本電気株式会社 液晶表示装置
JP2007157986A (ja) 2005-12-05 2007-06-21 Sharp Corp トランジスタを備えた装置
US8599111B2 (en) * 2006-03-10 2013-12-03 Canon Kabushiki Kaisha Driving circuit of display element and image display apparatus
JP2007250982A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
JP2008124215A (ja) * 2006-11-10 2008-05-29 Kochi Prefecture Sangyo Shinko Center 薄膜半導体装置及びその製造方法
JP5264197B2 (ja) * 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
US8586979B2 (en) * 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
CN102197490B (zh) * 2008-10-24 2013-11-06 株式会社半导体能源研究所 半导体器件和用于制造该半导体器件的方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1941399A (zh) * 2005-09-26 2007-04-04 三洋电机株式会社 有机电致发光显示装置

Also Published As

Publication number Publication date
JP5743407B2 (ja) 2015-07-01
US20110175674A1 (en) 2011-07-21
CN102184965A (zh) 2011-09-14
JP2011146574A (ja) 2011-07-28
US9373724B2 (en) 2016-06-21

Similar Documents

Publication Publication Date Title
CN102184965B (zh) 驱动晶体管的方法和包含由该方法驱动的晶体管的器件
Mo et al. Amorphous‐oxide TFT backplane for large‐sized AMOLED TVs
US10840462B2 (en) Semiconductor device including semiconductor layers having different semiconductor materials
CN101719514B (zh) 场效应晶体管及其制造工艺
US8389991B2 (en) Thin film transistor, display device, and electronic device
KR102530811B1 (ko) 표시 장치
WO2017206243A1 (zh) Amoled像素驱动电路的制作方法
US8729529B2 (en) Thin film transistor including a nanoconductor layer
CN101656270A (zh) 薄膜晶体管及其制造方法
US9070775B2 (en) Thin film transistor
CN105390551A (zh) 薄膜晶体管及其制造方法、阵列基板、显示装置
CN108172595A (zh) 薄膜晶体管基底
US9324739B1 (en) Thin film transistors with metal oxynitride active channels for electronic displays
Sporea et al. Field plate optimization in low-power high-gain source-gated transistors
US9412769B2 (en) Transistor, method of manufacturing the transistor, and electronic device including the transistor
CN104241299A (zh) 氧化物半导体tft基板的制作方法及结构
US10644237B2 (en) Array substrate for OLED display device
CN104183649A (zh) 一种阈值电压可调的薄膜晶体管
CN102214677A (zh) 薄膜晶体管和具有该薄膜晶体管的显示装置
CN104157610A (zh) 氧化物半导体tft基板的制作方法及其结构
KR101829805B1 (ko) 산화물 반도체 트랜지스터 및 이의 제조 방법
Hsu et al. Effects of parasitic source/drain field plates on performances of channel-passivated amorphous InGaZnO thin-film transistors
Zeng et al. P‐3: Effect of Light Shielding Metal on the Performance of a‐IGZO TFTs with a Self‐Aligned Top‐Gate Structure
WO2018223434A1 (zh) 一种阵列基板及显示装置
CN109360850B (zh) 一种降低amoled像素驱动电路中驱动tft功耗的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant