CN108630663B - 阵列基板及其制备方法、应用和性能改善方法 - Google Patents

阵列基板及其制备方法、应用和性能改善方法 Download PDF

Info

Publication number
CN108630663B
CN108630663B CN201810394256.3A CN201810394256A CN108630663B CN 108630663 B CN108630663 B CN 108630663B CN 201810394256 A CN201810394256 A CN 201810394256A CN 108630663 B CN108630663 B CN 108630663B
Authority
CN
China
Prior art keywords
layer
thin film
film transistor
tft
underlay substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810394256.3A
Other languages
English (en)
Other versions
CN108630663A (zh
Inventor
刘政
赵梦
田宏伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810394256.3A priority Critical patent/CN108630663B/zh
Publication of CN108630663A publication Critical patent/CN108630663A/zh
Priority to US16/462,385 priority patent/US20210118918A1/en
Priority to PCT/CN2018/112065 priority patent/WO2019205540A1/zh
Application granted granted Critical
Publication of CN108630663B publication Critical patent/CN108630663B/zh
Priority to US18/373,767 priority patent/US20240021629A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了阵列基板及其制备方法、应用和性能改善方法。该阵列基板包括：衬底基板；遮挡层，遮挡层设置于所述衬底基板的一个表面上；薄膜晶体管，薄膜晶体管设置于衬底基板上，并覆盖遮挡层；补偿层，补偿层设置于薄膜晶体管远离衬底基板的一侧，用于在薄膜晶体管中的有源层中形成第二电场。由此，通过改变薄膜晶体管内有源层的电场分布，补偿第一电场对薄膜晶体管特性的影响，以达到改善或消除输出特性曲线饱和区翘曲的异常现象的技术效果，保证电流正常输出，同时改善补偿由第一电场导致薄膜晶体管阈值电压产生变化的不良影响，解决阈值电压漂移等问题，使薄膜晶体管恢复到没有第一电场影响有源层的工作状态，甚至更优的水平。

Description

阵列基板及其制备方法、应用和性能改善方法
技术领域
本发明涉及显示技术领域，具体的，涉及阵列基板及其制备方法、应用和性能改善方法。
背景技术
在显示面板或阵列基板的制作过程中，底层遮挡金属(BSM)层常用于遮光层、指纹识别，或者在柔性显示面板中，还用于消除柔性基底侧的移动电荷的影响，但是由于BSM不与电路连接，导致其形成的附加电场的电场强度不可控，当附加电场作用到有源层，可能就会造成输出特性曲线饱和区翘曲的异常现象，使输出电流不正常，甚至影响薄膜晶体管的阈值电压。
因此，有关阵列基板的研究有待深入。
发明内容
本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本发明的一个目的在于提出一种可以缓解或消除遮挡层产生的电场对有源层的影响，改善或消除输出特性曲线饱和区翘曲的异常现象，保证电流正常输出，且还不会产生其他负面影响的阵列基板。
本发明是发明人基于以下的认识和发现获得的：
为了减小遮挡层产生的第一电场对有源层的影响，现有技术中通常采用改变遮挡层长度或给遮挡层额外连接一个固定电位的方法，以达到减小第一电场对有源层的影响，从而缓解特性曲线翘曲的问题，然而，上述解决方案同时也会带来一些负面影响，比如会进一步影响器件的阈值电压，造成阈值电压漂移问题，而且，若采用给遮挡层额外连接一个固定电位，则需要将遮挡层连接到电路里，但遮挡层一般是设置在阵列基板最下层(直接设置在衬底的表面上)，就需在一些绝缘层上打孔，使遮挡层通过过孔进行电连接，这样需要增加工艺复杂度，且效果不好。针对上述问题，发明人进行了深入研究，意外的发现，若在薄膜晶体管远离遮挡层的一侧设置一补偿层，通过对补偿层施加一定的电压，使其在有源层中形成第二电场，并通过与第一电场叠加来改变薄膜晶体管内有源层的电场分布，进而缓解或消除第一电场对有源层的不良影响，补偿第一电场对薄膜晶体管特性的影响，以达到改善或消除输出特性曲线饱和区翘曲的异常现象的技术效果，保证电流正常输出，同时还可以改善补偿由第一电场导致薄膜晶体管的阈值电压产生变化的不良影响，解决阈值电压漂移等问题，使薄膜晶体管恢复到没有第一电场影响有源层的工作状态，甚至更优的水平。
有鉴于此，在本发明的一个方面，本发明提供了一种阵列基板。根据本发明的实施例，该阵列基板包括：衬底基板；遮挡层，所述遮挡层设置于所述衬底基板的一个表面上；薄膜晶体管，所述薄膜晶体管设置于所述衬底基板上，并覆盖所述遮挡层；补偿层，所述补偿层设置于所述薄膜晶体管远离所述衬底基板的一侧，用于在所述薄膜晶体管中的有源层中形成第二电场。发明人发现，通过对补偿层施加一定的电压，使其在有源层中形成第二电场，并通过与第一电场叠加来改变薄膜晶体管内有源层的电场分布，进而缓解或消除第一电场对有源层的影响，补偿第一电场对薄膜晶体管特性的影响，以达到改善或消除输出特性曲线饱和区翘曲的异常现象的技术效果，保证电流正常输出，同时还可以改善补偿由第一电场导致薄膜晶体管的阈值电压产生变化的不良影响，解决阈值电压漂移等问题，使薄膜晶体管恢复到没有第一电场影响有源层的工作状态，甚至更优的水平。
根据本发明的实施例，所述补偿层在所述衬底基板上的正投影与所述有源层在所述衬底基板上的正投影有重叠区域。
根据本发明的实施例，所述薄膜晶体管为顶栅结构，且所述薄膜晶体管的有源层和所述补偿层在所述衬底基板上的正投影具有重叠区域，且所述薄膜晶体管的栅极在所述衬底基板上的正投影与所述重叠区域不完全重叠。
根据本发明的实施例，上述阵列基板进一步包括存储电容结构，所述存储电容结构包括第一电极和第二电极，若所述薄膜晶体管为底栅结构薄膜晶体管，所述第一电极设置在所述底栅结构薄膜晶体管中的缓冲层远离所述衬底基板的一侧，若所述薄膜晶体管为顶栅结构薄膜晶体管，所述第一电极设置在所述顶栅结构薄膜晶体管中的第一栅绝缘层远离所述衬底基板的一侧，且所述第一电极和所述薄膜晶体管中的栅极通过一次构图工艺形成；所述第二电极设置在所述薄膜晶体管中的第二栅绝缘层远离所述衬底基板的一侧，且所述第二电极和所述补偿层通过一次构图工艺形成。
根据本发明的实施例，形成所述补偿层的材料包括金属或金属合金。
根据本发明的实施例，所述补偿层的厚度为100纳米～500纳米。
在本发明的另一方面，本发明提供了一种制作阵列基板的方法。根据本发明的实施例，该方法包括：提供衬底基板；形成遮挡层，所述遮挡层设置于所述衬底基板的一个表面上；形成薄膜晶体管，所述薄膜晶体管设置于所述衬底基板上，并覆盖所述遮挡层；形成补偿层，所述补偿层设置于所述薄膜晶体管远离所述衬底基板的一侧，用于在所述薄膜晶体管中的有源层中形成第二电场。由此，制备方法简单，成熟，易操作，易于工业化生产，而且通过对补偿层施加一定的电压，使其在有源层中形成第二电场，并通过与第一电场叠加来改变薄膜晶体管内有源层的电场分布，进而缓解或消除第一电场对有源层的影响，补偿第一电场对薄膜晶体管特性的影响，以达到改善或消除输出特性曲线饱和区翘曲的异常现象的技术效果，保证电流正常输出，同时还可以改善由第一电场导致薄膜晶体管的阈值电压产生变化的不良影响，解决阈值电压漂移等问题，使薄膜晶体管恢复到没有第一电场影响有源层的工作状态，甚至更优的水平。
根据本发明的实施例，形成所述薄膜晶体管的步骤包括：在所述衬底基板上形成缓冲层，所述缓冲层覆盖所述遮挡层；在所述缓冲层远离所述衬底基板的一侧形成所述有源层；在所述缓冲层远离所述衬底基板的一侧形成所述第一栅绝缘层，且所述第一栅绝缘层覆盖所述有源层；在所述第一栅绝缘层远离所述衬底基板的一侧形成栅极；在所述第一栅绝缘层远离所述衬底基板的一侧形成所述第二栅绝缘层，且所述第二栅绝缘层覆盖所述栅极，其中，所述有源层和所述补偿层在所述衬底基板上的正投影具有重叠区域，且所述栅极在所述衬底基板上的正投影与所述重叠区域不完全重叠。
根据本发明的实施例，上述方法进一步包括形成存储电容结构的步骤，形成所述存储电容结构的步骤包括：形成第一电极，其中，若所述薄膜晶体管为底栅结构薄膜晶体管，所述第一电极形成在所述底栅结构薄膜晶体管中的缓冲层远离所述衬底基板的一侧，若所述薄膜晶体管为顶栅结构薄膜晶体管，所述第一电极形成在所述顶栅结构薄膜晶体管中的第一栅绝缘层远离所述衬底基板的一侧，且所述第一电极和所述栅极通过一次构图工艺形成；形成第二电极，所述第二电极形成在所述薄膜晶体管中的第二栅绝缘层远离所述衬底基板的一侧，且所述第二电极和所述补偿层通过一次构图工艺形成。
根据本发明的实施例，形成所述补偿层、所述遮挡层及所述栅极的方法分别选自化学气相沉积和物理气相沉积。
在本发明的又一方面，本发明提供了一种显示面板。根据本发明的实施例，该显示面板包括前面所述的阵列基板，或由前面所述方法制作的阵列基板。由此，该显示面板的电学特性稳定，使用性能高，可靠性高，使用寿命长。
在本发明的另一方面，本发明提供了一种显示装置。根据本发明的实施例，该显示装置包括前面所述的显示面板。由此，该显示装置的电学特性稳定，使用性能高，可靠性高，使用寿命长，市场竞争力强。
在本发明的又一方面，本发明提供了一种改善前面所述的阵列基板性能的方法。根据本发明的实施例，该方法包括：检测所述薄膜晶体管的有源层中由所述遮挡层产生的第一电场的强度；对所述补偿层施加电压，使所述补偿层在所述有源层中形成第二电场。由此，第二电场的存在可以改变薄膜晶体管内有源层的电场分布，进而缓解或消除第一电场对有源层的影响，补偿第一电场对薄膜晶体管特性的影响，以达到改善或消除输出特性曲线饱和区翘曲的异常现象的技术效果，保证电流正常输出，同时还可以改善补偿由第一电场导致薄膜晶体管的阈值电压产生变化的不良影响，解决阈值电压漂移等问题，使薄膜晶体管恢复到没有第一电场影响有源层的工作状态，甚至更优的水平。
根据本发明的实施例，所述补偿层的电压为-15V～15V。
附图说明
图1是本发明一个实施例中阵列基板的结构示意图。
图2是本发明另一个实施例中阵列基板的结构示意图。
图3是本发明又一个实施例中阵列基板的结构示意图。
图4是本发明又一个实施例中阵列基板的结构示意图。
图5是本发明又一个实施例中制作阵列基板的流程示意图。
图6是本发明又一个实施例中阵列基板的结构示意图。
图7是本发明又一个实施例中阵列基板的结构示意图。
图8是本发明又一个实施例中阵列基板的结构示意图。
图9是本发明又一个实施例中阵列基板的结构示意图。
图10是本发明又一个实施例中阵列基板的结构示意图。
图11是本发明又一个实施例中阵列基板的结构示意图。
图12是本发明又一个实施例中改善阵列基板性能的流程示意图。
附图标记：
10-衬底基板；20-遮挡层；30-薄膜晶体管；31-有源层；32-缓冲层；33-第一栅绝缘层；34-栅极；35-第二栅绝缘层；40-补偿层；51-第一电极；52-第二电极
具体实施方式
下面详细描述本发明的实施例。下面描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。实施例中未注明具体技术或条件的，按照本领域内的文献所描述的技术或条件或者按照产品说明书进行。所用试剂或仪器未注明生产厂商者，均为可以通过市购获得的常规产品。
在本发明的一个方面，本发明提供了一种阵列基板。根据本发明的实施例，参照图1-4，该阵列基板包括：衬底基板10；遮挡层20，遮挡层20设置于衬底基板10的一个表面11上；薄膜晶体管30，薄膜晶体管30设置于衬底基板上，并覆盖遮挡层20；补偿层40，补偿层40设置于薄膜晶体管30远离衬底基板10的一侧，用于在薄膜晶体管中的有源层中形成第二电场。发明人发现，通过对补偿层40施加一定的电压，使其在薄膜晶体管中的有源层中形成第二电场，并通过与第一电场叠加来改变薄膜晶体管内有源层的电场分布，进而缓解或消除第一电场对有源层的影响，补偿第一电场对薄膜晶体管特性的影响，以达到改善或消除输出特性曲线饱和区翘曲的异常现象的技术效果，保证电流正常输出，同时还可以改善补偿由第一电场导致薄膜晶体管的阈值电压产生变化的不良影响，解决阈值电压漂移等问题，使薄膜晶体管恢复到没有第一电场影响有源层的工作状态，甚至更优的水平。
需要说明的是，遮挡层产生的电场可以作用到有源层，在有源层处的电场为第一电场；补偿层产生的电场可以作用到有源层，在有源层处的电场为第二电场，即前面所述的补偿层在薄膜晶体管中的有源层中形成第二电场，其中，与补偿层产生电场的另一导电结构没有限制要求，可以是阵列基板中任一个在衬底上的正投影与补偿层在衬底上的正投影有重叠区域的导电结构，比如数据线、电极等导电结构；也可以在阵列基板中合适的位置设置一个导电结构，使其在衬底上的正投影与补偿层在衬底上的正投影有重叠区域。
下面对第一电场对阈值电压的影响做一下详细描述：第一电场的存在会造成薄膜晶体管阈值电压的微小变化，产生漂移现象，比如对于p型薄膜晶体管，在测试时当测试电压Vds＝-0.1V时，其产生的第一电场对薄膜晶体管的阈值电压几乎没有什么影响，但是当测试电压Vds＝-10.1V时，其产生的第一电场会使得薄膜晶体管的阈值电压会向负向漂移0.2V～0.4V；对于N型薄膜晶体管，则与上述漂移方向相反，电压漂移的大小相似。但根据本发明的实施例，第二电场的存在可以补偿由第一电场导致薄膜晶体管的阈值电压产生变化的不良影响，解决阈值电压漂移等问题，使薄膜晶体管恢复到没有第一电场影响有源层的工作状态，甚至更优的水平。
根据本发明的实施例，衬底基板的具体种类没有限制要求，本领域技术人员可以根据实际需求灵活选择。在本发明的实施例中，衬底基板的具体种类包括但不限于玻璃衬底基板或聚合物衬底基板。若该阵列基板应用于柔性显示面板时，在衬底基板的表面11上还可以设置包含采用有机物薄膜制成的柔性基板，同时还可包含采用氧化硅、氮化硅或者二者层叠形成的阻挡层，以防止水氧入侵和电荷影响。
根据本发明的实施例，形成遮挡层的材料没有限制要求，只要能满足使用需求即可。在本发明的实施例中，形成遮挡层的材料包括但不限于金属或金属合金，比如钼、铝或钼钨合金等。由此，使用性能高，对有源层的遮光效果佳，当应用于柔性显示面板时，还可以有效消除柔性基板底侧(所述柔性基板设置于衬底基板靠近补偿层的一侧，所述底侧是指柔性基板靠近衬底基板的一侧)移动电荷的影响。
根据本发明的实施例，遮挡层的结构也没有限制要求，本领域技术人员根据实际需求灵活选择即可。在本发明的实施例中，遮挡层可以为单层结构也可以是多层叠加的叠层结构。由此，遮光效果好，应用范围广。
根据本发明的实施例，遮挡层的厚度也没有限制要求，本领域技术人员根据具体工艺特性以及应用需求灵活设计。在本发明的实施例中，遮挡层的厚度为50～100纳米，由此，既可以满足其使用需求，又可以满足对阵列基板整体厚度的要求。
根据本发明的实施例，薄膜晶体管的结构没有限制要求，可以是本领域中任何结构的薄膜晶体管，下面以底栅和顶栅结构的薄膜晶体管为例，进行详细说明：
在本发明的一些实施例中，参照图2，薄膜晶体管的结构为底栅结构，具体的：在衬底基板上设置覆盖遮挡层20的缓冲层32；在缓冲层32远离衬底基板10的一侧设置栅极34；在缓冲层32远离衬底基板10的一侧设置覆盖栅极34的第一绝缘层33；在第一绝缘层33远离衬底基板10的一侧设置有源层31，且其在衬底基板上的正投影被遮挡层20在衬底基板10上的正投影覆盖；在第一绝缘层33远离衬底基板10的一侧设置覆盖有源层31的第二绝缘层35，最后在第二绝缘层远离衬底基板10的一侧设置补偿层40。由此，当遮挡层产生作用于有源层的第一电场时，对补偿层施加一定的电压，其产生的电场穿过第二栅绝缘层后直接作用于有源层，即补偿层可在有源层中产生第二电场，并通过与第一电场叠加来改变有源层中电场的分布，补偿第一电场对有源层的不良影响，从而缓解或消除输出特性曲线饱和区翘曲的异常现象，保证电流正常输出，而且同时还可以改善补偿由第一电场导致薄膜晶体管的阈值电压产生变化的不良影响，解决阈值电压漂移等问题，使薄膜晶体管恢复到没有第一电场影响有源层的工作状态，甚至更优的水平。
根据本发明的实施例，补偿层与有源层之间的位置关系没有限制要求，只要补偿层产生的电场可以作用于有源层即可，本领域技术人员可以根据实际工艺需求灵活设置补偿层的位置。在本发明的一些实施例中，为了便于补偿层在有源层中产生第二电场，参见图2，可使得补偿层在衬底基板上的正投影与有源层在衬底基板上的正投影有重叠区域。由此，补偿层产生的电场可以更直接的作用于有源层，便于控制第二电场的大小和方向，而且施加较小的电压就可以使补偿层很好地在有源层中形成所需强度的第二电场，节约能耗，也可以防止补偿层产生的电场强度过大，影响到其他的电路结构或部件。
在本发明的另一些实施例中，参照图3，薄膜晶体管为顶栅结构，具体的：在衬底基板上设置覆盖遮挡层20的缓冲层32；在缓冲层32远离衬底基板10的一侧设置有源层31，且其在衬底基板上的正投影被遮挡层20在衬底基板10上的正投影覆盖；在缓冲层32远离衬底基板10的一侧设置覆盖有源层31的第一绝缘层33；在第一绝缘层33远离衬底基板10的一侧设置栅极34；在第一绝缘层33远离衬底基板10的一侧设置覆盖栅极34的第二绝缘层35；在第二绝缘层35远离衬底基板10的一侧设置补偿层40，且有源层31和补偿层40在衬底基板10上的正投影具有重叠区域，且栅极34在衬底基板上的正投影与重叠区域不完全重叠。由此，由于栅极34在衬底基板上的正投影与重叠区域不完全重叠，便可防止补偿层产生的电场被栅极完全屏蔽，进而保证在有源层中可以形成第二电场，以实现补偿第一电场对有源层的不良影响的效果，从而缓解或消除输出特性曲线饱和区翘曲的异常现象，保证电流正常输出。
根据本发明的实施例，形成栅极的材料也没有限制要求，本领域技术人员可以根据实际情况灵活选择。在本发明的实施例中，形成栅极的材料包括但不限于金属或金属合金，比如钼、铝或钼钨合金等。由此，使用性能高。
根据本发明的实施例，栅极的结构也没有限制要求，本领域技术人员根据实际需求灵活选择即可。在本发明的实施例中，栅极可以为单层结构也可以是多层叠加的叠层结构。由此，应用范围广，选择性广。
根据本发明的实施例，栅极的厚度也没有限制要求，本领域技术人员根据具体工艺特性以及应用需求灵活设计。在本发明的实施例中，栅极的厚度为100纳米～500纳米，在本发明的优选实施例中，栅极的厚度为150纳米～400纳米。由此，使用性能高，还可以满足对阵列基板整体厚度的要求。
根据本发明的实施例，形成有源层的材料也没有限制要求，本领域技术人员可以根据实际需求灵活选择。在本发明的实施例中，形成有源层的材料包括但不限于非晶硅、多晶硅、氧化物半导体材料等材料。由此，使用性能高，使薄膜晶体管具有较好的、较稳定的电学特性。
根据本发明的实施例，有源层的厚度也没有限制要求，本领域技术人员可以根据实际情况灵活选择。在本发明的实施例中，有源层的厚度为10纳米～300纳米，在本发明的优选实施例中，有源层的厚度为50纳米～100纳米。由此，可以满足对有源层的使用要求，且利于阵列基板的轻薄化。
根据本发明的实施例，形成缓冲层的材料也没有限制要求，本领域技术人员可以根据实际情况灵活选择。在本发明那个的实施例中，形成缓冲层的材料选自氧化硅或氮化硅中的至少一种。由此，使用效果佳，成本低。
根据本发明的实施例，缓冲层的厚度也没有限制要求，本领域技术人员根据实际需求灵活选择即可。在本发明的实施例中，缓冲层的厚度各自独立的为50～500纳米。由此，可以有效保证阵列基板上各层结构不会相互影响，且利于阵列基板的轻薄化。
根据本发明的实施例，形成第一绝缘层和第二绝缘层的材料也没有限制要求，本领域技术人员根据实际需求灵活选择即可。在本发明的实施例中，形成第一绝缘层和第二绝缘层的材料可分别选自氧化硅或氮化中的至少一种。由此，材料来源广泛，成本较低，且易于加工。
根据本发明的实施例，第一绝缘层和第二绝缘层的厚度也可根据实际设计需求进行设计。在本发明的实施例中，第一绝缘层和第二绝缘层的厚度可分别为10～200纳米。在本发明的一些实施例中，以顶栅结构的薄膜晶体管为例，为了便于对有源层进行热电子注入，可将第一绝缘层的厚度设计薄一些，为10～40纳米；在本发明的另一些实施例中，参照图4，上述阵列基板进一步包括存储电容(存储电容包括第一电极51和第二电极52)时，第二绝缘层的厚度可根据存储电容的设计需求进行设定，在此不作限制要求。
根据本发明的实施例，形成补偿层的材料也没有限制要求，只要可对其施加电压，产生电场即可。在本发明的实施例中，形成补偿层的材料包括但不限于金属或金属合金，比如钼、铝或钼钨合金等。由此，使用性能高，与薄膜晶体管的兼容性佳，且来源广泛。
根据本发明的实施例，补偿层的结构也没有限制要求，本领域技术人员根据实际需求灵活选择即可。在本发明的实施例中，补偿层可以为单层结构也可以是多层叠加的叠层结构。由此，应用范围广，选择性广。
根据本发明的实施例，补偿层的厚度也没有限制要求，本领域技术人员根据具体工艺特性以及应用需求灵活设计。在本发明的实施例中，补偿层的厚度为100纳米～500纳米，在本发明的优选实施例中，厚度为150纳米～400纳米。由此，使用性能高，还可以满足对阵列基板整体厚度的设计要求，且较薄的补偿层减小了对后续膜层的凸起情况，降低膜层不平整对后续工艺的影响。
根据本发明的实施例，对补偿层施加的电压的大小也没有限制要求，本领域技术人员可根据阵列基板中薄膜晶体管的具体类型(比如n型薄膜晶体管或p型薄膜晶体管)、具体制作工艺和结构(比如沟道的长和宽、补偿层和有源层之间以及遮挡层和有源层之间设置的绝缘层的厚度和绝缘层介电常数的大小)进行设计补偿层施加电压的大小，或者说第一电场和第二电场叠加后的第三电场的强度没有限制要求，也就说第三电场的强度可以强于第一电场或弱于第一电场，再或者说可以不改变第一电场的强度(即第二电场为零)，具体情况本领域技术人员可以根据上述实际工艺或TFT的具体结构进行灵活设计。在本发明的实施例中，补偿层的电压为-15V～15V。由此，便可保证补偿层在有源层产生所需强度的第二电场，满足上述各种情况下对第二电场的要求，改变薄膜晶体管内有源层的电场分布，进而缓解或消除第一电场对有源层的影响，补偿第一电场对薄膜晶体管特性的影响，以达到改善或消除输出特性曲线饱和区翘曲的异常现象的技术效果，保证电流正常输出，同时还可以改善补偿由第一电场导致薄膜晶体管的阈值电压产生变化的不良影响，解决阈值电压漂移等问题，使薄膜晶体管恢复到没有第一电场影响有源层的工作状态，甚至更优的水平。
根据本发明的实施例，如前所述，对补偿层施加电压的大小与补偿层和有源层之间以及遮挡层和有源层之间设置的绝缘层的厚度和绝缘层介电常数的大小有关，针对上述两种结构的薄膜晶体管，对补偿层施加电压的大小就与第一绝缘层、第二绝缘层以及缓冲层的厚度及介电常数有关，下面以顶栅结构的薄膜晶体管为例进行详细说明：
如图2-4所示，遮挡层产生的电场需穿过缓冲层才可达到有源层，若遮挡层产生的电场强度大小一定，随着缓冲层厚度的增加，或者缓冲层介电常数的增大，其产生的电场达到有源层时其强度大小就会逐渐变弱，即第一电场的强度大小就会变弱；当有源层中第一电场的强度一定时(其他影响参数(比如沟道长度和宽度)也一定)，对补偿层施加的电压就主要根据第一绝缘层和第二绝缘层的厚度及其介电常数进行设计了，施加同样大小电压的补偿层产生的电场需穿过第二绝缘层和第一绝缘层方可达到有源层，随着第二绝缘层和第一绝缘层厚度的增加，或者介电常数的增大，补偿层产生的电场达到有源层时其强度大小就会逐渐变弱，即第二电场变弱。所以，根据上述原理，本领域技术人员可根据实际工艺情况灵活设计补偿层的电压，使其在有源层中产生所需强度的第二电场。由此，实现对第一电场对有源层产生不良影响的补偿，进而可以削弱或消除第一电场对有源层的影响，补偿第一电场对器件特性的影响，以达到消除输出特性曲线饱和区翘曲的异常现象的效果，保证电流正常输出，同时还可以改善补偿由第一电场导致薄膜晶体管的阈值电压产生变化的不良影响，解决阈值电压漂移等问题，使薄膜晶体管恢复到没有第一电场影响有源层的工作状态，甚至更优的水平。
根据本发明的实施例，如前所述，上述阵列基板可进一步包括存储电容结构，存储电容结构包括第一电极51和第二电极52，若薄膜晶体管为底栅结构薄膜晶体管，参照图11，第一电极51设置在底栅结构薄膜晶体管中的缓冲层32远离衬底基板10的一侧，若薄膜晶体管为顶栅结构薄膜晶体管，参照图4，第一电极51设置在顶栅结构薄膜晶体管中的第一栅绝缘层33远离衬底基板的一侧，且第一电极51和薄膜晶体管中的栅极34通过同一构图工艺形成；第二电极52设置在薄膜晶体管中的第二栅绝缘层35远离衬底基板的一侧(底栅结构参照图11，顶栅结构参照图4)，且第二电极52和补偿层40通过同一构图工艺形成。由此，第一电极和栅极通过同一构图工艺形成，第二电极和补偿层通过同一构图工艺形成，可以大大简化工艺，降低成本。
在本发明的另一方面，本发明提供了一种制作阵列基板的方法。根据本发明的实施例，参照图5，该方法包括：
S100：提供衬底基板。
S200：形成遮挡层20，遮挡层20设置于衬底基板10的一个表面上，结构示意图参照图6。
根据本发明的实施例，形成遮挡层的方法没有限制要求，本领域技术人员可以根据实际情况灵活选择。在本发明的实施例中，形成遮挡层的方法包括但不限于真空蒸镀等化学气相沉积或磁控溅射等物理气相沉积。由此，工艺成熟，操作简单，易于工业化生产。
S300：形成薄膜晶体管，薄膜晶体管设置于衬底基板上，并覆盖遮挡层。
根据本发明的实施例，薄膜晶体管的具体结构没有限制要求，形成的薄膜晶体管可以为底栅结构，也可以是顶栅结构。
在本发明的一些实施例中，薄膜晶体管为底栅结构，形成薄膜晶体管的步骤包括：在衬底基板10上形成缓冲层32，缓冲层32覆盖遮挡层20；在缓冲层32远离衬底基板的一侧形成栅极34；在缓冲层32远离衬底基板的一侧形成第一栅绝缘层33，且第一栅绝缘层33覆盖栅极34；在第一栅绝缘层33远离衬底基板的一侧形成有源层31，且其在衬底基板上的正投影被遮挡层20在衬底基板10上的正投影覆盖；在第一栅绝缘层33远离衬底基板的一侧形成第二栅绝缘层35，且第二栅绝缘层35覆盖有源层31，结构示意图参照图7。由此，制备方法简单，工艺成熟，易于工业化生产。
根据本发明的实施例，薄膜晶体管为顶栅结构，形成薄膜晶体管的步骤包括：在衬底基板10上形成缓冲层32，缓冲层32覆盖所述遮挡层20；在缓冲层32远离衬底基板的一侧形成有源层31，且其在衬底基板上的正投影被遮挡层20在衬底基板10上的正投影覆盖；在缓冲层32远离衬底基板的一侧形成第一栅绝缘层33，且第一栅绝缘层33覆盖有源层31；在第一栅绝缘层33远离衬底基板的一侧形成栅极34；在第一栅绝缘层33远离衬底基板的一侧形成第二栅绝缘层35，且第二栅绝缘层35覆盖栅极34。由此，制备方法简单，工艺成熟，易于工业化生产。
根据本发明的实施例，形成缓冲层、第一栅绝缘层、第二栅绝缘层以及栅极的方法没有限制要求，本领域技术人员可以根据实际需求灵活选择。在本发明的实施例中，形成缓冲层、第一栅绝缘层、第二栅绝缘层以及栅极的方法分别选自化学气相沉积(比如等离子体增强化学的气相沉积、低压力化学气相沉积法、常压化学气相沉积或者电子回旋共振等离子体化学汽相沉积)和物理气相沉积(比如磁控溅射)。由此，工艺成熟，操作简单。
根据本发明的实施例，形成有源层的方法也没有限制要求，本领域技术人员可以根据实际情况灵活选择任一种适宜的制作方法。在本发明的实施例中，以形成有源层的材料为多晶硅为例说明，可以先采用等离子体增强化学的气相沉积或低压力化学气相沉积法等方法形成非晶硅，沉积温度为600℃以下，之后利用沉积诱导金属、热处理晶化、准分子激光照射晶化或者掺杂杂质激活等工艺将非晶硅变为多晶硅，形成有源层，之后还可以再进一步采用热处理脱氢的方法对多晶硅进行优化处理，最后再对有源层的源漏极区进行离子注入工艺，以顶栅结构为例，可以以栅极为掩膜板对有源层的源漏极区进行离子注入，形成源漏极区。
根据本发明的实施例，离子注入的具体工艺没有限制要求，本领域技术人员可以根据实际需求灵活选择。在本发明的实施例中，离子注入的具体工艺包括但不限于具有质量分析仪的离子注入、不具有质量分析仪的离子云式注入、等离子注入或者固态扩散式注入等方法。在本发明的优选实施例中，离子注入的具体工艺离子云式注入，具体的，可根据设计需要采用含硼(如B2H6/H2)或者含磷(如PH3/H2)的混合气体进行注入，离子注入能量可为10～200keV，优选能量在40～100keV，注入剂量可为1x1011～1x1020atoms/cm3，剂量为1x1014～1x1018atoms/cm3。由此，制备方法简单，工艺成熟，制作的源漏极性能较佳。
S400：形成补偿层40，补偿层40设置于薄膜晶体管30远离衬底基板的一侧，用于在薄膜晶体管中的有源层中形成第二电场，结构示意图参照图1-4。
根据本发明的实施例，当所述薄膜晶体管为前面所述的底栅结构时，参照结构示意图参照图2，当遮挡层20产生作用于有源层31的第一电场时，对补偿层40施加一定的电压，其产生的电场穿过第二栅绝缘层35后直接作用于有源层，即在有源层中形成第二电场。根据本发明的优选实施例，为了便于补偿层在有源层中产生第二电场，参见图2，可使得补偿层40在衬底基板上的正投影与有源层31在衬底基板上的正投影有重叠区域。由此，补偿层产生的电场可以更直接的作用于有源层，便于控制第二电场的大小和方向，而且施加较小的电压就可以使补偿层很好地在有源层中形成所需强度的第二电场，节约能耗，也可以防止补偿层产生的电场强度过大，影响到其他的电路结构或部件。
根据本发明的实施例，当所述薄膜晶体管为前面所述的顶栅结构时，参照结构示意图参照图3，有源层31在衬底基板上的正投影和补偿层40在衬底基板上的正投影具有重叠区域，且栅极34在衬底基板上的正投影与重叠区域不完全重叠。由此，便可防止补偿层产生的电场被栅极完全屏蔽，进而保证在有源层中可以形成第二电场，以实现补偿第一电场对有源层的不良影响的效果，从而缓解或消除输出特性曲线饱和区翘曲的异常现象，保证电流正常输出。
根据本发明的实施例，形成补偿层的方法没有限制要求，本领域技术人员可以根据实际需求灵活选择。在本发明的实施例中，形成补偿层的方法分别选自化学气相沉积(比如等离子体增强化学的气相沉积、低压力化学气相沉积法、常压化学气相沉积或者电子回旋共振等离子体化学汽相沉积)和物理气相沉积(比如磁控溅射)。由此，工艺成熟，操作简单，易于工业化生产。
发明人发现，上述制作方法简单、成熟，易操作，易于工业化生产，而且通过对补偿层施加一定的电压，使其在有源层中形成第二电场，第二电场通过与第一电场叠加后改变薄膜晶体管内有源层的电场分布，进而缓解或消除第一电场对有源层的影响，补偿第一电场对器件特性的影响，以达到改善或消除输出特性曲线饱和区翘曲的异常现象的技术效果，保证电流正常输出，同时还可以改善补偿由第一电场导致薄膜晶体管的阈值电压产生变化的不良影响，解决阈值电压漂移等问题，使薄膜晶体管恢复到没有第一电场影响有源层的工作状态，甚至更优的水平。
根据本发明的实施例，上述方法进一步包括形成存储电容结构的步骤，形成所述存储电容结构的步骤包括：形成第一电极51，其中，若薄膜晶体管为底栅结构薄膜晶体管，第一电极51形成在底栅结构薄膜晶体管中的缓冲层32远离衬底基板10的一侧(结构示意图参照图9)，若所述薄膜晶体管为顶栅结构薄膜晶体管，所述第一电极51形成在顶栅结构薄膜晶体管中的第一栅绝缘层33远离衬底基板的一侧(结构示意图参照图10)，且第一电极51和栅极34通过一次构图工艺形成；形成第二电极52，所述第二电极形成在薄膜晶体管中的第二栅绝缘层35远离衬底基板的一侧(底栅结构参照图11，顶栅结构参照图4)，且第二电极和补偿层通过一次构图工艺形成。由此，可以节省工艺流程，缩短整体工艺时长，节约成本，且制作的存储电容结构性能较佳。
根据本发明的实施例，本申请的上述制作方法可以用于制作前面所述的阵列基板，其中，对缓冲层、遮挡层、第一栅绝缘层、第二栅绝缘层、栅极、有源层以及补偿层的形成材料、厚度等要求于前面所述的一致，在此不再过多的叙述。
在本发明的又一方面，本发明提供了一种显示面板。根据本发明的实施例，该显示面板包括前面所述的阵列基板，或由前面所述方法制作的阵列基板。由此，该显示面板的电学特性稳定，使用性能高，可靠性高，使用寿命长。本领域技术人员可以理解，该显示面板具有前面所述阵列基板的所有特征和优点，在此不再过多的叙述。
当然，本领域技术人员可以理解，除了前面所述的阵列基板，该显示面板还包括常规显示面板所必需的结构或部件，比如液晶层、彩膜基板、封框胶等常规显示面板所必需的结构。
在本发明的另一方面，本发明提供了一种显示装置。根据本发明的实施例，该显示装置包括前面所述的显示面板。由此，该显示装置的电学特性稳定，使用性能高，可靠性高，使用寿命长。本领域技术人员可以理解，该显示装置具有前面所述阵列基板或显示面板的所有特征和优点，在此不再过多的叙述。
根据本发明的实施例，上述显示装置的具体种类没有限制要求，本领域技术人员根据实际需求灵活选择即可。在本发明的实施例中，该显示装置包括但不限于手机、电视、平板电脑、游戏机等具有显示功能的一切电子设备或可穿戴设备。
当然，本领域技术人员可以理解，除了前面所述的显示面板，该显示装置还包括常规显示装置所必需的结构或部件，以手机为例，除了前面所述的显示面板，手机还包括照相模组、声控模组、指纹模组、CPU处理器等常规手机所必需的结构。
在本发明的又一方面，本发明提供了一种改善前面所述的阵列基板性能的方法。根据本发明的实施例，参照图12，该方法包括：
S10：检测薄膜晶体管的有源层中由遮挡层产生的第一电场的强度；
S20：对补偿层施加电压，使补偿层在有源层中形成第二电场。
发明人发现，通过在有源层形成第二电场，来改变薄膜晶体管内有源层的电场分布，进而缓解或消除第一电场对有源层的影响，补偿第一电场对薄膜晶体管特性的影响，以达到改善或消除输出特性曲线饱和区翘曲的异常现象的技术效果，保证电流正常输出，同时还可以改善由第一电场导致薄膜晶体管的阈值电压产生变化的不良影响，解决阈值电压漂移等问题，使薄膜晶体管恢复到没有第一电场影响有源层的工作状态，甚至更优的水平。
根据本发明的实施例，对补偿层施加的电压的大小也没有限制要求，只要其在有源层产生的第二电场可以减弱第一电场对有源层的不良影响即可，本领域技术人员可根据阵列基板中薄膜晶体管的具体类型(比如n型TFT或p型TFT)、具体制作工艺和结构(比如沟道的长和宽、补偿层和有源层之间以及遮挡层和有源层之间设置的绝缘层的厚度和绝缘层介电常数的大小)进行设计补偿层施加电压的大小，或者说第一电场和第二电场叠加后的第三电场的强度没有限制要求，也就说第三电场的强度可以强于第一电场或弱于第一电场，再或者说可以不改变第一电场的强度(即第二电场为零)，具体情况本领域技术人员可以根据上述实际工艺或TFT的具体结构进行灵活设计。在本发明的实施例中，对补偿层施加的电压为-15V～15V。由此，便可保证补偿层在有源层产生所需强度的第二电场，满足上述各种情况下对第二电场的要求，改变薄膜晶体管内有源层的电场分布，进而缓解或消除第一电场对有源层的影响，补偿第一电场对薄膜晶体管特性的影响，以达到改善或消除输出特性曲线饱和区翘曲的异常现象的技术效果，保证电流正常输出，同时还可以改善由第一电场导致薄膜晶体管的阈值电压产生变化的不良影响，解决阈值电压漂移等问题，使薄膜晶体管恢复到没有第一电场影响有源层的工作状态，甚至更优的水平。
根据本发明的实施例，如前所述，对补偿层施加电压的大小与补偿层和有源层之间以及遮挡层和有源层之间设置的绝缘层的厚度和绝缘层介电常数的大小有关，针对上述两种结构的薄膜晶体管，对补偿层施加电压的大小就与第一绝缘层、第二绝缘层以及缓冲层的厚度及介电常数有关，下面以顶栅结构的薄膜晶体管为例进行详细说明：
如图2-4所示，遮挡层产生的电场需穿过缓冲层才可达到有源层，若遮挡层产生的电场强度大小一定，随着缓冲层厚度的增加，或者缓冲层介电常数的增大，其产生的电场达到有源层时其强度大小就会逐渐变弱，即第一电场的强度大小就会变弱；当有源层中第一电场的强度一定时(其他影响参数(比如沟道长度和宽度)也一定)，对补偿层施加的电压就主要根据第一绝缘层和第二绝缘层的厚度及其介电常数进行设计了，施加同样大小电压的补偿层产生的电场需穿过第二绝缘层和第一绝缘层方可达到有源层，随着第二绝缘层和第一绝缘层厚度的增加，或者介电常数的增大，补偿层产生的电场达到有源层时其强度大小就会逐渐变弱，即第二电场变弱。所以，根据上述原理，本领域技术人员可根据实际工艺情况灵活设计补偿层的电压，使其在有源层中产生所需强度的第二电场。由此，实现对第一电场对有源层产生不良影响的补偿，进而可以削弱或消除第一电场对有源层的影响，补偿第一电场对器件特性的影响，以达到消除输出特性曲线饱和区翘曲的异常现象的效果，保证电流正常输出，同时还可以改善由第一电场导致薄膜晶体管的阈值电压产生变化的不良影响，解决阈值电压漂移等问题，使薄膜晶体管恢复到没有第一电场影响有源层的工作状态，甚至更优的水平。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (13)

1.一种阵列基板，其特征在于，包括：
衬底基板；
遮挡层，所述遮挡层设置于所述衬底基板的一个表面上；
薄膜晶体管，所述薄膜晶体管设置于所述衬底基板上，并覆盖所述遮挡层；
补偿层，所述补偿层设置于所述薄膜晶体管远离所述衬底基板的一侧，对所述补偿层施加电压，使其在所述薄膜晶体管中的有源层中形成第二电场，
其中，所述补偿层在所述衬底基板上的正投影与所述有源层在所述衬底基板上的正投影有重叠区域。
2.根据权利要求1所述的阵列基板，其特征在于，所述薄膜晶体管为顶栅结构，且所述薄膜晶体管的有源层和所述补偿层在所述衬底基板上的正投影具有重叠区域，且所述薄膜晶体管的栅极在所述衬底基板上的正投影与所述重叠区域不完全重叠。
3.根据权利要求1所述的阵列基板，其特征在于，进一步包括存储电容结构，所述存储电容结构包括第一电极和第二电极，
若所述薄膜晶体管为底栅结构薄膜晶体管，所述第一电极设置在所述底栅结构薄膜晶体管中的缓冲层远离所述衬底基板的一侧，所述缓冲层设置在所述衬底基板的表面上，且覆盖所述遮挡层；若所述薄膜晶体管为顶栅结构薄膜晶体管，所述第一电极设置在所述顶栅结构薄膜晶体管中的第一栅绝缘层远离所述衬底基板的一侧，所述第一栅绝缘层设置在所述缓冲层远离所述衬底的一侧，且覆盖所述有源层，其中，所述第一电极和所述薄膜晶体管中的栅极通过一次构图工艺形成；
所述第二电极设置在所述薄膜晶体管中的第二栅绝缘层远离所述衬底基板的一侧，且所述第二电极和所述补偿层通过一次构图工艺形成，其中，所述第二栅绝缘层设置在所述第一栅绝缘层远离所述有源层的表面上，且覆盖所述有源层或所述栅极。
4.根据权利要求1所述的阵列基板，其特征在于，形成所述补偿层的材料包括金属或金属合金。
5.根据权利要求1-4中任一项所述的阵列基板，其特征在于，所述补偿层的厚度为100纳米～500纳米。
6.一种制作阵列基板的方法，其特征在于，包括：
提供衬底基板；
形成遮挡层，所述遮挡层设置于所述衬底基板的一个表面上；
形成薄膜晶体管，所述薄膜晶体管设置于所述衬底基板上，并覆盖所述遮挡层；
形成补偿层，所述补偿层设置于所述薄膜晶体管远离所述衬底基板的一侧，对所述补偿层施加电压，使其在所述薄膜晶体管中的有源层中形成第二电场，其中，所述补偿层在所述衬底基板上的正投影与所述有源层在所述衬底基板上的正投影有重叠区域。
7.根据权利要求6所述的方法，其特征在于，形成所述薄膜晶体管的步骤包括：
在所述衬底基板上形成缓冲层，所述缓冲层覆盖所述遮挡层；
在所述缓冲层远离所述衬底基板的一侧形成所述有源层；
在所述缓冲层远离所述衬底基板的一侧形成第一栅绝缘层，且所述第一栅绝缘层覆盖所述有源层；
在所述第一栅绝缘层远离所述衬底基板的一侧形成栅极；
在所述第一栅绝缘层远离所述衬底基板的一侧形成第二栅绝缘层，且所述第二栅绝缘层覆盖所述栅极，
其中，所述有源层和所述补偿层在所述衬底基板上的正投影具有重叠区域，且所述栅极在所述衬底基板上的正投影与所述重叠区域不完全重叠。
8.根据权利要求6所述的方法，其特征在于，进一步包括形成存储电容结构的步骤，形成所述存储电容结构的步骤包括：
形成第一电极，其中，若所述薄膜晶体管为底栅结构薄膜晶体管，所述第一电极形成在所述底栅结构薄膜晶体管中的缓冲层远离所述衬底基板的一侧，所述缓冲层设置在所述衬底基板的表面上，且覆盖所述遮挡层；若所述薄膜晶体管为顶栅结构薄膜晶体管，所述第一电极形成在所述顶栅结构薄膜晶体管中的第一栅绝缘层远离所述衬底基板的一侧，所述第一栅绝缘层设置在所述缓冲层远离所述衬底的一侧，且覆盖所述有源层，其中，所述第一电极和所述栅极通过一次构图工艺形成；
形成第二电极，所述第二电极形成在所述薄膜晶体管中的第二栅绝缘层远离所述衬底基板的一侧，且所述第二电极和所述补偿层通过一次构图工艺形成，其中，所述第二栅绝缘层设置在所述第一栅绝缘层远离所述有源层的表面上，且覆盖所述有源层或所述栅极。
9.根据权利要求7或8所述的方法，其特征在于，形成所述补偿层、所述遮挡层及所述栅极的方法分别选自化学气相沉积和物理气相沉积。
10.一种显示面板，其特征在于，包括权利要求1-5中任一项所述的阵列基板，或由权利要求6-9中任一项所述方法制作的阵列基板。
11.一种显示装置，其特征在于，包括权利要求10所述的显示面板。
12.一种改善权利要求1-5任一项所述的阵列基板性能的方法，其特征在于，包括：
检测所述薄膜晶体管的有源层中由所述遮挡层产生的第一电场的强度；
对所述补偿层施加电压，使所述补偿层在所述有源层中形成第二电场。
13.根据权利要求12所述的方法，其特征在于，对所述补偿层施加的电压为-15V～15V。
CN201810394256.3A 2018-04-27 2018-04-27 阵列基板及其制备方法、应用和性能改善方法 Active CN108630663B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201810394256.3A CN108630663B (zh) 2018-04-27 2018-04-27 阵列基板及其制备方法、应用和性能改善方法
US16/462,385 US20210118918A1 (en) 2018-04-27 2018-10-26 Array substrate, method of manufacturing the same and method of improving performance of the same, display panel and display device
PCT/CN2018/112065 WO2019205540A1 (zh) 2018-04-27 2018-10-26 阵列基板及其制作方法和性能改善方法、显示面板和显示装置
US18/373,767 US20240021629A1 (en) 2018-04-27 2023-09-27 Array substrate, method of manufacturing the same and method of improving performance of the same, display panel and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810394256.3A CN108630663B (zh) 2018-04-27 2018-04-27 阵列基板及其制备方法、应用和性能改善方法

Publications (2)

Publication Number Publication Date
CN108630663A CN108630663A (zh) 2018-10-09
CN108630663B true CN108630663B (zh) 2019-11-05

Family

ID=63694939

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810394256.3A Active CN108630663B (zh) 2018-04-27 2018-04-27 阵列基板及其制备方法、应用和性能改善方法

Country Status (3)

Country Link
US (1) US20210118918A1 (zh)
CN (1) CN108630663B (zh)
WO (1) WO2019205540A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108630663B (zh) * 2018-04-27 2019-11-05 京东方科技集团股份有限公司 阵列基板及其制备方法、应用和性能改善方法
CN110415662B (zh) * 2019-07-18 2021-01-01 深圳市华星光电技术有限公司 Goa器件及栅极驱动电路
CN110706655B (zh) 2019-10-21 2021-03-30 京东方科技集团股份有限公司 可拉伸显示面板、晶体管的阈值电压的补偿方法及计算机可读存储介质
CN110797356B (zh) * 2019-11-28 2022-04-01 厦门天马微电子有限公司 一种阵列基板及显示装置
CN114078363B (zh) * 2020-08-17 2023-11-17 京东方科技集团股份有限公司 阵列基板、阵列基板的制作方法、显示面板和电子设备
CN115172385A (zh) * 2022-07-12 2022-10-11 合肥维信诺科技有限公司 阵列基板和显示面板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8053818B2 (en) * 2009-12-18 2011-11-08 Palo Alto Research Center Incorporated Thin film field effect transistor with dual semiconductor layers
JP5743407B2 (ja) * 2010-01-15 2015-07-01 キヤノン株式会社 トランジスタの駆動方法及び該方法で駆動されるトランジスタを含む表示装置
KR101906974B1 (ko) * 2011-04-25 2018-10-12 삼성전자주식회사 광센싱 장치 및 그 구동 방법
KR102084395B1 (ko) * 2012-12-21 2020-03-04 엘지디스플레이 주식회사 유기전계 발광소자 및 이의 제조 방법
KR101619158B1 (ko) * 2013-04-30 2016-05-10 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그를 이용한 유기 발광장치
KR102367274B1 (ko) * 2014-06-25 2022-02-25 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시패널과 그 제조방법
CN104319279B (zh) * 2014-11-10 2017-11-14 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN107193422B (zh) * 2017-06-08 2019-01-25 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
CN107452808B (zh) * 2017-07-04 2021-10-22 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN108630663B (zh) * 2018-04-27 2019-11-05 京东方科技集团股份有限公司 阵列基板及其制备方法、应用和性能改善方法

Also Published As

Publication number Publication date
CN108630663A (zh) 2018-10-09
WO2019205540A1 (zh) 2019-10-31
US20210118918A1 (en) 2021-04-22

Similar Documents

Publication Publication Date Title
CN108630663B (zh) 阵列基板及其制备方法、应用和性能改善方法
WO2016173322A1 (zh) 一种阵列基板及其制作方法、及显示装置
US10622427B2 (en) Array substrate, manufacturing method thereof, and display apparatus
CN100461432C (zh) 一种薄膜晶体管沟道结构
CN102881839B (zh) 有机发光二极管、触摸显示装置及其制造方法
CN109065616B (zh) 柔性显示面板及制造方法
CN104733492B (zh) 一种有机发光显示装置及其制备方法
TW201430962A (zh) 半導體裝置的製造方法
CN105185792B (zh) 液晶显示面板、阵列基板及其制造方法
CN109671722B (zh) 有机发光二极管阵列基板及其制造方法
US20200251501A1 (en) Thin film transistor, manufacturing method thereof, array substrate and display device
CN103681514B (zh) 阵列基板及其制作方法、显示装置
CN104576682A (zh) 一种有机发光显示装置及其制备方法
CN104752464B (zh) 一种有机发光显示装置及其制备方法
CN108258021B (zh) 薄膜晶体管、其制备方法、阵列基板及显示装置
CN106252525B (zh) Oled器件及制作方法、显示面板以及显示装置
CN110071148A (zh) 有机发光二极管显示装置及其制造方法
CN109712992A (zh) 阵列基板及其制作方法、显示装置
US11094719B2 (en) Method of manufacturing display panel, display panel, and display device
US7528407B2 (en) Thin film transistor array substrate and fabricating method thereof
CN107564809A (zh) Igzo膜层的蚀刻液及其蚀刻方法
CN104362168B (zh) 一种有机发光显示装置及其制备方法
CN207781617U (zh) 薄膜晶体管、阵列基板、显示面板及显示装置
CN109873037A (zh) 薄膜晶体管及其制备方法、显示装置
CN105633094B (zh) 一种有机发光显示装置及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant