KR101844601B1 - 산화물 박막 트랜지스터 어레이 기판 및 유기 ｅｌ 표시 장치의 제조 방법 - Google Patents

산화물 박막 트랜지스터 어레이 기판 및 유기 ｅｌ 표시 장치의 제조 방법 Download PDF

Info

Publication number
KR101844601B1
KR101844601B1 KR1020110054778A KR20110054778A KR101844601B1 KR 101844601 B1 KR101844601 B1 KR 101844601B1 KR 1020110054778 A KR1020110054778 A KR 1020110054778A KR 20110054778 A KR20110054778 A KR 20110054778A KR 101844601 B1 KR101844601 B1 KR 101844601B1
Authority
KR
South Korea
Prior art keywords
threshold voltage
thin film
oxide thin
shift
voltage
Prior art date
Application number
KR1020110054778A
Other languages
English (en)
Other versions
KR20110134321A (ko
Inventor
신지 이마이
Original Assignee
후지필름 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지필름 가부시키가이샤 filed Critical 후지필름 가부시키가이샤
Publication of KR20110134321A publication Critical patent/KR20110134321A/ko
Application granted granted Critical
Publication of KR101844601B1 publication Critical patent/KR101844601B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

(과제)
임계값 전압의 시프트가 적고 안정성이 향상된 산화물 박막 트랜지스터 어레이 기판을 제조한다.
(해결수단)
기판 상에 복수의 산화물 박막 트랜지스터를 형성하는 박막 트랜지스터 형성 공정과, 각 산화물 박막 트랜지스터의 게이트 전극에 게이트 전압을 인가함으로써 각 산화물 박막 트랜지스터의 임계값 전압의 시프트를 발생시키는 임계값 전압 시프트 공정과, 게이트 전압의 인가를 정지시킨 후, 그 발생한 임계값 전압의 시프트를 원래의 임계값 전압을 향해 회복시키는 회복 공정에 의해 제조한다.

Description

산화물 박막 트랜지스터 어레이 기판 및 유기 ＥＬ 표시 장치의 제조 방법{METHOD FOR PRODUCING OXIDE THIN FILM TRANSISTOR ARRAY SUBSTRATES AND ORGANIC EL DISPLAY DEVICES}
본 발명은, 유기 EL 표시 장치나 방사선 화상 촬상 장치 등에서 사용되는 산화물 박막 트랜지스터 어레이 기판의 제조 방법에 관한 것이다.
종래, 유기 EL 표시 장치나 방사선 화상 촬상 장치 등에 있어서, 박막 트랜지스터 (TFT) 를 2 차원상으로 배열한 액티브 매트릭스 기판이 사용되고 있다.
그리고, 종래, 예를 들어 유기 EL 표시 장치의 액티브 매트릭스 기판으로는, 저온 폴리실리콘 또는 아모르퍼스 실리콘으로 이루어지는 박막 트랜지스터가 사용되고 있었다.
그러나, 저온 폴리실리콘의 박막 트랜지스터는 고이동도와 임계값 전압 안정성을 얻을 수 있지만, 이동도의 균일성에 문제가 있다. 또, 아모르퍼스 실리콘의 박막 트랜지스터는 이동도 균일성을 얻을 수 있지만, 이동도의 낮음과 임계값 전압의 시간 경과에 따른 변동의 문제가 있다.
그래서, 최근, 산화물 박막 트랜지스터의 연구가 활발히 실시되고 있는데, 이 산화물 박막 트랜지스터에 있어서도 임계값 전압의 시간 경과에 따른 시프트의 문제가 있다.
여기서, 예를 들어 비특허문헌 1 에 있어서는, IGZO 로 이루어지는 산화물 박막 트랜지스터는, 게이트 바이어스 스트레스나 전류 스트레스에 의해 임계값 전압이 시프트되는 것이 서술되어 있고, 또한, 이 임계값 전압의 시프트는 시간의 경과와 함께 원래로 돌아가는 것이 서술되어 있다.
일본 공개특허공보 2007-178668호
Japanese Journal of Applied Physics Vol.47, No.8, 2008, pp.6236-6240, Mami Fujii et al
그러나, 비특허문헌 1 에 있어서는, 시간의 경과에 따라 임계값 전압이 원래로 돌아간 후의 산화물 박막 트랜지스터의 임계값 전압의 특성 변화에 대해서는 특별히 아무것도 서술되어 있지 않다. 또한, 비특허문헌 1 은, 시간의 경과에 따라 임계값 전압의 시프트가 원래로 돌아간다는 현상을 개시하고 있을 뿐, 이 현상을 산화물 박막 트랜지스터의 제법으로서 이용하는 것은 조금도 개시되어 있지 않다. 또한, 비특허문헌 1 에 있어서는, 350 ℃ 이상의 어닐을 가하고 있지만, 이것은 일반적으로는 임계값 전압의 안정화에 효과가 있다고 되어 있다.
한편, 특허문헌 1 에는, 평면 표시 장치의 조립이 완료된 후, 「번인」이라고 불리는 고온 동작 테스트를 실시함으로써, 초기 고장이 있는 디바이스나 파라미터가 과도하게 편이 (偏移) 된 디바이스를 제거하는 처리를 실시하는 것이 제안되어 있는데, 상기 서술한 박막 트랜지스터의 임계값 전압의 시프트를 감소시켜 안정성을 향상시키기 위한 처리에 관해서는 아무것도 개시되어 있지 않다.
본 발명은, 상기 사정을 감안하여, 고온 처리를 실시하지 않고, 임계값 전압의 안정성을 향상시킬 수 있는 산화물 박막 트랜지스터 어레이 기판 및 그 산화물 박막 트랜지스터를 사용한 유기 EL 표시 장치의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 산화물 박막 트랜지스터 어레이 기판의 제조 방법은, 기판 상에 복수의 산화물 박막 트랜지스터를 형성하는 박막 트랜지스터 형성 공정과, 각 산화물 박막 트랜지스터의 게이트 전극에 게이트 전압을 인가함으로써 각 산화물 박막 트랜지스터의 임계값 전압의 시프트를 발생시키는 임계값 전압 시프트 공정과, 게이트 전압의 인가를 정지시킨 후, 그 발생한 임계값 전압의 시프트를 원래의 임계값 전압을 향해 회복시키는 회복 공정을 포함하는 것을 특징으로 한다.
또, 상기 본 발명의 산화물 박막 트랜지스터 어레이 기판의 제조 방법에 있어서는, 임계값 전압 시프트 공정과 회복 공정을 교대로 복수 회 반복하여 실시하도록 할 수 있다.
또, 임계값 전압 시프트 공정에서, 각 산화물 박막 트랜지스터의 소스-드레인 사이에 전류를 흘리도록 할 수 있다.
또한, 임계값 전압 시프트 공정을 실시할 때의 소스-드레인 사이의 전류의 크기를 3 ㎂ 이상으로 할 수 있다.
또, 임계값 전압 시프트 공정에서 게이트 전압의 인가를 실시할 때, 각 산화물 박막 트랜지스터의 소스-드레인 사이에 전류를 흘리지 않도록 할 수 있다.
또한, 임계값 전압 시프트 공정을 실시할 때의 환경 온도를 60 ℃∼70 ℃ 로 할 수 있다.
또, 임계값 전압 시프트 공정에 의해 각 산화물 박막 트랜지스터의 트랩 밀도를 증가시킬 수 있다.
또한, 상기 게이트 전압을 정 (正) 의 전압으로 할 수 있다.
또, 임계값 전압 시프트 공정에서, 0.5 V 이상의 임계값 전압의 시프트를 발생시킬 수 있다.
또한, 산화물 박막 트랜지스터를 IGZO 를 포함하는 것으로 할 수 있다.
본 발명의 유기 EL 표시 장치의 제조 방법은, 상기 본 발명의 제조 방법에 의해 제조된 산화물 박막 트랜지스터 어레이 기판 상에 유기 EL 발광 소자를 형성한 것을 특징으로 한다.
본 발명의 산화물 박막 트랜지스터 어레이 기판 및 유기 EL 표시 장치의 제조 방법에 의하면, 각 산화물 박막 트랜지스터의 게이트 전극에 게이트 전압을 인가함으로써 각 산화물 박막 트랜지스터의 임계값 전압의 시프트를 발생시키는 임계값 전압 시프트 공정과, 게이트 전압의 인가를 정지시킨 후, 그 발생한 임계값 전압의 시프트를 원래의 임계값 전압을 향해 회복시키는 회복 공정을 실시하도록 했기 때문에, 그 후의 산화물 박막 트랜지스터의 임계값 전압의 시프트를 감소시킬 수 있고, 보다 안정성이 향상된 산화물 박막 트랜지스터 어레이 기판을 제조할 수 있다.
또한, 비특허문헌 1 과 같이 고온 처리를 실시하지 않아도 되므로, 기판으로서 열에 약한 수지 등으로 이루어지는 가요성 기판을 사용할 수 있다.
도 1 은 본 발명의 제조 방법에 의해 제조된 액티브 매트릭스 기판을 사용한 유기 EL 표시 장치의 개략 구성도.
도 2 는 도 1 에 나타내는 유기 EL 표시 장치의 화소 회로의 개략 구성을 나타내는 회로도.
도 3 은 도 1 에 나타내는 유기 EL 표시 장치의 화소 회로의 개략 구성을 나타내는 층단면도.
도 4 는 본 발명의 산화물 박막 트랜지스터 어레이 기판의 제조 방법의 일 실시형태를 나타내는 플로우차트.
도 5 는 구동용 트랜지스터에 전류 부하를 가해 임계값 전압을 시프트시키는 방법을 설명하기 위한 도면.
도 6 은 도 5 를 회로도로서 나타낸 도면.
도 7 은 구동용 트랜지스터에 전압 부하를 가해 임계값 전압을 시프트시키는 방법을 설명하기 위한 회로도.
도 8 은 구동용 트랜지스터에 전압 부하를 가했을 때의 임계값 전압의 시프트를 나타내는 도면.
도 9 는 구동용 트랜지스터에 전압 부하를 가하는 전후의 저주파 CV 측정 결과를 나타내는 도면.
도 10 은 도 9 에 나타내는 저주파 CV 측정 결과에 기초하여 산출된 트랩 밀도를 나타내는 도면.
도 11 은 구동용 트랜지스터에 전류 부하를 가했을 때의 임계값 전압의 시프트를 나타내는 도면.
도 12 는 구동용 트랜지스터에 전압 부하를 가하는 전후의 저주파 CV 측정 결과를 나타내는 도면.
도 13 은 도 12 에 나타내는 저주파 CV 측정 결과에 기초하여 산출된 트랩 밀도를 나타내는 도면.
도 14 는 임계값 전압 시프트 공정과 회복 공정을 반복했을 때의 트랩 밀도의 감소를 나타내는 도면.
도 15 는 1 회째부터 5 회째까지의 각 임계값 전압 시프트 공정에서의 구동용 트랜지스터의 임계값 전압의 시프트량을 나타내는 도면.
도 16 은 1 회째부터 5 회째까지의 각 임계값 전압 시프트 공정을 실시하기 전의 Vgs-Ids 특성 및 Vgs-absIg 특성의 측정 결과를 나타내는 도면.
이하, 도면을 참조하여 본 발명의 산화물 박막 트랜지스터 어레이 기판의 제조 방법의 일 실시형태에 관해서 설명한다. 본 발명은, 산화물 박막 트랜지스터 어레이 기판의 제조 방법에 특징을 갖는 것인데, 우선은, 그 산화물 박막 트랜지스터 어레이 기판의 일 실시형태인 액티브 매트릭스 기판과 그 액티브 매트릭스 기판을 사용한 유기 EL 표시 장치의 개략 구성에 관해서 설명한다. 도 1 은, 본 실시형태의 제조 방법에 의해 제조된 액티브 매트릭스 기판을 사용한 유기 EL 표시 장치의 개략 구성도이다.
유기 EL 표시 장치는, 도 1 에 나타내는 바와 같이, 유기 EL 발광 소자를 갖는 화소 회로 (11) 가 2 차원상으로 다수 배열된 액티브 매트릭스 기판 (10) 과, 각 화소 회로 (11) 에 게이트 스캔 신호를 출력하는 주사 구동 회로 (12) 와, 표시 화상을 나타내는 표시 데이터에 기초하여 각 화소 회로 (11) 의 구동용 트랜지스터에 프로그램 전압을 출력하는 게이트 구동 회로 (13) 를 구비하고 있다.
그리고, 액티브 매트릭스 기판 (10) 은, 게이트 구동 회로 (13) 로부터 출력된 프로그램 전압을 각 화소 회로열에 공급하는 다수의 데이터선 (14) 과, 주사 구동 회로 (12) 로부터 출력된 게이트 스캔 신호를 각 화소 회로행에 공급하는 다수의 게이트 주사선 (15) 을 구비하고 있다. 그리고, 데이터선 (14) 과 게이트 주사선 (15) 은 직교하여 격자상으로 형성되어 있고, 이들 교차점 근방에 화소 회로 (11) 가 형성되어 있다.
도 2 에, 1 개의 화소 회로 (11) 의 개략 구성을 나타내는 회로도를 나타낸다. 화소 회로 (11) 는, 도 2 에 나타내는 바와 같이, 유기 EL 발광 소자 (11a) 와, 유기 EL 발광 소자 (11a) 의 캐소드 단자에 드레인 단자 (D) 가 접속되고, 유기 EL 발광 소자 (11a) 에 구동 전류를 흘리는 구동용 트랜지스터 (11b) 와, 구동용 트랜지스터 (11b) 의 게이트 단자 (G) 와 소스 단자 (S) 사이에 접속된 용량 소자 (11c) 와, 용량 소자 (11c) 의 일단 및 구동용 트랜지스터 (11b) 의 게이트 단자 (G) 와 데이터선 (14) 사이에 접속된 게이트 선택용 트랜지스터 (11d) 를 구비하고 있다. 또, 유기 EL 발광 소자 (11a) 의 애노드 단자에는, 전원 전압 (Vdd) 이 공급되는 전원 전압선이 접속되어 있다.
구동용 트랜지스터 (11b) 및 게이트 선택용 트랜지스터 (11d) 는, N 형의 산화물 박막 트랜지스터로 구성되어 있다. 구체적으로는, 산화물 박막 트랜지스터의 종류로는, 예를 들어 IGZO(InGaZnO) 를 재료로 하는 무기 산화물로 이루어지는 박막 트랜지스터를 이용할 수 있는데, IGZO 에 한정되지 않고, 그 밖에 IZO(InZnO) 등도 사용할 수 있다.
도 3 에, 1 개의 화소 회로 (11) 의 층단면도를 나타낸다. 화소 회로 (11) 는, 도 3 에 나타내는 바와 같이, 기판 (20) 상에 형성되는 것이고, 기판 (20) 의 재료로는, 유리, 세라믹스, Fe, Al, Ni, Cu, Co 나 이들의 합금 등의 금속, Si 등의 반도체 기판 외에, 폴리에틸렌테레프탈레이트 (PET), 폴리에틸렌나프탈레이트 (PEN), 폴리이미드 등의 가요성 기판을 사용할 수 있다. 그 중, 유연성을 갖고 있고, 응용성이 높은 가요성 기판을 사용하는 것이 바람직하다.
그리고, 먼저, 기판 (20) 상에, 구동용 트랜지스터 (11b) 의 게이트 전극 (21) 과, 게이트 선택용 트랜지스터 (11d) 의 게이트 전극 (22) 과, 용량 소자 (11c) 를 구성하는 하부 전극 (23) 이 형성되고, 그 후, 게이트 전극 (21, 22) 및 하부 전극 (23) 상에 게이트 절연층 (24) 이 형성되고, 그 게이트 절연층 (24) 상에 구동용 트랜지스터 (11b) 의 활성층 (27) 과 게이트 선택용 트랜지스터 (11d) 의 활성층 (30) 이 형성된다.
그리고, 다음으로, 구동용 트랜지스터 (11b) 의 소스 전극 (25) 및 드레인 전극 (26) 과 게이트 선택용 트랜지스터 (11d) 의 소스 전극 (28) 및 드레인 전극 (29) 이 형성된 후, 층간 절연막 (31) 이 형성되고, 그 층간 절연막 (31) 상에 화소 전극 (32) 이 형성된다. 또, 층간 절연막 (31) 에는, 화소 전극 (32) 과 구동용 트랜지스터 (11b) 의 드레인 전극 (26) 이 전기적으로 접속되도록 홀이 형성되어 있다. 또한, 본 실시형태에 있어서는, 게이트 선택용 트랜지스터 (11d) 의 드레인 전극 (29) 과 하부 전극 (23) 에 의해 용량 소자 (11c) 가 구성된다.
그리고, 화소 전극 (32) 상에 유기 EL 발광층 (33) 이 형성된 후, 그 위에 상부 전극 (34) 이 형성된다.
또, 상기 설명은, 액티브 매트릭스 기판 (10) 의 제조 방법의 개략이고, 상세한 제조 방법에 관해서는 나중에 상세하게 서술한다.
게이트 전극 (21, 22), 소스 전극 (25, 28), 드레인 전극 (26, 29) 및 하부 전극 (23) 에 사용하는 전극재로는, 공지된 도전성 재료를 사용할 수 있다. 예를 들어, Al, Cr, Ta, Ti, Au, Ag 등의 금속 및 이들의 합금, SnO2, ZnO, In2O3, 산화인듐주석 (ITO), 산화아연인듐 (IZO) 등의 금속 산화물 도전막, 또는 이들의 혼합물을 들 수 있는데, 저저항인 것 및 비용이 저가라는 안정성 면에서 Mo 가 바람직하다.
활성층 (27, 30) 의 재료로는, 공지된 산화물 반도체 재료를 사용할 수 있다. 예를 들어, 아모르퍼스 산화물 반도체로서, In, Ga 및 Zn 의 적어도 1 종을 포함하는 산화물, 예를 들어 In 을 포함하는 산화물, In 과 Zn 을 포함하는 산화물, 및 In, Ga 및 Zn 을 포함하는 산화물 (InGaO3(ZnO)m (m 은 6 미만의 자연수)) 을 들 수 있다. 그 중 대면적에 있어서의 안정성을 기대할 수 있는 In, Ga, Zn 중 적어도 1 종의 원소를 포함하는 아모르퍼스 산화물 반도체가 바람직하다.
게이트 절연층 (24) 및 층간 절연막 (31) 의 재료로는, 예를 들어 SiO2, SiNx, SiON, Al2O3, Y2O3, Ta2O5, HfO2 등의 절연체가 사용되고, 그들의 화합물을 2 종 이상 포함하도록 해도 된다. 또, 투명 폴리이미드와 같은 고분자 절연체를 사용해도 된다.
이상이 유기 EL 표시 장치의 개략 구성의 설명이다.
다음으로, 본 발명에 있어서의 산화물 박막 트랜지스터 어레이 기판의 일 실시형태인 액티브 매트릭스 기판의 제조 방법에 관해서, 도 4 의 플로우차트와, 도 5 및 도 6 을 참조하면서 보다 상세하게 설명한다.
도 4 의 플로우차트에 나타내는 바와 같이, 먼저, 기판 (20) 상에 상기 서술한 바와 같이 하여 구동용 트랜지스터 (11b) 와 게이트 선택용 트랜지스터 (11d) 가 형성된다 (S10). 그리고, 그 후, 층간 절연막 (31) 과 화소 전극 (32) 이 형성되고, 도 5 에 나타내는 구성이 되는데, 여기서, 화소 전극 (32) 을 화소마다 분리하기 전에, 이하에 설명하는 구동용 트랜지스터 (11b) 의 임계값 전압 시프트 공정이 실시된다. 또, 화소 전극 (32) 은, 화소마다 분할되기 전에는, 전체 화소 회로 (11) 에 걸쳐 균일한 평면 전극으로서 형성되어 있다.
구체적으로는, 도 5 에 나타내는 바와 같이, 게이트 선택용 트랜지스터 (11d) 의 게이트 전극 (22) 에 대하여 소정의 전압 (COM1) 이 인가됨과 함께, 게이트 선택용 트랜지스터 (11d) 의 소스 전극 (28) 에 대하여 소정의 전압 (COM2) 이 인가된다. 또, COM1 에 관해서는, 예를 들어 게이트 주사선 (15) 을 형성한 후, 그 게이트 주사선을 개재하여 각 게이트 전극 (22) 에 공급하도록 하면 된다. 또한, COM2 에 관해서는, 데이터선 (14) 을 형성한 후, 그 데이터선 (14) 을 개재하여 각 소스 전극 (28) 에 공급하도록 하면 된다.
그리고, 추가로, 화소 분할 전의 화소 전극 (32) 에 대하여 소정의 전압 (COM3) 을 인가함으로써, 화소 전극 (32) 을 개재하여 구동용 트랜지스터 (11b) 의 드레인 전극 (26) 에 소정 전압 (COM3) 을 공급한다.
도 6 은, 도 5 의 층단면도의 상태를 회로도로서 나타낸 도면이다. 본 실시형태에 있어서는, COM1=10 V, COM2=5 V, COM3=5 V 로 하고, 이에 의해 게이트 선택용 트랜지스터 (11d) 와 구동용 트랜지스터 (11b) 가 온 상태가 되고, 또한 구동용 트랜지스터 (11b) 의 드레인 전극 (26) 에 대한 COM3 의 전압 인가에 의해 구동용 트랜지스터 (11b) 의 소스 전극 (25) 과 드레인 전극 (26) 사이에 소스-드레인간 전류 (Ids) 가 흐르게 된다.
그리고, 본 실시형태에 있어서는, 상기 서술한 COM1, COM2 및 COM3 의 전압을 설정함으로써, Ids 가 3 ㎂ 이상 흐르도록 하고 있다. 이 3 ㎂ 의 전류는, 화소 회로 (11) 의 유기 EL 발광 소자 (11a) 를 통상의 사용 동작, 즉 통상의 표시 동작에 있어서 발광시킬 때의 전류보다도 큰 전류이다.
그리고, 이러한 전류 부하를 구동용 트랜지스터 (11b) 의 소스-드레인 사이에 일정 시간 가함으로써, 구동용 트랜지스터 (11b) 의 임계값 전압을 시프트시킨다 (S12). 또, 본 실시형태에 있어서는, 상기 서술한 바와 같이 3 ㎂ 이상의 크기의 전류를 흘림으로써 구동용 트랜지스터 (11b) 의 임계값 전압의 시프트의 속도를 빠르게 할 수 있고, 제조 시간을 단축할 수 있다. 또한, 이 때 COM2 의 전압 인가에 의해 용량 소자 (11c) 에 유지되는 전압은, 시간의 경과에 따라 방전되기 때문에, COM2 의 전압 인가로는, 예를 들어 5 V 의 직사각형파 전압을, 표시 프레임 레이트와 동등한 1/30 s 의 주기로 인가하도록 하는 것이 바람직하다.
다음으로, 상기 서술한 COM1, COM2 및 COM3 의 전압 인가를 정지하고, 전류 부하에 의해 구동용 트랜지스터 (11b) 에 발생한 임계값 전압의 시프트를 회복시켜, 구동용 트랜지스터 (11b) 의 임계값 전압을 초기 상태로 되돌린다. 즉, 구동용 트랜지스터 (11b) 의 전류 부하를 가하기 전의 원래의 임계값 전압을 향해 되돌린다 (S14).
그리고, 상기 서술한 구동용 트랜지스터 (11b) 의 임계값 전압의 시프트와 회복을 교대로 n 회 반복하여 실시한다 (S16). 또, 구동용 트랜지스터 (11b) 의 임계값 전압의 시프트와 회복의 횟수에 관해서는, 적어도 1 회는 실시하지만 2 회 이상 실시하는 것이 바람직하다. 더욱 바람직하게는 5 회 이상이다. 또한, 구동용 트랜지스터 (11b) 의 임계값 전압의 1 회의 시프트량으로는, 0.5 V 이상인 것이 바람직하고, 보다 바람직하게는 1 V 이상이다.
이어서, 상기 서술한 구동용 트랜지스터 (11b) 의 임계값 전압의 시프트와 회복 동작이 실시된 후, 평면 전극 상태의 화소 전극 (32) 이 화소마다 분할되고 (S18), 그 후, 상기 서술한 바와 같이 유기 EL 발광층 (33) 및 상부 전극 (34) 이 형성되어 액티브 매트릭스 기판 (10) 이 완성된다 (S20).
또한, 상기 실시형태의 설명에 있어서는, 구동용 트랜지스터 (11b) 의 소스-드레인 사이에 전류 부하를 가함으로써 구동용 트랜지스터 (11b) 의 임계값 전압을 시프트시키도록 했는데, 이것에 한정되지 않고, 구동용 트랜지스터 (11b) 에 전압 부하만을 가함으로써 임계값 전압을 시프트시키도록 해도 된다. 구체적으로는, 예를 들어 도 7 에 나타내는 바와 같이, 액티브 매트릭스 기판 (10) 의 화소 회로 (11) 를 형성한 후, 게이트 주사선 (15) 을 개재하여 게이트 선택용 트랜지스터 (11d) 의 게이트 전극에 10 V 의 게이트 전압을 인가하여 게이트 선택용 트랜지스터 (11d) 를 온시킴과 함께, 데이터선 (14) 을 개재하여 게이트 선택용 트랜지스터 (11d) 의 소스 전극에 10 V 의 소스 전압을 인가하여 용량 소자 (11c) 에 10 V 의 전압을 유지시킨다. 그리고, 추가로 유기 EL 발광 소자 (11a) 의 애노드 단자에 전원 전압 (Vdd) 으로서 0 V 를 인가함으로써, 구동용 트랜지스터 (11b) 의 소스-드레인 사이에 전류가 흐르지 않도록 한다. 즉, 유기 EL 발광 소자 (11a) 에 구동 전류가 흐르지 않도록 한다.
이에 의해 구동용 트랜지스터 (11b) 에 전압 부하만을 가할 수 있음과 함께, 유기 EL 발광 소자 (11a) 에 구동 전류가 흐르는 것에 의한 유기 EL 발광 소자 (11a) 의 열화를 방지할 수 있다.
그리고, 상기 서술한 구동용 트랜지스터 (11b) 의 게이트 전극에 대한 전압 부하에 의해, 구동용 트랜지스터 (11b) 의 임계값 전압을 시프트시킬 수 있다. 또, 이 때 데이터선 (14) 에 대한 소스 전압의 공급에 의해 용량 소자 (11c) 에 유지되는 전압은, 시간의 경과에 따라 방전되기 때문에, 예를 들어 5 V 의 직사각형파 전압의 소스 전압을, 표시 프레임 레이트와 동등한 1/30 s 의 주기로 인가하는 것이 바람직하다.
그리고, 다음으로, 게이트 주사선 (15) 및 데이터선 (14) 에 대한 전압 공급을 정지하고, 전압 부하에 의해 구동용 트랜지스터 (11b) 에 발생한 임계값 전압의 시프트를 회복시켜, 구동용 트랜지스터 (11b) 의 임계값 전압을 초기 상태로 되돌린다. 즉, 구동용 트랜지스터 (11b) 의 전압 부하를 가하기 전의 원래의 임계값 전압을 향해 되돌린다.
그리고, 상기 서술한 구동용 트랜지스터 (11b) 의 임계값 전압의 시프트와 회복 동작을 반복하여 실시함으로써 액티브 매트릭스 기판 (10) 이 완성된다. 또, 구동용 트랜지스터 (11b) 의 임계값 전압의 시프트와 회복 횟수에 관해서는, 전류 부하의 경우와 동일하게, 적어도 1 회는 실시하는데, 2 회 이상 실시하는 것이 바람직하다. 더욱 바람직하게는 5 회 이상이다. 또한, 구동용 트랜지스터 (11b) 의 임계값 전압의 1 회의 시프트량도, 전류 부하의 경우와 동일하게, 0.5 V 이상인 것이 바람직하고, 보다 바람직하게는 1 V 이상이다.
여기서, 상기 서술한 바와 같이 구동용 트랜지스터 (11b) 의 임계값 전압을 시프트시키기 위해서는 구동용 트랜지스터 (11b) 에 전류 부하를 가해도 되고, 전압 부하를 가해도 되는데, 완성 후의 구동용 트랜지스터 (11b) 의 임계값 전압이 높은 안정성을 확보한다는 관점에서는, 전류 부하에 의해 구동용 트랜지스터 (11b) 의 임계값 전압을 시프트시키는 것이 바람직하다. 이하, 그 이유에 관해서 설명한다.
먼저, 도 8 에, 구동용 트랜지스터 (11b) 에 전압 부하를 가했을 때의 Vgs-Ids 특성의 변화를 나타낸 그래프를 나타낸다. 또한, 도 9 에, 도 8 에 나타내는 Vgs-Ids 특성을 측정할 때, 저주파 CV 측정을 실시한 결과를 나타내고, 도 10 에, 도 9 에 나타내는 저주파 CV 측정의 측정 결과에 기초하여 구해진 트랩 밀도의 변화를 나타내는 그래프를 나타낸다. 또, 저주파 CV 측정의 측정 주파수는 10 Hz 이다. 또한, 저주파 CV 측정의 측정 결과로부터 트랩 밀도를 추출하는 방법에 관해서는, 예를 들어 "M. Kimura, T. Nakanishi, K. Nomura, T. Kamiya and H. Hosono : Appl. Phys. Lett. 92 (2008) 133512" 에 개시되어 있으므로, 여기서는 설명을 생략한다.
그리고, 도 8∼도 10 은, Vgs=25 V, Vds=0 V 로 하여 500 s 동안, 전압 부하를 가한 결과이다. 도 8 에 나타내는 바와 같이, 전압 부하의 전후에 따라 임계값 전압은 평행 시프트되고 있는 것을 알 수 있다. 또, 도 8 중에 나타내는 Vds=5 V 와 0.1 V 는, Vgs-Ids 특성을 측정할 때의 Vds 의 조건이다. 그리고, 도 9 에 나타내는 바와 같이 저주파 CV 특성도 거의 평행 시프트되는데, 도 10 에 나타내는 바와 같이, 트랩 밀도가 약간이지만 증가하는 것을 알았다.
한편, 도 11 에, 구동용 트랜지스터 (11b) 에 전류 부하를 가했을 때의 Vgs-Ids 특성의 변화를 나타낸 그래프를 나타낸다. 또한, 도 12 에, 도 11 에 나타내는 Vgs-Ids 특성을 측정할 때, 저주파 CV 측정을 실시한 결과를 나타내고, 도 13 에, 도 12 에 나타내는 저주파 CV 측정의 측정 결과에 기초하여 구해진 트랩 밀도의 변화를 나타내는 그래프를 나타낸다. 또, 저주파 CV 측정의 측정 주파수는, 상기와 동일하게 10 Hz 이다.
그리고, 도 11∼도 13 은, Vg=Vds, Ids=3 ㎂ 로 하여 20 시간 동안, 전류 부하를 가한 결과이다. 또, Vgs-Ids 특성에 관해서는, Vds=5 V 인 경우의 측정 결과와, Vds=0.1 V 인 경우의 측정 결과를 나타내고 있다. 도 11 에 나타내는 바와 같이, 전류 부하의 전후에 따라 임계값 전압은 평행 시프트되고 있는 것을 알 수 있다. 그리고, 도 12 에 나타내는 바와 같이 저주파 CV 특성은, 도 9 에 나타내는 전압 부하의 경우의 평행 시프트와는 달리, 경사가 완만해지는 방향으로 변화되는 것을 알았다. 그리고, 도 13 에 나타내는 바와 같이, 트랩 밀도의 증가 비율이, 도 10 에 나타낸 전압 부하의 경우보다도 커지는 것을 알았다.
여기서, 도 14 에, 전류 부하를 가하기 전의 트랩 밀도의 측정 결과와, 전류 부하에 의한 임계값 전압 시프트와 회복을 5 회 반복한 후의 트랩 밀도의 측정 결과를 나타낸다. 도 14 에 나타내는 결과로부터, 구동용 트랜지스터 (11b) 에서 임계값 전압의 시프트와 회복을 반복함으로써, 트랩 밀도는 초기값보다도 감소하는 것을 알았다. 즉, 구동용 트랜지스터 (11b) 의 트랩 밀도는, 임계값 전압을 시프트시키면 일단 증가하지만, 그 후, 임계값 전압을 회복시킴으로써 초기값보다도 감소하는 것을 알았다.
이 결과로부터, 구동용 트랜지스터 (11b) 의 임계값 전압을 시프트시켰을 때의 트랩 밀도의 증가 비율이 클수록, 그 후, 임계값 전압을 초기값으로 회복시켰을 때의 트랩 밀도가 보다 감소하는 것을 알 수 있다.
따라서, 상기 서술한 바와 같이, 구동용 트랜지스터 (11b) 의 임계값 전압을 시프트시켰을 때의 트랩 밀도의 증가 비율이, 전압 부하의 경우보다도 전류 부하의 경우가 크므로, 임계값 전압을 회복시켰을 때의 트랩 밀도는, 전압 부하의 경우보다도 전류 부하의 경우가 보다 감소되고, 이에 의해 임계값 전압의 시프트량이 감소하여 안정성이 보다 높아지는 것을 알 수 있다.
단, 구동용 트랜지스터 (11b) 의 임계값 전압의 안정성이라는 관점에서는 전류 부하가 보다 바람직한데, 상기 서술한 바와 같이 전류 부하에 의해 구동용 트랜지스터 (11b) 의 임계값 전압을 시프트시키기 위해서는, 유기 EL 발광 소자 (11a) 의 열화를 회피하기 위해, 유기 EL 발광 소자 (11a) 의 형성 전에 전류 부하를 가하는 것이 바람직하다. 따라서, 액티브 매트릭스 기판 (10) 의 제조 도중에 있어서 임계값 전압 시프트 공정과 회복 공정을 실시할 필요가 있기 때문에, 먼지 등의 혼입이나 제조 효율의 관점에서는 전압 부하와 비교하면 불리해진다. 반대로 말하면, 수율이나 제조 효율의 관점에서는, 전압 부하에 의해 임계값 전압 시프트 공정을 실시하는 것이 보다 바람직하다.
이하, 상기 서술한 액티브 매트릭스 기판 (10) 의 제조 방법의 일 실시형태의 구체적인 실시예를 설명한다.
(실시예 1)
먼저, 기판 (20) 을 준비한다. 본 실시예에서는, 기판 (20) 으로서 유리 기판 (두께 0.7 ㎜, 코닝사 이글 2000 (등록 상표)) 을 사용하였다.
그리고, 기판 (20) 상에, 실온하 DC 마그네트론 스퍼터 성막에 의해 Mo 막을 형성하고 에칭에 의해, 구동용 트랜지스터 (11b) 의 게이트 전극 (21) 과, 게이트 선택용 트랜지스터 (11d) 의 게이트 전극 (22) 과, 용량 소자 (11c) 를 구성하는 하부 전극 (23) 을 형성하였다. 이 때의 막두께는 40 ㎚ 였다.
다음으로, 게이트 전극 (21, 22) 및 하부 전극 (23) 상에, 실온하 RF 마그네트론 스퍼터 성막에 의해 SiO2 의 게이트 절연층 (24) 을 형성하였다. 이 때의 막두께는 200 ㎚ 였다. 그리고, 그 후, 실온하 RF 마그네트론 스퍼터 성막과 섀도 마스크 패터닝에 의해, 게이트 절연층 (24) 상에 구동용 트랜지스터 (11b) 의 활성층 (27) 과 게이트 선택용 트랜지스터 (11d) 의 활성층 (30) 을 형성하였다. 활성층 (27, 30) 의 재료로는 a-IGZO 를 사용하고, 스퍼터 중의 Ar 의 압력을 0.4 Pa, 산소 분압을 1.65 % 로 하였다.
그리고, 다음으로, 실온하 저항 가열 증착에 의해 Al 막을 200 ㎚ 의 두께로 형성하고, 이것을 에칭함으로써 구동용 트랜지스터 (11b) 의 소스 전극 (25) 및 드레인 전극 (26) 과 게이트 선택용 트랜지스터 (11d) 의 소스 전극 (28) 및 드레인 전극 (29) 을 형성하였다. 그 후, N2 분위기하에서 180 ℃ 에서 1 시간의 포스트 어닐을 실시하였다.
또, 상기 서술한 바와 같이 하여 산화물 트랜지스터를 형성한 결과, 채널폭 W/채널길이 L=1000 ㎛/200 ㎛ 이고, a-IGZO 의 캐리어 농도는 약 1016 ㎝-3 이었다.
그리고, 층간 절연막 (31) 및 화소 전극 (32) 을 형성한 후, 상기 서술한 전류 부하에 의한 임계값 전압 시프트 공정을 실시하였다. 구체적으로는, Vgs=Vds, Ids=3 ㎂ 로 하여 14 시간∼50 시간의 전류 부하를 가하였다. 그리고, Vgs 의 인가를 정지하고, 실온에서 구동용 트랜지스터 (11b) 의 임계값 전압을 초기값까지 회복시켰다. 그리고, 임계값 전압 시프트 공정과 회복 공정을 5 회 반복하여 실시하였다.
도 15 에, 1 회째부터 5 회째까지의 각 임계값 전압 시프트 공정에서의 구동용 트랜지스터 (11b) 의 임계값 전압의 시프트량을 나타낸다. 도 15 에 나타내는 바와 같이 1 회째의 임계값 전압 시프트 공정에서는, 구동용 트랜지스터 (11b) 의 임계값 전압이 크게 시프트되었지만, 그 후, 2 회째 이후의 임계값 전압 시프트 공정에서는, 횟수가 늘수록 임계값 전압의 시프트량이 작아졌다. 즉, 임계값 전압 시프트 공정과 회복 공정을 경험함으로써, 이들 공정을 실시하지 않은 구동용 트랜지스터 (11b) 와 비교하면 임계값 전압의 안정성이 향상되었다.
또한, 도 16 에는, 각 임계값 전압 시프트 공정을 실시하기 전에, Vgs-Ids 특성 및 Vgs-absIg 특성을 측정한 결과를 나타내고 있다. 또, absIg 는, 게이트 리크 전류를 말한다. 도 16 에 나타내는 결과로부터, 임계값 전압 시프트 공정 및 회복 공정을 반복하여 실시했다고 해도, 구동용 트랜지스터 (11b) 의 전류 특성 및 게이트 리크 전류 특성은 변화되지 않는 것을 알았다. 즉, 이들 특성을 변화시키지 않고, 임계값 전압의 안정성만을 향상시킬 수 있는 것을 알았다.
또한, 상기 실시형태의 액티브 매트릭스 기판의 제조 방법에 있어서는, 임계값 전압 시프트 공정에서의 환경 온도를, 통상의 표시 동작에 있어서의 동작 온도보다도 높게 하는 것이 바람직하다. 예를 들어, 통상의 표시 동작에 있어서의 동작 보증 온도가 상온 이상 50 ℃ 이하인 경우에는, 임계값 전압 시프트 공정에서의 환경 온도를 60 ℃ 이상 70 ℃ 이하로 하는 것이 바람직하다. 60 ℃ 이상으로 함으로써, 임계값 전압의 시프트의 속도를 빠르게 할 수 있기 때문에 제조 시간을 단축할 수 있다. 또한, 70 ℃ 이하로 함으로써, 예를 들어 기판으로서 열에 약한 수지 등으로 이루어지는 가요성 기판을 사용할 수 있다.
또, 상기 실시형태의 설명은, 본 발명의 산화물 박막 트랜지스터 어레이 기판의 제조 방법을 유기 EL 표시 장치의 액티브 매트릭스 기판의 제조 방법에 적용한 것인데, 본 발명의 제조 방법은 이것에 한정되지 않고, 예를 들어 방사선 화상 촬상 장치 등에 사용되는 산화물 박막 트랜지스터 어레이 기판의 제조 방법에도 적용할 수 있다.
10 : 액티브 매트릭스 기판
11 : 화소 회로
11a : 유기 EL 발광 소자
11b : 구동용 트랜지스터
11c : 용량 소자
11d : 게이트 선택용 트랜지스터
12 : 주사 구동 회로
13 : 게이트 구동 회로
14 : 데이터선
15 : 게이트 주사선
21, 22 : 게이트 전극
23 : 하부 전극
24 : 게이트 절연층
25, 28 : 소스 전극
26, 29 : 드레인 전극
27, 30 : 활성층
31 : 층간 절연막
32 : 화소 전극
33 : 유기 EL 발광층
34 : 상부 전극

Claims (11)

  1. 기판 상에 복수의 산화물 박막 트랜지스터를 형성하는 박막 트랜지스터 형성 공정,
    상기 각 산화물 박막 트랜지스터의 게이트 전극에 게이트 전압을 인가함으로써 상기 각 산화물 박막 트랜지스터의 임계값 전압의 시프트를 발생시키는 임계값 전압 시프트 공정, 및
    상기 게이트 전압의 인가를 정지시킨 후, 상기 발생한 임계값 전압의 시프트를 원래의 임계값 전압을 향해 회복시키는 회복 공정을 수행함으로써, 상기 각 산화물 박막 트랜지스터의 상기 임계값 전압 시프트 공정을 수행하기 전의 트랩 밀도보다도 상기 회복 공정을 수행한 후의 트랩 밀도를 작게 하는 공정을 포함하는 것을 특징으로 하는 산화물 박막 트랜지스터 어레이 기판의 제조 방법.
  2. 제 1 항에 있어서,
    상기 임계값 전압 시프트 공정과 상기 회복 공정을 교대로 복수 회 반복하여 수행함으로써, 최초의 상기 임계값 전압 시프트 공정을 수행하기 전의 상기 각 산화물 박막 트랜지스터의 트랩 밀도보다 최후의 상기 회복 공정을 수행한 후의 트랩 밀도를 작게 하는 것을 특징으로 하는 산화물 박막 트랜지스터 어레이 기판의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 임계값 전압 시프트 공정에 있어서, 상기 각 산화물 박막 트랜지스터의 소스-드레인 사이에 전류를 흘리는 것을 특징으로 하는 산화물 박막 트랜지스터 어레이 기판의 제조 방법.
  4. 제 3 항에 있어서,
    상기 임계값 전압 시프트 공정을 실시할 때의 상기 소스-드레인 사이의 전류의 크기가, 3 ㎂ 이상인 것을 특징으로 하는 산화물 박막 트랜지스터 어레이 기판의 제조 방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 임계값 전압 시프트 공정에 있어서 상기 게이트 전압의 인가를 실시할 때, 상기 각 산화물 박막 트랜지스터의 소스-드레인 사이에 전류를 흘리지 않는 것을 특징으로 하는 산화물 박막 트랜지스터 어레이 기판의 제조 방법.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 임계값 전압 시프트 공정을 실시할 때의 환경 온도가 60 ℃∼70 ℃ 인 것을 특징으로 하는 산화물 박막 트랜지스터 어레이 기판의 제조 방법.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 임계값 전압 시프트 공정에 의해 상기 각 산화물 박막 트랜지스터의 트랩 밀도를 증가시키는 것을 특징으로 하는 산화물 박막 트랜지스터 어레이 기판의 제조 방법.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 게이트 전압이 정의 전압인 것을 특징으로 하는 산화물 박막 트랜지스터 어레이 기판의 제조 방법.
  9. 제 1 항 또는 제 2 항에 있어서,
    상기 임계값 전압 시프트 공정에 있어서, 0.5 V 이상의 상기 임계값 전압의 시프트를 발생시키는 것을 특징으로 하는 산화물 박막 트랜지스터 어레이 기판의 제조 방법.
  10. 제 1 항 또는 제 2 항에 있어서,
    상기 산화물 박막 트랜지스터가 IGZO 를 포함하는 것을 특징으로 하는 산화물 박막 트랜지스터 어레이 기판의 제조 방법.
  11. 제 1 항 또는 제 2 항에 기재된 제조 방법에 의해 제조된 산화물 박막 트랜지스터 어레이 기판 상에 유기 EL 발광 소자를 형성한 것을 특징으로 하는 유기 EL 표시 장치의 제조 방법.
KR1020110054778A 2010-06-08 2011-06-07 산화물 박막 트랜지스터 어레이 기판 및 유기 ｅｌ 표시 장치의 제조 방법 KR101844601B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010130810A JP5601889B2 (ja) 2010-06-08 2010-06-08 酸化物薄膜トランジスタアレイ基板および有機ｅｌ表示装置の製造方法
JPJP-P-2010-130810 2010-06-08

Publications (2)

Publication Number Publication Date
KR20110134321A KR20110134321A (ko) 2011-12-14
KR101844601B1 true KR101844601B1 (ko) 2018-04-02

Family

ID=45474577

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110054778A KR101844601B1 (ko) 2010-06-08 2011-06-07 산화물 박막 트랜지스터 어레이 기판 및 유기 ｅｌ 표시 장치의 제조 방법

Country Status (2)

Country Link
JP (1) JP5601889B2 (ko)
KR (1) KR101844601B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9312392B2 (en) * 2013-05-16 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6389395B2 (ja) * 2013-09-13 2018-09-12 日本放送協会 欠陥密度測定装置及び欠陥密度測定プログラム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009194324A (ja) * 2008-02-18 2009-08-27 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2009212443A (ja) 2008-03-06 2009-09-17 Canon Inc 半導体素子の処理方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009194324A (ja) * 2008-02-18 2009-08-27 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2009212443A (ja) 2008-03-06 2009-09-17 Canon Inc 半導体素子の処理方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Mami Fujii et al., Thermal analysis of degradation in Ga2O3-In2O3-ZnO thin-film transistors, Japanese Journal of Applied Physics 2008.
S.Y. Yoon, et al., Highly stable Integrated gate driver circuit using a-Si TFT with dual pull-down structure, SID 05 DIGEST

Also Published As

Publication number Publication date
KR20110134321A (ko) 2011-12-14
JP2011258685A (ja) 2011-12-22
JP5601889B2 (ja) 2014-10-08

Similar Documents

Publication Publication Date Title
US10446711B2 (en) Thin film transistor array substrate and method for manufacturing the same
JP5743407B2 (ja) トランジスタの駆動方法及び該方法で駆動されるトランジスタを含む表示装置
JP5354999B2 (ja) 電界効果型トランジスタの製造方法
US9356156B2 (en) Stable high mobility MOTFT and fabrication at low temperature
US20180315858A1 (en) Thin-film transistor, method of fabricating thin-film transistor, and display device
CN111384181B (zh) 薄膜晶体管和包括其的显示设备
KR101901251B1 (ko) 산화물 반도체 박막트랜지스터 및 그의 제조 방법
JP2011141525A (ja) 液晶表示装置、液晶表示装置の駆動方法、及び当該液晶表示装置を具備する電子機器
KR102281848B1 (ko) 박막 트랜지스터 제조 방법과 박막 트랜지스터
JP6142200B2 (ja) 薄膜半導体装置及びその製造方法
US9893193B2 (en) Thin-film transistor including a gate electrode with a side wall insulating layer and display device
US11843057B2 (en) Oxide semiconductor transistor having dual gate structure and method of fabricating the same
KR20170080047A (ko) 산화물 박막 트랜지스터와 그를 포함하는 표시 장치 및 그 제조방법
KR101689886B1 (ko) 산화물 반도체를 이용한 박막트랜지스터 기판의 제조방법
KR101844601B1 (ko) 산화물 박막 트랜지스터 어레이 기판 및 유기 ｅｌ 표시 장치의 제조 방법
KR101267222B1 (ko) 나노와이어 트랜지스터와 이의 제조방법
JP6277356B2 (ja) 薄膜トランジスタ及びその製造方法
WO2023140356A1 (ja) 表示装置
KR20120124802A (ko) 박막트랜지스터의 제조방법
KR102537352B1 (ko) 도핑된 산화물 반도체층을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
JP2010073880A (ja) 薄膜電界効果型トランジスタ及びその製造方法
WO2015045213A1 (ja) 薄膜トランジスタ基板及びその製造方法
KR101846477B1 (ko) 국소 열처리를 통한 트랜지스터 특성 복원방법
CN117397044A (zh) 薄膜晶体管及其制备方法和电路
WO2015052858A1 (ja) 薄膜トランジスタ及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant