JP2010062233A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2010062233A
JP2010062233A JP2008224303A JP2008224303A JP2010062233A JP 2010062233 A JP2010062233 A JP 2010062233A JP 2008224303 A JP2008224303 A JP 2008224303A JP 2008224303 A JP2008224303 A JP 2008224303A JP 2010062233 A JP2010062233 A JP 2010062233A
Authority
JP
Japan
Prior art keywords
electrode
oxide semiconductor
display device
film transistor
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008224303A
Other languages
English (en)
Inventor
Masahiro Tanaka
政博 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Hitachi Displays Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Displays Ltd filed Critical Hitachi Displays Ltd
Priority to JP2008224303A priority Critical patent/JP2010062233A/ja
Priority to US12/552,542 priority patent/US20100051941A1/en
Publication of JP2010062233A publication Critical patent/JP2010062233A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Abstract

【課題】表示装置に備えられる金属酸化物半導体からなる薄膜トランジスタにおいて、そのオフ電流をさらに低減させ、かつ動作の安定化を図るようにした表示装置の提供。
【解決手段】基板上に金属酸化物半導体層を半導体層とする薄膜トランジスタを備える表示装置であって、
前記基板と薄膜トランジスタの間にシリコン窒化膜がバリア層として形成され、
前記薄膜トランジスタのゲート絶縁膜はプラズマＣＶＤ法によって形成されたシリコン窒化膜からなる。
【選択図】図１

Description

本発明は表示装置に係り、特に、金属酸化物半導体からなる薄膜トランジスタを備える表示装置に関する。
基板上にマトリックス状に画素が配置された表示装置は、たとえばアクティブ・マトリックス方式によって各画素が駆動されるようになっている。
すなわち、行方向に配置された複数の画素（画素群）に共通に接続された各信号線（ゲート信号線）を通して該画素群を順次選択し、その選択の際に、列方向に配置された複数の画素に共通の信号線（ドレイン信号線）を通して前記画素群の各画素に画素情報を供給するようになっている。このため、各画素には、少なくとも、ゲート信号線からの信号によってドレイン信号線からの情報を当該画素に導く薄膜トランジスタが備えられている。
そして、同一の基板上に、各ゲート信号線および各ドレイン信号線に信号を供給するための駆動回路を構成し、各画素の薄膜トランジスタと並行して形成される薄膜トランジスタを備えたものが知られている。
このような薄膜トランジスタとしては、ポリＳｉからなる多結晶半導体が多く用いられているが、近年、たとえばＺｎＯ、ＩｎＧａＺｎＯ４等からなる金属酸化物半導体からなる薄膜トランジスタが注目されつつある。
金属酸化物半導体からなる薄膜トランジスタは、Ｖｔｈシフトが小さく、移動度が大きい特性を有し、また、製造の工程数が少なく、コストを比較的安くできる等の効果を奏するからである。
金属酸化物半導体からなる薄膜トランジスタ、あるいはこのような薄膜トランジスタを備える表示装置は、たとえば下記特許文献１、２、３等に開示がなされている。
特開２００６−１８６３１９号公報 特開２００６−１６５５３２号公報 特開２００７−１５０１５７号公報
しかし、表示装置の基板上に形成された金属酸化物半導体からなる薄膜トランジスタは、たとえばポリＳｉのような多結晶半導体からなる薄膜トランジスタと同様に、そのオフ電流を低減させることが要望される。薄膜トランジスタのオフ電流を低減させることにより、表示装置における表示品質を向上させることができるからである。
また、表示装置の基板の表面は段差を少なくする構成とすることが要望される。基板の表面は異なる種類の信号線が層状に形成され、段差が多いとこれら信号線に断線、ショートが発生し易くなるからである。この場合、薄膜トランジスタを金属酸化物半導体によって構成することによって、このような薄膜トランジスタの構造の特殊性を生かして、基板の表面の段差を少なくできることを見いだせる。
本発明の目的は、表示装置に備えられる金属酸化物半導体からなる薄膜トランジスタにおいて、そのオフ電流をさらに低減させ、かつ動作の安定化を図るようにした表示装置を提供することにある。
本発明の他の目的は、金属酸化物半導体からなる薄膜トランジスタを備えた表示装置であって、基板の表面における段差を少なくできる表示装置を提供することにある。
本発明の構成は、たとえば、以下のようなものとすることができる。
（１）本発明の表示装置は、たとえば、基板上に金属酸化物半導体層を半導体層とする薄膜トランジスタを備える表示装置であって、
前記基板と薄膜トランジスタの間にシリコン窒化膜がバリア層として形成され、
前記薄膜トランジスタのゲート絶縁膜はプラズマＣＶＤ法によって形成されたシリコン窒化膜からなることを特徴とする。
（２）本発明の表示装置は、たとえば、（１）において、前記ゲート絶縁膜は３００℃以上のプラズマＣＶＤ法によって形成されたことを特徴とする。
（３）本発明の表示装置は、たとえば、（１）において、前記薄膜トランジスタは、金属酸化物半導体層の上面にソース電極およびドレイン電極が形成されて構成され、
これら金属酸化物半導体層、ソース電極およびドレイン電極は、連続スパッタの後に、一括パターンニングによって形成されていることを特徴とする。
（４）本発明の表示装置は、たとえば、（１）において、前記薄膜トランジスタのゲート電極と接続されるゲート信号線は、前記薄膜トランジスタのドレイン電極と接続されるドレイン信号線と、絶縁膜を介して交差して形成され、
前記ドレイン信号線は、前記ゲート信号線と交差する部分において平面的に観て弧状のパターンで形成されていることを特徴とする。
（５）本発明の表示装置は、たとえば、（１）において、前記薄膜トランジスタのゲート電極は、金属酸化物半導体層上に、絶縁膜を介して交差して形成され、
前記金属酸化物半導体層は、前記ゲート電極と交差する部分において平面的に見て弧状のパターンで形成されていることを特徴とする。
（６）本発明の表示装置は、たとえば、（１）において、前記薄膜トランジスタは、金属酸化物半導体層の上面にソース電極およびドレイン電極が形成され、
前記ソース電極およびドレイン電極の周辺には金属酸化物半導体層が外方にはみ出て形成されていることを特徴とする。
（７）本発明の表示装置は、たとえば、（１）において、前記薄膜トランジスタのソース電極およびドレイン電極、これらソース電極およびドレイン電極にそれぞれ接続されるそれぞれの信号線は、その上面とこの上面と交差する側壁面との境界が丸く形成されていることを特徴とする。
（８）本発明の表示装置は、たとえば、（１）において、薄膜トランジスタのゲート電極およびこのゲート電極と接続されるゲート信号線は、その膜厚が、金属酸化物半導体層およびソース電極あるいはドレイン電極との合計の膜厚の２倍以上に設定されていることを特徴とする。
（９）本発明の表示装置は、たとえば、（１）ないし（８）のいずれかにおいて、表示装置は有機ＥＬ表示装置であることを特徴とする。
なお、上記した構成はあくまで一例であり、本発明は、技術思想を逸脱しない範囲内で適宜変更が可能である。また、上記した構成以外の本発明の構成の例は、本願明細書全体の記載または図面から明らかにされる。
上記のように構成した表示装置によれば、それに備えられる金属酸化物半導体からなる薄膜トランジスタにおいて、そのオフ電流をさらに低減させ、かつ動作の安定化を図るようにすることができる。
また、上記のように構成した表示装置によれば、基板の表面における段差を少なくすることができる。
本発明のその他の効果については、明細書全体の記載から明らかにされる。
本発明の実施例を、図面を参照しながら説明をする。なお、各図において、同一または類似の構成要素には同じ符号を付し、説明を省略する。
（表示装置の概略構成）
図２（ａ）は、本発明のたとえば有機ＥＬ表示装置の斜視図を示し、図２（ｂ）は、図２（ａ）のｂ−ｂ線における断面図を示している。
図２（ａ）において、有機ＥＬ表示装置は、ＴＦＴ基板ＳＵＢ１とこのＴＦＴ基板ＳＵＢ１に対向配置された封止基板ＳＵＢ２とで外囲器を構成している。封止基板ＳＵＢ２はその周辺に形成されたたとえばエポキシ樹脂からなるシール材ＳＬによってＴＦＴ基板ＳＵＢ１に固着されている。ＴＦＴ基板ＳＵＢ１の封止基板ＳＵＢ２側の面におけるシール材ＳＬ内の領域は画素の集合からなる表示領域ＡＲを構成している。各画素は、ＴＦＴ基板ＳＵＢ１の表示領域面に形成された薄膜トランジスタ、電極、発光層、および信号線等によって形成され、これら信号線は封止基板ＳＵＢ２から露出された領域(シール材ＳＬの外側領域)にまで引き出され端子部ＴＭを構成している。
図２（ｂ）に示すように、ＴＦＴ基板ＳＵＢ１の表示領域面における画素は、画素分離膜に囲まれる領域内に、カソード電極ＫＴ、発光層ＬＥＬ、およびアノード電極ＡＴが順次積層された部分を備え、カソード電極ＫＴ、発光層ＬＥＬ、およびアノード電極ＡＴに流れる電流によって発光層ＬＥＬが発光し、この光は封止基板ＳＵＢ２を通して出射されるようになっている。なお、封止基板ＳＵＢ２の表示領域面には、たとえば高分子アルコールのアルミニウムアルコキシドからなる透明乾燥剤層ＤＲＬが、その一部あるは全面を前記アノード電極ＡＴと接触した状態で形成されている。透明乾燥剤層ＤＲＬは発光層の湿気による特性劣化を回避させるために設けられている。
（画素の等価回路）
図３（ａ）は、前記表示領域ＡＲに形成される等価回路の一例を示す図で、図３（ｂ）は、その上側においてＶｓｓ線に供給する信号のタイミングチャート、下側においてＶｄａｔａ線に供給する信号のタイミングチャートを示している。
図３（ａ）は等価回路図であるが、幾何学的には対応して描かれており、図中、２×２の４個の画素を示している。それぞれの画素に備えられる図中ダイオードＤが上述した発光層ＬＥＬに相当するようになっている。この発光層ＬＥＬに電流が流れることによってその電流の強度に応じた光量で発光するようになっている。電流量はトランジスタ（薄膜トランジスタ）Ｔ１によって制御されるようになっている。トランジスタＴ１を流れる電流は該トランジスタＴ１のゲート電極に印加される電圧によって決定され、この電圧はコンデンサＣに書き込まれる電圧に相当する。コンデンサＣに書き込まれる電圧は、トランジスタ（薄膜トランジスタ）Ｔ２をＶｓｓ線に信号を供給することによってＶｄａｔａ線に供給される信号の電圧が保持されるようになっている。
（画素の断面構成）
図１は、ＴＦＴ基板ＳＵＢ１の面に形成された前記画素の一部を示した断面図である。なお、この画素には、トランジスタ（薄膜トランジスタ）Ｔ１と発光層ＬＥＬ（図示せず）を挟持して形成される一対の電極のうち一方の電極（カソード電極ＫＴ）８を示している。したがって、図１にはコンデンサＣが図示されていないものとなっている。
図１において、ＴＦＴ基板ＳＵＢ１があり、このＴＦＴ基板ＳＵＢ１の表面（封止基板ＳＵＢ２側の面）にバリア層２が形成されている。このバリア層２はシリコン窒化膜によって構成されている。このバリア層２はＴＦＴ基板ＳＵＢ１内の不純物が後述する薄膜トランジスタＴ１の半導体層への侵入を阻止する層として機能する。この場合、前記薄膜トランジスタＴ１は金属酸化物半導体層３を用いて形成されていることから、たとえばシリコン酸化膜よりもシリコン窒化膜によって前記バリア層２を構成することによって、前記機能を向上させることが確かめられている。バリア層２の表面には島状に形成されたｇｙ金属酸化物半導体層３が形成されている。この金属酸化物半導体膜３はたとえばInGaZnOｘによって構成されている。金属酸化物半導体層３の上面には、その中央部を除いた両端側に、ソース・ドレイン電極４が形成されている。ＴＦＴ基板ＳＵＢ１の表面に、ソース・ドレイン電極４をも被って絶縁膜５が形成されている。この絶縁膜５は薄膜トランジスタＴ１の形成領域においてゲート絶縁膜として機能する。絶縁膜５の上面には、酸化物半導体層３とその中央部において重畳するようにしてゲート電極６が形成されている。なお、このゲート電極６は図示されていないが、Mo/Al/Moの積層構造として構成されている。このゲート電極６は、ソース・ドレイン電極４のうちの一方の電極側の辺部において当該電極のゲート電極６側の辺部に重畳し、ソース・ドレイン電極４のうちの他方の電極側の辺部において当該電極のゲート電極６側の辺部に重畳するようにして形成されている。トランジスタＴ１のオン時に電流が多く流れるようにするためである。この場合、ソース・ドレイン電極４のうちの一方の電極（たとえば図中左側の電極）を被う絶縁膜５には予め当該電極の一部を露出させるコンタクトホールＣＮ１が形成されており、このコンタクトホールＣＮ１を通して、ゲート電極６と同材料からなり該ゲート電極６の形成の際に同時に形成される中間介在層６'が形成されている。ＴＦＴ基板ＳＵＢ１の表面には、ゲート電極６をも被って層間絶縁膜７が形成され、この層間絶縁膜７はその一部に形成されたコンタクトホールＣＮ２によって前記中間介在層６'が露出されるようになっている。この中間介在層６'によって層間絶縁膜７に形成するコンタクトホールＣＮ２はその深さを浅くでき、コンタクトホールＣＮ２の形成を容易にできるようになっている。層間絶縁膜７の表面には、発光層ＬＥＬ（図示せず）を挟持して配置される一対の電極のうちの一方の電極（カソード電極ＫＴ）８が形成され、この電極８は、前記コンタクトホールＣＮ２を通してトランジスタＴ１のソース・ドレイン電極４のうちの一方の電極に電気的に接続されるようになっている。電極８は、たとえばITO/Ag/ITO積層電極から構成されている。ＴＦＴ基板ＳＵＢ１の表面には、感光性ポリイミド樹脂等の絶縁膜９が形成され、この絶縁膜９は、電極８の周辺を除く中央部に開口部ＯＰを形成することによって、素子分離膜を構成するようになっている。
なお、図１において、素子分離膜である絶縁膜９から露出された電極８の上面には、電子輸送層、発光層、ホール輸送層、およびアノード電極等が順次形成されて構成されるが、その材料等の詳細については後に説明する。
（画素の製造方法）
図４（ａ）ないし（ｈ）は、図１に示した画素における製造方法の一実施例を示した工程図である。各工程図は、図１に対応させて描いている。以下、行程準に説明する
行程１．（図４（ａ））
まず、基板ＳＵＢ１の表面にCVD法を用いてシリコン窒化膜を形成し、これをバリア層２とする。引き続きスパッタ法を用いて、たとえばInGaZnOｘの酸化物半導体層３と、たとえばMoからなる金属膜４を順次連続して形成する。ここで、バリア層２の膜厚は約１００ｎｍ、酸化物半導体膜３の膜厚は約６０ｎｍ、金属膜４の膜厚は約１８０ｎｍとした。
行程２．（図４（ｂ））
金属膜４の表面にホトレジストを塗布し、ホトグラフィ技術を用いて、薄膜トランジスタＴ１の各電極のパターン（SDパターン）とチャンネル部のパターンからなるホトレジスト膜ＲＳＴを形成する。ここで、このホトレジスト膜ＲＳＴは、周知のいわゆるハーフ露光等によって形成され、チャネル部は薄く（０．４μｍ）、SD部は厚く（１．４μｍ）なっている。
なお、ここでいうSDパターンは、ソース電極に一体に接続されて形成される配線層のパターン、およびドレイン電極に一体に接続されて形成される配線層のパターンも含むものとする。
行程３．（図４（ｃ））
ホトレジスト膜ＲＳＴをマスクとし、ウェットエッチングによって、ホトレジスト膜ＲＳＴから露出された金属膜４とその下層の酸化物半導体層３をエッチングする。この際のエッチング液は、金属膜４にあっては燐酸、酢酸、硝酸の混酸を用い、酸化物半導体層３にあっては蓚酸を用いた。
その後、プラズマアッシングを用い、ホトレジスト膜ＲＳＴを表面から厚さ約０．６μｍほど除去することにより、チャンネル部におけるホトレジスト膜ＲＳＴを除去し、該チャネル部における金属膜４の表面を露出させるようにする。そして、残存するホトレジスト膜ＲＳＴをマスクとして、該ホトレジスト膜ＲＳＴから露出された金属膜４をエッチングし、チャンネル部における酸化物半導体層３の表面を露出させる。
この行程を経ることにより、SD配線４（ソース・ドレイン電極を含むパターン化された金属膜４）が酸化物半導体層３を乗り超えることなく形成でき、段差による断線を回避することができる。また、SD配線４は酸化物半導体層３よりも小さな面積できており、後述の絶縁膜５によるこの積層部（酸化物半導体層３、SD配線４）のカバーを容易に行うことができる。ここで、絶縁膜５によるカバーをさらに容易にするために、ホトレジスト膜ＲＳＴの剥離後にアッシングを行い、SD配線４の角部を酸化し、その後水洗することで、角部を丸めるようにしてもよい。
行程４．（図４（ｄ））
SD配線４および酸化物半導体層３をも被って絶縁膜５を形成する。この絶縁膜５は薄膜トランジスタＴ１のゲート絶縁膜として機能するものである。その後、ホトリソグラフィ技術を用いて、絶縁膜５にコンタクトホールＣＮ１を形成し、電極（たとえばソース電極）の一部を露出させる。
ここで、絶縁膜５はSiN膜をプラズマCVD法によりSiH4とNH3を分解して形成し、エッチングはSF6ガスを用いたドライエッチにより行った。絶縁膜５の厚さは約１５０ｎｍとした。
なお、プラズマCVD法で作成したSiN膜中の深い欠陥準位は成膜温度依存性が大きく、３００℃以上であれば実用上問題ないが、それ以下では欠陥準位に蓄積される電荷の影響でトランジスタの閾値電圧変化が大きくなる。このため、酸化物半導体のゲート絶縁膜としてプラズマCVD法で作成したSiN膜を用いると酸化物半導体の表面が部分的に窒化し、余剰電子を窒素がトラップするのでキャリア密度が下がりトランジスタのオフ電流を下げる効果をもたらす。酸化物半導体では酸素欠損により自由電子が生じやすくトランジスタのオフ電流があまり小さくならない傾向があるがこれを窒素がトラップすることで、オフ電流を抑制できるようになる。
行程５．（図４（ｅ））
ゲート電極６および中間介在層６'を形成する。ゲート電極６および中間介在層６'は、図示されていないがたとえばMo/Al/Moの３層構造からなる積層体からなっている。ここで、ゲート電極６および中間介在層６'の厚さは約５００ｎｍで、下層のＭｏの厚さを約５０ｎｍ、Ａｌの厚さを約４００ｎｍ、上層のＭｏの厚さを約５０ｎｍとした。段差による断線の防止を配慮する趣旨である。下地の絶縁膜５の段差が２４０ｎｍあり、ゲート電極６および中間介在層６'の厚さをその約２倍とすることで断線を防止することができる。たとえば酸化膜半導体３の膜厚を４０ｎｍ、ＳＤ配線４の膜厚を１２０ｎｍとするとゲート電極６および中間介在層６'は３５０ｎｍ程度の厚さでも断線しにくくなることが確かめられている。
行程６．（図４（ｆ））
ゲート電極６および中間介在層６'をも被ってたとえば感光性ポリイミドを塗布により形成することにより層間絶縁膜７を形成する。この層間絶縁膜７の厚さは約１．５μｍとした。その後、ホトリソグラフィ技術を用いて、前記中間介在層６'の一部を露出させるコンタクトホールＣＮ２を形成する。塗布型の層間絶縁膜７を用いることでその表面を平坦化でき、表面の凹凸が原因する光の散乱を大幅に低減させることができる。
行程７．（図４（ｇ））
層間絶縁膜７の表面に電極８を、その一部がコンタクトホールＣＮ２を通して前記中間介在層６'と電気的に接続するように形成する。この電極８は、スパッタリング法を用いて、ＩＴＯ／Ａｇ／ＩＴＯの積層膜を連続して形成し、ホトリソグラフィ技術を用いてパターン化して形成した。ＩＴＯのエッチングは蓚酸で行い、Ａｇのエッチングは燐酸、酢酸、硝酸の混酸で行った。下層のＩＴＯの膜厚は約５０ｎｍ、Ａｇの膜厚は約１５０ｎｍ、上層のＩＴＯの膜厚は約３０ｎｍとした。
行程８．（図４（ｈ））
電極８の一部を露呈させる画素分離膜９を形成する。この画素分離膜９は、たとえば感光性ポリイミドを塗布し、ホトリソグラフィ技術を用いて、電極８の一部を露呈させることにより形成した。
（平面的に観た画素の製造方法）
図５（ａ）ないし（ｃ）、図６（ａ）ないし（ｃ）は、画素の上述した製造方法において、その工程を平面的に観た状態を示した図である。図５（ａ）ないし（ｃ）、図６（ａ）ないし（ｃ）にあっては、図３に示したコンデンサＣをも描画している。
まず、図５（ａ）は、図４（ｃ）に示した行程に対応する画素の平面を示し、酸化物半導体層３、ソース・ドレイン電極４、コンデンサＣの一方の電極ＣＴ１、および信号線ＳＧＬ等を示している。ソース・ドレイン電極４、コンデンサＣの一方の電極ＣＴ１、および信号線ＳＧＬ等は、それぞれ、酸化物半導体層３の上面に形成され、それらの周囲において、前記酸化物半導体層３は若干外方へはみ出されて形成されている。このことから、ソース・ドレイン電極４、コンデンサＣの一方の電極ＣＴ１、および信号線ＳＧＬ等のそれぞれは、酸化物半導体層３を乗り上げたり、該酸化物半導体層３からはみ出したりすることがなく、酸化物半導体層３の段差で断線してしまうようなことがなくなる。また、図５（ａ）から明らかなように、酸化物半導体層３のゲート電極（あるいはゲート信号線）が交差する部分は、平面的に観て弧状のパターン（図中符号αで示す）で形成されている。このようにすることで、酸化物半導体層３のゲート電極６等が乗り越える部分において、ゲート電極６をエッチングにより形成する際にホトレジストとゲート電極６の材料の間にエッチング液が染み込んで断線を引き起こしてしまう現象を回避できる効果を奏する。
図５（ｂ）は、図４（ｄ）に示した行程に対応する画素の平面を示し、ゲート絶縁膜として機能する絶縁膜５を形成した状態を示している。そして、この絶縁膜５には、トランジスタＴ１のソース・ドレイン電極４のそれぞれの電極の一部を露出させるためのコンタクトホールＣＮ１が形成されている。
図５（ｃ）は、図４（ｅ）に示した行程に対応する画素の平面を示し、ゲート電極６、中間介在層６'、コンデンサＣの他方の電極ＣＴ２、および信号線ＳＧＬを示している。コンデンサＣは、その一方の電極ＣＴ１にゲート絶縁膜５を介して他方の電極ＣＴ２を重ねることで構成されている。この場合、他方の電極ＣＴ２の周辺を一方の電極ＣＴ１の周辺より内側に位置づけさせることにより、他方の電極ＣＴ２の外周部の段差によって短絡を起してしまう憂いを回避させた構成としている。なお、図５（ｃ）から明らかなように、絶縁膜５のコンタクトホールＣＮ１はゲート電極６等の材料によって該ゲート電極６等の形成の際に形成される中間介在層６'が埋設された構成となっている。
図６（ａ）は、図４（ｆ）に示した行程に対応する画素の平面を示し、層間絶縁膜７を形成した状態を示している。そして、この層間絶縁膜７には、トランジスタＴ１のソース・ドレイン電極４のうちの一方の電極に接続された中間介在層６'を露出させるコンタクトホールＣＮ２が形成されている。層間絶縁膜７に該コンタクトホールＣＮ２を形成する場合において、その深さを浅くでき、容易に該コンタクトホールＣＮ２を形成できる効果を奏する。
図６（ｂ）は、図４（ｇ）に示した行程に対応する画素の平面を示し、発光層を挟持する一対の電極のうちの一方の電極（カソード電極ＫＴ）８を示している。電極８は前記コンタクトホールＣＮ２を通してトランジスタＴ１のソース・ドレイン電極４のうちの一方の電極と電気的に接続されている。
図６（ｃ）は、図４（ｈ）に示した行程に対応する画素の平面を示し、画素分離膜として機能する絶縁膜９を示している。該絶縁膜９は、電極８の周辺部およびコンタクトホールＣＮ２の形成部を被って形成されている。
（チャネル部の構成）
図７は、薄膜トランジスタＴ１のチャンネル部の断面図を示す。図７に示すように、ゲート電極６は、そのソース電極４（図中４ａで示す）側の辺部、およびドレイン電極４（図中４ｂで示す）側の辺部において、ソース電極４ａ、ドレイン電極４ｂと重なるように形成されている。金属酸化物半導体３を用いた薄膜トランジスタＴ１は、該金属酸化物半導体層３に不純物のドーピングを行わないので、ゲート電圧が印加されていない際は、オフ状態を維持する特性となる。したがって、オン時の抵抗が高く電流が流れにくくなるのを回避するために、ゲート電極６を上述のような構成としている。そして、この場合、ソース電極４ａのゲート電極６側の辺部、ドレイン電極４ｂのゲート電極６側の辺部において、ゲート絶縁膜５を破ってゲート電極６にショートし易い構造となる。このため、ソース電極４ａ、ドレイン電極４ｂの形成後において、アッシングして表面、特に角部を酸化し、その後水洗で酸化部分を溶解除去することで角部を丸める構成としている。すなわち、これにより、ソース電極４ａおよびドレイン電極４ｂ、これらソース電極４ａおよびドレイン電極４ｂにそれぞれ接続されるそれぞれの信号線は、その上面とこの上面と交差する側壁面との境界が丸く形成されるようになっている。
（交差部の構成）
図８は、ゲート信号線（ゲート電極６と接続される信号線：図中符号ＧＬで示す）のうち、ドレイン信号線（図中符号ＤＬで示す）を乗り越えて交差する部分を示した断面図である。ドレイン信号線ＤＬは、その上面とこの上面と交差する側壁面との境界がアッシングと水洗により丸めて形成され、ゲート絶縁膜５の破壊を防止した構成となっている。また、ドレイン信号線ＤＬは、金属酸化物半導体層３上で該金属酸化物半導体層３より面積が小さく形成され、これにより、その周辺は金属酸化物半導体層３が外方にはみ出て形成された構成となっている。このため、金属酸化物半導体層３とドレイン信号線ＤＬは断面が階段状となり、これらを被って形成されるゲート絶縁膜５の着き回りを容易にでき、ゲート信号線ＧＬがドレイン信号線ＤＬを一度に乗り超える高さを分散でき、該ゲート信号線ＧＬにおいて断線が起きにくい構成となっている。
（コンタクトホールの構成）
図９は、薄膜トランジスタＴ１のソース電極４ａ（あるいはドレイン電極４ｂ）と発光層を挟持する一対の電極のうちの一方の電極８とを電気的に接続させためのコンタクトホールを示す断面図である。薄膜トランジスタＴＦＴのソース電極４ａには、ゲート絶縁膜５に形成されたコンタクトホールＣＮ１を通して中間介在層６'が予め形成されている。この中間介在層６'は薄膜トランジスタＴ１のゲート電極６の形成の際に同時に形成されるようになっている。このため、図９においては、中間介在層６'は、ゲート電極６と同様に多層の金属膜の積層体から構成されている。したがって、中間介在層６'をも被って形成される層間絶縁膜７に、該中間介在層６'を露出させるためのコンタクトホールＣＮ２を形成する場合に、その深さを浅くして形成でき、該コンタクトホールＣＮ２の形成を極めて容易にすることができるようになる。
（端子の構成）
図１０は、表示領域ＡＲ以外の領域に形成されたたとえばゲート信号線ＧＬにおける端子の構成を示す断面図である。
図１０において、ゲート信号線ＧＬの端部（端子形成部）は、該ゲート信号線ＧＬを被って形成される層間絶縁膜７に形成された開口部ＨＬ１によって開口され、該開口部ＨＬ１を被って形成される端子材料層ＭＬによって端子が形成されている。該端子材料層ＭＬは電極８と同材料で構成され該電極８の形成の際に同時に形成されるようになっている。前記端子材料層ＭＬは、前記素子分離層と同材料で該素子分離層の形成の際に同時に形成される絶縁膜９の下層に形成され、該絶縁膜９に形成された開口部ＨＬ２によって、その中央部が露出されるように構成されている。
（発光部の構成）
図１の構成において、素子分離膜である絶縁膜９から露出されたカソード電極８の上面には、電子輸送層、発光層、ホール輸送層、およびアノード電極等が順次形成されて構成されていることは上述した通りである。
さらに詳述すれば、前記カソード電極８上に、たとえば、電子輸送性の後述する第１の物質と後述する第２の物質を共蒸着して電子注入層を形成し、その上に前記第１の物質を蒸着して電子輸送層６を形成し、さらに、発光層５を形成し、次に、後述する第３の物質でホール輸送層を形成し、その上にホール注入層を形成し、アノード電極をたとえばIZOのスパッタにより形成するようになっている。
前記第１の物質としては電子輸送性を示し、アルカリ金属と共蒸着することにより電荷移動錯体化しやすいものであれば特に限定されることはない。この第１の物質は、たとえば、トリス（８−キノリノラート）アルミニウム、トリス（４−メチル−８−キノリノラート）アルミニウム、ビス（２−メチル−８−キノリノラート）−４−フェニルフェノラート−アルミニウム、ビス[２−[２−ヒドロキシフェニル]ベンゾオキサゾラート]亜鉛などの金属錯体や２−（４−ビフェニリル）−５−（４−tert−ブチルフェニル）−１，３，４−オキサジアゾール、１，３−ビス[５−(ｐ−ｔｅｒｔ−ブチルフェニル)−１，３，４−オキサジアゾール−２−イル]ベンゼン等を用いることができる。
また、第２の物質としては電子輸送性物質に対して電子供与性を示す材料であれば特に限定されることはない。この第２の物質は、たとえば、リチウム、セシウムなどのアルカリ金属、マグネシウム、カルシウムなどのアルカリ土類金属、さらには希土類金属等の金属類、あるいはそれらの酸化物、ハロゲン化物、炭酸化物等から選択して電子供与性を示す物質を用いることができる。
また、第３の物質はホール輸送性を示す物質であり、たとえば、テトラアリールベンジジン化合物（トリフェニルジアミン：ＴＰＤ）、芳香族三級アミン、ヒドラゾン誘導体、カルバゾール誘導体、トリアゾール誘導体、イミダゾール誘導体、アミノ基を有するオキサジアゾール誘導体、ポリチオフェン誘導体、銅フタロシアニン誘導体等を用いることができる。
また、ホール注入層は、ＭｏＯ３、ＷＯ３、Ｖ２Ｏ５などの無機材料を用いることができる。これにより、アノード電極ＩＺＯをスパッタしても有機材料の劣化を回避できる。
そして、発光層に用いる発光材料としては、電子、ホールの輸送能力を有するホスト材料に、それらの再結合により蛍光もしくはりん光を発するドーパントを添加したもので共蒸着により第３の層として形成できるものであれば特に限定されることはない。発光層は、たとえば、ホストとしてはトリス（８−キノリノラト）アルミニウム、ビス（８−キノリノラト）マグネシウム、ビス（ベンゾ｛ｆ｝−８−キノリノラト）亜鉛、ビス（２−メチル−８−キノリノラト）アルミニウムオキシド、トリス（８−キノリノラト）インジウム、トリス（５−メチル−８−キノリノラト）アルミニウム、８−キノリノラトリチウム、トリス（５−クロロ−８−キノリノラト）ガリウム、ビス（５−クロロ−８−キノリノラト）カルシウム、５，７−ジクロル−８−キノリノラトアルミニウム、トリス（５，７−ジブロモ−８−ヒドロキシキノリノラト）アルミニウム、ポリ［亜鉛（II）−ビス（８−ヒドロキシ−５−キノリニル）メタン］のような錯体、アントラセン誘導体、カルバゾール誘導体等を用いることができる。
なお、ドーパントとしてはホスト中で電子とホールを捉えて再結合させ発光するものであって、例えば赤ではピラン誘導体、緑ではクマリン誘導体、青ではアントラセン誘導体などの蛍光を発光する物質やもしくはイリジウム錯体、ピリジナート誘導体などりん光を発する物質であってもよい。
本発明は、その実施例として、有機ＥＬ表示装置を例に挙げて説明したものである。しかし、たとえば液晶表示装置等の他の表示装置にも本発明を適用することができる。
本発明の表示装置の薄膜トランジスタの形成部における断面を示す図である。 本発明の表示装置の全体の構成を示す図である。 本発明の表示装置のＴＦＴ基板上に形成される等価回路と信号のタイミングを示す図である。 本発明の表示装置の製造方法を示す工程図で、図１に示す断面図に対応させて描いている。 画素の製造方法においてその工程を平面的に観た状態を示した図で、図６とともに一連の工程を示した図である。 画素の製造方法においてその工程を平面的に観た状態を示した図で、図５とともに一連の工程を示した図である。 本発明の表示装置の薄膜トランジスタのチャネル部の構成を示す断面図である。 本発明の表示装置の信号線の交差部の構成を示す断面図である。 本発明の表示装置のコンタクトホールの構成を示す断面図である。 本発明の表示装置の信号線の端子部における構成を示す断面図である。
符号の説明
ＳＵＢ１……ＴＦＴ基板、ＳＵＢ２……封止基板、ＳＬ……シール材、ＡＲ……表示領域、ＫＴ……カソード電極、ＬＥＬ……発光層、ＡＴ……アノード電極、ＤＲＬ……透明乾燥剤層、Ｔ１、Ｔ２……トランジスタ（薄膜トランジスタ）、Ｃ……コンデンサ、ＲＳＴ……ホトレジスト膜、ＣＮ１、ＣＮ２……コンタクトホール、２……バリア層、３……金属酸化物半導体層、４……ソース・ドレイン電極、SD配線、５……絶縁膜（ゲート絶縁膜）、６……ゲート電極、６'……中間介在層、７……層間絶縁膜、８……電極（カソード電極）、９……絶縁膜（素子分離膜）。

Claims (9)

  1. 基板上に金属酸化物半導体層を半導体層とする薄膜トランジスタを備える表示装置であって、
    前記基板と薄膜トランジスタの間にシリコン窒化膜がバリア層として形成され、
    前記薄膜トランジスタのゲート絶縁膜はプラズマＣＶＤ法によって形成されたシリコン窒化膜からなることを特徴とする表示装置。
  2. 前記ゲート絶縁膜は３００℃以上のプラズマＣＶＤ法によって形成されたことを特徴とする請求項１に記載の表示装置。
  3. 前記薄膜トランジスタは、金属酸化物半導体層の上面にソース電極およびドレイン電極が形成されて構成され、
    これら金属酸化物半導体層、ソース電極およびドレイン電極は、連続スパッタの後に、一括パターンニングによって形成されていることを特徴とする請求項１に記載の表示装置。
  4. 前記薄膜トランジスタのゲート電極と接続されるゲート信号線は、前記薄膜トランジスタのドレイン電極と接続されるドレイン信号線と、絶縁膜を介して交差して形成され、
    前記ドレイン信号線は、前記ゲート信号線と交差する部分において平面的に観て弧状のパターンで形成されていることを特徴とする請求項１に記載の表示装置。
  5. 前記薄膜トランジスタのゲート電極は、金属酸化物半導体層上に、絶縁膜を介して交差して形成され、
    前記金属酸化物半導体層は、前記ゲート電極と交差する部分において平面的に見て弧状のパターンで形成されていることを特徴とする請求項１に記載の表示装置。
  6. 前記薄膜トランジスタは、金属酸化物半導体層の上面にソース電極およびドレイン電極が形成され、
    前記ソース電極およびドレイン電極の周辺には金属酸化物半導体層が外方にはみ出て形成されていることを特徴とする請求項１に記載の表示装置。
  7. 前記薄膜トランジスタのソース電極およびドレイン電極、これらソース電極およびドレイン電極にそれぞれ接続されるそれぞれの信号線は、その上面とこの上面と交差する側壁面との境界が丸く形成されていることを特徴とする請求項１に記載の表示装置。
  8. 薄膜トランジスタのゲート電極およびこのゲート電極と接続されるゲート信号線は、その膜厚が、金属酸化物半導体層およびソース電極あるいはドレイン電極との合計の膜厚の２倍以上に設定されていることを特徴とする請求項１に記載の表示装置。
  9. 表示装置は有機ＥＬ表示装置であることを特徴とする請求項１ないし８のいずれかに記載の表示装置。
JP2008224303A 2008-09-02 2008-09-02 表示装置 Withdrawn JP2010062233A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008224303A JP2010062233A (ja) 2008-09-02 2008-09-02 表示装置
US12/552,542 US20100051941A1 (en) 2008-09-02 2009-09-02 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008224303A JP2010062233A (ja) 2008-09-02 2008-09-02 表示装置

Publications (1)

Publication Number Publication Date
JP2010062233A true JP2010062233A (ja) 2010-03-18

Family

ID=41723954

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008224303A Withdrawn JP2010062233A (ja) 2008-09-02 2008-09-02 表示装置

Country Status (2)

Country Link
US (1) US20100051941A1 (ja)
JP (1) JP2010062233A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012191185A (ja) * 2011-02-24 2012-10-04 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の作製方法
JP2015130482A (ja) * 2013-10-10 2015-07-16 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5361651B2 (ja) * 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20120032172A1 (en) * 2010-08-06 2012-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20120026970A (ko) * 2010-09-10 2012-03-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 발광 장치
JP5667089B2 (ja) 2010-11-29 2015-02-12 パナソニック株式会社 有機発光素子の製造方法、有機発光素子、発光装置、表示パネル、および表示装置
WO2012073862A1 (ja) * 2010-12-01 2012-06-07 シャープ株式会社 半導体装置、ｔｆｔ基板、ならびに半導体装置およびｔｆｔ基板の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100519372B1 (ko) * 2002-12-31 2005-10-07 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
AU2005302963B2 (en) * 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012191185A (ja) * 2011-02-24 2012-10-04 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の作製方法
JP2015130482A (ja) * 2013-10-10 2015-07-16 株式会社半導体エネルギー研究所 半導体装置
US9647128B2 (en) 2013-10-10 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10741414B2 (en) 2013-10-10 2020-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10770310B2 (en) 2013-10-10 2020-09-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11764074B2 (en) 2013-10-10 2023-09-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
US20100051941A1 (en) 2010-03-04

Similar Documents

Publication Publication Date Title
TWI737625B (zh) 有機發光二極體顯示器及其製造方法
JP4897759B2 (ja) 有機電界発光素子とその製造方法
JP5372435B2 (ja) 表示装置
US7705817B2 (en) Organic light emitting diode display device and fabricating method thereof
TW201523841A (zh) 有機發光二極體(oled)顯示器
JP2010062233A (ja) 表示装置
JP2009064612A (ja) 表示装置
JP2006048008A (ja) 平板ディスプレイ装置
KR20140146426A (ko) 표시 장치 및 표시 장치의 제조 방법
TW201503329A (zh) 有機發光顯示設備
JP2008016427A (ja) 有機電界発光素子及びその製造方法
KR20170065069A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 유기 발광 표시 장치
US9165988B2 (en) Organic light-emitting display apparatus having dual insulating parts
JP6232661B2 (ja) 薄膜トランジスタ装置、及びそれを用いた表示装置
JP6358510B2 (ja) 薄膜トランジスタ装置、及びそれを用いた表示装置
US20230207570A1 (en) Display Apparatus
KR100490351B1 (ko) 유기전계 발광소자와 그 제조방법
US8178867B2 (en) Organic light emitting display and fabricating method thereof
JP6715312B2 (ja) 表示装置
US11616082B2 (en) Display apparatus
JP5770236B2 (ja) 表示装置
JP6779839B2 (ja) 有機ｅｌ表示パネル及び有機ｅｌ表示パネルの製造方法
JP6127296B2 (ja) 表示装置
US11894504B2 (en) Display apparatus having a substrate hole
JP6498715B2 (ja) 表示装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110218

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110218

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110810

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20120221