JP2015130482A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2015130482A
JP2015130482A JP2014206419A JP2014206419A JP2015130482A JP 2015130482 A JP2015130482 A JP 2015130482A JP 2014206419 A JP2014206419 A JP 2014206419A JP 2014206419 A JP2014206419 A JP 2014206419A JP 2015130482 A JP2015130482 A JP 2015130482A
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
semiconductor film
oxide
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014206419A
Other languages
English (en)
Other versions
JP6411851B2 (ja
JP2015130482A5 (ja
Inventor
山崎　舜平
Shunpei Yamazaki
舜平 山崎
泰靖 保坂
Hiroyasu Hosaka
泰靖 保坂
俊光 生内
Toshimitsu Ubunai
俊光 生内
純一 肥塚
Junichi Hizuka
純一 肥塚
行徳 島
Yukinori Shima
行徳 島
早川　昌彦
Masahiko Hayakawa
昌彦 早川
貴士 羽持
Takashi Hamochi
貴士 羽持
鈴之介 平石
Suzunosuke Hiraishi
鈴之介 平石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2014206419A priority Critical patent/JP6411851B2/ja
Publication of JP2015130482A publication Critical patent/JP2015130482A/ja
Publication of JP2015130482A5 publication Critical patent/JP2015130482A5/ja
Application granted granted Critical
Publication of JP6411851B2 publication Critical patent/JP6411851B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/024—Group 12/16 materials
    • H01L21/02403—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Abstract

【課題】酸化物半導体を有するトランジスタを用いた半導体装置において、電気特性の変動を抑制すると共に、信頼性を向上させる。
【解決手段】絶縁表面上のゲート電極と、ゲート電極と重なる酸化物半導体膜と、ゲート電極及び酸化物半導体膜の間であって、酸化物半導体膜と接するゲート絶縁膜と、酸化物半導体膜において、ゲート絶縁膜と接する面と反対側の面において接する保護膜と、酸化物半導体膜に接する一対の電極と、を有し、ゲート絶縁膜または保護膜は、加熱処理により放出する窒素酸化物の放出量より、加熱処理により放出する質量電荷比ｍ／ｚ＝１７の気体の放出量が多い半導体装置である。
【選択図】図１

Description

本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特に、本発明の一態様は、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法、またはそれらの製造方法に関する。特に、本発明の一態様は、電界効果トランジスタを有する半導体装置に関する。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は、半導体装置を有している場合がある。
液晶表示装置や発光表示装置に代表されるフラットパネルディスプレイの多くに用いられているトランジスタは、ガラス基板上に形成されたアモルファスシリコン、単結晶シリコン又は多結晶シリコンなどのシリコン半導体によって構成されている。また、該シリコン半導体を用いたトランジスタは、集積回路（ＩＣ）などにも利用されている。
近年、シリコン半導体に代わって、半導体特性を示す金属酸化物をトランジスタに用いる技術が注目されている。なお、本明細書中では、半導体特性を示す金属酸化物を酸化物半導体とよぶことにする。
例えば、酸化物半導体として、酸化亜鉛、又はＩｎ−Ｇａ−Ｚｎ系酸化物を用いたトランジスタを作製し、該トランジスタを表示装置の画素のスイッチング素子などに用いる技術が開示されている（特許文献１及び特許文献２参照）。
ところで、特に酸化物半導体においては、水素がキャリアの供給源となることが指摘されている。そのため、酸化物半導体の形成時に水素が混入しないような措置を講じることが求められており、酸化物半導体膜や、酸化物半導体に接するゲート絶縁膜の水素を低減することで、しきい値電圧の変動を抑制している（特許文献３参照）。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報 特開２００９−２２４４７９号公報
しかしながら、水素と同様に窒素がキャリア供給源となる。このため、酸化物半導体膜に接する膜に大量に窒素が含まれることで、酸化物半導体膜を有するトランジスタの電気特性の変動、代表的にはしきい値電圧の変動が生じる。また、トランジスタごとに電気特性がばらつくという問題がある。
そこで、本発明の一態様は、酸化物半導体を有するトランジスタを用いた半導体装置において、電気特性の変動を抑制すると共に、信頼性を向上させることを課題の一とする。または、本発明の一態様は、消費電力が低減された半導体装置を提供することを課題の一とする。または、本発明の一態様は、新規な半導体装置などを提供することを課題の一とする。なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの課題の全てを解決する必要はない。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、絶縁表面上のゲート電極と、ゲート電極と重なる酸化物半導体膜と、ゲート電極及び酸化物半導体膜の間であって、酸化物半導体膜と接するゲート絶縁膜と、酸化物半導体膜において、ゲート絶縁膜と接する面と反対側の面において接する保護膜と、酸化物半導体膜に接する一対の電極と、を有し、ゲート絶縁膜または保護膜は、加熱処理により放出する窒素酸化物の放出量より、加熱処理により放出する質量電荷比ｍ／ｚ＝１７の気体の放出量が多い領域を有する半導体装置である。
また、本発明の一態様は、絶縁表面上のゲート電極と、ゲート電極と重なる酸化物半導体膜と、ゲート電極及び酸化物半導体膜の間であって、酸化物半導体膜と接するゲート絶縁膜と、酸化物半導体膜において、ゲート絶縁膜と接する面と反対側の面において接する保護膜と、酸化物半導体膜に接する一対の電極と、を備えるトランジスタを有する半導体装置である。ストレス時間に対するトランジスタのしきい値電圧の変動量を示す両対数グラフにおいて、横軸と縦軸の対数目盛の間隔が等しく、しきい値電圧の変動量の絶対値の累乗近似線と、しきい値電圧の変動量の絶対値が０Ｖである直線とがなす角度が、−３°以上２０°未満であり、ストレス時間が０．１時間のときのしきい値電圧の変動量の絶対値が０．３Ｖ未満である。なお、ストレス時間とは、トランジスタに、電圧、温度等の負荷を与える時間のことをいう。
また、本発明の一態様は、絶縁表面上のゲート電極と、ゲート電極と重なる酸化物半導体膜と、ゲート電極及び酸化物半導体膜の間であって、酸化物半導体膜と接するゲート絶縁膜と、酸化物半導体膜において、ゲート絶縁膜と接する面と反対側の面において接する保護膜と、酸化物半導体膜に接する一対の電極と、を備えるトランジスタを有する半導体装置である。ストレス時間に対するトランジスタのしきい値電圧の変動量を示すグラフにおいて、しきい値電圧の変動値の累乗近似線の指数が、−０．１以上０．３以下であり、ストレス時間が０．１時間のときのしきい値電圧の変動量が０．３Ｖ未満である。
なお、ゲート絶縁膜または保護膜は、電子スピン共鳴法（ＥＳＲ）で測定したスピンの密度が１×１０１８ｓｐｉｎｓ／ｃｍ３未満、好ましくは１×１０１７ｓｐｉｎｓ／ｃｍ３以上１×１０１８ｓｐｉｎｓ／ｃｍ３未満である領域や部分を有する。
また、ゲート絶縁膜または保護膜は、電子スピン共鳴スペクトルにおいて、ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナルが観測される領域や部分を有する。また、第１のシグナルおよび第２のシグナル、並びに第２のシグナル及び第３のシグナルのスプリット幅がＸバンドの測定においてそれぞれ約５ｍＴである。
また、ゲート絶縁膜または保護膜は、窒素酸化物に起因するシグナルが観測される。該窒素酸化物は、一酸化窒素または二酸化窒素が含まれる。
絶縁表面及びゲート電極の間に、保護膜、酸化物半導体膜、及びゲート絶縁膜を有してもよい。または、絶縁表面及び酸化物半導体膜の間に、ゲート電極及びゲート絶縁膜を有してもよい。
一対の電極は、酸化物半導体膜及び保護膜の間に設けられてもよい。または、一対の電極は、酸化物半導体膜及びゲート絶縁膜の間に設けられてもよい。
本発明の一態様により、酸化物半導体膜を有するトランジスタの電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、本発明の一態様により、消費電力が低減された半導体装置を提供することができる。または、本発明の一態様により、新規な半導体装置などを提供することができる。なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
トランジスタの一形態を説明する図。 ＢＴストレス試験後のトランジスタのしきい値電圧の変動量の絶対値を示す図。 トランジスタの作製方法の一形態を説明する図。 トランジスタの一形態を説明する図。 トランジスタの一形態を説明する図。 トランジスタの一形態を説明する図。 トランジスタの一形態を説明する図。 トランジスタのバンド構造を説明する図。 トランジスタの一形態を説明する図。 トランジスタの一形態を説明する図。 形成エネルギー及び遷移レベルの関係と、欠陥の電子配置を説明する図。 フェルミ準位の変化と、欠陥の荷電状態の変化を説明する図。 ｃ−ＳｉＯ２の結晶モデルを説明する図。 ｃ−ＳｉＯ２モデルの格子間にＮＯ２を導入したモデルを説明する図。 ｃ−ＳｉＯ２モデルの格子間にＮ２Ｏを導入したモデルを説明する図。 ｃ−ＳｉＯ２モデルの格子間にＮＯを導入したモデルを説明する図。 ｃ−ＳｉＯ２モデルの格子間にＮを導入したモデルを説明する図。 バンドダイアグラムを説明する図。 クラスタ構造のモデルを説明する図。 ＮＯ２及びＮ−Ｓｉ−ＮのＥＳＲスペクトルを説明する図。 トランジスタのしきい値電圧がプラスシフトする現象のメカニズムを説明する図。 バルクモデルを説明する図。 モデルの構造を説明する図。 ＶＯＨの形成エネルギー及び遷移レベルの関係、及びＶＯＨの熱力学的遷移レベルを説明する図。 ＶＯＨのキャリア密度と欠陥密度の関係を説明する図。 酸化物半導体膜内部、及びその界面近傍のＤＯＳを示すバンド構造。 酸化物半導体膜を有するトランジスタの暗状態における劣化を説明する図。 酸化物半導体膜を有するトランジスタの暗状態における劣化を説明する図。 酸化物半導体膜を有するトランジスタの光照射下における劣化を説明する図。 酸化物半導体膜を有するトランジスタの光照射下における劣化を説明する図。 酸化物半導体膜を有するトランジスタの光照射下における劣化を説明する図。 酸化物半導体膜の高純度真性化を説明するモデル図。 ＩｎＧａＺｎＯ４結晶モデル及び欠陥を説明する図。 格子間（６）にＣを配置したモデルの構造及びその状態密度を説明する図。 ＩｎをＣに置換したモデルの構造及びその状態密度を説明する図。 ＧａをＣに置換したモデルの構造及びその状態密度を説明する図。 ＺｎをＣに置換したモデルの構造及びその状態密度を説明する図。 トランジスタの一形態を説明する上面図及び断面図。 トランジスタの作製方法の一形態を説明する断面図。 トランジスタの一形態を説明する断面図。 トランジスタの一形態を説明する上面図及び断面図。 実施の形態に係る、表示パネルの構成を説明する図。 表示装置の一形態を説明する図。 表示装置の一形態を説明する図。 表示モジュールを説明する図。 実施の形態に係る、電子機器を説明する図。 ＴＤＳ分析結果を説明する図。 ＴＤＳ分析結果を説明する図。 ＴＤＳ分析結果を説明する図。 ＴＤＳ分析結果を説明する図。 ＳＩＭＳ分析結果を説明する図。 ＴＤＳ分析結果を説明する図。 ＴＤＳ分析結果を説明する図。 ＳＩＭＳ分析結果を説明する図。 ＳＩＭＳ分析結果を説明する図。 ＥＳＲの測定結果を説明する図。 ＥＳＲの測定結果を説明する図。 トランジスタのＶｇ−Ｉｄ特性を示す図。 ゲートＢＴストレス試験及び光ゲートＢＴストレス試験後のトランジスタのしきい値電圧及びシフト値の変動量を示す図。 トランジスタのＶｇ−Ｉｄ特性を示す図。 ゲートＢＴストレス試験及び光ゲートＢＴストレス試験後のトランジスタのしきい値電圧及びシフト値の変動量を示す図。 スピン密度及びしきい値電圧の変動量を示す図。 トランジスタの一形態を説明する断面図。 トランジスタのＶｇ−Ｉｄ特性を示す図。 ＢＴストレス試験後のトランジスタのしきい値電圧の変動量の絶対値を示す図。 繰り返し±ＢＴストレス試験におけるトランジスタのしきい値電圧の変動を示す図。 ＳＩＭＳ分析結果を説明する図。 ＥＳＲの測定結果を説明する図。 ＴＤＳ分析結果を説明する図。 酸化物半導体の断面ＴＥＭ像および局所的なフーリエ変換像。 酸化物半導体膜のナノビーム電子回折パターンを示す図、および透過電子回折測定装置の一例を示す図。 透過電子回折測定による構造解析の一例を示す図、および平面ＴＥＭ像。 ＣＡＡＣ−ＯＳの断面におけるＣｓ補正高分解能ＴＥＭ像、およびＣＡＡＣ−ＯＳの断面模式図。 ＣＡＡＣ−ＯＳの平面におけるＣｓ補正高分解能ＴＥＭ像。 ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図。 ＣＡＡＣ−ＯＳの電子回折パターンを示す図。 Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。 ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳの成膜モデルを説明する模式図。 ＩｎＧａＺｎＯ４の結晶、およびペレットを説明する図。 ＣＡＡＣ−ＯＳの成膜モデルを説明する模式図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は、以下に示す実施の形態及び実施例の記載内容に限定して解釈されるものではない。また、以下に説明する実施の形態及び実施例において、同一部分または同様の機能を有する部分には、同一の符号または同一のハッチパターンを異なる図面間で共通して用い、その繰り返しの説明は省略する。
なお、本明細書で説明する各図において、各構成の大きさ、膜の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
また、本明細書にて用いる第１、第２、第３などの用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。そのため、例えば、「第１の」を「第２の」または「第３の」などと適宜置き換えて説明することができる。
また、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
また、「ソース」や「ドレイン」の機能は、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。
また、電圧とは２点間における電位差のことをいい、電位とはある一点における静電場の中にある単位電荷が持つ静電エネルギー（電気的な位置エネルギー）のことをいう。ただし、一般的に、ある一点における電位と基準となる電位（例えば接地電位）との電位差のことを、単に電位もしくは電圧と呼び、電位と電圧が同義語として用いられることが多い。このため、本明細書では特に指定する場合を除き、電位を電圧と読み替えてもよいし、電圧を電位と読み替えてもよいこととする。
また、酸化物半導体膜を有するトランジスタはｎチャネル型トランジスタであるため、本明細書において、ゲート電圧が０Ｖの場合、ドレイン電流が流れていないとみなすことができるトランジスタを、ノーマリーオフ特性を有するトランジスタと定義する。また、ゲート電圧が０Ｖの場合、ドレイン電流が流れているとみなすことができるトランジスタを、ノーマリーオン特性を有するトランジスタと定義する。
なお、チャネル長とは、例えば、トランジスタの上面図において、酸化物半導体膜（またはトランジスタがオン状態のときに酸化物半導体膜の中で電流の流れる部分）とゲート電極とが重なる領域、またはチャネルが形成される領域における、ソース（ソース領域またはソース電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
チャネル幅とは、例えば、酸化物半導体膜（またはトランジスタがオン状態のときに酸化物半導体膜の中で電流の流れる部分）とゲート電極とが重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、実効的なチャネル幅とよぶ。）と、トランジスタの上面図において示されるチャネル幅（以下、見かけ上のチャネル幅とよぶ。）と、が異なる場合がある。例えば、立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、酸化物半導体膜の上面に形成されるチャネル領域の割合に対して、酸化物半導体膜の側面に形成されるチャネル領域の割合が大きくなる場合がある。その場合は、上面図において示される見かけ上のチャネル幅よりも、実際にチャネルの形成される実効的なチャネル幅の方が大きくなる。
ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、酸化物半導体膜の形状が既知という仮定が必要である。したがって、酸化物半導体膜の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
そこで、本明細書では、トランジスタの上面図において、酸化物半導体膜とゲート電極とが重なる領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ Ｃｈａｎｎｅｌ Ｗｉｄｔｈ）」とよぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像などを取得して、その画像を解析することなどによって、値を決定することができる。
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャネル幅を用いて計算する場合とは異なる値をとる場合がある。
（実施の形態１）
本実施の形態では、本発明の一態様である半導体装置、及びその作製方法について図面を参照して説明する。本実施の形態に示すトランジスタ１０は、ボトムゲート構造のトランジスタである。
＜１．トランジスタの構造＞
図１（Ａ）乃至図１（Ｃ）に、半導体装置が有するトランジスタ１０の上面図及び断面図を示す。図１（Ａ）はトランジスタ１０の上面図であり、図１（Ｂ）は、図１（Ａ）の一点鎖線Ａ−Ｂ間の断面図、図１（Ｃ）は、図１（Ａ）の一点鎖線Ｃ−Ｄ間の断面図である。なお、図１（Ａ）では、明瞭化のため、基板１１、ゲート絶縁膜１５、保護膜２１などを省略している。
図１（Ａ）乃至図１（Ｃ）に示すトランジスタ１０は、基板１１上に設けられるゲート電極１３と、基板１１及びゲート電極１３上に形成されるゲート絶縁膜１５と、ゲート絶縁膜１５を介して、ゲート電極１３と重なる酸化物半導体膜１７と、酸化物半導体膜１７に接する一対の電極１９、２０とを有する。また、ゲート絶縁膜１５、酸化物半導体膜１７、及び一対の電極１９、２０上には、保護膜２１が形成される。
なお、保護膜２１は、酸化物半導体膜１７において、ゲート絶縁膜１５が接する面と反対側の面において接する。すなわち、保護膜２１は、酸化物半導体膜１７において、チャネルが形成される領域の反対側（以下、バックチャネル領域という。）において、酸化物半導体膜１７と接することで、酸化物半導体膜１７のバックチャネル領域を保護する機能を有する。
本実施の形態において、酸化物半導体膜１７と接する膜、代表的には、ゲート絶縁膜１５及び保護膜２１の少なくとも一方が、酸化物絶縁膜であり、該酸化物絶縁膜は、窒素を含み、且つ欠陥量の少ないことを特徴とする。
窒素を含み、且つ欠陥量の少ない酸化物絶縁膜の代表例としては、酸化窒化シリコン膜、酸化窒化アルミニウム膜等がある。なお、酸化窒化シリコン膜、酸化窒化アルミニウム膜とは、その組成として、窒素よりも酸素の含有量が多い膜を指し、窒化酸化シリコン膜、窒化酸化アルミニウム膜とは、その組成として、酸素よりも窒素の含有量が多い膜を指す。
窒素を含み、且つ欠陥量の少ない酸化物絶縁膜は、加熱処理により放出する窒素酸化物（ＮＯｘ、ｘは０以上２以下、好ましくは１以上２以下）の放出量より、加熱処理により放出する質量電荷比ｍ／ｚ＝１７の気体の放出量が多い領域や部分を有する。なお、窒素酸化物の代表例としては、一酸化窒素、二酸化窒素等がある。または、窒素を含み、且つ欠陥量の少ない酸化物絶縁膜は、加熱処理により放出する質量電荷比ｍ／ｚ＝３０の気体の放出量より、加熱処理により放出する質量電荷比ｍ／ｚ＝１７の気体の放出量が多い領域や部分を有する。または、窒素を含み、且つ欠陥量の少ない酸化物絶縁膜は、加熱処理により放出する質量電荷比ｍ／ｚ＝４６の気体の放出量より、加熱処理により放出する質量電荷比ｍ／ｚ＝１７の気体の放出量が多い領域や部分を有する。または、窒素を含み、且つ欠陥量の少ない酸化物絶縁膜は、加熱処理により放出する質量電荷比ｍ／ｚ＝３０の気体及び質量電荷比ｍ／ｚ＝４６の気体の放出総和量より、加熱処理により放出する質量電荷比ｍ／ｚ＝１７の気体の放出量が多い領域や部分を有する。なお、本明細書において、加熱処理により放出する気体の放出量は、一例としては、膜の表面温度が５０℃以上６５０℃以下、好ましくは５０℃以上５５０℃以下の加熱処理による放出量とする。
また、窒素を含み、且つ欠陥量の少ない酸化物絶縁膜は、加熱処理により放出する質量電荷比ｍ／ｚ＝３０の気体の放出量が検出下限以下であり、加熱処理により放出する質量電荷比ｍ／ｚ＝１７の気体の放出量が１×１０１８個／ｃｍ３以上５×１０１９個／ｃｍ３以下である領域や部分を有する。または、窒素を含み、且つ欠陥量の少ない酸化物絶縁膜は、加熱処理により放出する質量電荷比ｍ／ｚ＝４６の気体の放出量が検出下限以下であり、加熱処理により放出する質量電荷比ｍ／ｚ＝１７の気体の放出量が１×１０１８個／ｃｍ３以上５×１０１９個／ｃｍ３以下である領域や部分を有する。または、窒素を含み、且つ欠陥量の少ない酸化物絶縁膜は、加熱処理により放出する質量電荷比ｍ／ｚ＝３０の気体の放出量が検出下限以下であり、加熱処理により放出する質量電荷比ｍ／ｚ＝４６の気体の放出量が検出下限以下であり、加熱処理により放出する質量電荷比ｍ／ｚ＝１７の気体の放出量が１×１０１８個／ｃｍ３以上５×１０１９個／ｃｍ３以下である領域や部分を有する。
なお、質量電荷比ｍ／ｚ＝３０の気体の代表例としては、一酸化窒素がある。また、質量電荷比ｍ／ｚ＝１７の気体の代表例としては、アンモニアがある。また、質量電荷比ｍ／ｚ＝４６の気体の代表例としては、二酸化窒素がある。加熱処理により気体の放出量を測定する方法の一例として昇温脱離ガス分析法（ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ））がある。
ここで、ＴＤＳ分析にて、気体の放出量の測定方法について説明する。ここでは、気体の一例を分子ｘとし、分子ｘの放出量の測定方法について説明する。
ＴＤＳ分析したときの気体の放出量は、分析によって得られるスペクトルの積分値に比例する。このため、絶縁膜のスペクトルの積分値と、標準試料の基準値に対する比とにより、気体の放出量を計算することができる。標準試料の基準値とは、所定の原子を含む試料の、スペクトルの積分値に対する原子の密度の割合である。
例えば、標準試料である所定の密度の水素を含むシリコンウェハのＴＤＳ分析結果、及び絶縁膜のＴＤＳ分析結果から、絶縁膜の分子ｘの放出量（Ｎｘ）は、数式１で求めることができる。ここで、ＴＤＳ分析で得られる質量電荷比で検出されるスペクトルの全てが分子ｘ由来と仮定する。
ＮＨ２は、標準試料から放出した水素分子を密度で換算した値である。ＳＨ２は、標準試料をＴＤＳ分析したときのスペクトルの積分値である。ここで、標準試料の基準値を、ＮＨ２／ＳＨ２とする。Ｓｘは、絶縁膜をＴＤＳ分析したときのスペクトルの積分値である。αｘ（ｘは分子種。）は、ＴＤＳ分析におけるスペクトル強度に影響する係数であり、分子の種類によって異なる。数式１の詳細に関しては、特開平６−２７５６９７公報を参照する。なお、上記絶縁膜の分子ｘの放出量は、電子科学株式会社製の昇温脱離分析装置ＥＭＤ−ＷＡ１０００Ｓ／Ｗを用い、標準試料として９．６２×１０１６ａｔｏｍｓ／ｃｍ２の水素原子を含むシリコンウェハを用いて測定する。
また、上記数式１において、一酸化窒素、二酸化窒素、またはアンモニアの放出量をＴＤＳ分析したときのスペクトルの積分値を、Ｓｘに代入することで、一酸化窒素、二酸化窒素、またはアンモニアの放出量を求めることができる。
なお、ＴＤＳ分析において、質量電荷比ｍ／ｚ＝３０の気体（一酸化窒素）の放出量の検出下限は、１×１０１７個／ｃｍ３、さらに低い検出下限は５×１０１６個／ｃｍ３、さらに低い検出下限は４×１０１６個／ｃｍ３、さらに低い検出下限は１×１０１６個／ｃｍ３である。
また、ＴＤＳ分析において、質量電荷比ｍ／ｚ＝４６の気体（二酸化窒素）の放出量の検出下限は、１×１０１７個／ｃｍ３、さらに低い検出下限は５×１０１６個／ｃｍ３、さらに低い検出下限は４×１０１６個／ｃｍ３、さらに低い検出下限は１×１０１６個／ｃｍ３である。
また、ＴＤＳ分析において、質量電荷比ｍ／ｚ＝１７の気体（アンモニア）の放出量の検出下限は、５×１０１７個／ｃｍ３、さらに低い検出下限は１×１０１７個／ｃｍ３である。
なお、試料に水が含まれる場合、試料をＴＤＳ分析したときのスペクトルは、質量電荷比１８、１７、及び１６のフラグメントに分裂する。それぞれの質量電荷比の強度比からフラグメント・パターン係数を求めることができる。質量電荷比１８、１７、及び１６のフラグメント・パターン係数はそれぞれ、１００、２３、１となる。即ち、質量電荷比１７のスペクトルにおいては、アンモニアと水の放出量の合計の強度が観察される。このため、アンモニアの放出量は、ＴＤＳ分析における質量電荷比ｍ／ｚ＝１７の気体の放出量から、質量電荷比ｍ／ｚ＝１８の気体の放出量を０．２３倍した放出量を除くことで、求められる。なお、本明細書においては、質量電荷比ｍ／ｚ＝１７とは、水の放出量が除かれたアンモニアのみの放出量として説明する。
なお、保護膜２１として、加熱処理により放出する窒素酸化物の放出量より、加熱処理により放出するアンモニアの放出量が多い酸化物絶縁膜を用いることで、代表的には、保護膜２１として、質量電荷比ｍ／ｚ＝１７の気体の放出量が１×１０１８個／ｃｍ３以上５×１０１９個／ｃｍ３以下である酸化物絶縁膜を用いることで、作製工程のプロセスにおける加熱処理において、反応式（Ａ−１）及び反応式（Ａ−２）が生じ、窒素酸化物が窒素ガスとなって脱離する。この結果、保護膜２１の窒素濃度及び窒素酸化物の含有量を低減することができる。また、ゲート絶縁膜１５若しくは保護膜２１と、酸化物半導体膜１７との界面におけるキャリアトラップを低減することが可能である。また、半導体装置に含まれるトランジスタのしきい値電圧の変動を低減することが可能であり、トランジスタの電気特性の変動を低減することができる。
また、窒素を含み、且つ欠陥量の少ない酸化物絶縁膜は、加熱処理後において、１００Ｋ以下のＥＳＲで測定して得られたスペクトルにおいてｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナルが観測される。なお、第１のシグナル及び第２のシグナルのスプリット幅、並びに第２のシグナル及び第３のシグナルのスプリット幅は、ＸバンドのＥＳＲ測定において約５ｍＴである。また、ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下である第３のシグナルのスピンの密度の合計が、１×１０１８ｓｐｉｎｓ／ｃｍ３未満であり、代表的には１×１０１７ｓｐｉｎｓ／ｃｍ３以上１×１０１８ｓｐｉｎｓ／ｃｍ３未満である。
なお、１００Ｋ以下のＥＳＲスペクトルにおいてｇ値が２．０３７以上２．０３９以下の第１シグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナルは、窒素酸化物（ＮＯｘ、ｘは０以上２以下、好ましくは１以上２以下）起因のシグナルに相当する。窒素酸化物の代表例としては、一酸化窒素、二酸化窒素等がある。即ち、ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下である第３のシグナルのスピンの密度の合計が少ないほど、酸化物絶縁膜に含まれる窒素酸化物の含有量が少ないといえる。
また、ゲート絶縁膜１５及び保護膜２１の少なくとも一方は、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定される窒素濃度が、６×１０２０ａｔｏｍｓ／ｃｍ３以下であることが好ましい。この結果、ゲート絶縁膜１５及び保護膜２１の少なくとも一方において、窒素酸化物が生成されにくくなり、ゲート絶縁膜１５または保護膜２１と、酸化物半導体膜１７との界面におけるキャリアトラップを低減することが可能である。また、半導体装置に含まれるトランジスタのしきい値電圧の変動を低減することが可能であり、トランジスタの電気特性の変動を低減することができる。
ゲート絶縁膜１５または保護膜２１が、窒素を含み、且つ欠陥量の少ない酸化物絶縁膜を有するトランジスタ１０において、ゲートに正の電圧または負の電圧を印加するゲートＢＴストレス試験の前後における、試験時間（以下、ストレス時間ともいう。）に対するしきい値電圧の変動量の絶対値（｜ΔＶｔｈ｜）を表す累乗近似線Ｌ１を図２に示す。なお、試験時間（ストレス時間）としきい値電圧の変動量をグラフにプロットすると、プロットされた値は累乗近似線で近似することができ、その累乗近似線は両対数グラフ上では直線となる。また、累乗近似線の指数は、両対数グラフにおける直線の傾きに相当する。図２は両対数グラフであり、横軸はストレス時間の対数を表し、縦軸はしきい値電圧の変動量の絶対値の対数を表す。また、ストレス試験の条件としては、例えば半導体装置として表示装置を用いた場合、使用最高温度として６０℃、駆動最大電圧として３０Ｖを印加し、任意の時間、例えば１００時間のストレスを与える条件を用いることができる。
ここで、ゲートＢＴストレス試験の測定方法について説明する。はじめに、基板温度を任意の温度（以下、ストレス温度という。）に一定に維持し、トランジスタの初期特性におけるＶｇ−Ｉｄ特性を測定する。
次に、基板温度をストレス温度に維持したまま、トランジスタのソース電極及びドレイン電極として機能する一対の電極を同電位とし、当該一対の電極とは異なる電位をゲート電極に一定時間（以下、ストレス時間という。）印加する。次に、基板温度はストレス温度に維持したまま、トランジスタのＶｇ−Ｉｄ特性を測定する。この結果、ゲートＢＴストレス試験前後の電気特性におけるしきい値電圧及びシフト値の差を、変動量として得ることができる。
なお、ゲート電極に負の電圧を印加するストレス試験をマイナスゲートＢＴストレス試験（ダークマイナスストレス）といい、正の電圧を印加するストレス試験をプラスゲートＢＴストレス試験（ダークプラスストレス）という。また、光を照射しつつゲート電極に負の電圧を印加するストレス試験を光マイナスゲートＢＴストレス試験（フォトマイナスストレス）といい、正の電圧を印加するストレス試験を光プラスゲートＢＴストレス試験（フォトプラスストレス）という。
図２において、両対数グラフ上では累乗近似線Ｌ１は直線となるため、横軸と縦軸の対数目盛の間隔が等しい場合、本実施の形態に示すトランジスタ１０における累乗近似線Ｌ１と、ストレス時間に対してしきい値電圧の変動量が無いときの直線、即ち図２に示す、累乗関数の指数が０の破線Ｌ２とのなす角度θ１は、θ２の範囲内であり、且つストレス時間が０．１時間のときの｜ΔＶｔｈ｜が０．３Ｖ未満、好ましくは０．１Ｖ未満である。なお、θ２は、一点鎖線で囲まれる範囲であり、代表的には、｜ΔＶｔｈ｜が０．１Ｖときの直線から、プラス方向に２０°であり且つマイナス方向に３°の範囲の角度であり、即ち−３°以上２０°未満、好ましくは０°以上１５°未満である。なお、対数目盛の間隔が同じとは、例えば、横軸においてストレス時間が１０倍となる０．０１時間から０．１時間の間隔と、縦軸において、ΔＶｔｈが１０倍となる０．０１Ｖから０．１Ｖの間隔が等しい、ということである。また、θ２においてプラス方向とは、反時計まわりの方向である。
本実施の形態に示すトランジスタ１０のように、ストレス時間に対するしきい値電圧の変動量の絶対値（｜ΔＶｔｈ｜）を表す累乗近似線Ｌ１と破線Ｌ２とのなす角度θ１が小さいほど、経年変化によるしきい値電圧の変動量が小さく、信頼性の高いトランジスタである。
また、図２において、横軸をｘ、縦軸をｙとすると、累乗近似線Ｌ１は、数式２で示すことができる。なお、ｂ、Ｃは定数であり、ｂは、累乗近似線Ｌ１の指数に相当する。
本実施の形態に示すトランジスタ１０における累乗近似線Ｌ１の指数ｂは、−０．１以上０．３以下、好ましくは０以上０．２以下であり、且つストレス時間が０．１時間のときのΔＶｔｈが０．３Ｖ未満、好ましくは０．１Ｖ未満である。
累乗近似線Ｌ１の指数ｂが小さい程、経年変化によるしきい値電圧の変動量が小さく、信頼性の高いトランジスタである。また、ストレス時間が０．１時間のときのΔＶｔｈが小さい程、動作初期時における信頼性が高いトランジスタである。この結果、累乗近似線Ｌ１の指数ｂが、−０．１以上０．３以下、好ましくは０以上０．２以下であり、且つストレス時間が０．１時間のときのΔＶｔｈが０．３Ｖ未満、好ましくは０．１Ｖ未満であるトランジスタは信頼性が高い。
酸化物半導体膜１７に接するゲート絶縁膜１５及び保護膜２１の少なくとも一方が、上記のように、窒素酸化物の含有量が少ないと、ゲート絶縁膜１５または保護膜２１と、酸化物半導体膜１７との界面におけるキャリアトラップを低減することが可能である。この結果、半導体装置に含まれるトランジスタのしきい値電圧の変動を低減することが可能であり、トランジスタの電気特性の変動を低減することができる。
以下に、トランジスタ１０の他の構成の詳細について説明する。
基板１１の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。基板１１として、例えば、様々な基板を用いて、トランジスタを形成することが出来る。基板の種類は、特定のものに限定されることはない。その基板の一例としては、半導体基板（例えば単結晶基板又はシリコン基板）、ＳＯＩ基板、ガラス基板、石英基板、プラスチック基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、又は基材フィルムなどがある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、又はソーダライムガラスなどがある。可撓性基板、貼り合わせフィルム、基材フィルムなどの一例としては、以下のものがあげられる。例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチックがある。または、一例としては、アクリル等の合成樹脂などがある。または、一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、又はポリ塩化ビニルなどがある。または、一例としては、ポリエステル、ポリアミド、ポリイミド、アラミド、エポキシ、無機蒸着フィルム、又は紙類などがある。特に、半導体基板、単結晶基板、又はＳＯＩ基板などを用いてトランジスタを製造することによって、特性、サイズ、又は形状などのばらつきが少なく、電流能力が高く、サイズの小さいトランジスタを製造することができる。このようなトランジスタによって回路を構成すると、回路の低消費電力化、又は回路の高集積化を図ることができる。
また、基板１１として、可撓性基板を用い、可撓性基板上に直接、トランジスタ１０を形成してもよい。または、基板１１とトランジスタ１０の間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１１より分離し、他の基板に転載するのに用いることができる。その際、トランジスタ１０は耐熱性の劣る基板や可撓性の基板にも転載できる。なお、上述の剥離層には、例えば、タングステン膜と酸化シリコン膜との無機膜の積層構造の構成や、基板上にポリイミド等の有機樹脂膜が形成された構成等を用いることができる。
トランジスタが転載される基板の一例としては、上述したトランジスタを形成することが可能な基板に加え、紙基板、セロファン基板、アラミドフィルム基板、ポリイミドフィルム基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、又はゴム基板などがある。これらの基板を用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱性の付与、軽量化、又は薄型化を図ることができる。
なお、基板１１及びゲート電極１３の間に下地絶縁膜を設けてもよい。下地絶縁膜としては、酸化シリコン、酸化窒化シリコン、窒化シリコン、窒化酸化シリコン、酸化ガリウム、酸化ハフニウム、酸化イットリウム、酸化アルミニウム、酸化窒化アルミニウム等がある。なお、下地絶縁膜として、窒化シリコン、酸化ガリウム、酸化ハフニウム、酸化イットリウム、酸化アルミニウム等を用いることで、基板１１から不純物、代表的にはアルカリ金属、水、水素等の酸化物半導体膜１７への拡散を抑制することができる。
ゲート電極１３は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、ニッケル、鉄、コバルト、タングステンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウムのいずれか一または複数から選択された金属元素を用いてもよい。また、ゲート電極１３は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、マンガンを含む銅膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、マンガンを含む銅膜上に銅膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造、マンガンを含む銅膜上に銅膜を積層し、さらにその上にマンガンを含む銅膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数を組み合わせた合金膜、もしくは窒化膜を用いてもよい。
また、ゲート電極１３は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを含むインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
保護膜２１が窒素を含み、且つ欠陥量の少ない酸化物絶縁膜で形成される場合、ゲート絶縁膜１５は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ系金属酸化物などを用いればよく、積層または単層で設ける。なお、酸化物半導体膜１７との界面特性を向上させるため、ゲート絶縁膜１５において少なくとも酸化物半導体膜１７と接する領域は、酸化物絶縁膜で形成することが好ましい。
また、ゲート絶縁膜１５として、酸素、水素、水等のブロッキング効果を有する絶縁膜を設けることで、酸化物半導体膜１７からの酸素の外部への拡散と、外部から酸化物半導体膜１７への水素、水等の侵入を防ぐことができる。酸素、水素、水等のブロッキング効果を有する絶縁膜としては、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ガリウム膜、酸化窒化ガリウム膜、酸化イットリウム膜、酸化窒化イットリウム膜、酸化ハフニウム膜、酸化窒化ハフニウム膜等がある。
また、ゲート絶縁膜１５として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−ｋ材料を用いることでトランジスタのゲートリークを低減できる。
ゲート絶縁膜１５の厚さは、５ｎｍ以上４００ｎｍ以下、より好ましくは１０ｎｍ以上３００ｎｍ以下、より好ましくは５０ｎｍ以上２５０ｎｍ以下とするとよい。
酸化物半導体膜１７は、少なくともＩｎ若しくはＺｎを含む金属酸化物膜で形成され、代表的には、Ｉｎ−Ｇａ酸化物膜、Ｉｎ−Ｚｎ酸化物膜、Ｉｎ−Ｍ−Ｚｎ酸化物膜（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）等で形成される。
なお、酸化物半導体膜１７がＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたときＩｎとＭの原子数比率は、好ましくはＩｎが２５ａｔｏｍｉｃ％より多く、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％より多く、Ｍが６６ａｔｏｍｉｃ％未満とする。
酸化物半導体膜１７は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタ１０のオフ電流を低減することができる。
酸化物半導体膜１７の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
酸化物半導体膜１７がＩｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２が好ましい。なお、成膜される酸化物半導体膜１７の原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。
酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。当該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合することで、キャリアである電子を生成する場合がある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。
このため、酸化物半導体膜１７は、酸素欠損と共に、水素ができる限り低減されていることが好ましい。具体的には、酸化物半導体膜１７において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下とする。この結果、トランジスタ１０は、しきい値電圧がプラスとなる電気特性（ノーマリーオフ特性ともいう。）を有する。
また、酸化物半導体膜１７において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体膜１７において酸素欠損が増加し、ｎ型化してしまう。このため、酸化物半導体膜１７におけるシリコンや炭素の濃度（二次イオン質量分析法により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。この結果、トランジスタ１０は、しきい値電圧がプラスとなる電気特性（ノーマリーオフ特性ともいう。）を有する。
また、酸化物半導体膜１７において、二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、酸化物半導体膜１７のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。この結果、トランジスタ１０は、しきい値電圧がプラスとなる電気特性（ノーマリーオフ特性ともいう。）を有する。
また、酸化物半導体膜１７に窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。従って、当該酸化物半導体膜において、窒素はできる限り低減されていることが好ましい、例えば、二次イオン質量分析法により得られる窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
酸化物半導体膜１７の不純物を低減することで、酸化物半導体膜のキャリア密度を低減することができる。このため、酸化物半導体膜１７は、キャリア密度が１×１０１７個／ｃｍ３以下、好ましくは１×１０１５個／ｃｍ３以下、さらに好ましくは１×１０１３個／ｃｍ３以下、より好ましくは１×１０１１個／ｃｍ３以下であることが好ましい。
酸化物半導体膜１７として、不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜を用いることで、さらに優れた電気特性を有するトランジスタを作製することができる。ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性または実質的に高純度真性とよぶ。高純度真性または実質的に高純度真性である酸化物半導体を用いたトランジスタは、キャリア発生源が少ないため、キャリア密度を低くすることができる場合がある。従って、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは、しきい値電圧がプラスとなる電気特性（ノーマリーオフ特性ともいう。）になりやすい。また、高純度真性または実質的に高純度真性である酸化物半導体膜を用いたトランジスタは、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著しく小さく、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。従って、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる場合がある。
また、酸化物半導体膜１７は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、後述するＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、後述する微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密度が低い。
なお、酸化物半導体膜１７が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域の二種以上を有する混合膜であってもよい。混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域を有する単層構造の場合がある。また、混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域の積層構造を有する場合がある。
一対の電極１９、２０は、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、鉄、コバルト、銀、タンタル、またはタングステンからなる単体金属、またはこれを主成分とする合金を単層構造または積層構造として用いる。例えば、シリコンを含むアルミニウム膜の単層構造、マンガンを含む銅膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、タングステン膜上にアルミニウム膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造、マンガンを含む銅膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造、マンガンを含む銅膜上に銅膜を積層し、さらにその上にマンガンを含む銅膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
なお、本実施の形態では、一対の電極１９、２０を酸化物半導体膜１７及び保護膜２１の間に設けたが、ゲート絶縁膜１５及び酸化物半導体膜１７の間に設けてもよい。
ゲート絶縁膜１５が、窒素を含み、且つ欠陥量の少ない酸化物絶縁膜で形成される場合、保護膜２１は、酸化シリコン、酸化窒化シリコン、またはＧａ−Ｚｎ系金属酸化物等を用いて形成することができる。
また、保護膜２１として、酸素、水素、水等のブロッキング効果を有する絶縁膜を設けることで、酸化物半導体膜１７からの酸素の外部への拡散と、外部から酸化物半導体膜１７への水素、水等の侵入を防ぐことができる。酸素、水素、水等のブロッキング効果を有する絶縁膜としては、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ガリウム膜、酸化窒化ガリウム膜、酸化イットリウム膜、酸化窒化イットリウム膜、酸化ハフニウム膜、酸化窒化ハフニウム膜、窒化シリコン膜等がある。
保護膜２１は、厚さ５０ｎｍ以上１０００ｎｍ以下、好ましくは、１５０ｎｍ以上４００ｎｍ以下の領域を有すればよい。
＜２． トランジスタの作製方法＞
次に、図１に示すトランジスタ１０の作製方法について、図３を用いて説明する。なお、図３において、図１（Ａ）の一点破線Ａ−Ｂに示すチャネル長方向の断面図、及び一点破線Ｃ−Ｄに示すチャネル幅方向の断面図を用いて、トランジスタ１０の作製方法を説明する。
トランジスタ１０を構成する膜（絶縁膜、酸化物半導体膜、金属酸化物膜、導電膜等）は、スパッタリング法、化学気相堆積（ＣＶＤ）法、真空蒸着法、パルスレーザー堆積（ＰＬＤ）法を用いて形成することができる。あるいは、塗布法や印刷法で形成することができる。成膜方法としては、スパッタリング法、プラズマ化学気相堆積（ＰＥＣＶＤ）法が代表的であるが、熱ＣＶＤ法でもよい。熱ＣＶＤ法の例として、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：有機金属化学気相堆積）法やＡＬＤ（原子層成膜）法を使ってもよい。
熱ＣＶＤ法は、チャンバー内を大気圧または減圧下とし、原料ガスと酸化剤を同時にチャンバー内に送り、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行う。このように、熱ＣＶＤ法は、プラズマを発生させない成膜方法であるため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。
また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順次にチャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行う。例えば、それぞれのスイッチングバルブ（高速バルブともよぶ）を切り替えて２種類以上の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の原料ガスと同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、第２の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャリアガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入してもよい。また、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の単原子層を成膜し、後から導入される第２の原料ガスと反応して、第２の単原子層が第１の単原子層上に積層されて薄膜が形成される。
このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細なトランジスタを作製する場合に適している。
図３（Ａ）に示すように、基板１１上にゲート電極１３を形成する。
ゲート電極１３の形成方法を以下に示す。はじめに、スパッタリング法、真空蒸着法、パルスレーザー堆積（ＰＬＤ）法、熱ＣＶＤ法等により導電膜を形成し、導電膜上にフォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて導電膜の一部をエッチングして、ゲート電極１３を形成する。この後、マスクを除去する。
なお、ゲート電極１３は、上記形成方法の代わりに、電解メッキ法、印刷法、インクジェット法等で形成してもよい。
また、ＡＬＤを利用する成膜装置により導電膜としてタングステン膜を成膜することができる。この場合には、ＷＦ６ガスとＢ２Ｈ６ガスを順次繰り返し導入して初期タングステン膜を形成し、その後、ＷＦ６ガスとＨ２ガスを同時に導入してタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代えてＳｉＨ４ガスを用いてもよい。
ここでは、厚さ１００ｎｍのタングステン膜をスパッタリング法により形成する。次に、フォトリソグラフィ工程によりマスクを形成し、当該マスクを用いてタングステン膜をドライエッチングして、ゲート電極１３を形成する。
次に、基板１１及びゲート電極１３上にゲート絶縁膜１５を形成し、ゲート絶縁膜１５上であって、ゲート電極１３と重なる領域に酸化物半導体膜１７を形成する。
ゲート絶縁膜１５は、スパッタリング法、ＣＶＤ法、真空蒸着法、パルスレーザー堆積（ＰＬＤ）法、熱ＣＶＤ法等で形成する。
ゲート絶縁膜１５として酸化シリコン膜または酸化窒化シリコン膜を形成する場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
また、ゲート絶縁膜１５として酸化ガリウム膜を形成する場合、ＭＯＣＶＤ法を用いて形成することができる。
また、ゲート絶縁膜１５として、ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法を用いて、酸化ハフニウム膜を形成する場合には、溶媒とハフニウム前駆体化合物を含む液体（ハフニウムアルコキシド溶液、代表的にはテトラキスジメチルアミドハフニウム（ＴＤＭＡＨ））を気化させた原料ガスと、酸化剤としてオゾン（Ｏ３）の２種類のガスを用いる。なお、テトラキスジメチルアミドハフニウムの化学式はＨｆ［Ｎ（ＣＨ３）２］４である。また、他の材料液としては、テトラキス（エチルメチルアミド）ハフニウムなどがある。
また、ゲート絶縁膜１５として、ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法を用いて、酸化アルミニウム膜を形成する場合には、溶媒とアルミニウム前駆体化合物を含む液体（トリメチルアルミニウムＴＭＡなど）を気化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。なお、トリメチルアルミニウムの化学式はＡｌ（ＣＨ３）３である。また、他の材料液としては、トリス（ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２，２，６，６−テトラメチル−３，５−ヘプタンジオナート）などがある。
また、ゲート絶縁膜１５として、ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法を用いて、酸化シリコン膜を形成する場合には、ヘキサクロロジシランを被成膜面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス（Ｏ２、一酸化二窒素）のラジカルを供給して吸着物と反応させる。
ここでは、ゲート絶縁膜１５として、プラズマＣＶＤ法により酸化窒化シリコン膜を形成する。
酸化物半導体膜１７の形成方法について以下に説明する。ゲート絶縁膜１５上にスパッタリング法、塗布法、パルスレーザー蒸着法、レーザーアブレーション法、熱ＣＶＤ法等により酸化物半導体膜を形成する。次に、酸化物半導体膜上にフォトリソグラフィ工程によりマスクを形成した後、該マスクを用いて酸化物半導体膜の一部をエッチングすることで、図３（Ｂ）に示すように、ゲート絶縁膜１５上であって、ゲート電極１３の一部と重なるように素子分離された酸化物半導体膜１７を形成する。この後、マスクを除去する。
また、酸化物半導体膜１７として印刷法を用いることで、素子分離された酸化物半導体膜１７を直接形成することができる。
スパッタリング法で酸化物半導体膜を形成する場合、プラズマを発生させるための電源装置は、ＲＦ電源装置、ＡＣ電源装置、ＤＣ電源装置等を適宜用いることができる。
スパッタリングガスは、希ガス（代表的にはアルゴン）、酸素ガス、希ガス及び酸素ガスの混合ガスを適宜用いる。なお、希ガス及び酸素ガスの混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。
また、ターゲットは、形成する酸化物半導体膜の組成にあわせて、適宜選択すればよい。
なお、酸化物半導体膜を形成する際に、例えば、スパッタリング法を用いる場合、基板温度を１５０℃以上７５０℃以下、好ましくは１５０℃以上４５０℃以下、さらに好ましくは２００℃以上３５０℃以下として、酸化物半導体膜を成膜することで、ＣＡＡＣ−ＯＳ膜を形成することができる。
また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。
成膜時の不純物混入を抑制することで、不純物によって結晶状態が崩れることを抑制できる。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素及び窒素など）を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体積％とする。
スパッタリング用ターゲットの一例として、Ｉｎ−Ｇａ−Ｚｎ系金属酸化物ターゲットについて以下に示す。
また、酸化物半導体膜を形成した後、加熱処理を行い、酸化物半導体膜の脱水素化または脱水化をしてもよい。加熱処理の温度は、代表的には、１５０℃以上基板歪み点未満、好ましくは２５０℃以上４５０℃以下、更に好ましくは３００℃以上４５０℃以下とする。
加熱処理は、ヘリウム、ネオン、アルゴン、キセノン、クリプトン等の希ガス、または窒素を含む不活性ガス雰囲気で行う。または、不活性ガス雰囲気で加熱した後、酸素雰囲気で加熱してもよい。なお、上記不活性雰囲気及び酸素雰囲気に水素、水などが含まれないことが好ましい。処理時間は３分以上２４時間以下とする。
該加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いることで、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱処理時間を短縮することができる。
酸化物半導体膜を加熱しながら成膜することで、さらには酸化物半導体膜を形成した後、加熱処理を行うことで、酸化物半導体膜において、水素濃度を５×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下とすることができる。
ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎＧａＺｎＯＸ（Ｘ＞０）膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＩｎＯ２層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを同時に導入してＧａＯ層を形成し、更にその後Ｚｎ（ＣＨ３）２とＯ３ガスを同時に導入してＺｎＯ層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを混ぜてＩｎＧａＯ２層やＩｎＺｎＯ２層、ＧａＩｎＯ層、ＺｎＩｎＯ層、ＧａＺｎＯ層などの混合化合物層を形成してもよい。なお、Ｏ３ガスに変えてＡｒ等の不活性ガスでバブリングしたＨ２Ｏガスを用いてもよいが、Ｈを含まないＯ３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）３ガスにかえて、Ｉｎ（Ｃ２Ｈ５）３ガスを用いてもよい。また、Ｇａ（ＣＨ３）３ガスにかえて、Ｇａ（Ｃ２Ｈ５）３ガスを用いてもよい。また、Ｚｎ（ＣＨ３）２ガスを用いてもよい。
ここでは、スパッタリング法により、厚さ３５ｎｍの酸化物半導体膜を形成した後、当該酸化物半導体膜上にマスクを形成し、酸化物半導体膜の一部を選択的にエッチングする。次に、マスクを除去した後、窒素及び酸素を含む混合ガス雰囲気で加熱処理を行うことで、酸化物半導体膜１７を形成する。
なお、加熱処理は、３５０℃より高く６５０℃以下、好ましくは４５０℃以上６００℃以下で行うことで、後述するＣＡＡＣ化率が、７０％以上１００％未満、好ましくは８０％以上１００％未満、好ましくは９０％以上１００％未満、より好ましくは９５％以上９８％以下である酸化物半導体膜を得ることができる。また、水素、水等の含有量が低減された酸化物半導体膜を得ることが可能である。すなわち、不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜を形成することができる。
次に、図３（Ｃ）に示すように、一対の電極１９、２０を形成する。
一対の電極１９、２０の形成方法を以下に示す。はじめに、スパッタリング法、真空蒸着法、パルスレーザー堆積（ＰＬＤ）法、熱ＣＶＤ法等で導電膜を形成する。次に、該導電膜上にフォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて導電膜をエッチングして、一対の電極１９、２０を形成する。この後、マスクを除去する。
ここでは、厚さ５０ｎｍのタングステン膜、厚さ４００ｎｍのアルミニウム膜、及び厚さ１００ｎｍのチタン膜を順にスパッタリング法により積層する。次に、チタン膜上にフォトリソグラフィ工程によりマスクを形成し、当該マスクを用いてタングステン膜、アルミニウム膜、及びチタン膜をドライエッチングして、一対の電極１９、２０を形成する。
なお、一対の電極１９、２０を形成した後、加熱処理を行ってもよい。当該加熱処理としては酸化物半導体膜１７を形成した後に行う加熱処理と同様の条件を用いて行うことができる。
また、一対の電極１９、２０を形成した後、エッチング残渣を除去するため、洗浄処理をすることが好ましい。この洗浄処理を行うことで、一対の電極１９、２０の短絡を抑制することができる。当該洗浄処理は、ＴＭＡＨ（Ｔｅｔｒａｍｅｔｈｙｌａｍｍｏｎｉｕｍ Ｈｙｄｒｏｘｉｄｅ）溶液などのアルカリ性の溶液、フッ酸、シュウ酸、リン酸などの酸性の溶液、または水を用いて行うことができる。
次に、酸化物半導体膜１７及び一対の電極１９、２０上に保護膜２１を形成する。保護膜２１は、スパッタリング法、ＣＶＤ法、蒸着法等により形成することができる。
保護膜２１として、窒素を含み、且つ欠陥量の少ない酸化物絶縁膜を形成する場合、窒素を含み、且つ欠陥量の少ない酸化物絶縁膜の一例として、酸化窒化シリコン膜をＣＶＤ法を用いて形成することができる。この場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、一酸化二窒素、二酸化窒素等がある。
また、堆積性気体に対する酸化性気体を２０倍より大きく１００倍未満、好ましくは４０倍以上８０倍以下とし、処理室内の圧力を１００Ｐａ未満、好ましくは５０Ｐａ以下とするＣＶＤ法を用いることで、窒素を含み、且つ欠陥量の少ない酸化物絶縁膜を形成することができる。
ここでは、基板１１を保持する温度を２２０℃とし、流量５０ｓｃｃｍのシラン及び流量２０００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室内の圧力を２０Ｐａとし、平行平板電極に供給する高周波電力を１３．５６ＭＨｚ、１００Ｗ（電力密度としては１．６×１０−２Ｗ／ｃｍ２）とするプラズマＣＶＤ法を用いて、酸化窒化シリコン膜を形成する。
また、保護膜２１として、窒素を含み、且つ欠陥量の少ない酸化物絶縁膜を形成する場合、原料ガスとして、シリコンを含む堆積性気体及び酸化性気体の他に、アンモニアを用いてもよい。この結果、質量電荷比ｍ／ｚ＝１７の気体（代表的には、アンモニア）の放出量が多い領域を有する膜を形成することができる。
例えば、基板１１を保持する温度を２２０℃とし、流量３０ｓｃｃｍのシラン、流量４０００ｓｃｃｍの一酸化二窒素、及び流量１００ｓｃｃｍのアンモニアを原料ガスとし、処理室内の圧力を４０Ｐａとし、平行平板電極に供給する高周波電力を１３．５６ＭＨｚ、１５０Ｗ（電力密度としては２．４×１０−２Ｗ／ｃｍ２）とするプラズマＣＶＤ法を用いて、酸化窒化シリコン膜を形成する。
次に、加熱処理を行ってもよい。該加熱処理の温度は、代表的には、１５０℃以上基板歪み点未満、好ましくは２００℃以上４５０℃以下、更に好ましくは３００℃以上４５０℃以下とする。当該加熱処理により、保護膜２１に含まれる水、水素等を放出させることが可能である。
ここでは、窒素及び酸素を含む混合ガス雰囲気で、３５０℃、１時間の加熱処理を行う。
次に、加熱処理を行ってもよい。該加熱処理の温度は、代表的には、１５０℃以上基板歪み点未満、好ましくは２００℃以上４５０℃以下、更に好ましくは３００℃以上４５０℃以下とする。
以上の工程により、しきい値電圧の変動が低減されたトランジスタを作製することができる。また、電気特性の変動が低減されたトランジスタを作製することができる。
＜変形例１＞
本実施の形態に示すトランジスタ１０の変形例について、図４を用いて説明する。本変形例で説明するトランジスタは、ゲート絶縁膜または保護膜が積層構造である例について説明する。
酸化物半導体膜を用いたトランジスタにおいて、酸化物半導体膜に含まれる酸素欠損は、トランジスタの電気特性の不良に繋がる。例えば、膜中に酸素欠損が含まれている酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナス方向に変動しやすく、ノーマリーオン特性となりやすい。これは、酸化物半導体に含まれる酸素欠損に起因して電荷が生じてしまい、低抵抗化するためである。
また、酸化物半導体膜に酸素欠損が含まれると、経時変化やバイアス温度ストレス試験（以下、ＢＴ（Ｂｉａｓ−Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験ともいう。）により、トランジスタの電気特性、代表的にはしきい値電圧の変動量が増大してしまうという問題がある。
このため、保護膜の一部として、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を設けることで、しきい値電圧のマイナスシフトを抑制した、優れた電気特性を有するトランジスタを作製することができる。また、経時変化や光ゲートＢＴストレス試験による電気特性の変動の少ない、信頼性の高いトランジスタを作製することができる。
図４（Ａ）に示すトランジスタ１０ａは、保護膜２１が多層構造であることを特徴とする。具体的には、保護膜２１は、酸化物絶縁膜２３、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜２５、及び窒化物絶縁膜２７を有し、酸化物半導体膜１７に接する酸化物絶縁膜２３は、トランジスタ１０のゲート絶縁膜１５及び保護膜２１の少なくとも一方に用いることが可能な、窒素を含み、且つ欠陥量の少ない酸化物絶縁膜であることを特徴とする。
酸化物絶縁膜２５は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いて形成する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、ＴＤＳ分析（昇温脱離ガス分析）にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物絶縁膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては、１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲が好ましい。
酸化物絶縁膜２５としては、厚さが３０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上４００ｎｍ以下の、酸化シリコン、酸化窒化シリコン等を用いることができる。
酸化物絶縁膜２５としては、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上２８０℃以下、さらに好ましくは２００℃以上２４０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、さらに好ましくは０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成する。
酸化物絶縁膜２５の原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
酸化物絶縁膜２５の成膜条件として、上記圧力の処理室において上記パワー密度の高周波電力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、原料ガスの酸化が進むため、酸化物絶縁膜２５中における酸素含有量が化学量論的組成よりも多くなる。一方、基板温度が、上記温度で形成された膜では、シリコンと酸素の結合力が弱いため、後の工程の加熱処理により膜中の酸素の一部が脱離する。この結果、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化物絶縁膜を形成することができる。また、酸化物半導体膜１７上に酸化物絶縁膜２３が設けられている。このため、酸化物絶縁膜２５の形成工程において、酸化物絶縁膜２３が酸化物半導体膜１７の保護膜となる。この結果、酸化物半導体膜１７へのダメージを低減しつつ、パワー密度の高い高周波電力を用いて酸化物絶縁膜２５を形成することができる。また、のちの加熱処理工程において、酸化物絶縁膜２５に含まれる酸素の一部を酸化物半導体膜１７に移動させ、酸化物半導体膜１７に含まれる酸素欠損量をさらに低減することができる。
窒化物絶縁膜２７は、少なくとも、水素及び酸素のブロッキング効果を有する膜を用いる。さらに、好ましくは、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有する。窒化物絶縁膜２７を設けることで、酸化物半導体膜１７からの酸素の外部への拡散と、外部から酸化物半導体膜１７への水素、水等の侵入を防ぐことができる。
窒化物絶縁膜２７としては、厚さが５０ｎｍ以上３００ｎｍ以下、好ましくは１００ｎｍ以上２００ｎｍ以下の、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。
なお、窒化物絶縁膜２７の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けてもよい。酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
窒化物絶縁膜２７は、スパッタリング法、ＣＶＤ法等を用いて形成することができる。
窒化物絶縁膜２７としてプラズマＣＶＤ法により窒化シリコン膜を形成する場合、シリコンを含む堆積性気体、窒素、及びアンモニアを原料ガスとして用いる。原料ガスとして、窒素と比較して少量のアンモニアを用いることで、プラズマ中でアンモニアが解離し、活性種が発生する。当該活性種が、シリコンを含む堆積性気体に含まれるシリコン及び水素の結合、及び窒素の三重結合を切断する。この結果、シリコン及び窒素の結合が促進され、シリコン及び水素の結合が少なく、欠陥が少なく、緻密な窒化シリコン膜を形成することができる。一方、原料ガスにおいて、窒素に対するアンモニアの量が多いと、シリコンを含む堆積性気体及び窒素それぞれの分解が進まず、シリコン及び水素結合が残存してしまい、欠陥が増大した、且つ粗な窒化シリコン膜が形成されてしまう。これらのため、原料ガスにおいて、アンモニアに対する窒素の流量比を５以上５０以下、好ましくは１０以上５０以下とすることが好ましい。
図４（Ｂ）に示すトランジスタ１０ｂは、ゲート絶縁膜１５が、窒化物絶縁膜２９と、窒素を含む酸化物絶縁膜３１が積層されており、酸化物半導体膜１７に接する酸化物絶縁膜３１は、窒素を含み、且つ欠陥量の少ない酸化物絶縁膜であることを特徴とする。
窒化物絶縁膜２９としては、水、水素等のブロッキング効果を有する膜を用いることが好ましい。または、窒化物絶縁膜２９として、欠陥量の少ない膜を用いることが好ましい。窒化物絶縁膜２９の代表例としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。
なお、窒化物絶縁膜２９に窒化シリコン膜を用いることで、以下の効果を得ることができる。窒化シリコン膜は、酸化シリコン膜と比較して比誘電率が高く、同等の静電容量を得るのに必要な膜厚が大きいため、ゲート絶縁膜１５を物理的に厚膜化することができる。よって、トランジスタ１０ｂの絶縁耐圧の低下を抑制、さらには絶縁耐圧を向上させて、半導体装置の静電破壊を抑制することができる。
酸化物半導体膜を用いたトランジスタにおいて、ゲート絶縁膜１５中に捕獲準位（界面準位ともいう。）があると、トランジスタの電気特性の変動、代表的にはしきい値電圧の変動の原因となる。この結果、トランジスタごとに電気特性がばらつくという問題がある。このため、窒化物絶縁膜２９に欠陥量の少ない窒化シリコン膜を用いることで、しきい値電圧の変動、及びトランジスタの電気特性のばらつきを低減することができる。
また、窒化物絶縁膜２９を積層構造で形成してもよい。例えば、第１の窒化シリコン膜として、欠陥量が少ない窒化シリコン膜とし、第１の窒化シリコン膜上に、水素分子放出量及びアンモニア分子放出量の少ない窒化シリコン膜を第２の窒化シリコン膜を設けることで、ゲート絶縁膜１５として、欠陥量が少なく、且つ水素分子及びアンモニア分子の放出量の少ないゲート絶縁膜を形成することができる。この結果、ゲート絶縁膜１５に含まれる水素及び窒素が、酸化物半導体膜１７へ移動することを抑制できる。
このような窒化物絶縁膜２９は、２段階の形成方法を用いて窒化シリコン膜を積層して形成することが好ましい。はじめに、シラン、窒素、及びアンモニアの混合ガスを原料ガスとして用いたプラズマＣＶＤ法により、欠陥量の少ない第１の窒化シリコン膜を形成する。先に説明した窒化物絶縁膜２７のような原料ガスの流量比を用いることで、水素分子放出量及びアンモニア分子放出量の少ない窒化シリコン膜を第２の窒化シリコン膜として形成することができる。
＜変形例２＞
本実施の形態に示すトランジスタ１０の変形例について、図５を用いて説明する。本実施の形態に示すトランジスタ１０は、チャネルエッチ型のトランジスタであったが、本変形例で説明するトランジスタ１０ｃは、チャネル保護型のトランジスタである。
図５（Ａ）に示すトランジスタ１０ｃは、基板１１上に設けられるゲート電極１３と、基板１１及びゲート電極１３上に形成されるゲート絶縁膜１５と、ゲート絶縁膜１５を介して、ゲート電極１３と重なる酸化物半導体膜１７と、ゲート絶縁膜１５及び酸化物半導体膜１７上の絶縁膜３３と、該絶縁膜３３の開口部において酸化物半導体膜１７に接する一対の電極１９、２０とを有する。
なお、図５（Ｂ）に示すトランジスタ１０ｄは、酸化物半導体膜１７上に形成される絶縁膜３５と、絶縁膜３５に端部が形成され、且つ酸化物半導体膜１７と接する一対の電極１９、２０とを有する。
トランジスタ１０ｃ、１０ｄは、一対の電極１９、２０を形成する際、酸化物半導体膜１７の一部、代表的にはバックチャネル領域が絶縁膜３３、３５に覆われているため、一対の電極１９、２０を形成するエッチングによって、酸化物半導体膜１７のバックチャネル領域はダメージを受けない。さらに、絶縁膜３３、３５を、窒素を有し、且つ欠陥量の少ない酸化物絶縁膜とすることで、電気特性の変動が抑制され、信頼性が向上されたトランジスタを作製することができる。
＜変形例３＞
本実施の形態に示すトランジスタ１０の変形例について、図６を用いて説明する。本実施の形態に示すトランジスタ１０は、一つのゲート電極を備えたトランジスタであったが、本変形例で説明するトランジスタ１０ｅは、酸化物半導体膜を挟む２つのゲート電極を有する。
図６（Ａ）乃至図６（Ｃ）に、半導体装置が有するトランジスタ１０ｅの上面図及び断面図を示す。図６（Ａ）はトランジスタ１０ｅの上面図であり、図６（Ｂ）は、図６（Ａ）の一点鎖線Ａ−Ｂ間の断面図であり、図６（Ｃ）は、図６（Ａ）の一点鎖線Ｃ−Ｄ間の断面図である。なお、図６（Ａ）では、明瞭化のため、基板１１、ゲート絶縁膜１５、保護膜２１などを省略している。
図６（Ｂ）及び図６（Ｃ）に示すトランジスタ１０ｅは、チャネルエッチ型のトランジスタであり、基板１１上に設けられるゲート電極１３と、基板１１及びゲート電極１３上に形成されるゲート絶縁膜１５と、ゲート絶縁膜１５を介して、ゲート電極１３と重なる酸化物半導体膜１７と、酸化物半導体膜１７に接する一対の電極１９、２０とを有する。また、ゲート絶縁膜１５、酸化物半導体膜１７、及び一対の電極１９、２０上に、酸化物絶縁膜２３、酸化物絶縁膜２５、及び窒化物絶縁膜２７で構成される保護膜２１と、保護膜２１上に形成されるゲート電極３７とを有する。ゲート電極３７は、ゲート絶縁膜１５及び保護膜２１に設けられた開口部４２、４３においてゲート電極１３と接続する。なお、ここでは、ゲート絶縁膜１５として、窒化物絶縁膜２９及び酸化物絶縁膜３１が積層されている。また、保護膜２１としては、酸化物絶縁膜２３、酸化物絶縁膜２５、及び窒化物絶縁膜２７が積層されている。
ゲート絶縁膜１５及び保護膜２１には複数の開口部を有する。代表的には、図６（Ｃ）に示すように、チャネル幅方向において、酸化物半導体膜１７を挟む開口部４２、４３を有する。即ち、酸化物半導体膜１７の側面の外側に開口部４２、４３を有する。開口部４２、４３において、ゲート電極１３及びゲート電極３７が接続する。即ち、チャネル幅方向において、ゲート電極１３及びゲート電極３７は、ゲート絶縁膜１５及び保護膜２１を介して酸化物半導体膜１７を囲む。また、チャネル幅方向において、保護膜２１を介して酸化物半導体膜１７の側面と当該開口部４２、４３に設けられたゲート電極３７が位置する。
なお、図６（Ｃ）に示すように、チャネル幅方向において、酸化物半導体膜１７の側面とゲート電極３７とが対向することで、さらには、チャネル幅方向において、ゲート電極１３及びゲート電極３７が、ゲート絶縁膜１５及び保護膜２１を介して酸化物半導体膜１７を囲むことで、酸化物半導体膜１７においてキャリアが、ゲート絶縁膜１５及び保護膜２１と酸化物半導体膜１７との界面のみでなく、酸化物半導体膜１７の内部においても流れるため、トランジスタ１０ｅにおけるキャリアの移動量が増加する。この結果、トランジスタ１０のオン電流が大きくなる共に、電界効果移動度が高くなる。また、ゲート電極３７の電界が酸化物半導体膜１７の側面、または側面及びその近傍を含む端部に影響するため、酸化物半導体膜１７の側面または端部における寄生チャネルの発生を抑制することができる。
＜変形例４＞
本実施の形態に示すトランジスタ１０の変形例について、図７及び図８を用いて説明する。本実施の形態に示すトランジスタ１０は、酸化物半導体膜が単層であったが、本変形例で説明するトランジスタ１０ｆ、１０ｇは、多層膜を有する。
図７（Ａ）乃至図７（Ｃ）に、半導体装置が有するトランジスタ１０ｆの上面図及び断面図を示す。図７（Ａ）はトランジスタ１０ｆの上面図であり、図７（Ｂ）は、図７（Ａ）の一点鎖線Ａ−Ｂ間の断面図であり、図７（Ｃ）は、図７（Ａ）の一点鎖線Ｃ−Ｄ間の断面図である。なお、図７（Ａ）では、明瞭化のため、基板１１、ゲート絶縁膜１５、保護膜２１などを省略している。
図７（Ａ）に示すトランジスタ１０ｆは、ゲート絶縁膜１５を介して、ゲート電極１３と重なる多層膜４５と、多層膜４５に接する一対の電極１９、２０とを有する。また、ゲート絶縁膜１５、多層膜４５、及び一対の電極１９、２０上には、保護膜２１が形成される。
本実施の形態に示すトランジスタ１０ｆにおいて、多層膜４５は、酸化物半導体膜１７及び酸化物半導体膜４６を有する。即ち、多層膜４５は２層構造である。また、酸化物半導体膜１７の一部がチャネル領域として機能する。また、多層膜４５に接するように、保護膜２１が形成されている。
酸化物半導体膜４６は、酸化物半導体膜１７を構成する元素の一種以上から構成される酸化物半導体膜である。このため、酸化物半導体膜１７と酸化物半導体膜４６との界面において、界面散乱が起こりにくい。従って、該界面においてはキャリアの動きが阻害されないため、トランジスタの電界効果移動度が高くなる。
酸化物半導体膜４６は、少なくともＩｎ若しくはＺｎを含む金属酸化物で形成され、代表的には、Ｉｎ−Ｇａ酸化物膜、Ｉｎ−Ｚｎ酸化物膜、Ｉｎ−Ｍ−Ｚｎ酸化物膜（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）であり、且つ酸化物半導体膜１７よりも伝導帯の下端のエネルギーが真空準位に近く、代表的には、酸化物半導体膜４６の伝導帯の下端のエネルギーと、酸化物半導体膜１７の伝導帯の下端のエネルギーとの差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上、または０．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、または０．４ｅＶ以下である。即ち、酸化物半導体膜４６の電子親和力と、酸化物半導体膜１７の電子親和力との差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上、または０．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、または０．４ｅＶ以下である。
酸化物半導体膜４６は、Ｉｎを含むことで、キャリア移動度（電子移動度）が高くなるため好ましい。
酸化物半導体膜４６として、Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄをＩｎより高い原子数比で有することで、以下の効果を有する場合がある。（１）酸化物半導体膜４６のエネルギーギャップを大きくする。（２）酸化物半導体膜４６の電子親和力を小さくする。（３）外部からの不純物の拡散を低減する。（４）酸化物半導体膜１７と比較して、絶縁性が高くなる。（５）Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄは、酸素との結合力が強い金属元素であるため、酸素欠損が生じにくくなる。
酸化物半導体膜４６がＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたときＩｎとＭの原子数比率は、好ましくは、Ｉｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％より多く、さらに好ましくは、Ｉｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％より多いとする。
また、酸化物半導体膜１７及び酸化物半導体膜４６が、Ｉｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の場合、酸化物半導体膜１７と比較して、酸化物半導体膜４６に含まれるＭ（Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の原子数比が大きく、代表的には、酸化物半導体膜１７に含まれる上記原子と比較して、１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上高い原子数比である。
また、酸化物半導体膜１７及び酸化物半導体膜４６が、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の場合、酸化物半導体膜４６をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、酸化物半導体膜１７をＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］とすると、ｙ１／ｘ１がｙ２／ｘ２よりも大きく、好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも１．５倍以上である。さらに好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも２倍以上大きく、より好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも３倍以上大きい。このとき、酸化物半導体膜において、ｙ２がｘ２以上であると、当該酸化物半導体膜を用いたトランジスタに安定した電気特性を付与できるため好ましい。
酸化物半導体膜１７がＩｎ−Ｍ−Ｚｎ酸化物膜（Ｍは、Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の場合、酸化物半導体膜１７を成膜するために用いるターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１とすると、ｘ１／ｙ１は、１／３以上６以下、さらには１以上６以下であって、ｚ１／ｙ１は、１／３以上６以下、さらには１以上６以下であることが好ましい。なお、ｚ１／ｙ１を１以上６以下とすることで、酸化物半導体膜１７としてＣＡＡＣ−ＯＳ膜が形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２等がある。
酸化物半導体膜４６がＩｎ−Ｍ−Ｚｎ酸化物膜（Ｍは、Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の場合、酸化物半導体膜４６を成膜するために用いるターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２とすると、ｘ２／ｙ２＜ｘ１／ｙ１であって、ｚ２／ｙ２は、１／３以上６以下、さらには１以上６以下であることが好ましい。なお、ｚ２／ｙ２を１以上６以下とすることで、酸化物半導体膜４６としてＣＡＡＣ−ＯＳ膜が形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：６、Ｉｎ：Ｍ：Ｚｎ＝１：３：８、Ｉｎ：Ｍ：Ｚｎ＝１：４：３、Ｉｎ：Ｍ：Ｚｎ＝１：４：４、Ｉｎ：Ｍ：Ｚｎ＝１：４：５、Ｉｎ：Ｍ：Ｚｎ＝１：４：６、Ｉｎ：Ｍ：Ｚｎ＝１：５：５、Ｉｎ：Ｍ：Ｚｎ＝１：５：６等がある。
なお、酸化物半導体膜１７及び酸化物半導体膜４６の原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス４０％の変動を含む。
酸化物半導体膜４６の厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍ以下とする。
また、酸化物半導体膜４６は、酸化物半導体膜１７と同様に、例えば非単結晶構造でもよい。非単結晶構造は、例えば、後述するＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ−Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、後述する微結晶構造、または非晶質構造を含む。
酸化物半導体膜４６は、例えば非晶質構造でもよい。非晶質構造の酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の酸化物半導体膜は、例えば、完全な非晶質構造であり、結晶部を有さない。
なお、酸化物半導体膜１７及び酸化物半導体膜４６において、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域の二種以上を有する混合膜を構成してもよい。混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域を有する単層構造の場合がある。また、混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域の積層構造を有する場合がある。
ここでは、酸化物半導体膜１７及び保護膜２１の間に、酸化物半導体膜４６が設けられている。このため、酸化物半導体膜４６と保護膜２１の間において、不純物及び欠陥によりキャリアトラップが形成されても、当該キャリアトラップが形成される領域と酸化物半導体膜１７との間には隔たりがある。この結果、酸化物半導体膜１７を流れる電子がキャリアトラップに捕獲されにくく、トランジスタのオン電流を増大させることが可能であると共に、電界効果移動度を高めることができる。また、キャリアトラップに電子が捕獲されると、該電子が負の固定電荷としてふるまう。この結果、トランジスタのしきい値電圧が変動してしまう。しかしながら、酸化物半導体膜１７とキャリアトラップが形成される領域との間に隔たりがあるため、キャリアトラップにおける電子の捕獲を低減することが可能であり、しきい値電圧の変動を低減することができる。
また、酸化物半導体膜４６は、外部からの不純物を遮蔽することが可能であるため、外部から酸化物半導体膜１７へ移動する不純物量を低減することが可能である。また、酸化物半導体膜４６は、酸素欠損を形成しにくい。これらのため、酸化物半導体膜１７における不純物濃度及び酸素欠損量を低減することが可能である。
なお、酸化物半導体膜１７及び酸化物半導体膜４６は、各膜を単に積層するのではなく連続接合（ここでは特に伝導帯の下端のエネルギーが各膜の間で連続的に変化する構造）が形成されるように作製する。すなわち、各膜の界面トラップ中心や再結合中心のような欠陥準位を形成するような不純物が存在しないような積層構造とする。仮に、積層された酸化物半導体膜１７及び酸化物半導体膜４６の間に不純物が混在していると、エネルギーバンドの連続性が失われ、界面でキャリアがトラップされ、あるいは再結合して、消滅してしまう。
連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置（スパッタリング装置）を用いて各膜を大気に触れさせることなく連続して積層することが必要となる。スパッタリング装置における各チャンバーは、酸化物半導体膜にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて高真空排気（５×１０−７Ｐａ乃至１×１０−４Ｐａ程度まで）することが好ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャンバー内に気体、特に炭素または水素を含む気体が逆流しないようにしておくことが好ましい。
なお、多層膜４５の代わりに、図７（Ｄ）に示すトランジスタ１０ｇのように、多層膜４８を有してもよい。
多層膜４８は、酸化物半導体膜４７、酸化物半導体膜１７、及び酸化物半導体膜４６が順に積層されている。即ち、多層膜４８は３層構造である。また、酸化物半導体膜１７がチャネル領域として機能する。
また、ゲート絶縁膜１５及び酸化物半導体膜４７が接する。即ち、ゲート絶縁膜１５と酸化物半導体膜１７との間に、酸化物半導体膜４７が設けられている。
また、酸化物半導体膜４６及び保護膜２１が接する。即ち、酸化物半導体膜１７と保護膜２１との間に、酸化物半導体膜４６が設けられている。
酸化物半導体膜４７は、酸化物半導体膜４６と同様の材料及び形成方法を適宜用いることができる。
酸化物半導体膜４７は、酸化物半導体膜１７より膜厚が小さいと好ましい。酸化物半導体膜４７の厚さを１ｎｍ以上５ｎｍ以下、好ましくは１ｎｍ以上３ｎｍ以下とすることで、トランジスタのしきい値電圧の変動量を低減することが可能である。
本実施の形態に示すトランジスタは、酸化物半導体膜１７及び保護膜２１の間に、酸化物半導体膜４６が設けられている。このため、酸化物半導体膜４６と保護膜２１の間において、不純物及び欠陥によりキャリアトラップが形成されても、当該キャリアトラップが形成される領域と酸化物半導体膜１７との間には隔たりがある。この結果、酸化物半導体膜１７を流れる電子がキャリアトラップに捕獲されにくく、トランジスタのオン電流を増大させることが可能であると共に、電界効果移動度を高めることができる。また、キャリアトラップに電子が捕獲されると、該電子が負の固定電荷としてふるまう。この結果、トランジスタのしきい値電圧が変動してしまう。しかしながら、酸化物半導体膜１７とキャリアトラップが形成される領域との間に隔たりがあるため、キャリアトラップにおける電子の捕獲を低減することが可能であり、しきい値電圧の変動を低減することができる。
また、酸化物半導体膜４６は、外部からの不純物を遮蔽することが可能であるため、外部から酸化物半導体膜１７へ移動する不純物量を低減することが可能である。また、酸化物半導体膜４６は、酸素欠損を形成しにくい。これらのため、酸化物半導体膜１７における不純物濃度及び酸素欠損量を低減することが可能である。
また、ゲート絶縁膜１５と酸化物半導体膜１７との間に、酸化物半導体膜４７が設けられており、酸化物半導体膜１７と保護膜２１との間に、酸化物半導体膜４６が設けられているため、酸化物半導体膜４７と酸化物半導体膜１７との界面近傍におけるシリコンや炭素の濃度、酸化物半導体膜１７におけるシリコンや炭素の濃度、または酸化物半導体膜４６と酸化物半導体膜１７との界面近傍におけるシリコンや炭素の濃度を低減することができる。
このような構造を有するトランジスタ１０ｇは、酸化物半導体膜１７を含む多層膜４８において欠陥が極めて少ないため、トランジスタの電気特性を向上させることが可能であり、代表的には、オン電流の増大及び電界効果移動度の向上が可能である。また、ストレス試験の一例であるゲートＢＴストレス試験及び光ゲートＢＴストレス試験におけるしきい値電圧の変動量が少なく、信頼性が高い。
なお、図７（Ｂ）に示すトランジスタ１０ｆに、ゲート電極３７を設けたトランジスタ１０ｈを作製することができる（図７（Ｅ）参照。）。または、図７（Ｄ）に示すトランジスタ１０ｇに、ゲート電極３７を設けたトランジスタ１０ｉを作製することができる（図７（Ｆ）参照。）。
＜トランジスタのバンド構造＞
次に、図７（Ａ）に示すトランジスタ１０ｆに設けられる多層膜４５、及び図７（Ｄ）に示すトランジスタ１０ｇに設けられる多層膜４８のバンド構造について、図８を用いて説明する。
ここでは、例として、酸化物半導体膜１７としてエネルギーギャップが３．１５ｅＶであるＩｎ−Ｇａ−Ｚｎ酸化物を用い、酸化物半導体膜４６としてエネルギーギャップが３．５ｅＶであるＩｎ−Ｇａ−Ｚｎ酸化物を用いる。エネルギーギャップは、分光エリプソメータ（ＨＯＲＩＢＡ ＪＯＢＩＮ ＹＶＯＮ社 ＵＴ−３００）を用いて測定できる。
酸化物半導体膜１７及び酸化物半導体膜４６の真空準位と価電子帯上端のエネルギー差（イオン化ポテンシャルともいう。）は、それぞれ８ｅＶ及び８．２ｅＶである。なお、真空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａｖｉｏｌｅｔ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置（ＵＬＶＡＣ−ＰＨＩ社 ＶｅｒｓａＰｒｏｂｅ）を用いて測定できる。
したがって、酸化物半導体膜１７及び酸化物半導体膜４６の真空準位と伝導帯下端のエネルギー差（電子親和力ともいう。）は、それぞれ４．８５ｅＶ及び４．７ｅＶである。
図８（Ａ）は、トランジスタ１０ｆに含まれる多層膜４５のバンド構造の一部を模式的に示している。ここでは、ゲート絶縁膜１５及び保護膜２１を酸化シリコン膜とし、多層膜４５と酸化シリコン膜を接して設けた場合について説明する。なお、図８（Ａ）に表すＥｃＩ１は酸化シリコン膜の伝導帯下端のエネルギーを示し、ＥｃＳ１は酸化物半導体膜１７の伝導帯下端のエネルギーを示し、ＥｃＳ２は酸化物半導体膜４６の伝導帯下端のエネルギーを示し、ＥｃＩ２は酸化シリコン膜の伝導帯下端のエネルギーを示す。また、ＥｃＩ１は、図７（Ｂ）に示すゲート絶縁膜１５に相当し、ＥｃＩ２は、図７（Ｂ）示す保護膜２１に相当する。
図８（Ａ）に示すように、酸化物半導体膜１７及び酸化物半導体膜４６において、伝導帯下端のエネルギーは障壁が無くなだらかに変化する。換言すると、連続的に変化するともいうことができる。これは、多層膜４５は、酸化物半導体膜１７と共通の元素を含み、酸化物半導体膜１７及び酸化物半導体膜４６の間で、酸素が相互に移動することで混合層が形成されるためであるということができる。
図８（Ａ）より、多層膜４５の酸化物半導体膜１７がウェル（井戸）となり、多層膜４５を用いたトランジスタにおいて、チャネル領域が酸化物半導体膜１７に形成されることがわかる。なお、多層膜４５は、伝導帯下端のエネルギーが連続的に変化しているため、酸化物半導体膜１７と酸化物半導体膜４６とが連続接合している、ともいえる。
なお、図８（Ａ）に示すように、酸化物半導体膜４６と、保護膜２１との界面近傍には、不純物や欠陥に起因したトラップ準位が形成され得るものの、酸化物半導体膜４６が設けられることにより、酸化物半導体膜１７と該トラップ準位とを遠ざけることができる。ただし、ＥｃＳ１とＥｃＳ２とのエネルギー差が小さい場合、酸化物半導体膜１７の電子が該エネルギー差を越えてトラップ準位に達することがある。トラップ準位に電子が捕獲されることで、酸化物絶縁膜表面に負の固定電荷が生じ、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。したがって、ＥｃＳ１とＥｃＳ２とのエネルギー差を、０．１ｅＶ以上、好ましくは０．１５ｅＶ以上とすると、トランジスタのしきい値電圧の変動が低減され、安定した電気特性となるため好適である。
また、図８（Ｂ）は、トランジスタ１０ｆの多層膜４５のバンド構造の一部を模式的に示し、図８（Ａ）に示すバンド構造の変形例である。ここでは、ゲート絶縁膜１５及び保護膜２１を酸化シリコン膜とし、多層膜４５と酸化シリコン膜を接して設けた場合について説明する。なお、図８（Ｂ）に表すＥｃＩ１は酸化シリコン膜の伝導帯下端のエネルギーを示し、ＥｃＳ１は酸化物半導体膜１７の伝導帯下端のエネルギーを示し、ＥｃＩ２は酸化シリコン膜の伝導帯下端のエネルギーを示す。また、ＥｃＩ１は、図７（Ｂ）に示すゲート絶縁膜１５に相当し、ＥｃＩ２は、図７（Ｂ）に示す保護膜２１に相当する。
図７（Ｂ）に示すトランジスタにおいて、一対の電極１９、２０の形成時に多層膜４５の上方、すなわち酸化物半導体膜４６がエッチングされる場合がある。一方、酸化物半導体膜１７の上面は、酸化物半導体膜４６の成膜時に酸化物半導体膜１７と酸化物半導体膜４６の混合層が形成される場合がある。
例えば、酸化物半導体膜１７が、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物、またはＩｎ：Ｇａ：Ｚｎ＝３：１：２［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物をスパッタリングターゲットに用いて成膜された酸化物半導体膜であり、酸化物半導体膜４６が、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物、またはＩｎ：Ｇａ：Ｚｎ＝１：３：６［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物をスパッタリングターゲットに用いて成膜された酸化物半導体膜である場合、酸化物半導体膜１７よりも酸化物半導体膜４６のＧａの含有量が多いため、酸化物半導体膜１７の上面には、ＧａＯｘ層または酸化物半導体膜１７よりもＧａを多く含む混合層が形成されうる。
したがって、酸化物半導体膜４６がエッチングされた場合においても、ＥｃＳ１のＥｃＩ２側の伝導帯下端のエネルギーが高くなり、図８（Ｂ）に示すバンド構造のようになる場合がある。
図８（Ｂ）に示すバンド構造のようになる場合、チャネル領域の断面観察時において、多層膜４５は、酸化物半導体膜１７のみと見かけ上観察される場合がある。しかしながら、実質的には、酸化物半導体膜１７上には、酸化物半導体膜１７よりもＧａを多く含む混合層が形成されているため、該混合層を１．５番目の層として、捉えることができる。なお、該混合層は、例えば、ＥＤＸ分析等によって、多層膜４５に含有する元素を測定した場合、酸化物半導体膜１７の上方の組成を分析することで確認することができる。例えば、酸化物半導体膜１７の上方の組成が、酸化物半導体膜１７中の組成よりもＧａの含有量が多い構成となることで確認することができる。
図８（Ｃ）は、トランジスタ１０ｇの多層膜４８のバンド構造の一部を模式的に示している。ここでは、ゲート絶縁膜１５及び保護膜２１を酸化シリコン膜とし、多層膜４８と酸化シリコン膜を接して設けた場合について説明する。なお、図８（Ｃ）に表すＥｃＩ１は酸化シリコン膜の伝導帯下端のエネルギーを示し、ＥｃＳ１は酸化物半導体膜１７の伝導帯下端のエネルギーを示し、ＥｃＳ２は酸化物半導体膜４６の伝導帯下端のエネルギーを示し、ＥｃＳ３は酸化物半導体膜４７の伝導帯下端のエネルギーを示し、ＥｃＩ２は酸化シリコン膜の伝導帯下端のエネルギーを示す。また、ＥｃＩ１は、図７（Ｄ）に示すゲート絶縁膜１５に相当し、ＥｃＩ２は、図７（Ｄ）に示す保護膜２１に相当する。
図８（Ｃ）に示すように、酸化物半導体膜４７、酸化物半導体膜１７、及び酸化物半導体膜４６において、伝導帯下端のエネルギーは障壁が無くなだらかに変化する。換言すると、連続的に変化するともいうことができる。これは、多層膜４８は、酸化物半導体膜１７と共通の元素を含み、酸化物半導体膜１７及び酸化物半導体膜４７の間で、並びに酸化物半導体膜１７及び酸化物半導体膜４６の間で、酸素が相互に移動することで混合層が形成されるためであるということができる。
図８（Ｃ）より、多層膜４８の酸化物半導体膜１７がウェル（井戸）となり、多層膜４８を用いたトランジスタにおいて、チャネル領域が酸化物半導体膜１７に形成されることがわかる。なお、多層膜４８は、伝導帯下端のエネルギーが連続的に変化しているため、酸化物半導体膜４７と、酸化物半導体膜１７と、酸化物半導体膜４６とが連続接合している、ともいえる。
なお、酸化物半導体膜１７及び保護膜２１の界面近傍、並びに酸化物半導体膜１７及びゲート絶縁膜１５の界面近傍には、不純物や欠陥に起因したトラップ準位が形成され得るものの、図８（Ｃ）に示すように、酸化物半導体膜４６、酸化物半導体膜４７が設けられることにより、酸化物半導体膜１７と該トラップ準位が形成される領域とを遠ざけることができる。ただし、ＥｃＳ１とＥｃＳ２とのエネルギー差、及びＥｃＳ１とＥｃＳ３とのエネルギー差が小さい場合、酸化物半導体膜１７の電子がエネルギー差を越えてトラップ準位に達することがある。トラップ準位に電子が捕獲されることで、酸化物絶縁膜表面に負の固定電荷が生じ、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。したがって、ＥｃＳ１とＥｃＳ２とのエネルギー差、及びＥｃＳ１とＥｃＳ３とのエネルギー差を、０．１ｅＶ以上、好ましくは０．１５ｅＶ以上とすると、トランジスタのしきい値電圧の変動が低減され、安定した電気特性となるため好適である。
なお、酸化物半導体膜４６の代わりに、Ｉｎ−Ｍ酸化物（Ｍは、Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）で形成される金属酸化物膜を用いることができる。ただし、該金属酸化物膜がチャネル領域の一部として機能することを防止するため、金属酸化物膜には導電率が十分に低い材料を用いるものとする。または、金属酸化物膜には、電子親和力（真空準位と伝導帯下端のエネルギー差）が酸化物半導体膜１７よりも小さく、伝導帯下端のエネルギーが酸化物半導体膜１７の伝導帯下端エネルギーと差分（バンドオフセット）を有する材料を用いるものとする。また、ドレイン電圧の大きさに依存したしきい値電圧の差が生じることを抑制するためには、金属酸化物膜の伝導帯下端のエネルギーが、酸化物半導体膜１７の伝導帯下端のエネルギーよりも０．２ｅＶ以上真空準位に近い材料、好ましくは０．５ｅＶ以上真空準位に近い材料を適用することが好ましい。
また、Ｉｎに対する元素Ｍの原子数比を高めることで、金属酸化物膜のエネルギーギャップを大きくし、電子親和力を小さくすることができる。例えば、金属酸化物膜として、Ｉｎ−Ｍ酸化物（Ｍは、Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）で構成される材料を用いる場合、酸化物半導体膜１７との間に伝導帯のバンドオフセットを形成し、金属酸化物膜にチャネルが形成されることを抑制するためには、金属酸化物膜は、Ｉｎ：Ｍ＝ｘ：ｙ［原子数比］とすると、ｙ／（ｘ＋ｙ）を、０．７５以上１以下、好ましくは、０．７８以上１以下、より好ましくは０．８０以上１以下とすることが好ましい。ただし、金属酸化物膜は、主成分であるインジウム、Ｍ及び酸素以外の元素が不純物として混入していてもよい。その際の不純物の割合は、０．１％以下が好ましい。
また、金属酸化物膜をスパッタリング法によって形成する場合、Ｉｎに対する元素Ｍの原子数比を高めることで、成膜時のパーティクル数を低減させることが可能である。パーティクル数を低減させるためには、Ｉｎ：Ｍ＝ｘ：ｙ［原子数比］とすると、ｙ／（ｘ＋ｙ）を、０．９０以上、例えば０．９３とするとよい。ただし、金属酸化物膜をスパッタリング法によって形成する場合、Ｉｎに対するＭの原子数比が高すぎると、ターゲットの絶縁性が高く、ＤＣ放電を用いた成膜が困難となり、ＲＦ放電を適用する必要が生じる。よって、大面積基板への対応が可能なＤＣ放電を用いて成膜を行うためには、ｙ／（ｘ＋ｙ）を０．９６以下、好ましくは０．９５以下、例えば０．９３とするとよい。大面積基板に対応した成膜方法を適用することで、半導体装置の生産性を高めることができる。
なお、金属酸化物膜は、膜中にスピネル型の結晶構造が含まれないことが好ましい。金属酸化物膜の膜中にスピネル型の結晶構造を含む場合、該スピネル型の結晶構造と他の領域との間において、一対の電極１９、２０の構成元素が酸化物半導体膜１７へ拡散してしまう場合があるためである。例えば、金属酸化物膜としてＩｎ−Ｍ酸化物を適用し、Ｍとして２価の金属原子（例えば、亜鉛など）を含まない構成とすることで、スピネル型の結晶構造を含有しない金属酸化物膜を形成することができるため好ましい。
金属酸化物膜の膜厚は、一対の電極１９、２０の構成元素が酸化物半導体膜１７に拡散することを抑制することのできる膜厚以上であって、保護膜２１から酸化物半導体膜１７への酸素の供給を抑制する膜厚未満とする。例えば、金属酸化物膜の膜厚が１０ｎｍ以上であると、一対の電極１９、２０の構成元素が酸化物半導体膜１７へ拡散するのを抑制することができる。また、金属酸化物膜の膜厚を１００ｎｍ以下とすると、保護膜２１から酸化物半導体膜１７へ効果的に酸素を供給することができる。
＜変形例５＞
本実施の形態に示すトランジスタの変形例について、図１０を用いて説明する。本変形例に示すトランジスタ１０ｊは、多階調マスクを用いて形成された酸化物半導体膜１７ａ及び一対の電極１９ａ、２０ａを有することを特徴とする。
多階調マスクを用いることで、複数の厚さを有するレジストマスクを形成することが可能であり、該レジストマスクを用い、酸化物半導体膜１７ａを形成した後、酸素プラズマ等にレジストマスクを曝すことで、レジストマスクの一部が除去され、一対の電極を形成するためのレジストマスクとなる。このため、酸化物半導体膜１７ａ及び一対の電極１９ａ、２０ａの作製工程におけるフォトリソグラフィ工程数を削減することができる。
なお、多階調マスクを用いることで、酸化物半導体膜１７ａの一部が、平面形状において一対の電極１９ａ、２０ａの外側に露出する。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成及び方法などと適宜組み合わせて用いることができる。
＜変形例６＞
本実施の形態に示すトランジスタの変形例について、図９を用いて説明する。本変形例に示すトランジスタ１０ｋは、保護膜２１上に有機絶縁膜３８を有する。
有機絶縁膜３８としては、例えば、ポリイミド、アクリル、ポリアミド、エポキシ等の有機樹脂膜を用いることができる。有機絶縁膜３８は、厚さが５００ｎｍ以上１０μｍ以下であることが好ましい。
なお、有機絶縁膜３８は、保護膜２１上全面に設けられてもよい。または、各トランジスタごとに分離されており、且つ各トランジスタの酸化物半導体膜１７と重なるように設けられてもよい。有機絶縁膜３８が分離して形成されていると、外部からの水が有機絶縁膜３８を通じて半導体装置内に拡散しないため好ましい。
有機絶縁膜３８は、５００ｎｍ以上と厚さが厚いため、ゲート電極１３に負の電圧が印加されることによって発生する電場が有機絶縁膜３８の表面にまで影響せず、有機絶縁膜３８の表面に正の電荷が帯電しにくい。また、空気中に含まれる正の荷電粒子が、有機絶縁膜３８の表面に吸着しても、有機絶縁膜３８は、５００ｎｍ以上と厚さが厚いため、有機絶縁膜３８の表面に吸着した正の荷電粒子の電場は、酸化物半導体膜１７及び保護膜２１の界面まで影響しにくい。この結果、酸化物半導体膜１７及び保護膜２１の界面において、実質的に正のバイアスが印加された状態とならず、トランジスタのしきい値電圧の変動が少ない。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成及び方法などと適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、トランジスタに含まれる酸化物半導体膜、及び該酸化物半導体膜に接する酸化物絶縁膜に含まれる欠陥と、トランジスタ特性の劣化について説明する。
＜１． ＮＯｘ＞
はじめに、酸化物半導体膜に接する酸化物絶縁膜に含まれる窒素酸化物（以下、ＮＯｘと表記する（ｘ＝０以上２以下、好ましくは１以上２以下））について説明する。
＜１−１． 酸化物絶縁膜中のＮＯｘの遷移レベルについて＞
はじめに、固体中の点欠陥の遷移レベルを用いて説明する。遷移レベルとは、ギャップ内に準位を形成する不純物あるいは欠陥（以下、欠陥Ｄと記す。）の荷電状態を説明する概念であり、欠陥の形成エネルギーから算出される。すなわち、遷移レベルは、ドナー準位やアクセプター準位と類似の概念である。
欠陥Ｄの荷電状態の形成エネルギーと遷移レベルの関係について説明する。欠陥Ｄは荷電状態によって形成エネルギーが異なり、フェルミエネルギーにも依存する。欠陥が電子を１つ放出した状態をＤ＋と示し、電子を１つ捕獲した状態をＤ−と示し、電子の移動のない状態を、Ｄ０と示す。
欠陥Ｄ＋、欠陥Ｄ０、欠陥Ｄ−それぞれの形成エネルギーと遷移レベルの関係を図１１（Ａ）に示す。また、図１１（Ｂ）に、欠陥Ｄが中性状態で電子が１個占有した軌道を有する場合について、欠陥Ｄ＋、欠陥Ｄ０、欠陥Ｄ−それぞれの電子配置を示す。
図１１（Ａ）において、点線は欠陥Ｄ＋の形成エネルギー、実線は欠陥Ｄ０の形成エネルギー、破線は欠陥Ｄ−の形成エネルギーを示す。遷移レベルは、欠陥Ｄの異なる荷電状態の形成エネルギーが等しくなるフェルミ準位の位置を表す。欠陥Ｄ＋と欠陥Ｄ０との形成エネルギーが等しくなるフェルミ準位の位置（即ち、点線と実線の交点の位置）をε（＋／０）と表し、欠陥Ｄ０と欠陥Ｄ−との形成エネルギーが等しくなるフェルミ準位の位置（即ち、実線と破線の交点の位置）をε（０／−）と表す。
次に、フェルミ準位を変化させたときの欠陥のエネルギー的に安定な荷電状態の変遷の概念図を図１２に示す。図１２において、二点破線はフェルミ準位を表す。また、図１２左図において、（１）、（２）、（３）それぞれをフェルミ準位とした場合のバンド図を図１２右図に示す。
固体の遷移レベルを知ることで、フェルミ準位をパラメータとしたときに、それぞれのフェルミ準位で欠陥がどのような荷電状態でエネルギー的に安定かを定性的に把握することができる。
次に、酸化物半導体膜に接する酸化物絶縁膜の代表例として酸化窒化シリコン（ＳｉＯＮ）を用い、酸化窒化シリコン中の欠陥準位と、該欠陥準位に起因するＥＳＲシグナルについて、計算による検証を行った。具体的には、酸化シリコン（ＳｉＯ２）中にＮＯ２、Ｎ２Ｏ、ＮＯ、及びＮ原子を導入したモデルについて、ＮＯ２、Ｎ２Ｏ、ＮＯ、及びＮ原子の遷移レベルを調べることで、ＮＯ２、Ｎ２Ｏ、ＮＯ、及びＮ原子がトランジスタの電子トラップとなりうるのかどうかを検証した。
計算には、低温型石英（α−ｑｕａｒｔｚ）結晶構造のＳｉＯ２（ｃ−ＳｉＯ２）をモデルとして用いた。欠陥のないｃ−ＳｉＯ２の結晶モデルを図１３に示す。
まず、ｃ−ＳｉＯ２の単位格子を全ての軸方向に２倍した７２原子モデルに対し、格子定数、各原子座標について構造最適化計算を行った。計算には、第一原理計算ソフトウェアＶＡＳＰ（Ｔｈｅ Ｖｉｅｎｎａ Ａｂ ｉｎｉｔｉｏ ｓｉｍｕｌａｔｉｏｎ ｐａｃｋａｇｅ）を用いた。また、内殻電子の効果はＰｒｏｊｅｃｔｏｒ Ａｕｇｍｅｎｔｅｄ Ｗａｖｅ（ＰＡＷ）法により計算し、汎関数にはＨｅｙｄ−Ｓｃｕｓｅｒｉａ−Ｅｒｎｚｅｒｈｏｆ（ＨＳＥ） ＤＦＴハイブリッド汎関数（ＨＳＥ０６）を用いた。計算条件を以下に示す。
最適化後のｃ−ＳｉＯ２モデルのバンドギャップは、実験値である９．０ｅＶに近い８．９７ｅＶであった。
続いて、上記ｃ−ＳｉＯ２モデルにおける、結晶構造内の空間（格子間）にＮＯ２、Ｎ２Ｏ、ＮＯ、またはＮ原子を導入したそれぞれのモデルについて、構造の最適化計算を行った。ここで、各モデルについて、モデル全体が＋１価である場合（電荷：＋１）、モデル全体が電気的に中性（０価）である場合（電荷：中性）、及びモデル全体が−１価である場合（電荷：−１）、の３通りについて、それぞれ最適化計算を行った。ただし、モデル全体に課した電荷は、電子の基底状態ではそれぞれ、ＮＯ２、Ｎ２Ｏ、ＮＯ、及びＮ原子を含む欠陥に局在していることを確認した。
まず、ｃ−ＳｉＯ２モデルの格子間にＮＯ２を導入したモデルについて、最適化計算を行った後の構造及びＮＯ２分子の構造パラメータを図１４に示す。なお、図１４において、参考例として、気相状態におけるＮＯ２分子の構造パラメータも付記する。
一般に電気的に中性でない分子を分子イオンなどとよぶことが多いが、ここでは結晶格子の内部に導入された分子を議論しているため、気相状態とは異なり分子の価数を定量することは困難であることなどから、便宜上、電気的に中性でない分子についても分子とよぶこととする。
図１４より、ＮＯ２分子を導入したとき、モデルの電荷が＋１の場合ではＮＯ２分子がほぼ直線状であり、モデルの電荷が中性、−１の順で、Ｏ−Ｎ−Ｏ結合角が小さくなる傾向がみられた。このＮＯ２分子の構造変化は、気相中の孤立分子の電荷数を変えたときの結合角の変化とほぼ同等であることから、仮定した電荷の殆どはＮＯ２分子が担っており、またＳｉＯ２中のＮＯ２分子は、孤立分子に近い状態で存在していることが推察される。
続いて、ｃ−ＳｉＯ２モデルの格子間にＮ２Ｏを導入したモデルについて、最適化計算を行った後の構造と、Ｎ２Ｏ分子の構造パラメータを図１５に示す。なお、図１５において、参考例として、気相状態におけるＮ２Ｏ分子の構造パラメータも付記する。
図１５より、モデルの電荷が＋１の場合と中性の場合とでは、Ｎ２Ｏ分子の構造はほぼ同じ直線状の構造となった。一方、モデルの電荷が−１の場合では、Ｎ２Ｏ分子は折れ曲がった構造であり、且つＮ−Ｏ間距離が他の２条件に比べて伸びている。これはＮ２Ｏ分子のπ＊軌道であるＬＵＭＯ準位に電子が入ったためと考えられる。
次に、ｃ−ＳｉＯ２モデルの格子間にＮＯを導入したモデルについて、最適化計算を行った後の構造と、ＮＯ分子の構造パラメータを図１６に示す。
図１６より、モデルの電荷が＋１の場合Ｎ−Ｏ間距離は短く、逆にモデルの電荷が−１のときにはＮ−Ｏ間距離が長くなっている。これは、気相状態のＮＯ分子の電荷が＋１、０、または−１のときに、Ｎ−Ｏ結合の結合次数がそれぞれ３．０、２．５、２．０であり、電荷が＋１のときに最も大きいことを反映していると推察される。このことから、ＳｉＯ２中のＮＯ分子は、孤立分子に近い状態で安定に存在すると推察される。
最後に、ｃ−ＳｉＯ２モデルの格子間にＮ原子を導入したモデルについて、最適化計算を行った後の構造を図１７に示す。
図１７より、いずれの荷電状態でも、Ｎ原子は格子間に孤立原子として存在するよりも、ＳｉＯ２中の原子と結合した方が、エネルギー的に安定であることが分かった。
続いて、各モデルに対して、遷移レベルの計算を行った。
ここで、構造中に欠陥Ｄを有するモデルにおける、電荷ｑの状態と電荷ｑ’の状態とを遷移する遷移レベルε（ｑ／ｑ’）は、以下の数式３により算出することができる。
ここで、Ｅｔｏｔ（Ｄｑ）は電荷ｑの欠陥Ｄをもつモデルの全エネルギー、Ｅｔｏｔ（ｂｕｌｋ）は欠陥のないモデルの全エネルギー、ｎｉは欠陥に寄与する原子ｉの個数、μｉは原子ｉの化学ポテンシャル、εＶＢＭは欠陥のないモデルにおける価電子帯上端のエネルギー、ΔＶｑは静電ポテンシャルに関する補正項、Ｅｆはフェルミエネルギーである。
上記式より得られた遷移レベルを記載したバンドダイアグラムを図１８に示す。なお、酸化物半導体膜として、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１の金属酸化物を用いて形成した酸化物半導体膜（以下、ＩＧＺＯ（１１１）と示す。）を用いた。また、図１８には、上記４つのモデルのバンドダイアグラムに加え、ＩＧＺＯ（１１１）のバンドダイアグラムも合わせて明示している。なお、図１８の数値の単位はｅＶである。
図１８において、各遷移レベルの値は、ＳｉＯ２の価電子帯上端を基準（０．０ｅＶ）とした値を示している。なお、ここではＳｉＯ２の電子親和力として文献値を用いたが、ＳｉＯ２とＩＧＺＯ（１１１）を接合した場合の各々のバンドの位置関係は、実際にはＳｉＯ２の電子親和力の影響を受ける場合がある。
また、モデルの電荷が＋１の状態と０の状態を遷移する遷移レベルを（＋／０）と表記し、モデルの電荷が０の状態と−１の状態を遷移する遷移レベルを（０／−）と表記する。
図１８において、ＳｉＯ２内にＮＯ２分子を導入したモデルでは、ＩＧＺＯ（１１１）のバンドギャップ内に相当する位置に（＋／０）及び（０／−）の２つの遷移レベルが存在し、電子のトラップ・デトラップに関与する可能性があることを示唆する。また、ＳｉＯ２にＮＯ分子を導入したモデル、及びＮ原子を導入したモデルでは、いずれもＩＧＺＯ（１１１）のバンドギャップ内に相当する位置に（＋／０）の遷移レベルが存在する。一方、ＳｉＯ２内にＮ２Ｏ分子を導入したモデルの遷移レベルは、いずれもＩＧＺＯ（１１１）のバンドギャップよりも外側に存在し、フェルミ準位の位置に関わらず中性分子として安定に存在することが推察される。
以上の結果から、トランジスタのしきい値電圧のプラスシフトの要因である電子のトラップ・デトラップに関与する、窒素を含む格子間分子は、ＩＧＺＯ（１１１）のバンドギャップ内の伝導帯よりの位置に遷移レベルを有する分子である。ここでは、ＩＧＺＯ（１１１）のバンドギャップ内の伝導帯よりの位置に遷移レベルを有する分子は、ＮＯ２分子またはＮＯ分子、若しくはその両方である可能性が高いことが強く示唆される。
＜１−２． ＥＳＲシグナルの検証＞
上記遷移レベルの計算結果を受け、以下ではＮＯ２分子のＥＳＲシグナルを計算にて求めた。また、ここではＳｉＯ２内のＯ原子にＮ原子が置換したモデルについても同様の検証を行った。
ここで、Ｎ原子は電子が７個、Ｏ原子は電子が８個存在するため、ＮＯ２分子は電子が開殻構造となる。したがって、中性のＮＯ２分子は孤立電子を有するため、ＥＳＲで測定することが可能である。また、ＳｉＯ２中のＯ原子にＮ原子が置換した場合、Ｎ原子の周りにＳｉが２つしかない状況となり、Ｎはダングリングボンドを有するため、同様にＥＳＲで測定することが可能である。また、１４Ｎはその核スピンが１であるため、１４Ｎが関与するＥＳＲシグナルのピークは３つにスプリットする。このとき、ＥＳＲシグナルのスプリット幅は超微細結合定数である。
そこで、酸化物絶縁膜におけるＥＳＲシグナルが３つにスプリットする起源が、ＮＯ２分子に起因するのか、またはＳｉＯ２内のＯ原子を置換したＮ原子に起因するのか、を計算により検証した。なお、ＳｉＯ２の結晶構造をモデルとして用いた場合、計算量が膨大となるため、ここでは図１９に示すような２種類のクラスタ構造のモデルを用い、これらに関して構造最適化を行った後、ｇ値と超微細結合定数について計算した。図１９（Ａ）は中性状態のＮＯ２分子のモデルであり、図１９（Ｂ）は、Ｓｉ−Ｎ−Ｓｉ結合を有するクラスタモデルである。なお、図１９（Ｂ）に示すモデルでは、Ｓｉ原子の未結合手をＨ原子で終端したクラスタモデルを用いた。
モデルの構造最適化ならびに構造最適化されたモデルのｇ値及び超微細結合定数の計算にはＡＤＦ（Ａｍｓｔｅｒｄａｍ Ｄｅｎｓｉｔｙ Ｆｕｎｃｔｉｏｎａｌ ｓｏｆｔｗａｒｅ）を用いた。また、モデルの構造最適化ならびに構造最適化されたモデルのｇ値及び超微細結合定数の計算共に、汎関数として”ＧＧＡ：ＢＰ”を、基底関数として”ＱＺ４Ｐ”を、Ｃｏｒｅ Ｔｙｐｅとして”Ｎｏｎｅ”を用いた。また、ｇ値及び超微細結合定数の計算時には、相対論効果として”Ｓｐｉｎ−Ｏｒｂｉｔ”を考慮し、ＥＳＲ／ＥＰＲの計算方法として、”ｇ ＆ Ａ−Ｔｅｎｓｏｒ（ｆｕｌｌ ＳＯ）”を選択した。計算条件を以下に示す。
構造最適化の結果、まず、図１９（Ａ）に示すＮＯ２分子について、Ｎ−Ｏ結合長は０．１２０５ｎｍ、Ｏ−Ｎ−Ｏ結合角は１３４．１°となった。これはＮＯ２分子についての実験値である結合長０．１１９７ｎｍ、結合角１３４．３°と近い値となった。また、図１９（Ｂ）に示すＳｉ−Ｎ−Ｓｉクラスタモデルについては、Ｓｉ−Ｎの結合長は０．１７２ｎｍ、Ｓｉ−Ｎ−Ｓｉ結合角は１３８．３°となった。これは、第一原理計算によりＳｉＯ２結晶中のＯ原子にＮ原子を置換して構造最適化計算を行った後の構造における、Ｓｉ−Ｎの結合長０．１７０ｎｍ、Ｓｉ−Ｎ−Ｓｉ結合角１３９．０°と同程度であった。
計算したｇ値及び超微細結合定数の値を、以下に示す。
上述のように、超微細結合定数Ａは、ＥＳＲシグナルのピークのスプリット幅に対応する。表３より、ＮＯ２分子の超微細結合定数Ａの値は、平均値がほぼ５ｍＴである。一方、Ｓｉ−Ｎ−Ｓｉクラスタモデルについては、超微細結合定数ＡのうちＡ＿ｘのみ正の値を取るが、その値は３ｍＴ程度である。なお、ｇ値と超微細結合定数Ａから求めた、ＮＯ２及びＳｉ−Ｎ−ＳｉのＥＳＲスペクトルをそれぞれ図２０（Ａ）及び図２０（Ｂ）に示す。
この結果から、ＸバンドのＥＳＲ測定において、３つのシグナルを有し、約５ｍＴの超微細構造定数を有し、ｇ値が約２であるＥＳＲスペクトルは、ＳｉＯ２結晶中のＮＯ２分子に起因するものである可能性が高い。なお、３つのシグナルにおいて、中央のシグナルのｇ値が約２である。
＜１−３． トランジスタの劣化メカニズムの考察＞
以下では、上記の結果をもとに、プラスゲートＢＴストレス試験（＋ＧＢＴ）を行ったときの、トランジスタのしきい値電圧がプラスシフトする現象について、そのメカニズムを考察する。
図２１を用いてメカニズムを考察する。図２１には、ゲート（ＧＥ）、ゲート絶縁膜（ＧＩ）、酸化物半導体膜（ＯＳ）、酸化窒化シリコン膜（ＳｉＯＮ）が順に積層された構造を示す。ここでは、酸化物半導体膜（ＯＳ）のバックチャネル側である酸化窒化シリコン膜ＳｉＯＮに、窒素酸化物が含まれる場合について説明する。
まず、トランジスタにプラスゲートＢＴストレス試験（＋ＧＢＴ）を行うと、酸化物半導体膜ＯＳのゲート絶縁膜ＧＩ側及び酸化窒化シリコン膜ＳｉＯＮ側の電子密度は大きくなる。なお、酸化物半導体膜ＯＳの酸化窒化シリコン膜ＳｉＯＮ側は、ゲート絶縁膜ＧＩ側と比較して電子密度が小さい。酸化窒化シリコン膜ＳｉＯＮに含まれるＮＯ２分子またはＮＯ分子が、ゲート絶縁膜ＧＩ及び酸化物半導体膜ＯＳの界面、並びに酸化物半導体膜ＯＳと酸化窒化シリコン膜ＳｉＯＮの界面に拡散すると、プラスゲートＢＴストレス試験（＋ＧＢＴ）によって誘起されたゲート絶縁膜ＧＩ側及びバックチャネル側の電子をトラップする。その結果、トラップされた電子が、ゲート絶縁膜ＧＩ及び酸化物半導体膜ＯＳの界面、並びに酸化物半導体膜ＯＳ及び酸化窒化シリコン膜ＳｉＯＮの界面近傍に留まるため、トランジスタのしきい値電圧がプラス方向にシフトする。
すなわち、酸化物半導体膜と接する酸化窒化シリコン膜において、含有する窒素酸化物の濃度が低いほどトランジスタのしきい値電圧の変動を抑制することができる。ここで、酸化物半導体膜と接する酸化窒化シリコン膜としては、バックチャネル側に接する保護膜、及びゲート絶縁膜などがある。窒素酸化物の含有量が極めて低い酸化窒化シリコン膜を、酸化物半導体膜と接して設けることにより、極めて信頼性の高いトランジスタを実現することができる。
＜２． ＶＯＨ＞
次に、酸化物半導体膜に含まれる欠損の一つである、酸素欠損ＶＯ中に位置するＨ原子（以下、ＶＯＨと表記する。）について説明する。
＜２−１． Ｈの存在形態間のエネルギーと安定性＞
はじめに、酸化物半導体膜に存在するＨの形態のエネルギー差と安定性について、計算した結果を説明する。ここでは、酸化物半導体膜としてＩｎＧａＺｎＯ４（以下、ＩＧＺＯ（１１１）と示す。）を用いた。
計算に用いた構造は、ＩＧＺＯ（１１１）の六方晶の単位格子をａ軸及びｂ軸方向に２倍ずつにした８４原子バルクモデルを基本とした。
バルクモデルにおいて、３個のＩｎ原子及び１個のＺｎ原子と結合したＯ原子１個をＨ原子に置換したモデルを用意した（図２２（Ａ）参照）。また、図２２（Ａ）において、ＩｎＯ層におけるａｂ面をｃ軸から見た図を図２２（Ｂ）に示す。３個のＩｎ原子及び１個のＺｎ原子と結合したＯ原子１個を取り除いた領域を、酸素欠損ＶＯと示し、図２２（Ａ）及び図２２（Ｂ）において破線で示す。また、酸素欠損ＶＯ中に位置するＨ原子をＶＯＨと表記する。
また、バルクモデルにおいて、３個のＩｎ原子及び１個のＺｎ原子と結合したＯ原子１個を取り除き、酸素欠損（ＶＯ）を形成する。該ＶＯ近傍で、ａｂ面に対して１個のＧａ原子及び２個のＺｎ原子と結合したＯ原子にＨ原子が結合したモデルを用意した（図２２（Ｃ）参照）。また、図２２（Ｃ）において、ＩｎＯ層におけるａｂ面をｃ軸から見た図を図２２（Ｄ）に示す。図２２（Ｃ）及び図２２（Ｄ）において、酸素欠損ＶＯを破線で示す。また、酸素欠損ＶＯを有し、且つ酸素欠損ＶＯ近傍で、ａｂ面に対して１個のＧａ原子及び２個のＺｎ原子と結合したＯ原子に結合したＨ原子を有するモデルをＶＯ＋Ｈと表記する。
上記２つのモデルに対して、格子定数を固定しての最適化計算を行い、全エネルギーを算出した。なお、全エネルギーの値が小さいほどその構造はより安定といえる。
計算には、第一原理計算ソフトウェアＶＡＳＰ（Ｔｈｅ Ｖｉｅｎｎａ Ａｂ ｉｎｉｔｉｏ ｓｉｍｕｌａｔｉｏｎ ｐａｃｋａｇｅ）を用いた。計算条件を表４に示す。
電子状態擬ポテンシャルにはＰＡＷ（Ｐｒｏｊｅｃｔｏｒ Ａｕｇｍｅｎｔｅｄ Ｗａｖｅ）法により生成されたポテンシャルを、汎関数にはＧＧＡ／ＰＢＥ（Ｇｅｎｅｒａｌｉｚｅｄ−Ｇｒａｄｉｅｎｔ−Ａｐｐｒｏｘｉｍａｔｉｏｎ／Ｐｅｒｄｅｗ−Ｂｕｒｋｅ−Ｅｒｎｚｅｒｈｏｆ）を用いた。
また、計算により算出された２つのモデルの全エネルギーを表５に示す。
表５より、ＶＯＨの方がＶＯ＋Ｈよりも全エネルギーが０．７８ｅＶ小さい。よって、ＶＯＨの方がＶＯ＋Ｈよりも安定であるといえる。したがって、酸素欠損（ＶＯ）にＨ原子が近づくと、Ｈ原子はＯ原子と結合するよりも、酸素欠損（ＶＯ）中に取り込まれやすいと考えられる。
＜２−２． ＶＯＨの熱力学的状態＞
次に、酸素欠損（ＶＯ）中にＨ原子が取り込まれたＶＯＨの熱力学的状態に関して電子状態計算を用いて評価した結果を説明する。
ＩＧＺＯ（１１１）に含まれる欠陥ＶＯＨについて、（ＶＯＨ）＋、（ＶＯＨ）−、（ＶＯＨ）０それぞれの形成エネルギーを計算した。なお、（ＶＯＨ）＋は電子を１つ放出した状態を示し、（ＶＯＨ）−は電子を１つ捕獲した状態を示し、（ＶＯＨ）０は電子の移動のない状態を示す。
計算には、第一原理計算ソフトウェアＶＡＳＰを用いた。計算条件を表６に示す。また、計算に用いたモデルの構造を図２３に示す。なお、形成エネルギーの評価は、数式４に示す反応を想定して算出した。また、電子状態擬ポテンシャル計算にはＰＡＷ法により生成されたポテンシャルを、汎関数にはＨｅｙｄ−Ｓｃｕｓｅｒｉａ−Ｅｒｎｚｅｒｈｏｆ（ＨＳＥ） ＤＦＴハイブリッド汎関数（ＨＳＥ０６）を用いた。また、酸素欠損の形成エネルギーの算出では酸素欠損濃度の希薄極限を仮定し、電子及び正孔の伝導帯、価電子帯への過剰な広がりを補正してエネルギーを算出した。また、完全結晶の価電子帯上端をエネルギー原点とし、欠陥構造に起因する価電子帯のズレは、平均静電ポテンシャルを用いて補正した。
本計算で得られた形成エネルギーを図２４（Ａ）に示す。
図２４（Ａ）に、（ＶＯＨ）＋、（ＶＯＨ）−、（ＶＯＨ）０それぞれの形成エネルギーを示す。横軸はフェルミ準位であり、縦軸は形成エネルギーである。点線は（ＶＯＨ）＋の形成エネルギーを示し、実線は（ＶＯＨ）０の形成エネルギーを示し、破線は（ＶＯＨ）−の形成エネルギーを示す。また、ＶＯＨの電荷が、（ＶＯＨ）＋から（ＶＯＨ）０を経て（ＶＯＨ）−に変わる遷移レベルをε（＋／−）と示す。
図２４（Ｂ）に、ＶＯＨの熱力学的遷移レベルを示す。計算結果から、ＩｎＧａＺｎＯ４のエネルギーギャップは２．７３９ｅＶであった。また、価電子帯のエネルギーを０ｅＶとすると、遷移レベル（ε（＋／−））は２．６２ｅＶであり、伝導帯の直下に存在する。このことから、フェルミ準位がエネルギーギャップ内に存在する場合、ＶＯＨの荷電状態は常に＋１であり、ＶＯＨはドナーとなると考えられる。すなわち、酸素欠損（ＶＯ）中にＨ原子が取り込まれることにより、ＩＧＺＯ（１１１）がｎ型になることが分かる。
次に、キャリア（電子）密度と欠陥（ＶＯＨ）密度の関係を評価した結果を図２５に示す。
図２５より、欠陥（ＶＯＨ）密度が増加することで、キャリア密度が増加することがわかる。
以上のことから、ＩＧＺＯ（１１１）中のＶＯＨは、ドナーとなることが分かった。また、ＶＯＨの密度が高くなると、ＩＧＺＯ（１１１）はｎ型となることがわかった。
＜３． 酸化物半導体膜におけるＤＯＳ、及びＤＯＳとなる元素の関係を説明するモデル＞
酸化物半導体膜内部、及び酸化物半導体膜と外部との界面近傍において、ＤＯＳ（Ｄｅｎｓｉｔｙ ｏｆ Ｓｔａｔｅｓ）が存在すると、酸化物半導体膜を有するトランジスタを劣化させる要因などとなる。酸化物半導体膜内部、及びその界面近傍のＤＯＳは、酸素（Ｏ）、酸素欠損（ＶＯ）、水素（Ｈ）、及び窒素酸化物（ＮＯｘ）の位置や結合関係によって説明することができる。以下、モデルの概要を説明する。
トランジスタに安定した電気特性を付与するためには、酸化物半導体膜内部、及びその界面近傍にＤＯＳをより少なくすること（高純度真性化）が重要である。そのＤＯＳを低減するためには、酸素欠損、水素、及び窒素酸化物を低減することが必要となる。以下に、酸化物半導体膜内部及びその界面近傍のＤＯＳと、酸素欠損、水素及び窒素酸化物との関係について、モデルを用いて説明する。
図２６は、酸化物半導体膜内部、及びその界面近傍のＤＯＳを示すバンド構造である。以下では、酸化物半導体膜が、インジウム、ガリウム及び亜鉛を有する酸化物半導体膜（ＩＧＺＯ（１１１））である場合について説明する。
まず、一般に、ＤＯＳには、浅い位置のＤＯＳ（ｓｈａｌｌｏｗ ｌｅｖｅｌ ＤＯＳ）と深い位置のＤＯＳ（ｄｅｅｐ ｌｅｖｅｌ ＤＯＳ）とがある。なお、本明細書において、浅い位置のＤＯＳ（ｓｈａｌｌｏｗ ｌｅｖｅｌ ＤＯＳ）は、伝導帯下端のエネルギー（Ｅｃ）とミッドギャップ（ｍｉｄ ｇａｐ）との間にあるＤＯＳのことをいう。従って、例えば、浅い位置のＤＯＳ（ｓｈａｌｌｏｗ ｌｅｖｅｌ ＤＯＳ）は、伝導帯下端のエネルギーの近くに位置する。また、本明細書において、深い位置のＤＯＳ（ｄｅｅｐ ｌｅｖｅｌ ＤＯＳ）は、価電子帯上端のエネルギー（Ｅｖ）とミッドギャップとの間にあるＤＯＳのことをいう。従って、例えば、深い位置のＤＯＳ（ｄｅｅｐ ｌｅｖｅｌ ＤＯＳ）は、価電子帯上端のエネルギーよりもミッドギャップの近くに位置する。
酸化物半導体膜において、浅い位置のＤＯＳ（ｓｈａｌｌｏｗ ｌｅｖｅｌ ＤＯＳ）は２種類ある。１つ目の浅い位置のＤＯＳ（ｓｈａｌｌｏｗ ｌｅｖｅｌ ＤＯＳ）は、酸化物半導体膜の表面近傍（絶縁膜（Ｉｎｓｕｌａｔｏｒ）との界面またはその近傍）のＤＯＳ（ｓｕｒｆａｃｅ ｓｈａｌｌｏｗ ＤＯＳ）である。２つ目の浅い位置のＤＯＳ（ｓｈａｌｌｏｗ ｌｅｖｅｌ ＤＯＳ）は、酸化物半導体膜内部のＤＯＳ（ｂｕｌｋ ｓｈａｌｌｏｗ ＤＯＳ）である。一方、深い位置のＤＯＳ（ｄｅｅｐ ｌｅｖｅｌ ＤＯＳ）としては、酸化物半導体膜内部のＤＯＳ（ｂｕｌｋ ｄｅｅｐ ＤＯＳ）がある。
これらのＤＯＳは、以下のように作用する可能性がある。まず、酸化物半導体膜の表面近傍のｓｕｒｆａｃｅ ｓｈａｌｌｏｗ ＤＯＳは、伝導帯下端から浅い位置にある。このため、ｓｕｒｆａｃｅ ｓｈａｌｌｏｗ ＤＯＳにおいて、電荷の捕獲及び消失が容易に起こりうる。一方、酸化物半導体膜内部のｂｕｌｋ ｓｈａｌｌｏｗ ＤＯＳは、酸化物半導体膜の表面近傍のｓｕｒｆａｃｅ ｓｈａｌｌｏｗ ＤＯＳと比べると伝導帯下端から深い位置にある。このため、ｂｕｌｋ ｓｈａｌｌｏｗ ＤＯＳにおいて、電荷の消失が起こりにくい。
以下では、酸化物半導体膜にＤＯＳを作る原因元素について説明する。
例えば、酸化物半導体膜上に酸化シリコン膜を形成する場合、酸化シリコン膜中に酸化物半導体膜に含まれるインジウムが入り込み、シリコンと置換することで、浅い位置のＤＯＳ（ｓｈａｌｌｏｗ ｌｅｖｅｌ ＤＯＳ）を作る場合がある。
また、例えば、酸化物半導体膜および酸化シリコン膜の界面では、酸化物半導体膜に含まれるインジウムと酸素との結合が切れ、当該酸素とシリコンとの結合が生じる。これは、シリコンと酸素との結合エネルギーがインジウムと酸素との結合エネルギーよりも高いこと、及びシリコン（４価）がインジウム（３価）よりも価数が多いことに起因する。そして、酸化物半導体膜に含まれる酸素がシリコンに奪われることによって、インジウムと結合していた酸素のサイトは酸素欠損となる。また、この現象は、表面だけでなく、酸化物半導体膜内部にシリコンが入っていった場合も、同様に生じる。これらの酸素欠損は、深い位置のＤＯＳ（ｄｅｅｐ ｌｅｖｅｌ ＤＯＳ）を形成する。
また、シリコンだけでなく、別の要因によっても、インジウムと酸素との結合が切れる場合がある。例えば、インジウム、ガリウム及び亜鉛を有する酸化物半導体膜において、インジウムと酸素との結合は、ガリウムや亜鉛と酸素との結合よりも弱くて切れやすい。そのため、例えば、プラズマによるダメージやスパッタ粒子によるダメージなどによっても、インジウムと酸素との結合が切れ、酸素欠損が生じうる。この酸素欠損は、深い位置のＤＯＳ（ｄｅｅｐ ｌｅｖｅｌ ＤＯＳ）を形成する。
これらの深い位置のＤＯＳ（ｄｅｅｐ ｌｅｖｅｌ ＤＯＳ）は、正孔を捕獲することができるため、正孔トラップ（正孔捕獲中心）となる。つまり、この酸素欠損が、酸化物半導体膜内部のｂｕｌｋ ｄｅｅｐ ＤＯＳを形成する。酸素欠損は、ｂｕｌｋ ｄｅｅｐ ＤＯＳを形成するため、酸化物半導体膜の不安定要因となる。
また、これらの酸素欠損による深い位置のＤＯＳ（ｄｅｅｐ ｌｅｖｅｌ ＤＯＳ）は、以下で説明するように、酸化物半導体膜内部のｂｕｌｋ ｓｈａｌｌｏｗ ＤＯＳを形成するための要因の一つとなる。
酸化物半導体膜中の酸素欠損は、水素を捕獲することで準安定状態となる。つまり、深い位置のＤＯＳ（ｄｅｅｐ ｌｅｖｅｌ ＤＯＳ）であり、正孔を捕獲することができる酸素欠損が、水素を捕獲すると、ｂｕｌｋ ｓｈａｌｌｏｗ ＤＯＳを形成し、準安定状態となる。本実施の形態に示す＜ＶＯＨの熱力学的状態＞で述べたように、酸素欠損は水素を捕獲すると、中性またはプラスに帯電する。すなわち、酸化物半導体膜内部のｂｕｌｋ ｓｈａｌｌｏｗ ＤＯＳの一つであるＶＯＨが電子を放出して、中性またはプラスに帯電するため、トランジスタの特性に影響を与える。
なお、酸素欠損がトランジスタの特性に対して悪影響を及ぼさないようにするためには、酸素欠損の密度を低減することが重要となる。そこで、酸化物半導体膜に過剰な酸素を供給することで、即ち酸素欠損を過剰酸素で埋めることで、酸化物半導体膜の酸素欠損の密度を低減することができる。つまり、酸素欠損は、過剰酸素が入ることで安定状態となる。例えば、酸化物半導体膜の内部、または酸化物半導体膜の界面近傍に設けられた絶縁膜中に、過剰酸素を有せしめると、該過剰酸素が酸化物半導体膜の酸素欠損を埋めることが可能であり、酸化物半導体膜の酸素欠損を効果的に消滅または低減することができる。
このように、酸素欠損は、水素または酸素のいずれかによって、準安定状態または安定状態となる。
また、本実施の形態に示す＜酸化物絶縁膜中のＮＯｘの遷移レベルについて＞で述べたように、ＮＯｘであるＮＯまたはＮＯ２が、酸化物半導体膜に含まれる電子を捕獲する。ＮＯｘであるＮＯまたはＮＯ２は、酸化物半導体膜の表面近傍のｓｕｒｆａｃｅ ｓｈａｌｌｏｗ ＤＯＳの一つであるため、酸化物半導体膜の界面近傍に設けられた絶縁膜中にＮＯｘが含まれることで、トランジスタの特性に影響を与える。
なお、ＮＯｘがトランジスタの特性に対して悪影響を及ぼさないようにするためには、酸化物半導体膜の界面近傍に設けられた絶縁膜に含まれるＮＯｘの含有量を低減することが重要となる。
＜３−１． 酸化物半導体膜を有するトランジスタの暗状態におけるヒステリシス劣化モデル＞
次に、酸化物半導体膜を有するトランジスタの劣化のメカニズムについて述べる。酸化物半導体膜を有するトランジスタは、光が照射されている場合と、光が照射されていない場合とで、特性が劣化するときの挙動が異なる。光が照射されている場合は、酸化物半導体膜内部の深い位置のＤＯＳ（ｂｕｌｋ ｄｅｅｐ ＤＯＳ）が大きく影響する可能性がある。光が照射されていない場合は、酸化物半導体膜の表面近傍（絶縁膜（Ｉｎｓｕｌａｔｏｒ）との界面またはその近傍）の浅い位置のＤＯＳ（ｓｕｒｆａｃｅ ｓｈａｌｌｏｗ ＤＯＳ）が関係している可能性がある。
そこで、まず、酸化物半導体膜を有するトランジスタに光が照射されていない場合（暗状態）について述べる。暗状態では、酸化物半導体膜の表面近傍（絶縁膜（Ｉｎｓｕｌａｔｏｒ）との界面またはその近傍）の浅い位置のＤＯＳ（ｓｕｒｆａｃｅ ｓｈａｌｌｏｗ ＤＯＳ）による電荷の捕獲、放出の関係から、トランジスタの劣化メカニズムについて説明することができる。なお、ここでは、酸化物半導体膜の界面近傍に設けられた絶縁膜として、ゲート絶縁膜を用いて説明する。
酸化物半導体膜を有するトランジスタに対し、暗状態においてゲートＢＴ（ｂｉａｓ ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験を繰り返し行った場合のしきい値電圧（Ｖｔｈ）の変化を図２７に示す。図２７より、プラスゲートＢＴストレス試験（＋ＧＢＴ）を行うことでしきい値電圧はプラス方向へと変化する。次に、マイナスゲートＢＴストレス試験（−ＧＢＴ）を行うと、しきい値電圧はマイナス方向へと変化して、初期値（Ｉｎｉｔｉａｌ）と同程度のしきい値電圧となる。このように、プラスゲートＢＴストレス試験と、マイナスゲートＢＴストレス試験とを交互に繰り返し行うと、しきい値電圧が上下に変化する（ヒステリシスが生じる）。つまり、光を照射しない状態において、マイナスゲートＢＴストレス試験と、プラスゲートＢＴストレス試験とを繰り返し行うと、しきい値電圧はプラス方向とマイナス方向へと、繰り返しシフトするが、全体としては、一定の範囲内での変化にとどまることがわかった。
このような暗状態でのゲートＢＴストレス試験におけるトランジスタのしきい値電圧の変化は、酸化物半導体膜の表面近傍のｓｕｒｆａｃｅ ｓｈａｌｌｏｗ ＤＯＳによって説明することができる。図２８に、酸化物半導体膜を含むバンド構造と、バンド構造に対応するフローチャートを示す。
ゲートＢＴストレスの印加前（ゲート電圧（Ｖｇ）は０）は、酸化物半導体膜の表面近傍のｓｕｒｆａｃｅ ｓｈａｌｌｏｗ ＤＯＳは、フェルミ準位（Ｅｆ）よりもエネルギーが高く、電子が捕獲されていないため電気的に中性である（図２８のステップＳ１０１）。ステップＳ１０１において測定したしきい値電圧を、ゲートＢＴストレスの印加前の初期値とする。
次に、プラスゲートＢＴストレス試験（暗状態）を行う。プラスのゲート電圧を印加することで、伝導帯のバンドが曲がり、酸化物半導体膜の表面近傍のｓｕｒｆａｃｅ ｓｈａｌｌｏｗ ＤＯＳがフェルミ準位よりも低いエネルギーとなる。その結果、酸化物半導体膜の表面近傍のｓｕｒｆａｃｅ ｓｈａｌｌｏｗ ＤＯＳには電子が捕獲され、負に帯電する（図２８のステップＳ１０２）。
次に、ストレスを止め、ゲート電圧を０にする。ゲート電圧を０にすることで、酸化物半導体膜の表面近傍のｓｕｒｆａｃｅ ｓｈａｌｌｏｗ ＤＯＳがフェルミ準位よりも高いエネルギーとなる。ところが、酸化物半導体膜の表面近傍のｓｕｒｆａｃｅ ｓｈａｌｌｏｗ ＤＯＳに捕獲された電子が放出するまでに長い時間を要する。そのため、酸化物半導体膜の表面近傍のｓｕｒｆａｃｅ ｓｈａｌｌｏｗ ＤＯＳは負に帯電したままとなる（図２８のステップＳ１０３）。このとき、トランジスタのチャネル形成領域にはゲート電圧のほかに、マイナスの電圧が印加され続けている状態となる。従って、トランジスタをオンするために、初期値よりも高いゲート電圧を印加しなくてはならず、しきい値電圧はプラス方向に変化する。つまり、ノーマリーオフ化しやすくなる可能性がある。
次に、マイナスゲートＢＴストレス試験（暗状態）を行い、マイナスのゲート電圧を印加する。マイナスのゲート電圧を印加することで、伝導帯のバンドが曲がり、酸化物半導体膜の表面近傍のｓｕｒｆａｃｅ ｓｈａｌｌｏｗ ＤＯＳがさらに高いエネルギーとなる。そのため、酸化物半導体膜の表面近傍のｓｕｒｆａｃｅ ｓｈａｌｌｏｗ ＤＯＳに捕獲された電子が放出され、電気的に中性となる（図２８のステップＳ１０４）。
次に、ストレスを止め、ゲート電圧を０にする。このとき、酸化物半導体膜の表面近傍のｓｕｒｆａｃｅ ｓｈａｌｌｏｗ ＤＯＳは、すでに電子を放出しているため、電気的に中性である（ステップＳ１０１）。そのため、しきい値電圧は、プラス方向に変化し、結果として、ゲートＢＴストレスの印加前の初期値に戻る。つまり、暗状態で、マイナスゲートＢＴストレス試験と、プラスゲートＢＴストレス試験とを繰り返し行うと、しきい値電圧はプラス方向とマイナス方向へと、繰り返し変化していく。しかし、酸化物半導体膜の表面近傍のｓｕｒｆａｃｅ ｓｈａｌｌｏｗ ＤＯＳにおいて、プラスゲートＢＴストレス試験時に捕獲された電子が、マイナスゲートＢＴストレス試験時に放出されるため、全体としては、しきい値電圧は一定の範囲内で変化することがわかった。
以上のように、暗状態におけるゲートＢＴストレス試験によるトランジスタのしきい値電圧の変化は、酸化物半導体膜の表面近傍のｓｕｒｆａｃｅ ｓｈａｌｌｏｗ ＤＯＳを理解することによって説明することができる。
＜３−２． 酸化物半導体膜を有するトランジスタの明状態における劣化モデル＞
次に、光が照射されている場合（明状態）における劣化のメカニズムについて述べる。明状態では、酸化物半導体膜内部の深い位置のＤＯＳ（ｂｕｌｋ ｄｅｅｐ ＤＯＳ）による電荷の捕獲、放出の関係から、トランジスタの劣化のメカニズムについて説明することができる。
酸化物半導体膜を有するトランジスタに対し、明状態においてゲートＢＴストレス試験を繰り返し行った場合のしきい値電圧（Ｖｔｈ）の変化を図２９に示す。図２９より、しきい値電圧（Ｖｔｈ）は初期値（Ｉｎｉｔｉａｌ）からマイナス方向へ変化する。
図２９では、はじめに、しきい値電圧の初期値として、ゲートＢＴストレスを加えずに、暗状態において測定した結果をプロットした。次に、ゲートＢＴストレスを加えずに、明状態において、しきい値電圧を測定した。その結果、暗状態でのしきい値電圧と比べて、明状態でのしきい値電圧は、マイナス方向に大きく変化することがわかった。これは、光を照射することによって、電子及び正孔（ホール）が生成され、生成された電子が伝導帯へ励起されることが一要因として考えられる。つまり、ゲートＢＴストレスを加えない場合であっても、光の照射によって、酸化物半導体膜を有するトランジスタのしきい値電圧は、マイナス方向へシフトし、ノーマリーオン化しやすくなるといえる。この場合、酸化物半導体膜のエネルギーギャップが大きいほど、または、ギャップ内のＤＯＳが少ないほど、励起される電子は少なくなる。そのため、そのような場合は、光の照射のみによるしきい値電圧の変化は小さくなる。
次に、光を照射したままの状態で、マイナスゲートＢＴストレス試験（−ＧＢＴ）を行うと、しきい値電圧はさらにマイナス方向に変化した。
その後、光を照射したままの状態で、プラスゲートＢＴストレス試験（＋ＧＢＴ）を行うと、しきい値電圧はプラス方向に変化した。
さらに、光を照射したままの状態で、マイナスゲートＢＴストレス試験と、プラスゲートＢＴストレス試験とを繰り返し行っていくと、しきい値電圧はプラス方向とマイナス方向へと、繰り返し変化しながら、全体としては、徐々にマイナス方向へ変化していくことがわかった。
以上に示した明状態でのゲートＢＴストレス試験（プラスゲートＢＴとマイナスゲートＢＴの繰り返し試験）において、トランジスタのしきい値電圧が変化していくメカニズムについて、図３０及び図３１に示すバンド構造を用いて説明する。図３０及び図３１では、酸化物半導体膜内部のｂｕｌｋ ｄｅｅｐ ＤＯＳ、及びゲート絶縁膜中の非架橋酸素正孔捕獲中心（ＮＢＯＨＣ１及びＮＢＯＨＣ２）を用いて説明する。なお、非架橋酸素正孔捕獲中心（ＮＢＯＨＣ１）は、非架橋酸素正孔捕獲中心（ＮＢＯＨＣ２）よりも、酸化物半導体膜との界面に近い位置（表面側）にある非架橋酸素正孔捕獲中心（ＮＢＯＨＣ）である。
ゲートＢＴストレスの印加と光の照射とを行う前（ゲート電圧（Ｖｇ）は０）、酸化物半導体膜内部のｂｕｌｋ ｄｅｅｐ ＤＯＳは、フェルミ準位（Ｅｆ）よりもエネルギーが低く、正孔が捕獲されていないため電気的に中性である（図３０のステップＳ１１１）。このとき、暗状態で測定したしきい値電圧を、暗状態の初期値とする。
次に、ゲートＢＴストレスを加えずに、酸化物半導体膜に光を照射すると、電子及び正孔が生成される（図３０のステップＳ１１２）。生成された電子は、伝導帯に励起され、しきい値電圧をマイナス方向へ変化させる（以降のステップでは電子を省略して示す。）。また、正孔が生成されることで、正孔の擬フェルミ準位（Ｅｆｐ）が下がる。正孔の擬フェルミ準位（Ｅｆｐ）が下がることで、酸化物半導体膜内部のｂｕｌｋ ｄｅｅｐ ＤＯＳに正孔が捕獲される（図３０のステップＳ１１３）。従って、ゲートＢＴストレスを加えずに、光を照射すると、暗状態のときと比べて、しきい値電圧がマイナス方向に変化し、ノーマリーオン化しやすくなる可能性がある。
次に、光を照射したままの状態で、マイナスゲートＢＴストレス試験を行うと、電界勾配が生じ、酸化物半導体膜内部のｂｕｌｋ ｄｅｅｐ ＤＯＳに捕獲された正孔が、ゲート絶縁膜中の非架橋酸素正孔捕獲中心（ＮＢＯＨＣ１）に注入される（図３０のステップＳ１１４）。さらに、電界により、ゲート絶縁膜のさらに内部の非架橋酸素正孔捕獲中心（ＮＢＯＨＣ２）へも正孔の一部が移動する（図３１のステップＳ１１５）。ゲート絶縁膜中で非架橋酸素正孔捕獲中心（ＮＢＯＨＣ１）から非架橋酸素正孔捕獲中心（ＮＢＯＨＣ２）への正孔の移動は、電界を印加する時間が長いほど進行する。ゲート絶縁膜中の非架橋酸素正孔捕獲中心（ＮＢＯＨＣ１及びＮＢＯＨＣ２）の正孔は、プラスの固定電荷として振る舞うため、しきい値電圧をマイナス方向に変化させ、ノーマリーオン化しやすくなる。
なお、ここでは、理解を容易にするため、光照射とマイナスゲートＢＴストレス試験とを異なるステップに分けて示したが、これに限定して解釈されるものではない。例えば、ステップＳ１１２乃至ステップＳ１１５が、並行して起こるステップであると考えても構わない。
次に、光を照射したままの状態でプラスゲートＢＴストレス試験を行う。プラスのゲート電圧を印加することによって、酸化物半導体膜内部のｂｕｌｋ ｄｅｅｐ ＤＯＳに捕獲された正孔、及びゲート絶縁膜中の非架橋酸素正孔捕獲中心（ＮＢＯＨＣ１）の正孔が放出される（図３１のステップＳ１１６）。その結果、しきい値電圧はプラス方向に変化する。ただし、ゲート絶縁膜中の非架橋酸素正孔捕獲中心（ＮＢＯＨＣ２）は、ゲート絶縁膜の内部の深い位置であるため、明状態でプラスゲートＢＴストレス試験を行ったとしても、直接正孔が放出されることはほとんど起こりえない。ゲート絶縁膜中の非架橋酸素正孔捕獲中心（ＮＢＯＨＣ２）の正孔を放出するためには、一度、表面側にある非架橋酸素正孔捕獲中心（ＮＢＯＨＣ１）に移動しなくてはならない。ゲート絶縁膜中の非架橋酸素正孔捕獲中心（ＮＢＯＨＣ２）から非架橋酸素正孔捕獲中心（ＮＢＯＨＣ１）への正孔の移動は、電界を印加した時間に応じて少しずつ起こる。従って、しきい値電圧のプラス方向への変化量も小さく、初期値まで戻り切らない。
また、ゲート絶縁膜中の非架橋酸素正孔捕獲中心（ＮＢＯＨＣ１）と、酸化物半導体膜内部のｂｕｌｋ ｄｅｅｐ ＤＯＳとの間でも、正孔のやりとりが起こる。しかし、酸化物半導体膜内部のｂｕｌｋ ｄｅｅｐ ＤＯＳには、既に多くの正孔が捕獲されている状態となっているため、酸化物半導体膜及びゲート絶縁膜全体の帯電量はほとんど減少しない可能性がある。
次に、再び、光を照射したままの状態で、マイナスゲートＢＴストレス試験を行うと、電界勾配が生じ、酸化物半導体膜内部のｂｕｌｋ ｄｅｅｐ ＤＯＳに捕獲された正孔が、ゲート絶縁膜中の非架橋酸素正孔捕獲中心（ＮＢＯＨＣ１）に注入される。また、電界により、ゲート絶縁膜のさらに内部の非架橋酸素正孔捕獲中心（ＮＢＯＨＣ２）へも正孔の一部が注入される（図３１のステップＳ１１７）。なお、ゲート絶縁膜中の非架橋酸素正孔捕獲中心（ＮＢＯＨＣ２）は、ステップＳ１１５で入った正孔が放出せずに残ったままの状態である。そのため、さらに正孔が注入されることで、固定電荷として振る舞う正孔数はさらに増える。しきい値電圧をさらにマイナス方向に変化させ、よりノーマリーオン化しやすくなる。
次に、光を照射したままの状態でプラスゲートＢＴストレス試験を行うと、プラスのゲート電圧を印加することによって、酸化物半導体膜内部のｂｕｌｋ ｄｅｅｐ ＤＯＳに捕獲された正孔、及びゲート絶縁膜中の非架橋酸素正孔捕獲中心（ＮＢＯＨＣ１）の正孔が放出される（図３１のステップＳ１１８）。その結果、しきい値電圧はプラス方向に変化する。ただし、ゲート絶縁膜中の非架橋酸素正孔捕獲中心（ＮＢＯＨＣ２）の正孔は、ほとんど放出されない。従って、しきい値電圧のプラス方向への変化量も小さく、初期値まで戻り切らない。
以上のように、明状態において、マイナスゲートＢＴストレス試験とプラスゲートＢＴストレス試験とを繰り返し行うことによって、しきい値電圧はプラス方向とマイナス方向へと、繰り返し変化しながら、全体としては、徐々にマイナス方向へ変化していくものと考えられる。
以上のように、明状態でのゲートＢＴストレス試験におけるトランジスタのしきい値電圧の変化は、酸化物半導体膜内部のｂｕｌｋ ｄｅｅｐ ＤＯＳ、及びゲート絶縁膜中の非架橋酸素正孔捕獲中心（ＮＢＯＨＣ１及びＮＢＯＨＣ２）を理解することによって説明することができる。
＜３−３． 酸化物半導体膜の脱水化及び脱水素化、ならびに加酸素化のプロセスモデル＞
トランジスタに安定した電気特性を付与するためには、酸化物半導体膜内部、及びその界面近傍にＤＯＳをより少なくすること（高純度真性化）が重要である。以下では、酸化物半導体膜の高純度真性化のプロセスモデルについて説明する。そこで、まずは、酸化物半導体膜の、脱水化及び脱水素化について説明し、次に、酸素欠損（ＶＯ）を酸素で埋めることによる加酸素化について説明する。
なお、高純度真性化のプロセスモデルについて説明する前に、酸化物半導体膜の酸素欠損がどの位置に生じやすいかを説明する。インジウム、ガリウム及び亜鉛を有する酸化物半導体膜において、ガリウムと酸素との結合、亜鉛と酸素との結合に比べ、インジウムと酸素との結合が最も切れやすい。従って、以下では、インジウムと酸素との結合が切れ、酸素欠損が形成されるモデルについて説明する。
インジウムと酸素との結合が切れると、酸素が脱離し、インジウムと結合していた酸素のサイトが酸素欠損となる。酸素欠損は、酸化物半導体膜の深い位置のＤＯＳ（ｄｅｅｐ ｌｅｖｅｌ ＤＯＳ）を形成する。酸化物半導体膜の酸素欠損は、不安定であるため、酸素または水素を捕獲することで安定化を図る。そのため、酸素欠損の近くに水素があると、酸素欠損が水素を捕獲することでＶＯＨとなる。ＶＯＨは、酸化物半導体膜の浅い位置のＤＯＳ（ｓｈａｌｌｏｗ ｌｅｖｅｌ ＤＯＳ）を形成する。
次に、酸化物半導体膜のＶＯＨに酸素が近づいてくると、酸素は、ＶＯＨから水素を奪い、水酸基（ＯＨ）の状態で、水素を脱離させる（図３２（Ａ）及び図３２（Ｂ）参照。）。酸素は、加熱処理などによって酸化物半導体膜中を移動することで近づいてくる。
さらに、脱離した水酸基は、別の酸化物半導体膜のＶＯＨに近づくと、ＶＯＨから水素を奪い、水分子（Ｈ２Ｏ）の状態で、さらに水素を脱離させる（図３２（Ｃ）及び図３２（Ｄ）参照。）。以上のように、１つの酸素は、酸化物半導体膜の２つの水素を脱離させる。これを、酸化物半導体膜の脱水化及び脱水素化とよぶ。脱水化及び脱水素化によって、酸化物半導体膜の浅い位置のＤＯＳ（ｓｈａｌｌｏｗ ｌｅｖｅｌ ＤＯＳ）が低減され、深い位置のＤＯＳ（ｄｅｅｐ ｌｅｖｅｌ ＤＯＳ）が形成される。
次に、酸化物半導体膜の酸素欠損に酸素が近づいてくると、酸素は、酸素欠損に捕獲され、酸素欠損は消失する（図３２（Ｅ）及び図３２（Ｆ）参照。）。これを、酸化物半導体膜の加酸素化とよぶ。加酸素化によって、酸化物半導体膜の深い位置のＤＯＳ（ｄｅｅｐ ｌｅｖｅｌ ＤＯＳ）を低減することができる。
以上のようにして、酸化物半導体膜の脱水化及び脱水素化、ならびに加酸素化を行うと、酸化物半導体膜の浅い位置のＤＯＳ（ｓｈａｌｌｏｗ ｌｅｖｅｌ ＤＯＳ）及び深い位置のＤＯＳ（ｄｅｅｐ ｌｅｖｅｌ ＤＯＳ）を低減することができる。これを酸化物半導体の高純度真性化とよぶ。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成及び方法などと適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、トランジスタに含まれる酸化物半導体膜に含まれる不純物と、トランジスタ特性の劣化について説明する。ここでは、酸化物半導体膜としてＩＧＺＯ（１１１）を用い、不純物の一つとして炭素を用いて説明する。
＜１． ＩＧＺＯ中の炭素の影響について＞
ＩＧＺＯ（１１１）にＣを導入したモデルについて、電子状態の計算を行った。
計算には、図３３（Ａ）に示すＩＧＺＯ（１１１）結晶モデル（原子数：１１２個）を用いた。
ここでは、ＩＧＺＯ（１１１）にＣを混入したモデルとして、図３３（Ａ）及び表７のように格子間（１）乃至（６）それぞれにＣを配置したモデル、１個のＩｎをＣに置換したモデル、１個のＧａをＣに置換したモデル、１個のＺｎをＣに置換したモデル、１個のＯをＣに置換したモデルを検討した。
＜１−１． 格子間にＣが配置されたモデル＞
（１）乃至（６）に示す格子間にＣを配置したモデルについては、構造最適化後の全エネルギーを比較することで安定配置を調べた。計算条件を表８に示す。なお、交換相関汎関数にＧＧＡを適用しているため、バンドギャップは過小評価される傾向にある。
（１）乃至（６）に示す格子間にＣを配置したモデルの構造最適化計算の結果を、表９に示す。
Ｃの初期位置として格子間を選択したが、構造最適化を行ったところ、（１）、（３）、（４）の格子間にＣを配置したモデルは、図３３（Ｃ）に示すような、（ＣＯ）Ｏ欠陥構造となった。なお、「（ＣＯ）Ｏ」は図３３（Ｂ）に示す構造のＯを図３３（Ｃ）に示すように、ＣＯで置換したことを意味する。（ＣＯ）Ｏ欠陥構造において、Ｃは、Ｏと結合する。また、Ｃは、原子Ｍ１及びＭ２と結合する。また、Ｏは、Ｍ３及びＭ４と結合する。また、（５）、（６）の格子間にＣを配置したモデルは、ＩＧＺＯ（１１１）中の原子と結合した構造となった。エネルギーを比較すると、格子間よりも（ＣＯ）Ｏ欠陥構造やＩＧＺＯ（１１１）中の原子と結合した構造の方が安定という結果となった。
次に、当該計算でエネルギーが最も低く、安定だったモデル（（６）にＣを配置したモデル）の構造を図３４（Ａ）に示し、状態密度を図３４（Ｂ）に示す。なお、図３４（Ｂ）において、横軸において、フェルミ準位Ｅｆを０ｅＶとし、上半分にｕｐ−ｓｐｉｎ、下半分にｄｏｗｎ−ｓｐｉｎの状態密度を示す。
図３４（Ａ）に示す構造において、Ｃは１個のＩｎと２個のＯと結合した状態となっている。Ｃと同族であるＳｉを格子間に配置したモデルでは、ＳｉはＯとのみ結合した状態であった。当該結果を参照すると、ＳｉとＣの結合状態の違いは、イオン半径と電気陰性度の違いにより生じると推測される。また、図３４（Ｂ）において、伝導帯の下端からフェルミ準位Ｅｆの間における状態密度を積分したところ、状態密度は電子２個分であった。フェルミ準位Ｅｆは伝導帯下端より電子２個分真空準位側に位置することから、格子間にＣを配置することで、Ｃより電子が２個放出され、ＩＧＺＯ（１１１）がｎ型化すると考えられる。
＜１−２． 金属元素をＣで置換したモデル＞
次に、１個のＩｎをＣに置換したモデルの最適構造および状態密度を図３５に示す。なお、図３５（Ｂ）において、横軸において、フェルミ準位Ｅｆを０ｅＶとする。
図３５（Ａ）に示す構造において、Ｃは、３個のＯと結合し、Ｏを頂点とする三角形の平面内に位置している。また、図３５（Ｂ）に示す状態密度の概形は、欠陥のない場合とほぼ同じであるが、フェルミ準位Ｅｆが伝導帯下端より電子１個分真空準位側に位置することから、ＩｎをＣに置換することで、Ｃより電子が１個放出され、ＩＧＺＯ（１１１）がｎ型化すると考えられる。これは、３価のＩｎを４価のＣに置換したためと考えられる。
次に、１個のＧａをＣに置換したモデルの最適構造および状態密度を図３６に示す。なお、図３６（Ｂ）において、横軸において、フェルミ準位Ｅｆを０ｅＶとする。
図３６（Ａ）に示す構造において、Ｃは４個のＯと結合し、Ｏを頂点とする四面体のほぼ中心に位置している。また、図３６（Ｂ）に示す状態密度の概形は、欠陥のない場合とほぼ同じであるが、フェルミ準位Ｅｆが伝導帯下端より電子１個分真空準位側に位置することから、ＧａをＣに置換することで、Ｃより電子が１個放出され、ＩＧＺＯ（１１１）がｎ型化すると考えられる。これは、３価のＧａを４価のＣに置換したためと考えられる。
次に、１個のＺｎをＣに置換したモデルの最適構造および状態密度を図３７に示す。なお、図３７（Ｂ）において、横軸において、フェルミ準位Ｅｆを０ｅＶとする。
図３７（Ａ）に示す構造おいて、Ｃは３個のＯと結合し、Ｏを頂点とする三角形の平面内に位置している。また、図３７（Ｂ）に示す状態密度の概形は、欠陥のない場合とほぼ同じであるが、フェルミ準位Ｅｆが伝導帯下端より電子２個分真空準位側に位置することから、ＺｎをＣに置換することで、Ｃより電子が２個放出され、ＩＧＺＯ（１１１）がｎ型化すると考えられる。これは、２価のＺｎを４価のＣに置換したためと考えられる。
＜１−３． ＯをＣで置換したモデル＞
次に、ＣがＯと置き換わるかを検討した。１個のＯをＣに置換する場合、Ｏサイトは結合相手である金属の組み合わせを考慮すると４箇所あるので、それぞれ置換モデルを作成し、構造最適化計算を行った。この結果、２個のＧａと１個のＺｎと結合したＯをＣに置換したモデルがエネルギー的に安定であった。
酸素雰囲気で成膜されたＩＧＺＯ（１１１）はＯが十分に含まれている。酸素を多く含むＩＧＺＯ（１１１）において、ＣがＯと置換するのに必要なエネルギーを比較するため、表１０の（１）及び（２）のモデルを検討する。なお、以下の２つのモデルでは、互いに原子数を一致させた後に、全エネルギーを算出した。
Ｃの安定配置を調べるため、酸素を多く含むＩＧＺＯ（１１１）を想定し、原子数が一致するようなモデルにて全エネルギーを算出した。計算結果を表１１に示す。
なお、表１０の（１）のモデルは、ＩＧＺＯ（１１１）においてＣがＣＯ２として存在するモデルである。また、表１０の（２）のモデルは、ＩＧＺＯ（１１１）のＯがＣに置換されたモデルである。
計算の結果、（１）のモデルの方が約１０．８ｅＶ低く、安定であったことから、（２）のモデルより（１）のモデルの方が生じやすいと考えられる。すなわち、ＣはＯと置き換わりにくく、ＯがＣと置換するのは不安定と考えられる。
表１１に示すように、ＩＧＺＯ（１１１）中のＣは、Ｇａとの置換の方が、エネルギーが低いため、生じやすく、Ｏとの置換が生じにくい、と考えられる。なお、表１１において、「ＩＧＺＯ：Ｃ原子」は、ＩｎＧａＺｎＯ４中において、原子をＣで置換したことを意味する。
以上の結果から、Ｃが格子間に配置される、またはＣが金属原子（Ｉｎ、Ｇａ、Ｚｎ）と置換されると、ＩＧＺＯ（１１１）はｎ型になることが分かった。また、ＩＧＺＯ（１１１）中のＣは、特にＧａと置換されることで、安定であると考えられる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成及び方法などと適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、実施の形態１と異なる構造の半導体装置、及びその作製方法について図面を参照して説明する。本実施の形態に示すトランジスタ５０は、実施の形態１に示すトランジスタ１０と比較して、トップゲート構造のトランジスタである点が異なる。
＜１．トランジスタの構造＞
図３８（Ａ）乃至図３８（Ｃ）に、トランジスタ５０の上面図及び断面図を示す。図３８（Ａ）はトランジスタ５０の上面図であり、図３８（Ｂ）は、図３８（Ａ）の一点鎖線Ａ−Ｂ間の断面図であり、図３８（Ｃ）は、図３８（Ａ）の一点鎖線Ｃ−Ｄ間の断面図である。なお、図３８（Ａ）では、明瞭化のため、基板５１、保護膜５３、ゲート絶縁膜５９、絶縁膜６３などを省略している。
図３８に示すトランジスタ５０は、保護膜５３上に形成される酸化物半導体膜５５と、酸化物半導体膜５５に接する一対の電極５７、５８と、酸化物半導体膜５５及び一対の電極５７、５８に接するゲート絶縁膜５９と、ゲート絶縁膜５９を介して酸化物半導体膜５５と重なるゲート電極６１とを有する。また、保護膜５３、一対の電極５７、５８、ゲート絶縁膜５９、及びゲート電極６１上に、絶縁膜６３が形成されてもよい。
本実施の形態において、酸化物半導体膜５５と接する膜、代表的には、保護膜５３及びゲート絶縁膜５９の少なくとも一方が、窒素を含む酸化物絶縁膜であり、該窒素を含む酸化物絶縁膜は欠陥量の少ないことを特徴とする。
窒素を含み、且つ欠陥量の少ない酸化物絶縁膜の代表例としては、酸化窒化シリコン膜、酸化窒化アルミニウム膜等がある。なお、酸化窒化シリコン膜、酸化窒化アルミニウムとは、その組成として、窒素よりも酸素の含有量が多い膜を指し、窒化酸化シリコン膜、窒化酸化アルミニウムとは、その組成として、酸素よりも窒素の含有量が多い膜を指す。
窒素を含み、且つ欠陥量の少ない酸化物絶縁膜は、加熱処理により放出する窒素酸化物（ＮＯｘ、ｘは０以上２以下、好ましくは１以上２以下）の放出量より、加熱処理により放出する質量電荷比ｍ／ｚ＝１７の気体の放出量が多い領域や部分を有する。なお、窒素酸化物の代表例としては、一酸化窒素、二酸化窒素等がある。または、窒素を含み、且つ欠陥量の少ない酸化物絶縁膜は、加熱処理により放出する質量電荷比ｍ／ｚ＝３０の気体の放出量より、加熱処理により放出する質量電荷比ｍ／ｚ＝１７の気体の放出量が多い領域や部分を有する。または、窒素を含み、且つ欠陥量の少ない酸化物絶縁膜は、加熱処理により放出する質量電荷比ｍ／ｚ＝４６の気体の放出量より、加熱処理により放出する質量電荷比ｍ／ｚ＝１７の気体の放出量が多い領域や部分を有する。または、窒素を含み、且つ欠陥量の少ない酸化物絶縁膜は、加熱処理により放出する質量電荷比ｍ／ｚ＝３０の気体及び質量電荷比ｍ／ｚ＝４６の気体の放出総和量より、加熱処理により放出する質量電荷比ｍ／ｚ＝１７の気体の放出量が多い領域や部分を有する。
また、窒素を含み、且つ欠陥量の少ない酸化物絶縁膜は、加熱処理により放出する質量電荷比ｍ／ｚ＝３０の気体の放出量が検出下限以下であり、加熱処理により放出する質量電荷比ｍ／ｚ＝１７の気体の放出量が１×１０１８個／ｃｍ３以上５×１０１９個／ｃｍ３以下である領域や部分を有する。または、窒素を含み、且つ欠陥量の少ない酸化物絶縁膜は、加熱処理により放出する質量電荷比ｍ／ｚ＝４６の気体の放出量が検出下限以下であり、加熱処理により放出する質量電荷比ｍ／ｚ＝１７の気体の放出量が１×１０１８個／ｃｍ３以上５×１０１９個／ｃｍ３以下である領域や部分を有する。または、窒素を含み、且つ欠陥量の少ない酸化物絶縁膜は、加熱処理により放出する質量電荷比ｍ／ｚ＝３０の気体の放出量が検出下限以下であり、加熱処理により放出する質量電荷比ｍ／ｚ＝４６の気体の放出量が検出下限以下であり、加熱処理により放出する質量電荷比ｍ／ｚ＝１７の気体の放出量が１×１０１８個／ｃｍ３以上５×１０１９個／ｃｍ３以下である領域や部分を有する。
なお、質量電荷比ｍ／ｚ＝３０の気体の代表例としては、一酸化窒素がある。また、質量電荷比ｍ／ｚ＝１７の気体の代表例としては、アンモニアがある。また、質量電荷比ｍ／ｚ＝４６の気体の代表例としては、二酸化窒素がある。
窒素を含み、且つ欠陥量の少ない酸化物絶縁膜は、加熱処理後において、１００Ｋ以下のＥＳＲで測定して得られたスペクトルにおいてｇ値が２．０３７以上２．０３９以下の第１シグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナルが観測される。また、ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下である第３のシグナルのスピンの密度の合計が１×１０１８ｓｐｉｎｓ／ｃｍ３未満であり、代表的には１×１０１７ｓｐｉｎｓ／ｃｍ３以上１×１０１８ｓｐｉｎｓ／ｃｍ３未満である。
なお、１００Ｋ以下のＥＳＲスペクトルにおいてｇ値が２．０３７以上２．０３９以下の第１シグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナルは、窒素酸化物（ＮＯｘ、ｘは０以上２以下、好ましくは１以上２以下）起因のシグナルに相当する。窒素酸化物の代表例としては、一酸化窒素、二酸化窒素等がある。
酸化物半導体膜５５に接する保護膜５３及びゲート絶縁膜５９の少なくとも一方が、上記のように、窒素酸化物の含有量が少ないと、保護膜５３及びゲート絶縁膜５９と、酸化物半導体膜５５との界面におけるキャリアトラップを低減することが可能である。この結果、半導体装置に含まれるトランジスタのしきい値電圧の変動を低減することが可能であり、トランジスタの電気特性の変動を低減することができる。
また、保護膜５３及びゲート絶縁膜５９の少なくとも一方は、ＳＩＭＳで測定される窒素濃度が６×１０２０ａｔｏｍｓ／ｃｍ３以下であることが好ましい。この結果、保護膜５３及びゲート絶縁膜５９の少なくとも一方において、窒素酸化物が生成されにくくなり、保護膜５３またはゲート絶縁膜５９と、酸化物半導体膜５５との界面におけるキャリアトラップを低減することが可能である。また、半導体装置に含まれるトランジスタのしきい値電圧の変動を低減することが可能であり、トランジスタの電気特性の変動を低減することができる。
以下に、トランジスタ５０の他の構成の詳細について説明する。
基板５１は、実施の形態１に示す基板１１に列挙する基板を適宜用いることができる。
ゲート絶縁膜５９が、窒素を含み、且つ欠陥量の少ない酸化物絶縁膜で形成される場合、保護膜５３は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いて形成することができる。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱処理により酸化物半導体膜に酸素を拡散させることができる。保護膜５３の代表例としては、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化ガリウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化アルミニウム膜、酸化窒化アルミニウム膜等がある。
保護膜５３は、５０ｎｍ以上、好ましくは２００ｎｍ以上３０００ｎｍ以下、好ましくは３００ｎｍ以上１０００ｎｍ以下とする。保護膜５３を厚くすることで、保護膜５３の酸素分子の放出量を増加させることができると共に、保護膜５３及び後に形成される酸化物半導体膜との界面における界面準位を低減することが可能である。
ここで、「加熱により酸素の一部が脱離する」とは、ＴＤＳ分析にて、酸素原子に換算しての酸素の放出量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上であることをいう。なお、上記ＴＤＳ分析時における膜の表面温度としては、１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲が好ましい。
酸化物半導体膜５５は、実施の形態１に示す酸化物半導体膜１７と同様に形成することができる。
一対の電極５７、５８は、実施の形態１に示す一対の電極１９、２０と同様に形成することができる。
なお、本実施の形態では、一対の電極５７、５８を酸化物半導体膜５５及びゲート絶縁膜５９の間に設けたが、保護膜５３及び酸化物半導体膜５５の間に設けてもよい。
保護膜５３が、窒素を含み、且つ欠陥量の少ない酸化物絶縁膜で形成される場合、ゲート絶縁膜５９は、例えば酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化ガリウム膜またはＧａ−Ｚｎ系金属酸化物膜などを用いればよく、積層または単層で設ける。なお、酸化物半導体膜５５との界面特性を向上させるため、ゲート絶縁膜５９において少なくとも酸化物半導体膜５５と接する領域は酸化物絶縁膜で形成することが好ましい。
また、ゲート絶縁膜５９として、酸素、水素、水等のブロッキング効果を有する絶縁膜を設けることで、酸化物半導体膜５５からの酸素の外部への拡散と、外部から酸化物半導体膜５５への水素、水等の侵入を防ぐことができる。酸素、水素、水等のブロッキング効果を有する絶縁膜としては、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ガリウム膜、酸化窒化ガリウム膜、酸化イットリウム膜、酸化窒化イットリウム膜、酸化ハフニウム膜、酸化窒化ハフニウム膜等がある。
また、ゲート絶縁膜５９として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−ｋ材料を用いることでトランジスタのゲートリークを低減できる。
ゲート絶縁膜５９は、例えば厚さ５ｎｍ以上４００ｎｍ以下、より好ましくは１０ｎｍ以上３００ｎｍ以下、より好ましくは１５ｎｍ以上１００ｎｍ以下とする。
ゲート電極６１は、実施の形態１に示すゲート電極１３と同様に形成することができる。
絶縁膜６３は、厚さが３０ｎｍ以上５００ｎｍ以下、好ましくは１００ｎｍ以上４００ｎｍ以下の、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム等を用いればよく、積層または単層で設ける。
なお、絶縁膜６３として、保護膜５３のように、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化窒化物絶縁膜と、酸素、水素、水等のブロッキング特性を有する絶縁膜の積層構造としてもよい。酸素、水素、水等のブロッキング効果を有する絶縁膜としては、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ガリウム膜、酸化窒化ガリウム膜、酸化イットリウム膜、酸化窒化イットリウム膜、酸化ハフニウム膜、酸化窒化ハフニウム膜、窒化シリコン膜等がある。この結果、加熱処理において、ゲート絶縁膜５９または／及び保護膜５３を介して、酸素が酸化物半導体膜５５に酸素が供給されるため、ゲート絶縁膜５９または／及び保護膜５３と、酸化物半導体膜５５との界面準位を低減できる。また、酸化物半導体膜５５に含まれる酸素欠損量を低減することができる。
＜２．トランジスタの作製方法＞
次に、図３８に示すトランジスタの作製方法について、図３９を用いて説明する。なお、図３９において、図３８（Ａ）の一点破線Ａ−Ｂに示すチャネル長方向の断面図、及び一点破線Ｃ−Ｄに示すチャネル幅方向の断面図を用いて、トランジスタ５０の作製方法を説明する。
図３９（Ａ）に示すように、基板５１上に保護膜５３を形成する。次に、保護膜５３上に酸化物半導体膜５５を形成する。
保護膜５３は、スパッタリング法、ＣＶＤ法等により形成する。
保護膜５３として、窒素を含み、且つ欠陥量の少ない酸化物絶縁膜を形成する場合、窒素を含み、且つ欠陥量の少ない酸化物絶縁膜の一例として、酸化窒化シリコン膜をＣＶＤ法を用いて形成することができる。この場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、一酸化二窒素、二酸化窒素等がある。
なお、保護膜５３として、加熱により酸素の一部が脱離する酸化物絶縁膜を形成する場合、加熱により酸素の一部が脱離する酸化物絶縁膜として、成膜ガス中の酸素量が高い条件を用いたスパッタリング法により形成することが好ましく、酸素、または酸素及び希ガスの混合ガス等を用いることができる。代表的には、成膜ガス中の酸素濃度を６％以上１００％以下にすることが好ましい。
また、保護膜５３として、加熱により酸素の一部が脱離する酸化物絶縁膜を形成する場合、加熱により酸素の一部が脱離する酸化物絶縁膜として、ＣＶＤ法により酸化物絶縁膜を形成した後、該酸化物絶縁膜に酸素を導入することで、加熱により脱離する酸素量を増加させることができる。酸化物絶縁膜に酸素を導入する方法としては、イオン注入法、イオンドーピング法、プラズマ処理等がある。本実施の形態では、保護膜５３の下に酸化物半導体膜が設けられていないため、保護膜５３に酸素を導入しても、酸化物半導体膜へのダメージがない。このため、酸化物半導体膜へのダメージなく、酸化物半導体膜に接する保護膜５３に酸素を導入することができる。
また、保護膜５３としてＣＶＤ法で酸化物絶縁膜を形成する場合、原料ガス由来の水素または水が酸化物絶縁膜中に混入される場合がある。このため、ＣＶＤ法で酸化物絶縁膜を形成した後、脱水素化または脱水化として、加熱処理を行うことが好ましい。
酸化物半導体膜５５は、実施の形態１に示す酸化物半導体膜１７と同様の形成方法を適宜用いることができる。
また、ＣＡＡＣ−ＯＳ膜に含まれる結晶部の配向を高めるためには、酸化物半導体膜の下地絶縁膜である、保護膜５３の表面の平坦性を高めることが好ましい。代表的には、保護膜５３の平均面粗さ（Ｒａ）が１ｎｍ以下、０．３ｎｍ以下、または０．１ｎｍ以下にできる。
保護膜５３の表面の平坦性を高める平坦化処理としては、化学的機械的研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）処理、ドライエッチング処理、真空のチャンバーに不活性ガス、例えばアルゴンガスを導入し、被処理面を陰極とする電界をかけて、表面の微細な凹凸を平坦化するプラズマ処理（いわゆる逆スパッタ）等の一または複数を適用することができる。
次に、図３９（Ｂ）に示すように、一対の電極５７、５８を形成する。一対の電極５７、５８は、実施の形態１に示す一対の電極１９、２０と同様の形成方法を適宜用いることができる。または、印刷法またはインクジェット法により一対の電極５７、５８を形成することができる。
次に、図３９（Ｃ）に示すように、ゲート絶縁膜５９及びゲート電極６１を形成する。スパッタリング法、ＣＶＤ法、蒸着法等で絶縁膜を形成し、該絶縁膜上に、スパッタリング法、ＣＶＤ法、蒸着法等により導電膜を形成する。次に、導電膜上にフォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて絶縁膜及び導電膜の一部をエッチングして、ゲート絶縁膜５９及びゲート電極６１を形成する。この後、マスクを除去する。
ゲート絶縁膜５９となる膜はスパッタリング法、ＣＶＤ法、蒸着法等で形成する。ゲート電極６１となる膜は、スパッタリング法、ＣＶＤ法、蒸着法等で形成する。
なお、ゲート絶縁膜５９となる膜として、窒素を含み、且つ欠陥量の少ない酸化物絶縁膜を形成する場合、保護膜５３と同様の条件を適宜用いて形成することができる。
次に、図３９（Ｄ）に示すように、基板５１、一対の電極５７、５８、ゲート絶縁膜５９、及びゲート電極６１上に絶縁膜６３を形成する。絶縁膜６３は、スパッタリング法、ＣＶＤ法、印刷法、塗布法等を適宜用いて形成することができる。
次に、実施の形態１と同様に、加熱処理を行ってもよい。該加熱処理の温度は、代表的には、１５０℃以上基板歪み点未満、好ましくは２５０℃以上４５０℃以下、更に好ましくは３００℃以上４５０℃以下とする。
以上の工程により、しきい値電圧の変動が低減されたトランジスタを作製することができる。また、電気特性の変動が低減されたトランジスタを作製することができる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成及び方法などと適宜組み合わせて用いることができる。
＜変形例１＞
実施の形態４に示すトランジスタ５０の変形例について、図４０を用いて説明する。本変形例で説明するトランジスタは、ゲート絶縁膜または保護膜が積層構造である例について説明する。
図４０（Ａ）に示すトランジスタ５０ａは、保護膜５３が多層構造であることを特徴とする。具体的には、保護膜５３は、酸化物絶縁膜６５及び酸化物絶縁膜６７が積層され、酸化物絶縁膜６５は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜であり、酸化物半導体膜５５に接する酸化物絶縁膜６７は、トランジスタ５０の保護膜５３及びゲート絶縁膜５９の少なくとも一方に用いることが可能な、窒素を含み、且つ欠陥量の少ない酸化物絶縁膜である。
化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜６５は、５０ｎｍ以上、好ましくは２００ｎｍ以上３０００ｎｍ以下、好ましくは３００ｎｍ以上１０００ｎｍ以下とする。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜６５を厚くすることで、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜６５の酸素分子の放出量を増加させることができると共に、酸化物絶縁膜６７及び酸化物半導体膜５５の界面における界面準位を低減することが可能である。
化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜６５の形成方法としては、保護膜５３で説明した加熱により酸素の一部が脱離する酸化物絶縁膜を適宜用いることができる。
また、酸化物絶縁膜６７は、トランジスタ５０に含まれる保護膜５３及びゲート絶縁膜５９に列挙した、窒素を含み、且つ欠陥量の少ない酸化物絶縁膜の形成方法を用いることができる。
なお、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜６５及び酸化物絶縁膜６７を形成し、酸化物絶縁膜６７上に酸化物半導体膜５５を形成したのち、加熱処理を行ってもよい。当該加熱処理により、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜６５に含まれる酸素の一部を、酸化物絶縁膜６７及び酸化物半導体膜５５の界面近傍に拡散させることができる。この結果、酸化物絶縁膜６７及び酸化物半導体膜５５の界面近傍における界面準位を低減することが可能であり、しきい値電圧の変動を低減できる。
加熱処理の温度は、代表的には、１５０℃以上基板歪み点未満、好ましくは２５０℃以上４５０℃以下、更に好ましくは３００℃以上４５０℃以下とする。
加熱処理は、ヘリウム、ネオン、アルゴン、キセノン、クリプトン等の希ガス、または窒素を含む不活性ガス雰囲気で行う。または、不活性ガス雰囲気で加熱した後、酸素雰囲気で加熱してもよい。なお、上記不活性雰囲気及び酸素雰囲気に水素、水などが含まれないことが好ましい。処理時間は３分以上２４時間以下とする。
図４０（Ｂ）に示すトランジスタ５０ｂは、ゲート絶縁膜５９が、酸化物絶縁膜６９及び窒化物絶縁膜７１が順に積層されており、酸化物半導体膜５５に接する該酸化物絶縁膜６９は、窒素を含み、且つ欠陥量の少ない酸化物絶縁膜であることを特徴とする。
窒化物絶縁膜７１としては、実施の形態１の変形例１に示す窒化物絶縁膜２９と同様の膜を用いることが好ましい。この結果、ゲート絶縁膜５９を物理的に厚膜化することができる。よって、トランジスタ５０ｂの絶縁耐圧の低下を抑制、さらには絶縁耐圧を向上させて、半導体装置の静電破壊を抑制することができる。
＜変形例２＞
実施の形態４に示すトランジスタ５０の変形例について、図４１を用いて説明する。本変形例で説明するトランジスタは、一対の電極とゲート絶縁膜の間に酸化物半導体膜を有する例について説明する。
図４１（Ａ）乃至図４１（Ｃ）は、本発明の一態様の半導体装置が有するトランジスタ５０ｃの上面図及び断面図である。図４１（Ａ）は上面図であり、図４１（Ｂ）は図４１（Ａ）中の一点破線Ａ−Ｂにおける断面概略図を示し、図４１（Ｃ）は図４１（Ａ）中の一点破線Ｃ−Ｄにおける断面概略図を示す。
図４１（Ｂ）及び図４１（Ｃ）に示すトランジスタ５０ｃは、保護膜５３上に形成される酸化物半導体膜７３と、酸化物半導体膜７３上に形成される酸化物半導体膜５５と、酸化物半導体膜５５及び酸化物半導体膜７３に接する一対の電極５７、５８と、酸化物半導体膜５５及び一対の電極５７、５８に接する酸化物半導体膜７５と、酸化物半導体膜７５上に形成されるゲート絶縁膜５９と、ゲート絶縁膜５９を介して酸化物半導体膜５５と重なるゲート電極６１とを有する。また、保護膜５３、一対の電極５７、５８、酸化物半導体膜７５、ゲート絶縁膜５９、及びゲート電極６１上に、絶縁膜６３が形成されてもよい。
トランジスタ５０ｃにおいて、保護膜５３は凸部を有し、保護膜５３の凸部上に、積層された酸化物半導体膜７３及び酸化物半導体膜５５が設けられる。
酸化物半導体膜７５は、図４１（Ｂ）に示すように、酸化物半導体膜５５の上面、及び一対の電極５７、５８の上面及び側面において接し、図４１（Ｃ）に示すように、保護膜５３の凸部の側面、酸化物半導体膜７３の側面、酸化物半導体膜５５の側面及び上面において接する。
図４１（Ｃ）に示すように、トランジスタ５０ｃのチャネル幅方向において、ゲート電極６１は、酸化物半導体膜７５及びゲート絶縁膜５９を介して酸化物半導体膜５５の上面及び側面に面する。
ゲート電極６１は、酸化物半導体膜５５を電気的に取り囲む。この構造により、トランジスタ５０ｃのオン電流を増大させることができる。このようなトランジスタの構造を、Ｓｕｒｒｏｕｎｄｅｄ Ｃｈａｎｎｅｌ（Ｓ−Ｃｈａｎｎｅｌ）構造とよぶ。なお、Ｓ−Ｃｈａｎｎｅｌ構造では、電流は酸化物半導体膜５５の全体（バルク）を流れる。酸化物半導体膜５５の内部を電流が流れることで、界面散乱の影響を受けにくいため、高いオン電流を得ることができる。なお、酸化物半導体膜５５を厚くすると、オン電流を向上させることができる。
また、トランジスタのチャネル長及びチャネル幅を微細化するとき、レジストマスクを後退させながら一対の電極や酸化物半導体膜等を形成すると、一対の電極や酸化物半導体膜の端部が丸みを帯びる（曲面を有する）場合がある。このような構成により、酸化物半導体膜５５上に形成される酸化物半導体膜７５及びゲート絶縁膜５９の被覆性を向上させることができる。また、一対の電極５７，５８の端部に生じる恐れのある電界集中を緩和することができ、トランジスタの劣化を抑制することができる。
また、トランジスタを微細化することで、集積度を高め、高密度化することができる。例えば、トランジスタのチャネル長を１００ｎｍ以下、好ましくは４０ｎｍ以下、さらに好ましくは３０ｎｍ以下、より好ましくは２０ｎｍ以下とし、かつ、トランジスタのチャネル幅を１００ｎｍ以下、好ましくは４０ｎｍ以下、さらに好ましくは３０ｎｍ以下、より好ましくは２０ｎｍ以下とする。本発明の一態様に係るトランジスタは、チャネル幅が上記のように縮小していても、Ｓ−ｃｈａｎｎｅｌ構造を有することでオン電流を高めることができる。
なお、酸化物半導体膜７３は、実施の形態１の変形例４に示す酸化物半導体膜４６の材料を適宜用いることができる。また、図３９（Ａ）において、酸化物半導体膜５５となる膜を成膜する前に、酸化物半導体膜７３となる膜を形成する。次に、酸化物半導体膜７３となる膜及び酸化物半導体膜５５となる膜を加工することで、酸化物半導体膜７３及び酸化物半導体膜５５を形成することができる。
酸化物半導体膜７５は、実施の形態１の変形例４に示す酸化物半導体膜４７の材料を適宜用いることができる。また、図３９（Ｃ）において、ゲート絶縁膜５９となる膜を成膜する前に、酸化物半導体膜７５となる膜を形成する。次に、ゲート絶縁膜５９となる膜及びゲート電極６１となる膜を形成した後、それぞれを同時に加工することで、酸化物半導体膜７５、ゲート絶縁膜５９、及びゲート電極６１を形成することができる。
また、酸化物半導体膜７３は、酸化物半導体膜５５の界面準位の生成を抑制する効果が失われない程度の厚さであればよい。例えば、酸化物半導体膜５５は、酸化物半導体膜７３の厚さに対して、１倍よりも大きく、好ましくは２倍以上、より好ましくは４倍以上、より好ましくは６倍以上の厚さである領域を有すればよい。なお、トランジスタのオン電流を増大させる必要のない場合にはその限りではなく、酸化物半導体膜７３は、酸化物半導体膜５５の厚さ以上の厚さである領域を有してもよい。
また、酸化物半導体膜７５も酸化物半導体膜７３と同様に、酸化物半導体膜５５の界面準位の生成を抑制する効果が失われない程度の厚さである領域を有すればよい。例えば、酸化物半導体膜７３と同等またはそれ以下の厚さである領域を有すればよい。酸化物半導体膜７５が厚いと、ゲート電極６１による電界が酸化物半導体膜５５に届きにくくなる恐れがあるため、酸化物半導体膜７５は薄く形成することが好ましい。例えば、酸化物半導体膜５５の厚さよりも薄い領域を有すればよい。なおこれに限られず、酸化物半導体膜７５の厚さはゲート絶縁膜５９の耐圧を考慮して、トランジスタを駆動させる電圧に応じて適宜設定すればよい。
半導体装置を高集積化するにはトランジスタの微細化が必須である。一方、トランジスタの微細化によりトランジスタの電気特性が悪化することが知られており、チャネル幅が縮小するとオン電流が低下する。
しかしながら、本発明の一態様のトランジスタでは、前述したように、酸化物半導体膜５５のチャネルが形成される領域を覆うように酸化物半導体膜７５が形成されており、チャネル領域とゲート絶縁膜５９が接しない構成となっている。そのため、酸化物半導体膜５５とゲート絶縁膜５９との界面で生じるキャリアの散乱を抑えることができ、トランジスタのオン電流を高くすることができる。
また、酸化物半導体膜を真性または実質的に真性とすると、酸化物半導体膜に含まれるキャリア数の減少により、電界効果移動度の低下が懸念される。しかしながら、本発明の一態様のトランジスタにおいては、酸化物半導体膜５５に垂直方向からのゲート電界に加えて、側面方向からのゲート電界が印加される。すなわち、酸化物半導体膜５５の全体的にゲート電界が印加させることとなり、電流は酸化物半導体膜のバルクを流れる。これによって、高純度真性化による、電気特性の変動の抑制を達成しつつ、トランジスタの電界効果移動度の向上を図ることが可能となる。
また、本発明の一態様のトランジスタは、酸化物半導体膜５５を酸化物半導体膜７３上に形成することで界面準位を形成しにくくする効果や、酸化物半導体膜５５を酸化物半導体膜７３、７５の間に設けることで、上下からの不純物混入の影響を排除できる効果などを併せて有する。そのため、酸化物半導体膜５５は、酸化物半導体膜７３と酸化物半導体膜７５で取り囲まれた構造（また、ゲート電極６１で電気的に取り囲まれた構造）となり、上述したトランジスタのオン電流の向上に加えて、しきい値電圧の安定化が可能である。したがって、ゲート電極の電圧が０Ｖにおいてソース及びドレインの間を流れる電流を下げることができ、消費電力を低減させることができる。また、トランジスタのしきい値電圧が安定化することから、半導体装置の長期信頼性を向上させることができる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成及び方法などと適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、上記実施の形態で説明した半導体装置に含まれているトランジスタにおいて、酸化物半導体膜に適用可能な一態様について説明する。
酸化物半導体膜は、単結晶構造の酸化物半導体（以下、単結晶酸化物半導体という。）、多結晶構造の酸化物半導体（以下、多結晶酸化物半導体という。）、微結晶構造の酸化物半導体（以下、微結晶酸化物半導体という。）、及び非晶質構造の酸化物半導体（以下、非晶質酸化物半導体という。）の一以上で構成されてもよい。また、酸化物半導体膜は、ＣＡＡＣ−ＯＳ膜で構成されていてもよい。また、酸化物半導体膜は、非晶質酸化物半導体及び結晶粒を有する酸化物半導体で構成されていてもよい。
酸化物半導体は、例えば、非単結晶酸化物半導体と単結晶酸化物半導体とに分けられる。または、酸化物半導体は、例えば、結晶性酸化物半導体と非晶質酸化物半導体とに分けられる。
なお、非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、微結晶酸化物半導体、非晶質酸化物半導体などがある。また、結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体、微結晶酸化物半導体などがある。
以下に、ＣＡＡＣ−ＯＳ、微結晶酸化物半導体、及び非晶質酸化物半導体について説明する。
まずは、ＣＡＡＣ−ＯＳについて説明する。
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半導体の一つである。
ＣＡＡＣ−ＯＳを透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、明確な結晶部同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
例えば、図７３（Ａ）に示すように、試料面と概略平行な方向から、ＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を観察する。ここでは、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒｒａｔｉｏｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いてＴＥＭ像を観察する。なお、球面収差補正機能を用いた高分解能ＴＥＭ像を、以下では、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。なお、Ｃｓ補正高分解能ＴＥＭ像の取得は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって行うことができる。
図７３（Ａ）の領域（１）を拡大したＣｓ補正高分解能ＴＥＭ像を図７３（Ｂ）に示す。図７３（Ｂ）より、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳの被形成面または上面と平行に配列する。
図７３（Ｂ）において、ＣＡＡＣ−ＯＳは特徴的な原子配列を有する。図７３（Ｃ）は、特徴的な原子配列を、補助線で示したものである。図７３（Ｂ）および図７３（Ｃ）より、ペレット一つの大きさは１ｎｍ以上３ｎｍ以下程度であり、ペレットとペレットとの傾きにより生じる隙間の大きさは０．８ｎｍ程度であることがわかる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。
ここで、Ｃｓ補正高分解能ＴＥＭ像から、基板５１２０上のＣＡＡＣ−ＯＳのペレット５１００の配置を模式的に示すと、レンガまたはブロックが積み重なったような構造となる（図７３（Ｄ）参照。）。図７３（Ｃ）で観察されたペレットとペレットとの間で傾きが生じている箇所は、図７３（Ｄ）に示す領域５１６１に相当する。
また、例えば、図７４（Ａ）に示すように、試料面と概略垂直な方向から、ＣＡＡＣ−ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を観察する。図７４（Ａ）の領域（１）、領域（２）および領域（３）を拡大したＣｓ補正高分解能ＴＥＭ像を、それぞれ図７４（Ｂ）、図７４（Ｃ）および図７４（Ｄ）に示す。図７４（Ｂ）、図７４（Ｃ）および図７４（Ｄ）より、結晶部において、金属原子が、三角形状、四角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
図７０（Ａ）は、ＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像である。また、図７０（Ｂ）は、図７０（Ａ）をさらに拡大した断面の高分解能ＴＥＭ像であり、理解を容易にするために原子配列を強調表示している。
図７０（Ｃ）は、図７０（Ａ）のＡ−Ｏ−Ａ’間において、丸で囲んだ領域（直径約４ｎｍ）の局所的なフーリエ変換像である。図７０（Ｃ）より、各領域においてｃ軸配向性が確認できる。また、Ａ−Ｏ間とＯ−Ａ’間とでは、ｃ軸の向きが異なるため、異なるグレインであることが示唆される。また、Ａ−Ｏ間では、ｃ軸の角度が１４．３°、１６．６°、２６．４°のように少しずつ連続的に変化していることがわかる。同様に、Ｏ−Ａ’間では、ｃ軸の角度が−１８．３°、−１７．６°、−１５．９°と少しずつ連続的に変化していることがわかる。
なお、ＣＡＡＣ−ＯＳに対し、電子回折を行うと、配向性を示すスポット（輝点）が観測される。例えば、ＣＡＡＣ−ＯＳの上面に対し、例えば１ｎｍ以上３０ｎｍ以下の電子線を用いる電子回折（ナノビーム電子回折ともいう。）を行うと、スポットが観測される（図７１（Ａ）参照。）。
断面の高分解能ＴＥＭ像および平面の高分解能ＴＥＭ像より、ＣＡＡＣ−ＯＳの結晶部は配向性を有していることがわかる。
なお、ＣＡＡＣ−ＯＳに含まれるほとんどの結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ−ＯＳに含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内に収まる大きさの場合も含まれる。ただし、ＣＡＡＣ−ＯＳに含まれる複数の結晶部が連結することで、一つの大きな結晶領域を形成する場合がある。例えば、平面の高分解能ＴＥＭ像において、２５００ｎｍ２以上、５μｍ２以上または１０００μｍ２以上となる結晶領域が観察される場合がある。
例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いてｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析を行うと、図７５（Ａ）に示すように、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳの結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳのｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳは、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
一方、ＣＡＡＣ−ＯＳに対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による解析を行うと、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＣＡＡＣ−ＯＳの場合は、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行っても、図７５（Ｂ）に示すように明瞭なピークは現れない。これに対し、ＩｎＧａＺｎＯ４の単結晶酸化物半導体であれば、２θを５６°近傍に固定してφスキャンした場合、図７５（Ｃ）に示すように、（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸およびｂ軸の配向が不規則であることが確認できる。
次に、ＣＡＡＣ−ＯＳであるＩｎ−Ｇａ−Ｚｎ酸化物に対し、試料面に平行な方向からプローブ径が３００ｎｍの電子線を入射させたときの回折パターン（制限視野透過電子回折パターンともいう。）を図７６（Ａ）に示す。図７６（Ａ）より、例えば、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが確認される。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直な方向からプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図７６（Ｂ）に示す。図７６（Ｂ）より、リング状の回折パターンが確認される。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる。なお、図７６（Ｂ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面および（１００）面などに起因すると考えられる。また、図７６（Ｂ）における第２リングは（１１０）面などに起因すると考えられる。
このように、それぞれのペレット（ナノ結晶）のｃ軸が、被形成面または上面に略垂直な方向を向いていることから、ＣＡＡＣ−ＯＳをＣＡＮＣ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
以上のことから、ＣＡＡＣ−ＯＳでは、異なる結晶部間ではａ軸およびｂ軸の配向は不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面の高分解能ＴＥＭ像で確認された層状に配列した金属原子の各層は、結晶のａｂ面に平行な面である。
なお、結晶部は、ＣＡＡＣ−ＯＳを成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳの被形成面または上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳの形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳの被形成面または上面の法線ベクトルと平行にならないこともある。
また、ＣＡＡＣ−ＯＳ中において、ｃ軸配向した結晶部の分布が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳの結晶部が、ＣＡＡＣ−ＯＳの上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりもｃ軸配向した結晶部の割合が高くなることがある。また、不純物の添加されたＣＡＡＣ−ＯＳは、不純物が添加された領域が変質し、部分的にｃ軸配向した結晶部の割合の異なる領域が形成されることもある。
ＣＡＡＣ−ＯＳは、不純物濃度の低い酸化物半導体である。不純物は、水素、炭素、シリコン、遷移金属元素などの酸化物半導体の主成分以外の元素である。特に、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体内部に含まれると、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体に含まれる不純物は、キャリアトラップやキャリア発生源となる場合がある。
また、ＣＡＡＣ−ＯＳは、欠陥準位密度の低い酸化物半導体である。例えば、酸化物半導体中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによってキャリア発生源となることがある。
また、ＣＡＡＣ−ＯＳを用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。
また、ＣＡＡＣ−ＯＳを用いたトランジスタを有する半導体装置は折り曲げても壊れにくい。このため、可撓性を有する半導体装置にＣＡＡＣ−ＯＳを用いたトランジスタを用いることが好ましい。
次に、微結晶酸化物半導体について説明する。
微結晶酸化物半導体は、高分解能ＴＥＭ像において、結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶を有する酸化物半導体を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）とよぶ。また、ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと同じ起源を有する可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なる結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。従って、ｎｃ−ＯＳは、分析方法によっては、非晶質酸化物半導体と区別が付かない場合がある。例えば、ｎｃ−ＯＳに対し、結晶部よりも大きい径のＸ線を用いるＸＲＤ装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、ｎｃ−ＯＳに対し、結晶部よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子回折（制限視野電子回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳに対し、結晶部の大きさと近いか結晶部より小さいプローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、ｎｃ−ＯＳに対しナノビーム電子回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。また、ｎｃ−ＯＳに対しナノビーム電子回折を行うと、リング状の領域内に複数のスポットが観測される場合がある（図７１（Ｂ）参照。）。
このように、それぞれのペレット（ナノ結晶）の結晶方位が規則性を有さないことから、ｎｃ−ＯＳをＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎｃ−ＯＳは、非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
なお、酸化物半導体は、例えば、非晶質酸化物半導体、微結晶酸化物半導体、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
酸化物半導体膜が複数の構造を有する場合、ナノビーム電子回折を用いることで構造解析が可能となる場合がある。
図７１（Ｃ）に、電子銃室３１０と、電子銃室３１０の下の光学系３１２と、光学系３１２の下の試料室３１４と、試料室３１４の下の光学系３１６と、光学系３１６の下の観察室３２０と、観察室３２０に設置されたカメラ３１８と、観察室３２０の下のフィルム室３２２と、を有する透過電子回折測定装置を示す。カメラ３１８は、観察室３２０内部に向けて設置される。なお、フィルム室３２２を有さなくても構わない。
また、図７１（Ｄ）に、図７１（Ｃ）で示した透過電子回折測定装置内部の構造を示す。透過電子回折測定装置内部では、電子銃室３１０に設置された電子銃から放出された電子が、光学系３１２を介して試料室３１４に配置された物質３２８に照射される。物質３２８を通過した電子は、光学系３１６を介して観察室３２０内部に設置された蛍光板３３２に入射する。蛍光板３３２では、入射した電子の強度に応じたパターンが現れることで透過電子回折パターンを測定することができる。
カメラ３１８は、蛍光板３３２を向いて設置されており、蛍光板３３２に現れたパターンを撮影することが可能である。カメラ３１８のレンズの中央、および蛍光板３３２の中央を通る直線と、蛍光板３３２の上面と、の為す角度は、例えば、１５°以上８０°以下、３０°以上７５°以下、または４５°以上７０°以下とする。該角度が小さいほど、カメラ３１８で撮影される透過電子回折パターンは歪みが大きくなる。ただし、あらかじめ該角度がわかっていれば、得られた透過電子回折パターンの歪みを補正することも可能である。なお、カメラ３１８をフィルム室３２２に設置しても構わない場合がある。例えば、カメラ３１８をフィルム室３２２に、電子３２４の入射方向と対向するように設置してもよい。この場合、蛍光板３３２の裏面から歪みの少ない透過電子回折パターンを撮影することができる。
試料室３１４には、試料である物質３２８を固定するためのホルダが設置されている。ホルダは、物質３２８を通過する電子を透過するような構造をしている。ホルダは、例えば、物質３２８をＸ軸、Ｙ軸、Ｚ軸などに移動させる機能を有していてもよい。ホルダの移動機能は、例えば、１ｎｍ以上１０ｎｍ以下、５ｎｍ以上５０ｎｍ以下、１０ｎｍ以上１００ｎｍ以下、５０ｎｍ以上５００ｎｍ以下、１００ｎｍ以上１μｍ以下などの範囲で移動させる精度を有すればよい。これらの範囲は、物質３２８の構造によって最適な範囲を設定すればよい。
次に、上述した透過電子回折測定装置を用いて、物質の透過電子回折パターンを測定する方法について説明する。
例えば、図７１（Ｄ）に示すように物質におけるナノビームである電子３２４の照射位置を変化させる（スキャンする）ことで、物質の構造が変化していく様子を確認することができる。このとき、物質３２８がＣＡＡＣ−ＯＳ膜であれば、図７１（Ａ）に示したような回折パターンが観測される。または、物質３２８がｎｃ−ＯＳ膜であれば、図７１（Ｂ）に示したような回折パターンが観測される。
ところで、物質３２８がＣＡＡＣ−ＯＳ膜であったとしても、部分的にｎｃ−ＯＳ膜などと同様の回折パターンが観測される場合がある。したがって、ＣＡＡＣ−ＯＳ膜の良否は、一定の範囲におけるＣＡＡＣ−ＯＳ膜の回折パターンが観測される領域の割合（ＣＡＡＣ化率ともいう。）で表すことができる場合がある。例えば、良質なＣＡＡＣ−ＯＳ膜であれば、ＣＡＡＣ化率は、５０％以上、好ましくは８０％以上、さらに好ましくは９０％以上、より好ましくは９５％以上となる。なお、ＣＡＡＣ−ＯＳ膜と異なる回折パターンが観測される領域を非ＣＡＡＣ化率と表記する。
一例として、成膜直後（ａｓ−ｓｐｕｔｔｅｒｅｄと表記。）、または酸素を含む雰囲気における４５０℃加熱処理後のＣＡＡＣ−ＯＳ膜を有する各試料の上面に対し、スキャンしながら透過電子回折パターンを取得した。ここでは、５ｎｍ／秒の速度で６０秒間スキャンしながら回折パターンを観測し、観測された回折パターンを０．５秒ごとに静止画に変換することで、ＣＡＡＣ化率を導出した。なお、電子線としては、プローブ径が１ｎｍのナノビーム電子線を用いた。なお、同様の測定は６試料に対して行った。そしてＣＡＡＣ化率の算出には、６試料における平均値を用いた。
各試料におけるＣＡＡＣ化率を図７２（Ａ）に示す。成膜直後のＣＡＡＣ−ＯＳ膜のＣＡＡＣ化率は７５．７％（非ＣＡＡＣ化率は２４．３％）であった。また、４５０℃加熱処理後のＣＡＡＣ−ＯＳ膜のＣＡＡＣ化率は８５．３％（非ＣＡＡＣ化率は１４．７％）であった。成膜直後と比べて、４５０℃加熱処理後のＣＡＡＣ化率が高いことがわかる。即ち、高い温度（例えば４００℃以上）における加熱処理によって、非ＣＡＡＣ化率が低くなる（ＣＡＡＣ化率が高くなる）ことがわかる。また、５００℃未満の加熱処理においても高いＣＡＡＣ化率を有するＣＡＡＣ−ＯＳ膜が得られることがわかる。
ここで、ＣＡＡＣ−ＯＳ膜と異なる回折パターンのほとんどはｎｃ−ＯＳ膜と同様の回折パターンであった。また、測定領域において非晶質酸化物半導体膜は、確認することができなかった。したがって、加熱処理によって、ｎｃ−ＯＳ膜と同様の構造を有する領域が、隣接する領域の構造の影響を受けて再配列し、ＣＡＡＣ化していることが示唆される。
図７２（Ｂ）および図７２（Ｃ）は、成膜直後および４５０℃加熱処理後のＣＡＡＣ−ＯＳ膜の平面の高分解能ＴＥＭ像である。図７２（Ｂ）と図７２（Ｃ）とを比較することにより、４５０℃加熱処理後のＣＡＡＣ−ＯＳ膜は、膜質がより均質であることがわかる。即ち、高い温度における加熱処理によって、ＣＡＡＣ−ＯＳ膜の膜質が向上することがわかる。
このような測定方法を用いれば、複数の構造を有する酸化物半導体膜の構造解析が可能となる場合がある。
次に、非晶質酸化物半導体について説明する。
非晶質酸化物半導体は、膜中における原子配列が不規則であり、結晶部を有さない酸化物半導体である。石英のような無定形状態を有する酸化物半導体が一例である。
非晶質酸化物半導体は、高分解能ＴＥＭ像において結晶部を確認することができない。
非晶質酸化物半導体に対し、ＸＲＤ装置を用いた構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半導体に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半導体に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンが観測される。
非晶質構造については、様々な見解が示されている。例えば、原子配列に全く秩序性を有さない構造を完全な非晶質構造（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓ ｓｔｒｕｃｔｕｒｅ）と呼ぶ場合がある。また、最近接原子間距離または第２近接原子間距離まで秩序性を有し、かつ長距離秩序性を有さない構造を非晶質構造と呼ぶ場合もある。したがって、最も厳格な定義によれば、僅かでも原子配列に秩序性を有する酸化物半導体を非晶質酸化物半導体と呼ぶことはできない。また、少なくとも、長距離秩序性を有する酸化物半導体を非晶質酸化物半導体と呼ぶことはできない。よって、結晶部を有することから、例えば、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳを、非晶質酸化物半導体または完全な非晶質酸化物半導体と呼ぶことはできない。
なお、酸化物半導体は、ｎｃ−ＯＳと非晶質酸化物半導体との間の物性を示す構造を有する場合がある。そのような構造を有する酸化物半導体を、特に非晶質ライク酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。
ａ−ｌｉｋｅ ＯＳは、高分解能ＴＥＭ像において鬆（ボイドともいう。）が観察される場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのできる領域と、結晶部を確認することのできない領域と、を有する。
以下では、酸化物半導体の構造による電子照射の影響の違いについて説明する。
ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳを準備する。いずれの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料は、いずれも結晶部を有することがわかる。
さらに、各試料の結晶部の大きさを計測する。図７７は、各試料の結晶部（２２箇所から４５箇所）の平均の大きさの変化を調査した例である。試料Ａはａ−ｌｉｋｅ ＯＳを有し、試料Ｂはｎｃ−ＯＳを有し、試料ＣはＣＡＡＣ−ＯＳを有する。図７７より、ａ−ｌｉｋｅ ＯＳは、電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。具体的には、図７７中に（１）で示すように、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさだった結晶部が、累積照射量が４．２×１０８ｅ−／ｎｍ２においては２．６ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−／ｎｍ２になるまでの範囲で、電子の累積照射量によらず結晶部の大きさに変化が見られないことがわかる。具体的には、図７７中の（２）で示すように、ＴＥＭによる観察の経過によらず、結晶部の大きさは１．４ｎｍ程度であることがわかる。また、図７７中の（３）で示すように、ＴＥＭによる観察の経過によらず、結晶部の大きさは２．１ｎｍ程度であることがわかる。
このように、ａ−ｌｉｋｅ ＯＳは、ＴＥＭによる観察程度の微量な電子照射によって、結晶化が起こり、結晶部の成長が見られる場合がある。一方、良質なｎｃ−ＯＳ、およびＣＡＡＣ−ＯＳであれば、ＴＥＭによる観察程度の微量な電子照射による結晶化はほとんど見られないことがわかる。
なお、ａ−ｌｉｋｅ ＯＳおよびｎｃ−ＯＳの結晶部の大きさの計測は、高分解能ＴＥＭ像を用いて行うことができる。例えば、ＩｎＧａＺｎＯ４の結晶は層状構造を有し、Ｉｎ−Ｏ層の間に、Ｇａ−Ｚｎ−Ｏ層を２層有する。ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有する。よって、これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。そのため、高分解能ＴＥＭ像における格子縞に着目し、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所においては、それぞれの格子縞がＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
また、酸化物半導体は、構造ごとに密度が異なる場合がある。例えば、ある酸化物半導体の組成がわかれば、該組成と同じ組成における単結晶の密度と比較することにより、その酸化物半導体の構造を推定することができる。例えば、単結晶の密度に対し、ａ−ｌｉｋｅ ＯＳの密度は７８．６％以上９２．３％未満となる。また、例えば、単結晶の密度に対し、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は９２．３％以上１００％未満となる。なお、単結晶の密度に対し密度が７８％未満となる酸化物半導体は、成膜すること自体が困難である。
上記について、具体例を用いて説明する。例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満となる。
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成の単結晶に相当する密度を算出することができる。所望の組成の単結晶の密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて算出すればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて算出することが好ましい。
なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ ＯＳ、微結晶酸化物半導体、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
不純物濃度が低く、欠陥準位密度が低い（酸素欠損が少ない）酸化物半導体は、キャリア密度を低くすることができる。したがって、そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳは、ａ−ｌｉｋｅ ＯＳおよび非晶質酸化物半導体よりも不純物濃度が低く、欠陥準位密度が低い。即ち、高純度真性または実質的に高純度真性な酸化物半導体となりやすい。したがって、ＣＡＡＣ−ＯＳまたはｎｃ−ＯＳを用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性な酸化物半導体は、キャリアトラップが少ない。そのため、ＣＡＡＣ−ＯＳまたはｎｃ−ＯＳを用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。なお、酸化物半導体のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体を用いたトランジスタは、電気特性が不安定となる場合がある。
＜成膜モデル＞
以下では、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳの成膜モデルの一例について説明する。
図７８（Ａ）は、スパッタリング法によりＣＡＡＣ−ＯＳが成膜される様子を示した成膜室内の模式図である。
ターゲット５１３０は、バッキングプレートに接着されている。バッキングプレートを介してターゲット５１３０と向かい合う位置には、複数のマグネットが配置される。該複数のマグネットによって磁場が生じている。マグネットの配置や構成などについては、上述した成膜室の記載を参照する。マグネットの磁場を利用して成膜速度を高めるスパッタリング法は、マグネトロンスパッタリング法と呼ばれる。
ターゲット５１３０は、多結晶構造を有し、いずれかの結晶粒には劈開面が含まれる。
一例として、Ｉｎ−Ｇａ−Ｚｎ酸化物を有するターゲット５１３０の劈開面について説明する。図７９（Ａ）に、ターゲット５１３０に含まれるＩｎＧａＺｎＯ４の結晶の構造を示す。なお、図７９（Ａ）は、ｃ軸を上向きとし、ｂ軸に平行な方向からＩｎＧａＺｎＯ４の結晶を観察した場合の構造である。
図７９（Ａ）より、近接する二つのＧａ−Ｚｎ−Ｏ層において、それぞれの層における酸素原子同士が近距離に配置されていることがわかる。そして、酸素原子が負の電荷を有することにより、近接する二つのＧａ−Ｚｎ−Ｏ層は互いに反発する。その結果、ＩｎＧａＺｎＯ４の結晶は、近接する二つのＧａ−Ｚｎ−Ｏ層の間に劈開面を有する。
基板５１２０は、ターゲット５１３０と向かい合うように配置しており、その距離ｄ（ターゲット−基板間距離（Ｔ−Ｓ間距離）ともいう。）は０．０１ｍ以上１ｍ以下、好ましくは０．０２ｍ以上０．５ｍ以下とする。成膜室内は、ほとんどが成膜ガス（例えば、酸素、アルゴン、または酸素を５体積％以上の割合で含む混合ガス）で満たされ、０．０１Ｐａ以上１００Ｐａ以下、好ましくは０．１Ｐａ以上１０Ｐａ以下に制御される。ここで、ターゲット５１３０に一定以上の電圧を印加することで、放電が始まり、プラズマが確認される。なお、ターゲット５１３０の近傍には磁場によって、高密度プラズマ領域が形成される。高密度プラズマ領域では、成膜ガスがイオン化することで、イオン５１０１が生じる。イオン５１０１は、例えば、酸素の陽イオン（Ｏ＋）やアルゴンの陽イオン（Ａｒ＋）などである。
イオン５１０１は、電界によってターゲット５１３０側に加速され、やがてターゲット５１３０と衝突する。このとき、劈開面から平板状またはペレット状のスパッタ粒子であるペレット５１００ａおよびペレット５１００ｂが剥離し、叩き出される。なお、ペレット５１００ａおよびペレット５１００ｂは、イオン５１０１の衝突の衝撃によって、構造に歪みが生じる場合がある。
ペレット５１００ａは、三角形、例えば正三角形の平面を有する平板状またはペレット状のスパッタ粒子である。また、ペレット５１００ｂは、六角形、例えば正六角形の平面を有する平板状またはペレット状のスパッタ粒子である。なお、ペレット５１００ａおよびペレット５１００ｂなどの平板状またはペレット状のスパッタ粒子を総称してペレット５１００（図７３（Ｄ）参照。）と呼ぶ。ペレット５１００の平面の形状は、三角形、六角形に限定されない、例えば、三角形が複数個合わさった形状となる場合がある。例えば、三角形（例えば、正三角形）が２個合わさった四角形（例えば、ひし形）となる場合もある。
ペレット５１００は、成膜ガスの種類などに応じて厚さが決定する。理由は後述するが、ペレット５１００の厚さは、均一にすることが好ましい。また、スパッタ粒子は厚みのないペレット状である方が、厚みのあるサイコロ状であるよりも好ましい。例えば、ペレット５１００は、厚さを０．４ｎｍ以上１ｎｍ以下、好ましくは０．６ｎｍ以上０．８ｎｍ以下とする。また、例えば、ペレット５１００は、幅を１ｎｍ以上３ｎｍ以下、好ましくは１．２ｎｍ以上２．５ｎｍ以下とする。ペレット５１００は、上述の図７７中の（１）で説明した初期核に相当する。例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物を有するターゲット５１３０にイオン５１０１を衝突させる場合、図７９（Ｂ）に示すように、Ｇａ−Ｚｎ−Ｏ層、Ｉｎ−Ｏ層およびＧａ−Ｚｎ−Ｏ層の３層を有するペレット５１００が飛び出してくる。なお、図７９（Ｃ）は、ペレット５１００をｃ軸に平行な方向から観察した場合の構造である。したがって、ペレット５１００は、二つのＧａ−Ｚｎ−Ｏ層（パン）と、Ｉｎ−Ｏ層（具）と、を有するナノサイズのサンドイッチ構造と呼ぶこともできる。
ペレット５１００は、プラズマを通過する際に電荷を受け取ることで、側面が負または正に帯電する場合がある。ペレット５１００は、側面に酸素原子を有し、当該酸素原子が負に帯電する可能性がある。このように、側面が同じ極性の電荷を帯びることにより、電荷同士の反発が起こり、平板状の形状を維持することが可能となる。なお、ＣＡＡＣ−ＯＳが、Ｉｎ−Ｇａ−Ｚｎ酸化物である場合、インジウム原子と結合した酸素原子が負に帯電する可能性がある。または、インジウム原子、ガリウム原子または亜鉛原子と結合した酸素原子が負に帯電する可能性がある。また、ペレット５１００は、プラズマを通過する際にインジウム原子、ガリウム原子、亜鉛原子および酸素原子などと結合することで成長する場合がある。これは、上述の図７７中の（２）と（１）の大きさの違いに相当する。ここで、基板５１２０が室温程度である場合、ペレット５１００がこれ以上成長しないためｎｃ−ＯＳとなる（図７８（Ｂ）参照。）。成膜可能な温度が室温程度であることから、基板５１２０が大面積である場合でもｎｃ−ＯＳの成膜は可能である。なお、ペレット５１００をプラズマ中で成長させるためには、スパッタリング法における成膜電力を高くすることが有効である。成膜電力を高くすることで、ペレット５１００の構造を安定にすることができる。
図７８（Ａ）および図７８（Ｂ）に示すように、例えば、ペレット５１００は、プラズマ中を凧のように飛翔し、ひらひらと基板５１２０上まで舞い上がっていく。ペレット５１００は電荷を帯びているため、ほかのペレット５１００が既に堆積している領域が近づくと、斥力が生じる。ここで、基板５１２０の上面では、基板５１２０の上面に平行な向きの磁場（水平磁場ともいう。）が生じている。また、基板５１２０およびターゲット５１３０間には、電位差が与えられているため、基板５１２０からターゲット５１３０に向けて電流が流れている。したがって、ペレット５１００は、基板５１２０の上面において、磁場および電流の作用によって、力（ローレンツ力）を受ける。このことは、フレミングの左手の法則によって理解できる。
ペレット５１００は、原子一つと比べると質量が大きい。そのため、基板５１２０の上面を移動するためには何らかの力を外部から印加することが重要となる。その力の一つが磁場および電流の作用で生じる力である可能性がある。なお、ペレット５１００に与える力を大きくするためには、基板５１２０の上面において、基板５１２０の上面に平行な向きの磁場が１０Ｇ以上、好ましくは２０Ｇ以上、さらに好ましくは３０Ｇ以上、より好ましくは５０Ｇ以上となる領域を設けるとよい。または、基板５１２０の上面において、基板５１２０の上面に平行な向きの磁場が、基板５１２０の上面に垂直な向きの磁場の１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上、より好ましくは５倍以上となる領域を設けるとよい。
このとき、マグネットまたは／および基板５１２０が相対的に移動すること、または回転することによって、基板５１２０の上面における水平磁場の向きは変化し続ける。したがって、基板５１２０の上面において、ペレット５１００は、様々な方向への力を受け、様々な方向へ移動することができる。
また、図７８（Ａ）に示すように基板５１２０が加熱されている場合、ペレット５１００と基板５１２０との間で摩擦などによる抵抗が小さい状態となっている。その結果、ペレット５１００は、基板５１２０の上面を滑空するように移動する。ペレット５１００の移動は、平板面を基板５１２０に向けた状態で起こる。その後、既に堆積しているほかのペレット５１００の側面まで到達すると、側面同士が結合する。このとき、ペレット５１００の側面にある酸素原子が脱離する。脱離した酸素原子によって、ＣＡＡＣ−ＯＳ中の酸素欠損が埋まる場合があるため、欠陥準位密度の低いＣＡＡＣ−ＯＳとなる。なお、基板５１２０の上面の温度は、例えば、１００℃以上５００℃未満、１５０℃以上４５０℃未満、または１７０℃以上４００℃未満とすればよい。即ち、基板５１２０が大面積である場合でもＣＡＡＣ−ＯＳの成膜は可能である。
また、ペレット５１００が基板５１２０上で加熱されることにより、原子が再配列し、イオン５１０１の衝突で生じた構造の歪みが緩和される。歪みの緩和されたペレット５１００は、ほぼ単結晶となる。ペレット５１００がほぼ単結晶となることにより、ペレット５１００同士が結合した後に加熱されたとしても、ペレット５１００自体の伸縮はほとんど起こり得ない。したがって、ペレット５１００間の隙間が広がることで結晶粒界などの欠陥を形成し、クレバス化することがない。
また、ＣＡＡＣ−ＯＳは、単結晶酸化物半導体が一枚板のようになっているのではなく、ペレット５１００（ナノ結晶）の集合体がレンガまたはブロックが積み重なったような配列をしている。また、その間には結晶粒界を有さない。そのため、成膜時の加熱、成膜後の加熱または曲げなどで、ＣＡＡＣ−ＯＳに縮みなどの変形が生じた場合でも、局部応力を緩和する、または歪みを逃がすことが可能である。したがって、可とう性を有する半導体装置に適した構造である。なお、ｎｃ−ＯＳは、ペレット５１００（ナノ結晶）が無秩序に積み重なったような配列となる。
ターゲットをイオンでスパッタした際に、ペレットだけでなく、酸化亜鉛などが飛び出す場合がある。酸化亜鉛はペレットよりも軽量であるため、先に基板５１２０の上面に到達する。そして、０．１ｎｍ以上１０ｎｍ以下、０．２ｎｍ以上５ｎｍ以下、または０．５ｎｍ以上２ｎｍ以下の酸化亜鉛層５１０２を形成する。図８０に断面模式図を示す。
図８０（Ａ）に示すように、酸化亜鉛層５１０２上にはペレット５１０５ａと、ペレット５１０５ｂと、が堆積する。ここで、ペレット５１０５ａとペレット５１０５ｂとは、互いに側面が接するように配置している。また、ペレット５１０５ｃは、ペレット５１０５ｂ上に堆積した後、ペレット５１０５ｂ上を滑るように移動する。また、ペレット５１０５ａの別の側面において、酸化亜鉛とともにターゲットから飛び出した複数の粒子５１０３が基板５１２０の加熱により結晶化し、領域５１０５ａ１を形成する。なお、複数の粒子５１０３は、酸素、亜鉛、インジウムおよびガリウムなどを含む可能性がある。
そして、図８０（Ｂ）に示すように、領域５１０５ａ１は、ペレット５１０５ａと同化し、ペレット５１０５ａ２となる。また、ペレット５１０５ｃは、その側面がペレット５１０５ｂの別の側面と接するように配置する。
次に、図８０（Ｃ）に示すように、さらにペレット５１０５ｄがペレット５１０５ａ２上およびペレット５１０５ｂ上に堆積した後、ペレット５１０５ａ２上およびペレット５１０５ｂ上を滑るように移動する。また、ペレット５１０５ｃの別の側面に向けて、さらにペレット５１０５ｅが酸化亜鉛層５１０２上を滑るように移動する。
そして、図８０（Ｄ）に示すように、ペレット５１０５ｄは、その側面がペレット５１０５ａ２の側面と接するように配置する。また、ペレット５１０５ｅは、その側面がペレット５１０５ｃの別の側面と接するように配置する。また、ペレット５１０５ｄの別の側面において、酸化亜鉛とともにターゲットから飛び出した複数の粒子５１０３が基板５１２０の加熱により結晶化し、領域５１０５ｄ１を形成する。
以上のように、堆積したペレット同士が接するように配置し、ペレットの側面において結晶成長が起こることで、基板５１２０上にＣＡＡＣ−ＯＳが形成される。したがって、ＣＡＡＣ−ＯＳは、ｎｃ−ＯＳよりも一つ一つのペレットが大きくなる。これは、上述の図７７中の（３）と（２）の大きさの違いに相当する。
また、ペレット５１００の隙間が極めて小さくなることで、あたかも一つの大きなペレットが形成される場合がある。大きなペレットは、単結晶構造を有する。例えば、大きなペレットの大きさが、上面から見て１０ｎｍ以上２００ｎｍ以下、１５ｎｍ以上１００ｎｍ以下、または２０ｎｍ以上５０ｎｍ以下となる場合がある。したがって、トランジスタのチャネル形成領域が、大きなペレットよりも小さい場合、チャネル形成領域として単結晶構造を有する領域を用いることができる。また、ペレットが大きくなることで、トランジスタのチャネル形成領域、ソース領域およびドレイン領域として単結晶構造を有する領域を用いることができる場合がある。
このように、トランジスタのチャネル形成領域などが、単結晶構造を有する領域に形成されることによって、トランジスタの周波数特性を高くすることができる場合がある。
以上のようなモデルにより、ペレット５１００が基板５１２０上に堆積していくと考えられる。したがって、エピタキシャル成長とは異なり、被形成面が結晶構造を有さない場合においても、ＣＡＡＣ−ＯＳの成膜が可能であることがわかる。例えば、基板５１２０の上面（被形成面）の構造が非晶質構造（例えば非晶質酸化シリコン）であっても、ＣＡＡＣ−ＯＳを成膜することは可能である。
また、ＣＡＡＣ−ＯＳは、被形成面である基板５１２０の上面に凹凸がある場合でも、その形状に沿ってペレット５１００が配列することがわかる。例えば、基板５１２０の上面が原子レベルで平坦な場合、ペレット５１００はａｂ面と平行な平面である平板面を下に向けて並置するため、厚さが均一で平坦、かつ高い結晶性を有する層が形成される。そして、当該層がｎ段（ｎは自然数。）積み重なることで、ＣＡＡＣ−ＯＳを得ることができる。
一方、基板５１２０の上面が凹凸を有する場合でも、ＣＡＡＣ−ＯＳは、ペレット５１００が凹凸に沿って並置した層がｎ段（ｎは自然数。）積み重なった構造となる。基板５１２０が凹凸を有するため、ＣＡＡＣ−ＯＳは、ペレット５１００間に隙間が生じやすい場合がある。ただし、ペレット５１００間で分子間力が働き、凹凸があってもペレット間の隙間はなるべく小さくなるように配列する。したがって、凹凸があっても高い結晶性を有するＣＡＡＣ−ＯＳとすることができる。
したがって、ＣＡＡＣ−ＯＳは、レーザ結晶化が不要であり、大面積のガラス基板などであっても均一な成膜が可能である。
このようなモデルによってＣＡＡＣ−ＯＳが成膜されるため、スパッタ粒子が厚みのないペレット状である方が好ましい。なお、スパッタ粒子が厚みのあるサイコロ状である場合、基板５１２０上に向ける面が一定とならず、厚さや結晶の配向を均一にできない場合がある。
以上に示した成膜モデルにより、非晶質構造を有する被形成面上であっても、高い結晶性を有するＣＡＡＣ−ＯＳを得ることができる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成及び方法などと適宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態では、本発明の一態様の表示パネルの構成例について説明する。
＜構成例＞
図４２（Ａ）は、本発明の一態様の表示パネルの上面図であり、図４２（Ｂ）は、本発明の一態様の表示パネルの画素に液晶素子を適用する場合に用いることができる画素回路を説明するための回路図である。また、図４２（Ｃ）は、本発明の一態様の表示パネルの画素に有機ＥＬ素子を適用する場合に用いることができる画素回路を説明するための回路図である。
画素部に配置するトランジスタは、上記実施の形態に従って形成することができる。また、当該トランジスタはｎチャネル型とすることが容易なので、駆動回路のうち、ｎチャネル型トランジスタで構成することができる駆動回路の一部を画素部のトランジスタと同一基板上に形成する。このように、画素部や駆動回路に上記実施の形態に示すトランジスタを用いることにより、信頼性の高い表示装置を提供することができる。
アクティブマトリクス型表示装置のブロック図の一例を図４２（Ａ）に示す。表示装置の基板９００上には、画素部９０１、第１の走査線駆動回路９０２、第２の走査線駆動回路９０３、信号線駆動回路９０４を有する。画素部９０１には、複数の信号線が信号線駆動回路９０４から延伸して配置され、複数の走査線が第１の走査線駆動回路９０２、及び第２の走査線駆動回路９０３から延伸して配置されている。なお走査線と信号線との交差領域には、各々、表示素子を有する画素がマトリクス状に設けられている。また、表示装置の基板９００はＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）等の接続部を介して、タイミング制御回路（コントローラ、制御ＩＣともいう）に接続されている。
図４２（Ａ）では、第１の走査線駆動回路９０２、第２の走査線駆動回路９０３、信号線駆動回路９０４は、画素部９０１と同じ基板９００上に形成される。そのため、外部に設ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。また、基板９００外部に駆動回路を設けた場合、配線を延伸させる必要が生じ、配線間の接続数が増える。同じ基板９００上に駆動回路を設けた場合、その配線間の接続数を減らすことができ、信頼性の向上、又は歩留まりの向上を図ることができる。
＜液晶パネル＞
また、画素の回路構成の一例を図４２（Ｂ）に示す。ここでは、ＶＡ型液晶表示パネルの画素に適用することができる画素回路を示す。
この画素回路は、一つの画素に複数の画素電極を有する構成に適用できる。それぞれの画素電極は異なるトランジスタに接続され、各トランジスタは異なるゲート信号で駆動できるように構成されている。これにより、マルチドメイン設計された画素の個々の画素電極に印加する信号を、独立して制御できる。
トランジスタ９１６のゲート配線９１２と、トランジスタ９１７のゲート配線９１３には、異なるゲート信号を与えることができるように分離されている。一方、データ線として機能するソース電極又はドレイン電極９１４は、トランジスタ９１６とトランジスタ９１７で共通に用いられている。トランジスタ９１６とトランジスタ９１７は上記実施の形態で説明するトランジスタを適宜用いることができる。これにより、信頼性の高い液晶表示パネルを提供することができる。
トランジスタ９１６と電気的に接続する第１の画素電極と、トランジスタ９１７と電気的に接続する第２の画素電極の形状について説明する。第１の画素電極と第２の画素電極の形状は、スリットによって分離されている。第１の画素電極はＶ字型に広がる形状を有し、第２の画素電極は第１の画素電極の外側を囲むように形成される。
トランジスタ９１６のゲート電極はゲート配線９１２と接続され、トランジスタ９１７のゲート電極はゲート配線９１３と接続されている。ゲート配線９１２とゲート配線９１３に異なるゲート信号を与えてトランジスタ９１６とトランジスタ９１７の動作タイミングを異ならせ、液晶の配向を制御できる。
また、容量配線９１０と、誘電体として機能するゲート絶縁膜と、第１の画素電極または第２の画素電極と電気的に接続する容量電極とで保持容量を形成してもよい。
マルチドメイン構造は、一画素に第１の液晶素子９１８と第２の液晶素子９１９を備える。第１の液晶素子９１８は第１の画素電極と対向電極とその間の液晶層とで構成され、第２の液晶素子９１９は第２の画素電極と対向電極とその間の液晶層とで構成される。
なお、図４２（Ｂ）に示す画素回路は、これに限定されない。例えば、図４２（Ｂ）に示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ、センサ、又は論理回路などを追加してもよい。
＜有機ＥＬパネル＞
画素の回路構成の他の一例を図４２（Ｃ）に示す。ここでは、有機ＥＬ素子を用いた表示パネルの画素構造を示す。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極の一方から電子が、他方から正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、電子および正孔が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
図４２（Ｃ）は、適用可能な画素回路の一例を示す図である。ここではｎチャネル型のトランジスタを画素に用いる例を示す。また、当該画素回路は、デジタル時間階調駆動を適用することができる。
適用可能な画素回路の構成及びデジタル時間階調駆動を適用した場合の画素の動作について説明する。
画素９２０は、スイッチング用トランジスタ９２１、駆動用トランジスタ９２２、発光素子９２４及び容量素子９２３を有している。スイッチング用トランジスタ９２１は、ゲート電極が走査線９２６に接続され、第１電極（ソース電極及びドレイン電極の一方）が信号線９２５に接続され、第２電極（ソース電極及びドレイン電極の他方）が駆動用トランジスタ９２２のゲート電極に接続されている。駆動用トランジスタ９２２は、ゲート電極が容量素子９２３を介して電源線９２７に接続され、第１電極が電源線９２７に接続され、第２電極が発光素子９２４の第１電極（画素電極）に接続されている。発光素子９２４の第２電極は共通電極９２８に相当する。共通電極９２８は、同一基板上に形成される共通電位線と電気的に接続される。
スイッチング用トランジスタ９２１および駆動用トランジスタ９２２は上記実施の形態で説明するトランジスタを適宜用いることができる。これにより、信頼性の高い有機ＥＬ表示パネルを提供することができる。
発光素子９２４の第２電極（共通電極９２８）の電位は低電源電位に設定する。なお、低電源電位とは、電源線９２７に供給される高電源電位より低い電位であり、例えばＧＮＤ、０Ｖなどを低電源電位として設定することができる。発光素子９２４の順方向のしきい値電圧以上となるように高電源電位と低電源電位を設定し、その電位差を発光素子９２４に印加することにより、発光素子９２４に電流を流して発光させる。なお、発光素子９２４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向しきい値電圧を含む。
なお、容量素子９２３は駆動用トランジスタ９２２のゲート容量を代用することにより省略できる。駆動用トランジスタ９２２のゲート容量については、半導体膜とゲート電極との間で容量が形成されていてもよい。
次に、駆動用トランジスタ９２２に入力する信号について説明する。電圧入力電圧駆動方式の場合、駆動用トランジスタ９２２が十分にオンするか、オフするかの二つの状態となるようなビデオ信号を、駆動用トランジスタ９２２に入力する。なお、駆動用トランジスタ９２２を線形領域で動作させるために、電源線９２７の電圧よりも高い電圧を駆動用トランジスタ９２２のゲート電極にかける。また、信号線９２５には、電源線電圧に駆動用トランジスタ９２２のしきい値電圧Ｖｔｈを加えた値以上の電圧をかける。
アナログ階調駆動を行う場合、駆動用トランジスタ９２２のゲート電極に発光素子９２４の順方向電圧に駆動用トランジスタ９２２のしきい値電圧Ｖｔｈを加えた値以上の電圧をかける。なお、駆動用トランジスタ９２２が飽和領域で動作するようにビデオ信号を入力し、発光素子９２４に電流を流す。また、駆動用トランジスタ９２２を飽和領域で動作させるために、電源線９２７の電位を、駆動用トランジスタ９２２のゲート電位より高くする。ビデオ信号をアナログとすることで、発光素子９２４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
なお、画素回路の構成は、図４２（Ｃ）に示す画素構成に限定されない。例えば、図４２（Ｃ）に示す画素回路にスイッチ、抵抗素子、容量素子、センサ、トランジスタ又は論理回路などを追加してもよい。
図４２で例示した回路に上記実施の形態で例示したトランジスタを適用する場合、低電位側にソース電極（第１の電極）、高電位側にドレイン電極（第２の電極）がそれぞれ電気的に接続される構成とする。さらに、制御回路等により第１のゲート電極（及び第３のゲート電極）の電位を制御し、第２のゲート電極には図示しない配線によりソース電極に与える電位よりも低い電位を入力可能な構成とすればよい。
例えば、本明細書等において、表示素子、表示素子を有する装置である表示装置、発光素子、及び発光素子を有する装置である発光装置は、様々な形態を用いること、又は様々な素子を有することが出来る。表示素子、表示装置、発光素子又は発光装置の一例としては、ＥＬ（エレクトロルミネッセンス）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＭＩＲＡＳＯＬ（登録商標）、ＩＭＯＤ（インターフェアレンス・モジュレーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブ、など、電気磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有するものがある。ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。
例えば、図１（Ｂ）に示すトランジスタに液晶素子を設けた場合の例を、図４３に示す。液晶素子は、画素電極８０、液晶層８３、共通電極８２を有している。共通電極８２は、基板８１に設けられている。別の例として、図５（Ａ）に示すトランジスタに発光素子を設けた場合の例を図４４に示す。電極１９、２０の上には、絶縁膜８４が設けられている。絶縁膜８４の上に、画素電極８０が設けられている。画素電極８０の上には、絶縁膜８５が設けられている。発光素子は、画素電極８０、発光層８６、共通電極８２を有している。このように、様々な構造のトランジスタに様々な表示素子を組み合わせて、表示装置を構成させることができる。
本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態７）
本実施の形態では、本発明の一態様の半導体装置を適用した表示モジュールについて、説明する。また、本発明の一態様の半導体装置が適用された電子機器の構成例について説明する。
図４５に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２との間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続された表示パネル８００６、バックライトユニット８００７、フレーム８００９、プリント基板８０１０、バッテリー８０１１を有する。なお、バックライトユニット８００７、バッテリー８０１１、タッチパネル８００４などは、設けられない場合もある。
本発明の一態様の半導体装置は、例えば、表示パネル８００６に用いることができる。
上部カバー８００１及び下部カバー８００２は、タッチパネル８００４及び表示パネル８００６のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル８００６に重畳して用いることができる。また、表示パネル８００６の対向基板（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。または、表示パネル８００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。または、表示パネル８００６の各画素内にタッチセンサ用電極を設け、静電容量方式のタッチパネルとすることも可能である。
バックライトユニット８００７は、光源８００８を有する。光源８００８をバックライトユニット８００７の端部に設け、光拡散板を用いる構成としてもよい。
フレーム８００９は、表示パネル８００６の保護機能の他、プリント基板８０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム８００９は、放熱板としての機能を有していてもよい。
プリント基板８０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリー８０１１による電源であってもよい。バッテリー８０１１は、商用電源を用いる場合には、省略可能である。
また、表示モジュール８０００には、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
図４６は、本発明の一態様の半導体装置を含む電子機器の外観図である。
電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
図４６（Ａ）は、携帯型の情報端末であり、本体１００１、筐体１００２、表示部１００３ａ、１００３ｂなどによって構成されている。表示部１００３ｂはタッチパネルとなっており、表示部１００３ｂに表示されるキーボードボタン１００４を触れることで画面操作や、文字入力を行うことができる。勿論、表示部１００３ａをタッチパネルとして構成してもよい。上記実施の形態で示したトランジスタをスイッチング素子として液晶パネルや有機発光パネルを作製して表示部１００３ａ、１００３ｂに適用することにより、信頼性の高い携帯型の情報端末とすることができる。
図４６（Ａ）に示す携帯型の情報端末は、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報を操作又は編集する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有することができる。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成としてもよい。
また、図４６（Ａ）に示す携帯型の情報端末は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
図４６（Ｂ）は、携帯音楽プレイヤーであり、本体１０２１には表示部１０２３と、耳に装着するための固定部１０２２と、スピーカー、操作ボタン１０２４、外部メモリスロット１０２５等が設けられている。上記実施の形態で示したトランジスタをスイッチング素子として液晶パネルや有機発光パネルを作製して表示部１０２３に適用することにより、より信頼性の高い携帯音楽プレイヤーとすることができる。
さらに、図４６（Ｂ）に示す携帯音楽プレイヤーにアンテナやマイク機能や無線機能を持たせ、携帯電話と連携させれば、乗用車などを運転しながらワイヤレスによるハンズフリーでの会話も可能である。
図４６（Ｃ）は、携帯電話であり、筐体１０３０及び筐体１０３１の二つの筐体で構成されている。筐体１０３１には、表示パネル１０３２、スピーカー１０３３、マイクロフォン１０３４、ポインティングデバイス１０３６、カメラ用レンズ１０３７、外部接続端子１０３８などを備えている。また、筐体１０３０には、携帯電話の充電を行う太陽電池セル１０４０、外部メモリスロット１０４１などを備えている。また、アンテナは筐体１０３１内部に内蔵されている。上記実施の形態で説明するトランジスタを表示パネル１０３２に適用することにより、信頼性の高い携帯電話とすることができる。
また、表示パネル１０３２はタッチパネルを備えており、図４６（Ｃ）には映像表示されている複数の操作キー１０３５を点線で示している。なお、太陽電池セル１０４０で出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
表示パネル１０３２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル１０３２と同一面上にカメラ用レンズ１０３７を備えているため、テレビ電話が可能である。スピーカー１０３３及びマイクロフォン１０３４は音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体１０３０と筐体１０３１は、スライドし、図４６（Ｃ）のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。
外部接続端子１０３８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部メモリスロット１０４１に記録媒体を挿入し、より大量のデータ保存及び移動に対応できる。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。
図４６（Ｄ）は、テレビジョン装置の一例を示している。テレビジョン装置１０５０は、筐体１０５１に表示部１０５３が組み込まれている。表示部１０５３により、映像を表示することが可能である。また、筐体１０５１を支持するスタンド１０５５にＣＰＵが内蔵されている。上記実施の形態で説明するトランジスタを表示部１０５３およびＣＰＵに適用することにより、信頼性の高いテレビジョン装置１０５０とすることができる。
テレビジョン装置１０５０の操作は、筐体１０５１が備える操作スイッチや、別体のリモートコントローラにより行うことができる。また、リモコン操作機に、当該リモコン操作機から出力する情報を表示する表示部を設ける構成としてもよい。
なお、テレビジョン装置１０５０は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
また、テレビジョン装置１０５０は、外部接続端子１０５４や、記憶媒体再生録画部１０５２、外部メモリスロットを備えている。外部接続端子１０５４は、ＵＳＢケーブルなどの各種ケーブルと接続可能であり、パーソナルコンピュータなどとのデータ通信が可能である。記憶媒体再生録画部１０５２では、ディスク状の記録媒体を挿入し、記録媒体に記憶されているデータの読み出し、記録媒体への書き込みが可能である。また、外部メモリスロットに差し込まれた外部メモリ１０５６にデータ保存されている画像や映像などを表示部１０５３に映し出すことも可能である。
また、上記実施の形態で説明するトランジスタのオフリーク電流が極めて小さい場合は、当該トランジスタを外部メモリ１０５６やＣＰＵに適用することにより、消費電力が十分に低減された信頼性の高いテレビジョン装置１０５０とすることができる。
本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
本実施例では、本発明の一態様に係る半導体装置に含まれるトランジスタに適用できる、酸化物絶縁膜を評価した結果について説明する。詳細には、加熱による一酸化窒素、一酸化二窒素、二酸化窒素、アンモニア、水、及び窒素それぞれの放出量をＴＤＳで評価した結果について説明する。
＜試料の作製方法＞
本実施例では、本発明の一態様に係るトランジスタに適用できる酸化物絶縁膜である試料Ａ１、並びに比較用の試料Ａ２及び試料Ａ３をそれぞれ作製した。
＜試料Ａ１＞
試料Ａ１は、実施の形態１に示すゲート絶縁膜１５及び保護膜２１の少なくとも一方（図１参照）に適用できる形成条件を用いたプラズマＣＶＤ法により、シリコンウェハ上に酸化物絶縁膜を形成して、作製された。
酸化物絶縁膜は、シリコンウェハを保持する温度を２２０℃とし、流量５０ｓｃｃｍのシラン及び流量２０００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室内の圧力を２０Ｐａとし、平行平板電極に供給する高周波電力を１３．５６ＭＨｚ、１００Ｗ（電力密度としては１．６×１０−２Ｗ／ｃｍ２）とするプラズマＣＶＤ法を用いて形成した。なお、シランの流量に対する一酸化二窒素の流量比は４０である。また、酸化物絶縁膜として、厚さ４００ｎｍの酸化窒化シリコン膜を形成した。
＜試料Ａ２＞
試料Ａ２は、試料Ａ１の酸化物絶縁膜の代わりに、以下の条件を用いて酸化物絶縁膜を形成した。
試料Ａ２において、酸化物絶縁膜は、シリコンウェハを保持する温度を２２０℃とし、流量３０ｓｃｃｍのシラン及び流量４０００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室内の圧力を４０Ｐａとし、平行平板電極に供給する高周波電力を１３．５６ＭＨｚ、１５０Ｗ（電力密度としては８．０×１０−２Ｗ／ｃｍ２）とするプラズマＣＶＤ法を用いて形成した。なお、シランの流量に対する一酸化二窒素の流量比は１３３である。また、酸化物絶縁膜として、厚さ４００ｎｍの酸化窒化シリコン膜を形成した。
＜試料Ａ３＞
試料Ａ３は、試料Ａ１の酸化物絶縁膜の代わりに、以下の条件を用いて酸化物絶縁膜を形成した。
試料Ａ３において、酸化物絶縁膜は、シリコンウェハを保持する温度を１００℃とし、シリコンターゲットと、スパッタリングガスである流量５０ｓｃｃｍの酸素とを用い、処理室内の圧力を０．５Ｐａとし、電極に供給する高周波電力を６ｋＷとするスパッタリング法を用いて形成した。また、酸化物絶縁膜として、厚さ１００ｎｍの酸化シリコン膜を形成した。
＜ＴＤＳ分析＞
試料Ａ１乃至試料Ａ３についてＴＤＳ分析を行った。なお、各試料において、各試料が搭載されるステージを５５℃以上９９７℃以下で加熱した。試料Ａ１乃至試料Ａ３において、質量電荷比ｍ／ｚ＝３０の気体（一酸化窒素）の放出量、質量電荷比ｍ／ｚ＝４４の気体（一酸化二窒素）の放出量、質量電荷比ｍ／ｚ＝４６の気体（二酸化窒素）の放出量をそれぞれ、図４７（Ａ）、（Ｂ）、及び（Ｃ）に示す。また、試料Ａ１乃至試料Ａ３において、質量電荷比ｍ／ｚ＝１７の気体（アンモニア）の放出量、質量電荷比ｍ／ｚ＝１８の気体（水）の放出量、及び質量電荷比ｍ／ｚ＝２８の気体（窒素分子）の放出量をそれぞれ、図４８（Ａ）、（Ｂ）、及び（Ｃ）に示す。
なお、図４７及び図４８において、横軸は試料の温度であり、ここでは５０℃以上６５０℃以下を示す。試料温度６５０℃が、本実施例で用いた分析装置のおよその昇温限界となる。また、縦軸は、ガスの放出量に比例する強度を示す。なお、外部に放出される分子の総量は、当該ピークの積分値に相当する。それゆえ、当該ピーク強度の高低によって酸化物絶縁膜に含まれる分子の総量を評価できる。
図４７及び図４８において、太実線は試料Ａ１の測定結果であり、細実線は試料Ａ２の測定結果であり、破線は試料Ａ３の測定結果である。
図４７（Ａ）乃至（Ｃ）より、試料Ａ１においては、質量電荷比ｍ／ｚ＝３０及び質量電荷比ｍ／ｚ＝４４のピークが見られる。しかしながら、図４７（Ａ）において、試料Ａ１の１５０℃以上２００℃以下においてみられるピークは一酸化窒素以外の気体の放出と思われる。また、図４７（Ｂ）において、試料Ａ１のピークは一酸化二窒素以外の気体の放出と思われる。このため、試料Ａ１において、一酸化窒素、一酸化二窒素、及び二酸化窒素の放出が確認されない。試料Ａ２においては、質量電荷比ｍ／ｚ＝３０、質量電荷比ｍ／ｚ＝４４、及び質量電荷比ｍ／ｚ＝４６のピークが見られる。このため、試料Ａ２において、一酸化窒素、一酸化二窒素、及び二酸化窒素の放出が確認された。試料Ａ３においては、質量電荷比ｍ／ｚ＝３０、及び質量電荷比ｍ／ｚ＝４４、質量電荷比ｍ／ｚ＝４６のピークが見られない。このため、試料Ａ３において、一酸化窒素、一酸化二窒素、及び二酸化窒素の放出が確認されない。
図４８（Ａ）より、試料Ａ１において、質量電荷比ｍ／ｚ＝１７のピークが見られるが、試料Ａ２は、試料Ａ１と比較してピーク強度が小さく、試料Ａ３においては該ピークが見られない。このことから、試料Ａ１に含まれる酸化物絶縁膜には、多くのアンモニアが含まれることが分かる。また、図４８（Ｂ）より、試料Ａ１及び試料Ａ２において、質量電荷比ｍ／ｚ＝１８のピークが見られる。このことから、試料Ａ１及び試料Ａ２に含まれる酸化物絶縁膜には、水が含まれることが分かる。また、図４８（Ｃ）より、試料Ａ２において、質量電荷比ｍ／ｚ＝２８のピークが見られる。このことから、試料Ａ２に含まれる酸化物絶縁膜には、窒素分子が含まれることが分かる。
次に、試料Ａ１及び試料Ａ２において、図４７及び図４８の曲線のピークの積分値から算出した質量電荷比ｍ／ｚ＝３０の気体（一酸化窒素）、質量電荷比ｍ／ｚ＝４４の気体（一酸化二窒素）、質量電荷比ｍ／ｚ＝４６の気体（二酸化窒素）、及び質量電荷比ｍ／ｚ＝２８の気体（窒素）の放出量を図４９（Ａ）に示し、質量電荷比ｍ／ｚ＝１７の気体の放出量を図４９（Ｂ）に示す。なお、試料Ａ２において、質量電荷比ｍ／ｚ＝１７の気体の放出量は、試料の表面に吸着する水の放出量を示し、アンモニアは放出されていない。
図４９（Ａ）に示すように、試料Ａ２と比較して、試料Ａ１の一酸化窒素、一酸化二窒素、二酸化窒素及び窒素の放出量は少なく、検出下限以下、すなわち各気体の放出が検出されなかった。なお、ここでの、一酸化窒素の検出下限は、４×１０１６個／ｃｍ３であり、一酸化二窒素の検出下限は、４×１０１７個／ｃｍ３であり、二酸化窒素の検出下限は、４×１０１６個／ｃｍ３であり、窒素の検出下限は、９×１０１７個／ｃｍ３である。また、図４９（Ｂ）に示すように、試料Ａ２と比較して、試料Ａ１のアンモニアの放出量は多いことがわかった。
また、図５０に、試料Ａ１及び試料Ａ２における、一酸化窒素、二酸化窒素、窒素、及びアンモニアの放出総和量を示す。
また、試料Ａ１及び試料Ａ２の、アンモニア、窒素、一酸化窒素、酸素、及び二酸化窒素の放出量を表１２に示す。
図５０より、試料Ａ１において、窒素、一酸化窒素及び二酸化窒素の放出総和量と比較して、アンモニアの放出量が多いことがわかる。また、試料Ａ２において、窒素、一酸化窒素及び二酸化窒素の放出総和量と比較して、アンモニアの放出量が少ないことがわかる。
以上のことから、原料ガスにおいて、シランに対する一酸化二窒素の流量比を小さくすることで、一酸化窒素、一酸化二窒素、二酸化窒素、及び窒素の放出量の少ない酸化物絶縁膜が形成できることが分かる。また、窒素酸化物の放出量と比較して、アンモニアの放出量の多い酸化物絶縁膜を形成できることがわかる。
本実施例では、実施例１で作製した試料Ａ１及び試料Ａ２について、酸化物絶縁膜に含まれる水素、炭素、窒素、フッ素それぞれの含有量をＳＩＭＳで評価した結果について説明する。
なお、本実施例では、試料Ａ１及び試料Ａ２の基板としてシリコンウェハを用いた。
＜ＳＩＭＳ分析＞
試料Ａ１及び試料Ａ２についてＳＩＭＳ分析を行った。なお、各試料において、酸化物絶縁膜（ＳｉＯＮ）の表面からシリコンウェハ（Ｓｉ）へ向かって、水素、炭素、窒素、フッ素の濃度を測定した。試料Ａ１の測定結果を図５１（Ａ）に示し、試料Ａ２の測定結果を図５１（Ｂ）に示す。
なお、図５１において、横軸は深さ方向の距離を示し、縦軸は各元素の濃度を示す。また、図５１において、破線は水素濃度、細実線は炭素濃度、太実線は窒素濃度、一点破線はフッ素濃度を示す。また、各試料においてシリコンウェハの領域をＳｉと示し、酸化物絶縁膜の領域をＳｉＯＮと示す。
試料Ａ１において、酸化物絶縁膜における水素濃度は、２×１０２１ａｔｏｍｓ／ｃｍ３以上５×１０２１ａｔｏｍｓ／ｃｍ３以下であり、窒素濃度は、６×１０２０ａｔｏｍｓ／ｃｍ３以上３×１０２１ａｔｏｍｓ／ｃｍ３以下であり、炭素濃度は、表面からシリコンウェハにかけて徐々に濃度が低減し、４×１０１７ａｔｏｍｓ／ｃｍ３以上５×１０２０ａｔｏｍｓ／ｃｍ３以下であり、フッ素濃度は６×１０１８ａｔｏｍｓ／ｃｍ３以上９×１０１８ａｔｏｍｓ／ｃｍ３以下であった。
試料Ａ２において、酸化物絶縁膜における水素濃度は、１×１０２１ａｔｏｍｓ／ｃｍ３以上３×１０２１ａｔｏｍｓ／ｃｍ３以下であり、窒素濃度は、１×１０２０ａｔｏｍｓ／ｃｍ３以上４×１０２０ａｔｏｍｓ／ｃｍ３以下であり、炭素濃度は、表面からシリコンウェハにかけて徐々に濃度が低減し、検出下限以上６×１０１９ａｔｏｍｓ／ｃｍ３以下であり、フッ素濃度は７×１０１８ａｔｏｍｓ／ｃｍ３以上２×１０１８ａｔｏｍｓ／ｃｍ３以下であった。
図５１より、試料Ａ２と比較して試料Ａ１の方が窒素濃度が高いが、これは、酸化物絶縁膜において、キャリアトラップとならないＮＨ、ＮＨ３が多く含まれていることが原因と考えられる。また、酸化物絶縁膜中にＮＨ、ＮＨ３等が含まれることで、加熱処理により窒素酸化物とＮＨ、ＮＨ３等が反応するため、酸化物絶縁膜中の窒素酸化物の含有量を低減することができる。
酸化物絶縁膜に含まれる窒素濃度が６×１０２０ａｔｏｍｓ／ｃｍ３以上の場合、スピン密度が１×１０１８ｓｐｉｎｓ／ｃｍ３未満であり、ＮＯｘ起因の欠陥が低減された酸化物絶縁膜となることが確認された。
本実施例では、本発明の一態様に係るトランジスタに適用できる、酸化物絶縁膜を評価した結果について説明する。詳細には、加熱による、アンモニア、水、窒素、酸素、及び一酸化二窒素それぞれの放出量をＴＤＳで評価した結果について説明する。なお、本実施例では、実施例１と異なり、実施の形態１の図４（Ａ）に示す酸化物絶縁膜２３、及び化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜２５を積層した膜に対して、ＴＤＳ分析を行った。
＜試料の作製方法＞
本実施例では、本発明の一態様である試料Ａ４、及び比較用の試料Ａ５をそれぞれ作製した。
＜試料Ａ４＞
まず、石英基板上に厚さ３５ｎｍの酸化物半導体膜をスパッタリング法で形成した。酸化物半導体膜は、スパッタリングターゲットをＩｎ：Ｇａ：Ｚｎ＝１：１：１（原子数比）のターゲットとし、流量５０％の酸素をスパッタリングガスとしてスパッタリング装置の処理室内に供給し、処理室内の圧力を０．６Ｐａに制御し、２．５ｋＷの直流電力を供給して形成した。なお、酸化物半導体膜を形成する際の基板温度を１７０℃とした。
次に、加熱処理を行った。ここでは４５０℃の窒素雰囲気で１時間加熱処理を行った後、４５０℃の窒素及び酸素の混合ガス雰囲気で１時間の加熱処理を行った。
次に、酸化物半導体膜上に、実施の形態１に示す酸化物絶縁膜２３の条件を用いて第１の酸化物絶縁膜を形成し、第１の酸化物絶縁膜上に、実施の形態１に示す酸化物絶縁膜２５の条件を用いて第２の酸化物絶縁膜を形成した。
第１の酸化物絶縁膜は、流量５０ｓｃｃｍのシラン及び流量２０００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を２０Ｐａ、基板温度を２２０℃とし、１００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により形成した。第１の酸化物絶縁膜の膜厚は５０ｎｍとした。
第２の酸化物絶縁膜は、流量１６０ｓｃｃｍのシラン及び流量４０００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を２００Ｐａ、基板温度を２２０℃とし、１５００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により形成した。当該条件により、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化窒化シリコン膜を形成することができる。第２の酸化物絶縁膜の膜厚は４００ｎｍとした。
以上の工程により、本実施例の試料Ａ４を作製した。
＜試料Ａ５＞
試料Ａ５は、試料Ａ４における第１の酸化物絶縁膜の成膜条件において、以下の条件を用いて第１の酸化物絶縁膜を形成し、その他の条件は試料Ａ４と同様に作製した。
第１の酸化物絶縁膜の成膜条件は、流量３０ｓｃｃｍのシラン及び流量４０００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を４０Ｐａ、基板温度を２２０℃とし、１５０Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法を用いた。また、第１の酸化物絶縁膜の膜厚を５０ｎｍとした。
＜ＴＤＳ分析＞
試料Ａ４及び試料Ａ５についてＴＤＳ分析（昇温脱離ガス分析）を行った。試料Ａ４及び試料Ａ５において、質量電荷比ｍ／ｚ＝１７（アンモニア）の気体の放出量、質量電荷比ｍ／ｚ＝１８（水）の気体の放出量、質量電荷比ｍ／ｚ＝２８（窒素分子）の気体の放出量をそれぞれ、図５２（Ａ）、（Ｂ）、及び（Ｃ）に示す。また、試料Ａ４及び試料Ａ５において、質量電荷比ｍ／ｚ＝３０（一酸化窒素）の気体の放出量、質量電荷比ｍ／ｚ＝３２（酸素）の気体の放出量、及び質量電荷比ｍ／ｚ＝４６（二酸化窒素）の気体の放出量をそれぞれ、図５３（Ａ）、（Ｂ）、及び（Ｃ）に示す。
なお、図５２及び図５３において、横軸は加熱温度であり、ここでは５０℃以上５５０℃以下を示す。また、縦軸は、各分子量の気体の放出量に比例する強度を示す。
図５２及び図５３において、太実線は試料Ａ４の測定結果であり、細実線は試料Ａ５の測定結果である。
図５２（Ａ）乃至（Ｃ）より、試料Ａ４及び試料Ａ５において、質量電荷比ｍ／ｚ＝１７、質量電荷比ｍ／ｚ＝１８、及び質量電荷比ｍ／ｚ＝２８のピークが見られるが、試料Ａ５と比較して、試料Ａ４における質量電荷比ｍ／ｚ＝１７、質量電荷比ｍ／ｚ＝１８、及び質量電荷比ｍ／ｚ＝２８の強度が大きい。即ち、試料Ａ５と比較して試料Ａ４の方が、アンモニア、水、及び窒素分子の放出量が多い。
試料Ａ４及び試料Ａ５は、化学量論的組成を満たす酸素よりも多くの酸素を含む第２の酸化物絶縁膜を含むため、加熱処理により第１の酸化物絶縁膜に含まれる窒素酸化物と酸素が反応し、水と窒素が放出していると考えられる。
図５３（Ａ）乃至（Ｃ）より、試料Ａ５においては、質量電荷比ｍ／ｚ＝３０、質量電荷比ｍ／ｚ＝３２、及び質量電荷比ｍ／ｚ＝４６のピークが見られるが、試料Ａ５と比較して、試料Ａ４における質量電荷比ｍ／ｚ＝３０、質量電荷比ｍ／ｚ＝３２、及び質量電荷比ｍ／ｚ＝４６の強度が小さい。即ち、試料Ａ５と比較して試料Ａ４の方が、一酸化窒素、酸素、及び二酸化窒素の放出量が少ない。さらに、３００℃以上において、試料Ａ４における一酸化窒素、酸素、及び二酸化窒素の放出量が少ない。
図５２及び図５３より、試料Ａ５と比較して、試料Ａ４の方が水及び窒素の放出量が多いこと、及び一酸化窒素、酸素、及び二酸化窒素の放出量が少ないことから、第１の酸化物絶縁膜に含まれる窒素酸化物は、試料Ａ５よりも多くのアンモニアと反応し、窒素分子及び水となって放出していると考えられる。すなわち、実施の形態１に示す反応式（Ａ−１）及び反応式（Ａ−２）の反応が生じていると考えられる。
本実施例では、酸化物絶縁膜に含まれる水素、炭素、窒素、フッ素それぞれの含有量をＳＩＭＳで評価した結果について説明する。
＜試料の作製方法＞
本実施例では、本発明の一態様である試料Ａ６、及び比較用の試料Ａ７をそれぞれ作製した。
＜試料Ａ６＞
まず、ガラス基板上に、厚さ４００ｎｍの窒化シリコン膜を形成した後、厚さ５０ｎｍの酸化窒化シリコン膜を形成した。次に、酸化窒化シリコン膜上に、厚さ３５ｎｍの酸化物半導体膜（図５４及び図５５においてＩＧＺＯと示す。）をスパッタリング法で形成した。酸化物半導体膜は、実施例３に示す試料Ａ４の酸化物半導体膜の成膜条件を用いて形成した。
次に、加熱処理を行った。ここでは４５０℃の窒素雰囲気で１時間加熱処理を行った後、４５０℃の窒素及び酸素の混合ガス雰囲気で１時間の加熱処理を行った。
次に、酸化物半導体膜上に、実施の形態１に示す酸化物絶縁膜２３の条件を用いて、厚さ５０ｎｍの第１の酸化物絶縁膜（図５４及び図５５において１ｓｔ ＳｉＯＮと示す。）を形成し、第１の酸化物絶縁膜上に、実施の形態１に示す酸化物絶縁膜２５の条件を用いて、厚さ４００ｎｍの第２の酸化物絶縁膜（図５４及び図５５において２ｎｄ ＳｉＯＮと示す。）を形成した。
第１の酸化物絶縁膜は、実施例３に示す試料Ａ４の第１の酸化物絶縁膜の成膜条件を用いて形成した。
第２の酸化物絶縁膜は、実施例３に示す試料Ａ４の第２の酸化物絶縁膜の成膜条件を用いて形成した。
次に、窒素及び酸素雰囲気で、３５０℃、１時間の加熱処理を行った後、厚さ１００ｎｍの窒化シリコン膜を形成した。
以上の工程により、本実施例の試料Ａ６を作製した。
＜試料Ａ７＞
試料Ａ７は、試料Ａ６における第１の酸化物絶縁膜の成膜条件において、実施例３に示す試料Ａ５の第１の酸化物絶縁膜の成膜条件を用いて形成し、その他の条件は試料Ａ６と同様に作製した。
＜ＳＩＭＳ分析＞
試料Ａ６乃至試料Ａ７についてＳＩＭＳ分析を行った。なお、各試料において、第２の酸化物絶縁膜（２ｎｄ ＳｉＯＮ）の表面から酸化物半導体膜（ＩＧＺＯ）へ向かって、水素、炭素、窒素、及びフッ素の濃度を測定した。試料Ａ６における水素の濃度及びシリコンの二次イオン強度の測定結果を図５４（Ａ）に示し、試料Ａ７の同様の元素の測定結果を図５４（Ｂ）に示す。また、試料Ａ６における炭素、窒素、フッ素の濃度の測定結果を図５５（Ａ）に示し、試料Ａ７の同様の元素の測定結果を図５５（Ｂ）に示す。
なお、図５４及び図５５において、横軸は深さ方向の距離を示し、左縦軸は各元素の濃度を示す。図５４において、右縦軸はシリコンの二次イオン強度を示す。また、図５４において、破線は水素の濃度を示し、二点破線はシリコンの二次イオン強度を示す。図５５において、細実線は炭素の濃度、太実線は窒素の濃度、一点破線はフッ素の濃度を示す。
図５４（Ａ）より、試料Ａ６において、第１の酸化物絶縁膜（１ｓｔ ＳｉＯＮ）及び第２の酸化物絶縁膜（２ｎｄ ＳｉＯＮ）における水素濃度はほぼ同じであり、具体的には、１×１０２１ａｔｏｍｓ／ｃｍ３以上２×１０２１ａｔｏｍｓ／ｃｍ３以下であった。
また、図５５（Ａ）より、第１の酸化物絶縁膜（１ｓｔ ＳｉＯＮ）の窒素濃度は、第２の酸化物絶縁膜（２ｎｄ ＳｉＯＮ）と比較して高い。具体的には、第１の酸化物絶縁膜（１ｓｔ ＳｉＯＮ）において、窒素濃度は、３×１０２１ａｔｏｍｓ／ｃｍ３以上６×１０２１ａｔｏｍｓ／ｃｍ３以下であり、第２の酸化物絶縁膜（２ｎｄ ＳｉＯＮ）において、窒素濃度は、９×１０２０ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下であった。
また、第１の酸化物絶縁膜（１ｓｔ ＳｉＯＮ）及び第２の酸化物絶縁膜（２ｎｄ ＳｉＯＮ）における炭素濃度はほぼ同じであるが、第１の酸化物絶縁膜（１ｓｔ ＳｉＯＮ）と酸化物半導体膜（ＩＧＺＯ）の界面において、若干炭素濃度が上昇する。具体的には、第１の酸化物絶縁膜（１ｓｔ ＳｉＯＮ）及び第２の酸化物絶縁膜（２ｎｄ ＳｉＯＮ）における炭素濃度は、１×１０１７ａｔｏｍｓ／ｃｍ３以上７×１０１７ａｔｏｍｓ／ｃｍ３以下であった。
また、第１の酸化物絶縁膜（１ｓｔ ＳｉＯＮ）及び第２の酸化物絶縁膜（２ｎｄ ＳｉＯＮ）におけるフッ素濃度はほぼ同じであるが、第２の酸化物絶縁膜（２ｎｄ ＳｉＯＮ）及び第１の酸化物絶縁膜（１ｓｔ ＳｉＯＮ）の界面、並びに第１の酸化物絶縁膜（１ｓｔ ＳｉＯＮ）及び酸化物半導体膜（ＩＧＺＯ）の界面において、若干フッ素濃度が上昇し、ピーク濃度を有する。具体的には、第１の酸化物絶縁膜（１ｓｔ ＳｉＯＮ）及び第２の酸化物絶縁膜（２ｎｄ ＳｉＯＮ）におけるフッ素濃度は、１×１０１９ａｔｏｍｓ／ｃｍ３以上１×１０２０ａｔｏｍｓ／ｃｍ３以下であった。
図５４（Ｂ）より、試料Ａ７において、第１の酸化物絶縁膜（１ｓｔ ＳｉＯＮ）及び第２の酸化物絶縁膜（２ｎｄ ＳｉＯＮ）における水素濃度は、試料Ａ６と同様の傾向を有し、ほぼ同じ濃度であり、具体的には、８×１０２０ａｔｏｍｓ／ｃｍ３以上２×１０２１ａｔｏｍｓ／ｃｍ３以下であった。
また、図５５（Ｂ）より、第１の酸化物絶縁膜（１ｓｔ ＳｉＯＮ）及び第２の酸化物絶縁膜（２ｎｄ ＳｉＯＮ）における窒素濃度は、試料Ａ６の傾向と異なり、ほぼ同じ濃度であり、具体的には、８×１０１９ａｔｏｍｓ／ｃｍ３以上２×１０２０ａｔｏｍｓ／ｃｍ３以下であった。
また、第１の酸化物絶縁膜（１ｓｔ ＳｉＯＮ）及び第２の酸化物絶縁膜（２ｎｄ ＳｉＯＮ）における炭素濃度は、試料Ａ６と同様の傾向を有し、ほぼ同じ濃度であり、第１の酸化物絶縁膜（１ｓｔ ＳｉＯＮ）と酸化物半導体膜（ＩＧＺＯ）の界面において、若干炭素濃度が上昇する。具体的には、第１の酸化物絶縁膜（１ｓｔ ＳｉＯＮ）及び第２の酸化物絶縁膜（２ｎｄ ＳｉＯＮ）における炭素濃度は、６×１０１６ａｔｏｍｓ／ｃｍ３以上７×１０１７ａｔｏｍｓ／ｃｍ３以下であった。
また、第１の酸化物絶縁膜（１ｓｔ ＳｉＯＮ）及び第２の酸化物絶縁膜（２ｎｄ ＳｉＯＮ）におけるフッ素濃度は、試料Ａ６と同様の傾向を有し、ほぼ同じ濃度であり、第２の酸化物絶縁膜（２ｎｄ ＳｉＯＮ）及び第１の酸化物絶縁膜（１ｓｔ ＳｉＯＮ）の界面、並びに第１の酸化物絶縁膜（１ｓｔ ＳｉＯＮ）及び酸化物半導体膜（ＩＧＺＯ）の界面において、若干フッ素濃度が上昇し、ピーク濃度を有する。具体的には、第１の酸化物絶縁膜（１ｓｔ ＳｉＯＮ）及び第２の酸化物絶縁膜（２ｎｄ ＳｉＯＮ）におけるフッ素濃度は、１×１０１９ａｔｏｍｓ／ｃｍ３以上８×１０１９ａｔｏｍｓ／ｃｍ３以下であった。
なお、試料Ａ６及び試料Ａ７において、第２の酸化物絶縁膜（２ｎｄ ＳｉＯＮ）及び第１の酸化物絶縁膜（１ｓｔ ＳｉＯＮ）の界面、並びに第１の酸化物絶縁膜（１ｓｔ ＳｉＯＮ）及び酸化物半導体膜（ＩＧＺＯ）の界面において、ピークを有する。これは、第１の処理室によって、酸化物半導体膜（ＩＧＺＯ）を形成した後、第２の処理室へ試料を移動した。次に、導入する原料ガスの流量、及び第２の処理室内の圧力を調整した後、プラズマＣＶＤ装置に電力を投入して第１の酸化物絶縁膜（１ｓｔ ＳｉＯＮ）を形成した。次に、一旦、プラズマＣＶＤ装置の電力を切断した後、第２の処理室に導入する原料ガスの流量、及び処理室内の圧力を変更した後、再度プラズマＣＶＤ装置に電力を投入して第２の酸化物絶縁膜（２ｎｄ ＳｉＯＮ）を形成した。即ち、第１の酸化物絶縁膜（１ｓｔ ＳｉＯＮ）及び第２の酸化物絶縁膜（２ｎｄ ＳｉＯＮ）、それぞれを形成する前までの間、試料の表面は処理室内の雰囲気に曝された。
処理室内壁には、処理室内をクリーニングしたときに用いたフッ素またはＮＦ３が付着している。このため、第１の酸化物絶縁膜（１ｓｔ ＳｉＯＮ）及び第２の酸化物絶縁膜（２ｎｄ ＳｉＯＮ）を形成する前において、処理室内壁から脱離した当該フッ素またはＮＦ３が各試料の膜の表面に付着する。このため、第２の酸化物絶縁膜（２ｎｄ ＳｉＯＮ）及び第１の酸化物絶縁膜（１ｓｔ ＳｉＯＮ）の界面、並びに第１の酸化物絶縁膜（１ｓｔ ＳｉＯＮ）及び酸化物半導体膜（ＩＧＺＯ）の界面において、フッ素濃度が高くなり、ピーク濃度を有する。
以上のことから、酸化物半導体膜上の酸化物絶縁膜において、ＳＩＭＳにより不純物濃度を測定することにより、酸化物絶縁膜の積層の様子を調べることができる。
図５５より、試料Ａ７と比較して試料Ａ６の方が窒素濃度が高いが、これは、酸化物絶縁膜にキャリアトラップとならないＮＨ、ＮＨ３が多く含まれていることが原因と考えられる。また、酸化物絶縁膜中にＮＨ、ＮＨ３等が含まれることで、加熱処理により窒素酸化物とＮＨ、ＮＨ３等が反応するため、酸化物絶縁膜中の窒素酸化物の含有量を低減することができる。
本実施例では、酸化物絶縁膜中の欠陥量について、ＥＳＲ（電子スピン共鳴）測定結果を用いて説明する。
＜試料の作製方法１＞
本実施例に係る試料Ｂ１乃至試料Ｂ３の作製方法を以下に示す。
＜試料Ｂ１＞
まず、実施例３に示す試料Ａ４と同様の条件を用いて、第１の酸化物絶縁膜及び第２の酸化物絶縁膜を形成した。
次に、加熱処理を行い、第１の酸化物絶縁膜及び第２の酸化物絶縁膜から水、窒素、水素等を脱離させると共に、第２の酸化物絶縁膜に含まれる酸素の一部を酸化物半導体膜へ供給した。ここでは、窒素及び酸素雰囲気で、３５０℃、１時間の加熱処理を行った。
以上の工程により、本実施例の試料Ｂ１を得た。
＜試料Ｂ２＞
試料Ｂ２は、比較例として試料Ｂ１における第１の酸化物絶縁膜の成膜条件における成膜圧力を変え、その他の条件は試料Ｂ１と同様に作製した。具体的には、以下の条件を用いて第１の酸化物絶縁膜を形成した試料を試料Ｂ２として作製した。
試料Ｂ２において、第１の酸化物絶縁膜は、流量５０ｓｃｃｍのシラン及び流量２０００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を１００Ｐａ、基板温度を２２０℃とし、１００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により形成した。
＜試料Ｂ３＞
試料Ｂ３は、比較例として試料Ｂ１における第１の酸化物絶縁膜の成膜条件における成膜圧力を変え、その他の条件は試料Ｂ１と同様に作製した。具体的には、以下の条件を用いて第１の酸化物絶縁膜を形成した試料を試料Ｂ３として作製した。
試料Ｂ３において、第１の酸化物絶縁膜は、流量５０ｓｃｃｍのシラン及び流量２０００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を２００Ｐａ、基板温度を２２０℃とし、１００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により形成した。
＜ＥＳＲ測定＞
試料Ｂ１乃至試料Ｂ３についてＥＳＲ測定を行った。ここでは、下記の条件でＥＳＲ測定を行った。測定温度を−１７０℃とし、８．９２ＧＨｚの高周波電力（マイクロ波パワー）を１ｍＷとし、磁場の向きは作製した試料の膜表面と平行とした。なお、ＮＯｘに起因するシグナルのスピン密度の検出下限は、４．７×１０１５ｓｐｉｎｓ／ｃｍ３であった。スピン数が小さいほど膜中欠損が少ないといえる。
試料Ｂ１乃至試料Ｂ３において、ＮＯｘに起因するシグナルのスピン密度を、それぞれ図５６（Ａ）乃至図５６（Ｃ）に示す。なお、ここでは、測定されたスピン数を単位体積当たりに換算したスピン密度を示している。
図５６（Ａ）乃至図５６（Ｃ）より、試料Ｂ１乃至試料Ｂ３では、ｇ値が２．０３７以上２．０３９以下の第１シグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナルが観察された。これらの３つのシグナルは、ＮＯｘに起因し、Ｎの核スピンによる超微細構造を有するシグナルと理解される。また、ＮＯｘに起因するシグナルは、スピン種が異方性を有するため非対称な波形である。
ＮＯｘに起因するシグナルのスピン密度は、試料Ｂ１と比較して、試料Ｂ２及び試料Ｂ３の方が大きく、欠陥量の多い酸化物絶縁膜であることがわかる。また、図５６（Ａ）乃至図５６（Ｃ）では、試料Ｂ１でのＮＯｘに起因するシグナルのスピン密度が最も小さく、酸化物半導体膜に接する第１の酸化物絶縁膜成膜時において、成膜圧力を高真空とすることで欠陥量の低減された酸化物絶縁膜が形成されることが示された。
＜試料の作製方法２＞
次いで、第１の酸化物絶縁膜の成膜圧力を、ＥＳＲ測定において良好な結果が得られた試料Ｂ１の条件に固定し、成膜ガスの流量比を変化させた試料Ｂ４及び試料Ｂ５を作製し、その欠陥量を測定した。試料Ｂ４及び試料Ｂ５の作製方法を以下に示す。
＜試料Ｂ４＞
試料Ｂ４は、比較例として試料Ｂ１における第１の酸化物絶縁膜の成膜条件における成膜ガス流量比を変え、その他の条件は試料Ｂ１と同様に作製した。具体的には、以下の条件を用いて第１の酸化物絶縁膜を形成した試料を試料Ｂ４として作製した。
試料Ｂ４において、第１の酸化物絶縁膜は、流量２０ｓｃｃｍのシラン及び流量２０００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を１００Ｐａ、基板温度を２２０℃とし、１００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により形成した。すなわち、シランを１としたときの一酸化二窒素の流量比を１００とした。
＜試料Ｂ５＞
試料Ｂ５は、比較例として試料Ｂ１における第１の酸化物絶縁膜の成膜条件における成膜ガス流量比を変え、その他の条件は試料Ｂ１と同様に作製した。具体的には、以下の条件を用いて第１の酸化物絶縁膜を形成した試料を試料Ｂ５として作製した。
試料Ｂ５において、第１の酸化物絶縁膜は、流量１００ｓｃｃｍのシラン及び流量２０００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を２００Ｐａ、基板温度を２２０℃とし、１００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により形成した。すなわち、シランを１としたときの一酸化二窒素の流量比を２０とした。
＜ＥＳＲ測定＞
試料Ｂ１、試料Ｂ４及び試料Ｂ５についてＥＳＲ測定を行った。試料Ｂ４のＥＳＲ測定結果を図５７（Ａ）に示し、試料Ｂ１のＥＳＲ測定結果を図５７（Ｂ）に示し、試料Ｂ５のＥＳＲ測定結果を図５７（Ｃ）に示す。ＥＳＲ測定の条件は、図５６（Ａ）乃至図５６（Ｃ）と同様とした。
図５７（Ａ）及び図５７（Ｂ）より、比較例である試料Ｂ４では、ＮＯｘに起因するシグナルのスピン密度が、試料Ｂ１よりも大きく、欠陥量の多い酸化物絶縁膜であることがわかる。また、図５７（Ｃ）より、比較例である試料Ｂ５では、ＮＯｘに起因するシグナルのスピン密度は検出下限以下であったが、ＶＯＨに起因するｇ＝１．９３に現れるシグナルが確認された。
本実施例では、トランジスタを作製し、そのＶｇ−Ｉｄ特性及び信頼性の評価を行った結果について説明する。
＜試料の作製方法１＞
本実施例に係る試料Ｃ１乃至試料Ｃ３として、実施の形態１及び図４（Ａ）に示すトランジスタ１０ａの構成に相当するトランジスタを作製した。
＜試料Ｃ１＞
まず、基板１１としてガラス基板を用い、基板１１上にゲート電極１３を形成した。
ゲート電極１３として、スパッタリング法で厚さ１００ｎｍのタングステン膜を形成し、フォトリソグラフィ工程により該タングステン膜上にマスクを形成し、該マスクを用いて該タングステン膜の一部をエッチングして形成した。
次に、ゲート電極１３上にゲート絶縁膜１５を形成した。
ゲート絶縁膜１５として、厚さ４００ｎｍの窒化シリコン膜と、厚さ５０ｎｍの酸化窒化シリコン膜を積層して形成した。
なお、窒化シリコン膜は、第１の窒化シリコン膜、第２の窒化シリコン膜、及び第３の窒化シリコン膜の３層積層構造とした。
第１の窒化シリコン膜としては、流量２００ｓｃｃｍのシラン、流量２０００ｓｃｃｍの窒素、及び流量１００ｓｃｃｍのアンモニアガスを原料ガスとしてプラズマＣＶＤ装置の処理室に供給し、処理室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚さが５０ｎｍとなるように形成した。
第２の窒化シリコン膜としては、流量２００ｓｃｃｍのシラン、流量２０００ｓｃｃｍの窒素、及び流量２０００ｓｃｃｍのアンモニアガスを原料ガスとしてプラズマＣＶＤ装置の処理室に供給し、処理室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚さが３００ｎｍとなるように形成した。
第３の窒化シリコン膜としては、流量２００ｓｃｃｍのシラン、及び流量５０００ｓｃｃｍの窒素を原料ガスとしてプラズマＣＶＤ装置の処理室に供給し、処理室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚さが５０ｎｍとなるように形成した。なお、第１の窒化シリコン膜、第２の窒化シリコン膜、及び第３の窒化シリコン膜形成時の基板温度は３５０℃とした。
酸化窒化シリコン膜としては、流量２０ｓｃｃｍのシラン、流量３０００ｓｃｃｍの一酸化二窒素を原料ガスとしてプラズマＣＶＤ装置の処理室に供給し、処理室内の圧力を４０Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて１００Ｗの電力を供給して、酸化窒化シリコン膜を形成した。なお、酸化窒化シリコン膜形成時の基板温度は３５０℃とした。
次に、ゲート絶縁膜１５を介してゲート電極１３に重なる酸化物半導体膜１７を形成した。
ここでは、ゲート絶縁膜１５上に厚さ３５ｎｍの酸化物半導体膜をスパッタリング法で形成した後、フォトリソグラフィ工程により該酸化物半導体膜上にマスクを形成し、該マスクを用いて該酸化物半導体膜の一部をエッチングして、酸化物半導体膜１７（図５８のＳ２−ＩＧＺＯに相当）を形成した。
酸化物半導体膜１７は、スパッタリングターゲットをＩｎ：Ｇａ：Ｚｎ＝１：１：１（原子数比）のＩｎ−Ｇａ−Ｚｎ酸化物ターゲットとし、流量５０％の酸素をスパッタリングガスとしてスパッタリング装置の処理室内に供給し、処理室内の圧力を０．６Ｐａに制御し、２．５ｋＷの直流電力を供給して形成した。なお、酸化物半導体膜を形成する際の基板温度を１７０℃とした。
次に、加熱処理を行った。ここでは４５０℃の窒素雰囲気で１時間加熱処理を行った後、４５０℃の窒素及び酸素の混合ガス雰囲気で１時間の加熱処理を行った。
次に、酸化物半導体膜１７に接する一対の電極１９、２０を形成した。
まず、ゲート絶縁膜及び酸化物半導体膜上に導電膜を形成した。該導電膜として、厚さ５０ｎｍのタングステン膜上に厚さ４００ｎｍのアルミニウム膜を形成し、該アルミニウム膜上に厚さ１００ｎｍのチタン膜を形成した。次に、フォトリソグラフィ工程により該導電膜上にマスクを形成し、該マスクを用いて該導電膜の一部をエッチングし、一対の電極１９、２０を形成した。
次に、減圧された処理室に基板を移動し、２２０℃で加熱した後、処理室に設けられる上部電極に２７．１２ＭＨｚの高周波電源を用いて１５０Ｗの高周波電力を供給して、一酸化二窒素雰囲気で発生させた酸素プラズマに酸化物半導体膜１７を曝した。
次に、酸化物半導体膜１７及び一対の電極１９、２０上に保護膜２１を形成した。ここでは、保護膜として第１の酸化物絶縁膜（図５８のＰ１−ＳｉＯＮに相当）、第２の酸化物絶縁膜（図５８のＰ２−ＳｉＯＮに相当）、及び窒化物絶縁膜の３層構造とした。
第１の酸化物絶縁膜は、流量５０ｓｃｃｍのシラン及び流量２０００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を２０Ｐａ、基板温度を２２０℃とし、１００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により形成した。第１の酸化物絶縁膜の膜厚は５０ｎｍとした。
なお、試料Ｃ１の第１の酸化物絶縁膜の成膜条件は、実施例３で説明した試料Ａ４の第１の酸化物絶縁膜の成膜条件と同じである。
第２の酸化物絶縁膜は、流量１６０ｓｃｃｍのシラン及び流量４０００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を２００Ｐａ、基板温度を２２０℃とし、１５００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により形成した。当該条件により、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化窒化シリコン膜を形成することができる。第２の酸化物絶縁膜の膜厚は４００ｎｍとした。
次に、加熱処理を行い、第１の酸化物絶縁膜及び第２の酸化物絶縁膜から水、窒素、水素等を脱離させると共に、第２の酸化物絶縁膜に含まれる酸素の一部を酸化物半導体膜へ供給した。ここでは、窒素及び酸素雰囲気で、３５０℃、１時間の加熱処理を行った。
次に、第２の酸化物絶縁膜上に、厚さ１００ｎｍの窒化物絶縁膜を形成した。窒化物絶縁膜は、流量５０ｓｃｃｍのシラン、流量５０００ｓｃｃｍの窒素、及び流量１００ｓｃｃｍのアンモニアガスを原料ガスとし、処理室の圧力を１００Ｐａ、基板温度を３５０℃とし、１０００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により形成した。
次に、保護膜２１上に平坦化膜を形成した（図示しない）。ここでは、組成物を保護膜２１上に塗布した後、露光及び現像を行って、一対の電極の一部を露光する開口部を有する平坦化膜を形成した。なお、平坦化膜として厚さ１．５μｍのアクリル樹脂を形成した。こののち、加熱処理を行った。当該加熱処理は、温度を２５０℃とし、窒素を含む雰囲気で１時間行った。
次に、保護膜２１の一部に、一対の電極１９、２０の一方に達する開口部を形成した。当該開口部は、保護膜２１上にマスクを形成し、該マスクを用いて、保護膜２１の一部をエッチングすることにより形成した。
次に、平坦化膜上に画素電極を形成した。画素電極は、保護膜２１及び平坦化膜の一部に設けられた開口部を介して、一対の電極１９、２０の一方と電気的に接続する構成とした。
ここでは、画素電極として、スパッタリング法により厚さ酸化シリコンを含む酸化インジウム−酸化スズ化合物（ＩＴＯ−ＳｉＯ２）の導電膜を形成した。なお該導電膜に用いたターゲットの組成は、Ｉｎ２Ｏ３：ＳｎＯ２：ＳｉＯ２＝８５：１０：５［重量％］とした。この後、窒素雰囲気で、２５０℃、１時間の加熱処理を行った。
以上の工程により、本実施例の試料Ｃ１を得た。
＜試料Ｃ２＞
試料Ｃ２は、試料Ｃ１における第１の酸化物絶縁膜の成膜条件における成膜圧力を変え、その他の条件は試料Ｃ１と同様に作製した。具体的には、以下の条件を用いて第１の酸化物絶縁膜を形成した試料を試料Ｃ２として作製した。
試料Ｃ２において、第１の酸化物絶縁膜は、流量５０ｓｃｃｍのシラン及び流量２０００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を１００Ｐａ、基板温度を２２０℃とし、１００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により形成した。
なお、試料Ｃ２の第１の酸化物絶縁膜の成膜条件は、実施例５で説明した試料Ｂ２の第１の酸化物絶縁膜の成膜条件と同じである。
＜試料Ｃ３＞
試料Ｃ３は、比較例として試料Ｃ１における第１の酸化物絶縁膜の成膜条件における成膜圧力を変え、その他の条件は試料Ｃ１と同様に作製した。具体的には、以下の条件を用いて第１の酸化物絶縁膜を形成した試料を試料Ｃ３として作製した。
試料Ｃ３において、第１の酸化物絶縁膜は、流量５０ｓｃｃｍのシラン及び流量２０００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を２００Ｐａ、基板温度を２２０℃とし、１００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により形成した。
なお、試料Ｃ３の第１の酸化物絶縁膜の成膜条件は、実施例５で説明した試料Ｂ３の第１の酸化物絶縁膜の成膜条件と同じである。
＜Ｖｇ−Ｉｄ特性＞
試料Ｃ１乃至試料Ｃ３のトランジスタの初期特性として、Ｖｇ−Ｉｄ特性を測定した。ここでは、基板温度を２５℃とし、ソース−ドレイン間の電位差（以下、ドレイン電圧、Ｖｄともいう）を１Ｖ、１０Ｖとし、ソース−ゲート電極間の電位差（以下、ゲート電圧、Ｖｇともいう）を−１５Ｖから１５Ｖまで変化させたときのソース−ドレイン間に流れる電流（以下、ドレイン電流、Ｉｄともいう）の変化特性、すなわちＶｇ−Ｉｄ特性を測定した。
図５８に試料Ｃ１乃至試料Ｃ３のＶｇ−Ｉｄ特性を示す。図５８は、チャネル長（Ｌ）が６μｍ、チャネル幅（Ｗ）が５０μｍであるトランジスタについての結果である。また、図５８において、横軸はゲート電圧Ｖｇを、第１の縦軸はドレイン電流Ｉｄを、第２の縦軸は、電界効果移動度をそれぞれ示す。ここで、電界効果移動度は、飽和領域での値を示すために、Ｖｄ＝１０Ｖで算出した電界効果移動度を示している。
図５８において、試料Ｃ１及び試料Ｃ２では、優れたＶｇ−Ｉｄ特性の初期特性を有することが分かった。一方、比較例である、第１の酸化物絶縁膜の成膜圧力を２００Ｐａとした試料Ｃ３では、Ｖｇ−Ｉｄ特性にばらつきが確認された。
＜ゲートＢＴストレス試験＞
次に、試料Ｃ１乃至試料Ｃ３のゲートＢＴストレス試験（ＧＢＴ）及び光ゲートＢＴストレス試験（ＰＧＢＴ）を行った。
初めに、ゲートＢＴストレス試験及び光ゲートＢＴストレス試験を行った。
ここで、ゲートＢＴストレス試験の測定方法について説明する。はじめに、基板温度を任意の温度（以下、ストレス温度という。）に一定に維持し、トランジスタの初期特性におけるＶｇ−Ｉｄ特性を測定する。
次に、基板温度をストレス温度に維持したまま、トランジスタのソース電極及びドレイン電極として機能する一対の電極を同電位とし、当該一対の電極とは異なる電位をゲート電極に一定時間（以下、ストレス時間という。）印加する。次に、基板温度はストレス温度に維持したまま、トランジスタのＶｇ−Ｉｄ特性を測定する。この結果、ゲートＢＴストレス試験前後の電気特性におけるしきい値電圧及びシフト値の差を、変動量として得ることができる。
なお、ゲート電極に負の電圧を印加するストレス試験をマイナスゲートＢＴストレス試験（ダークマイナスストレス）といい、正の電圧を印加するストレス試験をプラスゲートＢＴストレス試験（ダークプラスストレス）という。また、光を照射しつつゲート電極に負の電圧を印加するストレス試験を光マイナスゲートＢＴストレス試験（フォトマイナスストレス）といい、正の電圧を印加するストレス試験を光プラスゲートＢＴストレス試験（フォトプラスストレス）という。
ここでは、ゲートＢＴストレス条件として、ストレス温度を６０℃、ストレス時間を３６００秒とし、ゲート電極に−３０Ｖまたは＋３０Ｖ、ソース電極及びドレイン電極として機能する一対の電極に０Ｖを印加した。このときの、ゲート絶縁膜に印加する電界強度を０．６６ＭＶ／ｃｍとした。
また、上記ゲートＢＴストレス試験と同様の条件を用い、ＬＥＤを用いて１００００ｌｘの白色光をトランジスタに照射して、光ゲートＢＴストレス試験を行った。なお、各種ゲートＢＴストレス試験後のトランジスタのＶｇ−Ｉｄ特性の測定温度を６０℃とした。
各ゲートＢＴストレス試験について、試料Ｃ１乃至試料Ｃ３に含まれるトランジスタの初期特性のしきい値電圧と各ゲートＢＴストレス試験後のしきい値電圧の差（すなわち、しきい値電圧の変動量（ΔＶｔｈ））、シフト値の差（すなわち、シフト値の変動量（ΔＳｈｉｆｔ））を、それぞれ図５９に示す。
ここで、本明細書におけるしきい値電圧及びシフト値について説明する。しきい値電圧（Ｖｔｈ）は、ゲート電圧（Ｖｇ［Ｖ］）を横軸、ドレイン電流の平方根（Ｉｄ１／２［Ａ１／２］）を縦軸としてプロットしたＶｇ−Ｉｄ曲線において、曲線上の傾きが最大である点における接線と、Ｉｄ１／２＝０の直線（すなわちＶｇ軸）との交点におけるゲート電圧と定義する。なお、ここでは、ドレイン電圧Ｖｄを１０Ｖとして、しきい値電圧を算出する。
また、本明細書におけるシフト値（Ｓｈｉｆｔ）は、ゲート電圧（Ｖｇ［Ｖ］）を横軸、ドレイン電流（Ｉｄ［Ａ］）の対数を縦軸としてプロットしたＶｇ−Ｉｄ曲線において、曲線上の傾きが最大である点における接線と、Ｉｄ＝１．０×１０−１２［Ａ］の直線との交点におけるゲート電圧と定義する。なお、ここではドレイン電圧Ｖｄを１０Ｖとして、シフト値を算出する。
図５９より、試料Ｃ１及び試料Ｃ２では、比較例である試料Ｃ３より、しきい値電圧及びシフト値の変動量が少ないことがわかる。特に、試料Ｃ１では、光プラスゲートＢＴストレス試験及び光マイナスゲートＢＴストレス試験に対して、これらの変動量が少ないことが確認された。
＜試料の作製方法２＞
次いで、第１の酸化物絶縁膜の成膜圧力を、上述のＶｇ−Ｉｄ特性及びゲートＢＴストレス試験において良好な結果が得られた試料Ｃ１の条件に固定し、成膜ガスの流量比を変化させた試料Ｃ４及び試料Ｃ５を作製し、そのＶｇ−Ｉｄ特性及び信頼性の評価を行った。試料Ｃ４及び試料Ｃ５の作製方法を以下に示す。
＜試料Ｃ４＞
試料Ｃ４は、試料Ｃ１における第１の酸化物絶縁膜の成膜条件における成膜ガス流量比を変え、その他の条件は試料Ｃ１と同様に作製した。具体的には、以下の条件を用いて第１の酸化物絶縁膜を形成した試料を試料Ｃ４として作製した。
試料Ｃ４において、第１の酸化物絶縁膜は、流量２０ｓｃｃｍのシラン及び流量２０００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を１００Ｐａ、基板温度を２２０℃とし、１００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により形成した。すなわち、シランを１としたときの一酸化二窒素の流量比を１００とした。
なお、試料Ｃ４の第１の酸化物絶縁膜の成膜条件は、実施例５で説明した試料Ｂ４の第１の酸化物絶縁膜の成膜条件と同じである。
＜試料Ｃ５＞
試料Ｃ５は、比較例として試料Ｃ１における第１の酸化物絶縁膜の成膜条件における成膜ガス流量比を変え、その他の条件は試料Ｃ１と同様に作製した。具体的には、以下の条件を用いて第１の酸化物絶縁膜を形成した試料を試料Ｃ５として作製した。
試料Ｃ５において、第１の酸化物絶縁膜は、流量１００ｓｃｃｍのシラン及び流量２０００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を２００Ｐａ、基板温度を２２０℃とし、１００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により形成した。すなわち、シランを１としたときの一酸化二窒素の流量比を２０とした。
なお、試料Ｃ５の第１の酸化物絶縁膜の成膜条件は、実施例５で説明した試料Ｂ５の第１の酸化物絶縁膜の成膜条件と同じである。
＜Ｖｇ−Ｉｄ特性＞
試料Ｃ１、試料Ｃ４及び試料Ｃ５のトランジスタの初期特性として、Ｖｇ−Ｉｄ特性を測定した。ここでは、基板温度を２５℃とし、ドレイン電圧Ｖｄを１Ｖ、１０Ｖとし、ゲート電圧Ｖｇを−１５Ｖ乃至１５Ｖまで変化させたときのドレイン電流Ｉｄの変化特性、すなわちＶｇ−Ｉｄ特性を測定した。
図６０に試料Ｃ１、試料Ｃ４及び試料Ｃ５のＶｇ−Ｉｄ特性を示す。図６０は、チャネル長（Ｌ）が６μｍ、チャネル幅（Ｗ）が５０μｍであるトランジスタについての結果である。また、図６０において、横軸はゲート電圧Ｖｇを、第１の縦軸はドレイン電流Ｉｄを、第２の縦軸は、電界効果移動度をそれぞれ示す。ここで、電界効果移動度は、飽和領域での値を示すために、Ｖｄ＝１０Ｖで算出した電界効果移動度を示している。
図６０において、試料Ｃ１及び試料Ｃ４では、優れたＶｇ−Ｉｄ特性の初期特性を有することが分かった。一方、比較例である試料Ｃ５では、ドレイン電流のオンオフ比がとれず、トランジスタ特性が得られなかった。これは、実施例５に示す試料Ｂ５の結果から、酸化物半導体膜に含まれる酸素欠損量が多いことが原因と考えられる。
＜ゲートＢＴストレス試験＞
次に、試料Ｃ１、試料Ｃ４及び試料Ｃ５のゲートＢＴストレス試験及び光ゲートＢＴストレス試験を行った。
プラスゲートＢＴストレス試験（ダークプラスストレス）、マイナスゲートＢＴストレス試験（ダークマイナスストレス）、光プラスゲートＢＴストレス試験（フォトプラスストレス）、光マイナスゲートＢＴストレス試験（フォトマイナスストレス）について、試料Ｃ１、試料Ｃ４及び試料Ｃ５に含まれるトランジスタの初期特性のしきい値電圧とゲートＢＴストレス試験後のしきい値電圧の差（すなわち、しきい値電圧の変動量（ΔＶｔｈ））、シフト値の差（すなわち、シフト値の変動量（ΔＳｈｉｆｔ））を、それぞれ図６１に示す。
図６１より、比較例である、第１の酸化物絶縁膜成膜時のシランに対する一酸化二窒素の流量比が１００の試料Ｃ４では、本発明の一態様に係る試料Ｃ１（第１の酸化物絶縁膜成膜時のシランに対する一酸化二窒素の流量比が４０）よりも、しきい値電圧及びシフト値の変動量が多くなることが確認された。
また、実施例５及び本実施例より、試料Ｃ１は、酸化物半導体膜に接する酸化物絶縁膜に含まれるスピン密度が小さいため、即ち欠陥量が少ないため、トランジスタのしきい値電圧及びシフト値の変動量が少ないことがわかる。
＜試料の作製方法３＞
次いで、成膜ガスの流量比、圧力、及び成膜温度のいずれか一以上を変化させて試料Ｃ６及び試料Ｃ７を作製し、そのＶｇ−Ｉｄ特性及び信頼性の評価を行った。試料Ｃ６及び試料Ｃ７の作製方法を以下に示す。
＜試料Ｃ６＞
試料Ｃ６は比較例であり、試料Ｃ１における第１の酸化物絶縁膜の成膜条件における成膜ガス流量比を変え、その他の条件は試料Ｃ１と同様に作製した。具体的には、以下の条件を用いて第１の酸化物絶縁膜を形成した試料を試料Ｃ６として作製した。
試料Ｃ６において、第１の酸化物絶縁膜は、流量３０ｓｃｃｍのシラン及び流量４０００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を４０Ｐａ、基板温度を２２０℃とし、１００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により形成した。すなわち、シランを１としたときの一酸化二窒素の流量比を１３３とした。
＜試料Ｃ７＞
試料Ｃ７は比較例であり、試料Ｃ１における第１の酸化物絶縁膜の成膜条件における成膜ガス流量比を変え、その他の条件は試料Ｃ１と同様に作製した。具体的には、以下の条件を用いて第１の酸化物絶縁膜を形成した試料を試料Ｃ７として作製した。
試料Ｃ７において、第１の酸化物絶縁膜は、流量２０ｓｃｃｍのシラン及び流量３０００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を２００Ｐａ、基板温度を３５０℃とし、１００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により形成した。すなわち、シランを１としたときの一酸化二窒素の流量比を１５０とした。
＜ゲートＢＴストレス試験＞
次に、試料Ｃ６及び試料Ｃ７のゲートＢＴストレス試験及び光ゲートＢＴストレス試験を行った。なお、ここでは、試験結果の説明を省略する。
また、試料Ｃ６の酸化物半導体膜、第１の酸化物絶縁膜、及び第２の酸化物絶縁膜と同様の条件を用いて実施例５に示すような構造の試料を作製した。当該試料を試料Ｂ６とする。また、試料Ｃ７の酸化物半導体膜、第１の酸化物絶縁膜、及び第２の酸化物絶縁膜と同様の条件を用いて実施例５に示すような構造の試料を作製した。当該試料を試料Ｂ７とする。試料Ｂ６及び試料Ｂ７においても同様に、ＥＳＲ測定を行い、ＮＯｘに起因するシグナルのスピン密度を得た。なお、ここでは、ＥＳＲ測定結果の説明を省略する。
＜酸化物絶縁膜のスピン密度としきい値電圧の変動量＞
ここで、実施例５において得られた試料のスピン密度と、実施例６において得られたしきい値電圧の変動量を図６２に示す。ここでは、試料Ｂ１、試料Ｂ２、試料Ｂ４、試料Ｂ６、及び試料Ｂ７のスピン密度を横軸とし、試料Ｃ１、試料Ｃ２、試料Ｃ４、試料Ｃ６、及び試料Ｃ７のマイナスゲートＢＴストレス試験（ダークマイナスストレス）におけるしきい値電圧の変動量を縦軸として、プロットした。
図６２に示すように、各試料のスピン密度が少ないほど、しきい値電圧の変動量が小さいことが確認された。試料Ｂ１乃至試料Ｃ７において、酸化物半導体膜及び第２の酸化物絶縁膜の成膜条件は同じであるため、代表的には、第１の酸化物絶縁膜のＮＯｘに起因するシグナルのスピン密度が、１×１０１８ｓｐｉｎｓ／ｃｍ３未満において、しきい値電圧の変動量が小さいことが確認された。
本実施例では、トランジスタを作製し、そのトランジスタのＶｇ−Ｉｄ特性及び信頼性の評価を行った結果について説明する。
＜試料の作製方法＞
本実施例に係る試料Ｇ１として、実施の形態１及び図４（Ａ）に示すトランジスタ１０ａの構成に相当するトランジスタを作製した。また、本実施例に係る試料Ｇ２及びＧ６として、実施の形態１及び図６に示すトランジスタ１０ｅの構成に相当するトランジスタを作製した。
また、比較例として、試料Ｇ３乃至試料Ｇ５を得た。
＜試料Ｇ１＞
試料Ｇ１に含まれるトランジスタのチャネル長方向における断面図を図６３（Ａ）に示す。図６３（Ａ）に示すトランジスタは、チャネルエッチ構造のトランジスタである。また、一対の電極１９、２０の間隔は、６μｍであった。
試料Ｇ１の作製方法について説明する。試料Ｇ１は、実施例６の試料Ｃ１における第１の酸化物絶縁膜（図６３（Ａ）の符号２３に相当。）の成膜条件において、平行平板電極に供給する高周波電力を変え、その他の条件は試料Ｃ１と同様に作製した。具体的には、以下の条件を用いて第１の酸化物絶縁膜を形成した試料を試料Ｇ１として作製した。
試料Ｇ１において、第１の酸化物絶縁膜は、流量５０ｓｃｃｍのシラン及び流量２０００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を２０Ｐａ、基板温度を２２０℃とし、１５０Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により形成した。
なお、試料Ｇ１に含まれるトランジスタは、Ｖｇ−Ｉｄ特性の測定により、ノーマリーオフ特性を有するトランジスタであった。
＜試料Ｇ２＞
試料Ｇ２に含まれるトランジスタのチャネル長方向における断面図を図６３（Ｂ）に示す。図６３（Ｂ）に示すトランジスタは、チャネルエッチ構造のトランジスタである。また、一対の電極１９、２０の間隔は、６μｍであった。
試料Ｇ２は、試料Ｇ１と比較して、保護膜２１上にゲート電極３７を有する点が異なる。なお、ゲート電極３７は図示しないが、ゲート電極１３と接続している。
試料Ｇ２の作製方法について、説明する。試料Ｇ２は、試料Ｇ１のゲート絶縁膜１５及び保護膜２１に開口部を形成した後、画素電極と同時にゲート電極３７を形成し、その他の条件は試料Ｇ１と同様に作製した。
なお、試料Ｇ２に含まれるトランジスタは、Ｖｇ−Ｉｄ特性の測定により、ノーマリーオフ特性を有するトランジスタであった。
＜試料Ｇ３＞
試料Ｇ３に含まれるトランジスタのチャネル長方向における断面図を図６３（Ｃ）に示す。図６３（Ｃ）に示すトランジスタは、チャネルエッチ構造のトランジスタである。また、一対の電極１９、２０の間隔は、６μｍであった。
試料Ｇ３は、酸化物半導体膜１７及び酸化物半導体膜４６が積層された多層膜４８を有する点、並びに第１の酸化物絶縁膜（図６３（Ａ）の符号２３に相当。）と異なる条件で形成された第１の酸化物絶縁膜２３ａを有する点が、試料Ｇ１と異なる。
試料Ｇ３の作製方法について、説明する。
酸化物半導体膜４６は、スパッタリングターゲットをＩｎ：Ｇａ：Ｚｎ＝１：３：６（原子数比）のターゲットとし、流量５０％の酸素をスパッタリングガスとしてスパッタリング装置の処理室内に供給し、処理室内の圧力を０．６Ｐａに制御し、２．５ｋＷの直流電力を供給して形成した。なお、酸化物半導体膜を形成する際の基板温度を１７０℃とした。
第１の酸化物絶縁膜２３ａは、流量３０ｓｃｃｍのシラン及び流量４０００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を４０Ｐａ、基板温度を２２０℃とし、１５０Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により形成した。
その他の条件は試料Ｇ１と同様に作製した。
なお、試料Ｇ１に含まれるトランジスタは、Ｖｇ−Ｉｄ特性の測定により、ノーマリーオフ型のトランジスタであった。
＜試料Ｇ４＞
試料Ｇ４に含まれるトランジスタのチャネル長方向における断面図を図６３（Ｄ）に示す。図６３（Ｄ）に示すトランジスタは、チャネルエッチ構造のトランジスタである。また、一対の電極２１９、２２０の間隔は、最短で９μｍであった。
試料Ｇ４に含まれるトランジスタは、基板２１１上に設けられるゲート電極２１３と、基板２１１及びゲート電極２１３上に形成されるゲート絶縁膜２１５と、ゲート絶縁膜２１５を介して、ゲート電極２１３と重なる酸化物半導体膜２１７と、酸化物半導体膜２１７に接する一対の電極２１９、２２０とを有する。また、ゲート絶縁膜２１５、酸化物半導体膜２１７、及び一対の電極２１９、２２０上には、保護膜２２１が形成される。
基板２１１は、ガラス基板を用いている。ゲート電極２１３は、基板２１１側からチタン膜及び銅膜が積層されている。ゲート絶縁膜２１５は、基板２１１側から窒化シリコン膜及び酸化シリコン膜が積層されている。酸化物半導体膜２１７は、Ｉｎ−Ｇａ−Ｚｎ酸化物膜で形成される。また、酸化物半導体膜２１７は、ナノクリスタル酸化物半導体膜である。一対の電極２１９、２２０は、基板２１１側からチタン膜及び銅膜が積層されている。保護膜２２１は、酸化物シリコン膜で形成される。
なお、試料Ｇ４に含まれるトランジスタは、Ｖｇ−Ｉｄ特性の測定により、ノーマリーオフ特性を有するトランジスタであった。
＜試料Ｇ５＞
試料Ｇ５に含まれるトランジスタのチャネル長方向における断面図を図６３（Ｅ）に示す。図６３（Ｅ）に示すトランジスタは、チャネル保護構造のトランジスタである。一対の電極２４１、２４２において、酸化物半導体膜２３７と接する領域の間隔は、１０．５μｍであった。
試料Ｇ５に含まれるトランジスタは、基板２３１上に設けられるゲート電極２３３と、基板２３１及びゲート電極２３３上に形成されるゲート絶縁膜２３５と、ゲート絶縁膜２３５を介して、ゲート電極２３３と重なる酸化物半導体膜２３７と、ゲート絶縁膜２３５及び酸化物半導体膜２３７上に形成される絶縁膜２３９と、絶縁膜２３９の開口部において酸化物半導体膜２３７に接する一対の電極２４１、２４２とを有する。また、絶縁膜２３９及び一対の電極２４１、２４２上に形成されるゲート絶縁膜２４３と、ゲート絶縁膜２４３を介して、酸化物半導体膜２３７と重なるゲート電極２４５とを有する。
基板２３１は、ガラス基板を用いている。ゲート電極２３３は、基板２３１側からモリブデン−チタン合金膜及び銅膜が積層されている。ゲート絶縁膜２３５は、基板２３１側から窒化シリコン膜及び酸化シリコン膜が積層されている。酸化物半導体膜２３７は、Ｉｎ−Ｇａ−Ｚｎ酸化物膜で形成される。また、酸化物半導体膜２３７は、ナノクリスタル酸化物半導体膜である。絶縁膜２３９は、酸化シリコン膜で形成される。一対の電極２４１、２４２は、基板２３１側からモリブデン−チタン合金膜及び銅膜が積層されている。ゲート絶縁膜２４３は、酸化物シリコン膜で形成される。ゲート電極２４５は、基板２３１側からモリブデン−チタン合金膜及び酸化インジウム−酸化スズ化合物（ＩＴＯ−ＳｉＯ２）膜が積層されている。
なお、試料Ｇ５に含まれるトランジスタは、Ｖｇ−Ｉｄ特性の測定により、ノーマリーオン特性を有するトランジスタであった。
＜試料Ｇ６＞
試料Ｇ６に含まれるトランジスタのチャネル長方向における断面図を図６３（Ｂ）に示す。図６３（Ｂ）に示すトランジスタは、チャネルエッチ構造のトランジスタである。また、一対の電極１９、２０の間隔は、６μｍであった。
試料Ｇ６は、試料Ｇ２と比較して、酸化物半導体膜の組成が異なる。
試料Ｇ６の作製方法について、説明する。試料Ｇ６は、試料Ｇ２の酸化物半導体膜の成膜条件において、スパッタリングターゲットをＩｎ：Ｇａ：Ｚｎ＝１：１：１．２（原子数比）のターゲットを用いて酸化物半導体膜を形成した。その他の条件は試料Ｇ２と同様に作製した。
なお、試料Ｇ６に含まれるトランジスタは、Ｖｇ−Ｉｄ特性の測定により、ノーマリーオフ特性を有するトランジスタであった。
＜ＢＴストレス試験＞
続いて、試料Ｇ１乃至試料Ｇ５に含まれるトランジスタにおいて、ＢＴストレス試験を行った。
ここでは、プラスゲートＢＴストレス試験（Ｄａｒｋ ＋ＧＢＴ）を行った。また、ゲートＢＴストレス条件として、ストレス温度を６０℃、ゲート電極に＋３０Ｖ、ソース電極及びドレイン電極として機能する一対の電極に０Ｖを印加した。
また、試料Ｇ１、試料Ｇ３、及び試料Ｇ４においては、ストレス時間最大１時間として、しきい値電圧の変動量を測定した。試料Ｇ２においては、ストレス時間を最大１００時間として、しきい値電圧の変動量を測定した。試料Ｇ５においては、ストレス時間を最大２４時間として、しきい値電圧の変動量を測定した。試料Ｇ６においては、ストレス時間を最大１０時間として、しきい値電圧の変動量を測定した。
はじめに、試料Ｇ２乃至試料Ｇ５における、初期状態のＶｇ−Ｉｄ特性と、１時間のストレス時間におけるＶｇ−Ｉｄ特性の測定結果を図６４に示す。
図６４（Ａ）は、試料Ｇ２のＶｇ−Ｉｄ特性の測定結果であり、図６４（Ｂ）は、試料Ｇ３のＶｇ−Ｉｄ特性の測定結果であり、図６４（Ｃ）は、試料Ｇ４のＶｇ−Ｉｄ特性の測定結果であり、図６４（Ｄ）は、試料Ｇ５のＶｇ−Ｉｄ特性の測定結果である。図６４において、初期状態のＶｇ−Ｉｄ特性を実線で示し、ストレス時間が１時間のＶｇ−Ｉｄ特性を破線で示す。なお、図６４（Ａ）に示す試料Ｇ２と、図６４（Ｄ）に示す試料Ｇ５においては、１時間のストレス時間において、ストレス試験前後におけるしきい値電圧の変動量が小さいため、実線と破線が重なっている。
次に、各ストレス時間におけるしきい値電圧の変動量の絶対値の測定結果を、図６５に示す。具体的には、図６５は、試料Ｇ１乃至試料Ｇ６に含まれるトランジスタの、しきい値電圧の変動量の絶対値と、各変動量の絶対値から得た近似曲線を示す。なお、横軸はストレス時間を示し、縦軸はしきい値電圧の変動量の絶対値（｜ΔＶｔｈ｜）を示す。また、図６５において、黒四角印は試料Ｇ１の測定データであり、黒丸印は試料Ｇ２の測定データであり、白四角印は試料Ｇ３の測定データであり、白菱形印は試料Ｇ４の測定データであり、白三角印は試料Ｇ５の測定データであり、黒三角印は試料Ｇ６の測定データである。また、実線はそれぞれ、試料Ｇ１及び試料Ｇ２の測定データから得られた累乗近似線であり、破線はそれぞれ、試料Ｇ３乃至試料Ｇ５の測定データから得られた累乗近似線である。
試料Ｇ１における累乗近似線の指数は０．２９であった。試料Ｇ２における累乗近似線の指数は０．１９であった。試料Ｇ３における累乗近似線の指数は０．３２であった。試料Ｇ４における累乗近似線の指数は０．４２であった。試料Ｇ５における累乗近似線の指数は０．５６であった。
試料Ｇ１、試料Ｇ２及び試料Ｇ５において、ストレス時間が０．１時間におけるしきい値電圧の変動量の絶対値は０．１Ｖ以下であった。一方、試料Ｇ５と比較して、試料Ｇ１及び試料Ｇ２において、累乗近似線の指数が小さい。このため、ストレス時間が長くなるにつれ、試料Ｇ５におけるしきい値電圧の変動量の絶対値の増大量は大きいが、試料Ｇ１及び試料Ｇ２におけるしきい値電圧の変動量の絶対値の増大量は小さい。
以上の結果から、本発明の一態様のトランジスタは、しきい値電圧の経時変化が小さく、信頼性の高いトランジスタであることが確認できた。
＜繰り返し±ゲートＢＴストレス試験＞
次に、試料Ｇ２、試料Ｇ４、試料Ｇ５及び試料Ｇ６において、暗状態においてゲートＢＴストレス試験を繰り返し行った。
繰り返し±ゲートＢＴストレス試験について説明する。はじめに、試料をストレス温度の６０℃とし、トランジスタのＶｇ−Ｉｄ特性を測定する。次に、＋ゲートＢＴストレス試験を行う。ここでは、ゲート電極に＋３０Ｖ印加した状態を１時間保持する。次に、６０℃のままで、トランジスタのＶｇ−Ｉｄ特性を測定する。次に、−ゲートＢＴストレス試験を行う。ここでは、試料を６０℃のままで、ゲート電極に−３０Ｖ印加した状態を１時間保持する。次に、６０℃のままでトランジスタのＶｇ−Ｉｄ特性を測定する。＋ゲートＢＴストレス試験及び−ゲートＢＴストレス試験を繰り返すことで、しきい値電圧の変動の様子を観察することができる。
図６６に、繰り返し±ゲートＢＴストレス試験の結果を示す。横軸はストレス試験を示し、縦軸はしきい値電圧を示す。また、図６６において、黒丸印は試料Ｇ２の測定データであり、白菱形印は試料Ｇ４の測定データであり、白三角印は試料Ｇ５の測定データであり、黒三角印は試料Ｇ６の測定データである。
図６６より、試料Ｇ４において、繰り返し±ゲートＢＴストレス試験におけるしきい値電圧の変動が大きいことが分かる。試料Ｇ５において、繰り返し±ゲートＢＴストレス試験におけるしきい値電圧の変動は、小さいが、しきい値電圧が負の値を示していることから、ノーマリオン特性を有するトランジスタであることが分かる。一方、試料Ｇ２及び試料Ｇ６において、しきい値電圧の変動が小さく、且つしきい値電圧が正の値を示していることから、ノーマリーオフ特性を有するトランジスタであることが分かる。
以上の結果から、本発明の一態様のトランジスタは、しきい値電圧の経時変化が小さく、信頼性の高いトランジスタであることが確認できた。また、本発明の一態様のトランジスタは、ノーマリオフ特性を有するトランジスタであることが分かった。このため、本発明の一態様のトランジスタを用いた半導体装置は、消費電力が小さい。
本実施例では、実施の形態１の変形例１に示すような、酸化物半導体膜に接する膜が積層構造である酸化物絶縁膜における酸素の拡散について説明する。本実施例では、ＳＳＤＰ−ＳＩＭＳ（基板からのＳＩＭＳ測定）を用いて酸素の濃度を測定することで、酸素の拡散について説明する。
＜試料Ｄ１＞
はじめに、試料Ｄ１の作製方法について、説明する。
まず、ガラス基板（図６７においてＧｌａｓｓと示す。）上に厚さ１００ｎｍの酸化物半導体膜をスパッタリング法で形成した。酸化物半導体膜は、スパッタリングターゲットをＩｎ：Ｇａ：Ｚｎ＝１：１：１（原子数比）のＩｎ−Ｇａ−Ｚｎ酸化物ターゲットとし、酸素及びアルゴンをスパッタリングガスとしたスパッタリング法により、酸化物半導体膜（図６７においてＩＧＺＯと示す。）を形成した。
次に、酸化物半導体膜上に、第１の酸化物絶縁膜（図６７においてＳｉＯＮと示す。）及び第２の酸化物絶縁膜（図６７においてＳＰ−ＳｉＯｘと示す。）を形成した。なお、第２の酸化物絶縁膜としては、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化シリコン膜を形成した。
ここでは、第１の酸化物絶縁膜として、厚さ３０ｎｍの酸化窒化シリコン膜を形成した。第１の酸化物絶縁膜は、流量３０ｓｃｃｍのシラン及び流量４０００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を２００Ｐａ、基板温度を２２０℃とし、１５０Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により形成した。
第２の酸化物絶縁膜は、厚さ１００ｎｍの１８Ｏを含む酸化シリコン膜を形成した。第２の酸化物絶縁膜は、シリコンウェハをスパッタリング装置の処理室内に設置し、処理室内に原料ガスである流量３００ｓｃｃｍの１８Ｏ（１６Ｏの同位体）を供給するスパッタリング法により形成した。
以上の工程により、試料Ｄ１を作製した。
＜試料Ｄ２＞
試料Ｄ２の作製方法について説明する。
試料Ｄ１を、窒素及び酸素を含む混合ガス雰囲気において、３５０℃で１時間加熱した。
以上の工程により、試料Ｄ２を作製した。
＜ＳＩＭＳ分析＞
次に、試料Ｄ１及び試料Ｄ２において、第１の酸化物絶縁膜ＳｉＯＮ及び酸化物半導体膜ＩＧＺＯに含まれる１８Ｏの濃度プロファイルをＳＩＭＳで測定した。ここでは、ガラス基板側から第２の酸化物絶縁膜に向けて１８Ｏの濃度を測定した。
図６７は、ＳＩＭＳの測定により得られた１８Ｏの濃度プロファイルである。図６７（Ａ）は第１の酸化物絶縁膜ＳｉＯＮを定量した結果であり、図６７（Ｂ）は酸化物半導体膜ＩＧＺＯを定量した結果である。また、図６７において、細実線は試料Ｄ１の測定結果であり、太実線は試料Ｄ２の測定結果である。
図６７（Ａ）より、第１の酸化物絶縁膜ＳｉＯＮにおいて、試料Ｄ２の１８Ｏの濃度が上昇していることが分かる。また、図６７（Ｂ）より、試料Ｄ２において、酸化物半導体膜ＩＧＺＯの第１の酸化物絶縁膜ＳｉＯＮ側における１８Ｏの濃度が上昇していることが確認された。
以上のことから、加熱処理により、第１の酸化物絶縁膜ＳｉＯＮを介して、第２の酸化物絶縁膜ＳＰ−ＳｉＯｘから酸化物半導体膜ＩＧＺＯに酸素が拡散していることが分かる。
本実施例では、実施の形態１の変形例１に示すような、酸化物半導体膜に接する膜が積層構造である酸化物絶縁膜において、加熱処理と酸素欠陥量に関して説明する。本実施例では、酸化物半導体膜の酸素欠損量について、ＥＳＲ（電子スピン共鳴）測定の結果を用いて説明する。
＜試料Ｅ１＞
はじめに、試料Ｅ１の作製方法について、説明する。
まず、石英基板上に厚さ３５ｎｍの酸化物半導体膜をスパッタリング法で形成した。酸化物半導体膜は、スパッタリングターゲットをＩｎ：Ｇａ：Ｚｎ＝１：１：１（原子数比）のＩｎ−Ｇａ−Ｚｎ酸化物ターゲットとし、酸素及びアルゴンをスパッタリングガスとしたスパッタリング法により、酸化物半導体膜を形成した。
次に、窒素雰囲気において４５０℃１時間の加熱処理を行った後、窒素及び酸素の混合ガス雰囲気において４５０℃１時間の加熱処理を行った。
次に、酸化物半導体膜上に、第１の酸化物絶縁膜及び第２の酸化物絶縁膜を形成した。なお、第２の酸化物絶縁膜としては、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化窒化シリコン膜を形成した。
ここでは、第１の酸化物絶縁膜として、厚さ５０ｎｍの酸化窒化シリコン膜を形成した。第１の酸化物絶縁膜は、流量３０ｓｃｃｍのシラン及び流量４０００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を４０Ｐａ、基板温度を２２０℃とし、１５０Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により形成した。
第２の酸化物絶縁膜は、厚さ４００ｎｍの酸化窒化シリコン膜を形成した。第２の酸化物絶縁膜は、流量１６０ｓｃｃｍのシラン及び流量４０００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を２００Ｐａ、基板温度を２２０℃とし、１５００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により形成した。
以上の工程により、試料Ｅ１を作製した。
＜試料Ｅ２＞
試料Ｅ２の作製方法について説明する。
試料Ｅ１を、窒素及び酸素を含む混合ガス雰囲気において、３５０℃で１時間の加熱処理を行った。
以上の工程により、試料Ｅ２を作製した。
＜ＥＳＲ測定＞
次に、試料Ｅ１及び試料Ｅ２についてＥＳＲ測定を行った。ＥＳＲ測定は、所定の温度で、マイクロ波の吸収の起こる磁場の値（Ｈ０）から、式ｇ＝ｈν／βＨ０、を用いてｇ値というパラメータが得られる。なお、νはマイクロ波の周波数である。ｈはプランク定数であり、βはボーア磁子であり、どちらも定数である。
ここでは、下記の条件でＥＳＲ測定を行った。測定温度を室温（２５℃）とし、８．９ＧＨｚの高周波電力（マイクロ波パワー）を２０ｍＷとし、磁場の向きは作製した試料の膜表面と平行とした。なお、ＩＧＺＯ膜に含まれるＶＯＨに起因するｇ（ｇ値）＝１．８９以上１．９６以下に現れるシグナルのスピン密度の検出下限は１×１０１７ｓｐｉｎｓ／ｃｍ３であった。
図６８は、ＥＳＲの測定により得られたＥＳＲスペクトルである。図６８（Ａ）は試料Ｅ１の酸化物半導体膜のＥＳＲスペクトルであり、図６８（Ｂ）は試料Ｅ２の酸化物半導体膜のＥＳＲスペクトルである。
図６８（Ａ）に示すように、試料Ｅ１において、ＶＯＨに起因するｇ（ｇ値）＝１．９３に現れるシグナルが検出されている。なお、ｇ（ｇ値）＝１．９３で吸収されるスピン数は５．１４×１０１８ｓｐｉｎｓ／ｃｍ３であった。このことから、酸化物半導体膜にＶＯＨが含まれることが分かる。
一方、図６８（Ｂ）に示すように、試料Ｅ２において、ＶＯＨに起因するｇ（ｇ値）＝１．９３に現れるシグナルが検出されていない。
図６８（Ａ）及び図６８（Ｂ）のｇ（ｇ値）＝１．９３に現れるシグナルの変化より、加熱処理により、酸化物半導体膜に含まれるＶＯＨが低減されることが確認された。また、実施例８の結果より、加熱処理により、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜に含まれる酸素は酸化物半導体膜に拡散することが分かっている。このことから、加熱処理により、酸化物半導体膜に酸素が拡散することで、酸化物半導体膜に含まれるＶＯＨを低減できることが分かる。
本実施例では、酸化性気体として一酸化二窒素または酸素を用いて発生させたプラズマを酸化物絶縁膜に曝した際に生じる、各プラズマの酸化力について説明する。
はじめに、試料の作製方法について説明する。
石英基板上に、窒素を有する酸化物絶縁膜として厚さ１００ｎｍの酸化窒化シリコン膜を形成した。次に、酸化窒化シリコン膜を酸化性気体雰囲気で発生させたプラズマに曝した。酸化窒化シリコン膜の形成条件及びプラズマ処理条件について、以下に説明する。
酸化窒化シリコン膜は、石英基板をプラズマＣＶＤ装置の処理室内に設置し、処理室内に原料ガスである流量１ｓｃｃｍのシラン及び流量８００ｓｃｃｍの一酸化二窒素を供給し、処理室内の圧力を４０Ｐａに制御し、６０ＭＨｚの高周波電源を用いて１５０Ｗの電力を供給して形成した。また、酸化窒化シリコン膜を形成する際の石英基板の温度を４００℃とした。なお、本実施例で用いたプラズマＣＶＤ装置は電極面積が６１５ｃｍ２である平行平板型のプラズマＣＶＤ装置であり、供給した電力を単位面積あたりの電力（電力密度）に換算すると０．２４Ｗ／ｃｍ２である。
処理室に流量９００ｓｃｃｍの一酸化二窒素または酸素を供給し、処理室内の圧力を２００Ｐａに制御し、６０ＭＨｚの高周波電源を用いて９００Ｗ（１．４６Ｗ／ｃｍ２）の電力を供給して、プラズマを発生させた。また、プラズマを発生させる際の石英基板の温度を２００℃とした。ここで、一酸化二窒素雰囲気で発生させたプラズマに曝した試料を試料Ｆ１とする。また、酸素雰囲気で発生させたプラズマに曝した試料を試料Ｆ２とする。
次に、試料Ｆ１及び試料Ｆ２についてＴＤＳ分析を行った。
ＴＤＳ分析の結果を示す曲線におけるピークは、分析した試料（本実施例では試料Ｆ１及び試料Ｆ２）に含まれる原子または分子が外部に放出されることで現れるピークである。なお、外部に放出される原子または分子の総量は、当該ピークの積分値に相当する。それゆえ、当該ピーク強度の高低によって酸化窒化シリコン膜に含まれる原子または分子の総量を評価できる。
試料Ｆ１及び試料Ｆ２についてのＴＤＳ分析結果をそれぞれ図６９（Ａ）及び図６９（Ｂ）に示す。図６９は、基板温度に対する酸素分子放出量を示したグラフである。
図６９より、酸素雰囲気で発生したプラズマに曝された酸化窒化シリコン膜と比較して、一酸化二窒素雰囲気で発生したプラズマに曝された酸化窒化シリコン膜の方が、酸素分子のＴＤＳ強度が高いと確認された。以上のことから、酸素雰囲気で発生させたプラズマより、一酸化二窒素雰囲気で発生させたプラズマの方が酸化力が高く、加熱により酸素が脱離しやすい、酸素過剰な膜を作製することが可能である。
以上のことから、酸化物半導体膜上に酸化物絶縁膜をプラズマＣＶＤ法により形成する場合、シリコンを含む堆積性気体と一酸化二窒素を原料ガスとして用いることで、加熱により酸素を脱離させることが可能な、酸素過剰な膜を形成することができる。なお、原料ガスとして、一酸化二窒素を用いると、膜には窒素が含まれるため、窒素を有し、且つ酸素過剰な酸化物絶縁膜となる。

Claims (17)

  1. 絶縁表面上のゲート電極と、
    前記ゲート電極と重なる酸化物半導体膜と、
    前記ゲート電極及び前記酸化物半導体膜の間であって、前記酸化物半導体膜と接するゲート絶縁膜と、
    前記酸化物半導体膜において、前記ゲート絶縁膜と接する面と反対側の面において接する保護膜と、
    前記酸化物半導体膜に接する一対の電極と、
    を有し、
    前記ゲート絶縁膜または前記保護膜は、加熱処理により放出する窒素酸化物の放出量より、加熱処理により放出する質量電荷比ｍ／ｚ＝１７の気体の放出量が多い領域を有することを特徴とする半導体装置。
  2. 絶縁表面上のゲート電極と、
    前記ゲート電極と重なる酸化物半導体膜と、
    前記ゲート電極及び前記酸化物半導体膜の間であって、前記酸化物半導体膜と接するゲート絶縁膜と、
    前記酸化物半導体膜において、前記ゲート絶縁膜と接する面と反対側の面において接する保護膜と、
    前記酸化物半導体膜に接する一対の電極と、
    を有し、
    前記ゲート絶縁膜または前記保護膜は、加熱処理により放出する質量電荷比ｍ／ｚ＝３０の気体の放出量より、加熱処理により放出する質量電荷比ｍ／ｚ＝１７の気体の放出量が多い領域を有することを特徴とする半導体装置。
  3. 絶縁表面上のゲート電極と、
    前記ゲート電極と重なる酸化物半導体膜と、
    前記ゲート電極及び前記酸化物半導体膜の間であって、前記酸化物半導体膜と接するゲート絶縁膜と、
    前記酸化物半導体膜において、前記ゲート絶縁膜と接する面と反対側の面において接する保護膜と、
    前記酸化物半導体膜に接する一対の電極と、
    を有し、
    前記ゲート絶縁膜または前記保護膜は、加熱処理により放出する質量電荷比ｍ／ｚ＝４６の気体の放出量より、加熱処理により放出する質量電荷比ｍ／ｚ＝１７の気体の放出量が多い領域を有することを特徴とする半導体装置。
  4. 請求項１乃至請求項３のいずれか一項において、
    前記加熱処理により放出する前記質量電荷比ｍ／ｚ＝３０の気体、または前記加熱処理により放出する質量電荷比ｍ／ｚ＝４６の気体の放出量が検出下限以下である領域を有し、
    前記加熱処理により放出する質量電荷比ｍ／ｚ＝１７の気体の放出量が１×１０１８個／ｃｍ３以上５×１０１９個／ｃｍ３以下である領域を有することを特徴とする半導体装置。
  5. 請求項１乃至請求項４のいずれか一項において、
    前記質量電荷比ｍ／ｚ＝３０の気体は一酸化窒素を有し、前記質量電荷比ｍ／ｚ＝４６の気体は二酸化窒素を有し、
    前記質量電荷比ｍ／ｚ＝１７の気体はアンモニアを有することを特徴とする半導体装置。
  6. 絶縁表面上のゲート電極と、
    ゲート電極と重なる酸化物半導体膜と、
    ゲート電極及び酸化物半導体膜の間であって、酸化物半導体膜と接するゲート絶縁膜と、
    酸化物半導体膜において、ゲート絶縁膜と接する面と反対側の面において接する保護膜と、
    酸化物半導体膜に接する一対の電極と、
    を有するトランジスタを有し、
    前記トランジスタに負荷を与える時間に対するトランジスタのしきい値電圧の変動量を示す両対数グラフにおいて、横軸と縦軸の対数目盛の間隔が等しく、
    前記しきい値電圧の変動量の絶対値の累乗近似線と、しきい値電圧の変動量の絶対値が０Ｖである直線とが、なす角度が−３°以上２０°未満であり、
    前記トランジスタに負荷を与える時間が０．１時間のときのしきい値電圧の変動量の絶対値が、０．３Ｖ未満であることを特徴とする半導体装置。
  7. 絶縁表面上のゲート電極と、
    ゲート電極と重なる酸化物半導体膜と、
    ゲート電極及び酸化物半導体膜の間であって、酸化物半導体膜と接するゲート絶縁膜と、
    酸化物半導体膜において、ゲート絶縁膜と接する面と反対側の面において接する保護膜と、
    酸化物半導体膜に接する一対の電極と、
    を有するトランジスタを有し、
    前記トランジスタに負荷を与える時間に対するトランジスタのしきい値電圧の変動値の累乗近似線の指数が、−０．１以上０．３以下であり、
    前記トランジスタに負荷を与える時間が０．１時間のときのしきい値電圧の変動量の絶対値が０．３Ｖ未満であることを特徴とする半導体装置。
  8. 請求項１乃至請求項７のいずれか一項において、
    前記ゲート絶縁膜または前記保護膜は、電子スピン共鳴法で測定したスピンの密度が１×１０１８ｓｐｉｎｓ／ｃｍ３未満である領域を有することを特徴とする半導体装置。
  9. 請求項１乃至請求項７のいずれか一項において、
    前記ゲート絶縁膜または前記保護膜は、電子スピン共鳴法で測定したスピンの密度が１×１０１７ｓｐｉｎｓ／ｃｍ３以上１×１０１８ｓｐｉｎｓ／ｃｍ３未満である領域を有することを特徴とする半導体装置。
  10. 請求項８または請求項９において、
    前記ゲート絶縁膜または前記保護膜は、電子スピン共鳴スペクトルにおいて、ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナルが観測される領域を有することを特徴とする半導体装置。
  11. 請求項１０において、
    前記第１のシグナルおよび前記第２のシグナル、並びに前記第２のシグナル及び前記第３のシグナルのスプリット幅が、ＸバンドのＥＳＲ測定において５ｍＴであることを特徴とする半導体装置。
  12. 請求項８乃至請求項１１のいずれか一項において、
    前記ゲート絶縁膜または前記保護膜は、窒素酸化物に起因するシグナルが観測される領域を有することを特徴とする半導体装置。
  13. 請求項１乃至請求項１２のいずれか一項において、
    前記窒素酸化物は、一酸化窒素または二酸化窒素を有することを特徴とする半導体装置。
  14. 請求項１乃至請求項１３のいずれか一項において、
    前記絶縁表面及び前記ゲート電極の間に、前記保護膜、前記酸化物半導体膜、及び前記ゲート絶縁膜を有することを特徴とする半導体装置。
  15. 請求項１乃至請求項１３のいずれか一項において、
    前記絶縁表面及び前記酸化物半導体膜の間に、前記ゲート電極及び前記ゲート絶縁膜を有することを特徴とする半導体装置。
  16. 請求項１乃至請求項１５のいずれか一項において、
    前記一対の電極は、前記酸化物半導体膜及び前記保護膜の間に設けられることを特徴とする半導体装置。
  17. 請求項１乃至請求項１５のいずれか一項において、
    前記一対の電極は、前記酸化物半導体膜及び前記ゲート絶縁膜の間に設けられることを特徴とする半導体装置。
JP2014206419A 2013-10-10 2014-10-07 半導体装置 Active JP6411851B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014206419A JP6411851B2 (ja) 2013-10-10 2014-10-07 半導体装置

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP2013213240 2013-10-10
JP2013213240 2013-10-10
JP2013216220 2013-10-17
JP2013216220 2013-10-17
JP2013242253 2013-11-22
JP2013242253 2013-11-22
JP2013250040 2013-12-03
JP2013250040 2013-12-03
JP2014206419A JP6411851B2 (ja) 2013-10-10 2014-10-07 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018181148A Division JP6626947B2 (ja) 2013-10-10 2018-09-27 半導体装置

Publications (3)

Publication Number Publication Date
JP2015130482A true JP2015130482A (ja) 2015-07-16
JP2015130482A5 JP2015130482A5 (ja) 2017-11-16
JP6411851B2 JP6411851B2 (ja) 2018-10-24

Family

ID=52808929

Family Applications (5)

Application Number Title Priority Date Filing Date
JP2014206419A Active JP6411851B2 (ja) 2013-10-10 2014-10-07 半導体装置
JP2018181148A Active JP6626947B2 (ja) 2013-10-10 2018-09-27 半導体装置
JP2019192708A Withdrawn JP2020038376A (ja) 2013-10-10 2019-10-23 液晶表示装置及び発光装置
JP2022021739A Withdrawn JP2022078100A (ja) 2013-10-10 2022-02-16 発光装置
JP2023158603A Pending JP2023179546A (ja) 2013-10-10 2023-09-22 発光装置

Family Applications After (4)

Application Number Title Priority Date Filing Date
JP2018181148A Active JP6626947B2 (ja) 2013-10-10 2018-09-27 半導体装置
JP2019192708A Withdrawn JP2020038376A (ja) 2013-10-10 2019-10-23 液晶表示装置及び発光装置
JP2022021739A Withdrawn JP2022078100A (ja) 2013-10-10 2022-02-16 発光装置
JP2023158603A Pending JP2023179546A (ja) 2013-10-10 2023-09-22 発光装置

Country Status (5)

Country Link
US (4) US9647128B2 (ja)
JP (5) JP6411851B2 (ja)
KR (4) KR102253489B1 (ja)
TW (4) TW202203465A (ja)
WO (1) WO2015053378A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018006728A (ja) * 2015-12-29 2018-01-11 株式会社半導体エネルギー研究所 金属酸化物膜、および半導体装置
JP2018032839A (ja) * 2015-12-11 2018-03-01 株式会社半導体エネルギー研究所 トランジスタ、回路、半導体装置、表示装置および電子機器

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015097586A1 (en) 2013-12-25 2015-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102337370B1 (ko) * 2014-10-22 2021-12-09 삼성디스플레이 주식회사 반도체 소자 및 반도체 소자의 제조 방법
US11024725B2 (en) 2015-07-24 2021-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including metal oxide film
JP6665536B2 (ja) * 2016-01-12 2020-03-13 株式会社リコー 酸化物半導体
JP6584347B2 (ja) * 2016-03-02 2019-10-02 東京エレクトロン株式会社 成膜方法
WO2017212363A1 (en) 2016-06-06 2017-12-14 Semiconductor Energy Laboratory Co., Ltd. Sputtering apparatus, sputtering target, and method for forming semiconductor film with the sputtering apparatus
KR102608263B1 (ko) * 2016-08-10 2023-12-04 삼성디스플레이 주식회사 윈도우 기판 및 이를 포함하는 표시 장치
JP6887307B2 (ja) * 2017-05-19 2021-06-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6555304B2 (ja) * 2017-07-31 2019-08-07 セイコーエプソン株式会社 液晶表示装置および電子機器
CN107978560B (zh) * 2017-11-21 2019-12-03 深圳市华星光电半导体显示技术有限公司 背沟道蚀刻型tft基板及其制作方法
KR20230164225A (ko) * 2018-02-01 2023-12-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
KR102053331B1 (ko) * 2018-06-19 2019-12-06 한국과학기술연구원 얇은 게이트 산화막을 통과하는 터널링에 대한 유효 게이트 산화막 두께 및 임계 게이트 산화막 두께 결정 방법
WO2020027243A1 (ja) * 2018-08-01 2020-02-06 出光興産株式会社 結晶構造化合物、酸化物焼結体、スパッタリングターゲット、結晶質酸化物薄膜、アモルファス酸化物薄膜、薄膜トランジスタ、及び電子機器
CN110827762B (zh) * 2018-08-14 2021-07-09 云谷（固安）科技有限公司 显示面板、显示屏及其控制方法以及显示终端
KR102462893B1 (ko) * 2020-10-21 2022-11-04 경희대학교 산학협력단 산화물 반도체 박막 트랜지스터 및 그 제조 방법
WO2023288030A1 (en) * 2021-07-14 2023-01-19 The Trustees Of Dartmouth College Liquid metal printed 2d ultrahigh mobility conducting oxide transistors

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073562A (ja) * 2005-09-02 2007-03-22 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ
JP2010062233A (ja) * 2008-09-02 2010-03-18 Hitachi Displays Ltd 表示装置
JP2011249788A (ja) * 2010-04-28 2011-12-08 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2012009836A (ja) * 2010-05-21 2012-01-12 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2012019207A (ja) * 2010-06-11 2012-01-26 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2013035740A (ja) * 2010-12-17 2013-02-21 Semiconductor Energy Lab Co Ltd 酸化物材料および半導体装置
JP2013080769A (ja) * 2011-10-03 2013-05-02 Sony Corp 薄膜トランジスタならびに表示装置および電子機器

Family Cites Families (173)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0727900B2 (ja) * 1988-06-28 1995-03-29 松下電器産業株式会社 半導体装置の製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
US5663077A (en) 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
TW354380B (en) 1995-03-17 1999-03-11 Hitachi Ltd A liquid crystal device with a wide visual angle
JPH08254712A (ja) * 1995-03-17 1996-10-01 Hitachi Ltd 液晶表示素子
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
EP0844670B1 (en) * 1996-06-06 2004-01-02 Seiko Epson Corporation Method for manufacturing thin film transistor, liquid crystal display and electronic device both produced by the method
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4641581B2 (ja) * 1998-11-10 2011-03-02 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US7141821B1 (en) 1998-11-10 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an impurity gradient in the impurity regions and method of manufacture
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
EP2284605A3 (en) * 1999-02-23 2017-10-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and fabrication method thereof
US6858898B1 (en) * 1999-03-23 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4236895B2 (ja) * 2001-10-12 2009-03-11 株式会社半導体エネルギー研究所 アクティブ型表示装置の駆動方法
US6777885B2 (en) 2001-10-12 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Drive circuit, display device using the drive circuit and electronic apparatus using the display device
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP2004126106A (ja) 2002-10-01 2004-04-22 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP2004361424A (ja) 2003-03-19 2004-12-24 Semiconductor Energy Lab Co Ltd 素子基板、発光装置及び発光装置の駆動方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
CN102867855B (zh) 2004-03-12 2015-07-15 独立行政法人科学技术振兴机构 薄膜晶体管及其制造方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
RU2369940C2 (ru) 2004-11-10 2009-10-10 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US20060118869A1 (en) 2004-12-03 2006-06-08 Je-Hsiung Lan Thin-film transistors and processes for forming the same
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI481024B (zh) 2005-01-28 2015-04-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP5177962B2 (ja) * 2005-05-20 2013-04-10 株式会社半導体エネルギー研究所 半導体装置
US7579220B2 (en) 2005-05-20 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device manufacturing method
US20070263016A1 (en) 2005-05-25 2007-11-15 Naugler W E Jr Digital drive architecture for flat panel displays
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
US7382162B2 (en) 2005-07-14 2008-06-03 International Business Machines Corporation High-density logic techniques with reduced-stack multi-gate field effect transistors
US8115206B2 (en) 2005-07-22 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2007053355A (ja) * 2005-07-22 2007-03-01 Semiconductor Energy Lab Co Ltd 半導体装置
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
EP1760776B1 (en) 2005-08-31 2019-12-25 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for semiconductor device with flexible substrate
JP5121183B2 (ja) * 2005-08-31 2013-01-16 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577293B (zh) 2005-11-15 2012-09-19 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4932415B2 (ja) * 2006-09-29 2012-05-16 株式会社半導体エネルギー研究所 半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5088661B2 (ja) 2006-12-05 2012-12-05 セイコーエプソン株式会社 半導体装置および電気光学装置
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
US7947981B2 (en) 2007-01-30 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Display device
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
TWI453711B (zh) * 2007-03-21 2014-09-21 Semiconductor Energy Lab 顯示裝置
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP4479755B2 (ja) 2007-07-03 2010-06-09 ソニー株式会社 有機エレクトロルミネッセンス素子、及び、有機エレクトロルミネッセンス表示装置
TWI412125B (zh) * 2007-07-17 2013-10-11 Creator Technology Bv 電子元件及電子元件之製法
JP5045323B2 (ja) * 2007-09-14 2012-10-10 セイコーエプソン株式会社 電気光学装置、電気光学装置の制御方法および電子機器
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
US8586979B2 (en) 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
JP5467728B2 (ja) 2008-03-14 2014-04-09 富士フイルム株式会社 薄膜電界効果型トランジスタおよびその製造方法
JP2009251205A (ja) 2008-04-04 2009-10-29 Sony Corp 表示装置と電子機器
KR101497425B1 (ko) 2008-08-28 2015-03-03 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101483629B1 (ko) 2008-11-17 2015-01-19 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조방법
KR101547326B1 (ko) 2008-12-04 2015-08-26 삼성전자주식회사 트랜지스터 및 그 제조방법
TWI617029B (zh) 2009-03-27 2018-03-01 半導體能源研究所股份有限公司 半導體裝置
CN102422426B (zh) 2009-05-01 2016-06-01 株式会社半导体能源研究所 半导体装置的制造方法
JP2010266490A (ja) * 2009-05-12 2010-11-25 Sony Corp 表示装置
WO2011001879A1 (en) 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101476817B1 (ko) 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
JP2011071476A (ja) 2009-08-25 2011-04-07 Canon Inc 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法
EP2455974A1 (en) 2009-09-01 2012-05-23 Sharp Kabushiki Kaisha Semiconductor device, active matrix substrate, and display device
WO2011027467A1 (ja) 2009-09-04 2011-03-10 株式会社 東芝 薄膜トランジスタ及びその製造方法
KR101693914B1 (ko) * 2009-11-20 2017-01-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5497417B2 (ja) 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
KR101720072B1 (ko) * 2009-12-11 2017-03-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 불휘발성 래치 회로와 논리 회로, 및 이를 사용한 반도체 장치
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
WO2011083598A1 (ja) * 2010-01-07 2011-07-14 シャープ株式会社 半導体装置、アクティブマトリクス基板、及び表示装置
JP5743407B2 (ja) 2010-01-15 2015-07-01 キヤノン株式会社 トランジスタの駆動方法及び該方法で駆動されるトランジスタを含む表示装置
KR101399611B1 (ko) 2010-02-05 2014-05-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제조 방법
JP5619787B2 (ja) * 2010-02-15 2014-11-05 シャープ株式会社 アクティブマトリクス基板、液晶パネル、液晶表示装置、テレビジョン受像機
KR20180110212A (ko) 2010-02-19 2018-10-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터 및 이를 이용한 표시 장치
WO2011145632A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP2012079399A (ja) * 2010-09-10 2012-04-19 Semiconductor Energy Lab Co Ltd 半導体装置
US20120064665A1 (en) 2010-09-13 2012-03-15 Semiconductor Energy Laboratory Co., Ltd. Deposition apparatus, apparatus for successive deposition, and method for manufacturing semiconductor device
KR102637010B1 (ko) 2010-12-03 2024-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR101275710B1 (ko) 2010-12-22 2013-06-14 경희대학교 산학협력단 듀얼 게이트 박막 트랜지스터의 디플리션 모드를 이용한 산화물 반도체 인버터
US8928010B2 (en) 2011-02-25 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2012185327A (ja) * 2011-03-04 2012-09-27 Sony Corp 書込回路、表示パネル、表示装置および電子機器
JP2013131608A (ja) * 2011-12-21 2013-07-04 Canon Inc 発光装置
US8901556B2 (en) 2012-04-06 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device
JP6059566B2 (ja) 2012-04-13 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6128906B2 (ja) 2012-04-13 2017-05-17 株式会社半導体エネルギー研究所 半導体装置
JP6456283B2 (ja) * 2012-05-02 2019-01-23 ビーエーエスエフ ソシエタス・ヨーロピアＢａｓｆ Ｓｅ 有機材料の堆積方法
JP2014042004A (ja) 2012-07-26 2014-03-06 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP5669227B2 (ja) * 2013-04-11 2015-02-12 豊丸産業株式会社 遊技機
US9312392B2 (en) 2013-05-16 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9443987B2 (en) 2013-08-23 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9368490B2 (en) * 2014-10-29 2016-06-14 Eastman Kodak Company Enhancement-depletion mode inverter with two transistor architectures
KR20180116291A (ko) 2016-02-18 2018-10-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 이의 제작 방법, 표시 장치, 및 전자 기기

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073562A (ja) * 2005-09-02 2007-03-22 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ
JP2010062233A (ja) * 2008-09-02 2010-03-18 Hitachi Displays Ltd 表示装置
JP2011249788A (ja) * 2010-04-28 2011-12-08 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2012009836A (ja) * 2010-05-21 2012-01-12 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2012019207A (ja) * 2010-06-11 2012-01-26 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2013035740A (ja) * 2010-12-17 2013-02-21 Semiconductor Energy Lab Co Ltd 酸化物材料および半導体装置
JP2013080769A (ja) * 2011-10-03 2013-05-02 Sony Corp 薄膜トランジスタならびに表示装置および電子機器

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018032839A (ja) * 2015-12-11 2018-03-01 株式会社半導体エネルギー研究所 トランジスタ、回路、半導体装置、表示装置および電子機器
JP2018006728A (ja) * 2015-12-29 2018-01-11 株式会社半導体エネルギー研究所 金属酸化物膜、および半導体装置
CN113105213A (zh) * 2015-12-29 2021-07-13 株式会社半导体能源研究所 金属氧化物膜以及半导体装置
US11063125B2 (en) 2015-12-29 2021-07-13 Semiconductor Energy Laboratory Co., Ltd. Metal oxide film and semiconductor device
JP2022016470A (ja) * 2015-12-29 2022-01-21 株式会社半導体エネルギー研究所 トランジスタ
US11757007B2 (en) 2015-12-29 2023-09-12 Semiconductor Energy Laboratory Co., Ltd. Metal oxide film and semiconductor device

Also Published As

Publication number Publication date
WO2015053378A1 (en) 2015-04-16
JP2023179546A (ja) 2023-12-19
TWI741298B (zh) 2021-10-01
JP2020038376A (ja) 2020-03-12
JP6411851B2 (ja) 2018-10-24
KR102618791B1 (ko) 2023-12-27
KR102253489B1 (ko) 2021-05-18
US10770310B2 (en) 2020-09-08
JP2022078100A (ja) 2022-05-24
TW201937740A (zh) 2019-09-16
JP2019004182A (ja) 2019-01-10
TW202203465A (zh) 2022-01-16
US20170236723A1 (en) 2017-08-17
KR20160067166A (ko) 2016-06-13
KR20240005180A (ko) 2024-01-11
US11764074B2 (en) 2023-09-19
US20150102341A1 (en) 2015-04-16
US10741414B2 (en) 2020-08-11
JP6626947B2 (ja) 2019-12-25
TWI688102B (zh) 2020-03-11
TW202339281A (zh) 2023-10-01
TW201521205A (zh) 2015-06-01
KR20220060563A (ko) 2022-05-11
US20200402815A1 (en) 2020-12-24
KR20210056460A (ko) 2021-05-18
US20190355591A1 (en) 2019-11-21
US9647128B2 (en) 2017-05-09
KR102396649B1 (ko) 2022-05-10

Similar Documents

Publication Publication Date Title
JP6626947B2 (ja) 半導体装置
JP6707115B2 (ja) 半導体装置の作製方法
TWI661542B (zh) 顯示裝置
JP6418861B2 (ja) 半導体装置
JP6386323B2 (ja) 半導体装置
JP2016187030A (ja) 半導体装置、表示装置、入出力装置、及び電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171003

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180529

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180828

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180927

R150 Certificate of patent or registration of utility model

Ref document number: 6411851

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250