CN112133632A - 减少高电子迁移率晶体管hemt应力的方法及hemt - Google Patents

减少高电子迁移率晶体管hemt应力的方法及hemt Download PDF

Info

Publication number
CN112133632A
CN112133632A CN202010971545.2A CN202010971545A CN112133632A CN 112133632 A CN112133632 A CN 112133632A CN 202010971545 A CN202010971545 A CN 202010971545A CN 112133632 A CN112133632 A CN 112133632A
Authority
CN
China
Prior art keywords
epitaxial
amorphous
hemt
layer
masking layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010971545.2A
Other languages
English (en)
Inventor
许明伟
李海滨
樊晓兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Huixin Communication Technology Co ltd
Original Assignee
Shenzhen Huixin Communication Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Huixin Communication Technology Co ltd filed Critical Shenzhen Huixin Communication Technology Co ltd
Priority to CN202010971545.2A priority Critical patent/CN112133632A/zh
Publication of CN112133632A publication Critical patent/CN112133632A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本申请实施例公开了一种减少高电子迁移率晶体管HEMT应力的方法及HEMT，方法包括：提供晶圆，在晶圆的上端面设置外延非晶掩蔽层；刻蚀外延非晶掩蔽层，形成外延区域以及外延非晶掩蔽层存留区域，外延非晶掩蔽层存留区域将外延区域分割开来；在外延区域生长外延晶体结构，在外延非晶掩蔽层存留区域生长外延非晶或多晶结构，使得外延非晶或多晶结构将外延晶体结构分隔开，以释放外延晶体结构的应力；在外延晶体结构的上方制作HEMT的有源器件。使得该外延非晶或多晶结构将该外延晶体结构分隔开，利用以释放外延晶体结构的应力。以此降低大尺寸异质外延片的碎片风险，提升器件质量，保障器件性能。

Description

减少高电子迁移率晶体管HEMT应力的方法及HEMT
技术领域
本申请涉及芯片制造技术领域，尤其涉及一种减少高电子迁移率晶体管HEMT应力的方法及HEMT。
背景技术
随着芯片制造工艺的发展，继第一代Ge、Si半导体材料和第二代GaAs、InP化合物半导体材料之后，GaN(氮化镓)作为第三代半导体材料，以高击穿场强、高热稳定性、高电子饱和漂移速度等出色的性能在集成器件制作领域有着广泛的应用。由于AlGaN、GaN的自发极化和压电极化效应，非故意掺杂的AlGaN/GaN结构即可在异质结面形成高浓度的2DEG(Two-Dimensional Electron Gas)，被认为是制作高功率射频器件和耐高压开关器件的最佳材料。
相比碳化硅基氮化镓外延材料，硅基氮化镓外延材料具有大尺寸、低成本潜力优势，同时可以与CMOS产线实现兼容而实现大规模量产，所以可以大幅度降低氮化镓器件的成本，从而使得氮化镓器件在射频和功率半导体领域的广泛应用展现了光明的前景。不过由于硅基氮化镓外延材料中硅衬底与氮化镓外延层间的晶格失配以及热失配，使得硅基氮化镓在生产过程中面临很大的碎片风险，在大尺寸外延片生产中尤为突出。该问题在其他异质外延晶圆生产中同样存在。
发明内容
本申请实施例提供了一种减少高电子迁移率晶体管HEMT应力的方法及HEMT。通过降低异质外延器件外延层的内应力，以此降低异质外延片生产过程中的碎片风险，优化异质外延片的生产工艺。
第一方面，一种减少高电子迁移率晶体管HEMT应力的方法，其特征在于，所述方法包括：
提供晶圆，在所述晶圆的上端面设置外延非晶掩蔽层；
刻蚀所述外延非晶掩蔽层，形成外延区域以及外延非晶掩蔽层存留区域，所述外延非晶掩蔽层存留区域将所述外延区域分割开来；在所述外延区域生长外延晶体结构，在所述外延非晶掩蔽层存留区域生长外延非晶或多晶结构，使得所述外延非晶或多晶结构将所述外延晶体结构分隔开，以释放所述外延晶体结构的应力；
在所述外延晶体结构的上方制作所述HEMT的有源器件。
第二方面，一种高电子迁移率晶体管HEMT，其特征在于，所述HEMT包括：
晶圆，所述晶圆包括两个端面，以其中的一个端面为上端面，所述上端面设置有外延结构，其中，所述外延结构包括外延晶体结构以及外延非晶或多晶结构，所述外延非晶或多晶结构将所述外延晶体结构分隔开，以释放所述外延晶体结构的应力；
在所述外延晶体结构的上方设置有HEMT的有源器件。
本申请实施例中，在制作异质外延结构的外延片时，由于衬底和异质外延外延层间的晶格失配以及热失配，存在碎片风险，影响器件性能的稳定性。因此本申请实施例在制作外延结构时，先在该晶圆的上端面设置外延非晶掩蔽层；进一步的，刻蚀该外延非晶掩蔽层，形成外延区域以及外延非晶掩蔽层存留区域，该外延非晶掩蔽层存留区域将上述外延区域分割开来。并在上述外延区域生长外延晶体结构，在上述外延非晶掩蔽层存留区域生长外延非晶或多晶结构，使得述外延非晶或多晶结构将所述外延晶体结构分隔开，利用以释放所述外延晶体结构的应力。降低大尺寸异质外延片的碎片风险，提升器件质量，保障器件性能。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1A是本申请实施例提供的一种减少高电子迁移率晶体管HEMT应力的方法流程示意图；
图1B是本申请实施例提供的一种外延非晶掩蔽层的结构示意图；
图1C是本申请实施例提供的一种单层外延非晶掩蔽层的结构示意图；
图1D是本申请实施例提供的一种双层外延非晶掩蔽层的结构示意图；
图1E是本申请实施例提供的一种刻蚀外延非晶掩蔽层的结构示意图；
图1F是本申请实施例提供的一种外延生长的结构示意图；
图1G是本申请实施例提供的一种外延结构的结构示意图；
图1H是本申请实施例提供的另一种外延结构的结构示意图；
图1I是本申请实施例提供的一种有源器件区域的整体结构示意图；
图1J是本申请实施例提供的一种沉积第一介质层的结构示意图；
图1K是本申请实施例提供的一种制作欧姆接触金属的结构示意图；
图1L是本申请实施例提供的一种沉积第二介质层的结构示意图；
图1M是本申请实施例提供的一种制作栅极的结构示意图；
图1N是本申请实施例提供的一种高电子迁移率晶体管HEMT的结构示意图；
图1O是本申请实施例提供的一种制作欧姆接触图形的结构示意图；
图1P是本申请实施例提供的一种制作欧姆接触通孔的结构示意图；
图1Q是本申请实施例提供的一种制作栅极图形的结构示意图；
图1R是本申请实施例提供的一种制作栅极通孔的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其他步骤或单元。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
相比碳化硅基氮化镓外延材料，硅基氮化镓外延材料具有大尺寸、低成本潜力优势，同时可以与CMOS产线实现兼容而实现大规模量产，所以可以大幅度降低氮化镓器件的成本，从而使得氮化镓器件在射频和功率半导体领域的广泛应用展现了光明的前景。不过由于硅基氮化镓外延材料中硅衬底与氮化镓外延层间的晶格失配以及热失配，使得硅基氮化镓在生产过程中面临很大的碎片风险，在大尺寸外延片生产中尤为突出。该问题在其他异质外延晶圆生产中同样存在。
针对上述问题，本申请实施例提供一种减少高电子迁移率晶体管HEMT应力的方法及HEMT。下面结合附图进行详细介绍。
首先，请参见图1A，图1A是本申请实施例提供的一种减少高电子迁移率晶体管HEMT应力的方法流程示意图，这种方法可包括但不限于如下步骤：
101、提供晶圆，在所述晶圆的上端面设置外延非晶掩蔽层。
具体的，上述晶圆即衬底，可以是碳化硅SiC、硅Si、蓝宝石、金刚石或者GaN中的任意一种。异质外延结构，可以是蓝宝石基氮化镓，砷化镓基磷化铟，硅基砷化镓，硅基氧化锌，蓝宝石基氧化锌，蓝宝石基氧化镓、硅基锗硅等。如图1B所示，在衬底的上端面设置外延非晶掩蔽层，图1B中示意性呈现的外延非晶掩蔽层有两层，也可以为单层。设置的方式可以为以下任意一种或多种：低压化学气相沉积、常压化学气相沉积、等离子体化学气相沉积、热蒸发、电子束蒸发、磁控溅射、脉冲激光沉积、原子层沉积等。
可选的，所述外延非晶掩蔽层为以下任意一种：单层外延非晶掩蔽层，双层外延非晶掩蔽层；其中，所述单层外延非晶掩蔽层为SiO2、SiNx、SiON、Al2O3、HfO2、TiN；其中，所述双层外延非晶掩蔽层包括第一掩蔽层与第二掩蔽层，所述第一掩蔽层位于衬底的上端面，为SiO2或、SiNx、SiON、Al2O3、HfO2、TiN等，所述第二掩蔽层位于所述第一掩蔽层的上端面，为多晶硅Poly-Si或者、SiNx、SiO2、SiON、Al2O3、HfO2、TiN、HfSiO、HfTiO、HfSiON、Sc2O3、Ga2O3。
具体的，可以理解为上述外延非晶掩蔽层既可以为单层，又可以为双层。如图1C所示，外延非晶掩蔽层为单层时，可以为二氧化硅SiO2或、氮化硅SiNx、氮氧化硅SiON、氧化铝Al2O3、氧化铪HfO2、氮化钛TiN。如图1D所示，外延非晶掩蔽层为双层时，包括第一掩蔽层与第二掩蔽层，第一掩蔽层位于衬底的上端面，可以为二氧化硅SiO2或、氮化硅SiNx、氮氧化硅SiON、氧化铝Al2O3、氧化铪HfO2、氮化钛TiN等，第二掩蔽层位于前述第一掩蔽层的上端面，为多晶硅Poly-Si或者、氮化硅SiNx、二氧化硅SiO2、氮氧化硅SiON、氧化铝Al2O3、氧化铪HfO2、氮化钛TiN、氧化铪硅HfSiO、氧化铪钛HfTiO、氮氧铪硅HfSiON、氧化钪Sc2O3、氧化镓Ga2O3。
102、刻蚀所述外延非晶掩蔽层，形成外延区域以及外延非晶掩蔽层存留区域，所述外延非晶掩蔽层存留区域将所述外延区域分割开来；在所述外延区域生长外延晶体结构，在所述外延非晶掩蔽层存留区域生长外延非晶或多晶结构，使得所述外延非晶或多晶结构将所述外延晶体结构分隔开，以释放所述外延晶体结构的应力。
具体的，在晶圆上设置外延非晶掩蔽层之后，使用光刻工艺形成图形，该图形为预设外延非晶掩蔽层的刻蚀区域。如图1E所示，利于光刻工艺和腐蚀工艺去除预设的刻蚀区域的外延非晶掩蔽层，被刻蚀掉外延非晶掩蔽层的区域露出衬底，使氮化镓晶体外延区暴露出来，形成高电子迁移率晶体管HEMT的外延区域。该外延区域和氮化镓HEMT的有源器件区域兼容，包含氮化镓HEMT的有源器件区域。HEMT的外延区域也即可以生成HEMT的外延具体结构的区域。未被刻蚀的外延非晶掩蔽层作为外延非晶掩蔽层存留区域，将外延区域分割开来。并且进一步的，如图1F所示，在上述外延区域生长外延晶体结构，在所述外延非晶掩蔽层存留区域生长外延非晶或多晶结构，使得所述外延非晶或多晶结构将所述外延晶体结构分隔开，以释放所述外延晶体结构的应力。
也即刻蚀预设的刻蚀区域的外延非晶掩蔽层后，去除光刻掩膜，将器件放入MOCVD或者MBE腔体中生长外延结构，衬底上在晶体外延区外延生长后形成氮化镓外延晶体结构，而在外延非晶掩蔽层存留区域形成外延非晶或多晶结构。外延生长完成后，这些外延非晶或多晶结构的存在能够释放外延材料缓冲层的部分应力。外延晶体结构可以为氮化镓外延晶体结构，外延非晶或多晶结构可以为氮化镓外延非晶或多晶结构，晶圆可以为硅基。
生长外延晶体结构和/或生长外延非晶或多晶结构的方式，可以是以下任意一种或多种：金属有机物化学气相沉积MOCVD，分子束外延MBE、氢化物气相外延HVPE，液相外延LPE，热壁化学气相沉积。
另外，外延非晶掩蔽层区域主要分布在衬底内部划片槽的位置，掩蔽层区域宽度可不等于划片槽宽度。如图1G所示，外延结构包括外延晶体结构与外延非晶或多晶结构。由于外延非晶掩蔽层存留区域可以是互相连通的，因此在外延非晶掩蔽层存留区域生长的外延非晶或多晶结构也可以是互相连通的。又如图1H所示，外延非晶掩蔽层存留区域可以是分离开的，因此在外延非晶掩蔽层存留区域生长的外延非晶或多晶结构也可以是分离开的。但无论是图1G所示的外延结构，还是如图1H所示的外延结构，外延非晶或多晶结构都将外延晶体结构分割开来。另外，外延非晶掩蔽层的厚度应该不大于外延晶体结构的厚度。
103、在所述外延晶体结构的上方制作所述HEMT的有源器件。
具体的，上述高电子迁移率晶体管HEMT的外延晶体结构的上方为HEMT的有源器件区域。因此，如图1I所示，可以在外延晶体结构的上方制作该HEMT的有源器件。
可选的，在所述外延晶体结构的上方制作所述HEMT的有源器件，包括：在所述外延晶体结构的上方沉积第一介质层；在所述第一介质层的上方制作欧姆接触金属，所述欧姆接触金属包括所述HEMT的源极和漏极；在所述欧姆接触金属的上方沉积第二介质层；在所述第二介质层的上方制作栅极；制作互联金属层，以使得所述欧姆接触金属以及栅极通过所述互联金属层实现电连接；制作钝化层，从而形成所述HEMT的有源器件。
具体的，在生长形成HEMT的外延晶体结构以及该HEMT的外延非晶或多晶结构后，由于外延晶体结构对应区域与HEMT的有源器件区域兼容。因此在该外延晶体结构的上方制作HEMT的有源器件。在制作高电子迁移率晶体管HEMT的有源器件时，可以如图1J所示，先在外延晶体结构的上方沉积第一介质层。再如图1K所示，在第一介质层的上方制作欧姆接触金属，该欧姆接触金属包括该HEMT的源极和漏极。制作的方式可以是剥离工艺或者溅射-腐蚀工艺。
再次，如图1L所示，在该欧姆接触金属的上方沉积第二介质层。再如图1M所示，在前述第二介质层的上方制作栅极。并制作互联金属层，以使得上述欧姆接触金属以及上述栅极通过所述互联金属层实现电连接，得到如图1N所示的高电子迁移率晶体管HEMT。
另外，第一介质层可以为氮化硅SiNx或氧化铝Al2O3，所述第二介质层可以为氧化硅SiO2或者氮化硅SiNx。
可见，在制作异质外延结构的外延片时，由于衬底和异质外延外延层间的晶格失配以及热失配，存在碎片风险，影响器件性能的稳定性。因此本申请实施例在制作外延结构时，先在该晶圆的上端面设置外延非晶掩蔽层；进一步的，刻蚀该外延非晶掩蔽层，形成外延区域以及外延非晶掩蔽层存留区域，该外延非晶掩蔽层存留区域将上述外延区域分割开来。并在上述外延区域生长外延晶体结构，在上述外延非晶掩蔽层存留区域生长外延非晶或多晶结构，使得上述外延非晶或多晶结构将所述外延晶体结构分隔开，用以释放所述外延晶体结构的应力。降低大尺寸异质外延片的碎片风险，提升器件质量，保障器件性能。
在一个可能的示例中，所述在所述外延区域生长外延晶体结构，在所述外延非晶掩蔽层存留区域生长外延非晶或多晶结构，包括：采用外延生长工艺在所述外延区域生长外延晶体结构，在所述外延非晶掩蔽层存留区域生长外延非晶或多晶结构；其中，所述外延生长工艺包括以下任意一种：金属有机物化学气相沉积MOCVD，分子束外延MBE、氢化物气相外延HVPE，液相外延LPE，热壁化学气相沉积。
具体的，在生长外延晶体结构和外延非晶或多晶结构时，采用外延生长工艺在对应的外延区域生长外延晶体结构，以及采用外延生长工艺在对应的外延非晶掩蔽层存留区域生长外延非晶或多晶结构。而外延生长的具体方式可以为金属有机物化学气相沉积MOCVD，分子束外延MBE、氢化物气相外延HVPE，液相外延LPE，热壁化学气相沉积。具体采用何种外延生长工艺可根据各种工艺的特点，外延区域以及外延非晶掩蔽层存留区域的具体设置，以及将要形成的外延晶体结构和外延非晶或多晶结构的材料进行选择。
可见，在外延区域生长外延晶体结构以及在外延非晶掩蔽层存留区域生长外延非晶或多晶结构时，可根据多种外延生长工艺各自的优缺点结合外延结构的设置进行选择。使得生长的外延结构的外延非晶或多晶结构能更好的释放外延晶体结构的应力。
在一个可能的示例中，所述在所述第一介质层的上方制作欧姆接触金属，包括：利用光刻工艺制作欧姆接触图形；在所述欧姆接触金属图形对应的区域刻蚀所述第一介质层，得到欧姆接触通孔；在所述欧姆接触通孔处沉积金属，得到欧姆接触金属。
具体的，如图1O所示，利用光刻工艺制作欧姆接触图形，便于接下来刻蚀欧姆接触通孔。再如图1P所示，使用干法刻蚀或者湿法腐蚀欧姆接触图形处对应的第一介质层，得到欧姆接触通孔。再在欧姆接触通孔处沉积源极与漏极金属，得到如图1K所示的HEMT的源极和漏极。
可见，本申请实施例中，在制作外延晶体结构的上方制作HEMT的源极和漏极，由于外延结构存在的外延非晶或多晶结构释放了外延结构的应力，降低了外延片碎片风险，在此基础上制作的HEMT的源极和漏极，能有效保障HEMT性能的稳定性。
在一个可能的示例中，所述在所述第二介质层的上方制作栅极，包括：利用光刻工艺制作栅极图形；在所述栅极图形对应的区域刻蚀所述第二介质层，得到栅极通孔；在所述栅极通孔处沉积金属，得到栅极。
具体的，在设置第二介质层后，在该第二介质层的上方制作栅极。首先，如图1Q所示，利用光刻工艺制作栅极图形；再次，如图1R所示，在所述栅极图形对应的区域刻蚀所述第二介质层，得到栅极通孔，去除光刻掩模。最后，如上述图1M所示，在所述栅极通孔处沉积栅极金属，得到栅极。沉积栅极金属的方式可以为剥离工艺也可以为溅射-腐蚀工艺。
可见，本申请实施例中，在上述第二介质层的上方制作HEMT的栅极时，由于外延结构存在的外延非晶或多晶结构释放了外延结构的应力，降低了外延片碎片风险，提升了HEMT器件的稳定性。因此在此基础上制作的HEMT的栅极，能更好的发挥其功能性。
在一个可能的示例中，所述方法还包括：所述晶圆为硅，所述外延晶体结构为氮化镓外延晶体结构，所述非晶或多晶结构为氮化镓非晶或多晶结构。
具体的，可以理解为前述HEMT所用晶圆可以是硅Si。晶圆为Si时，上述外延晶体结构为氮化镓GaN外延晶体结构，上述非晶或多晶结构为氮化镓GaN非晶或多晶结构。
另外，HEMT的晶圆和外延结构也可以是其他异质外延结构，可以是蓝宝石基氮化镓，碳化硅基氮化镓，砷化镓基磷化铟，硅基砷化镓等。
可见，在制作大尺寸的外延片时，相比碳化硅基氮化镓外延材料，硅基氮化镓外延材料具有大尺寸、低成本潜力优势，同时可以与CMOS产线实现兼容而实现大规模量产，因此可以大幅度降低氮化镓器件的制造成本。
接下来参本申请实施例提供的一种高电子迁移率晶体管HEMT，所述HEMT包括：
晶圆，所述晶圆包括两个端面，以其中的一个端面为上端面，所述上端面设置有外延结构，其中，所述外延结构包括外延晶体结构以及外延非晶或多晶结构，所述外延非晶或多晶结构将所述外延晶体结构分隔开，以释放所述外延晶体结构的应力；
在所述外延晶体结构的上方设置有HEMT的有源器件。
可选的，所述晶圆为硅，所述外延晶体结构为氮化镓外延晶体结构，所述非晶或多晶结构为氮化镓非晶或多晶结构。或者，上述HEMT的晶圆和外延结构也可以是其他异质外延结构，可以是蓝宝石基氮化镓，碳化硅基氮化镓，砷化镓基磷化铟，硅基砷化镓等。
在一个可能的示例中，所述HEMT还包括第一介质层，第二介质层，钝化层，互联金属层；其中，所述第一介质层设置于所述外延结构的上端面，所述第二介质层位于所述第一介质层的上方，所述钝化层覆盖所述有源器件的上表面，所述互联金属层使得所述有源器件符合电连接要求。
在一个可能的示例中，所述HEMT有源器件包括：欧姆接触金属，栅极，所述欧姆接触金属包括所述HEMT的源极和漏极；其中，所述欧姆接触金属与所述栅极通过所述第一介质层与所述第二介质层隔离开来。
具体的，该HEMT可以如前述图1N所示。该HEMT的外延结构包括外延晶体结构以及外延非晶或多晶结构，该外延非晶或多晶结构将所述外延晶体结构分隔开，以释放上述外延晶体结构的应力。该HEMT的有源器件包括：欧姆接触金属，栅极，该欧姆接触金属包括上述HEMT的源极和漏极。欧姆接触金属与上述栅极通过前述第一介质层与前述第二介质层隔离开来。互联金属层以及金属连线电连接该HEMT的源极和漏极以及栅极。
可见，该HEMT的外延结构包括外延晶体结构以及外延非晶或多晶结构，该外延非晶或多晶结构将所述外延晶体结构分隔开，以释放上述外延晶体结构的应力，以此降低大尺寸异质外延片的碎片风险，提升器件质量，保障器件性能。
需要说明的是，对于前述的各方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本申请并不受所描述的动作顺序的限制，因为依据本申请，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的制造工艺和组成部分并不一定是本申请所必须的。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上所揭露的仅为本申请的部分实施例而已，当然不能以此来限定本申请之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本申请权利要求所作的等同变化，仍属于本申请所涵盖的范围。

Claims (10)

1.一种减少高电子迁移率晶体管HEMT应力的方法，其特征在于，所述方法包括：
提供晶圆，在所述晶圆的上端面设置外延非晶掩蔽层；
刻蚀所述外延非晶掩蔽层，形成外延区域以及外延非晶掩蔽层存留区域，所述外延非晶掩蔽层存留区域将所述外延区域分割开来；在所述外延区域生长外延晶体结构，在所述外延非晶掩蔽层存留区域生长外延非晶或多晶结构，使得所述外延非晶或多晶结构将所述外延晶体结构分隔开，以释放所述外延晶体结构的应力；
在所述外延晶体结构的上方制作所述HEMT的有源器件。
2.根据权利要求1所述的方法，其特征在于，所述外延非晶掩蔽层为以下任意一种：
单层外延非晶掩蔽层，双层外延非晶掩蔽层；
其中，所述单层外延非晶掩蔽层为SiO2、SiNx、SiON、Al2O3、HfO2、TiN；
其中，所述双层外延非晶掩蔽层包括第一掩蔽层与第二掩蔽层，所述第一掩蔽层位于衬底的上端面，为SiO2、SiNx、SiON、Al2O3、HfO2、TiN等，所述第二掩蔽层位于所述第一掩蔽层的上端面，为多晶硅Poly-Si、SiNx、SiO2、SiON、Al2O3、HfO2、TiN、HfSiO、HfTiO、HfSiON、Sc2O3、Ga2O3。
3.根据权利要求1所述的方法，其特征在于，所述在所述外延区域生长外延晶体结构，在所述外延非晶掩蔽层存留区域生长外延非晶或多晶结构，包括：
采用外延生长工艺在所述外延区域生长外延晶体结构，在所述外延非晶掩蔽层存留区域生长外延非晶或多晶结构；
其中，所述外延生长工艺包括以下任意一种：
金属有机物化学气相沉积MOCVD，分子束外延MBE、氢化物气相外延HVPE，液相外延LPE，热壁化学气相沉积。
4.根据权利要求1所述的方法，其特征在于，在所述外延晶体结构的上方制作所述HEMT的有源器件，包括：
在所述外延晶体结构的上方沉积第一介质层；
在所述第一介质层的上方制作欧姆接触金属，所述欧姆接触金属包括所述HEMT的源极和漏极；
在所述欧姆接触金属的上方沉积第二介质层；
在所述第二介质层的上方制作栅极；
制作互联金属层，以使得所述欧姆接触金属以及栅极通过所述互联金属层实现电连接；
制作钝化层，从而形成所述HEMT的有源器件。
5.根据权利要求4所述的方法，其特征在于，所述在所述第一介质层的上方制作欧姆接触金属，包括：
利用光刻工艺制作欧姆接触图形；
在所述欧姆接触金属图形对应的区域刻蚀所述第一介质层，得到欧姆接触通孔；
在所述欧姆接触通孔处沉积金属，得到欧姆接触金属。
6.根据权利要求4所述的方法，其特征在于，所述在所述第二介质层的上方制作栅极，包括：
利用光刻工艺制作栅极图形；
在所述栅极图形对应的区域刻蚀所述第二介质层，得到栅极通孔；
在所述栅极通孔处沉积金属，得到栅极。
7.根据权利要求1-6任一项所述的方法，其特征在于，所述方法还包括：
所述晶圆为硅基，所述外延晶体结构为氮化镓外延晶体结构，所述非晶或多晶结构为氮化镓非晶或多晶结构。
8.一种高电子迁移率晶体管HEMT，其特征在于，所述HEMT包括：
晶圆，所述晶圆包括两个端面，以其中的一个端面为上端面，所述上端面设置有外延结构，其中，所述外延结构包括外延晶体结构以及外延非晶或多晶结构，所述外延非晶或多晶结构将所述外延晶体结构分隔开，以释放所述外延晶体结构的应力；
在所述外延晶体结构的上方设置有HEMT的有源器件。
9.根据权利要求8所述的HEMT，其特征在于，所述HEMT还包括第一介质层，第二介质层，钝化层，互联金属层；
其中，所述第一介质层设置于所述外延结构的上端面，所述第二介质层位于所述第一介质层的上方，所述钝化层覆盖所述有源器件的上表面，所述互联金属层使得所述有源器件符合电连接要求。
10.根据权利要求8所述的HEMT，其特征在于，所述HEMT有源器件包括：
欧姆接触金属，栅极，所述欧姆接触金属包括所述HEMT的源极和漏极；
其中，所述欧姆接触金属与所述栅极通过所述第一介质层与所述第二介质层隔离开来。
CN202010971545.2A 2020-09-16 2020-09-16 减少高电子迁移率晶体管hemt应力的方法及hemt Pending CN112133632A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010971545.2A CN112133632A (zh) 2020-09-16 2020-09-16 减少高电子迁移率晶体管hemt应力的方法及hemt

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010971545.2A CN112133632A (zh) 2020-09-16 2020-09-16 减少高电子迁移率晶体管hemt应力的方法及hemt

Publications (1)

Publication Number Publication Date
CN112133632A true CN112133632A (zh) 2020-12-25

Family

ID=73845857

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010971545.2A Pending CN112133632A (zh) 2020-09-16 2020-09-16 减少高电子迁移率晶体管hemt应力的方法及hemt

Country Status (1)

Country Link
CN (1) CN112133632A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105244377A (zh) * 2015-10-29 2016-01-13 杭州士兰微电子股份有限公司 一种基于硅衬底的hemt器件及其制造方法
US20160149083A1 (en) * 2013-06-18 2016-05-26 Saint-Gobain Lumilog Semiconductor material including different crystalline orientation zones and related production process
CN106910675A (zh) * 2017-03-09 2017-06-30 东莞市中镓半导体科技有限公司 一种用于制备氮化物电子器件的复合衬底及其制备方法
CN108922849A (zh) * 2018-07-13 2018-11-30 苏州汉骅半导体有限公司 半导体结构制造方法
CN110867483A (zh) * 2018-08-28 2020-03-06 江西兆驰半导体有限公司 一种Si衬底上GaN基功率半导体器件的外延层结构及其制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160149083A1 (en) * 2013-06-18 2016-05-26 Saint-Gobain Lumilog Semiconductor material including different crystalline orientation zones and related production process
CN105244377A (zh) * 2015-10-29 2016-01-13 杭州士兰微电子股份有限公司 一种基于硅衬底的hemt器件及其制造方法
CN106910675A (zh) * 2017-03-09 2017-06-30 东莞市中镓半导体科技有限公司 一种用于制备氮化物电子器件的复合衬底及其制备方法
CN108922849A (zh) * 2018-07-13 2018-11-30 苏州汉骅半导体有限公司 半导体结构制造方法
CN110867483A (zh) * 2018-08-28 2020-03-06 江西兆驰半导体有限公司 一种Si衬底上GaN基功率半导体器件的外延层结构及其制备方法

Similar Documents

Publication Publication Date Title
KR101123459B1 (ko) 보호층 및 저손상 리세스를 갖는 질화물계 트랜지스터 및그의 제조 방법
US8507920B2 (en) Semiconductor structure and method of forming the same
JP6134730B2 (ja) 逆分極キャップを備えたエンハンスメントモードｉｉｉ族‐ｎ高電子移動度トランジスタ
US10355085B1 (en) Semiconductor devices with regrown contacts and methods of fabrication
JP2007538402A (ja) 再成長オーミックコンタクト領域を有する窒化物ベースのトランジスタの製作方法及び再成長オーミックコンタクト領域を有する窒化物ベースのトランジスタ
JP2007165431A (ja) 電界効果型トランジスタおよびその製造方法
JP2006279032A (ja) 半導体装置及びその製造方法
KR20160128891A (ko) 실리콘 위에서 ⅲ－ⅴ 재료를 성장시키기 위한 시드 층 구조
US20130087804A1 (en) Semiconductor structure and method of forming the same
US20180315591A1 (en) Hetero-integration of iii-n material on silicon
TWI797814B (zh) 半導體結構及其製作方法
US10991820B2 (en) Manufacturing method for forming insulating structure of high electron mobility transistor
CN111755330A (zh) 一种半导体结构及其制造方法
CN112133632A (zh) 减少高电子迁移率晶体管hemt应力的方法及hemt
JP6984578B2 (ja) トランジスタの作製方法
US11876120B2 (en) Semiconductor device and method of manufacturing semiconductor device
WO2018161300A1 (en) Stripped method for prepairing semiconductor structure
CN113826212B (zh) 一种半导体结构的制备方法
US20230053045A1 (en) Semiconductor structure and manufacturing method therefor
US20240162283A1 (en) Semiconductor Structure and Method for Manufacturing the Same
CN114883192A (zh) 绝缘衬底上硅与iii-v族器件的单片异质集成结构及制备方法
KR101193592B1 (ko) 반도체 소자 및 그 제작 방법
CN114695525A (zh) 半导体器件和半导体器件的制备方法
JP2010073718A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20201225