JPS61274360A - 半導体超格子素子 - Google Patents

半導体超格子素子

Info

Publication number
JPS61274360A
JPS61274360A JP11586985A JP11586985A JPS61274360A JP S61274360 A JPS61274360 A JP S61274360A JP 11586985 A JP11586985 A JP 11586985A JP 11586985 A JP11586985 A JP 11586985A JP S61274360 A JPS61274360 A JP S61274360A
Authority
JP
Japan
Prior art keywords
superlattice
layer
superlattice layer
algaas
composing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11586985A
Other languages
English (en)
Other versions
JPH0685402B2 (ja
Inventor
Yasuki Tokuda
徳田 安紀
Kenzo Fujiwara
藤原 賢三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP60115869A priority Critical patent/JPH0685402B2/ja
Publication of JPS61274360A publication Critical patent/JPS61274360A/ja
Publication of JPH0685402B2 publication Critical patent/JPH0685402B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151Compositional structures
    • H01L29/152Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155Comprising only semiconductor materials

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明はへテロ接合半導体超格子素子に関し、特にそ
の特性の向上及びプロセスの簡易化に関するものである
〔従来の技術〕
第3図は例えば「 昭和59年度電子通信学会光・電波
部門全国大会講演番号185.1984年10月 」で
発表されたヘテロ接合バイポーラトランジスタの層構造
を示す断面図であり、1はエミウタ電極、2はベース電
極、3はコレクタ電極、4はn”−GaAs層、5はn
 −Ala、s Gaa、tAs層、6はAtxGal
−、cAs層、7はP−GaAs層、8はn −GaA
s層、9はn”−GaAs層、IOは半絶縁性GaAs
基板であり、第4図は本装置にベースに対してエミッタ
を順方向に、コレクタを逆方向にバイアスしたときのバ
ンドダイヤグラムである。
次に動作について説明する。本装置にSi等のバイポー
ラトランジスタと同様に増幅作用を行なわせるには、第
4図のようにバイアスをかける。
エミッターベース間は順方向にバイアスされているので
、エミッタからベースに向かって電子が流れる。ベース
領域はアクセプター密度を小さくしであるので、大部分
の電子はホールと結合することなくベース−コレクタ接
合部に達し、ベース−コレクタ間は逆バイアスであるの
で、電子に対して加速電界を与え、拡散してきた電子は
コレクタに流れこむ。
ここでエミッターベース間は順バイアスであるので入力
インピーダンスは低く、ベース・コレクタ間は逆バイア
スであるので出力インピーダンスは高く、従ってわずか
な電圧でエミッタから電子が流れ、そのほとんどの電子
が大きな負荷抵抗に接するコレクタに流れる。従ってこ
のようにして電力増幅作用が得られる。
さらにエミッタにバンドギャップの大きな^IGaA 
s sベースにこれより狭いGaAsを用いると、電子
に対するバリアを低くして、ホールに対するバリ アを
高くできるため、電子の注入効率が高まり、をもつが、
第3図に示すように、層に縦方向に電流を流すため、そ
の作製が極めて困難であった。
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、層に横方向に電流を流すことので
きるヘテロ接釡超格子半導体素子を提供するものである
〔問題点を解決するための手段〕
この発明に係る半導体超格子素子は、半導体超格子層の
一部を混晶化することにより、あるいは半導体超格子層
の一部の原子を相互拡散させることにより、層に横方向
にヘテロ接合を形成するようにしたものである。
〔作用〕
この発明においては、半導体超格子層の一部を混晶化あ
るいは相互拡散させることにより、層に横方向にヘテロ
接合を形成したから素子構造は極めて簡単になり、電極
形成も容易になる。また超格子層のAlGaAs部のみ
に不純物を入れることによ。
す、いわゆる変調ドープ構造における二次元キャリアを
利用でき、素子動作の高速化を図ることができる。
〔実施例〕
以下この発明の一実施例を図について説明する。
第1図は本発明の一実施例によるGaAs層 AlGa
As系へテロ接合バイポーラトランジスタの層構造を示
す図であり、1はエミッタ電極、2はベース電極、3は
コレクタ電極、10は半絶縁性GaAs基板、11はア
ンドープGaAsバッファ層、12は超格子を形成する
AlGaAs層、13は超格子を形成するGaAs層、
14はベース部となるp型にドープされた超格子層の一
部、15はコレクタ一部となるn型にドープされた超格
子層の一部、16はエミッタ部となる超格子層の一部を
混晶化して形成したn型AlGaAs部である。
これらの素子の作製及び第1図では示していないが、各
層14.15のドーピング濃度の変化をつけることは、
MBE法等を用いたエピタキシャル成長中のドーピング
、イオン注入、集束イオンビーム注入、不純物拡散、レ
ーザーアニール等のパアニール技術を用いれば可能であ
る。
次に動作について説明する。
本装置の増幅作用等は従来と同様であり、ベース部14
、コレクタ部15では電流はGaAs層13を流れるた
めバンドダイアグラムもGaAs層13については第4
図とほぼ同様となる。
このように本実施例では超格子とその一部を混晶化する
ことにより、ヘテロ接合を層に横方向に形成できるため
、素子構造は極めて簡単になり、電極形成も容易になる
。またさらに超格子層のAlGaAs部のみに不純物を
入れることにより、いわゆる変調ドープ構造における二
次元キャリアを利用でき、素子動作の高速化が図られる
またへテロ接合バイポーラトランジスタ以外にもホット
エレクトロントランジスタ等の作成も可能であり、さら
には超格子を混晶化した部分をFETJpHEMTのソ
ース部に用いればホットな状態の電子を流せ、素子特性
を向上させたヘテロ接合FET、ヘテロ接合HEMTの
作成も可能となる。
なお上記実施例ではへテロ接合バイポーラトランジスタ
について超格子層の一部を完全に混晶化する場合につい
て示したが、本発明は、超格子層の一部の原子を相互拡
散させることにより層に横方向にヘテロ接合を形成して
もよいものである。
例えばAlGaAs1GaAs系でGaとAIの相互拡
散を部分的に、即ち例えば第2図の16に相当する領域
で調整すれば、A1モル比の異なったヘテロ接合を形成
できる。
〔発明の効果〕
以上のように、この発明に係る半導体超格子素子によれ
ば超格子層の一部を混晶化あるいは原子を相互拡散させ
るようにしたため、今まで困難とされてきた層に水平な
方向に様々なヘテロ接合が形成でき、半導体素子の特性
向上あるいはプロセスの簡単化が行なえる効果がある。
【図面の簡単な説明】
第1図はこの発明の一実施例によるヘテロ接合バイポー
ラトランジスタの層構造を示す図、第2ラム図である。 1はエミッタ電極、2はベース電極、3はコレクタ電極
、4はn+−GaAs層、11はアンドープGaAsバ
ッファ層、12は超格子を形成するAlGaAs層、1
3は超格子を形成するGaAs層、14はベース部とな
るp型にドープされた超格子層の一部、15はコレクタ
部となるn型にドープされた超格扛奏す化して形成した
n −AIGaAs部である。 なお図中同一符号は同−又は相当部分を示す。

Claims (2)

    【特許請求の範囲】
  1. (1)半導体超格子層の一部を混晶化することにより層
    に横方向にヘテロ接合を形成したことを特徴とする半導
    体超格子素子。
  2. (2)半導体超格子層の一部の原子を相互拡散させるこ
    とにより層に横方向にヘテロ接合を形成したことを特徴
    とする半導体超格子素子。
JP60115869A 1985-05-29 1985-05-29 半導体超格子素子 Expired - Lifetime JPH0685402B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60115869A JPH0685402B2 (ja) 1985-05-29 1985-05-29 半導体超格子素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60115869A JPH0685402B2 (ja) 1985-05-29 1985-05-29 半導体超格子素子

Publications (2)

Publication Number Publication Date
JPS61274360A true JPS61274360A (ja) 1986-12-04
JPH0685402B2 JPH0685402B2 (ja) 1994-10-26

Family

ID=14673168

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60115869A Expired - Lifetime JPH0685402B2 (ja) 1985-05-29 1985-05-29 半導体超格子素子

Country Status (1)

Country Link
JP (1) JPH0685402B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0215636A (ja) * 1988-07-02 1990-01-19 Hikari Gijutsu Kenkyu Kaihatsu Kk ヘテロ接合バイポーラトランジスタ
US5063427A (en) * 1987-10-13 1991-11-05 Northrop Corporation Planar bipolar transistors including heterojunction transistors

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5063427A (en) * 1987-10-13 1991-11-05 Northrop Corporation Planar bipolar transistors including heterojunction transistors
JPH0215636A (ja) * 1988-07-02 1990-01-19 Hikari Gijutsu Kenkyu Kaihatsu Kk ヘテロ接合バイポーラトランジスタ

Also Published As

Publication number Publication date
JPH0685402B2 (ja) 1994-10-26

Similar Documents

Publication Publication Date Title
EP0144242A2 (en) Compound semiconductor integrated circuit device
JPS61198776A (ja) ヘテロ接合バイポ−ラトランジスタおよびその製造方法
JPS63140570A (ja) 半導体装置
KR930007190B1 (ko) 화합물 반도체 장치
JPH0665216B2 (ja) 半導体装置
JP2533541B2 (ja) ヘテロ接合バイポ−ラトランジスタ
JPS61274360A (ja) 半導体超格子素子
JP2002359249A (ja) 化合物半導体装置及びその製造方法
JP3074834B2 (ja) シリコンヘテロ接合バイポーラトランジスタ
JPS63200567A (ja) ヘテロ接合バイポ−ラトランジスタおよびその製造方法
JP2800299B2 (ja) ヘテロ構造半導体装置
JP2963704B2 (ja) ヘテロ接合バイポーラトランジスタの製造方法
JP2770583B2 (ja) コレクタトップ型ヘテロ接合バイポーラトランジスタの製造方法
JP4347919B2 (ja) 半導体装置
JPS63211758A (ja) ヘテロ接合トランジスタ
JPS6197966A (ja) 半導体装置
JPS61150372A (ja) 半導体装置
JP2564296B2 (ja) 半導体装置
JP3327478B2 (ja) ヘテロ接合バイポーラトランジスタ
JPH01194469A (ja) 化合物半導体装置
JPH0661245A (ja) 半導体装置
JP2800218B2 (ja) バイポーラトランジスタ
JPS63236358A (ja) 半導体装置
JPH0595006A (ja) ヘテロ構造電界効果トランジスタおよびその製造方法
JPS62117369A (ja) ヘテロ接合バイポ−ラトランジスタ