CN110459470A - 双极型晶体管及其制造方法 - Google Patents

双极型晶体管及其制造方法 Download PDF

Info

Publication number
CN110459470A
CN110459470A CN201910649263.8A CN201910649263A CN110459470A CN 110459470 A CN110459470 A CN 110459470A CN 201910649263 A CN201910649263 A CN 201910649263A CN 110459470 A CN110459470 A CN 110459470A
Authority
CN
China
Prior art keywords
layer
face
impurity
collector
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910649263.8A
Other languages
English (en)
Inventor
梅本康成
小屋茂树
黑川敦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN110459470A publication Critical patent/CN110459470A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318—Heterojunction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明涉及双极型晶体管及其制造方法。同时实现双极型晶体管的集电极电阻的降低和基极‑集电极间电容的降低。双极型晶体管(100)具备将集电极层(3)、基极层(4)以及发射极层(5)依次层叠于子集电极层(2)的构造。在子集电极层(2)形成有集电极电极(9)。在基极层(4)形成有基极电极(10)。集电极层(3)具备配置为从子集电极层侧朝向基极层侧杂质浓度减少的多个杂质层(31、32、33、34)。杂质层(31)是多个杂质层(31、32、33、34)中杂质浓度最大的杂质层，并且与子集电极层(2)接触。杂质层(31)的薄膜电阻是子集电极层(2)的薄膜电阻的9倍以下。

Description

双极型晶体管及其制造方法
本申请是申请号为201710769561.1，申请日为2017年8月31日，发明名称为“双极型晶体管及其制造方法”的发明专利申请的分案申请。
技术领域
本发明涉及双极型晶体管及其制造方法。
背景技术
近年来，作为构成移动通信终端的高频放大器模块的晶体管主要使用异质结型的双极型晶体管(以下称为HBT)。作为对HBT要求的特性，一般可以列举出高效率、高增益、高耐压(高负载变动耐压)以及高输出等各种特性。对于第二代移动电话来说，虽然依旧处于对具有高负载变动耐压的HBT有强烈需求的状况，但除此之外，最近也处于追求进一步的高输出化的状况中。此外，对于第三代和第四代的移动电话来说，虽然对具有高附加效率的HBT的需求较高，但进一步也在追求在高效率且高增益的同时达到高输出。这样，最近可以说对具有高输出的HBT的需求进一步增强了。
作为提及这种HBT的结构的文献，已知有日本特开2006-60221号公报以及日本特开2008-130586号公报。这些文献所记载的HBT具有在基板上依次形成有如下部件的构造：作为n型集电极区域发挥功能的子集电极层和集电极层、作为p型基极区域发挥功能的基极层以及作为n型发射极区域发挥功能的发射极层。集电极层具有层叠多个杂质层的构造，各杂质层的施主杂质浓度被调整为从子集电极层侧朝向基极层侧逐渐减少。将发射极区域中流过实质的发射极电流的区域称为本征发射极区域。由于在基极区域、集电极区域，电流也流过本征发射极区域的正下方的各区域，所以将本征发射极区域与其正下方的基极区域以及集电极区域称作本征HBT。
日本特开2006-60221号公报的图1A所记载的HBT的集电极层从接近子集电极层的一侧开始依次具有第一n型杂质层、第二n型杂质层以及第三n型杂质层。第一n型杂质层具有7×1016cm-3以上10×1016cm-3以下的杂质浓度和200nm以上400nm以下的厚度。第二n型杂质层具有4×1016cm-3以上7×1016cm-3以下的杂质浓度和200nm以上400nm以下的厚度。第三n型杂质层具有0.5×1016cm-3以上4×1016cm-3以下的杂质浓度和100nm以上500nm以下的厚度。子集电极层具有4×1018cm-3的杂质浓度和400nm的厚度。
日本特开2006-60221号公报的图1C所记载的HBT的集电极层从接近子集电极层的一侧依次具有第一n型杂质层、第二n型杂质层、第三n型杂质层以及第四n型杂质层。第一n型杂质层具有7×1016cm-3以上10×1016cm-3以下的杂质浓度和200nm以上400nm以下的厚度。第二n型杂质层具有4×1016cm-3以上7×1016cm-3以下的杂质浓度和200nm以上400nm以下的厚度。第三n型杂质层具有0.5×1016cm-3以上4×1016cm-3以下的杂质浓度和100nm以上500nm以下的厚度。第四n型杂质层具备0.84×1016cm-3以上4×1016cm-3以下的杂质浓度和100nm以上500nm以下的厚度。子集电极层具有4×1018cm-3的杂质浓度和400nm的厚度。
日本特开2008-130586号公报的图20所记载的HBT的集电极层从接近子集电极层的一侧依次具有第一n型杂质层、第二n型杂质层以及第三n型杂质层。第一n型杂质层具有5×1016cm-3的杂质浓度和200nm的厚度。第二n型杂质层具有1×1016cm-3的杂质浓度和200nm的厚度。第三n型杂质层具有5×1015cm-3的杂质浓度和600nm的厚度。对于子集电极层而言，根据其他实施例的记载推定为具有1×1018cm-3的杂质浓度。
根据上述的HBT构造可知子集电极层以1×1018cm-3以上的高浓度形成。为了尽可能降低从集电极电极端到集电极层中心的集电极电阻Rc，在制造HBT时通常以在技术上尽可能的最高的浓度对子集电极层进行掺杂。另一方面，集电极层通常以与子集电极层相比1/10倍以下的相对较低的浓度形成。这是为了避免基极-集电极间电容过分地增大，而效率、增益等高频性能降低的情况。此外，也是为了避免若基极-集电极间耐压以及集电极-发射极间耐压过分地降低，则在最大限度地输出高频输出的条件下的输出电压振幅以最大限度波动，从而HBT被破坏的情况。
专利文献1：日本特开2006-60221号公报
专利文献2：日本特开2008-130586号公报
为了使HBT高输出化，需要同时实现集电极电阻的降低和基极-集电极间电容的降低。但是，在现有技术中，为了使HBT高输出化而同时实现集电极电阻的降低与基极-集电极间电容的降低很困难。对于其理由，参照图11和图12进行说明。在图11和图12中，附图标记20、30、40、50、110分别表示子集电极层、集电极层、基极层、发射极层以及本征HBT。附图标记120、80、51、21、41分别表示帽层、接触层、发射极电极、集电极电极以及基极电极。
在现有技术中，如图11和图12所示，通过具有多层层叠构造的集电极层30来实现期望的基极-集电极间耐压、集电极-发射极间耐压以及导通耐压。构成集电极层30的各杂质层的浓度以及厚度(一般是浓度分布)成为决定这些耐压的因素。然而，关于构成集电极层30的各杂质层的厚度的合计值很难说是被充分考虑过的，也会有为了得到期望的耐压而超过所需最低限度的厚度来设定有集电极层30的厚度的情况。基极-集电极间电容Cbc由耗尽层电容Cbcd、外部电容Cbcex1以及外部电容Cbcex2构成。耗尽层电容Cbcd是基极层40与集电极层30之间的耗尽层电容。外部电容Cbcex1是基极电极41及基极层40与集电极电极21间的外部电容。外部电容Cbcex2是基极电极41及基极层40与子集电极层20间的外部电容。在这些电容之中，虽说耗尽层电容Cbcd的贡献相对较大，但剩余两个外部电容Cbcex1、Cbcex2也有不可忽视的程度的贡献。
因此，在将集电极层30的厚度设定为用以确保期望的耐压所需要的最低限厚度的情况下，如图11所示，基极电极41以及基极层40与集电极电极21以及子集电极层20间的距离变短。由此，基极电极41以及基极层40与集电极电极21之间的外部电容Cbcex1和基极电极41以及基极层40与子集电极层20之间的外部电容Cbcex2增大。由此，也伴随着HBT的输出功率降低，进而增益、效率降低这样的附带的不利影响。
另一方面，在将集电极层30的厚度设定为超过用以确保期望耐压的所需要的最低限度的厚度的情况下，能够避免外部电容Cbcex1、Cbcex2的增大。然而，在该情况下，产生具有与子集电极层20的浓度相比低浓度(约1/10倍)的杂质浓度的集电极层30的接入电阻增大的不利影响。在对该不利影响进行说明之前，参照图12对有助于以往的HBT的集电极电阻Rc的主要电阻成分进行说明。在该图中，省略了集电极电极21与子集电极层20之间的接触电阻以及集电极电极电阻。此外，虽然有助于集电极电阻Rc的电阻成分需要表示为分布常数电路，但为了简略化而表示为集中常数电路。
集电极电阻Rc由外部子集电极电阻Rscex、内部子集电极电阻Rscin、接入电阻Rscac以及接入电阻Rcac的和来给出。此处，外部子集电极电阻Rscex是集电极电极21的端部与集电极层30的端部间的子集电极层30的电阻。内部子集电极电阻Rscin是集电极层30的正下方的子集电极层20的电阻。接入电阻Rscac是从子集电极层20到本征HBT110的工作区域的接入电阻。接入电阻Rcac是从子集电极层20到具有为了确保耐压所需要的最低限度的厚度的区域的接入电阻。外部子集电极电阻Rscex与内部子集电极电阻Rscin的和即(Rscex+Rscin)电阻的宽度与子集电极层20的厚度(通常为0.5μm～1.5um左右)相同。(Rscex+Rscin)电阻的长度与从集电极电极21的端部到本征HBT110的中央的横向的距离(通常为2μm～4μm左右)相同。
另一方面，接入电阻Rscac的宽度与本征HBT110的宽度(通常为2μm～6μm左右)相同。接入电阻Rscac的长度与子集电极层20的厚度(通常为0.5μm～1.5μm左右)相同。因此，接入电阻Rscac的贡献与(Rscex+Rscin)电阻的贡献相比较可以忽视。接下来，若探讨关于接入电阻Rcac的贡献，则集电极层30的杂质浓度是子集电极层20的杂质浓度的1/10倍以下。接入电阻Rcac的宽度与本征HBT110的宽度(通常为2μm～6μm左右)相同。接入电阻Rcac的长度是0.3μm～0.7μm左右。因此，接入电阻Rcac的贡献不能忽视。而且，所谓的电阻长度意味着沿着电流流动的方向的电阻的长度，所谓的电阻的宽度意味着沿着与电流流动的方向相垂直的方向的电阻的宽度。
根据上述理由，集电极电阻Rc通过(Rscex+Rscin)/2+Rcac来求出。因此，在将集电极层30的厚度设定为超过用以确保期望的耐压所需要的最低限度的厚度的情况下，由于从子集电极层20到本征HBT110的工作区域的接入电阻Rcac的增大，所以导致集电极电阻Rc的增大。由此，HBT的导通电阻Ron被限制的结果是HBT的高输出化变得困难。像这样，在以往的HBT的构造中，外部电容Cbcex1、Cbcex2与集电极电阻Rc处于权衡的关系，很难通过同时降低二者来实现HBT的高输出化。
发明内容
因此，本发明的课题在于通过同时实现集电极电阻的降低和基极-集电极间电容的降低来实现双极型晶体管的高输出化。
为解决上述的课题，本发明的双极型晶体管具备：(i)子集电极层，其是具有第一面及其背面亦即第二面的子集电极层，且具有形成于第一面的集电极电极；(ii)基极层，其是具有第三面及其背面亦即第四面的基极层，且具有形成于第三面的基极电极；(iii)集电极层，其是具有与第四面接触的第五面和与第一面接触且是作为第五面的背面的第六面，且具备配置为从第六面到第五面杂质浓度减少的多个杂质层；以及(iv)发射极层，其形成于第三面。多个杂质层包含在多个杂质层中杂质浓度最大且与第一面接触的第一杂质层，第一杂质层的薄膜电阻是子集电极层的薄膜电阻的9倍以下。
根据本发明的双极型晶体管，能够同时实现集电极电阻的降低和基极-集电极间电容的降低。
附图说明
图1是表示本发明实施方式的双极型晶体管的构造的剖面图。
图2是表示本发明实施方式的构成双极型晶体管各层杂质浓度分布的图。
图3是表示本发明的实施方式的双极型晶体管的集电极电阻的电阻成分的说明图。
图4是表示本发明实施方式的双极型晶体管中的ρs1c/ρssc与ρstot/ρssc的关系的图。
图5是表示本发明的实施例的双极型晶体管的构造的剖面图。
图6是表示本发明的实施例的双极型晶体管的制造工序的剖面图。
图7是表示本发明的实施例的双极型晶体管的制造工序的剖面图。
图8是表示本发明的实施例的双极型晶体管的制造工序的剖面图。
图9是表示本发明的实施例的双极型晶体管的制造工序的剖面图。
图10是表示本发明的实施例的双极型晶体管的构造的剖面图。
图11是表示以往的双极型晶体管的构造的剖面图。
图12是表示以往的双极型晶体管的构造的剖面图。
具体实施方式
以下，参照各图对关于本发明的实施方式进行说明。此处，同一符号表示同一部件，并省略重复的说明。
图1是表示本发明的实施方式的双极型晶体管100的构造的剖面图。双极型晶体管100具备由化合物半导体形成的子集电极层2、集电极层3、基极层4以及发射极层5。将子集电极层2的两个主面中的一个主面称为第一面201，将另一个主面称为第二面202。第二面202是第一面201的背面。在子集电极层2的第一面201形成有集电极电极9。子集电极层2形成于基板1，第二面202与基板1接触。将基极层4的两个主面中的一个主面称为第三面401，将另一个主面称为第四面402。第四面402是第三面401的背面。在第三面401形成有发射极层5和基极电极10。将集电极层3的两个主面中的一个主面称为第五面301，将另一个主面称为第六面302。第六面302是第五面301的背面。第五面301与第四面402接触。第六面302与第一面201接触。集电极层3具备配置为从第六面302到第五面301杂质浓度逐渐减少的多个杂质层31、32、33、34。杂质层31、32、33、34依次层叠于子集电极层2，并分别称为第一杂质层、第二杂质层、第三杂质层以及第四杂质层。各杂质层的杂质浓度虽然不同，但材质是共用的。在发射极层5中，依次层叠形成有帽层12、接触层8以及发射极电极11。
双极型晶体管100例如是发射极层5与基极层4形成异质结且发射极层5的带隙比基极层4的带隙大的异质结双极型晶体管。由于能够通过异质结来降低基极电阻，所以能够改善双极型晶体管100的高频特性。另外，通过由化合物半导体形成双极型晶体管100，能够提高电子的迁移率。附图标记101所表示的区域被称为本征HBT。
图2是表示构成双极型晶体管100各层的杂质浓度的分布的图。图2的横轴表示从基极层4的第三面401朝向子集电极层2的第一面201的方向的深度。图2的纵轴表示各层的杂质浓度。附图标记200表示子集电极层2的杂质浓度的分布。附图标记310表示第一杂质层31的杂质浓度的分布。附图标记320表示第二杂质层32的杂质浓度的分布。附图标记330表示第三杂质层33的杂质浓度的分布。附图标记340表示第四杂质层34的杂质浓度的分布。这些杂质层31、32、33、34具有第一导电型。附图标记400表示基极层4的杂质浓度的分布。基极层4具有与第一导电型相反的第二导电型。例如，在第一导电型为n型时，第二导电型为p型。另外，例如在第一导电型为p型时，第二导电型为n型。如该图所示，在多个杂质层31、32、33、34中第一杂质层31的杂质浓度最高。接着，第二杂质层32的杂质浓度第二高，第三杂质层33的杂质浓度第三高。第四杂质层34的杂质浓度最低。第一杂质层31的杂质浓度与子集电极层2的杂质浓度既可以相同，或者也可以不同。
优选子集电极层2的杂质浓度为1×1018cm-3以上。由于通过将子集电极层2掺杂为高浓度，双极型晶体管100的集电极电阻Rc降低，所以能够实现双极型晶体管100的高输出化。
优选第二杂质层32、第三杂质层33以及第四杂质层34各自的杂质浓度比第一杂质层31的杂质浓度低一个数量级以上。由此，能够提高基极-集电极间耐压和集电极-发射极间耐压。由此，即使在来自双极型晶体管100的输出成为最大时，通过提高基极-集电极间耐压和集电极-发射极间耐压，能够避免双极型晶体管100的破坏。
优选第二杂质层32和第三杂质层33各自的杂质浓度为1×1016cm-3以上7×1016cm-3以下，优选第四杂质层34的杂质浓度为3×1015cm-3以下。由于第四杂质层34的杂质浓度比第二杂质层32和第三杂质层33的各自的杂质浓度少很多，所以第四杂质层34内的基极-集电极间的耗尽层随着集电极电压VC增加急速扩大。因此，在双极型晶体管100的饱和工作区域内的一定的低电压Vca下，基极-集电极间耗尽层到达第三杂质层33与第四杂质层34间的边界。另一方面，由于第三杂质层33比第四杂质层34的杂质浓度高，所以在Vca以上的集电极电压Vc的范围内，基极-集电极间耗尽层的扩大被抑制。这意味着在Vca以上的集电极电压Vc的范围内，基极-集电极间电容Cbc的集电极电压依存性被一定程度抑制在一定以下，基极-集电极间电容Cbc的线性被改善。因此，双极型晶体管100适用于与要求较高的线性的WCDMA(注册商标)(Wideband Code Division Multiple Access：宽带码分多址)、LTE(LongTerm Evolution：长期进化)等通信标准对应的RF(Radio Frequency：射频)信号的放大。
优选第二杂质层32比第三杂质层33的杂质浓度高。由此，与第二杂质层32和第三杂质层33杂质浓度相同的情况相比，能够降低第二杂质层32内的接入电阻R2cac。通过接入电阻R2cac的降低，能够降低双极型晶体管100的集电极电阻Rc。由此，由于能够降低双极型晶体管100的导通电阻，所以能够实现双极型晶体管100的高输出化。通过将第二杂质层32掺杂为高浓度，也可得到能够抑制较大的电流流过双极型晶体管100时的导通耐压的降低的效果。因此，即使在来自双极型晶体管100的输出成为最大时产生负载变动，也能够抑制由导通耐压决定的负载变动集电极耐压的降低。
此外，各个杂质层31、32、33、34的浓度分布未必相同，也可以在各层内连续地变化。此外，构成集电极层3的杂质层的数量未必是4层，也可以是2层、3层或5层以上。
图3是表示双极型晶体管100的集电极电阻Rc的电阻成分的说明图。第一杂质层31具有与子集电极层20相同程度的杂质浓度和相同程度的厚度，并且，延伸至划定本征HBT101的边界的外侧。由此，第一杂质层31与以往的HBT中不存在的低电阻的电流路径等效地动作。将第一杂质层31的电阻称为R1cin。由于电阻R1cin与子集电极层2的内部子集电极电阻Rscin并联连接，所以集电极电阻Rc等于(Rscex+Rscin//R1cin)/2。其中，Rscin//R1cin＝(Rscin×R1cin)/(Rscin+R1cin)。这里，也由于与上述相同的理由，Rscac与R1cac的贡献与Rscex+Rscin//R1cin相比可以忽视。此外，图3的R2cac是处于确保耐压所需要的厚度的内侧的电阻，由于不是作为讨论对象的电阻，所以也可以忽视。
此外，在本说明书中，所谓的A与B是相同程度意味着在分别用10的指数来表示A和B时，10的幂相同，例如，可解释为若B是A的1/10倍以上9倍以下，则A与B是相同程度。
Rscin//R1cin<Rscin，并且Rscac与R1cac能够忽视。因此，本实施方式的集电极电阻Rc＝(Rscex+Rscin//R1cin)/2一定比以往的集电极电阻Rc＝(Rscex+Rscin)/2+Rcac小。由于第一杂质层31具有与子集电极层20相同程度的杂质浓度和相同程度的厚度，所以双极型晶体管100具备：具有相同程度的电阻值的子集电极层2与第一杂质层31并联连接的构造。通过这样的并联连接，能够降低集电极电阻Rc。对此，在以往的HBT的构造中，由于与第一杂质层31相当的杂质层与子集电极层相比较被掺杂为低浓度，所以对于该集电极电阻而言，子集电极层单独的电阻成分成为主导。因此，在以往的HBT的构造中，难以降低集电极电阻。
将子集电极层2的薄膜电阻称为ρssc，将第一杂质层31的薄膜电阻称为ρs1c，将被并联连接的子集电极层2和第一杂质层31的合成薄膜电阻称为ρstot。图4是表示本实施方式的双极型晶体管100中的ρs1c/ρssc与ρstot/ρssc的关系的图。从该图可知，若ρs1c/ρssc的值充分大，则ρstot/ρssc的值趋近于1。若ρs1c/ρssc的值从非常大的值逐渐降低，变为9以下，则ρstot/ρssc的值从0.9开始骤然减少。这意味着若ρs1c/ρssc的值降低到9以下，则呈现集电极电阻Rc降低的效果。另一方面，若ρs1c/ρssc的值充分小，则ρstot/ρssc的值趋近于0。若ρs1c/ρssc的值降低到小于1/10，则ρstot/ρssc的值从0.1朝向0缓慢地减少，所以几乎看不到集电极电阻Rc降低的效果。在此基础上，由于实现该结构的技术上的困难性也会增加，所以优选ρs1c/ρssc的值为1/10以上。综上所述，优选ρs1c/ρssc的值为1/10以上9以下。即，优选第一杂质层31的薄膜电阻为子集电极层2的薄膜电阻的1/10倍以上9倍以下。这意味着在第一杂质层31的杂质浓度与子集电极层2的杂质浓度相同的条件下，优选第一杂质层31的厚度为子集电极层2的厚度的1/9倍以上10倍以下。
如果ρs1c/ρssc的值在3附近以下，则相对于ρs1c/ρssc的值的变化的ρstot/ρssc的值的变化增大，ρstot/ρssc的值为0.75以下。这意味着若ρs1c/ρssc的值降低到3以下，则集电极电阻Rc的降低的效果显著呈现。另一方面，若ρs1c/ρssc的值降低到小于1/3，则ρstot/ρssc的值从0.25朝向0缓慢地减少，所以集电极电阻Rc降低的效果几乎看不到。由以上可知，优选ρs1c/ρssc的值为1/3以上3以下。即，优选第一杂质层31的薄膜电阻为子集电极层2的薄膜电阻的1/3倍以上3倍以下。这意味着在第一杂质层31的杂质浓度与子集电极层2的杂质浓度相同的条件下，优选第一杂质层31的厚度为子集电极层2的厚度的1/3倍以上3倍以下。
另外，如图3所示，通过具有与子集电极层20相同程度厚度的第一杂质层31与子集电极层20的第一面201接触，基极电极10及基极层4与集电极电极9之间的距离增加，外部电容Cbcex1降低。同样地，基极电极10及基极层4与子集电极层2之间的距离增加，且外部电容Cbcex2降低。伴随着外部电容Cbcex1、Cbcex2的降低，双极型晶体管100的基极-集电极间电容Cbc降低。由此，能够同时实现双极型晶体管100的集电极电阻Rc的降低与基极-集电极间电容Cbc的降低，进而能够实现双极型晶体管100的高输出化、高增益化以及高效率化。
实施例
图5是表示本实施例的双极型晶体管100的构造的剖面图。如该图所示，n型GaAs子集电极层2、n型GaAs集电极层3、p型GaAs基极层4以及n型InxGa1-xP发射极层5依次层叠于半绝缘性的GaAs基板1。n型GaAs子集电极层2的Si浓度为2×1018cm-3以上6×1018cm-3以下，其膜厚为0.3μm以上1.0μm以下。n型GaAs集电极层3的膜厚为900nm以上1500nm以下。p型GaAs基极层4的C浓度为2×1019cm-3以上5×1019cm-3以下,其膜厚为50nm以上150nm以下。n型InxGa1-xP发射极层5的In组成比为x＝0.5，其Si浓度为2×1017cm-3以上5×1017cm-3以下，其膜厚为30nm以上50nm以下。
在n型InxGa1-xP发射极层5依次层叠有n型GaAs层6、n型InxGa1-xAs分级层7以及n型InxGa1-xAs接触层8。n型GaAs层6的Si浓度为2×1018cm-3以上4×1018cm-3以下，其膜厚为50nm以上150nm以下。n型InxGa1-xAs分级层7的Si浓度为1×1019cm-3以上3×1019cm-3以下，其膜厚为30nm以上70nm以下，其In的组成比在接近p型GaAs基极层4的一侧x＝0，在远离p型GaAs基极层4的一侧x＝0.5。n型InxGa1-xAs接触层8的In组成比为x＝0.5，其Si浓度为1×1019cm-3以上3×1019cm-3以下，其膜厚为30nm以上70nm以下。
这里，在n型InxGa1-xP发射极层5的区域中处于划分n型InxGa1-xAs接触层8、n型InxGa1-xAs分级层7以及n型GaAs层6的边界的外侧处的区域通过耗尽，确定浓度和膜厚，以不存在自由电子。因此，n型InxGa1-xP发射极层5的区域中的实质流过电流的区域是划分n型InxGa1-xAs接触层8、n型InxGa1-xAs分级层7以及n型GaAs层6的台面形状正下方的本征发射极区域51。另外，为了便于说明，图1和图3上记载的发射极层5与本征发射极区域实质相同，省略了发射极层5的区域中耗尽的区域的图示。
对构成集电极层3的第一杂质层31、第二杂质层32、第三杂质层33以及第四杂质层34进行一体加工，以使整体形成台面形状。由此，具有不需要伴随第一杂质层31的形成的追加制造工序的优点。第一杂质层31、第二杂质层32、第三杂质层33以及第四杂质层34分别是杂质浓度不同的n型GaAs层。
对于第一杂质层31，优选为了能够基于Rc＝(Rscex+Rscin//R1cin)/2来降低集电极电阻Rc，而具有与子集电极层2相同程度的杂质浓度和相同程度的厚度。例如，优选第一杂质层31的杂质浓度为1×1018cm-3以上5×1018cm-3以下，其厚度为200nm以上900nm以下。作为一个例子，第一杂质层31的杂质浓度为3×1018cm-3，其膜厚为500nm。
优选第二杂质层32、第三杂质层33以及第四杂质层34的各自的杂质浓度比子集电极层2的杂质浓度低一个数量级以上。优选第二杂质层32的杂质浓度为3×1016cm-3以上7×1016cm-3以下，优选其膜厚为100nm以上300nm以下。作为一个例子，第二杂质层32的杂质浓度为5×1016cm-3，其膜厚为200nm。优选第三杂质层33的杂质浓度为1×1016cm-3以上4×1016cm-3以下，优选其膜厚为100nm以上300nm以下。作为一个例子，第三杂质层33的杂质浓度为1.5×1016cm-3，其膜厚为220nm。优选第四杂质层34的杂质浓度为3×1015cm-3以下，优选其膜厚为300nm以上500nm以下。作为一个例子，第四杂质层34的杂质浓度为3×1015cm-3，其膜厚为400nm。
在n型InxGa1-xAs接触层8的表面形成发射极电极11。发射极电极11例如是层叠Ti(膜厚50nm)/Pt(膜厚50nm)/Au(膜厚200nm)而成的电极。在p型GaAs基极层4的表面上，以将本征发射极区域51夹在中间对置的方式形成一对基极电极10。基极电极10例如是层叠Ti(膜厚50nm)/Pt(膜厚50nm)/Au(膜厚200nm)而成的电极。在子集电极层2的表面，以将集电极层3夹在中间对置的方式形成一对集电极电极9。集电极电极9例如是层叠AuGe(膜厚60nm)/Ni(膜厚10nm)/Au(膜厚200nm)/Mo(膜厚10nm)/Au(膜厚1um)而成的电极。
接下来，参照图6至图9对双极型晶体管100的制造工序进行说明。首先，如图6所示，在GaAs基板1的表面形成n型GaAs子集电极层2。接下来，通过在将第一杂质层31、第二杂质层32、第三杂质层33以及第四杂质层34以同一制造工序连续地形成于n型GaAs子集电极层2来形成n型GaAs集电极层3。这样，通过以与其他杂质层32、33、34相同的制造工序连续形成第一杂质层31，能够按原样沿用以往的制造工序，且能够简化第一杂质层31的制造工序。接着，在第四杂质层34形成p型GaAs基极层4。接着，在p型GaAs基极层4形成n型InxGa1-xP发射极层5。接着，在n型InxGa1-xP发射极层5形成n型GaAs层6。接着，在n型GaAs层6形成n型InxGa1-xAs分级层7。接着，在n型InxGa1-xAs分级层7形成n型InxGa1-xAs接触层8。这里，构成双极型晶体管100的各层2～8通过有机金属气相生长法等外延生长法来形成。在n型半导体层中，例如可以将Si作为掺杂剂，在p型半导体层中例如可以将C作为掺杂剂。此外，在n型InxGa1-xAs接触层8中，也可以通过将Se或Te作为掺杂剂，来实现高浓度化。
接着，如图7所示，在n型InxGa1-xAs接触层8的表面形成发射极电极11。接着，将光刻胶掩模(未图示)作为蚀刻掩膜，剩余n型InxGa1-xAs接触层8、n型InxGa1-xAs分级层7以及n型GaAs层6中本征发射极区域51的正上方部分并蚀刻除去其他多余不必要的部分。由此，划定n型InxGa1-xAs接触层8、n型InxGa1-xAs分级层7以及n型GaAs层6的台面形状。
接下来，如图8所示，将光刻胶掩模(未图示)作为蚀刻掩膜，为了形成n型InxGa1-xP发射极层5、p型GaAs基极层4以及集电极层3的台面形状而蚀刻除去不必要的部分。此时，通过同一工序连续地蚀刻除去第一杂质层31、第二杂质层32、第三杂质层33以及第四杂质层34的不必要部分。从多个杂质层31、32、33、34的层叠方向观察到的多个杂质层31、32、33、34的各自的平面形状大致是相同的。这样，由于将第一杂质层31形成为第一杂质层31的平面形状与其他杂质层32、33、34的平面形状大致相同，所以能够按原样沿用以往的制造工序，能够使第一杂质层31的制造工序简化。接下来，除去n型InxGa1-xP发射极层5的区域中应形成基极电极10的区域，在把p型GaAs基极层4露出之后，形成与p型GaAs基极层4接触的基极电极10。此时，可通过合金处理来实现欧姆连接。
接下来，如图9所示，形成与子集电极层2接触的集电极电极9，且通过合金处理能够实现欧姆连接。最后，在双极型晶体管100的整个表面形成SiN等钝化膜14。
此外，发射极层5与基极层4的组合并不限于InGaP(发射极层)/GaAs(基极层)。发射极层5与基极层4的组合例如也能够适用于AlGaAs(发射极层)/GaAs(基极层)、InP(发射极层)/InGaAs(基极层)、InGaP(发射极层)/InGaAs(基极层)、InGaP(发射极层)/GaAsSb(基极层)、InGaP(发射极层)/AlGaAs(基极层)、InGaP(发射极层)/InGaAsN(基极层)、Si(发射极层)/SiGe(基极层)、AlGaN(发射极层)/GaN(基极层)等异质结的组合。
此外，如图10所示，从多个杂质层31、32、33、34的层叠方向观察到的多个杂质层31、32、33、34中的第一杂质层31的平面形状也可以延伸至其他杂质层32、33、34的平面形状的外侧。由此，子集电极层2与第一杂质层31接触的面积增大，能够进一步降低集电极电阻Rc。
以上说明的实施方式是用于容易理解本发明的内容，并不是用于限定地解释本发明的内容。本发明可以不脱离其主旨地进行的变更或改良，并且本发明也包含其等价物。本领域技术人员对实施方式施加适当的设计变更而成的结构只要具备本发明特征也包含于本发明的范围内。实施方式的各层及其配置等不应限定于例示的结构，而能够适当地变更。此外，权利要求书所记载的方法并不是将本发明的范围限定于按照记载各工序的顺序来实施各工序，以与各工序的记载顺序不同的顺序来实施各工序的方法也包含于本发明的范围内。
附图标记说明
1…基板；2…子集电极层；3…集电极层；4…基极层；5…发射极层；9…集电极电极；10…基极电极；11…发射极电极；201…第一面；202…第二面；301…第五面；302…第六面；401…第三面；402…第四面；100…双极型晶体管。

Claims (4)

1.一种双极型晶体管，具备：
子集电极层，其是具有第一面和该第一面的背面亦即第二面的子集电极层，且具有形成于所述第一面的集电极电极；
基极层，其是具有第三面和该第三面的背面亦即第四面的基极层，且具有形成于所述第三面的基极电极；
集电极层，其是具有与所述第四面接触的第五面和与所述第一面接触且是所述第五面的背面的第六面，该集电极层具备配置为从所述第六面朝向所述第五面杂质浓度减少的多个杂质层；以及
发射极层，其形成于所述第三面，
所述多个杂质层包含所述多个杂质层中杂质浓度最大且与所述第一面接触的第一杂质层，
所述第一杂质层的厚度是所述子集电极层的厚度的1/9倍以上10倍以下。
2.一种双极型晶体管的制造方法，包含:
形成子集电极层的工序；
形成集电极层的工序；
形成基极层的工序；以及
形成发射极层的工序，
所述子集电极层具有第一面和该第一面的背面亦即第二面，
所述基极层具有第三面和该第三面的背面亦即第四面，
所述集电极层具有与所述第四面接触的第五面、和与所述第一面接触且是所述第五面的背面的第六面，
形成所述集电极层的工序包含将多个杂质层形成为从所述第六面朝向所述第五面杂质浓度减少的工序，
形成所述发射极层的工序包含在所述第三面形成发射极层的工序，
所述多个杂质层包含所述多个杂质层中杂质浓度最大并且与所述第一面接触的第一杂质层，
所述第一杂质层的薄膜电阻为所述子集电极层的薄膜电阻的9倍以下。
3.根据权利要求2所述的双极型晶体管的制造方法，其中，
形成所述集电极层的工序包含以相同的制造工序连续地形成所述多个杂质层的工序。
4.根据权利要求2或3所述的双极型晶体管的制造方法，其中，
形成所述集电极层的工序包含以相同的工序连续蚀刻除去所述多个杂质层的不必要的部分的工序。
CN201910649263.8A 2016-12-19 2017-08-31 双极型晶体管及其制造方法 Pending CN110459470A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016245282A JP2018101652A (ja) 2016-12-19 2016-12-19 バイポーラトランジスタ及びその製造方法
JP2016-245282 2016-12-19
CN201710769561.1A CN108206136B (zh) 2016-12-19 2017-08-31 双极型晶体管及其制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201710769561.1A Division CN108206136B (zh) 2016-12-19 2017-08-31 双极型晶体管及其制造方法

Publications (1)

Publication Number Publication Date
CN110459470A true CN110459470A (zh) 2019-11-15

Family

ID=62554746

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910649263.8A Pending CN110459470A (zh) 2016-12-19 2017-08-31 双极型晶体管及其制造方法
CN201710769561.1A Active CN108206136B (zh) 2016-12-19 2017-08-31 双极型晶体管及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201710769561.1A Active CN108206136B (zh) 2016-12-19 2017-08-31 双极型晶体管及其制造方法

Country Status (4)

Country Link
US (7) US10002950B1 (zh)
JP (1) JP2018101652A (zh)
CN (2) CN110459470A (zh)
TW (1) TWI656641B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018101652A (ja) * 2016-12-19 2018-06-28 株式会社村田製作所 バイポーラトランジスタ及びその製造方法
US11340184B2 (en) * 2018-11-05 2022-05-24 General Electric Company Engine component performance inspection sleeve and method of inspecting engine component
CN109755200B (zh) * 2019-01-18 2020-03-24 上海大郡动力控制技术有限公司 一种功率半导体模块及电机控制器
CN110649088A (zh) * 2019-09-30 2020-01-03 厦门市三安集成电路有限公司 外延结构和低开启电压晶体管
CN115295531B (zh) * 2022-10-09 2023-02-03 中芯越州集成电路制造(绍兴)有限公司 Hbt器件和保护电路的集成结构及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5631477A (en) * 1995-06-02 1997-05-20 Trw Inc. Quaternary collector InAlAs-InGaAlAs heterojunction bipolar transistor
JP2000260782A (ja) * 1999-03-09 2000-09-22 Sanyo Electric Co Ltd 高周波集積回路
CN1577883A (zh) * 2003-06-30 2005-02-09 松下电器产业株式会社 异质结双极型晶体管及其制造方法
CN1619830A (zh) * 2003-11-18 2005-05-25 Nec化合物半导体器件株式会社 半导体器件
CN1628383A (zh) * 2001-12-27 2005-06-15 空间工程股份有限公司 异质结双极晶体管的结构及方法
CN1667836A (zh) * 2004-03-08 2005-09-14 松下电器产业株式会社 异质结双极型晶体管及其制造方法
US20060049485A1 (en) * 2004-08-19 2006-03-09 Microlink Devices, Inc. High on-state breakdown heterojunction bipolar transistor
CN1988172A (zh) * 2005-12-22 2007-06-27 松下电器产业株式会社 异质结双极晶体管及其制造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1178537A3 (en) * 1998-02-20 2004-09-29 Matsushita Electric Industrial Co., Ltd. Bipolar transistor and semiconductor device
JP3298535B2 (ja) * 1999-01-26 2002-07-02 日本電気株式会社 バイポーラトランジスタとその製造方法
AU2001255693A1 (en) * 2000-04-27 2001-11-12 En Jun Zhu Improved structure for a semiconductor device
US7064416B2 (en) * 2001-11-16 2006-06-20 International Business Machines Corporation Semiconductor device and method having multiple subcollectors formed on a common wafer
US7012288B2 (en) 2002-10-08 2006-03-14 Wj Communications, Inc. Heterojunction bipolar transistor having non-uniformly doped collector for improved safe-operating area
US20040188712A1 (en) * 2002-10-08 2004-09-30 Eic Corporation Heterojunction bipolar transistor having non-uniformly doped collector for improved safe-operating area
US6998320B2 (en) * 2003-04-23 2006-02-14 Triquint Semiconductor, Inc. Passivation layer for group III-V semiconductor devices
US7190047B2 (en) * 2004-06-03 2007-03-13 Lucent Technologies Inc. Transistors and methods for making the same
US7566948B2 (en) * 2004-10-20 2009-07-28 Kopin Corporation Bipolar transistor with enhanced base transport
US7372084B1 (en) * 2005-12-20 2008-05-13 Hrl Laboratories, Llc Low power bipolar transistors with low parasitic losses
JP2008060247A (ja) 2006-08-30 2008-03-13 Matsushita Electric Ind Co Ltd ヘテロ接合バイポーラトランジスタ
JP5160071B2 (ja) 2006-11-16 2013-03-13 ルネサスエレクトロニクス株式会社 ヘテロ接合バイポーラトランジスタ
JP2010183054A (ja) 2009-01-06 2010-08-19 Panasonic Corp ヘテロ接合バイポーラトランジスタ及びその製造方法
CN102842578A (zh) * 2011-06-23 2012-12-26 寇平公司 双极高电子迁移率晶体管及其形成方法
US9070732B2 (en) * 2012-04-27 2015-06-30 Skyworks Solutions, Inc. Bipolar transistor having collector with doping spike
US9054065B2 (en) 2012-04-30 2015-06-09 Skyworks Solutions, Inc. Bipolar transistor having collector with grading
TWI512905B (zh) 2012-06-13 2015-12-11 Win Semiconductors Corp 化合物半導體元件晶圓整合結構
US8716757B1 (en) * 2012-10-19 2014-05-06 Global Communication Semiconductors, Inc. Monolithic HBT with wide-tuning range varactor
JP6233724B2 (ja) * 2013-03-19 2017-11-22 株式会社村田製作所 ヘテロ接合バイポーラトランジスタ
WO2015005037A1 (ja) * 2013-07-10 2015-01-15 株式会社村田製作所 半導体装置
US20160049502A1 (en) * 2014-08-15 2016-02-18 Visual Photonics Epitaxy Co., Ltd. Heterojunction bipolar transistor with blocking layer structure
JP2018010896A (ja) * 2016-07-11 2018-01-18 株式会社村田製作所 ヘテロ接合バイポーラトランジスタ
JP2018026406A (ja) * 2016-08-08 2018-02-15 株式会社村田製作所 ヘテロ接合バイポーラトランジスタ
JP2018101652A (ja) * 2016-12-19 2018-06-28 株式会社村田製作所 バイポーラトランジスタ及びその製造方法
JP2018137287A (ja) * 2017-02-20 2018-08-30 株式会社村田製作所 化合物半導体基板及び電力増幅モジュール
JP2018137259A (ja) * 2017-02-20 2018-08-30 株式会社村田製作所 ヘテロ接合バイポーラトランジスタ
JP6593369B2 (ja) * 2017-02-21 2019-10-23 株式会社村田製作所 半導体チップが実装されたモジュール、及び半導体チップ実装方法
US10411101B1 (en) * 2018-07-30 2019-09-10 International Business Machines Corporation P-N junction based devices with single species impurity for P-type and N-type doping

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5631477A (en) * 1995-06-02 1997-05-20 Trw Inc. Quaternary collector InAlAs-InGaAlAs heterojunction bipolar transistor
JP2000260782A (ja) * 1999-03-09 2000-09-22 Sanyo Electric Co Ltd 高周波集積回路
CN1628383A (zh) * 2001-12-27 2005-06-15 空间工程股份有限公司 异质结双极晶体管的结构及方法
CN1577883A (zh) * 2003-06-30 2005-02-09 松下电器产业株式会社 异质结双极型晶体管及其制造方法
CN1619830A (zh) * 2003-11-18 2005-05-25 Nec化合物半导体器件株式会社 半导体器件
CN1667836A (zh) * 2004-03-08 2005-09-14 松下电器产业株式会社 异质结双极型晶体管及其制造方法
US20060049485A1 (en) * 2004-08-19 2006-03-09 Microlink Devices, Inc. High on-state breakdown heterojunction bipolar transistor
CN1988172A (zh) * 2005-12-22 2007-06-27 松下电器产业株式会社 异质结双极晶体管及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
王春安 等: "《电子电路与收音机》", 中国计量出版社, pages: 60 - 61 *

Also Published As

Publication number Publication date
US11251290B2 (en) 2022-02-15
US20210234026A1 (en) 2021-07-29
US10297680B2 (en) 2019-05-21
US20180248023A1 (en) 2018-08-30
TWI656641B (zh) 2019-04-11
US20200119171A1 (en) 2020-04-16
US11227941B2 (en) 2022-01-18
US20190237566A1 (en) 2019-08-01
US10741680B2 (en) 2020-08-11
CN108206136B (zh) 2019-08-06
US10002950B1 (en) 2018-06-19
CN108206136A (zh) 2018-06-26
US20180175181A1 (en) 2018-06-21
JP2018101652A (ja) 2018-06-28
TW201841366A (zh) 2018-11-16
US11508835B2 (en) 2022-11-22
US20200335611A1 (en) 2020-10-22
US20220130983A1 (en) 2022-04-28
US10541320B2 (en) 2020-01-21

Similar Documents

Publication Publication Date Title
CN108206136B (zh) 双极型晶体管及其制造方法
US7176099B2 (en) Hetero-junction bipolar transistor and manufacturing method thereof
TWI535005B (zh) Semiconductor device
CN109671769B (zh) 异质结双极晶体管
JP2007173624A (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
JP5160071B2 (ja) ヘテロ接合バイポーラトランジスタ
TW200411927A (en) Semiconductor device
US7301181B2 (en) Heterojunction bipolar transistor having an emitter layer made of a semiconductor material including aluminum
CN112242438A (zh) 化合物半导体异质结双极晶体管
JP5217110B2 (ja) 半導体装置
JP4494739B2 (ja) バイポーラトランジスタ及びその製造方法
CN218939689U (zh) 一种hbt器件
TW202412305A (zh) 具堅固性的異質接面雙極性電晶體結構
Ohkubo et al. High-performance self-aligned InP/InGaAs DHBTs with a passivation ledge utilizing a thin etching stop layer
CN118231253A (zh) 一种具有高增益的异质结双极性晶体管及其制造工艺
JP2007294782A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination