JP2006303244A - ヘテロ接合バイポーラトランジスタ及びその製造方法 - Google Patents

ヘテロ接合バイポーラトランジスタ及びその製造方法 Download PDF

Info

Publication number
JP2006303244A
JP2006303244A JP2005123966A JP2005123966A JP2006303244A JP 2006303244 A JP2006303244 A JP 2006303244A JP 2005123966 A JP2005123966 A JP 2005123966A JP 2005123966 A JP2005123966 A JP 2005123966A JP 2006303244 A JP2006303244 A JP 2006303244A
Authority
JP
Japan
Prior art keywords
layer
emitter
wiring
type
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005123966A
Other languages
English (en)
Inventor
Kenichi Miyajima
賢一 宮島
Keiichi Murayama
啓一 村山
Hirotaka Miyamoto
裕孝 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005123966A priority Critical patent/JP2006303244A/ja
Priority to US11/398,599 priority patent/US7449729B2/en
Priority to CNA2006100735681A priority patent/CN1855533A/zh
Publication of JP2006303244A publication Critical patent/JP2006303244A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318—Heterojunction transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】 エミッタサイズを縮小でき、且つ製造コストを低減することができるＨＢＴを実現する。
【解決手段】 高濃度ｎ型の第１サブコレクタ層１０２上に、バンドギャップの小さい材料からなる高濃度ｎ型の第２サブコレクタ層１０８と、ｉ型又は低濃度ｎ型のコレクタ層１０３と、高濃度ｐ型のベース層１０４と、バンドギャップの大きい材料からなるｎ型のエミッタ層１０５と、高濃度ｎ型のエミッタキャップ層１０６と、バンドギャップの小さい材料からなる高濃度ｎ型のエミッタコンタクト層１０７とが順次形成されている。エミッタコンタクト層１０７からは、エミッタ電極を兼ねる配線１１５Ａが引き出され、エミッタ層１０５からは、ベース電極を兼ねる配線１１５Ｂが引き出され、第２サブコレクタ層１０８からは、コレクタ電極を兼ねる配線１１５Ｃが引き出されている。
【選択図】 図１

Description

本発明は、送信用高出力電力増幅器等に広く使われているヘテロ接合バイポーラトランジスタ及びその製造方法に関するものである。
近年、携帯電話の高機能化及び大容量通信化に伴い、携帯電話に用いられる高周波アナログ素子に対しても一層の高性能化が求められている。高周波アナログ素子のうちヘテロ接合バイポーラトランジスタ（以下ＨＢＴと記す）は、送信用高出力増幅器として既に実用化されている。このＨＢＴの高性能化にはエミッタサイズの微細化が必要である。
以下、図２３を参照しながら、従来のＨＢＴの構造及び製造方法（例えば非特許文献１参照）について説明する。
図２３は、従来のＨＢＴの概略断面構造を示す図である。図２３に示すように、ＧａＡｓよりなる半絶縁性基板３０１の上に高濃度ｎ型ＧａＡｓ層よりなるサブコレクタ層３０２が形成されている。サブコレクタ層３０２におけるコレクタ形成領域上に、低濃度ｎ型ＧａＡｓ層よりなるコレクタ層３０３及び高濃度ｐ型ＧａＡｓ層よりなるベース層３０４が形成されている。ベース層３０４におけるエミッタ形成領域上に、ｎ型ＡｌＧａＡｓ層よりなるエミッタ層３０５、高濃度ｎ型ＩｎＧａＡｓ層よりなるエミッタコンタクト層３０６、ＷＳｉ層よりなる第１エミッタ電極３１４及びＴｉ／Ｐｔ／Ａｕ構造（下から順にＴｉ層、Ｐｔ層及びＡｕ層が積層された構造：以下同様）を持つ第２エミッタ電極３１１が形成されている。ベース層３０４におけるエミッタ形成領域以外の他の領域の上には、Ｔｉ／Ｐｔ／Ａｕ構造を持つベース電極３１２が形成されている。サブコレクタ層３０２におけるコレクタ形成領域以外の他の領域の上には、ＡｕＧｅ／Ｎｉ／Ａｕ構造（下から順にＡｕＧｅ層、Ｎｉ層及びＡｕ層が積層された構造）を持つコレクタ電極３１３が形成されている。
また、図２３に示すように、個々のＨＢＴ（単位ＨＢＴ）同士を電気的に分離するために、各ＨＢＴ形成領域の周辺には、サブコレクタ層３０２を貫いて半絶縁性基板３０１まで達する素子分離領域３２１が形成されている。
さらに、図２３に示すように、ＨＢＴ構造が設けられた半絶縁性基板３０１の全面を覆うように絶縁膜３２２が堆積されている。絶縁膜３２２における第２エミッタ電極３１１、ベース電極３１２及びコレクタ電極３１３のそれぞれの上側にはコンタクトホール３２３Ａ、３２３Ｂ及び３２３Ｃが設けられている。コンタクトホール３２３Ａを介して第２エミッタ電極３１１からは配線３１５Ａが引き出されており、コンタクトホール３２３Ｂを介してベース電極３１２からは配線３１５Ｂが引き出されており、コンタクトホール３２３Ｃを介してコレクタ電極３１３からは配線３１５Ｃが引き出されている。
上田 大助他著、「高周波・光半導体デバイス」、電子情報通信学会、平成１１年１２月１日、p.51〜53
しかしながら、図２３に示す従来のＨＢＴにおいては、第２エミッタ電極３１１及びベース電極３１２がＴｉ／Ｐｔ／Ａｕ構造を有するのに対して、コレクタ電極３１３がＡｕＧｅ／Ｎｉ／Ａｕ構造を有するため、以下に述べるような問題が生じる。
すなわち、エミッタ電極３１１、ベース電極３１２及びコレクタ電極３１３の全てを同時に形成することができない。言い換えると、エミッタ電極３１１及びベース電極３１２を同時に形成する工程と、コレクタ電極３１３を形成する工程とを別々に行わなければならない。具体的には、それぞれの電極形成工程において、電極形状と対応するパターンを持つフォトレジストを形成するレジスト形成と、蒸着法やスパッタ法を用いて金属薄膜を形成する金属薄膜形成と、フォトレジストを除去することにより必要な部分にのみ金属薄膜を残存させるリフトオフとを行なう必要がある。従って、従来のＨＢＴにおいては、製造工程数の増加に伴って製造コストが増大するという問題がある。
また、従来のＨＢＴにおいては、第２エミッタ電極３１１上の絶縁膜３２２にコンタクトホール３２３Ａが設けられていると共に当該コンタクトホール３２３Ａを介して第２エミッタ電極３１１から配線３１５Ａが引き出されているため、以下に述べるような問題が生じる。
すなわち、従来のＨＢＴにおけるエミッタ形成においては、第１エミッタ電極３１４をマスクとしてエミッタコンタクト層３０６をドライエッチング又はウェットエッチングにより形成するため、エミッタコンタクト層３０６と第２エミッタ電極３１１との間の重ね合わせずれ、第２エミッタ電極３１１とコンタクトホール３２３Ａとの間の重ね合わせずれ、及びコンタクトホール３２３Ａと配線３１５Ａとの間の重ね合わせずれを考慮して、エミッタ領域のサイズつまりエミッタサイズを大きくしなければならない。
前記に鑑み、本発明は、エミッタサイズを縮小でき、且つ製造コストを低減することができるＨＢＴ及びその製造方法を提供することを目的とする。
前記の目的を達成するために、本発明に係る第１のＨＢＴは、高濃度ｎ型の第１サブコレクタ層と、前記第１サブコレクタ層上に形成され且つ前記第１サブコレクタ層よりもバンドギャップの小さい材料からなる高濃度ｎ型の第２サブコレクタ層と、前記第２サブコレクタ層における所定の部分の上に形成されたｉ型又は低濃度ｎ型のコレクタ層と、前記コレクタ層上に形成された高濃度ｐ型のベース層と、前記ベース層上に形成され且つ前記ベース層よりもバンドギャップの大きい材料からなるｎ型のエミッタ層と、前記エミッタ層における所定の部分の上に形成された高濃度ｎ型のエミッタキャップ層と、前記エミッタキャップ層上に形成され且つ前記エミッタキャップ層よりもバンドギャップの小さい材料からなる高濃度ｎ型のエミッタコンタクト層と、前記エミッタコンタクト層から引き出され且つエミッタ電極となる部分を含む第１の配線と、前記エミッタ層における前記エミッタキャップ層が形成されていない部分から引き出され且つベース電極となる部分を含む第２の配線と、前記第２サブコレクタ層における前記コレクタ層が形成されていない部分から引き出され且つコレクタ電極となる部分を含む第３の配線とを備えている。
また、本発明に係る第２のＨＢＴは、高濃度ｎ型の第１サブコレクタ層と、前記第１サブコレクタ層上に形成され且つ前記第１サブコレクタ層よりもバンドギャップの小さい材料からなる高濃度ｎ型の第２サブコレクタ層と、前記第２サブコレクタ層における所定の部分の上に形成されたｉ型又は低濃度ｎ型のコレクタ層と、前記コレクタ層上に形成された高濃度ｐ型のベース層と、前記ベース層における所定の部分の上に形成され且つ前記ベース層よりもバンドギャップの大きい材料からなるｎ型のエミッタ層と、前記エミッタ層上に形成された高濃度ｎ型のエミッタキャップ層と、前記エミッタキャップ層上に形成され且つ前記エミッタキャップ層よりもバンドギャップの小さい材料からなる高濃度ｎ型のエミッタコンタクト層と、前記エミッタコンタクト層から引き出され且つエミッタ電極となる部分を含む第１の配線と、前記ベース層における前記エミッタ層が形成されていない部分から引き出され且つベース電極となる部分を含む第２の配線と、前記第２サブコレクタ層における前記コレクタ層が形成されていない部分から引き出され且つコレクタ電極となる部分を含む第３の配線とを備えている。
また、本発明に係る第３のＨＢＴは、高濃度ｎ型の第１サブコレクタ層と、前記第１サブコレクタ層上に形成され且つ前記第１サブコレクタ層よりもバンドギャップの小さい材料からなる高濃度ｎ型の第２サブコレクタ層と、前記第２サブコレクタ層における所定の部分の上に形成されたｉ型又は低濃度ｎ型のコレクタ層と、前記コレクタ層上に形成された高濃度ｐ型のベース層と、端部が前記ベース層から庇状に突き出るように前記ベース層上に形成され且つ前記ベース層よりもバンドギャップの大きい材料からなるｎ型のエミッタ層と、前記エミッタ層における所定の部分の上に形成された高濃度ｎ型のエミッタキャップ層と、端部が前記エミッタキャップ層から庇状に突き出るように前記エミッタキャップ層上に形成され且つ前記エミッタキャップ層よりもバンドギャップの小さい材料からなる高濃度ｎ型のエミッタコンタクト層とを備え、前記エミッタコンタクト層から引き出され且つエミッタ電極となる部分を含む第１の配線と、前記エミッタ層における前記エミッタキャップ層が形成されていない部分から引き出され且つベース電極となる部分を含む第２の配線と、前記第２サブコレクタ層における前記コレクタ層が形成されていない部分から引き出され且つコレクタ電極となる部分を含む第３の配線とがセルフアラインにより形成されている。
また、本発明に係る第４のＨＢＴは、高濃度ｎ型の第１サブコレクタ層と、前記第１サブコレクタ層上に形成され且つ前記第１サブコレクタ層よりもバンドギャップの小さい材料からなる高濃度ｎ型の第２サブコレクタ層と、前記第２サブコレクタ層における所定の部分の上に形成されたｉ型又は低濃度ｎ型のコレクタ層と、端部が前記コレクタ層から庇状に突き出るように前記コレクタ層上に形成され且つ前記コレクタ層とは異なる材料からなる高濃度ｐ型のベース層と、前記ベース層における所定の部分の上に形成され且つ前記ベース層よりもバンドギャップの大きい材料からなるｎ型のエミッタ層と、前記エミッタ層上に形成された高濃度ｎ型のエミッタキャップ層と、端部が前記エミッタキャップ層から庇状に突き出るように前記エミッタキャップ層上に形成され且つ前記エミッタキャップ層よりもバンドギャップの小さい材料からなる高濃度ｎ型のエミッタコンタクト層とを備え、前記エミッタコンタクト層から引き出され且つエミッタ電極となる部分を含む第１の配線と、前記ベース層における前記エミッタ層が形成されていない部分から引き出され且つベース電極となる部分を含む第２の配線と、前記第２サブコレクタ層における前記コレクタ層が形成されていない部分から引き出され且つコレクタ電極となる部分を含む第３の配線とがセルフアラインにより形成されている。
また、本発明に係る第１のＨＢＴの製造方法は、半絶縁性基板の一主面上に、高濃度ｎ型の第１サブコレクタ層、前記第１サブコレクタ層よりもバンドギャップの小さい材料からなる高濃度ｎ型の第２サブコレクタ層、ｉ型又は低濃度ｎ型のコレクタ層形成用膜、高濃度ｐ型のベース層形成用膜、前記ベース層形成用膜よりもバンドギャップの大きい材料からなるｎ型のエミッタ層形成用膜、高濃度ｎ型のエミッタキャップ層形成用膜、前記エミッタキャップ層形成用膜よりもバンドギャップの小さい材料からなる高濃度ｎ型のエミッタコンタクト層形成用膜を順次形成する工程と、前記エミッタ層形成用膜におけるベース電極形成領域が露出するように、前記エミッタコンタクト層形成用膜及び前記エミッタキャップ層形成用膜をパターン化してエミッタコンタクト層及びエミッタキャップ層を形成する工程と、前記第２サブコレクタ層におけるコレクタ電極形成領域が露出するように、前記エミッタ層形成用膜、前記ベース層形成用膜及び前記コレクタ層形成用膜をパターン化してエミッタ層、ベース層及びコレクタ層を形成する工程と、前記エミッタコンタクト層から引き出され且つエミッタ電極となる部分を含む第１の配線を形成する工程と、前記エミッタ層における前記ベース電極形成領域から引き出され且つベース電極となる部分を含む第２の配線を形成する工程と、前記第２サブコレクタ層における前記コレクタ電極形成領域から引き出され且つコレクタ電極となる部分を含む第３の配線を形成する工程とを備えている。
また、本発明に係る第２のＨＢＴの製造方法は、半絶縁性基板の一主面上に、高濃度ｎ型の第１サブコレクタ層、前記第１サブコレクタ層よりもバンドギャップの小さい材料からなる高濃度ｎ型の第２サブコレクタ層、ｉ型又は低濃度ｎ型のコレクタ層形成用膜、高濃度ｐ型のベース層形成用膜、前記ベース層形成用膜よりもバンドギャップの大きい材料からなるｎ型のエミッタ層形成用膜、高濃度ｎ型のエミッタキャップ層形成用膜、前記エミッタキャップ層形成用膜よりもバンドギャップの小さい材料からなる高濃度ｎ型のエミッタコンタクト層形成用膜を順次形成する工程と、前記ベース層形成用膜におけるベース電極形成領域が露出するように、前記エミッタコンタクト層形成用膜、前記エミッタキャップ層形成用膜及び前記エミッタ層形成用膜をパターン化してエミッタコンタクト層、エミッタキャップ層及びエミッタ層を形成する工程と、前記第２サブコレクタ層におけるコレクタ電極形成領域が露出するように、前記ベース層形成用膜及び前記コレクタ層形成用膜をパターン化してベース層及びコレクタ層を形成する工程と、前記エミッタコンタクト層から引き出され且つエミッタ電極となる部分を含む第１の配線を形成する工程と、前記ベース層における前記ベース電極形成領域から引き出され且つベース電極となる部分を含む第２の配線を形成する工程と、前記第２サブコレクタ層における前記コレクタ電極形成領域から引き出され且つコレクタ電極となる部分を含む第３の配線を形成する工程とを備えている。
また、本発明に係る第３のＨＢＴの製造方法は、半絶縁性基板の一主面上に、高濃度ｎ型の第１サブコレクタ層、前記第１サブコレクタ層よりもバンドギャップの小さい材料からなる高濃度ｎ型の第２サブコレクタ層、ｉ型又は低濃度ｎ型のコレクタ層形成用膜、高濃度ｐ型のベース層形成用膜、前記ベース層形成用膜よりもバンドギャップの大きい材料からなるｎ型のエミッタ層形成用膜、高濃度ｎ型のエミッタキャップ層形成用膜、前記エミッタキャップ層形成用膜よりもバンドギャップの小さい材料からなる高濃度ｎ型のエミッタコンタクト層形成用膜を順次形成する工程と、前記エミッタ層形成用膜におけるベース電極形成領域が露出するように、前記エミッタコンタクト層形成用膜及び前記エミッタキャップ層形成用膜をパターン化してエミッタコンタクト層及びエミッタキャップ層を形成する工程と、前記第２サブコレクタ層におけるコレクタ電極形成領域が露出するように、前記エミッタ層形成用膜、前記ベース層形成用膜及び前記コレクタ層形成用膜をパターン化してエミッタ層、ベース層及びコレクタ層を形成する工程と、前記エミッタ層の端部が前記ベース層から庇状に突き出るように、前記ベース層及び前記コレクタ層に対してサイドエッチングを行う工程と、前記エミッタコンタクト層の端部が前記エミッタキャップ層から庇状に突き出るように、前記エミッタキャップ層に対してサイドエッチングを行う工程と、前記エミッタコンタクト層から引き出され且つエミッタ電極となる部分を含む第１の配線と、前記エミッタ層における前記ベース電極形成領域から引き出され且つベース電極となる部分を含む第２の配線と、前記第２サブコレクタ層における前記コレクタ電極形成領域から引き出され且つコレクタ電極となる部分を含む第３の配線とをセルフアラインにより形成する工程とを備えている。
また、本発明に係る第４のＨＢＴの製造方法は、半絶縁性基板の一主面上に、高濃度ｎ型の第１サブコレクタ層、前記第１サブコレクタ層よりもバンドギャップの小さい材料からなる高濃度ｎ型の第２サブコレクタ層、ｉ型又は低濃度ｎ型のコレクタ層形成用膜、前記コレクタ層形成用膜とは異なる材料からなる高濃度ｐ型のベース層形成用膜、前記ベース層形成用膜よりもバンドギャップの大きい材料からなるｎ型のエミッタ層形成用膜、高濃度ｎ型のエミッタキャップ層形成用膜、前記エミッタキャップ層形成用膜よりもバンドギャップの小さい材料からなる高濃度ｎ型のエミッタコンタクト層形成用膜を順次形成する工程と、前記ベース層形成用膜におけるベース電極形成領域が露出するように、前記エミッタコンタクト層形成用膜、前記エミッタキャップ層形成用膜及び前記エミッタ層形成用膜をパターン化してエミッタコンタクト層、エミッタキャップ層及びエミッタ層を形成する工程と、前記第２サブコレクタ層におけるコレクタ電極形成領域が露出するように、前記ベース層形成用膜及び前記コレクタ層形成用膜をパターン化してベース層及びコレクタ層を形成する工程と、前記ベース層の端部が前記コレクタ層から庇状に突き出るように、前記コレクタ層に対してサイドエッチングを行う工程と、前記エミッタコンタクト層の端部が前記エミッタキャップ層から庇状に突き出るように、前記エミッタキャップ層及び前記エミッタ層に対してサイドエッチングを行う工程と、前記エミッタコンタクト層から引き出され且つエミッタ電極となる部分を含む第１の配線と、前記ベース層における前記ベース電極形成領域から引き出され且つベース電極となる部分を含む第２の配線と、前記第２サブコレクタ層における前記コレクタ電極形成領域から引き出され且つコレクタ電極となる部分を含む第３の配線とをセルフアラインにより形成する工程とを備えている。
尚、本願において、高濃度とは不純物濃度が１×１０18ｃｍ-3以上であることを意味し、低濃度とは不純物濃度が１×１０17ｃｍ-3以下であることを意味する。
本発明によると、エミッタコンタクト層及び第２サブコレクタ層のそれぞれにバンドギャップの小さい材料からなる高濃度ｎ型半導体を用いる。このため、エミッタコンタクト層から引き出される第１の配線（エミッタ引き出し配線）に用いられる金属とエミッタコンタクト層との間のオーミック接続を容易に実現できると共に、第２サブコレクタ層から引き出される第３の配線（コレクタ引き出し配線）に用いられる金属と第２サブコレクタ層との間のオーミック接続を容易に実現できる。すなわち、ベース電極を兼ねる第２の配線（ベース引き出し配線）を形成できるのみならず、エミッタ電極を兼ねるエミッタ引き出し配線を形成できると共にコレクタ電極を兼ねるコレクタ引き出し配線を形成できる。従って、従来技術において配線形成工程とは別に行われていた、エミッタ電極、ベース電極及びコレクタ電極を形成する工程を削減できるため、製造コストを低減することができる。
また、従来技術においては、エミッタサイズを決めるに際して、エミッタコンタクト層とエミッタ電極との間の重ね合わせずれ、エミッタ電極とコンタクトホールとの間の重ね合わせずれ、及びコンタクトホールと配線との間の重ね合わせずれの３つの重ね合わせずれを考慮する必要があった。
それに対して、本発明の第１及び第２のＨＢＴ並びに第１及び第２のＨＢＴの製造方法においては、エミッタサイズを決めるに際して、エミッタコンタクト層とコンタクトホールとの間の重ね合わせずれ、及びコンタクトホールと配線との間の重ね合わせずれの２つの重ね合わせずれのみを考慮すれば良いため、従来技術と比べてエミッタサイズを縮小させることができ、それによってＨＢＴの高性能化、いわゆる高周波特性の向上を図ることができる。
また、本発明の第３及び第４のＨＢＴ並びに第３及び第４のＨＢＴの製造方法においては、エミッタ引き出し配線等の各配線をセルフアラインにより形成するため、言い換えると、コンタクトホールを形成することなくエミッタ引き出し配線の形成を行うため、エミッタサイズを決めるに際して、エミッタコンタクト層とコンタクトホールとの間の重ね合わせずれ、及びコンタクトホールとエミッタ引き出し配線との間の重ね合わせずれを考慮する必要がなくなる。従って、従来技術と比べてエミッタサイズをさらに縮小させることができるので、ＨＢＴの高性能化、いわゆる高周波特性の向上をより一層図ることができる。
さらに、本発明の第３及び第４のＨＢＴ並びに第３及び第４のＨＢＴの製造方法においては、コンタクトホールを形成することなくベース引き出し配線の形成を行うので、ベース引き出し配線のベース電極部分とエミッタ（実質的なエミッタ領域）との間の距離を縮めることができる。このため、ベース抵抗が減少し、その結果、更なる高周波特性の向上を図ることができる。
本発明のＨＢＴ及びその製造方法によると、エミッタサイズの微細化が可能となり、それによってＨＢＴの高周波特性を向上させることができると共に、ＨＢＴの製造コストを低減することができる。
（第１の実施形態）
以下、本発明の第１の実施形態に係るＨＢＴ及びその製造方法について図面を参照しながら説明する。
図１は、本実施形態に係るＨＢＴの構造を示す断面図である。
図１に示すように、例えばＧａＡｓよりなる半絶縁性基板１０１の上に、ｎ型不純物が例えば５×１０18ｃｍ-3程度と高濃度にドープされたｎ型ＧａＡｓ層よりなる第１サブコレクタ層１０２が形成されている。また、第１サブコレクタ層１０２上には、ｎ型不純物が例えば１×１０19ｃｍ-3程度と高濃度にドープされたｎ型ＩｎＧａＡｓ層よりなる第２サブコレクタ層１０８が形成されている。第２サブコレクタ層１０８を構成するＩｎＧａＡｓのバンドギャップは、第１サブコレクタ層１０２を構成するＧａＡｓのバンドギャップよりも小さい。
第２サブコレクタ層１０８における所定の領域の上には、ｎ型不純物が例えば１×１０16ｃｍ-3程度と低濃度にドープされたｎ型ＧａＡｓ層よりなるコレクタ層１０３、ｐ型不純物が例えば４×１０19ｃｍ-3程度と高濃度にドープされたｐ型ＧａＡｓ層よりなるベース層１０４、及びｎ型不純物が例えば３×１０17ｃｍ-3程度の濃度でドープされたｎ型ＩｎＧａＰ（具体的にはＩｎ組成比が約４８％のＩｎ0.48Ｇａ0.52Ｐ）層よりなるエミッタ層１０５が順に積層されている。すなわち、第２サブコレクタ層１０８上においてコレクタ層１０３、ベース層１０４及びエミッタ層１０５の積層構造は凸形状に形成されている。尚、コレクタ層１０３としてｉ型ＧａＡｓ層を用いてもよい。また、エミッタ層１０５を構成するＩｎ0.48Ｇａ0.52Ｐのバンドギャップは、ベース層１０４を構成するＧａＡｓのバンドギャップよりも大きい。
エミッタ層１０５における所定の領域の上には、ｎ型不純物が例えば３×１０18ｃｍ-3程度と高濃度にドープされたｎ型ＧａＡｓ層よりなるエミッタキャップ層１０６、及びｎ型不純物が例えば１×１０19ｃｍ-3程度と高濃度にドープされたｎ型ＩｎＧａＡｓ層よりなるエミッタコンタクト層１０７が順に積層されている。すなわち、エミッタ層１０５上においてエミッタキャップ層１０６及びエミッタコンタクト層１０７の積層構造は凸形状に形成されている。また、エミッタコンタクト層１０７を構成するＩｎＧａＡｓのバンドギャップは、エミッタキャップ層１０６を構成するＧａＡｓのバンドギャップよりも小さい。
前述の各半導体層が設けられた半絶縁性基板１０１の全面を覆うように、絶縁膜１２２が堆積されている。絶縁膜１２２におけるエミッタコンタクト層１０７、エミッタ層１０５（エミッタキャップ層１０６が形成されていない部分）及び第２サブコレクタ層１０８（コレクタ層１０３が形成されていない部分）のそれぞれの上側にはコンタクトホール１２３Ａ、１２３Ｂ及び１２３Ｃが設けられている。
本実施形態の特徴として、コンタクトホール１２３Ａを介してエミッタコンタクト層１０７からは配線１１５Ａが直接引き出されており、コンタクトホール１２３Ｂを介してエミッタ層１０５からは配線１１５Ｂが直接引き出されており、コンタクトホール１２３Ｃを介して第２サブコレクタ層１０８からは配線１１５Ｃが直接引き出されている。すなわち、配線１１５Ａはエミッタ電極となる部分を持ち、配線１１５Ｂはベース電極となる部分を持ち、配線１１５Ｃはコレクタ電極となる部分を持つ。ここで、配線１１５Ａ、１１５Ｂ及び１１５Ｃは例えばＰｔ／Ｔｉ／Ｐｔ／Ａｕ／Ｔｉ構造（下から順にＰｔ層、Ｔｉ層、Ｐｔ層、Ａｕ層及びＴｉ層が積層された構造：以下同様）を持つ。
エミッタコンタクト層１０７における配線１１５Ａ（エミッタ電極となる部分）との接続箇所には第１のＰｔ合金化反応層１１６が形成されている。ここで、第１のＰｔ合金化反応層１１６は、熱処理によって、配線１１５Ａの最下層部分を構成するＰｔと、エミッタコンタクト層１０７を構成するＩｎＧａＡｓとを反応させることによって形成されたものである。また、第１のＰｔ合金化反応層１１６は、エミッタコンタクト層１０７の内部のみに形成されている。
エミッタ層１０５における配線１１５Ｂ（ベース電極となる部分）との接続箇所には第２のＰｔ合金化反応層１１７が形成されている。ここで、第２のＰｔ合金化反応層１１７は、熱処理によって、配線１１５Ｂの最下層部分を構成するＰｔと、エミッタ層１０５を構成するＩｎＧａＰとを反応させることによって形成されたものである。また、第２のＰｔ合金化反応層１１７は、エミッタ層１０５を貫通してベース層１０４に達するように形成されている。これにより、第２のＰｔ合金化反応層１１７を介して配線１１５Ｂ（ベース電極となる部分）とベース層１０４とを接触させることができるので、オーミックコンタクトが確実に得られる。
第２サブコレクタ層１０８における配線１１５Ｃ（コレクタ電極となる部分）との接続箇所には第３のＰｔ合金化反応層１１８が形成されている。ここで、第３のＰｔ合金化反応層１１８は、熱処理によって、配線１１５Ｃの最下層部分を構成するＰｔと、第２サブコレクタ層１０８を構成するＩｎＧａＡｓとを反応させることによって形成されたものである。また、第３のＰｔ合金化反応層１１８は、第２サブコレクタ層１０８の内部のみに形成されている。
尚、本実施形態においては、個々のＨＢＴ（単位ＨＢＴ）同士を電気的に分離するために、各ＨＢＴ形成領域の周辺には、第２サブコレクタ層１０８及び第１サブコレクタ層１０２の積層構造を貫いて基板１０１まで達する素子分離領域１４１が形成されている。
以下、図１に示す本実施形態のＨＢＴの製造方法について、図面を参照しながら説明する。
図２（ａ）〜（ｃ）、図３（ａ）、（ｂ）及び図４は、本実施形態に係るＨＢＴの製造方法の各工程を示す断面図である。
まず、図２（ａ）に示すように、例えばＧａＡｓよりなる半絶縁性基板１０１の上に、例えばＭＢＥ法（分子線エピタキシ法）又はＭＯＣＶＤ法（有機金属化学気相成長法）等の結晶成長法により、ｎ型不純物が例えば５×１０18ｃｍ-3程度と高濃度にドープされたｎ型ＧａＡｓ層よりなる第１サブコレクタ層１０２と、ｎ型不純物が例えば１×１０19ｃｍ-3程度と高濃度にドープされたｎ型ＩｎＧａＡｓ層よりなる第２サブコレクタ層１０８と、ｎ型不純物が例えば１×１０16ｃｍ-3程度と低濃度にドープされたｎ型ＧａＡｓ層よりなるコレクタ層形成用膜１５３と、ｐ型不純物が例えば４×１０19ｃｍ-3程度と高濃度にドープされたｐ型ＧａＡｓ層よりなるベース層形成用膜１５４と、ｎ型不純物が例えば３×１０17ｃｍ-3程度の濃度でドープされたｎ型ＩｎＧａＰ（具体的にはＩｎ組成比が約４８％のＩｎ0.48Ｇａ0.52Ｐ）層よりなるエミッタ層形成用膜１５５と、ｎ型不純物が例えば３×１０18ｃｍ-3程度と高濃度にドープされたｎ型ＧａＡｓ層よりなるエミッタキャップ層形成用膜１５６と、ｎ型不純物が例えば１×１０19ｃｍ-3程度と高濃度にドープされたｎ型ＩｎＧａＡｓ層よりなるエミッタコンタクト層形成用膜１５７とを順次形成する。尚、コレクタ層形成用膜１５３としてｉ型ＧａＡｓ層を形成してもよい。また、エミッタ層形成用膜１５５を構成するＩｎ0.48Ｇａ0.52Ｐのバンドギャップは、ベース層形成用膜１５４を構成するＧａＡｓのバンドギャップよりも大きい。また、エミッタコンタクト層形成用膜１５７を構成するＩｎＧａＡｓのバンドギャップは、エミッタキャップ層形成用膜１５６を構成するＧａＡｓのバンドギャップよりも小さい。
次に、図２（ｂ）に示すように、エミッタ形成領域を保護するフォトレジストパターン１３１をマスクとして、ドライエッチング又はウェットエッチングを用いてエミッタコンタクト層形成用膜１５７及びエミッタキャップ層形成用膜１５６を順次パターン化する。これにより、エミッタキャップ層１０６とエミッタコンタクト層１０７との積層構造よりなるエミッタ島領域が形成されると共にエミッタ層形成用膜１５５におけるベース電極形成領域が露出する。このとき、Ｉｎ0.48Ｇａ0.52Ｐよりなるエミッタ層形成用膜１５５は殆どエッチングされない。
次に、フォトレジストパターン１３１を除去した後、図２（ｃ）に示すように、エミッタ形成領域を含むベース形成領域を保護するフォトレジストパターン１３２をマスクとして、ドライエッチング又はウェットエッチングによりエミッタ層形成用膜１５５、ベース層形成用膜１５４及びコレクタ層形成用膜１５３を順次パターン化する。これにより、コレクタ層１０３とベース層１０４とエミッタ層１０５との積層構造よりなるベース島領域が形成されると共に第２サブコレクタ層１０８におけるコレクタ電極形成領域が露出する。このとき、ＩｎＧａＡｓよりなる第２サブコレクタ層１０８は殆どエッチングされない。すなわち、ＩｎＧａＡｓ層である第２サブコレクタ層１０８が、エッチングストッパ層として作用するため、従来技術と比較して、ベース島領域を形成する際のエッチング精度を大幅に向上させることができる。
次に、フォトレジストパターン１３２を除去した後、図３（ａ）に示すように、各単位ＨＢＴセル（個々のＨＢＴ形成領域）を保護するフォトレジストパターン１３３をマスクとして、第２サブコレクタ層１０８及び第１サブコレクタ層１０２のそれぞれに対して、例えばＨｅ（ヘリウム）イオンを注入し、それによって素子分離領域１４１を形成する。これにより、各単位ＨＢＴセル同士が分離される。
次に、フォトレジストパターン１３３を除去した後、図３（ｂ）に示すように、半絶縁性基板１０１の全面を覆うように例えばＳｉＯ2 膜よりなる絶縁膜１２２を堆積した後、エミッタコンタクト層１０７、エミッタ層１０５（エミッタキャップ層１０６が形成されていない部分）及び第２サブコレクタ層１０８（コレクタ層１０３が形成されていない部分）のそれぞれの上側に開口部が設けられたフォトレジストパターン１３４を形成する。続いて、フォトレジストパターン１３４をマスクとして、絶縁膜１２２に対してドライエッチング又はウェットエッチングを行うことにより、エミッタコンタクト層１０７、エミッタ層１０５（エミッタキャップ層１０６が形成されていない部分）及び第２サブコレクタ層１０８（コレクタ層１０３が形成されていない部分）のそれぞれに達するコンタクトホール１２３Ａ、１２３Ｂ及び１２３Ｃを形成する。
次に、フォトレジストパターン１３４を除去した後、図４に示すように、コンタクトホール１２３Ａ、１２３Ｂ及び１２３Ｃを含む配線形成領域に開口部が設けられたフォトレジストパターン１３５を形成する。その後、例えば蒸着法により、半絶縁性基板１０１の全面を覆うように配線形成用導電膜１１５を形成する。ここで、配線形成用導電膜１１５は、例えば、下から順にＰｔ層、Ｔｉ層、Ｐｔ層、Ａｕ層及びＴｉ層が積層された構造を持つ。続いて、リフトオフ法により、フォトレジストパターン１３５と共にその上に堆積された配線形成用導電膜１１５を除去することによって、コンタクトホール１２３Ａを介してエミッタコンタクト層１０７から引き出された配線１１５Ａ、コンタクトホール１２３Ｂを介してエミッタ層１０５から引き出された配線１１５Ｂ、及びコンタクトホール１２３Ｃを介して第２サブコレクタ層１０８から引き出された配線１１５Ｃを形成する。すなわち、本実施形態においては、配線１１５Ａ、１１５Ｂ及び１１５Ｃはそれぞれ、エミッタ電極、ベース電極及びコレクタ電極を兼ねている。
次に、各単位ＨＢＴセル同士を電気的に分離するための素子分離領域（イオン注入によって形成された分離領域）１４１を不活性化するための熱処理を行う。本実施形態では、当該熱処理によって、配線１１５Ａの最下層部分を構成する金属（具体的にはＰｔ）と、エミッタコンタクト層１０７における配線１１５Ａとの接触箇所の構成材料とを反応させる。同様に、配線１１５Ｂの最下層部分を構成する金属（具体的にはＰｔ）と、エミッタ層１０５における配線１１５Ｂとの接触箇所の構成材料とを反応させると共に、配線１１５Ｃの最下層部分を構成する金属（具体的にはＰｔ）と、第２サブコレクタ層１０８における配線１１５Ｃとの接触箇所の構成材料とを反応させる。これにより、エミッタコンタクト層１０７における配線１１５Ａの下側には第１のＰｔ合金化反応層１１６が形成され、エミッタ層１０５における配線１１５Ｂの下側には第２のＰｔ合金化反応層１１７が形成され、第２サブコレクタ層１０８における配線１１５Ｃの下側には第３のＰｔ合金化反応層１１８が形成される。尚、第１のＰｔ合金化反応層１１６はエミッタコンタクト層１０７の内部のみに形成される。また、第２のＰｔ合金化反応層１１７は、エミッタ層１０５を貫通してベース層１０４とオーミック接触するように形成される。また、第３のＰｔ合金化反応層１１８は第２サブコレクタ層１０８の内部のみに形成される。
以上に説明した方法によって、図１に示す本実施形態のＨＢＴが完成する。
第１の実施形態によると、エミッタコンタクト層１０７及び第２サブコレクタ層１０８のそれぞれにバンドギャップの小さい材料からなる高濃度ｎ型半導体を用いる。このため、エミッタコンタクト層１０７から引き出される配線（エミッタ引き出し配線）１１５Ａに用いられる金属とエミッタコンタクト層１０７との間のオーミック接続を容易に実現できると共に、第２サブコレクタ層１０８から引き出される配線（コレクタ引き出し配線）１１５Ｃに用いられる金属と第２サブコレクタ層１０８との間のオーミック接続を容易に実現できる。すなわち、ベース電極を兼ねる配線（ベース引き出し配線）１１５Ｂを形成できるのみならず、エミッタ電極を兼ねるエミッタ引き出し配線１１５Ａを形成できると共にコレクタ電極を兼ねるコレクタ引き出し配線１１５Ｃを形成できる。従って、従来技術において配線形成工程とは別に行われていた、エミッタ電極、ベース電極及びコレクタ電極を形成する工程を削減できるため、製造コストを低減することができる。
また、従来技術においては、エミッタサイズを決めるに際して、エミッタコンタクト層とエミッタ電極との間の重ね合わせずれ、エミッタ電極とコンタクトホールとの間の重ね合わせずれ、及びコンタクトホールと配線との間の重ね合わせずれの３つの重ね合わせずれを考慮する必要があった。
それに対して、第１の実施形態によると、エミッタサイズを決めるに際して、エミッタコンタクト層１０７とコンタクトホール１２３Ａとの間の重ね合わせずれ、及びコンタクトホール１２３Ａとエミッタ引き出し配線１１５Ａとの間の重ね合わせずれの２つの重ね合わせずれのみを考慮すれば良い。このため、従来技術と比べてエミッタサイズを縮小させることができ、それによってＨＢＴの高性能化、いわゆる高周波特性の向上を図ることができる。
（第２の実施形態）
以下、本発明の第２の実施形態に係るＨＢＴ及びその製造方法について図面を参照しながら説明する。尚、本実施形態に係るＨＢＴが第１の実施形態と異なっている点は、第１の実施形態では、配線１１５Ｂにおけるベース電極となる部分がエミッタ層１０５を挟んでベース層１０４上に形成されていたのに対して、本実施形態では、後述するように、配線１１５Ｂにおけるベース電極となる部分がベース層１０４の直上に形成されていることである。
図５は、本実施形態に係るＨＢＴの構造を示す断面図である。
図５に示すように、例えばＧａＡｓよりなる半絶縁性基板１０１の上に、ｎ型不純物が例えば５×１０18ｃｍ-3程度と高濃度にドープされたｎ型ＧａＡｓ層よりなる第１サブコレクタ層１０２が形成されている。また、第１サブコレクタ層１０２上には、ｎ型不純物が例えば１×１０19ｃｍ-3程度と高濃度にドープされたｎ型ＩｎＧａＡｓ層よりなる第２サブコレクタ層１０８が形成されている。第２サブコレクタ層１０８を構成するＩｎＧａＡｓのバンドギャップは、第１サブコレクタ層１０２を構成するＧａＡｓのバンドギャップよりも小さい。
第２サブコレクタ層１０８における所定の領域の上には、ｎ型不純物が例えば１×１０16ｃｍ-3程度と低濃度にドープされたｎ型ＧａＡｓ層よりなるコレクタ層１０３、及びｐ型不純物が例えば４×１０19ｃｍ-3程度と高濃度にドープされたｐ型ＧａＡｓ層よりなるベース層１０４が順に積層されている。すなわち、第２サブコレクタ層１０８上においてコレクタ層１０３及びベース層１０４の積層構造は凸形状に形成されている。尚、コレクタ層１０３としてｉ型ＧａＡｓ層を用いてもよい。
ベース層１０４における所定の領域の上には、ｎ型不純物が例えば３×１０17ｃｍ-3程度の濃度でドープされたｎ型ＩｎＧａＰ（具体的にはＩｎ組成比が約４８％のＩｎ0.48Ｇａ0.52Ｐ）層よりなるエミッタ層１０５、ｎ型不純物が例えば３×１０18ｃｍ-3程度と高濃度にドープされたｎ型ＧａＡｓ層よりなるエミッタキャップ層１０６、及びｎ型不純物が例えば１×１０19ｃｍ-3程度と高濃度にドープされたｎ型ＩｎＧａＡｓ層よりなるエミッタコンタクト層１０７が順に積層されている。すなわち、ベース層１０４上においてエミッタ層１０５、エミッタキャップ層１０６及びエミッタコンタクト層１０７の積層構造は凸形状に形成されている。ここで、エミッタ層１０５を構成するＩｎ0.48Ｇａ0.52Ｐのバンドギャップは、ベース層１０４を構成するＧａＡｓのバンドギャップよりも大きい。また、エミッタコンタクト層１０７を構成するＩｎＧａＡｓのバンドギャップは、エミッタキャップ層１０６を構成するＧａＡｓのバンドギャップよりも小さい。
前述の各半導体層が設けられた半絶縁性基板１０１の全面を覆うように、絶縁膜１２２が堆積されている。絶縁膜１２２におけるエミッタコンタクト層１０７、ベース層１０４（エミッタ層１０５が形成されていない部分）及び第２サブコレクタ層１０８（コレクタ層１０３が形成されていない部分）のそれぞれの上側にはコンタクトホール１２３Ａ、１２３Ｂ及び１２３Ｃが設けられている。
本実施形態の特徴として、コンタクトホール１２３Ａを介してエミッタコンタクト層１０７からは配線１１５Ａが直接引き出されており、コンタクトホール１２３Ｂを介してベース層１０４からは配線１１５Ｂが直接引き出されており、コンタクトホール１２３Ｃを介して第２サブコレクタ層１０８からは配線１１５Ｃが直接引き出されている。すなわち、配線１１５Ａはエミッタ電極となる部分を持ち、配線１１５Ｂはベース電極となる部分を持ち、配線１１５Ｃはコレクタ電極となる部分を持つ。ここで、配線１１５Ａ、１１５Ｂ及び１１５Ｃは例えばＰｔ／Ｔｉ／Ｐｔ／Ａｕ／Ｔｉ構造を持つ。
エミッタコンタクト層１０７における配線１１５Ａ（エミッタ電極となる部分）との接続箇所には第１のＰｔ合金化反応層１１６が形成されている。ここで、第１のＰｔ合金化反応層１１６は、熱処理によって、配線１１５Ａの最下層部分を構成するＰｔと、エミッタコンタクト層１０７を構成するＩｎＧａＡｓとを反応させることによって形成されたものである。また、第１のＰｔ合金化反応層１１６は、エミッタコンタクト層１０７の内部のみに形成されている。
ベース層１０４における配線１１５Ｂ（ベース電極となる部分）との接続箇所には第２のＰｔ合金化反応層１１７が形成されている。ここで、第２のＰｔ合金化反応層１１７は、熱処理によって、配線１１５Ｂの最下層部分を構成するＰｔと、ベース層１０４を構成するＧａＡｓとを反応させることによって形成されたものである。また、第２のＰｔ合金化反応層１１７は、ベース層１０４の内部のみに形成されている。
第２サブコレクタ層１０８における配線１１５Ｃ（コレクタ電極となる部分）との接続箇所には第３のＰｔ合金化反応層１１８が形成されている。ここで、第３のＰｔ合金化反応層１１８は、熱処理によって、配線１１５Ｃの最下層部分を構成するＰｔと、第２サブコレクタ層１０８を構成するＩｎＧａＡｓとを反応させることによって形成されたものである。また、第３のＰｔ合金化反応層１１８は、第２サブコレクタ層１０８の内部のみに形成されている。
尚、本実施形態においては、個々のＨＢＴ（単位ＨＢＴ）同士を電気的に分離するために、各ＨＢＴ形成領域の周辺には、第２サブコレクタ層１０８及び第１サブコレクタ層１０２の積層構造を貫いて基板１０１まで達する素子分離領域１４１が形成されている。
以下、図５に示す本実施形態のＨＢＴの製造方法について、図面を参照しながら説明する。
図６（ａ）〜（ｃ）、図７（ａ）、（ｂ）及び図８は、本実施形態に係るＨＢＴの製造方法の各工程を示す断面図である。
まず、図６（ａ）に示すように、例えばＧａＡｓよりなる半絶縁性基板１０１の上に、例えばＭＢＥ法又はＭＯＣＶＤ法等の結晶成長法により、ｎ型不純物が例えば５×１０18ｃｍ-3程度と高濃度にドープされたｎ型ＧａＡｓ層よりなる第１サブコレクタ層１０２と、ｎ型不純物が例えば１×１０19ｃｍ-3程度と高濃度にドープされたｎ型ＩｎＧａＡｓ層よりなる第２サブコレクタ層１０８と、ｎ型不純物が例えば１×１０16ｃｍ-3程度と低濃度にドープされたｎ型ＧａＡｓ層よりなるコレクタ層形成用膜１５３と、ｐ型不純物が例えば４×１０19ｃｍ-3程度と高濃度にドープされたｐ型ＧａＡｓ層よりなるベース層形成用膜１５４と、ｎ型不純物が例えば３×１０17ｃｍ-3程度の濃度でドープされたｎ型ＩｎＧａＰ（具体的にはＩｎ組成比が約４８％のＩｎ0.48Ｇａ0.52Ｐ）層よりなるエミッタ層形成用膜１５５と、ｎ型不純物が例えば３×１０18ｃｍ-3程度と高濃度にドープされたｎ型ＧａＡｓ層よりなるエミッタキャップ層形成用膜１５６と、ｎ型不純物が例えば１×１０19ｃｍ-3程度と高濃度にドープされたｎ型ＩｎＧａＡｓ層よりなるエミッタコンタクト層形成用膜１５７とを順次形成する。尚、コレクタ層形成用膜１５３としてｉ型ＧａＡｓ層を形成してもよい。また、エミッタ層形成用膜１５５を構成するＩｎ0.48Ｇａ0.52Ｐのバンドギャップは、ベース層形成用膜１５４を構成するＧａＡｓのバンドギャップよりも大きい。また、エミッタコンタクト層形成用膜１５７を構成するＩｎＧａＡｓのバンドギャップは、エミッタキャップ層形成用膜１５６を構成するＧａＡｓのバンドギャップよりも小さい。
次に、図６（ｂ）に示すように、エミッタ形成領域を保護するフォトレジストパターン１３１をマスクとして、ドライエッチング又はウェットエッチングを用いてエミッタコンタクト層形成用膜１５７、エミッタキャップ層形成用膜１５６及びエミッタ層形成用膜１５５を順次パターン化する。これにより、エミッタ層１０５とエミッタキャップ層１０６とエミッタコンタクト層１０７との積層構造よりなるエミッタ島領域が形成されると共にベース層形成用膜１５４におけるベース電極形成領域が露出する。このとき、ＧａＡｓ層よりなるベース層形成用膜１５４は殆どエッチングされない。
次に、フォトレジストパターン１３１を除去した後、図６（ｃ）に示すように、エミッタ形成領域を含むベース形成領域を保護するフォトレジストパターン１３２をマスクとして、ドライエッチング又はウェットエッチングによりベース層形成用膜１５４及びコレクタ層形成用膜１５３を順次パターン化する。これにより、コレクタ層１０３とベース層１０４との積層構造よりなるベース島領域が形成されると共に第２サブコレクタ層１０８におけるコレクタ電極形成領域が露出する。このとき、ＩｎＧａＡｓよりなる第２サブコレクタ層１０８は殆どエッチングされない。すなわち、ＩｎＧａＡｓ層である第２サブコレクタ層１０８が、エッチングストッパ層として作用するため、従来技術と比較して、ベース島領域を形成する際のエッチング精度を大幅に向上させることができる。
次に、フォトレジストパターン１３２を除去した後、図７（ａ）に示すように、各単位ＨＢＴセル（個々のＨＢＴ形成領域）を保護するフォトレジストパターン１３３をマスクとして、第２サブコレクタ層１０８及び第１サブコレクタ層１０２のそれぞれに対して、例えばＨｅ（ヘリウム）イオンを注入し、それによって素子分離領域１４１を形成する。これにより、各単位ＨＢＴセル同士が分離される。
次に、フォトレジストパターン１３３を除去した後、図７（ｂ）に示すように、半絶縁性基板１０１の全面を覆うように例えばＳｉＯ2 膜よりなる絶縁膜１２２を堆積した後、エミッタコンタクト層１０７、ベース層１０４（エミッタ層１０５が形成されていない部分）及び第２サブコレクタ層１０８（コレクタ層１０３が形成されていない部分）のそれぞれの上側に開口部が設けられたフォトレジストパターン１３４を形成する。続いて、フォトレジストパターン１３４をマスクとして、絶縁膜１２２に対してドライエッチング又はウェットエッチングを行うことにより、エミッタコンタクト層１０７、ベース層１０４（エミッタ層１０５が形成されていない部分）及び第２サブコレクタ層１０８（コレクタ層１０３が形成されていない部分）のそれぞれに達するコンタクトホール１２３Ａ、１２３Ｂ及び１２３Ｃを形成する。
次に、フォトレジストパターン１３４を除去した後、図８に示すように、コンタクトホール１２３Ａ、１２３Ｂ及び１２３Ｃを含む配線形成領域に開口部が設けられたフォトレジストパターン１３５を形成する。その後、例えば蒸着法により、半絶縁性基板１０１の全面を覆うように配線形成用導電膜１１５を形成する。ここで、配線形成用導電膜１１５は、例えば、下から順にＰｔ層、Ｔｉ層、Ｐｔ層、Ａｕ層及びＴｉ層が積層された構造を持つ。続いて、リフトオフ法により、フォトレジストパターン１３５と共にその上に堆積された配線形成用導電膜１１５を除去することによって、コンタクトホール１２３Ａを介してエミッタコンタクト層１０７から引き出された配線１１５Ａ、コンタクトホール１２３Ｂを介してベース層１０４から引き出された配線１１５Ｂ、及びコンタクトホール１２３Ｃを介して第２サブコレクタ層１０８から引き出された配線１１５Ｃを形成する。すなわち、本実施形態においては、配線１１５Ａ、１１５Ｂ及び１１５Ｃはそれぞれ、エミッタ電極、ベース電極及びコレクタ電極を兼ねている。
次に、各単位ＨＢＴセル同士を電気的に分離するための素子分離領域（イオン注入によって形成された分離領域）１４１を不活性化するための熱処理を行う。本実施形態では、当該熱処理によって、配線１１５Ａの最下層部分を構成する金属（具体的にはＰｔ）と、エミッタコンタクト層１０７における配線１１５Ａとの接触箇所の構成材料とを反応させる。同様に、配線１１５Ｂの最下層部分を構成する金属（具体的にはＰｔ）と、ベース層１０４における配線１１５Ｂとの接触箇所の構成材料とを反応させると共に、配線１１５Ｃの最下層部分を構成する金属（具体的にはＰｔ）と、第２サブコレクタ層１０８における配線１１５Ｃとの接触箇所の構成材料とを反応させる。これにより、エミッタコンタクト層１０７における配線１１５Ａの下側には第１のＰｔ合金化反応層１１６が形成され、ベース層１０４における配線１１５Ｂの下側には第２のＰｔ合金化反応層１１７が形成され、第２サブコレクタ層１０８における配線１１５Ｃの下側には第３のＰｔ合金化反応層１１８が形成される。尚、第１のＰｔ合金化反応層１１６はエミッタコンタクト層１０７の内部のみに形成され、第２のＰｔ合金化反応層１１７はベース層１０４の内部のみに形成され、第３のＰｔ合金化反応層１１８は第２サブコレクタ層１０８の内部のみに形成される。
以上に説明した方法によって、図５に示す本実施形態のＨＢＴが完成する。
第２の実施形態によると、エミッタコンタクト層１０７及び第２サブコレクタ層１０８のそれぞれにバンドギャップの小さい材料からなる高濃度ｎ型半導体を用いる。このため、エミッタコンタクト層１０７から引き出される配線（エミッタ引き出し配線）１１５Ａに用いられる金属とエミッタコンタクト層１０７との間のオーミック接続を容易に実現できると共に、第２サブコレクタ層１０８から引き出される配線（コレクタ引き出し配線）１１５Ｃに用いられる金属と第２サブコレクタ層１０８との間のオーミック接続を容易に実現できる。すなわち、ベース電極を兼ねる配線（ベース引き出し配線）１１５Ｂを形成できるのみならず、エミッタ電極を兼ねるエミッタ引き出し配線１１５Ａを形成できると共にコレクタ電極を兼ねるコレクタ引き出し配線１１５Ｃを形成できる。従って、従来技術において配線形成工程とは別に行われていた、エミッタ電極、ベース電極及びコレクタ電極を形成する工程を削減できるため、製造コストを低減することができる。
また、従来技術においては、エミッタサイズを決めるに際して、エミッタコンタクト層とエミッタ電極との間の重ね合わせずれ、エミッタ電極とコンタクトホールとの間の重ね合わせずれ、及びコンタクトホールと配線との間の重ね合わせずれの３つの重ね合わせずれを考慮する必要があった。
それに対して、第２の実施形態によると、エミッタサイズを決めるに際して、エミッタコンタクト層１０７とコンタクトホール１２３Ａとの間の重ね合わせずれ、及びコンタクトホール１２３Ａとエミッタ引き出し配線１１５Ａとの間の重ね合わせずれの２つの重ね合わせずれのみを考慮すれば良い。このため、従来技術と比べてエミッタサイズを縮小させることができ、それによってＨＢＴの高性能化、いわゆる高周波特性の向上を図ることができる。
（第３の実施形態）
以下、本発明の第３の実施形態に係るＨＢＴ及びその製造方法について図面を参照しながら説明する。
図９は、本実施形態に係るＨＢＴの構造を示す断面図である。
図９に示すように、例えばＧａＡｓよりなる半絶縁性基板２０１の上に、ｎ型不純物が例えば５×１０18ｃｍ-3程度と高濃度にドープされたｎ型ＧａＡｓ層よりなる第１サブコレクタ層２０２が形成されている。また、第１サブコレクタ層２０２上には、ｎ型不純物が例えば１×１０19ｃｍ-3程度と高濃度にドープされたｎ型ＩｎＧａＡｓ層よりなる第２サブコレクタ層２０８が形成されている。第２サブコレクタ層２０８を構成するＩｎＧａＡｓのバンドギャップは、第１サブコレクタ層２０２を構成するＧａＡｓのバンドギャップよりも小さい。
第２サブコレクタ層２０８における所定の領域の上には、ｎ型不純物が例えば１×１０16ｃｍ-3程度と低濃度にドープされたｎ型ＧａＡｓ層よりなるコレクタ層２０３、ｐ型不純物が例えば４×１０19ｃｍ-3程度と高濃度にドープされたｐ型ＧａＡｓ層よりなるベース層２０４、及びｎ型不純物が例えば３×１０17ｃｍ-3程度の濃度でドープされたｎ型ＩｎＧａＰ（具体的にはＩｎ組成比が約４８％のＩｎ0.48Ｇａ0.52Ｐ）層よりなるエミッタ層２０５が順に積層されている。すなわち、第２サブコレクタ層２０８上においてコレクタ層２０３、ベース層２０４及びエミッタ層２０５の積層構造は凸形状に形成されている。ここで、エミッタ層２０５の面積はベース層２０４の面積よりも大きく、エミッタ層２０５の端部はベース層２０４から庇状に突き出ている。尚、コレクタ層２０３としてｉ型ＧａＡｓ層を用いてもよい。また、エミッタ層２０５を構成するＩｎ0.48Ｇａ0.52Ｐのバンドギャップは、ベース層２０４を構成するＧａＡｓのバンドギャップよりも大きい。
エミッタ層２０５における所定の領域の上には、ｎ型不純物が例えば３×１０18ｃｍ-3程度と高濃度にドープされたｎ型ＧａＡｓ層よりなるエミッタキャップ層２０６、及びｎ型不純物が例えば１×１０19ｃｍ-3程度と高濃度にドープされたｎ型ＩｎＧａＡｓ層よりなるエミッタコンタクト層２０７が順に積層されている。すなわち、エミッタ層２０５上においてエミッタキャップ層２０６及びエミッタコンタクト層２０７の積層構造は凸形状に形成されている。ここで、エミッタコンタクト層２０７の面積はエミッタキャップ層２０６の面積よりも大きく、エミッタコンタクト層２０７の端部はエミッタキャップ層２０６から庇状に突き出ている。また、エミッタコンタクト層２０７を構成するＩｎＧａＡｓのバンドギャップは、エミッタキャップ層２０６を構成するＧａＡｓのバンドギャップよりも小さい。
本実施形態の特徴として、エミッタコンタクト層２０７から引き出された配線（エミッタ引き出し配線）２１５Ａと、エミッタ層２０５から引き出された配線（ベース引き出し配線）２１５Ｂと、第２サブコレクタ層２０８から引き出された配線（コレクタ引き出し配線）２１５Ｃとはセルフアラインにより形成されている。尚、エミッタ引き出し配線２１５Ａ、ベース引き出し配線２１５Ｂ及びコレクタ引き出し配線２１５Ｃはそれぞれエミッタコンタクト層２０７、エミッタ層２０５及び第２サブコレクタ層２０８から直接引き出されている。言い換えると、エミッタ引き出し配線２１５Ａ、ベース引き出し配線２１５Ｂ及びコレクタ引き出し配線２１５Ｃはそれぞれエミッタ電極、ベース電極及びコレクタ電極を兼ねている。
図１０（ａ）は、本実施形態に係るＨＢＴにおけるエミッタ引き出し配線２１５Ａの引き出し方向の要部断面図であり、図１０（ｂ）は、本実施形態に係るＨＢＴにおけるベース引き出し配線２１５Ｂの引き出し方向の要部断面図である。
図１０（ａ）及び（ｂ）に示すように、エミッタ引き出し配線２１５Ａの引き出し方向におけるエミッタコンタクト層２０７の庇状端部、及びベース引き出し配線２１５Ｂの引き出し方向におけるエミッタ層２０５の庇状端部はそれぞれ、例えばＴＥＯＳ（tetraethylorthosilicate ）膜からなる絶縁膜２２４によって覆われている。これにより、エミッタ引き出し配線２１５Ａ及びベース引き出し配線２１５Ｂをそれぞれ段切れを防止しながらエミッタコンタクト層２０７及びエミッタ層２０５から引き出すことが可能となる。
エミッタコンタクト層２０７における配線２１５Ａ（エミッタ電極となる部分）との接続箇所には第１のＰｔ合金化反応層２１６が形成されている。ここで、第１のＰｔ合金化反応層２１６は、熱処理によって、配線２１５Ａの最下層部分を構成するＰｔと、エミッタコンタクト層２０７を構成するＩｎＧａＡｓとを反応させることによって形成されたものである。また、第１のＰｔ合金化反応層２１６は、エミッタコンタクト層２０７の内部のみに形成されている。
エミッタ層２０５における配線２１５Ｂ（ベース電極となる部分）との接続箇所には第２のＰｔ合金化反応層２１７が形成されている。ここで、第２のＰｔ合金化反応層２１７は、熱処理によって、配線２１５Ｂの最下層部分を構成するＰｔと、エミッタ層２０５を構成するＩｎＧａＰとを反応させることによって形成されたものである。また、第２のＰｔ合金化反応層２１７は、エミッタ層２０５を貫通してベース層２０４に達するように形成されている。これにより、第２のＰｔ合金化反応層２１７を介して配線２１５Ｂ（ベース電極となる部分）とベース層２０４とを接触させることができるので、オーミックコンタクトが確実に得られる。
第２サブコレクタ層２０８における配線２１５Ｃ（コレクタ電極となる部分）との接続箇所には第３のＰｔ合金化反応層２１８が形成されている。ここで、第３のＰｔ合金化反応層２１８は、熱処理によって、配線２１５Ｃの最下層部分を構成するＰｔと、第２サブコレクタ層２０８を構成するＩｎＧａＡｓとを反応させることによって形成されたものである。また、第３のＰｔ合金化反応層２１８は、第２サブコレクタ層２０８の内部のみに形成されている。
尚、本実施形態においては、個々のＨＢＴ（単位ＨＢＴ）同士を電気的に分離するために、各ＨＢＴ形成領域の周辺には、第２サブコレクタ層２０８及び第１サブコレクタ層２０２の積層構造を貫いて基板２０１まで達する素子分離領域２４１が形成されている。
以下、図９及び図１０（ａ）、（ｂ）に示す本実施形態のＨＢＴの製造方法について、図面を参照しながら説明する。
図１１（ａ）〜（ｃ）、図１２（ａ）、（ｂ）、図１３（ａ）、図１４及び図１５（ａ）、（ｂ）は、本実施形態に係るＨＢＴの製造方法の各工程を示す断面図であり、図１３（ｂ）は、本実施形態に係るＨＢＴの製造方法の一工程を示す平面図である。尚、図１５（ａ）は、本実施形態に係るＨＢＴにおけるエミッタ引き出し配線の引き出し方向の要部工程断面図であり、図１５（ｂ）は、本実施形態に係るＨＢＴにおけるベース引き出し配線の引き出し方向の要部工程断面図である。
まず、図１１（ａ）に示すように、例えばＧａＡｓよりなる半絶縁性基板２０１の上に、例えばＭＢＥ法又はＭＯＣＶＤ法等の結晶成長法により、ｎ型不純物が例えば５×１０18ｃｍ-3程度と高濃度にドープされたｎ型ＧａＡｓ層よりなる第１サブコレクタ層２０２と、ｎ型不純物が例えば１×１０19ｃｍ-3程度と高濃度にドープされたｎ型ＩｎＧａＡｓ層よりなる第２サブコレクタ層２０８と、ｎ型不純物が例えば１×１０16ｃｍ-3程度と低濃度にドープされたｎ型ＧａＡｓ層よりなるコレクタ層形成用膜２５３と、ｐ型不純物が例えば４×１０19ｃｍ-3程度と高濃度にドープされたｐ型ＧａＡｓ層よりなるベース層形成用膜２５４と、ｎ型不純物が例えば３×１０17ｃｍ-3程度の濃度でドープされたｎ型ＩｎＧａＰ（具体的にはＩｎ組成比が約４８％のＩｎ0.48Ｇａ0.52Ｐ）層よりなるエミッタ層形成用膜２５５と、ｎ型不純物が例えば３×１０18ｃｍ-3程度と高濃度にドープされたｎ型ＧａＡｓ層よりなるエミッタキャップ層形成用膜２５６と、ｎ型不純物が例えば１×１０19ｃｍ-3程度と高濃度にドープされたｎ型ＩｎＧａＡｓ層よりなるエミッタコンタクト層形成用膜２５７とを順次形成する。尚、コレクタ層形成用膜２５３としてｉ型ＧａＡｓ層を形成してもよい。また、エミッタ層形成用膜２５５を構成するＩｎ0.48Ｇａ0.52Ｐのバンドギャップは、ベース層形成用膜２５４を構成するＧａＡｓのバンドギャップよりも大きい。また、エミッタコンタクト層形成用膜２５７を構成するＩｎＧａＡｓのバンドギャップは、エミッタキャップ層形成用膜２５６を構成するＧａＡｓのバンドギャップよりも小さい。
次に、図１１（ｂ）に示すように、エミッタ形成領域を保護するフォトレジストパターン２３１をマスクとして、ドライエッチング又はウェットエッチングを用いてエミッタコンタクト層形成用膜２５７及びエミッタキャップ層形成用膜２５６を順次パターン化する。これにより、エミッタキャップ層２０６とエミッタコンタクト層２０７との積層構造よりなるエミッタ島領域が形成されると共にエミッタ層形成用膜２５５におけるベース電極形成領域が露出する。このとき、Ｉｎ0.48Ｇａ0.52Ｐよりなるエミッタ層形成用膜２５５は殆どエッチングされない。
次に、フォトレジストパターン２３１を除去した後、図１１（ｃ）に示すように、エミッタ形成領域を含むベース形成領域を保護するフォトレジストパターン２３２をマスクとして、ドライエッチング又はウェットエッチングによりエミッタ層形成用膜２５５、ベース層形成用膜２５４及びコレクタ層形成用膜２５３を順次パターン化する。これにより、コレクタ層２０３とベース層２０４とエミッタ層２０５との積層構造よりなるベース島領域が形成されると共に第２サブコレクタ層２０８におけるコレクタ電極形成領域が露出する。このとき、ＩｎＧａＡｓよりなる第２サブコレクタ層２０８は殆どエッチングされない。すなわち、ＩｎＧａＡｓ層である第２サブコレクタ層２０８が、エッチングストッパ層として作用するため、従来技術と比較して、ベース島領域を形成する際のエッチング精度を大幅に向上させることができる。
次に、フォトレジストパターン１３２を除去した後、図１２（ａ）に示すように、例えばクエン酸系エッチング溶液により、エミッタキャップ層２０６、ベース層２０４及びコレクタ層２０３に対して選択的にサイドエッチングを行う。これにより、エミッタコンタクト層２０７の端部がエミッタキャップ層２０６から庇状に突き出ると共に、エミッタ層２０５の端部がベース層２０４から庇状に突き出る。また、このとき、ＩｎＧａＡｓよりなるエミッタコンタクト層２０７及び第２サブコレクタ層２０８、並びにＩｎＧａＰよりなるエミッタ層２０５はほとんどエッチングされない。
次に、図１２（ｂ）に示すように、各単位ＨＢＴセル（個々のＨＢＴ形成領域）を保護するフォトレジストパターン２３３をマスクとして、第２サブコレクタ層２０８及び第１サブコレクタ層２０２のそれぞれに対して、例えばＨｅ（ヘリウム）イオンを注入し、それによって素子分離領域２４１を形成する。これにより、各単位ＨＢＴセル同士が分離される。
次に、フォトレジストパターン２３３を除去した後、例えばＣＶＤ（chemical vapor deposition ）法等により、半絶縁性基板２０１の全面を覆うように例えばＴＥＯＳ膜からなる絶縁膜２２４を形成し、それによってエミッタコンタクト層２０７の庇状端部、及びエミッタ層２０５の庇状端部を絶縁膜２２４によって覆う。その後、図１３（ａ）に示すように、所定の領域（少なくとも、エミッタ引き出し配線２１５Ａ（図１５（ａ）参照）の引き出し方向におけるエミッタコンタクト層２０７の庇状端部及びベース引き出し配線２１５Ｂ（図１５（ｂ）参照）の引き出し方向におけるエミッタ層２０５の庇状端部）を覆うフォトレジストパターン２３６を形成した後、フォトレジストパターン２３６をマスクとして、絶縁膜２２４に対してドライエッチング又はウェットエッチングを行う。これにより、エミッタ引き出し配線２１５Ａの引き出し方向を除いてエミッタコンタクト層２０７の庇状端部を覆う絶縁膜２２４が除去されると共に、ベース引き出し配線２１５Ｂの引き出し方向を除いてエミッタ層２０５の庇状端部を覆う絶縁膜２２４が除去される。
次に、図１３（ｂ）に示すように、エミッタコンタクト層２０７の上、エミッタ層２０５（エミッタコンタクト層２０７の外側の領域）の上、第２サブコレクタ層２０８（エミッタ層２０５の外側の領域）の上、並びにエミッタ引き出し配線２１５Ａの引き出し方向、ベース引き出し配線２１５Ｂの引き出し方向及びコレクタ引き出し配線２１５Ｃ（図９参照）の引き出し方向に位置する絶縁膜２２４の上にそれぞれ開口部が設けられたフォトレジストパターン２３７を形成する。その後、例えば蒸着法により、半絶縁性基板２０１の全面を覆うように配線形成用導電膜２１５を形成する。ここで、配線形成用導電膜２１５は、例えば、下から順にＰｔ層、Ｔｉ層、Ｐｔ層、Ａｕ層及びＴｉ層が積層された構造を持つ。続いて、リフトオフ法により、フォトレジストパターン２３７と共にその上に堆積された配線形成用導電膜２１５を除去する。これにより、図１４及び図１５（ａ）、（ｂ）に示すように、エミッタコンタクト層２０７から引き出されたエミッタ引き出し配線２１５Ａ、エミッタ層２０５から引き出されたベース引き出し配線２１５Ｂ、及び第２サブコレクタ層２０８から引き出されたコレクタ引き出し配線２１５Ｃが形成される。すなわち、本実施形態においては、配線２１５Ａ、２１５Ｂ及び２１５Ｃはそれぞれ、エミッタ電極、ベース電極及びコレクタ電極を兼ねている。
尚、本実施形態の特徴として、エミッタコンタクト層２０７の端部がエミッタキャップ層２０６から庇状に突き出ていると共にエミッタ層２０５の端部がベース層２０４から庇状に突き出ていることから、エミッタコンタクト層２０７の上、エミッタ層２０５の上、及び第２サブコレクタ層２０８の上にはそれぞれ、エミッタ電極を兼ねるエミッタ引き出し配線２１５Ａ、ベース電極を兼ねるベース引き出し配線２１５Ｂ、及びコレクタ電極を兼ねるコレクタ引き出し配線２１５Ｃがセルフアラインによって形成される。すなわち、エミッタコンタクト層２０７の庇状端部によってエミッタ引き出し配線２１５Ａとベース引き出し配線２１５Ｂとが接続してしまうことを防止できると共にエミッタ層２０５の庇状端部によってベース引き出し配線２１５Ｂとコレクタ引き出し配線２１５Ｃとが接続してしまうことを防止できるので、従来技術のように、半導体層を覆う絶縁膜にコンタクトホールを設けて当該コンタクトホールに位置合わせして引き出し配線を形成する必要がない。
また、図１５（ａ）及び（ｂ）に示すように、エミッタ引き出し配線２１５Ａの引き出し方向におけるエミッタコンタクト層２０７の庇状端部、及びベース引き出し配線２１５Ｂの引き出し方向におけるエミッタ層２０５の庇状端部はそれぞれ絶縁膜２２４によって覆われている。このため、エミッタ引き出し配線２１５Ａ及びベース引き出し配線２１５Ｂをそれぞれ段切れを防止しながらエミッタコンタクト層２０７及びエミッタ層２０５から引き出すことが可能となる。
次に、各単位ＨＢＴセル同士を電気的に分離するための素子分離領域（イオン注入によって形成された分離領域）２４１を不活性化するための熱処理を行う。本実施形態では、当該熱処理によって、配線２１５Ａの最下層部分を構成する金属（具体的にはＰｔ）と、エミッタコンタクト層２０７における配線２１５Ａとの接触箇所の構成材料とを反応させる。同様に、配線２１５Ｂの最下層部分を構成する金属（具体的にはＰｔ）と、エミッタ層２０５における配線２１５Ｂとの接触箇所の構成材料とを反応させると共に、配線２１５Ｃの最下層部分を構成する金属（具体的にはＰｔ）と、第２サブコレクタ層２０８における配線２１５Ｃとの接触箇所の構成材料とを反応させる。これにより、エミッタコンタクト層２０７における配線２１５Ａの下側には第１のＰｔ合金化反応層２１６が形成され、エミッタ層２０５における配線２１５Ｂの下側には第２のＰｔ合金化反応層２１７が形成され、第２サブコレクタ層２０８における配線２１５Ｃの下側には第３のＰｔ合金化反応層２１８が形成され、図９に示す本実施形態のＨＢＴが完成する。尚、第１のＰｔ合金化反応層２１６はエミッタコンタクト層２０７の内部のみに形成される。また、第２のＰｔ合金化反応層２１７は、エミッタ層２０５を貫通してベース層２０４とオーミック接触するように形成される。また、第３のＰｔ合金化反応層２１８は第２サブコレクタ層２０８の内部のみに形成される。
第３の実施形態によると、エミッタコンタクト層２０７及び第２サブコレクタ層２０８のそれぞれにバンドギャップの小さい材料からなる高濃度ｎ型半導体を用いる。このため、エミッタコンタクト層２０７から引き出されるエミッタ引き出し配線２１５Ａに用いられる金属とエミッタコンタクト層２０７との間のオーミック接続を容易に実現できると共に、第２サブコレクタ層１０８から引き出されるコレクタ引き出し配線２１５Ｃに用いられる金属と第２サブコレクタ層２０８との間のオーミック接続を容易に実現できる。すなわち、ベース電極を兼ねるベース引き出し配線２１５Ｂを形成できるのみならず、エミッタ電極を兼ねるエミッタ引き出し配線２１５Ａを形成できると共にコレクタ電極を兼ねるコレクタ引き出し配線２１５Ｃを形成できる。従って、従来技術において配線形成工程とは別に行われていた、エミッタ電極、ベース電極及びコレクタ電極を形成する工程を削減できるため、製造コストを低減することができる。
また、従来技術においては、エミッタサイズを決めるに際して、エミッタコンタクト層とエミッタ電極との間の重ね合わせずれ、エミッタ電極とコンタクトホールとの間の重ね合わせずれ、及びコンタクトホールと配線との間の重ね合わせずれの３つの重ね合わせずれを考慮する必要があった。
それに対して、第３の実施形態によると、エミッタ引き出し配線２１５Ａ等の各配線をセルフアラインにより形成するため、言い換えると、コンタクトホールを形成することなくエミッタ引き出し配線２１５Ａの形成を行うため、エミッタサイズを決めるに際して、エミッタコンタクト層２０７とコンタクトホールとの間の重ね合わせずれ、及びコンタクトホールとエミッタ引き出し配線２１５Ａとの間の重ね合わせずれを考慮する必要がなくなる。従って、従来技術と比べてエミッタサイズをさらに縮小させることができるので、ＨＢＴの高性能化、いわゆる高周波特性の向上をより一層図ることができる。
さらに、第３の実施形態によると、コンタクトホールを形成することなくベース引き出し配線２１５Ｂの形成を行うので、ベース引き出し配線２１５Ｂのベース電極部分（エミッタ層２０５との接触部分）とエミッタ（実質的なエミッタ領域（エミッタ層２０５におけるエミッタキャップ層２０６の下側部分））との間の距離を縮めることができる。このため、ベース抵抗が減少し、その結果、更なる高周波特性の向上を図ることができる。
（第４の実施形態）
以下、本発明の第４の実施形態に係るＨＢＴ及びその製造方法について図面を参照しながら説明する。尚、本実施形態に係るＨＢＴが第３の実施形態と異なっている第１の点は、第３の実施形態では、配線２１５Ｂにおけるベース電極となる部分がエミッタ層２０５を挟んでベース層２０４上に形成されていたのに対して、本実施形態では、後述するように、配線２１５Ｂにおけるベース電極となる部分がベース層２０４の直上に形成されていることである。また、本実施形態に係るＨＢＴが第３の実施形態と異なっている第２の点は、第３の実施形態では、ベース層２０４の材料とコレクタ層２０３の材料とが同じであったのに対して、本実施形態では、後述するように、ベース層２０４とコレクタ層２０３との間にエッチング選択比を設けるために、ベース層２０４の材料とコレクタ層２０３の材料とが異なっていることである。
図１６は、本実施形態に係るＨＢＴの構造を示す断面図である。
図１６に示すように、例えばＧａＡｓよりなる半絶縁性基板２０１の上に、ｎ型不純物が例えば５×１０18ｃｍ-3程度と高濃度にドープされたｎ型ＧａＡｓ層よりなる第１サブコレクタ層２０２が形成されている。また、第１サブコレクタ層２０２上には、ｎ型不純物が例えば１×１０19ｃｍ-3程度と高濃度にドープされたｎ型ＩｎＧａＡｓ層よりなる第２サブコレクタ層２０８が形成されている。第２サブコレクタ層２０８を構成するＩｎＧａＡｓのバンドギャップは、第１サブコレクタ層２０２を構成するＧａＡｓのバンドギャップよりも小さい。
第２サブコレクタ層２０８における所定の領域の上には、ｎ型不純物が例えば１×１０16ｃｍ-3程度と低濃度にドープされたｎ型ＧａＡｓ層よりなるコレクタ層２０３、及びｐ型不純物が例えば４×１０19ｃｍ-3程度と高濃度にドープされたｐ型ＩｎＧａＡｓ層よりなるベース層２０４が順に積層されている。すなわち、第２サブコレクタ層２０８上においてコレクタ層２０３及びベース層２０４の積層構造は凸形状に形成されている。ここで、ベース層２０４の面積はコレクタ層２０３の面積よりも大きく、ベース層２０４の端部はコレクタ層２０３から庇状に突き出ている。尚、コレクタ層２０３としてｉ型ＧａＡｓ層を用いてもよい。
ベース層２０４における所定の領域の上には、ｎ型不純物が例えば３×１０17ｃｍ-3程度の濃度でドープされたｎ型ＩｎＧａＰ（具体的にはＩｎ組成比が約４８％のＩｎ0.48Ｇａ0.52Ｐ）層よりなるエミッタ層２０５、ｎ型不純物が例えば３×１０18ｃｍ-3程度と高濃度にドープされたｎ型ＧａＡｓ層よりなるエミッタキャップ層２０６、及びｎ型不純物が例えば１×１０19ｃｍ-3程度と高濃度にドープされたｎ型ＩｎＧａＡｓ層よりなるエミッタコンタクト層２０７が順に積層されている。すなわち、ベース層２０４上においてエミッタ層２０５、エミッタキャップ層２０６及びエミッタコンタクト層２０７の積層構造は凸形状に形成されている。ここで、エミッタ層２０５を構成するＩｎ0.48Ｇａ0.52Ｐのバンドギャップは、ベース層２０４を構成するＩｎＧａＡｓのバンドギャップよりも大きい。また、エミッタコンタクト層２０７を構成するＩｎＧａＡｓのバンドギャップは、エミッタキャップ層２０６を構成するＧａＡｓのバンドギャップよりも小さい。
本実施形態の特徴として、エミッタコンタクト層２０７から引き出された配線（エミッタ引き出し配線）２１５Ａと、ベース層２０４から引き出された配線（ベース引き出し配線）２１５Ｂと、第２サブコレクタ層２０８から引き出された配線（コレクタ引き出し配線）２１５Ｃとはセルフアラインにより形成されている。尚、エミッタ引き出し配線２１５Ａ、ベース引き出し配線２１５Ｂ及びコレクタ引き出し配線２１５Ｃはそれぞれエミッタコンタクト層２０７、ベース層２０４及び第２サブコレクタ層２０８から直接引き出されている。言い換えると、エミッタ引き出し配線２１５Ａ、ベース引き出し配線２１５Ｂ及びコレクタ引き出し配線２１５Ｃはそれぞれエミッタ電極、ベース電極及びコレクタ電極を兼ねている。
図１７（ａ）は、本実施形態に係るＨＢＴにおけるエミッタ引き出し配線２１５Ａの引き出し方向の要部断面図であり、図１７（ｂ）は、本実施形態に係るＨＢＴにおけるベース引き出し配線２１５Ｂの引き出し方向の要部断面図である。
図１７（ａ）及び（ｂ）に示すように、エミッタ引き出し配線２１５Ａの引き出し方向におけるエミッタコンタクト層２０７の庇状端部、及びベース引き出し配線２１５Ｂの引き出し方向におけるベース層２０４の庇状端部はそれぞれ、例えばＴＥＯＳ膜からなる絶縁膜２２４によって覆われている。これにより、エミッタ引き出し配線２１５Ａ及びベース引き出し配線２１５Ｂをそれぞれ段切れを防止しながらエミッタコンタクト層２０７及びベース層２０４から引き出すことが可能となる。
エミッタコンタクト層２０７における配線２１５Ａ（エミッタ電極となる部分）との接続箇所には第１のＰｔ合金化反応層２１６が形成されている。ここで、第１のＰｔ合金化反応層２１６は、熱処理によって、配線２１５Ａの最下層部分を構成するＰｔと、エミッタコンタクト層２０７を構成するＩｎＧａＡｓとを反応させることによって形成されたものである。また、第１のＰｔ合金化反応層２１６は、エミッタコンタクト層２０７の内部のみに形成されている。
ベース層２０４における配線２１５Ｂ（ベース電極となる部分）との接続箇所には第２のＰｔ合金化反応層２１７が形成されている。ここで、第２のＰｔ合金化反応層２１７は、熱処理によって、配線２１５Ｂの最下層部分を構成するＰｔと、ベース層２０４を構成するＩｎＧａＡｓとを反応させることによって形成されたものである。また、第２のＰｔ合金化反応層２１７は、ベース層２０４の内部のみに形成されている。
第２サブコレクタ層２０８における配線２１５Ｃ（コレクタ電極となる部分）との接続箇所には第３のＰｔ合金化反応層２１８が形成されている。ここで、第３のＰｔ合金化反応層２１８は、熱処理によって、配線２１５Ｃの最下層部分を構成するＰｔと、第２サブコレクタ層２０８を構成するＩｎＧａＡｓとを反応させることによって形成されたものである。また、第３のＰｔ合金化反応層２１８は、第２サブコレクタ層２０８の内部のみに形成されている。
尚、本実施形態においては、個々のＨＢＴ（単位ＨＢＴ）同士を電気的に分離するために、各ＨＢＴ形成領域の周辺には、第２サブコレクタ層２０８及び第１サブコレクタ層２０２の積層構造を貫いて基板２０１まで達する素子分離領域２４１が形成されている。
以下、図１６及び図１７（ａ）、（ｂ）に示す本実施形態のＨＢＴの製造方法について、図面を参照しながら説明する。
図１８（ａ）〜（ｃ）、図１９（ａ）、（ｂ）、図２０（ａ）、図２１及び図２２（ａ）、（ｂ）は、本実施形態に係るＨＢＴの製造方法の各工程を示す断面図であり、図２０（ｂ）は、本実施形態に係るＨＢＴの製造方法の一工程を示す平面図である。尚、図２２（ａ）は、本実施形態に係るＨＢＴにおけるエミッタ引き出し配線の引き出し方向の要部工程断面図であり、図２２（ｂ）は、本実施形態に係るＨＢＴにおけるベース引き出し配線の引き出し方向の要部工程断面図である。
まず、図１８（ａ）に示すように、例えばＧａＡｓよりなる半絶縁性基板２０１の上に、例えばＭＢＥ法又はＭＯＣＶＤ法等の結晶成長法により、ｎ型不純物が例えば５×１０18ｃｍ-3程度と高濃度にドープされたｎ型ＧａＡｓ層よりなる第１サブコレクタ層２０２と、ｎ型不純物が例えば１×１０19ｃｍ-3程度と高濃度にドープされたｎ型ＩｎＧａＡｓ層よりなる第２サブコレクタ層２０８と、ｎ型不純物が例えば１×１０16ｃｍ-3程度と低濃度にドープされたｎ型ＧａＡｓ層よりなるコレクタ層形成用膜２５３と、ｐ型不純物が例えば４×１０19ｃｍ-3程度と高濃度にドープされたｐ型ＩｎＧａＡｓ層よりなるベース層形成用膜２５４と、ｎ型不純物が例えば３×１０17ｃｍ-3程度の濃度でドープされたｎ型ＩｎＧａＰ（具体的にはＩｎ組成比が約４８％のＩｎ0.48Ｇａ0.52Ｐ）層よりなるエミッタ層形成用膜２５５と、ｎ型不純物が例えば３×１０18ｃｍ-3程度と高濃度にドープされたｎ型ＧａＡｓ層よりなるエミッタキャップ層形成用膜２５６と、ｎ型不純物が例えば１×１０19ｃｍ-3程度と高濃度にドープされたｎ型ＩｎＧａＡｓ層よりなるエミッタコンタクト層形成用膜２５７とを順次形成する。尚、コレクタ層形成用膜２５３としてｉ型ＧａＡｓ層を形成してもよい。また、エミッタ層形成用膜２５５を構成するＩｎ0.48Ｇａ0.52Ｐのバンドギャップは、ベース層形成用膜２５４を構成するＩｎＧａＡｓのバンドギャップよりも大きい。また、エミッタコンタクト層形成用膜２５７を構成するＩｎＧａＡｓのバンドギャップは、エミッタキャップ層形成用膜２５６を構成するＧａＡｓのバンドギャップよりも小さい。
次に、図１８（ｂ）に示すように、エミッタ形成領域を保護するフォトレジストパターン２３１をマスクとして、ドライエッチング又はウェットエッチングを用いてエミッタコンタクト層形成用膜２５７、及びエミッタキャップ層形成用膜２５６及びエミッタ層形成用膜２５５を順次パターン化する。これにより、エミッタ層２０５とエミッタキャップ層２０６とエミッタコンタクト層２０７との積層構造よりなるエミッタ島領域が形成されると共にベース層形成用膜２５４におけるベース電極形成領域が露出する。このとき、ベース層形成用膜２５４は殆どエッチングされない。
次に、フォトレジストパターン２３１を除去した後、図１８（ｃ）に示すように、エミッタ形成領域を含むベース形成領域を保護するフォトレジストパターン２３２をマスクとして、ドライエッチング又はウェットエッチングによりベース層形成用膜２５４及びコレクタ層形成用膜２５３を順次パターン化する。これにより、コレクタ層２０３とベース層２０４との積層構造よりなるベース島領域が形成されると共に第２サブコレクタ層２０８におけるコレクタ電極形成領域が露出する。このとき、ＩｎＧａＡｓよりなる第２サブコレクタ層２０８は殆どエッチングされない。すなわち、ＩｎＧａＡｓ層である第２サブコレクタ層２０８が、エッチングストッパ層として作用するため、従来技術と比較して、ベース島領域を形成する際のエッチング精度を大幅に向上させることができる。
次に、フォトレジストパターン２３２を除去した後、図１９（ａ）に示すように、例えばクエン酸系エッチング溶液により、エミッタキャップ層２０６及びコレクタ層２０３に対して選択的にサイドエッチングを行い、続いて、例えば塩酸系エッチング溶液により、エミッタ層２０５に対して選択的にサイドエッチングを行う。これにより、エミッタコンタクト層２０７の端部がエミッタキャップ層２０６から庇状に突き出ると共に、ベース層２０４の端部がコレクタ層２０３から庇状に突き出る。また、クエン酸系エッチング溶液によるエッチングの際には、それぞれＩｎＧａＡｓ層よりなるエミッタコンタクト層２０７、第２サブコレクタ層２０８及びベース層２０４、並びにＩｎＧａＰ層よりなるエミッタ層２０５はほとんどエッチングされない。また、塩酸系エッチング溶液によるエッチングの際には、それぞれＩｎＧａＡｓ層よりなるエミッタコンタクト層２０７、第２サブコレクタ層２０８及びベース層２０４、並びにそれぞれＧａＡｓ層よりなるエミッタキャップ層２０６及びコレクタ層２０３はほとんどエッチングされない。
次に、図１９（ｂ）に示すように、各単位ＨＢＴセル（個々のＨＢＴ形成領域）を保護するフォトレジストパターン２３３をマスクとして、第２サブコレクタ層２０８及び第１サブコレクタ層２０２のそれぞれに対して、例えばＨｅ（ヘリウム）イオンを注入し、それによって素子分離領域２４１を形成する。これにより、各単位ＨＢＴセル同士が分離される。
次に、フォトレジストパターン２３３を除去した後、例えばＣＶＤ法等により、半絶縁性基板２０１の全面を覆うように例えばＴＥＯＳ膜からなる絶縁膜２２４を形成し、それによってエミッタコンタクト層２０７の庇状端部、及びベース層２０４の庇状端部を絶縁膜２２４によって覆う。その後、図２０（ａ）に示すように、所定の領域（少なくとも、エミッタ引き出し配線２１５Ａ（図２２（ａ）参照）の引き出し方向におけるエミッタコンタクト層２０７の庇状端部及びベース引き出し配線２１５Ｂ（図２２（ｂ）参照）の引き出し方向におけるベース層２０４の庇状端部）を覆うフォトレジストパターン２３６を形成した後、フォトレジストパターン２３６をマスクとして、絶縁膜２２４に対してドライエッチング又はウェットエッチングを行う。これにより、エミッタ引き出し配線２１５Ａの引き出し方向を除くエミッタコンタクト層２０７の庇状端部を覆う絶縁膜２２４が除去されると共に、ベース引き出し配線２１５Ｂの引き出し方向を除くベース層２０４の庇状端部を覆う絶縁膜２２４が除去される。
次に、図２０（ｂ）に示すように、エミッタコンタクト層２０７の上、ベース層２０４（エミッタコンタクト層２０７の外側の領域）の上、第２サブコレクタ層２０８（ベース層２０４の外側の領域）の上、並びにエミッタ引き出し配線２１５Ａの引き出し方向、ベース引き出し配線２１５Ｂの引き出し方向及びコレクタ引き出し配線２１５Ｃ（図１６参照）の引き出し方向に位置する絶縁膜２２４の上にそれぞれ開口部が設けられたフォトレジストパターン２３７を形成する。その後、例えば蒸着法により、半絶縁性基板２０１の全面を覆うように配線形成用導電膜２１５を形成する。ここで、配線形成用導電膜２１５は、例えば、下から順にＰｔ層、Ｔｉ層、Ｐｔ層、Ａｕ層及びＴｉ層が積層された構造を持つ。続いて、リフトオフ法により、フォトレジストパターン２３７と共にその上に堆積された配線形成用導電膜２１５を除去する。これにより、図２１及び図２２（ａ）、（ｂ）に示すように、エミッタコンタクト層２０７から引き出されたエミッタ引き出し配線２１５Ａ、ベース層２０４から引き出されたベース引き出し配線２１５Ｂ、及び第２サブコレクタ層２０８から引き出されたコレクタ引き出し配線２１５Ｃが形成される。すなわち、本実施形態においては、配線２１５Ａ、２１５Ｂ及び２１５Ｃはそれぞれ、エミッタ電極、ベース電極及びコレクタ電極を兼ねている。
尚、本実施形態の特徴として、エミッタコンタクト層２０７の端部がエミッタキャップ層２０６から庇状に突き出ていると共にベース層２０４の端部がコレクタ層２０３から庇状に突き出ていることから、エミッタコンタクト層２０７の上、ベース層２０４の上、及び第２サブコレクタ層２０８の上にはそれぞれ、エミッタ電極を兼ねるエミッタ引き出し配線２１５Ａ、ベース電極を兼ねるベース引き出し配線２１５Ｂ、及びコレクタ電極を兼ねるコレクタ引き出し配線２１５Ｃがセルフアラインによって形成される。すなわち、エミッタコンタクト層２０７の庇状端部によってエミッタ引き出し配線２１５Ａとベース引き出し配線２１５Ｂとが接続してしまうことを防止できると共にベース層２０４の庇状端部によってベース引き出し配線２１５Ｂとコレクタ引き出し配線２１５Ｃとが接続してしまうことを防止できるので、従来技術のように、半導体層を覆う絶縁膜にコンタクトホールを設けて当該コンタクトホールに位置合わせして引き出し配線を形成する必要がない。
また、図２２（ａ）及び（ｂ）に示すように、エミッタ引き出し配線２１５Ａの引き出し方向におけるエミッタコンタクト層２０７の庇状端部、及びベース引き出し配線２１５Ｂの引き出し方向におけるベース層２０４の庇状端部はそれぞれ絶縁膜２２４によって覆われている。このため、エミッタ引き出し配線２１５Ａ及びベース引き出し配線２１５Ｂをそれぞれ段切れを防止しながらエミッタコンタクト層２０７及びベース層２０４から引き出すことが可能となる。
次に、各単位ＨＢＴセル同士を電気的に分離するための素子分離領域（イオン注入によって形成された分離領域）２４１を不活性化するための熱処理を行う。本実施形態では、当該熱処理によって、配線２１５Ａの最下層部分を構成する金属（具体的にはＰｔ）と、エミッタコンタクト層２０７における配線２１５Ａとの接触箇所の構成材料とを反応させる。同様に、配線２１５Ｂの最下層部分を構成する金属（具体的にはＰｔ）と、ベース層２０４における配線２１５Ｂとの接触箇所の構成材料とを反応させると共に、配線２１５Ｃの最下層部分を構成する金属（具体的にはＰｔ）と、第２サブコレクタ層２０８における配線２１５Ｃとの接触箇所の構成材料とを反応させる。これにより、エミッタコンタクト層２０７における配線２１５Ａの下側には第１のＰｔ合金化反応層２１６が形成され、ベース層２０４における配線２１５Ｂの下側には第２のＰｔ合金化反応層２１７が形成され、第２サブコレクタ層２０８における配線２１５Ｃの下側には第３のＰｔ合金化反応層２１８が形成され、図１６に示す本実施形態のＨＢＴが完成する。尚、第１のＰｔ合金化反応層２１６はエミッタコンタクト層２０７の内部のみに形成され、第２のＰｔ合金化反応層２１７はベース層２０４の内部のみに形成され、第３のＰｔ合金化反応層２１８は第２サブコレクタ層２０８の内部のみに形成される。
第４の実施形態によると、エミッタコンタクト層２０７及び第２サブコレクタ層２０８のそれぞれにバンドギャップの小さい材料からなる高濃度ｎ型半導体を用いる。このため、エミッタコンタクト層２０７から引き出されるエミッタ引き出し配線２１５Ａに用いられる金属とエミッタコンタクト層２０７との間のオーミック接続を容易に実現できると共に、第２サブコレクタ層２０８から引き出されるコレクタ引き出し配線２１５Ｃに用いられる金属と第２サブコレクタ層２０８との間のオーミック接続を容易に実現できる。すなわち、ベース電極を兼ねるベース引き出し配線２１５Ｂを形成できるのみならず、エミッタ電極を兼ねるエミッタ引き出し配線２１５Ａを形成できると共にコレクタ電極を兼ねるコレクタ引き出し配線２１５Ｃを形成できる。従って、従来技術において配線形成工程とは別に行われていた、エミッタ電極、ベース電極及びコレクタ電極を形成する工程を削減できるため、製造コストを低減することができる。
また、従来技術においては、エミッタサイズを決めるに際して、エミッタコンタクト層とエミッタ電極との間の重ね合わせずれ、エミッタ電極とコンタクトホールとの間の重ね合わせずれ、及びコンタクトホールと配線との間の重ね合わせずれの３つの重ね合わせずれを考慮する必要があった。
それに対して、第４の実施形態によると、エミッタ引き出し配線２１５Ａ等の各配線をセルフアラインにより形成するため、言い換えると、コンタクトホールを形成することなくエミッタ引き出し配線２１５Ａの形成を行うため、エミッタサイズを決めるに際して、エミッタコンタクト層２０７とコンタクトホールとの間の重ね合わせずれ、及びコンタクトホールとエミッタ引き出し配線２１５Ａとの間の重ね合わせずれを考慮する必要がなくなる。従って、従来技術と比べてエミッタサイズをさらに縮小させることができるので、ＨＢＴの高性能化、いわゆる高周波特性の向上をより一層図ることができる。
さらに、第４の実施形態によると、コンタクトホールを形成することなくベース引き出し配線２１５Ｂの形成を行うので、ベース引き出し配線２１５Ｂのベース電極部分（ベース層２０４との接触部分）とエミッタ層２０５（実質的なエミッタ領域）との間の距離を縮めることができる。このため、ベース抵抗が減少し、その結果、更なる高周波特性の向上を図ることができる。
尚、第１〜第４の実施形態において、ＨＢＴを構成する各半導体層における不純物濃度、厚さ及び組成比等が前述の数値に限定されないことは言うまでもない。
また、第１〜第４の実施形態において、エミッタ電極、ベース電極及びコレクタ電極のそれぞれを兼ねる各引き出し配線の最下層部分としてＰｔ層を用いたが、これに代えて、例えばＰｄ層又はＮｉ層を用いた場合にも各引き出し配線の電極部分の下側に合金化反応層が形成され、それによって第１〜第４の実施形態と同様の効果が得られる。
また、第１〜第４の実施形態において、イオン注入を用いて素子分離領域を形成したが、これに代えて、例えばウェットエッチングを用いて素子分離領域となるトレンチを形成してもよい。
また、第１〜第４の実施形態において、エミッタ層としてＩｎＧａＰ層を用いたが、これに代えて、例えばＡｌＧａＡｓ層を用いてもよい。
また、第１〜第４の実施形態において、第２サブコレクタ層及びエミッタコンタクト層としてＩｎＧａＡｓ層を用いたが、これに代えて、ＩｎＧａＡｓ層を含む半導体積層構造を用いてもよい。
また、第１〜第４の実施形態において、半絶縁性基板としてＧａＡｓ基板を用いたＨＢＴを対象としたが、これに代えて、半絶縁性基板としてＩｎＰ基板を用い且つエミッタ層としてＩｎＰ層又はＩｎＡｌＡｓ層等を用いたＨＢＴを対象とした場合にも同様の効果が得られることは言うまでもない。
また、第１又は第２の実施形態において、引き出し配線用コンタクトホールが設けられる絶縁膜１２２としてＳｉＯ2 膜を用いたが、これに代えて、他の種類の絶縁膜、例えばＳｉＮ膜を用いてもよい。
また、第３又は第４の実施形態において、エミッタコンタクト層２０７の庇状端部及びベース層２０４又はエミッタ層２０５の庇状端部を覆う絶縁膜２２４としてＴＥＯＳ膜を用いたが、これに代えて、他の種類の絶縁膜を用いてもよい。
本発明は、ＨＢＴ及びその製造方法に関し、ＨＢＴの高周波特性の向上及びＨＢＴの製造コストの低減に非常に有用である。
図１は、本発明の第１の実施形態に係るＨＢＴの構造を示す断面図である。 図２（ａ）〜（ｃ）は、本発明の第１の実施形態に係るＨＢＴの製造方法の各工程を示す断面図である。 図３（ａ）及び（ｂ）は、本発明の第１の実施形態に係るＨＢＴの製造方法の各工程を示す断面図である。 図４は、本発明の第１の実施形態に係るＨＢＴの製造方法の一工程を示す断面図である。 図５は、本発明の第２の実施形態に係るＨＢＴの構造を示す断面図である。 図６（ａ）〜（ｃ）は、本発明の第２の実施形態に係るＨＢＴの製造方法の各工程を示す断面図である。 図７（ａ）及び（ｂ）は、本発明の第２の実施形態に係るＨＢＴの製造方法の各工程を示す断面図である。 図８は、本発明の第２の実施形態に係るＨＢＴの製造方法の一工程を示す断面図である。 図９は、本発明の第３の実施形態に係るＨＢＴの構造を示す断面図である。 図１０（ａ）は、本発明の第３の実施形態に係るＨＢＴにおけるエミッタ引き出し配線の引き出し方向の要部断面図であり、図１０（ｂ）は、本発明の第３の実施形態に係るＨＢＴにおけるベース引き出し配線の引き出し方向の要部断面図である。 図１１（ａ）〜（ｃ）は、本発明の第３の実施形態に係るＨＢＴの製造方法の各工程を示す断面図である。 図１２（ａ）及び（ｂ）は、本発明の第３の実施形態に係るＨＢＴの製造方法の各工程を示す断面図である。 図１３（ａ）は、本発明の第３の実施形態に係るＨＢＴの製造方法の一工程を示す断面図であり、図１３（ｂ）は、本発明の第３の実施形態に係るＨＢＴの製造方法の一工程を示す平面図である。 図１４は、本発明の第３の実施形態に係るＨＢＴの製造方法の一工程を示す断面図である。 図１５（ａ）及び（ｂ）は、本発明の第３の実施形態に係るＨＢＴの製造方法の各工程を示す断面図である。 図１６は、本発明の第４の実施形態に係るＨＢＴの構造を示す断面図である。 図１７（ａ）は、本発明の第４の実施形態に係るＨＢＴにおけるエミッタ引き出し配線の引き出し方向の要部断面図であり、図１７（ｂ）は、本発明の第４の実施形態に係るＨＢＴにおけるベース引き出し配線の引き出し方向の要部断面図である。 図１８（ａ）〜（ｃ）は、本発明の第４の実施形態に係るＨＢＴの製造方法の各工程を示す断面図である。 図１９（ａ）及び（ｂ）は、本発明の第４の実施形態に係るＨＢＴの製造方法の各工程を示す断面図である。 図２０（ａ）は、本発明の第４の実施形態に係るＨＢＴの製造方法の一工程を示す断面図であり、図２０（ｂ）は、本発明の第４の実施形態に係るＨＢＴの製造方法の一工程を示す平面図である。 図２１は、本発明の第４の実施形態に係るＨＢＴの製造方法の一工程を示す断面図である。 図２２（ａ）及び（ｂ）は、本発明の第４の実施形態に係るＨＢＴの製造方法の各工程を示す断面図である。 図２３は、従来のＨＢＴの概略断面構造を示す図である。
符号の説明
１０１、２０１ 基板
１０２、２０２ 第１サブコレクタ層
１０３、２０３ コレクタ層
１０４、２０４ ベース層
１０５、２０５ エミッタ層
１０６、２０６ エミッタキャップ層
１０７、２０７ エミッタコンタクト層
１０８、２０８ 第２サブコレクタ層
１１５、２１５ 配線形成用導電膜
１１５Ａ、２１５Ａ エミッタ引き出し配線
１１５Ｂ、２１５Ｂ ベース引き出し配線
１１５Ｃ、２１５Ｃ コレクタ引き出し配線
１１６、２１６ 第１のＰｔ合金化反応層
１１７、２１７ 第２のＰｔ合金化反応層
１１８、２１８ 第３のＰｔ合金化反応層
１２２、２２４ 絶縁膜
１２３Ａ コンタクトホール
１２３Ｂ コンタクトホール
１２３Ｃ コンタクトホール
１３１〜１３５、２３１〜２３３、２３６、２３７ フォトレジストパターン
１４１、２４１ 素子分離領域
１５３、２５３ コレクタ層形成用膜
１５４、２５４ ベース層形成用膜
１５５、２５５ エミッタ層形成用膜
１５６、２５６ エミッタキャップ層形成用膜
１５７、２５７ エミッタコンタクト層形成用膜

Claims (28)

  1. 高濃度ｎ型の第１サブコレクタ層と、
    前記第１サブコレクタ層上に形成され、且つ前記第１サブコレクタ層よりもバンドギャップの小さい材料からなる高濃度ｎ型の第２サブコレクタ層と、
    前記第２サブコレクタ層における所定の部分の上に形成されたｉ型又は低濃度ｎ型のコレクタ層と、
    前記コレクタ層上に形成された高濃度ｐ型のベース層と、
    前記ベース層上に形成され、且つ前記ベース層よりもバンドギャップの大きい材料からなるｎ型のエミッタ層と、
    前記エミッタ層における所定の部分の上に形成された高濃度ｎ型のエミッタキャップ層と、
    前記エミッタキャップ層上に形成され、且つ前記エミッタキャップ層よりもバンドギャップの小さい材料からなる高濃度ｎ型のエミッタコンタクト層と、
    前記エミッタコンタクト層から引き出され、且つエミッタ電極となる部分を含む第１の配線と、
    前記エミッタ層における前記エミッタキャップ層が形成されていない部分から引き出され、且つベース電極となる部分を含む第２の配線と、
    前記第２サブコレクタ層における前記コレクタ層が形成されていない部分から引き出され、且つコレクタ電極となる部分を含む第３の配線とを備えていることを特徴とするヘテロ接合バイポーラトランジスタ。
  2. 請求項１に記載のヘテロ接合バイポーラトランジスタにおいて、
    前記エミッタコンタクト層における前記エミッタ電極となる部分との接続箇所に第１の合金化反応層が形成されており、
    前記エミッタ層における前記ベース電極となる部分との接続箇所に第２の合金化反応層が形成されており、
    前記第２サブコレクタ層における前記コレクタ電極となる部分との接続箇所に第３の合金化反応層が形成されていることを特徴とするヘテロ接合バイポーラトランジスタ。
  3. 高濃度ｎ型の第１サブコレクタ層と、
    前記第１サブコレクタ層上に形成され、且つ前記第１サブコレクタ層よりもバンドギャップの小さい材料からなる高濃度ｎ型の第２サブコレクタ層と、
    前記第２サブコレクタ層における所定の部分の上に形成されたｉ型又は低濃度ｎ型のコレクタ層と、
    前記コレクタ層上に形成された高濃度ｐ型のベース層と、
    前記ベース層における所定の部分の上に形成され、且つ前記ベース層よりもバンドギャップの大きい材料からなるｎ型のエミッタ層と、
    前記エミッタ層上に形成された高濃度ｎ型のエミッタキャップ層と、
    前記エミッタキャップ層上に形成され、且つ前記エミッタキャップ層よりもバンドギャップの小さい材料からなる高濃度ｎ型のエミッタコンタクト層と、
    前記エミッタコンタクト層から引き出され、且つエミッタ電極となる部分を含む第１の配線と、
    前記ベース層における前記エミッタ層が形成されていない部分から引き出され、且つベース電極となる部分を含む第２の配線と、
    前記第２サブコレクタ層における前記コレクタ層が形成されていない部分から引き出され、且つコレクタ電極となる部分を含む第３の配線とを備えていることを特徴とするヘテロ接合バイポーラトランジスタ。
  4. 請求項３に記載のヘテロ接合バイポーラトランジスタにおいて、
    前記エミッタコンタクト層における前記エミッタ電極となる部分との接続箇所に第１の合金化反応層が形成されており、
    前記ベース層における前記ベース電極となる部分との接続箇所に第２の合金化反応層が形成されており、
    前記第２サブコレクタ層における前記コレクタ電極となる部分との接続箇所に第３の合金化反応層が形成されていることを特徴とするヘテロ接合バイポーラトランジスタ。
  5. 請求項１〜４のいずれか１項に記載のヘテロ接合バイポーラトランジスタにおいて、
    前記第１の配線、前記第２の配線及び前記第３の配線は同一材料から構成されていることを特徴とするヘテロ接合バイポーラトランジスタ。
  6. 請求項１〜５のいずれか１項に記載のヘテロ接合バイポーラトランジスタにおいて、
    前記第２サブコレクタ層及び前記エミッタコンタクト層は、いずれもＩｎＧａＡｓ層を含む半導体層であることを特徴とするヘテロ接合バイポーラトランジスタ。
  7. 請求項１〜６のいずれか１項に記載のヘテロ接合バイポーラトランジスタにおいて、
    前記第１の配線、前記第２の配線及び前記第３の配線のそれぞれの最下層部分はＰｔ、Ｐｄ又はＮｉからなることを特徴とするヘテロ接合バイポーラトランジスタ。
  8. 高濃度ｎ型の第１サブコレクタ層と、
    前記第１サブコレクタ層上に形成され、且つ前記第１サブコレクタ層よりもバンドギャップの小さい材料からなる高濃度ｎ型の第２サブコレクタ層と、
    前記第２サブコレクタ層における所定の部分の上に形成されたｉ型又は低濃度ｎ型のコレクタ層と、
    前記コレクタ層上に形成された高濃度ｐ型のベース層と、
    端部が前記ベース層から庇状に突き出るように前記ベース層上に形成され、且つ前記ベース層よりもバンドギャップの大きい材料からなるｎ型のエミッタ層と、
    前記エミッタ層における所定の部分の上に形成された高濃度ｎ型のエミッタキャップ層と、
    端部が前記エミッタキャップ層から庇状に突き出るように前記エミッタキャップ層上に形成され、且つ前記エミッタキャップ層よりもバンドギャップの小さい材料からなる高濃度ｎ型のエミッタコンタクト層とを備え、
    前記エミッタコンタクト層から引き出され且つエミッタ電極となる部分を含む第１の配線と、前記エミッタ層における前記エミッタキャップ層が形成されていない部分から引き出され且つベース電極となる部分を含む第２の配線と、前記第２サブコレクタ層における前記コレクタ層が形成されていない部分から引き出され且つコレクタ電極となる部分を含む第３の配線とがセルフアラインにより形成されていることを特徴とするヘテロ接合バイポーラトランジスタ。
  9. 請求項８に記載のヘテロ接合バイポーラトランジスタにおいて、
    前記エミッタコンタクト層における前記エミッタ電極となる部分との接続箇所に第１の合金化反応層が形成されており、
    前記エミッタ層における前記ベース電極となる部分との接続箇所に第２の合金化反応層が形成されており、
    前記第２サブコレクタ層における前記コレクタ電極となる部分との接続箇所に第３の合金化反応層が形成されていることを特徴とするヘテロ接合バイポーラトランジスタ。
  10. 請求項８又は９に記載のヘテロ接合バイポーラトランジスタにおいて、
    前記第１の配線の引き出し方向における前記エミッタコンタクト層の庇状端部、及び前記第２の配線の引き出し方向における前記エミッタ層の庇状端部はそれぞれ絶縁膜によって覆われていることを特徴とするヘテロ接合バイポーラトランジスタ。
  11. 高濃度ｎ型の第１サブコレクタ層と、
    前記第１サブコレクタ層上に形成され、且つ前記第１サブコレクタ層よりもバンドギャップの小さい材料からなる高濃度ｎ型の第２サブコレクタ層と、
    前記第２サブコレクタ層における所定の部分の上に形成されたｉ型又は低濃度ｎ型のコレクタ層と、
    端部が前記コレクタ層から庇状に突き出るように前記コレクタ層上に形成され且つ前記コレクタ層とは異なる材料からなる高濃度ｐ型のベース層と、
    前記ベース層における所定の部分の上に形成され、且つ前記ベース層よりもバンドギャップの大きい材料からなるｎ型のエミッタ層と、
    前記エミッタ層上に形成された高濃度ｎ型のエミッタキャップ層と、
    端部が前記エミッタキャップ層から庇状に突き出るように前記エミッタキャップ層上に形成され、且つ前記エミッタキャップ層よりもバンドギャップの小さい材料からなる高濃度ｎ型のエミッタコンタクト層とを備え、
    前記エミッタコンタクト層から引き出され且つエミッタ電極となる部分を含む第１の配線と、前記ベース層における前記エミッタ層が形成されていない部分から引き出され且つベース電極となる部分を含む第２の配線と、前記第２サブコレクタ層における前記コレクタ層が形成されていない部分から引き出され且つコレクタ電極となる部分を含む第３の配線とがセルフアラインにより形成されていることを特徴とするヘテロ接合バイポーラトランジスタ。
  12. 請求項１１に記載のヘテロ接合バイポーラトランジスタにおいて、
    前記エミッタコンタクト層における前記エミッタ電極となる部分との接続箇所に第１の合金化反応層が形成されており、
    前記ベース層における前記ベース電極となる部分との接続箇所に第２の合金化反応層が形成されており、
    前記第２サブコレクタ層における前記コレクタ電極となる部分との接続箇所に第３の合金化反応層が形成されていることを特徴とするヘテロ接合バイポーラトランジスタ。
  13. 請求項１１又は１２に記載のヘテロ接合バイポーラトランジスタにおいて、
    前記第１の配線の引き出し方向における前記エミッタコンタクト層の庇状端部、及び前記第２の配線の引き出し方向における前記ベース層の庇状端部はそれぞれ絶縁膜によって覆われていることを特徴とするヘテロ接合バイポーラトランジスタ。
  14. 請求項８〜１３のいずれか１項に記載のヘテロ接合バイポーラトランジスタにおいて、
    前記第２サブコレクタ層及び前記エミッタコンタクト層は、いずれもＩｎＧａＡｓ層を含む半導体層であることを特徴とするヘテロ接合バイポーラトランジスタ。
  15. 請求項８〜１４のいずれか１項に記載のヘテロ接合バイポーラトランジスタにおいて、
    前記第１の配線、前記第２の配線及び前記第３の配線のそれぞれの最下層部分はＰｔ、Ｐｄ又はＮｉからなることを特徴とするヘテロ接合バイポーラトランジスタ。
  16. 半絶縁性基板の一主面上に、高濃度ｎ型の第１サブコレクタ層、前記第１サブコレクタ層よりもバンドギャップの小さい材料からなる高濃度ｎ型の第２サブコレクタ層、ｉ型又は低濃度ｎ型のコレクタ層形成用膜、高濃度ｐ型のベース層形成用膜、前記ベース層形成用膜よりもバンドギャップの大きい材料からなるｎ型のエミッタ層形成用膜、高濃度ｎ型のエミッタキャップ層形成用膜、前記エミッタキャップ層形成用膜よりもバンドギャップの小さい材料からなる高濃度ｎ型のエミッタコンタクト層形成用膜を順次形成する工程と、
    前記エミッタ層形成用膜におけるベース電極形成領域が露出するように、前記エミッタコンタクト層形成用膜及び前記エミッタキャップ層形成用膜をパターン化してエミッタコンタクト層及びエミッタキャップ層を形成する工程と、
    前記第２サブコレクタ層におけるコレクタ電極形成領域が露出するように、前記エミッタ層形成用膜、前記ベース層形成用膜及び前記コレクタ層形成用膜をパターン化してエミッタ層、ベース層及びコレクタ層を形成する工程と、
    前記エミッタコンタクト層から引き出され且つエミッタ電極となる部分を含む第１の配線を形成する工程と、
    前記エミッタ層における前記ベース電極形成領域から引き出され且つベース電極となる部分を含む第２の配線を形成する工程と、
    前記第２サブコレクタ層における前記コレクタ電極形成領域から引き出され且つコレクタ電極となる部分を含む第３の配線を形成する工程とを備えていることを特徴とするヘテロ接合バイポーラトランジスタの製造方法。
  17. 半絶縁性基板の一主面上に、高濃度ｎ型の第１サブコレクタ層、前記第１サブコレクタ層よりもバンドギャップの小さい材料からなる高濃度ｎ型の第２サブコレクタ層、ｉ型又は低濃度ｎ型のコレクタ層形成用膜、高濃度ｐ型のベース層形成用膜、前記ベース層形成用膜よりもバンドギャップの大きい材料からなるｎ型のエミッタ層形成用膜、高濃度ｎ型のエミッタキャップ層形成用膜、前記エミッタキャップ層形成用膜よりもバンドギャップの小さい材料からなる高濃度ｎ型のエミッタコンタクト層形成用膜を順次形成する工程と、
    前記ベース層形成用膜におけるベース電極形成領域が露出するように、前記エミッタコンタクト層形成用膜、前記エミッタキャップ層形成用膜及び前記エミッタ層形成用膜をパターン化してエミッタコンタクト層、エミッタキャップ層及びエミッタ層を形成する工程と、
    前記第２サブコレクタ層におけるコレクタ電極形成領域が露出するように、前記ベース層形成用膜及び前記コレクタ層形成用膜をパターン化してベース層及びコレクタ層を形成する工程と、
    前記エミッタコンタクト層から引き出され且つエミッタ電極となる部分を含む第１の配線を形成する工程と、
    前記ベース層における前記ベース電極形成領域から引き出され且つベース電極となる部分を含む第２の配線を形成する工程と、
    前記第２サブコレクタ層における前記コレクタ電極形成領域から引き出され且つコレクタ電極となる部分を含む第３の配線を形成する工程とを備えていることを特徴とするヘテロ接合バイポーラトランジスタの製造方法。
  18. 請求項１６又は１７に記載のヘテロ接合バイポーラトランジスタの製造方法において、
    前記半絶縁性基板はＧａＡｓ基板であることを特徴とするヘテロ接合バイポーラトランジスタの製造方法。
  19. 請求項１６〜１８のいずれか１項に記載のヘテロ接合バイポーラトランジスタの製造方法において、
    前記第１の配線を形成する工程と、前記第２の配線を形成する工程と、前記第３の配線を形成する工程とが同時に実施されることを特徴とするヘテロ接合バイポーラトランジスタの製造方法。
  20. 請求項１６〜１９のいずれか１項に記載のヘテロ接合バイポーラトランジスタの製造方法において、
    前記第１の配線、前記第２の配線及び前記第３の配線のそれぞれの最下層部分はＰｔ、Ｐｄ又はＮｉからなることを特徴とするヘテロ接合バイポーラトランジスタの製造方法。
  21. 半絶縁性基板の一主面上に、高濃度ｎ型の第１サブコレクタ層、前記第１サブコレクタ層よりもバンドギャップの小さい材料からなる高濃度ｎ型の第２サブコレクタ層、ｉ型又は低濃度ｎ型のコレクタ層形成用膜、高濃度ｐ型のベース層形成用膜、前記ベース層形成用膜よりもバンドギャップの大きい材料からなるｎ型のエミッタ層形成用膜、高濃度ｎ型のエミッタキャップ層形成用膜、前記エミッタキャップ層形成用膜よりもバンドギャップの小さい材料からなる高濃度ｎ型のエミッタコンタクト層形成用膜を順次形成する工程と、
    前記エミッタ層形成用膜におけるベース電極形成領域が露出するように、前記エミッタコンタクト層形成用膜及び前記エミッタキャップ層形成用膜をパターン化してエミッタコンタクト層及びエミッタキャップ層を形成する工程と、
    前記第２サブコレクタ層におけるコレクタ電極形成領域が露出するように、前記エミッタ層形成用膜、前記ベース層形成用膜及び前記コレクタ層形成用膜をパターン化してエミッタ層、ベース層及びコレクタ層を形成する工程と、
    前記エミッタ層の端部が前記ベース層から庇状に突き出るように、前記ベース層及び前記コレクタ層に対してサイドエッチングを行う工程と、
    前記エミッタコンタクト層の端部が前記エミッタキャップ層から庇状に突き出るように、前記エミッタキャップ層に対してサイドエッチングを行う工程と、
    前記エミッタコンタクト層から引き出され且つエミッタ電極となる部分を含む第１の配線と、前記エミッタ層における前記ベース電極形成領域から引き出され且つベース電極となる部分を含む第２の配線と、前記第２サブコレクタ層における前記コレクタ電極形成領域から引き出され且つコレクタ電極となる部分を含む第３の配線とをセルフアラインにより形成する工程とを備えていることを特徴とするヘテロ接合バイポーラトランジスタの製造方法。
  22. 請求項２１に記載のヘテロ接合バイポーラトランジスタの製造方法において、
    前記ベース層及び前記コレクタ層に対してサイドエッチングを行う工程と、前記エミッタキャップ層に対してサイドエッチングを行う工程とが同時に実施されることを特徴とするヘテロ接合バイポーラトランジスタの製造方法。
  23. 請求項２１又は２２に記載のヘテロ接合バイポーラトランジスタの製造方法において、
    前記ベース層及び前記コレクタ層に対してサイドエッチングを行う工程並びに前記エミッタキャップ層に対してサイドエッチングを行う工程と、前記第１の配線、前記第２の配線及び前記第３の配線を形成する工程との間に、
    前記第１の配線の引き出し方向における前記エミッタコンタクト層の庇状端部、及び前記第２の配線の引き出し方向における前記エミッタ層の庇状端部をそれぞれ絶縁膜によって覆う工程をさらに備えていることを特徴とするヘテロ接合バイポーラトランジスタの製造方法。
  24. 半絶縁性基板の一主面上に、高濃度ｎ型の第１サブコレクタ層、前記第１サブコレクタ層よりもバンドギャップの小さい材料からなる高濃度ｎ型の第２サブコレクタ層、ｉ型又は低濃度ｎ型のコレクタ層形成用膜、前記コレクタ層形成用膜とは異なる材料からなる高濃度ｐ型のベース層形成用膜、前記ベース層形成用膜よりもバンドギャップの大きい材料からなるｎ型のエミッタ層形成用膜、高濃度ｎ型のエミッタキャップ層形成用膜、前記エミッタキャップ層形成用膜よりもバンドギャップの小さい材料からなる高濃度ｎ型のエミッタコンタクト層形成用膜を順次形成する工程と、
    前記ベース層形成用膜におけるベース電極形成領域が露出するように、前記エミッタコンタクト層形成用膜、前記エミッタキャップ層形成用膜及び前記エミッタ層形成用膜をパターン化してエミッタコンタクト層、エミッタキャップ層及びエミッタ層を形成する工程と、
    前記第２サブコレクタ層におけるコレクタ電極形成領域が露出するように、前記ベース層形成用膜及び前記コレクタ層形成用膜をパターン化してベース層及びコレクタ層を形成する工程と、
    前記ベース層の端部が前記コレクタ層から庇状に突き出るように、前記コレクタ層に対してサイドエッチングを行う工程と、
    前記エミッタコンタクト層の端部が前記エミッタキャップ層から庇状に突き出るように、前記エミッタキャップ層及び前記エミッタ層に対してサイドエッチングを行う工程と、
    前記エミッタコンタクト層から引き出され且つエミッタ電極となる部分を含む第１の配線と、前記ベース層における前記ベース電極形成領域から引き出され且つベース電極となる部分を含む第２の配線と、前記第２サブコレクタ層における前記コレクタ電極形成領域から引き出され且つコレクタ電極となる部分を含む第３の配線とをセルフアラインにより形成する工程とを備えていることを特徴とするヘテロ接合バイポーラトランジスタの製造方法。
  25. 請求項２４に記載のヘテロ接合バイポーラトランジスタの製造方法において、
    前記コレクタ層に対してサイドエッチングを行う工程と、前記エミッタキャップ層及び前記エミッタ層に対してサイドエッチングを行う工程とが同時に実施されることを特徴とするヘテロ接合バイポーラトランジスタの製造方法。
  26. 請求項２４又は２５に記載のヘテロ接合バイポーラトランジスタの製造方法において、
    前記コレクタ層に対してサイドエッチングを行う工程並びに前記エミッタキャップ層及び前記エミッタ層に対してサイドエッチングを行う工程と、前記第１の配線、前記第２の配線及び前記第３の配線を形成する工程との間に、
    前記第１の配線の引き出し方向における前記エミッタコンタクト層の庇状端部、及び前記第２の配線の引き出し方向における前記ベース層の庇状端部をそれぞれ絶縁膜によって覆う工程をさらに備えていることを特徴とするヘテロ接合バイポーラトランジスタの製造方法。
  27. 請求項２１〜２６のいずれか１項に記載のヘテロ接合バイポーラトランジスタの製造方法において、
    前記半絶縁性基板はＧａＡｓ基板であることを特徴とするヘテロ接合バイポーラトランジスタの製造方法。
  28. 請求項２１〜２７のいずれか１項に記載のヘテロ接合バイポーラトランジスタの製造方法において、
    前記第１の配線、前記第２の配線及び前記第３の配線のそれぞれの最下層部分はＰｔ、Ｐｄ又はＮｉからなることを特徴とするヘテロ接合バイポーラトランジスタの製造方法。
JP2005123966A 2005-04-21 2005-04-21 ヘテロ接合バイポーラトランジスタ及びその製造方法 Pending JP2006303244A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005123966A JP2006303244A (ja) 2005-04-21 2005-04-21 ヘテロ接合バイポーラトランジスタ及びその製造方法
US11/398,599 US7449729B2 (en) 2005-04-21 2006-04-06 Heterojunction bipolar transistor and method for fabricating the same
CNA2006100735681A CN1855533A (zh) 2005-04-21 2006-04-10 异质结双极晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005123966A JP2006303244A (ja) 2005-04-21 2005-04-21 ヘテロ接合バイポーラトランジスタ及びその製造方法

Publications (1)

Publication Number Publication Date
JP2006303244A true JP2006303244A (ja) 2006-11-02

Family

ID=37185944

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005123966A Pending JP2006303244A (ja) 2005-04-21 2005-04-21 ヘテロ接合バイポーラトランジスタ及びその製造方法

Country Status (3)

Country Link
US (1) US7449729B2 (ja)
JP (1) JP2006303244A (ja)
CN (1) CN1855533A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015135966A (ja) * 2014-01-16 2015-07-27 トライクイント・セミコンダクター・インコーポレイテッドＴｒｉＱｕｉｎｔ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ，Ｉｎｃ． ヘテロ接合バイポーラトランジスタ用のエミッタコンタクトエピタキシャル構造およびオーミックコンタクト形成
JP2016103635A (ja) * 2014-11-18 2016-06-02 住友電気工業株式会社 半導体装置及び半導体装置の製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10032690B2 (en) * 2015-02-24 2018-07-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Semiconductor structure including a thermally conductive, electrically insulating layer
CN104867828B (zh) * 2015-04-28 2018-03-09 厦门市三安集成电路有限公司 一种砷化镓基半导体器件的制作方法
CN106298513B (zh) * 2016-08-31 2019-09-20 厦门市三安光电科技有限公司 一种hbt制造方法
CN106653826B (zh) * 2016-12-26 2019-01-08 厦门市三安集成电路有限公司 一种化合物半导体异质接面双极晶体管
CN106683993A (zh) * 2016-12-26 2017-05-17 厦门市三安光电科技有限公司 一种晶体管欧姆接触电极的制备方法
CN106952951B (zh) * 2017-03-17 2019-11-15 中国科学院微电子研究所 InP基异质结双极晶体管的制作方法
CN113745324B (zh) * 2021-07-29 2023-07-25 西安电子科技大学 一种准垂直结构射频器件及制作方法
CN115207089B (zh) * 2022-07-19 2023-06-09 江苏华兴激光科技有限公司 一种射频芯片外延片
CN116230758A (zh) * 2023-05-06 2023-06-06 常州承芯半导体有限公司 异质结双极晶体管结构及其形成方法
CN116581155B (zh) * 2023-07-13 2023-10-27 常州承芯半导体有限公司 异质结双极晶体管结构及其形成方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0353563A (ja) * 1989-07-11 1991-03-07 American Teleph & Telegr Co <Att> ヘテロ接合バイポーラトランジスタからなる半導体装置とその製造方法
JPH05243257A (ja) * 1992-03-02 1993-09-21 Sumitomo Electric Ind Ltd 完全自己整合ＩｎＰ系ＨＢＴ
JPH10154714A (ja) * 1996-11-21 1998-06-09 Sharp Corp 化合物半導体装置およびその製造方法
JP2001023994A (ja) * 1999-07-06 2001-01-26 Teratec:Kk 化合物半導体素子およびその製造方法
JP2002043322A (ja) * 2000-07-21 2002-02-08 Sharp Corp ヘテロ接合バイポーラトランジスタおよびその製造方法および送受信機
JP2002134525A (ja) * 2000-10-27 2002-05-10 Canon Inc ヘテロ接合バイポーラトランジスタとその製造方法
JP2004022835A (ja) * 2002-06-17 2004-01-22 Hitachi Cable Ltd ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ
JP2005039169A (ja) * 2003-06-30 2005-02-10 Matsushita Electric Ind Co Ltd ヘテロ接合バイポーラトランジスタ及びその製造方法
JP2005294804A (ja) * 2004-03-08 2005-10-20 Matsushita Electric Ind Co Ltd ヘテロ接合バイポーラトランジスタ及びその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308103A (ja) * 2000-04-19 2001-11-02 Sharp Corp ヘテロ接合バイポーラトランジスタおよびその製造方法
JP2005259755A (ja) * 2004-03-09 2005-09-22 Matsushita Electric Ind Co Ltd ヘテロ接合バイポーラトランジスタおよびその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0353563A (ja) * 1989-07-11 1991-03-07 American Teleph & Telegr Co <Att> ヘテロ接合バイポーラトランジスタからなる半導体装置とその製造方法
JPH05243257A (ja) * 1992-03-02 1993-09-21 Sumitomo Electric Ind Ltd 完全自己整合ＩｎＰ系ＨＢＴ
JPH10154714A (ja) * 1996-11-21 1998-06-09 Sharp Corp 化合物半導体装置およびその製造方法
JP2001023994A (ja) * 1999-07-06 2001-01-26 Teratec:Kk 化合物半導体素子およびその製造方法
JP2002043322A (ja) * 2000-07-21 2002-02-08 Sharp Corp ヘテロ接合バイポーラトランジスタおよびその製造方法および送受信機
JP2002134525A (ja) * 2000-10-27 2002-05-10 Canon Inc ヘテロ接合バイポーラトランジスタとその製造方法
JP2004022835A (ja) * 2002-06-17 2004-01-22 Hitachi Cable Ltd ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ
JP2005039169A (ja) * 2003-06-30 2005-02-10 Matsushita Electric Ind Co Ltd ヘテロ接合バイポーラトランジスタ及びその製造方法
JP2005294804A (ja) * 2004-03-08 2005-10-20 Matsushita Electric Ind Co Ltd ヘテロ接合バイポーラトランジスタ及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015135966A (ja) * 2014-01-16 2015-07-27 トライクイント・セミコンダクター・インコーポレイテッドＴｒｉＱｕｉｎｔ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ，Ｉｎｃ． ヘテロ接合バイポーラトランジスタ用のエミッタコンタクトエピタキシャル構造およびオーミックコンタクト形成
JP2016103635A (ja) * 2014-11-18 2016-06-02 住友電気工業株式会社 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
CN1855533A (zh) 2006-11-01
US7449729B2 (en) 2008-11-11
US20060237743A1 (en) 2006-10-26

Similar Documents

Publication Publication Date Title
JP2006303244A (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
US7001820B1 (en) Heterojunction bipolar transistor and method for fabricating the same
US7679105B2 (en) Hetero junction bipolar transistor and method of manufacturing the same
US6885042B2 (en) Hetero-junction bipolar transistor and a manufacturing method of the same
JP2005259755A (ja) ヘテロ接合バイポーラトランジスタおよびその製造方法
JP2007005406A (ja) ヘテロ接合バイポーラトランジスタ及び製造方法
US7666749B2 (en) SiGe semiconductor device and method of manufacturing the same
JP2001156179A (ja) 化合物半導体集積回路の製造方法
JP2008182036A (ja) 半導体装置の製造方法
JP2001093913A (ja) 電界効果型トランジスタおよびその製造方法、ならびにバイポーラトランジスタおよびその製造方法
JP2007273538A (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
US6593604B2 (en) Heterojunction bipolar transistor, manufacturing method therefor, and communication device therewith
US20030218184A1 (en) Bipolar transistor and a method for manufacturing the same
JP3866936B2 (ja) ヘテロ接合バイポーラトランジスタ
JP2005294804A (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
JP4494739B2 (ja) バイポーラトランジスタ及びその製造方法
JP2002016076A (ja) ヘテロ接合バイポーラトランジスタおよびその製造方法
US20030096444A1 (en) Heterobipolar transistor with T-shaped emitter terminal contact and method of manufacturing it
JPH10303214A (ja) ヘテロバイポーラ型半導体装置とその製造方法
JP3652633B2 (ja) ヘテロ接合バイポーラトランジスタの製造方法
JP2006344884A (ja) ヘテロ接合型半導体装置及びその製造方法
JP3719985B2 (ja) ヘテロ接合バイポーラトランジスタ
JP3618075B2 (ja) ヘテロ接合バイポーラトランジスタおよびその製造方法および送受信機
JPH08115921A (ja) ヘテロ接合バイポーラトランジスタ，及びその製造方法
JP3715477B2 (ja) バイポーラトランジスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080409

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111122

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120522